KR100659532B1 - 평판표시장치 및 그의 제조방법 - Google Patents

평판표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR100659532B1
KR100659532B1 KR1020030085845A KR20030085845A KR100659532B1 KR 100659532 B1 KR100659532 B1 KR 100659532B1 KR 1020030085845 A KR1020030085845 A KR 1020030085845A KR 20030085845 A KR20030085845 A KR 20030085845A KR 100659532 B1 KR100659532 B1 KR 100659532B1
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor layer
pixel
source
layer
Prior art date
Application number
KR1020030085845A
Other languages
English (en)
Other versions
KR20050052026A (ko
Inventor
김득종
황의훈
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030085845A priority Critical patent/KR100659532B1/ko
Priority to US10/992,215 priority patent/US7420212B2/en
Priority to CNB2004100958229A priority patent/CN100511756C/zh
Publication of KR20050052026A publication Critical patent/KR20050052026A/ko
Application granted granted Critical
Publication of KR100659532B1 publication Critical patent/KR100659532B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

평판표시장치 및 그의 제조방법을 제공한다. 상기 평판표시장치는 기판, 상기 기판 상에 매트릭스 형태로 배열된 신호선들, 상기 신호선들의 교차에 의해 한정되고 화소구동회로영역과 발광영역을 갖는 단위화소영역을 포함한다. 상기 화소구동회로영역에 반도체층 및 상기 반도체층의 소정부분에 대응되고 상기 신호선들과 동일층에 형성된 게이트 전극을 구비하는 화소구동 박막트랜지스터가 위치한다. 상기 화소구동 박막트랜지스터에 전기적으로 연결된 화소전극이 상기 발광영역에 위치한다.
평판표시장치, 마스크

Description

평판표시장치 및 그의 제조방법{flat panel display and fabrication method of the same}
도 1은 종래의 능동 매트릭스 유기전계발광표시장치를 설명하기 위한 평면도이다.
도 2는 도 1의 절단선 I-I'를 따라 취해진 종래기술에 따른 유기전계발광표시장치의 제조방법을 설명하기 위한 단면도이다.
도 3은 본 발명의 제 1 및 제 2 실시예에 따른 유기전계발광표시장치를 나타낸 평면도이다.
도 4a 및 도 4b는 도 3의 절단선 I-I'를 따라 취해진 본 발명의 제 1 실시예에 따른 유기전계발광표시장치의 제조방법을 설명하기 위한 단면도들이다.
도 5a 및 도 5b는 도 3의 절단선 Ⅱ-Ⅱ'를 따라 취해진 본 발명의 제 1 실시예에 따른 유기전계발광표시장치의 제조방법을 설명하기 위한 단면도들이다.
도 6a 및 도 6b는 도 3의 절단선 I-I'를 따라 취해진 본 발명의 제 2 실시예에 따른 유기전계발광표시장치의 제조방법을 설명하기 위한 단면도들이다.
도 7a 및 도 7b는 도 3의 절단선 Ⅱ-Ⅱ'를 따라 취해진 본 발명의 제 2 실시예에 따른 유기전계발광표시장치의 제조방법을 설명하기 위한 단면도들이다.
(도면의 주요 부위에 대한 부호의 설명)
300 : 기판 320 : 게이트 전극
325 : 데이터라인 327 : 공통전원라인
350 : 화소전극
본 발명은 평판표시장치에 관한 것으로, 더욱 자세하게는 유기전계발광표시장치에 관한 것이다.
일반적으로 유기전계발광표시장치(organic electroluminescence display)는 형광성 유기화합물을 전기적으로 여기시켜 발광하게 하는 자발광형 표시장치로서, 매트릭스 형태로 배치된 N×M 개의 화소들을 구동하는 방식에 따라 수동 매트릭스(passive matrix)방식과 능동 매트릭스(active matrix)방식으로 나뉘어지는데, 상기 능동 매트릭스 방식의 유기전계발광표시장치는 상기 수동 매트릭스 방식에 비해 전력소모가 적어 대면적 구현에 적합하며 고해상도를 갖는 장점이 있다.
도 1은 종래의 능동 매트릭스 유기전계발광표시장치를 설명하기 위한 평면도로서 단위화소영역에 한정하여 나타낸 도면이다.
도 1을 참고하면, 일방향으로 배열된 스캔 라인(125), 상기 스캔 라인(125)과 서로 절연되면서 교차하는 데이터 라인(135) 및 상기 스캔 라인(125)과 서로 절연되면서 교차하고 상기 데이터 라인(135)에는 평행한 공통 전원라인(131)이 위치한다.
상기 각 단위화소영역에는 상기 스캔 라인(125)에 인가된 신호에 따라 상기 데이터 라인(135)에 인가된 데이터 신호를 스위칭하는 스위칭 박막트랜지스터(140), 상기 스위칭 박막트랜지스터(140)를 통해 인가되는 데이터 신호를 일정기간 유지하기 위한 캐패시터(145) 및 상기 스위칭 박막트랜지스터(140)를 통해 인가되는 데이터 신호에 의해 화소전극(170)으로 전류를 흘려주는 화소구동 박막트랜지스터(150)가 위치한다. 상기 화소전극(170) 상에는 발광층(미도시)이 위치하고, 상기 발광층 상에는 대향전극(미도시)이 위치한다. 상기 화소전극(370), 상기 발광층 및 상기 대향전극은 유기전계발광다이오드를 구성한다.
도 2는 도 1의 절단선 I-I'를 따라 취해진 종래기술에 따른 유기전계발광표시장치의 제조방법을 설명하기 위한 단면도이다.
도 2를 참조하면, 기판(100) 상에 버퍼층(105)을 형성한다. 상기 버퍼층(105) 상에 제 1 마스크를 사용하여 반도체층(110)을 형성한다. 상기 반도체층(110)을 포함한 기판 전면에 게이트 절연막(115)을 형성하고, 상기 게이트 절연막(115) 상에 제 2 마스크를 사용하여 게이트 전극(120)을 형성한다.
이어서, 상기 게이트 전극(120)를 포함한 기판 전면에 층간절연막(125)을 형성하고, 제 3 마스크를 사용하여 상기 층간절연막(125) 내에 상기 반도체층(110)의 양측 단부를 각각 노출시키는 소오스/드레인 콘택홀들(125a)을 형성한다. 그리고 나서, 제 4 마스크를 사용하여 상기 층간절연막(125) 상에 상기 소오스/드레인 콘택홀들(125a)을 통해 상기 반도체층(110)의 양측 단부에 각각 연결되는 소오스/드 레인 전극들(130a)을 형성한다.
이어서, 상기 소오스/드레인 전극들(130a)을 포함하는 기판 전면에 비아홀 절연막(160)을 형성하고, 상기 비아홀 절연막(160) 내에 제 5 마스크를 사용하여 상기 소오스/드레인 전극들(130a) 중 어느 하나를 노출시키는 비아홀(160b)을 형성한다. 그리고 나서, 상기 비아홀 절연막(160) 상에 상기 비아홀(160b)을 통해 노출된 상기 소오스/드레인 전극(130a)에 연결된 화소전극(170)을 제 6 마스크를 사용하여 형성한다. 그리고 나서, 상기 화소전극(170)을 덮는 화소정의막(175)을 형성하고, 제 7 마스크를 사용하여 상기 화소정의막(175) 내에 상기 화소전극(170)을 노출시키는 개구부(175a)를 형성한다.
이어서, 상기 개구부(175a)내에 노출된 화소전극(170)을 포함하는 기판 전면에 유기발광층(200)을 형성하고, 상기 유기발광층(200) 상에 대향전극(opposite electrode; 220)을 형성함으로써, 유기전계발광표시장치를 제조한다.
이와 같이, 종래기술에 따라 유기전계발광표시장치를 제조함에 있어서는 총 7 매의 마스크가 필요하며, 상기 화소전극(170)과 상기 소오스/드레인 전극(130a)를 연결시키기 위한 비아홀과 상기 비아홀이 위치한 비아홀 절연막의 형성단계가 필요하다. 이는 마스크 제작비용 및 공정프로세스 복잡화에 따른 생산원가 상승을 초래한다.
본 발명이 이루고자 하는 기술적 과제는 상기한 종래기술의 문제점을 해결하기 위한 것으로 제조를 위해 필요한 마스크 수가 감소되고 공정프로세스가 단순화 된 유기전계발광표시장치 및 그의 제조방법을 제공하고자 한다.
상기 기술적 과제를 이루기 위하여 본 발명은 평판표시장치를 제공한다. 상기 평판표시장치는 기판, 상기 기판 상에 매트릭스 형태로 배열된 신호선들, 상기 신호선들의 교차에 의해 한정되고 화소구동회로영역과 발광영역을 갖는 단위화소영역을 포함한다. 상기 화소구동회로영역에 반도체층 및 상기 반도체층의 소정부분에 대응되고 상기 신호선들과 동일층에 형성된 게이트 전극을 구비하는 화소구동 박막트랜지스터가 위치한다. 상기 화소구동 박막트랜지스터에 전기적으로 연결된 화소전극이 상기 발광영역에 위치한다.
상기 화소전극은 상기 화소구동회로영역으로 연장되어 상기 반도체층의 일측 단부에 접하는 것이 바람직하다. 더 나아가서, 상기 화소구동 박막트랜지스터는 상기 반도체층의 타측 단부와 상기 신호선들중 어느 하나에 동시에 접하는 소오스/드레인 전극을 더욱 포함하는 것이 바람직하다. 이 경우, 상기 화소전극과 상기 소오스/드레인 전극은 동일물질로 이루어진 것이 바람직하다. 또한, 상기 화소전극과 상기 소오스/드레인 전극은 적어도 한 층의 전도성막 적층구조를 갖는 것이 바람직하다.
이와는 달리, 상기 화소구동 박막트랜지스터는 상기 반도체층의 일측 단부 및 상기 화소전극에 동시에 접하는 저저항전극을 더욱 포함하는 것이 바람직하다. 더 나아가서, 상기 화소구동 박막트랜지스터는 상기 반도체층의 타측 단부와 상기 신호선들중 어느 하나에 동시에 접하는 소오스/드레인 전극을 더욱 포함하는 것이 바람직하다. 이 경우, 상기 저저항전극 및 상기 소오스/드레인 전극은 알루미늄, 알루미늄합금, 몰리브덴 및 몰리브덴합금으로 이루어진 군에서 선택되는 하나로 이루어진 것이 바람직하다.
상기 평판표시장치는 상기 반도체층을 덮는 게이트 절연막과 상기 게이트 절연막 상에 위치하여 상기 게이트 전극 및 상기 신호선들을 덮는 층간절연막을 더욱 포함하는 것이 바람직하다. 상기 층간절연막은 유기막, 무기막 또는 유·무기복합막인 것이 바람직하다. 한편, 상기 층간절연막은 무기막 및 상기 무기막 상에 적층된 유기막을 구비하는 것이 바람직하다. 상기 무기막은 실리콘 산화막 또는 실리콘 질화막인 것이 바람직하다. 상기 유기막은 BCB(benzocyclobutene)막인 것이 바람직하다.
상기 평판표시장치는 상기 반도체층을 덮는 게이트 절연막, 상기 게이트 절연막 상에 위치하여 상기 게이트 전극 및 상기 신호선들을 덮는 층간절연막 및 상기 게이트 절연막과 상기 층간절연막 내에 위치하여 상기 반도체층의 일측단부를 노출시키는 제 1 소오스/드레인 콘택홀들을 더욱 포함하고, 상기 화소전극은 상기 발광영역의 층간절연막 상에 위치하되, 상기 화소구동회로영역으로 연장되어 상기 반도체층의 일측 단부에 상기 제 1 소오스/드레인 콘택홀을 통해 접하는 것이 바람직하다.
이와는 달리 평판표시장치는 상기 반도체층을 덮는 게이트 절연막, 상기 게이트 절연막 상에 위치하여 상기 게이트 전극 및 상기 신호선들을 덮는 층간절연막, 상기 게이트 절연막과 상기 층간절연막 내에 위치하여 상기 반도체층의 일측 단부를 노출시키는 제 1 소오스/드레인 콘택홀 및 상기 층간절연막 상에 위치하여 상기 제 1 소오스/드레인 콘택홀을 통해 상기 반도체층의 일측 단부에 접하는 저저항전극을 더욱 포함하고, 상기 화소전극은 상기 층간절연막 상에서 상기 저저항전극에 접하는 것이 바람직하다.
다른 한편, 상기 신호선들의 교차지점에 있어서, 어느 한 신호선은 나머지 다른 신호선 양측에 위치하여 서로 분리된 신호선 패턴들과 상기 신호선패턴들에 각각 접하면서 상기 다른 신호선과는 절연된 연결배선을 포함하는 것이 바람직하다.
상기 평판표시장치는 상기 반도체층과 동일층에 위치하는 하부전극 및 상기 게이트 전극과 동일층에 위치하는 상부전극을 구비하는 캐패시터를 더욱 포함하는 것이 바람직하다. 또한, 상기 평판표시장치는 상기 화소전극 상에 위치하고 적어도 유기발광층을 구비하는 유기기능막을 더욱 포함하는 것이 바람직하다.
상기 기술적 과제를 이루기 위하여 본 발명은 평판표시장치의 제조방법을 제공한다. 상기 제조방법은 매트릭스 형태로 배치된 신호선들의 교차에 의해 단위화소영역이 정의되는 평판표시장치의 제조방법에 있어서, 상기 단위화소영역 및 상기 단위화소영역 내에 화소구동회로영역과 발광영역을 갖는 기판을 제공하고, 상기 기판 상의 화소구동회로영역에 반도체층을 형성하고, 상기 반도체층을 덮는 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 게이트 전극물질을 적층하고 이를 패터닝하여 상기 반도체층의 소정부분에 대응하는 게이트 전극을 형성함과 동시에 상기 신호선들을 형성하는 것을 포함한다.
상기 제조방법은 상기 게이트 전극과 상기 신호선들을 덮는 층간절연막을 형성하고; 상기 층간절연막 및 상기 게이트 절연막 내에 상기 반도체층의 양측 단부를 각각 노출시키는 제 1 및 제 2 소오스/드레인 콘택홀들을 형성하고; 상기 콘택홀들을 포함한 기판 상에 화소전극물질을 적층하고 이를 패터닝하여 상기 발광영역의 층간절연막 상에 위치하고, 상기 화소구동회로영역의 층간절연막 상으로 연장되어 상기 제 1 소오스/드레인 콘택홀을 통해 상기 반도체층의 일측단부에 접하는 화소전극을 형성함과 동시에 상기 제 2 소오스/드레인 콘택홀을 통해 상기 반도체층의 타측단부에 접하는 소오스/드레인 전극을 형성하는 것을 더욱 포함하는 것이 바람직하다.
이와는 달리, 상기 제조방법은 상기 게이트 전극과 상기 신호선들을 덮는 층간절연막을 형성하고; 상기 층간절연막 및 상기 게이트 절연막 내에 상기 반도체층의 양측 단부를 각각 노출시키는 제 1 및 제 2 소오스/드레인 콘택홀들을 형성하고; 상기 콘택홀들을 포함한 기판 상에 소오스/드레인 전극물질을 적층하고 이를 패터닝하여 상기 화소구동회로영역의 층간절연막 상에 위치하여 상기 제 1 소오스/드레인 콘택홀을 통해 상기 반도체층의 일측단부에 접하는 저저항전극을 형성함과 동시에 상기 제 2 소오스/드레인 콘택홀을 통해 상기 반도체층의 타측단부에 접하는 소오스/드레인 전극을 형성하고; 상기 발광영역의 층간절연막 상에 위치하여 상기 저저항전극에 접하는 화소전극을 형성하는 것을 더욱 포함하는 것이 바람직하다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소를 나타낸다.
도 3은 본 발명의 제 1 및 제 2 실시예에 따른 유기전계발광표시장치를 나타낸 평면도로서, 단위화소영역에 한정하여 나타낸 도면이다.
도 3을 참조하면, 기판 상에 매트릭스 형태로 배열된 신호선들에 의해 단위화소영역이 정의된다. 상기 신호선들은 일방향으로 배열된 데이터라인(325), 상기 데이터라인(325)에 소정간격 이격되어 위치하고 상기 데이터라인(325)과 평행한 공통전원라인(327) 및 상기 데이터라인(325)과 상기 공통전원라인(327)에 교차하는 스캔라인을 포함한다. 상기 스캔라인은 상기 데이터라인(325) 또는 상기 공통전원라인(327)과의 교차지점에 있어서, 상기 데이터라인(325) 또는 상기 공통전원라인(327) 양측에 위치하여 서로 분리된 스캔라인패턴들(329) 및 상기 스캔라인패턴들(329)에 배선콘택홀들(330d)을 통해 각각 접하면서 상기 데이터라인(325) 또는 상기 공통전원라인(327)과는 절연된 연결배선(347)을 포함한다. 상기 스캔라인은 구동할 단위화소를 선택하며, 상기 데이터 라인(325)은 상기 선택된 단위화소에 전압을 인가한다.
상기 단위화소영역은 발광영역(a) 및 화소구동회로영역(b)으로 구분되며, 상기 발광영역(a)에는 유기전계발광다이오드(447)가 위치한다. 또한, 상기 화소구동회로영역(b)에는 상기 스캔라인에 인가된 신호에 따라 상기 데이터라인(325)에 인가된 데이터신호를 스위칭하는 스위칭 박막트랜지스터(445), 상기 스위칭 박막트랜지스터(445)를 통해 인가되는 데이터 신호를 일정기간 유지하기 위한 캐패시터(443) 및 상기 스위칭 박막트랜지스터(445)를 통해 인가되는 데이터 신호에 의해 상기 유기전계발광다이오드(447)에 전류를 인가하는 화소구동 박막트랜지스터(441)가 위치한다.
상기 유기전계발광다이오드(447)는 화소전극(350), 상기 화소전극(350) 상에 위치한 유기발광층을 포함한 유기기능막(미도시) 및 대향전극(미도시)을 포함한다. 상기 화소구동 박막트랜지스터(441)는 반도체층(310), 게이트 전극(320) 및 소오스/드레인 전극(345)을 포함하고, 상기 화소전극(350)은 상기 화소구동회로영역으로 연장되어 제 1 소오스/드레인 콘택홀(330a)을 통해 상기 반도체층(310)의 일측 단부에 접한다. 또한, 상기 소오스/드레인 전극(345)은 연결콘택홀(330c)을 통해 상기 공통전원라인(327)에 접함과 동시에 제 2 소오스/드레인 콘택홀(330b)을 통해 상기 반도체층(310)의 타측 단부에 접한다.
이와는 달리, 상기 화소구동 박막트랜지스터(441)는 상기 반도체층(310), 상기 게이트 전극(320), 저저항전극(미도시) 및 상기 소오스/드레인 전극(345)을 구비할 수 있다. 이 경우, 상기 저저항전극은 상기 반도체층(310)의 일측 단부 및 상 기 화소전극(350)에 동시에 접한다.
상기 캐패시터(443)는 상기 화소구동 박막트랜지스터(441)의 게이트 전극(320)에 연결된 상부전극(321) 및 하부전극(311)을 구비한다. 상기 하부전극(311)은 콘택홀들 및 캐패시터 연결배선(341)에 의해 상기 공통전원라인(327)과 전기적으로 연결된다. 상기 스위칭 박막트랜지스터(445)는 상기 스캔라인과 연결된 게이트 전극(323), 반도체층(313), 상기 캐패시터(443)의 상부전극(321)과 상기 반도체층(313)의 일측 단부에 콘택홀들을 통해 각각 접하는 소오스/드레인 전극(349) 및 상기 데이터라인(325)과 상기 반도체층(313)의 타측 단부에 콘택홀들을 통해 각각 접하는 소오스/드레인 전극(348)을 포함한다.
도 4a 및 도 4b는 도 3의 절단선 I-I'를 따라 취해지고, 도 5a 및 도 5b는 도 3의 절단선 Ⅱ-Ⅱ'를 따라 취해진 본 발명의 제 1 실시예에 따른 유기전계발광표시장치의 제조방법을 설명하기 위한 단면도들이다.
도 4a 및 도 5a를 참조하면, 발광영역(a), 화소구동회로영역(b) 및 이들을 제외한 배선영역을 갖는 기판(300)을 제공한다. 상기 기판(300)은 유리 또는 플라스틱 기판 일 수 있다. 상기 기판(300) 상에 버퍼층(305)을 형성한다. 상기 버퍼층(305)은 상기 기판(300)으로부터 유출되는 알칼리 이온과 같은 불순물로부터 후속하는 공정에서 형성되는 박막트랜지스터를 보호하기 위한 층으로, 실리콘 산화막 또는 실리콘 질화막으로 형성할 수 있다.
상기 화소구동회로영역(b)의 버퍼층(305)상에 비정질 실리콘막을 적층하고, 이를 결정화하여 다결정 실리콘막을 형성하는 것이 바람직하다. 상기 다결정 실리 콘막을 제 1 마스크를 사용하여 패터닝함으로써, 양측 단부(310a, 310b)를 갖는 반도체층(310) 및 하부전극(311)을 형성한다. 그리고 나서, 상기 반도체층(310) 및 상기 하부전극(311)을 포함한 기판 전면에 게이트 절연막(315)을 형성한다. 상기 비정질 실리콘 막을 결정화하는 것은 ELA(Excimer Laser Annealing), SLS(Sequential Lateral Solidification), MIC(Metal Induced Crystallization) 또는 MILC(Matal Induced Lateral Crystallization)법을 사용하여 수행할 수 있다.
이어서, 상기 게이트 절연막(315) 상에 게이트 전극물질을 적층하고 이를 제 2 마스크를 사용하여 패터닝함으로써, 상기 반도체층(310)의 소정부분에 대응하는 게이트 전극(320)을 형성한다. 상기 게이트 전극(320)을 형성함과 동시에 상기 하부전극(311)에 대응되는 상부전극(321)을 형성하고, 상기 배선영역 상에 데이터라인(325), 공통전원라인(327) 및 스캔라인패턴(329)을 형성한다. 상기 게이트 전극물질은 알루미늄(Al), 알루미늄 합금(Al alloy), 몰리브덴(Mo), 몰리브덴 합금(Mo alloy)으로 이루어진 군에서 선택되는 하나인 것이 바람직하다. 더욱 바람직하게는 상기 게이트 전극물질은 몰리브덴-텅스텐 합금이다.
이어서, 상기 게이트 전극(320), 상부전극(321), 데이터라인(325), 공통전원라인(327) 및 스캔라인패턴(329)을 덮는 층간절연막(330)을 형성한다. 상기 층간절연막(330)은 유기막, 무기막 또는 유·무기복합막으로 형성할 수 있다. 상기 층간절연막(330)을 유기막 및 무기막의 복합막으로 형성하는 것은 무기막 상에 유기막을 적층함으로써 수행하는 것이 바람직하다. 상기 유기막은 BCB(benzocyclobutene) 막인 것이 바람직하고, 상기 무기막은 실리콘 산화막 또는 실리콘 질화막인 것이 바람직하다.
이어서, 제 3 마스크를 사용하여 상기 층간절연막(330) 및 상기 게이트 절연막(315) 내에 상기 반도체층(310)의 양측 단부(310a, 310b)를 각각 노출시키는 제 1 소오스/드레인 콘택홀(330a) 및 제 2 소오스/드레인 콘택홀(330b)을 형성한다. 이와 동시에 상기 층간절연막(330) 내에 상기 배선영역의 공통전원라인(327)을 노출시키는 연결콘택홀(330c) 및 상기 데이터라인(325)의 양측에 위치한 상기 스캔라인패턴들(329)을 각각 노출시키는 배선콘택홀들(330d)을 형성한다.
이어서, 상기 콘택홀들(330a, 330b, 330c, 330d)들이 형성된 기판 상에 화소전극물질을 적층하고 이를 제 4 마스크를 사용하여 패터닝함으로써, 화소전극(350), 소오스/드레인 전극(345) 및 연결배선(347)을 형성한다. 상기 화소전극(350)은 상기 발광영역(a)의 층간절연막(330) 상에 위치하고 상기 화소구동회로영역(b)으로 연장되어 상기 제 1 소오스/드레인 콘택홀(330a)을 통해 상기 반도체층(310)의 일측 단부(310a)에 접하도록 형성된다. 상기 소오스/드레인 전극(345)은 상기 화소구동회로영역(b)의 층간절연막(330) 상에 위치하여 상기 제 2 소오스/드레인 콘택홀(330b)을 통해 상기 반도체층(310)의 타측 단부(310b)에 접함과 동시에 상기 배선영역으로 연장되어 상기 연결콘택홀(330c)을 통해 상기 공통전원라인(327)에 접하도록 형성된다. 이로써, 상기 반도체층(310), 상기 게이트 전극(320), 상기 화소구동회로영역(b)의 화소전극(330) 및 소오스/드레인 전극(335)을 구비하는 화소구동 박막트랜지스터를 형성한다.
한편, 상기 연결배선(347)은 상기 배선영역 상의 층간절연막(330) 상에 상기 데이터라인(325)에 절연되면서 위치하고, 상기 배선콘택홀들(330c)을 통해 상기 스캔라인패턴들(329)에 각각 접한다.
상기 화소전극물질은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)일 수 있다. 이와는 달리, 상기 화소전극물질은 Mg, Ca, Al, Ag, Ba 또는 이들의 합금일 수 있다. 이 경우, 화소전극(350)과 소오스/드레인 전극(345)은 한층의 전도성막 적층구조를 갖도록 형성된다. 한편, 상기 화소전극물질은 제 1 화소전극물질과 상기 제 1 화소전극물질 상에 적층된 제 2 화소전극물질을 포함할 수 있다. 이 경우, 상기 화소전극(350) 및 상기 소오스/드레인 전극(345)은 두층의 전도성막 적층구조를 갖도록 형성된다. 상기 제 1 화소전극물질은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)인 것이 바람직하고, 상기 제 2 화소전극물질은 알루미늄-네오디늄(AlNd)인 것이 바람직하다.
도 4b 및 도 5b를 참조하면, 상기 화소전극(350), 상기 소오스/드레인 전극(345) 및 상기 연결배선(347)을 덮는 화소정의막(375)을 형성하는 것이 바람직하다. 상기 화소정의막(375)은 BCB(benzocyclobutene), 아크릴계 고분자 및 폴리이미드(polyimide)로 이루어진 군에서 선택되는 하나를 사용하여 형성할 수 있다.
이어서, 제 5 마스크를 사용하여 상기 화소정의막(375)내에 상기 발광영역(a)의 화소전극(350)을 노출시키는 개구부(375a)를 형성한다. 그리고 나서, 상기 개구부(375a)내에 노출된 화소전극(350) 상에 적어도 유기발광층을 구비하는 유기기능막(400)을 형성한다. 상기 유기기능막(400)은 정공주입층(HIL), 정공수송층(HTL), 정공저지층(HBL), 전자수송층(ETL) 및 전자주입층(EIL)로 이루어진 군에서 선택되는 하나 이상을 더욱 포함하는 것이 바람직하다. 그리고 나서, 상기 유기기능막(400) 상에 대향전극(420)을 형성한다. 이로써, 상기 화소전극(330), 상기 대향전극(420) 및 그 사이에 개재된 유기기능막(400)으로 이루어진 유기전계발광다이오드를 형성한다.
본 실시예에 있어서는 총 5매의 마스크를 사용하여 유기전계발광표시장치를 제조하였다. 또한, 상기 화소전극(350)을 상기 제 1 소오스/드레인 콘택홀(330a)을 통해 화소구동 박막트랜지스터의 반도체층(310)에 직접 접하도록 형성함으로써, 비아홀(도 2의 160a)의 형성공정 및 상기 비아홀(도 2의 160a)이 위치한 비아홀 절연막(160)의 형성공정을 줄일 수 있다.
도 6a 및 도 6b는 도 3의 절단선 I-I'를 따라 취해지고, 도 7a 및 도 7b는 도 3의 절단선 Ⅱ-Ⅱ'를 따라 취해진 본 발명의 제 2 실시예에 따른 유기전계발광표시장치의 제조방법을 설명하기 위한 단면도들이다.
도 6a 및 도 7a를 참조하면, 발광영역(a), 화소구동회로영역(b) 및 이들을 제외한 배선영역을 갖는 기판(300)을 제공한다. 상기 기판(300)은 유리 또는 플라스틱 기판 일 수 있다. 상기 기판(300) 상에 버퍼층(305)을 형성한다. 상기 버퍼층(305)은 상기 기판(300)으로부터 유출되는 알칼리 이온과 같은 불순물로부터 후속하는 공정에서 형성되는 박막트랜지스터를 보호하기 위한 층으로, 실리콘 산화막 또는 실리콘 질화막으로 형성할 수 있다.
상기 화소구동회로영역(b)의 버퍼층(305)상에 비정질 실리콘막을 적층하고, 이를 결정화하여 다결정 실리콘막을 형성하는 것이 바람직하다. 상기 다결정 실리 콘막을 제 1 마스크를 사용하여 패터닝함으로써, 양측 단부(310a, 310b)를 갖는 반도체층(310) 및 하부전극(311)을 형성한다. 그리고 나서, 상기 반도체층(310) 및 상기 하부전극(311)을 포함한 기판 전면에 게이트 절연막(315)을 형성한다. 상기 비정질 실리콘 막을 결정화하는 것은 ELA(Excimer Laser Annealing), SLS(Sequential Lateral Solidification), MIC(Metal Induced Crystallization) 또는 MILC(Matal Induced Lateral Crystallization)법을 사용하여 수행할 수 있다.
이어서, 상기 게이트 절연막(315) 상에 게이트 전극물질을 적층하고 이를 제 2 마스크를 사용하여 패터닝함으로써, 상기 반도체층(310)의 소정부분에 대응하는 게이트 전극(320)을 형성한다. 상기 게이트 전극(320)을 형성함과 동시에 상기 하부전극(311)에 대응되는 상부전극(321)을 형성하고, 상기 배선영역 상에 데이터라인(325), 공통전원라인(327) 및 스캔라인패턴(329)을 형성한다. 상기 게이트 전극물질은 알루미늄(Al), 알루미늄 합금(Al alloy), 몰리브덴(Mo), 몰리브덴 합금(Mo alloy)으로 이루어진 군에서 선택되는 하나인 것이 바람직하다. 더욱 바람직하게는 상기 게이트 전극물질은 몰리브덴-텅스텐 합금이다.
이어서, 상기 게이트 전극(320), 상부전극(321), 데이터라인(325), 공통전원라인(327) 및 스캔라인패턴(329)을 덮는 층간절연막(330)을 형성한다. 상기 층간절연막(330)은 유기막, 무기막 또는 유·무기복합막으로 형성할 수 있다. 상기 층간절연막(330)을 유기막 및 무기막의 복합막으로 형성하는 것은 무기막 상에 유기막을 적층함으로써 수행하는 것이 바람직하다. 상기 유기막은 BCB(benzocyclobutene) 막인 것이 바람직하고, 상기 무기막은 실리콘 산화막 또는 실리콘 질화막인 것이 바람직하다.
이어서, 제 3 마스크를 사용하여 상기 층간절연막(330) 및 상기 게이트 절연막(315) 내에 상기 반도체층(310)의 양측 단부(310a, 310b)를 각각 노출시키는 제 1 소오스/드레인 콘택홀(330a) 및 제 2 소오스/드레인 콘택홀(330b)을 형성한다. 이와 동시에 상기 층간절연막(330) 내에 상기 배선영역의 공통전원라인(327)을 노출시키는 연결콘택홀(330c) 및 상기 데이터라인(325)의 양측에 위치한 상기 스캔라인패턴들(329)을 각각 노출시키는 배선콘택홀들(330d)을 형성한다.
이어서, 상기 콘택홀들(330a, 330b, 330c, 330d)들이 형성된 기판 상에 소오스/드레인 전극물질을 적층하고 이를 제 4 마스크를 사용하여 패터닝함으로써, 저저항전극(346), 소오스/드레인 전극(345) 및 연결배선(347)을 형성한다. 상기 저저항전극(346)은 상기 화소구동회로영역(b)의 층간절연막 상에 위치하여 상기 제 1 소오스/드레인 콘택홀(330a)을 통해 상기 반도체층(310)의 일측 단부(310a)에 접한다. 이와는 달리, 상기 저저항전극(346)은 상기 발광영역(a)의 층간절연막(330) 상으로 연장되도록 형성할 수도 있다. 상기 소오스/드레인 전극(345)은 상기 화소구동회로영역(b)의 층간절연막(330) 상에 위치하여 상기 제 2 소오스/드레인 콘택홀(330b)을 통해 상기 반도체층(310)의 타측 단부(310b)에 접함과 동시에 상기 배선영역으로 연장되어 상기 연결콘택홀(330c)을 통해 상기 공통전원라인(327)에 접한다. 이로써, 상기 반도체층(310), 상기 게이트 전극(320), 상기 저저항전극(346) 및 소오스/드레인 전극(335)을 구비하는 화소구동 박막트랜지스터를 형성한다.
한편, 상기 연결배선(347)은 상기 배선영역 상의 층간절연막(330) 상에 상기 데이터라인(325)에 절연되면서 위치하고, 상기 배선콘택홀들(330d)을 통해 상기 스캔라인패턴들(329)에 각각 접한다.
상기 소오스/드레인 전극물질은 알루미늄(Al), 알루미늄 합금(Al alloy), 몰리브덴(Mo), 몰리브덴 합금(Mo alloy)으로 이루어진 군에서 선택되는 하나인 것이 바람직하다. 더욱 바람직하게는 상기 소오스/드레인 전극물질은 몰리브덴-텅스텐 합금이다. 상기 소오스/드레인 전극물질은 전도성이 높은 물질이다. 따라서, 상기 저저항전극(346), 소오스/드레인 전극(345) 및 연결배선(347)을 상기 소오스/드레인 전극물질을 사용하여 형성함으로써, 제 1 실시예에 비해 콘택저항 및 배선저항을 낮출 수 있다. 상기 저저항전극(346)이라 함은 ITO(indium tin oxide) 보다 저항이 낮은 물질로 이루어진 전극을 말한다.
이어서, 상기 발광영역(a)의 층간절연막(330) 상에 화소전극(350)을 제 5 마스크를 사용하여 형성한다. 상기 화소전극(350)을 형성하는 것은 섀도우 마스크(제 5 마스크)를 사용하여 화소전극 물질을 진공증착함으로써 수행하거나, 기판 전면에 상기 화소전극 물질을 적층하고 이를 포토마스크(제 5 마스크)를 사용하여 패터닝함으로써 수행할 수 있다. 상기 화소전극(350)은 상기 층간절연막(330) 상에서 상기 저저항전극(346)에 접하도록 형성된다. 상기 저저항전극(346)이 상기 발광영역(a)으로 연장된 경우는 상기 화소전극(350)은 상기 저저항전극(346) 상에 형성되는 것이 바람직하다.
상기 화소전극물질은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)일 수 있다. 이와는 달리, 상기 화소전극물질은 Mg, Ca, Al, Ag, Ba 또는 이들의 합금일 수 있다. 이 경우, 화소전극(350)은 한층의 전도성막 적층구조를 갖도록 형성된다. 한편, 상기 화소전극물질은 제 1 화소전극 물질과 상기 제 1 화소전극 물질 상에 적층된 제 2 화소전극 물질을 포함할 수 있다. 이 경우, 상기 화소전극(350)은 두층의 전도성막 적층구조를 갖도록 형성된다. 상기 제 1 화소전극 물질은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)인 것이 바람직하고, 상기 제 2 화소전극 물질은 알루미늄-네오디늄(AlNd)인 것이 바람직하다.
도 6b 및 도 7b를 참조하면, 상기 화소전극(350), 상기 저저항전극(346), 상기 소오스/드레인 전극(345) 및 상기 연결배선(347)을 덮는 화소정의막(375)을 형성하는 것이 바람직하다. 상기 화소정의막(375)은 BCB(benzocyclobutene), 아크릴계 고분자 및 폴리이미드(polyimide)로 이루어진 군에서 선택되는 하나를 사용하여 형성할 수 있다.
이어서, 제 6 마스크를 사용하여 상기 화소정의막(375)내에 상기 발광영역(a)의 화소전극(350)을 노출시키는 개구부(375a)를 형성한다. 그리고 나서, 상기 개구부(375a)내에 노출된 화소전극(350) 상에 적어도 유기발광층을 구비하는 유기기능막(400)을 형성한다. 상기 유기기능막(400)은 정공주입층(HIL), 정공수송층(HTL), 정공저지층(HBL), 전자수송층(ETL) 및 전자주입층(EIL)로 이루어진 군에서 선택되는 하나 이상을 더욱 포함하는 것이 바람직하다. 그리고 나서, 상기 유기기능막(400) 상에 대향전극(420)을 형성한다. 이로써, 상기 화소전극(330), 상기 대향전극(420) 및 그 사이에 개재된 유기기능막(400)으로 이루어진 유기전계발 광다이오드를 형성한다.
본 실시예에 있어서는 총 6매의 마스크를 사용하여 유기전계발광표시장치를 제조하였다. 또한, 상기 화소전극(350)을 상기 층간절연막(330) 상에서 상기 저저항전극(346)과 접하도록 형성함으로써, 비아홀(도 2의 160a)의 형성공정 및 상기 비아홀(도 2의 160a)이 위치한 비아홀 절연막(도 2의 160)의 형성공정을 줄일 수 있다.
상술한 바와 같이 본 발명에 따르면, 제조에 필요한 마스크 개수가 감소되고, 화소전극과 화소구동 박막트랜지스터를 전기적으로 연결하기 위한 비아홀의 형성공정 및 상기 비아홀이 위치한 비아홀 절연막의 형성공정이 줄어든 평판표시장치를 얻을 수 있다.

Claims (21)

  1. 기판;
    상기 기판 상에 매트릭스 형태로 배열된 신호선들;
    상기 신호선들의 교차에 의해 한정되고, 화소구동회로영역과 발광영역을 갖는 단위화소영역;
    상기 화소구동회로영역에 위치하는 반도체층 및 상기 반도체층의 소정부분에 대응되고, 상기 신호선들과 동일층에 형성된 게이트 전극을 구비하는 화소구동 박막트랜지스터; 및
    상기 화소구동 박막트랜지스터에 전기적으로 연결되고, 상기 발광영역에 위치하는 화소전극을 포함하는 것을 특징으로 하는 평판표시장치.
  2. 제 1 항에 있어서,
    상기 화소전극은 상기 화소구동회로영역으로 연장되어 상기 반도체층의 일측 단부에 접하는 것을 특징으로 하는 평판표시장치.
  3. 제 2 항에 있어서,
    상기 화소구동 박막트랜지스터는 상기 반도체층의 타측 단부와 상기 신호선들중 어느 하나에 동시에 접하는 소오스/드레인 전극을 더 포함하는 것을 특징으로 하는 평판표시장치.
  4. 제 3 항에 있어서,
    상기 화소전극과 상기 소오스/드레인 전극은 동일물질로 이루어진 것을 특징으로 하는 평판표시장치.
  5. 제 3 항에 있어서,
    상기 화소전극과 상기 소오스/드레인 전극은 적어도 한 층의 전도성막 적층구조를 갖는 것을 특징으로 하는 평판표시장치.
  6. 제 1 항에 있어서,
    상기 화소구동 박막트랜지스터는 상기 반도체층의 일측 단부 및 상기 화소전극에 동시에 접하는 저저항전극을 더 포함하는 것을 특징으로 하는 평판표시장치.
  7. 제 6 항에 있어서,
    상기 화소구동 박막트랜지스터는 상기 반도체층의 타측 단부와 상기 신호선들중 어느 하나에 동시에 접하는 소오스/드레인 전극을 더 포함하는 것을 특징으로 하는 평판표시장치.
  8. 제 7 항에 있어서,
    상기 저저항전극 및 상기 소오스/드레인 전극은 알루미늄, 알루미늄합금, 몰리브덴 및 몰리브덴합금으로 이루어진 군에서 선택되는 어느 하나로 이루어진 것을 특징으로 하는 평판표시장치.
  9. 제 1 항에 있어서,
    상기 반도체층을 덮는 게이트 절연막과
    상기 게이트 절연막 상에 위치하여 상기 게이트 전극 및 상기 신호선들을 덮는 층간절연막을 더 포함하는 것을 특징으로 하는 평판표시장치.
  10. 제 9 항에 있어서,
    상기 층간절연막은 유기막, 무기막 및 유·무기복합막 중 어느 하나로 이루어진 것을 특징으로 하는 평판표시장치.
  11. 제 9 항에 있어서,
    상기 층간절연막은 무기막 및 상기 무기막 상에 적층된 유기막을 구비하는 것을 특징으로 하는 평판표시장치.
  12. 제 10 항 및 제 11 항에 있어서,
    상기 무기막은 실리콘 산화막 또는 실리콘 질화막인 것을 특징으로 하는 평판표시장치.
  13. 제 10 항 및 제 11 항에 있어서,
    상기 유기막은 BCB(benzocyclobutene)막인 것을 특징으로 하는 평판표시장치.
  14. 제 1 항에 있어서,
    상기 반도체층을 덮는 게이트 절연막, 상기 게이트 절연막 상에 위치하여 상기 게이트 전극 및 상기 신호선들을 덮는 층간절연막 및 상기 게이트 절연막과 상기 층간절연막 내에 위치하여 상기 반도체층의 일측단부를 노출시키는 제 1 소오스/드레인 콘택홀들을 더 포함하고,
    상기 화소전극은 상기 발광영역의 층간절연막 상에 위치하되, 상기 화소구동회로영역으로 연장되어 상기 반도체층의 일측 단부에 상기 제 1 소오스/드레인 콘택홀을 통해 접하는 것을 특징으로 하는 평판표시장치.
  15. 제 1 항에 있어서,
    상기 반도체층을 덮는 게이트 절연막, 상기 게이트 절연막 상에 위치하여 상기 게이트 전극 및 상기 신호선들을 덮는 층간절연막, 상기 게이트 절연막과 상기 층간절연막 내에 위치하여 상기 반도체층의 일측 단부를 노출시키는 제 1 소오스/드레인 콘택홀 및 상기 층간절연막 상에 위치하여 상기 제 1 소오스/드레인 콘택홀을 통해 상기 반도체층의 일측 단부에 접하는 저저항전극을 더 포함하고,
    상기 화소전극은 상기 층간절연막 상에서 상기 저저항전극에 접하는 것을 특징으로 하는 평판표시장치.
  16. 제 1 항에 있어서,
    상기 반도체층과 동일층에 위치하는 하부전극 및 상기 게이트 전극과 동일층에 위치하는 상부전극을 구비하는 캐패시터를 더 포함하는 것을 특징으로 하는 평판표시장치.
  17. 제 1 항에 있어서,
    상기 신호선들의 교차지점에 있어서,
    어느 한 신호선은 나머지 다른 신호선 양측에 위치하여 서로 분리된 신호선 패턴들과 상기 신호선패턴들에 각각 접하면서 상기 다른 신호선과는 절연된 연결배선을 포함하는 것을 특징으로 하는 평판표시장치.
  18. 제 1 항에 있어서,
    상기 화소전극 상에 위치하고 적어도 유기발광층을 구비하는 유기기능막을 더 포함하는 것을 특징으로 하는 평판표시장치.
  19. 매트릭스 형태로 배치된 신호선들의 교차에 의해 단위화소영역이 정의되는 평판표시장치의 제조방법에 있어서,
    상기 단위화소영역 및 상기 단위화소영역 내에 화소구동회로영역과 발광영역을 갖는 기판을 제공하고;
    상기 기판 상의 화소구동회로영역에 반도체층을 형성하고;
    상기 반도체층을 덮는 게이트 절연막을 형성하고;
    상기 게이트 절연막 상에 게이트 전극물질을 적층하고 이를 패터닝하여 상기 반도체층의 소정부분에 대응하는 게이트 전극을 형성함과 동시에 상기 신호선들을 형성하는 것을 포함하는 것을 특징으로 하는 평판표시장치의 제조방법.
  20. 제 19 항에 있어서,
    상기 게이트 전극과 상기 신호선들을 덮는 층간절연막을 형성하고;
    상기 층간절연막 및 상기 게이트 절연막 내에 상기 반도체층의 양측 단부를 각각 노출시키는 제 1 및 제 2 소오스/드레인 콘택홀들을 형성하고,
    상기 콘택홀들을 포함한 기판 상에 화소전극물질을 적층하고 이를 패터닝하여 상기 발광영역의 층간절연막 상에 위치하고, 상기 화소구동회로영역의 층간절연막 상으로 연장되어 상기 제 1 소오스/드레인 콘택홀을 통해 상기 반도체층의 일측단부에 접하는 화소전극을 형성함과 동시에 상기 제 2 소오스/드레인 콘택홀을 통해 상기 반도체층의 타측단부에 접하는 소오스/드레인 전극을 형성하는 것을 더 포함하는 평판표시장치의 제조방법.
  21. 제 19 항에 있어서,
    상기 게이트 전극과 상기 신호선들을 덮는 층간절연막을 형성하고;
    상기 층간절연막 및 상기 게이트 절연막 내에 상기 반도체층의 양측 단부를 각각 노출시키는 제 1 및 제 2 소오스/드레인 콘택홀들을 형성하고,
    상기 콘택홀들을 포함한 기판 상에 소오스/드레인 전극물질을 적층하고 이를 패터닝하여 상기 화소구동회로영역의 층간절연막 상에 위치하여 상기 제 1 소오스/드레인 콘택홀을 통해 상기 반도체층의 일측단부에 접하는 저저항전극을 형성함과 동시에 상기 제 2 소오스/드레인 콘택홀을 통해 상기 반도체층의 타측단부에 접하는 소오스/드레인 전극을 형성하고,
    상기 발광영역의 층간절연막 상에 위치하여 상기 저저항전극에 접하는 화소전극을 형성하는 것을 더 포함하는 평판표시장치의 제조방법.
KR1020030085845A 2003-11-28 2003-11-28 평판표시장치 및 그의 제조방법 KR100659532B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030085845A KR100659532B1 (ko) 2003-11-28 2003-11-28 평판표시장치 및 그의 제조방법
US10/992,215 US7420212B2 (en) 2003-11-28 2004-11-19 Flat panel display
CNB2004100958229A CN100511756C (zh) 2003-11-28 2004-11-26 平板显示器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030085845A KR100659532B1 (ko) 2003-11-28 2003-11-28 평판표시장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20050052026A KR20050052026A (ko) 2005-06-02
KR100659532B1 true KR100659532B1 (ko) 2006-12-19

Family

ID=34617361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030085845A KR100659532B1 (ko) 2003-11-28 2003-11-28 평판표시장치 및 그의 제조방법

Country Status (3)

Country Link
US (1) US7420212B2 (ko)
KR (1) KR100659532B1 (ko)
CN (1) CN100511756C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100067393A (ko) * 2008-12-11 2010-06-21 엘지디스플레이 주식회사 유기전계발광표시장치

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050112456A (ko) * 2004-05-25 2005-11-30 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조방법
KR100696200B1 (ko) * 2005-10-14 2007-03-20 한국전자통신연구원 능동 구동 표시 장치 및 그 제조방법
KR100739065B1 (ko) * 2005-11-29 2007-07-12 삼성에스디아이 주식회사 유기 발광 표시장치 및 이의 제조 방법
US20070176538A1 (en) * 2006-02-02 2007-08-02 Eastman Kodak Company Continuous conductor for OLED electrical drive circuitry
JP2007220647A (ja) * 2006-02-14 2007-08-30 Samsung Sdi Co Ltd 有機電界発光表示装置及びその製造方法
TWI277216B (en) * 2006-02-16 2007-03-21 Au Optronics Corp Pixel structure and thin film transistor and fabrication methods thereof
US7554261B2 (en) * 2006-05-05 2009-06-30 Eastman Kodak Company Electrical connection in OLED devices
KR100814820B1 (ko) * 2006-08-31 2008-03-20 삼성에스디아이 주식회사 유기 발광 표시장치
KR100752388B1 (ko) * 2006-11-01 2007-08-27 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100908236B1 (ko) * 2008-04-24 2009-07-20 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조방법
KR100958640B1 (ko) * 2008-06-09 2010-05-20 삼성모바일디스플레이주식회사 커패시터와 박막 트랜지스터를 갖는 기판, 이를 구비한평판 디스플레이 장치 및 상기 커패시터와 박막트랜지스터를 갖는 기판의 제조방법
KR101073562B1 (ko) * 2009-08-21 2011-10-17 삼성모바일디스플레이주식회사 패드부, 이를 포함하는 유기전계발광표시장치 및 유기전계발광표시장치의 제조방법
KR101333783B1 (ko) * 2009-11-10 2013-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101073545B1 (ko) * 2010-01-07 2011-10-14 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101119046B1 (ko) * 2010-01-08 2012-03-02 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR20110134685A (ko) * 2010-06-09 2011-12-15 삼성모바일디스플레이주식회사 표시 장치 및 그 제조 방법
KR101769499B1 (ko) * 2010-08-24 2017-08-21 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
KR101822563B1 (ko) * 2010-12-08 2018-03-09 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI426334B (zh) * 2010-12-27 2014-02-11 Au Optronics Corp 薄膜電晶體陣列基板及其製作方法
KR20120139386A (ko) * 2011-06-17 2012-12-27 삼성디스플레이 주식회사 유기 발광 표시 장치
US9012993B2 (en) * 2011-07-22 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5556823B2 (ja) * 2012-01-13 2014-07-23 株式会社ニコン 固体撮像装置および電子カメラ
CN102779830B (zh) * 2012-06-12 2015-02-04 南京中电熊猫液晶显示科技有限公司 一种金属氧化物的显示装置及其制造方法
CN103510086B (zh) * 2012-06-21 2015-10-21 昆山维信诺显示技术有限公司 氧化锌锡薄膜及制备方法、薄膜晶体管及制备方法
KR102014169B1 (ko) * 2012-07-30 2019-08-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
CN102881839B (zh) * 2012-09-28 2014-05-07 京东方科技集团股份有限公司 有机发光二极管、触摸显示装置及其制造方法
CN103022077B (zh) * 2012-11-30 2015-09-16 昆山维信诺显示技术有限公司 一种含氧化物薄膜晶体管的oled装置
KR102192592B1 (ko) * 2013-07-22 2020-12-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102110226B1 (ko) * 2013-09-11 2020-05-14 삼성디스플레이 주식회사 표시패널 및 그 제조방법
KR102490881B1 (ko) * 2014-12-26 2023-01-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20160084567A (ko) * 2015-01-05 2016-07-14 삼성디스플레이 주식회사 표시장치
KR102389209B1 (ko) * 2015-09-16 2022-04-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN105914202B (zh) * 2016-06-13 2018-11-13 上海珏芯光电科技有限公司 显示驱动背板、显示器以及制造方法
CN206711895U (zh) * 2017-06-02 2017-12-05 京东方科技集团股份有限公司 一种阵列基板、电致发光显示面板及显示装置
CN109037273B (zh) * 2017-06-08 2020-06-09 京东方科技集团股份有限公司 有机发光二极管阵列基板及其制备方法、显示装置
CN107331685B (zh) * 2017-06-28 2020-06-12 上海天马微电子有限公司 一种显示面板及其制造方法、显示装置
AU2019279972B2 (en) * 2019-07-31 2021-08-05 Boe Technology Group Co., Ltd. Electroluminescent display panel and display device
WO2021018304A1 (zh) 2019-07-31 2021-02-04 京东方科技集团股份有限公司 显示基板以及显示装置
US20220328593A1 (en) * 2019-11-06 2022-10-13 Boe Technology Group Co., Ltd. Organic light-emitting display substrate and manufacturing method thereof, and organic light-emitting display device
CN113924651A (zh) * 2020-03-19 2022-01-11 京东方科技集团股份有限公司 显示基板以及显示装置
GB2611454A (en) * 2020-10-19 2023-04-05 Boe Technology Group Co Ltd Array substrate and display apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000072230A (ko) * 2000-08-19 2000-12-05 장진 액정디스플레이용 비정질 실리콘 박막 트랜지스터 제조 방법
JP2002318555A (ja) 2000-12-21 2002-10-31 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
KR20030037654A (ko) * 2001-11-07 2003-05-14 엘지.필립스 엘시디 주식회사 액티브 매트릭스 유기전계발광소자 및 그 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3973787B2 (ja) * 1997-12-31 2007-09-12 三星電子株式会社 液晶表示装置及びその製造方法
US6521913B1 (en) * 1998-11-26 2003-02-18 Seiko Epson Corporation Electro-optical device and electronic equipment
TW507258B (en) * 2000-02-29 2002-10-21 Semiconductor Systems Corp Display device and method for fabricating the same
US6509616B2 (en) * 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
TW466773B (en) * 2000-12-15 2001-12-01 Acer Display Tech Inc Manufacturing method of thin film transistor liquid crystal display
US6825496B2 (en) * 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
TW490858B (en) * 2001-04-26 2002-06-11 Samsung Electronics Co Ltd Polycrystalline thin film transistor for liquid crystal device(LCD) and method of manufacturing the same
US7897979B2 (en) * 2002-06-07 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
KR100894651B1 (ko) * 2002-07-08 2009-04-24 엘지디스플레이 주식회사 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000072230A (ko) * 2000-08-19 2000-12-05 장진 액정디스플레이용 비정질 실리콘 박막 트랜지스터 제조 방법
JP2002318555A (ja) 2000-12-21 2002-10-31 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
KR20030037654A (ko) * 2001-11-07 2003-05-14 엘지.필립스 엘시디 주식회사 액티브 매트릭스 유기전계발광소자 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100067393A (ko) * 2008-12-11 2010-06-21 엘지디스플레이 주식회사 유기전계발광표시장치
KR101889950B1 (ko) * 2008-12-11 2018-08-20 엘지디스플레이 주식회사 유기전계발광표시장치

Also Published As

Publication number Publication date
US20050116232A1 (en) 2005-06-02
CN1622716A (zh) 2005-06-01
KR20050052026A (ko) 2005-06-02
CN100511756C (zh) 2009-07-08
US7420212B2 (en) 2008-09-02

Similar Documents

Publication Publication Date Title
KR100659532B1 (ko) 평판표시장치 및 그의 제조방법
KR100752388B1 (ko) 평판표시장치 및 그의 제조방법
KR100875103B1 (ko) 유기 발광 디스플레이 장치
KR101815256B1 (ko) 유기발광표시장치 및 그 제조방법
KR101873448B1 (ko) 유기발광표시장치 및 이의 제조방법
US8203264B2 (en) Flat panel display and method of fabricating the same
KR101811703B1 (ko) 유기발광표시장치 및 그 제조방법
KR101117642B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101807849B1 (ko) 유기 발광 디스플레이 장치 및 이의 제조 방법
KR101922177B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
EP2216821A2 (en) Organic light emitting diode display and method of manufacturing the same
US20120001156A1 (en) Organic light emitting diode display
KR20120066492A (ko) 유기 발광 디스플레이 장치 및 이의 제조 방법
KR20130053053A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
KR102116493B1 (ko) 유기발광표시장치 및 이의 제조방법
KR20120063746A (ko) 유기 발광 디스플레이 장치 및 이의 제조 방법
KR100786294B1 (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
KR102512718B1 (ko) 박막트랜지스터 기판 및 이를 구비한 유기 발광 표시 장치, 박막트랜지스터 기판의 제조방법
KR20170136680A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100728129B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
TWI527206B (zh) 有機發光二極體顯示器及其之製造方法
KR101860861B1 (ko) 배선의 제조방법, 박막트랜지스터의 제조방법 및 평판표시장치의 제조방법
KR100699990B1 (ko) 능동 구동 유기 전계 발광 소자 및 그 제조 방법
KR102556027B1 (ko) 디스플레이장치 및 이의 제조방법
KR20090120697A (ko) 유기 발광 디스플레이 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 14