KR100699990B1 - 능동 구동 유기 전계 발광 소자 및 그 제조 방법 - Google Patents
능동 구동 유기 전계 발광 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100699990B1 KR100699990B1 KR1020040050874A KR20040050874A KR100699990B1 KR 100699990 B1 KR100699990 B1 KR 100699990B1 KR 1020040050874 A KR1020040050874 A KR 1020040050874A KR 20040050874 A KR20040050874 A KR 20040050874A KR 100699990 B1 KR100699990 B1 KR 100699990B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- semiconductor layer
- region
- thin film
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 49
- 239000011159 matrix material Substances 0.000 title description 3
- 238000005401 electroluminescence Methods 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 claims abstract description 137
- 239000010409 thin film Substances 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 239000010408 film Substances 0.000 claims abstract description 39
- 239000010410 layer Substances 0.000 claims description 179
- 239000003990 capacitor Substances 0.000 claims description 46
- 239000012535 impurity Substances 0.000 claims description 18
- 239000011229 interlayer Substances 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 11
- 238000002513 implantation Methods 0.000 claims description 11
- 239000012044 organic layer Substances 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 239000002356 single layer Substances 0.000 claims description 5
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 claims description 4
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 229910052791 calcium Inorganic materials 0.000 claims description 4
- 239000011575 calcium Substances 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 229910052749 magnesium Inorganic materials 0.000 claims description 4
- 239000011777 magnesium Substances 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 16
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007715 excimer laser crystallization Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 종래의 능동 구동 유기 전계 발광 소자의 단위 화소의 레이아웃에서 데이터 라인 및 전원 공급 라인은 박막트랜지스터의 소오스/드레인 전극의 옆쪽으로 지나가도록 설계되어 있어, 단위 화소의 개구율 및 화소의 크기가 작아지는 문제점을 해결하기 위해 데이터 라인 및 전원 공급 라인 중 어느 하나 이상이 반도체층의 소오스 영역, 반도체층의 채널 영역 및 콘택홀을 제외한 반도체층의 드레인 영역 중 어느 하나 이상의 영역으로 지나가도록 설계하여 단위 화소의 개구율 및 화소의 크기를 향상시키는 능동 구동 유기 전계 발광 소자 및 그 제조 방법에 관한 것이다.
본 발명의 능동 구동 유기 전계 발광 소자 및 그 제조 방법은 절연 기판; 상기 절연 기판상에 일방향으로 형성되고, 소정의 간격을 두고 설치된 복수 개의 데이터 라인, 상기 데이터 라인과 동일한 방향으로 형성되고, 소정의 간격을 두고 설치된 복수 개의 전원 공급 라인 및 상기 데이터 라인 및 전원 공급 라인과 직교하는 방향으로 소정의 간격을 두고 설치된 복수 개의 스캔 라인; 상기 데이터 라인, 전원 공급 라인 및 스캔 라인에 둘러 쌓여 있는 제1전극, 유기 발광층 및 제2전극; 및 상기 제1전극에 대응하도록 형성되고, 반도체층, 게이트 절연막, 게이트 전극 및 소오스/드레인 전극을 포함하는 복수 개의 박막트랜지스터를 포함하고, 상기 데이터 라인 및 전원 공급 라인 중 어느 하나 이상이 상기 반도체층의 소오스 영역, 반도체층의 채널 영역 및 콘택홀을 제외한 반도체층의 드레인 영역 중 어느 하나 이상의 영역을 지나가도록 형성됨을 포함하여 이루어진 능동 구동 유기 전계 발광 소자 및 그 제조 방법에 기술적 특징이 있다.
따라서, 본 발명의 능동 구동 유기 전계 발광 소자 및 그 제조 방법은 데이터 라인 및 전원 공급 라인 중 어느 하나 이상이 반도체층의 소오스 영역, 반도체층의 채널 영역 및 콘택홀을 제외한 반도체층의 드레인 영역 중 어느 하나 이상의 영역으로 지나가도록 형성함으로서, 제조 공정의 추가 또는 변경이 없이 능동 구동 유기 전계 발광 소자의 개구율 및 화소의 크기를 증가시키뿐만 아니라 고해상도의 설계시 여유 면적이 생겨 회로 설계가 자유롭다는 효과가 있다.
능동 구동 유기 전계 발광 소자, 데이터 라인, 전원 공급 라인
Description
도 1은 종래의 능동 구동 유기 전계 발광 소자의 하나의 단위 화소를 나타낸 평면도.
도 2a 내지 도 8b는 본 발명에 의한 능동 구동 유기 전계 발광 소자의 제조 방법의 평면도 및 단면도.
도 9a 및 도 9b는 본 발명에 의해 제조된 능동 구동 유기 전계 발광 소자의 평면도.
도 10a 내지 도 11b는 도 6a의 B 영역의 다른 실시예를 보여주는 평면도 및 단면도.
도 12a 및 도 12b는 본 발명에 의해 형성된 능동 구동 유기 전계 발광 소자의 박막트랜지스터의 단면도 및 그 특성 결과값을 나타내는 그래프.
<도면의 주요부분에 대한 부호의 설명>
107 : 제1게이트 108 : 캐패시터의 제1전극
109 : 제2게이트 110a : 제1소오스 영역
110b : 제1드레인 영역 111a : 제2소오스 영역
111b : 제2드레인 영역 114 : 데이터 라인
116 : 전원 공급 라인 117 : 캐패시터의 제2전극
124 : 제1전극 127 : 유기막층
128 : 제2전극
본 발명은 능동 구동 유기 전계 발광 소자 및 그 제조 방법에 관한 것으로, 보다 자세하게는 단위 화소의 데이터 라인 및 전원 공급 라인 중 어느 하나 이상이 반도체층의 소오스 영역, 반도체층의 채널 영역 및 콘택홀을 제외한 반도체층의 드레인 영역 중 어느 하나 이상의 영역으로 지나가는 구조를 형성하여 능동 구동 유기 전계 발광 소자의 개구율 및 화소의 크기를 향상시키는 능동 구동 유기 전계 발광 소자 및 그 제조 방법에 관한 것이다.
통상, 평판 표시 장치(Flat Panel Display) 중에서 유기 전계 발광 소자(Organic Electroluminescence Display)는 다른 평판 표시 장치보다 사용 온도 범위가 넓고, 충격이나 진동에 강하며, 시야각이 넓고, 응답 속도가 빨라 깨끗한 동화상을 제공할 수 있다는 등의 장점을 가지고 있어서 향후 차세대 평판 표시 장치로 주목받고 있다.
상기 유기 전계 발광 소자는 전자(electron)와 정공(hole)이 전자-정공 쌍(electron-hole pair)을 만들거나 캐리어(carrier)들이 좀더 높은 에너지 상태로 여기된 후 다시 안정화 상태인 바닥 상태로 떨어지는 과정을 통해 빛이 발생하는 현상을 이용한다.
그리고, 유기 전계 발광 소자는 상기 현상에 의해서 발생된 빛을 반사막층의 위치에 따라 기판의 아래쪽 방향으로 빛을 발광하는 배면 발광 구조(bottom-emission type)와 기판의 위쪽 방향으로 빛을 발광하는 전면 발광 구조(top-emission type)로 나눌 수 있다. 또한, 그 구동방식에 따라서, 양극의 버스선과 음극의 버스선이 서로 교차되는 부분에 유기 발광 소자가 형성되어 순차 펄스 구동 방식(line by line scaning)으로 구동되는 수동 구동형(passive matrix type)과 한 유기 발광 소자 당 한 개 이상의 박막트랜지스터가 형성되어 각 유기 발광 소자별로 온오프를 조절하여 구동되는 능동 구동형(active matrix type)으로 구분할 수 있다.
구체적으로, 능동 구동 유기 전계 발광 소자는 복수 개의 데이터 라인, 복수 개의 스캔 라인, 복수 개의 전원 공급 라인 및 상기 데이터 라인, 스캔 라인 및 전원 공급 라인에 둘러 쌓인 영역에 하나 이상의 박막트랜지스터, 하나 이상의 캐패시터, 제1전극, 최소한 유기 발광층을 포함하는 유기막층 및 제2전극를 구비한다.
도 1은 종래의 능동 구동 유기 전계 발광 소자의 하나의 단위 화소를 나타낸 평면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 절연 기판(11)상에 형성되는 하나의 화소는 복수 개의 스캔 라인 중 해당하는 하나의 스캔 라인(12), 다수의 데이터 라인 중 해당하는 하나의 데이터 라인(13)에 연결되는 스위칭 박막트랜지스터(TS), 복수 개의 스캔 라인 중 해당하는 하나의 전원 공급 라인(14)에 연결되고, 제1전극, 유기막층 및 제2전극을 포함하는 유기 전계 발광 소자의 발광부(15)의 구동을 위한 구동 박막트랜지스터(TD) 및 상기 구동 박막트랜지스터(TD)의 전류원(current source)을 생성시켜 주기 위한 캐패시터(C)의 2 박막트랜지스터 1 캐패시터로 이루어진다.
그러나, 상기 종래의 능동 구동 유기 전계 발광 소자는 보상 회로의 적용이나 온/오프 박막트랜지스터 등의 적용으로 화소내 박막트랜지스터의 수가 증가하여 설계 또는 제조시 화소내 박막트랜지스터, 데이터 라인 및 전원 공급 라인의 형성을 위한 공간 배치 및 구조의 한계가 발생하고, 이에 따라 발광부의 개구율 및 화소의 크기가 감소하는 단점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 데이터 라인 및 전원 공급 라인 중 어느 하나 이상이 반도체층의 소오스 영역, 반도체층의 채널 영역 및 콘택홀을 제외한 반도체층의 드레인 영역 중 어느 하나 이상의 영역으로 지나가도록 설계함으로서, 제조 공정의 추가 또는 변경이 없이 능동 구동 유기 전계 발광 소자의 개구율 및 화소의 크기를 증가시키뿐만 아니라 고해상도의 설계시 여유 면적이 생겨 회로 설계가 자유롭다는 효과가 있는 능동 구동 유기 전계 발광 소자 및 그 제조 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 절연 기판; 상기 절연 기판상에 일방향으로 형성되고, 소정의 간격을 두고 설치된 복수 개의 데이터 라인, 상기 데이터 라인과 동일한 방향으로 형성되고, 소정의 간격을 두고 설치된 복수 개의 전원 공급 라인 및 상기 데이터 라인 및 전원 공급 라인과 직교하는 방향으로 소정의 간격을 두고 설치된 복수 개의 스캔 라인; 상기 데이터 라인, 전원 공급 라인 및 스캔 라인에 둘러 쌓여 있는 제1전극, 유기 발광층 및 제2전극; 및 상기 제1전극에 대응하도록 형성되고, 반도체층, 게이트 절연막, 게이트 전극 및 소오스/드레인 전극을 포함하는 복수 개의 박막트랜지스터를 포함하고, 상기 데이터 라인 및 전원 공급 라인 중 어느 하나 이상이 상기 반도체층의 소오스 영역, 반도체층의 채널 영역 및 콘택홀을 제외한 반도체층의 드레인 영역 중 어느 하나 이상의 영역을 지나가도록 형성됨으로 이루어진 능동 구동 유기 전계 발광 소자에 의해 달성된다.
또한, 본 발명의 상기 목적은 절연 기판상에 제1반도체층 및 상기 제1반도체층과 이격된 제2반도체층을 형성하는 단계; 상기 기판상에 게이트 절연막을 형성하는 단계; 상기 기판상에 제1반도체층의 소정 영역에 형성되는 제1게이트 전극과 상기 제1게이트 전극과 연결된 스캔 라인 및 상기 제2반도체층의 소정 영역에 형성되는 제2게이트 전극과 상기 제2게이트 전극과 연결된 캐패시터의 제1전극을 형성하 는 단계; 상기 제1반도체층 및 제2반도체층을 상기 제1게이트 전극 및 제2게이트 전극을 마스크로 사용하여 각각의 소오스/드레인 영역에 불순물 주입 공정을 실시하여 P형의 불순물 주입 영역과 N형의 불순물 주입 영역을 형성하는 단계; 상기 기판상에 층간절연막을 형성하는 단계; 상기 제1반도체층의 제1소오스 영역 및 제1드레인 영역, 제2반도체층의 제1소오스 영역 및 제1드레인 영역 및 캐패시터의 제1전극의 각 영역의 소정 영역에 콘택홀을 형성하는 단계; 상기 제1반도체층의 제1드레인 영역의 콘택홀을 채워 형성되고, 상기 캐패시터의 제1전극과 콘택홀을 통해 콘택된 제1드레인 전극 및 상기 제2반도체층의 제2드레인 영역의 콘택홀을 채워 형성된 제2드레인 전극과 상기 제1소오스 전극과 연결되고, 상기 제1반도체층의 제1소오스 영역, 제1반도체층의 제1채널 영역 및 콘택홀을 제외한 제1반도체층의 제1드레인 영역 중 어느 하나 이상의 영역을 지나가는 데이터 라인 및 상기 제2소오스 전극과 연결되고, 상기 제2반도체층의 제2소오스 영역, 제2반도체층의 제2채널 영역 및 콘택홀을 제외한 제2반도체층의 제2드레인 영역 중 어느 하나 이상의 영역을 지나가는 전원 공급 라인을 형성하는 단계; 상기 기판상에 패시베이션층 및 평탄화층을 형성하고, 상기 제2반도체층의 제2드레인 전극의 일부를 노출시키는 비아홀을 형성하는 단계; 상기 비아홀을 통해 상기 제2드레인 전극에 콘택하는 제1전극을 형성하는 단계; 상기 기판상에 발광부만을 오픈시키는 PDL을 형성하는 단계; 상기 발광부상에 적어도 유기 발광층을 포함하는 유기막층을 형성하는 단계; 및 상기 기판상에 제2전극을 형성하는 단계로 이루어진 능동 구동 유기 전계 발광 소자 제조 방법에 의해서도 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 8b는 본 발명에 의한 능동 구동 유기 전계 발광 소자의 제조 방법의 평면도 및 단면도이다.
먼저, 도 2a 및 도 2b는 절연 기판상에 제1반도체층 및 상기 제1반도체층과 이격된 제2반도체층을 형성하고, 상기 기판상에 게이트 절연막을 형성하는 단계의 평면도 및 단면도이다.(도 2b는 도 2a의 A-A'의 단면도이다.) 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 투명한 절연 기판(101)상에 기판 또는 상부에 형성될 소자를 보호하는 버퍼(buffer)층(102)을 실리콘 산화막 또는 실리콘 질화막을 이용하여 형성한다. 이때, 상기 버퍼층은 2000 내지 5000Å의 두께로 형성된다.
이어서, 상기 기판 전면에 비정질 실리콘층을 형성한 후, RTA(Rapid Thermal Annealing) 공정, SPC법(Solid Phase Crystallization), ELA법(Excimer Laser Crystallization), MIC법(Metal Induced Crystallization), MILC법(Metal Induced Lateral Crystallization) 및 SLS법(Sequential Lateral Solidification) 등과 같은 결정화법으로 상기 비정질 실리콘층을 다결정 실리콘층으로 결정하고, 패터닝하여 서로 이격된 제1반도체층(103) 및 제2반도체층(104)을 형성한다. 이때 상기 제1반도체층 및 제2반도체층의 두께는 300 내지 1000Å의 두께로 형성된다.
이어서, 상기 기판 전면에 실리콘 산화막 또는 실리콘 질화막으로 게이트 절연막(105)을 형성한다. 이때 상기 게이트 절연막은 500 내지 2000Å의 두께로 형성 된다.
다음, 도 3a 및 도 3b는 상기 기판상에 제1반도체층의 소정 영역에 형성되는 제1게이트 전극과 상기 제1게이트 전극과 연결된 스캔 라인 및 상기 제2반도체층의 소정 영역에 형성되는 제2게이트 전극과 상기 제2게이트 전극과 연결된 캐패시터의 제1전극을 형성하는 단계의 평면도 및 단면도이다.(도 3b는 도 3a의 A-A'의 단면도이다.) 도에서 보는 바와 같이 기판 전면에 MoW과 같은 금속 도전체를 형성한 후, 패터닝하여 기판의 일측 방향으로 소정의 간격으로 형성된 복수 개의 스캔 라인 중 해당하는 하나의 스캔 라인(scan line)(106a)과 상기 스캔 라인과 연결되고, 제1반도체층의 상부의 소정 영역에 제1게이트 전극(107)을 형성한다. 이때 도면의 도면 번호 106b는 다른 화소에 적용되는 스캔 라인이다.
이와 동시에 상기 제1반도체층 및 제2반도체층의 사이의 소정의 영역에 캐패시터의 제1전극(108)과 연결되고, 제2반도체층의 상부의 소정 영역에 제2게이트 전극(109)을 형성한다. 이때 상기 금속 도전체는 1000 내지 5000Å의 두께로 형성된다.
다음, 도 4a 및 4b는 상기 제1반도체층 및 제2반도체층을 상기 제1게이트 전극 및 제2게이트 전극을 마스크로 사용하여 각각의 소오스/드레인 영역에 불순물 주입 공정을 실시하여 P형의 불순물 주입 영역과 N형의 불순물 주입 영역을 형성하고, 상기 기판상에 층간절연막을 형성하는 단계의 평면도 및 단면도이다.(도 4b는 도 4a의 A-A'의 단면도이다.) 도에서 보는 바와 같이 포토레지스트 패턴을 마스크로 이용하여 상기 제1반도체층의 제1소오스/드레인 영역에는 N형 불순물을 주입하 여 N형의 불순물이 주입된 제1소오스/드레인 영역(110a, 110b)을 형성하고, 즉, NMOS(N-Metal Oxide Semiconductor)를 형성하고, 상기 제2반도체층의 제2소오스/드레인 영역에는 P형 불순물을 주입하여 P형의 불순물이 주입된 제2소오스/드레인 영역(111a, 111b)을, 즉, PMOS을 형성한다. 이때 상기 P형 불순물은 PH3 가스와 같은 가스를 이온 주입하여 형성하고, N형 불순물은 B2H6 가스와 같은 가스를 이온 주입하여 형성한다.
이때 상기와 같이 제1반도체층에 N형 불순물이 주입된 제1소오스/드레인 영역을 형성하여 NMOS를 형성하는 이유는 상기 제1반도체층이 이후 공정에 의해 스위칭(switching) 박막트랜지스터의 반도체층으로 형성되기 때문이다. 즉, 이미 공지된 바와 같이 NMOS 박막트랜지스터의 경우 전자 이동도가 높아 응답 속도가 빠르기 때문에, 즉, 스위칭 박막트랜지스터로서의 특성이 우수하기 때문에 형성된다. 또한 제2반도체층에 P형 불순물이 주입된 제2소오스/드레인 영역을 형성하여 PMOS를 형성하는 이유는 PMOS 박막트랜지스터의 경우, 응답 속도는 느리지만, 에스팩터(S-factor)가 커서 화소 전극에 공급되는 전류량을 쉽게 조절할 수 있어 발광 소자의 계조 표시가 용이하기 때문에, 즉, 구동 박막트랜지스터로서의 특성이 우수하기 때문에 형성된다.
이어서, 상기 기판 전면에 실리콘 산화막 또는 실리콘 질화막으로 층간절연막(112)을 형성한다. 이때 상기 캐패시터의 제1전극상에 형성된 층간절연막(112a)은 상기 캐패시터의 유전막으로서의 역활을 하게 된다. 따라서, 상기 층간절연막은 게이트 및 반도체층을 보호하거나 절연하는 역활뿐만 아니라 캐패시터의 유전막으로서의 역활을 하게됨으로서, 층간절연막의 두께를 적절히 조절하여 형성하는 것이 바람직한데, 일반적으로 최소한의 두께로 형성하는 것이 바람직하다. 이는 캐패시터의 유전막은 그 두께가 얇을 수록 정전 용량(Capacitance)이 커지기 때문이다. 이때 상기 층간절연막은 실리콘 산화막 또는 실리콘 질화막의 단일막 또는 다중막으로 형성하는데, 바람직하게는 1000 내지 3000Å 두께의 실리콘 산화막과 3000 내지 5000Å 두께의 실리콘 질화막의 이중막으로 형성한다.
다음, 도 5a 및 도 5b는 상기 제1반도체층의 제1소오스 영역 및 제1드레인 영역, 제2반도체층의 제1소오스 영역 및 제1드레인 영역 및 캐패시터의 제1전극의 각 영역의 소정 영역에 콘택홀을 형성하는 단계의 평면도 및 단면도이다.(도 5b는 도 5a의 A-A'의 단면도이다.) 도에서 보는 바와 같이 상기 기판 전면에 포토레지스트 패턴을 도포하고 패터닝하여 건식 식각 공정 또는 습식 식각 공정을 통하여 상기 제1반도체층의 제1소오스 영역 및 제1드레인 영역과 제2반도체층의 제2소오스 영역과 제2드레인 영역의 소정의 영역에서 상기 층간절연막 및 게이트 절연막을 식각하여 제1소오스 영역의 콘택홀(113a), 제1드레인 영역의 콘택홀(113b), 제2소오스 영역의 콘택홀(113c) 및 제2드레인 영역의 콘택홀(113d)을 형성하고, 상기 캐패시터의 제1전극의 소정의 영역상의 층간절연막을 식각하여 캐패시터의 제1전극의 콘택홀(113e)을 형성한다. 이때 상기 콘택홀은 플라즈마를 이용한 건식 식각으로 형성한다.
다음, 도 6a 및 도 6b는 상기 제1반도체층의 드레인 영역의 콘택홀을 채워 형성되고, 상기 캐패시터의 제1전극과 콘택홀을 통해 콘택된 제1드레인 전극 및 상기 제2반도체층의 제2드레인 영역의 콘택홀을 채워 형성된 제2드레인 전극과 상기 제1소오스 전극과 연결되고, 상기 제1반도체층의 제1소오스 영역, 제1반도체층의 제1채널 영역 및 콘택홀을 제외한 제1반도체층의 제1드레인 영역 중 어느 하나 이상의 영역을 지나가는 데이터 라인 및 상기 제2소오스 전극과 연결되고, 상기 제2반도체층의 제2소오스 영역, 제2반도체층의 제2채널 영역 및 콘택홀을 제외한 제2반도체층의 제2드레인 영역 중 어느 하나 이상의 영역을 지나가는 캐패시터의 제2전극과 연결된 전원 공급 라인을 형성하는 단계의 평면도 및 단면도이다.(도 6b는 도 6a의 A-A'의 단면도이다.) 도에서 보는 바와 같이 기판 전면에 금속 도전체를 형성한 후, 패터닝하여 데이터 라인(114)을 형성하고, 상기 데이터 라인과 연결되고, 상기 제1소오스 영역의 콘택홀을 통해 상기 제1반도체층의 제1소오스 영역과 콘택하는 제1소오스 전극(115)을 형성한다.
이와 동시에 상기 기판상의 소정 영역에 전원 공급 라인(116)과 캐패시터의 제2전극(117)이 형성되고, 상기 공급라인과 연결되고, 상기 제2소오스 영역의 콘택홀을 통해 상기 제2반도체층의 제2소오스 영역과 콘택하는 제2소오스 전극(118)과 을 형성한다.
또한, 상기 제1드레인 영역의 콘택홀과 캐패시터의 제1전극의 콘택홀을 채우고, 상기 제1드레인 영역과 캐패시터의 제1전극을 콘택하는 제1드레인 전극(119)을 형성하고, 상기 제2드레인 영역의 콘택홀을 채우고 이후 공정에서 형성되는 투명 전극인 제1전극과 콘택하는 제2드레인 전극(120)을 동시에 형성한다.
이때, 상기 데이터 라인은 상기 제1반도체층의 제1소오스 영역, 제1반도체층의 제1채널 영역 및 콘택홀을 제외한 제1반도체층의 제1드레인 영역 중 어느 하나 이상의 영역을 지나가도록 형성할 수 있다. 도 6a 및 도 6b에서는 상기 데이터 라인이 제1반도체층의 제1채널 영역을 지나가는 데이터 라인를 도시한 평면도 및 단면도이나, 도 10a 및 도 10b(도 6a의 B 영역의 확대)에서 보는 바와 같이 상기 데이터 라인(114)는 상기 제1반도체층의 제1소오스 영역(111a)을 지나가도록 형성할 수 있고, 도 11a 및 도 11b(도 6a의 B 영역의 확대)에서 보는 바와 같이 제1드레인 영역의 콘택홀(113b)을 제외한 제1반도체층의 제1드레인 영역(110b)을 지나가도록 데이터 라인(114)을 형성할 수도 있다. 이때 상기 도 10b는 평면도인 도 10a의 A-A'의 단면도이고, 도 11b는 평면도인 도 11a의 A-A'의 단면도이다.
또한, 상기 전원 공급 라인 역시 상기 데이터 라인과 같이 상기 제2반도체층의 제2소오스 영역, 제2반도체층의 제2채널 영역 및 제2드레인 영역의 콘택홀을 제외한 제2반도체층의 제2드레인 영역 중 어느 하나 이상의 영역을 지나가도록 형성할 수 있다.
본 발명에서와 같이 게이트 전극 또는 반도체층과 금속배선이 서로 인접하여 형성(수평적으로 인접하여 좌우 간격이 좁거나, 수직적으로 인접하여 상하 간격이 좁게 형성) 되게 되면 크로스토크(crosstalk)와 같이 서로의 신호를 간섭하거나 잘못된 신호를 전달하는 등의 문제점이 발생하게 되다고 알려져 있으나, 도 12a에서 보는 바와 같이 절연 기판(201)상에 반도체층(202), 게이트 절연막(203), 게이트 전극(204), 층간절연막(205), 데이터 라인 또는 전원 공급 라인(206), 패시베이션 층(207) 및 평탄화층(208)으로 형성하여 즉, 상기 데이터 라인 또는 전원 공급 라인이 상기 게이트 전극 또는 반도체층 상부를 지나가도록 형성하여 박막트랜지지스터의 특성을 측정해 본 결과 도 12b에서 보는 바와 같이 게이트 전극의 전압에 따라 반도체층의 전류값으로 나타낸 박막트랜지스터의 특성이 우수하다는 것을 볼 수 있다.
따라서, 상기 데이터 라인 또는 전원 공급 라인을 게이트 전극 또는 반도체층의 상부로 지나가도록 형성하여도 아무런 문제가 없는 것을 볼 수 있다.
현재 능동 구동 유기 전계 발광 소자는 두 개의 박막트랜지스터와 하나의 캐패시터의 구조에서 보상 회로의 적용이나 온/오프 제어 박막트랜지스터 등의 적용으로 하나의 단위 화소내 박막트랜지스터의 수가 계속 증가하고 있어, 화소 내의 박막트랜지스터 및 배선의 배치 및 구성의 한계가 발생하고 있고, 이로 인해 화소 내의 발광부가 계속 감소하고 있어 고해상도의 능동 구동 유기 전계 발광 소자의 개발에 어려움이 많아지고 있으나, 본 발명에서와 같이 상기 데이터 라인 및 전원 공급 라인을 게이트 전극 및 반도체층의 상부로 설계하거나 제조함으로서, 상기와 같은 다수의 박막트랜지스터를 설계 또는 제조할 수 있게 된다.
다음, 도 7a 및 도 7b는 상기 기판상에 패시베이션층 및 평탄화층을 형성하고, 상기 제2반도체층의 제2드레인 전극의 일부를 노출시키는 비아홀을 형성한 후, 상기 비아홀을 통해 상기 제2드레인 전극에 콘택하는 제1전극을 형성하는 단계의 평면도 및 단면도이다.(도 7b는 도 7a의 A-A'의 단면도이다.) 도에서 보는 바와 같이 상기 기판 전면에 패시베이션층(121) 및 평탄화층(122)을 형성한 후, 상기 패시 베이션층 및 평탄화층의 소정의 영역을 플라즈마를 이용한 건식 식각으로 식각하여 상기 제2드레인 전극의 일부를 오픈시킨는 제2드레인 전극의 비아홀(123)을 형성한 후, 상기 기판의 소정 영역에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명한 전도체로 투명 전극인 제1전극(124)을 형성한다. 또한 상기 제1전극은 알루미늄(Al) 또는 은(Ag)과 같은 반사막을 먼저 형성한 후, 투명한 전도체를 형성하여 투명한 전도체 및 반사막의 이중 구조로 형성된 투명 전극인 제1전극을 형성할 수 있다.
다음, 도 8a 및 도 8b는 상기 기판상에 발광부만을 오픈시키는 PDL을 형성하고, 상기 발광부상에 적어도 유기 발광층을 포함하는 유기막층을 형성한 후, 제2전극을 형성하는 단계의 평면도 및 단면도이다.(도 8b는 도 8a의 A-A'의 단면도이다.) 도에서 보는 바와 같이 발광부(125)만을 오픈시키는 PDL(Pixel Defined layer)(126)을 형성하고, 상기 발광부 영역상에 적어도 유기 발광층을 포함하는 유기막층(127)을 형성한 후, 제2전극(128)을 형성한다. 이때 상기 제2전극은 알루미늄, 칼슘, 마그네슘, MgAg 및 상기 물질들 중 어느 하나 이상을 포함하는 화합물 중 어느 하나 이상의 물질로 단층 또는 다층으로 형성된 공통 전극이다.
도 9a 및 도 9b는 본 발명에 의해 제조된 능동 구동 유기 전계 발광 소자의 실시예의 평면도이다.
먼저, 도 9a는 본 발명에 의해 제조된 능동 구동 유기 전계 발광 소자의 실시예의 평면도이다. 도에서 보는 바와 같이 기판 상에 스위칭 박막트랜지스터(Ts), 캐패시터(C), 구동 박막트랜지스터(Td), 발광부(150), 스캔 라인(151), 데이터 라 인(152) 및 전원 공급 라인(153)으로 구성된 능동 구동 유기 전계 발광 소자에서 상기 데이터 라인 및 전원 공급 라인이 반도체층의 채널 영역을 지나가도록 제조되어 있다. 또한 도에는 도시하지 않았지만, 데이터 라인 또는 전원 공급 라인 중 어느 하나가 반도체층의 채널 영역을, 즉 반도체층상에 형성된 게이트 전극과 중첩되어, 지나가도록 형성 할 수 있고, 반도체층의 소오스 영역 및 콘택홀을 제외한 반도체층의 드레인 영역 중 어느 하나의 영역을 지나가도록 제조할 수도 있다. 즉, 데이터 라인 및 전원 공급 라인 중 어느 하나 이상이 반도체층의 소오스 영역, 채널 영역 및 콘택홀을 제외한 드레인 영역 중 어느 한 영역 이상의 영역을 지나가도록 형성할 수 있다.
상기와 같이 데이터 라인 및 전원 공급 라인을 형성하는 경우 도의 A 영역 및 B 영역이, 종래의 구조와 비교해 볼 때, 여유 공간이 되고, 상기 여유 공간을 발광부를 형성하는 경우에는 발광부의 면적이 증가하게 되고, 상기 여유 공간에 다른 화소를 더 형성하게 되면 단위 면적당의 화소의 수가 증가하여 발광 소자의 해상도가 더 높아지게 되는 효과가 발생하게 된다.
다음, 도 9b는 본 발명에 의해 제조된 능동 구동 유기 전계 발광 소자의 다른 실시예의 평면도이다. 도에서 보는 바와 같이 기판 상에 스위칭 박막트랜지스터(Ts), 캐패시터(C), 구동 박막트랜지스터(Td), 발광부(160), 스캔 라인(161), 데이터 라인(162) 및 전원 공급 라인(163)으로 구성된 능동 구동 유기 전계 발광 소자에서 상기 데이터 라인이 반도체층의 채널 영역을 지나가도록 제조되어 있다.
상기 도 2a 내지 도 8b에서 설명한 바와 같이 상기 절연 기판상에 스위칭 박막트랜지스터 및 구동 박막트랜지스터의 반도체층을 형성한 후, 기판상에 게이트 절연막을 형성하고, 상기 스캔 라인 및 전원 공급 라인의 금속 배선과 상기 스캔 라인과 연결된 게이트 전극 및 캐패시터의 제1전극을 형성하고, 상기 기판상에 데이터 라인 및 캐패시터의 제2전극을 형성한다. 이때 상기 캐패시터의 제2전극이 상기 전원 공급 라인에 전기적으로 연결되도록 콘택을 형성한다. 또한 상기 데이터 라인 및 캐패시터의 제2전극을 형성할 때, 스위칭 박막트랜지스터와 데이터 라인, 스위칭 박막트랜지스터와 캐패시터의 제1전극, 구동 박막트랜지스터와 발광부의 제1전극을 각각 연결하는 소오스/드레인 전극을 동시에 형성한다.
또한, 상기 데이터 라인은 박막트랜지스터의 반도체층의 소오스 영역, 반도체층의 채널 영역 및 콘택홀을 제외한 반도체층의 드레인 영역 중 어느 하나 이상의 영역을 지나가도록 형성한다. 특히, 상기 데이터 라인이 반도체층의 채널 영역을 지나가도록 형성하는 경우에는 상기 데이터 라인이 채널 영역상의 게이트 전극과 중첩되어 지나가도록 형성한다.
또한, 상기 스위칭 박막트랜지스터는 상기 데이터 라인과 상기 캐패시터의 제1전극과 각각 전기적으로 연결되어 있는데, 소오스 전극과 드레인 전극으로 반도체층의 소오스영역 과드레인 영역에 콘택되어 있다. 또한, 상기 스위칭 박막트랜지스터의 게이트 전극은 상기 스캔 라인과 동시에 형성되어 전기적으로 연결되어 있다.
또한, 상기 구동 박막트랜지스터는 상기 전원 공급 라인과 발광부의 제1전극 과 각각 전기적으로 연결되어 있는데, 소오스 전극과 드레인 전극으로 반도체층의 소오스 영역과 드레인 영역에 콘택되어 있다. 또한, 상기 구동 박막트랜지스터의 게이트 전극은 상기 캐패시터의 제1전극과 동시에 형성되어 전기적으로 연결되어 있다.
상기 발광부는 ITO 또는 IZO와 같은 투명한 전도체로 형성된 투명 전극 또는 상기 투명 전극과 반사막의 이중 구조로된 전극인 제1전극, 적어도 유기 발광층을 포함하는 유기막층 및 알루미늄, 칼슘, 마그네슘, MgAg 및 상기 물질들 중 어느 하나 이상을 포함하는 화합물 중 어느 하나 이상의 물질로 단층 또는 다층으로 형성된 공통 전극인 제2전극으로 형성되어 있다.
상기와 같이 데이터 라인을 형성하는 경우 도의 A 영역이, 종래의 구조와 비교해 볼 때, 여유 공간이 되고, 상기 여유 공간을 발광부를 형성하는 경우에는 발광부의 면적이 증가하게 되고, 상기 여유 공간에 다른 화소를 더 형성하게 되면 단위 면적당의 화소의 수가 증가하여 발광 소자의 해상도가 더 높아지게 되는 효과가 발생하게 된다.
따라서, 도 2a 내지 도 8b에서는 화소 내에 두 개의 박막트랜지스터와 하나의 캐패시터로 구성된 능동 구동 유기 전계 발광 소자의 제조 방법 및 그 구조를 설명하였으나, 복수 개의 박막트랜지스터와 복수 개의 캐패시터로 구성된 소자에서도 본 발명의 제조 방법 및 그 구조를 쉽게 적용할 수 있다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 능동 구동 유기 전계 발광 소자 및 그 제조 방법은 데이터 라인 및 전원 공급 라인 중 어느 하나 이상이 반도체층의 소오스 영역, 반도체층의 채널 영역 및 콘택홀을 제외한 반도체층의 드레인 영역 중 어느 하나 이상의 영역으로 지나가도록 형성함으로서, 제조 공정의 추가 또는 변경이 없이 능동 구동 유기 전계 발광 소자의 개구율 및 화소의 크기를 증가시키뿐만 아니라 고해상도의 설계시 여유 면적이 생겨 회로 설계가 자유롭다는 효과가 있다.
Claims (37)
- 절연 기판;상기 절연 기판 상에 일방향으로 형성되고, 일정의 간격을 두고 설치된 복수개의 데이터 라인, 상기 데이터 라인과 동일한 방향으로 형성되고, 일정의 간격을 두고 설치된 복수 개의 전원 공급 라인 및 상기 데이터 라인 및 전원 공급 라인과 직교하는 방향으로 일정의 간격을 두고 설치된 복수개의 스캔 라인;상기 절연 기판 상에 형성되고, 반도체층, 게이트 절연막, 게이트 전극 및 소오스/드레인 전극을 포함하는 다수개의 박막트랜지스터 및 하나 또는 다수개의 캐패시터;상기 데이터 라인, 전원 공급 라인 및 스캔 라인에 의해 구동되는 화소 영역; 및상기 화소 영역은 상기 박막트랜지스터 중에서 하나 또는 다수개에 전기적으로 연결된 제 1 전극, 유기 발광층을 포함하는 유기막층 및 제 2 전극을 포함하고,상기 데이터 라인 및 전원 공급 라인 중에서 어느 하나 또는 두개가 상기 반도체층의 소오스 영역, 반도체층의 채널 영역 및 콘택홀을 제외한 반도체층의 드레인 영역 중에서 어느 하나 또는 다수의 영역을 지나가도록 형성됨을 포함하는 것을 특징으로 하는 능동 구동 유기전계발광소자.
- 제 1항에 있어서,상기 박막트랜지스터는 스위칭 박막트랜지스터임을 특징으로 하는 능동 구동 유기 전계 발광 소자.
- 제 2항에 있어서,상기 스위칭 박막트랜지스터는 상기 데이터 라인과 전기적으로 연결되어 있음을 특징으로 하는 능동 구동 유기 전계 발광 소자.
- 제 2항에 있어서,상기 스위칭 박막트랜지스터는 상기 캐패시터의 제1전극과 연결되어 있음을 특징으로 하는 능동 구동 유기 전계 발광 소자.
- 제 2항에 있어서,상기 스위칭 박막트랜지스터의 게이트 전극은 상기 스캔 라인과 연결되어 있음을 특징으로 하는 능동 구동 유기 전계 발광 소자.
- 제 1항에 있어서,상기 박막트랜지스터는 구동 박막트랜지스터임을 특징으로 하는 능동 구동 유기 전계 발광 소자.
- 제 6항에 있어서,상기 구동 박막트랜지스터는 상기 전원 공급 라인과 연결되어 있음을 특징으로 하는 능동 구동 유기 전계 발광 소자.
- 제 6항에 있어서,상기 구동 박막트랜지스터는 상기 제1전극과 연결되어 있음을 특징으로 하는 능동 구동 유기 전계 발광 소자.
- 제 6항에 있어서,상기 구동 박막트랜지스터의 게이트 전극은 상기 캐패시터의 제1전극과 연결되어 있음을 특징으로 하는 능동 구동 유기 전계 발광 소자.
- 제 1항에 있어서,상기 스캔 라인, 게이트 전극 및 캐패시터의 제1전극은 동일한 층에 형성되어 있음을 특징으로 하는 능동 구동 유기 전계 발광 소자.
- 제 1항에 있어서,상기 데이터 라인, 공통 전원 라인 및 캐패시터의 제2전극은 동일한 층에 형성되어 있음을 특징으로 하는 능동 구동 유기 전계 발광 소자.
- 제 1항에 있어서,상기 데이터 라인 및 공통 전원 라인은 소오스/드레인 전극과 동일한 층에 형성되 있음을 특징으로 하는 능동 구동 유기 전계 발광 소자.
- 제 1항에 있어서,상기 데이터 라인 및 공통 전원 라인 중에서 어느 하나 또는 두개의 라인은 반도체층 상에 형성된 게이트 전극과 중첩되어 지나가도록 형성됨을 특징으로 하는 구동 유기 전계 발광소자.
- 제 1항에 있어서,상기 제1전극은 ITO 또는 IZO와 같은 투명한 전도체로 형성된 투명 전극임을 특징으로 하는 능동 구동 유기 전계 발광 소자.
- 제 1항에 있어서,상기 제1전극은 ITO 또는 IZO와 같은 투명한 전도체로 형성된 투명 전극과 반사막의 이중 구조로된 전극임을 특징으로 하는 능동 구동 유기 전계 발광 소자.
- 제 1항에 있어서,상기 제 2 전극은 알루미늄, 칼슘, 마그네슘, MgAg 또는 상기 물질들 중에서 선택되는 하나 또는 다수개를 단층 또는 다층으로 형성되는 공통전극임을 특징으로 하는 능동 구동 유기 전계 발광소자.
- 절연 기판;상기 절연 기판 상에 일방향으로 형성되고, 일정의 간격을 두고 설치된 복수개의 데이터 라인, 상기 데이터 라인과 직교하는 방향으로 형성되고, 일정의 간격을 두고 설치된 복수개의 스캔 라인 및 상기 스캔 라인과 동일한 방향으로 일정의 간격을 두고 설치된 복수개의 전원 공급 라인;상기 절연 기판 상에 형성되고, 반도체층, 게이트 절연막, 게이트 전극 및 소오스/드레인 전극을 포함하는 다수개의 박막트랜지스터 및 하나 또는 다수개의 캐패시터;상기 데이터 라인, 전원 공급 라인 및 스캔 라인에 의해 구동되는 화소 영역; 및상기 화소 영역은 상기 박막 트랜지스터 중에서 하나 또는 다수개에 전기적으로 연결된 제 1 전극, 유기발광층을 포함하는 유기막층 및 제 2 전극을 포함하는 발광부를 포함하고,상기 데이터 라인이 상기 반도체층의 소오스 영역, 반도체층의 채널 영역 및 콘택홀을 제외한 반도체층의 드레인 영역 중에서 어느 하나 또는 다수 영역을 지나가도록 형성됨을 포함하는 것을 특징으로 하는 능동 구동 유기 전계 발광소자.
- 제 17항에 있어서,상기 박막트랜지스터는 스위칭 박막트랜지스터임을 특징으로 하는 능동 구동 유기 전계 발광 소자.
- 제 18항에 있어서,상기 스위칭 박막트랜지스터는 상기 데이터 라인과 전기적으로 연결되어 있음을 특징으로 하는 능동 구동 유기 전계 발광 소자.
- 제 18항에 있어서,상기 스위칭 박막트랜지스터는 상기 캐패시터의 제1전극과 연결되어 있음을 특징으로 하는 능동 구동 유기 전계 발광 소자.
- 제 18항에 있어서,상기 스위칭 박막트랜지스터의 게이트 전극은 상기 스캔 라인과 연결되어 있음을 특징으로 하는 능동 구동 유기 전계 발광 소자.
- 제 17항에 있어서,상기 박막트랜지스터는 구동 박막트랜지스터임을 특징으로 하는 능동 구동 유기 전계 발광 소자.
- 제 22항에 있어서,상기 구동 박막트랜지스터는 상기 전원 공급 라인과 연결되어 있음을 특징으로 하는 능동 구동 유기 전계 발광 소자.
- 제 22항에 있어서,상기 구동 박막트랜지스터는 상기 제1전극과 연결되어 있음을 특징으로 하는 능동 구동 유기 전계 발광 소자.
- 제 22항에 있어서,상기 구동 박막트랜지스터의 게이트 전극은 상기 캐패시터의 제1전극과 연결되어 있음을 특징으로 하는 능동 구동 유기 전계 발광 소자.
- 제 17항에 있어서,상기 스캔 라인, 전원 공급 라인, 게이트 전극 및 캐패시터의 제1전극은 동일한 층에 형성되어 있음을 특징으로 하는 능동 구동 유기 전계 발광 소자.
- 제 17항에 있어서,상기 데이터 라인 및 캐패시터의 제2전극은 동일한 층에 형성되어 있음을 특징으로 하는 능동 구동 유기 전계 발광 소자.
- 제 17항에 있어서,상기 데이터 라인은 소오스/드레인 전극과 동일한 층에 형성되 있음을 특징으로 하는 능동 구동 유기 전계 발광 소자.
- 제 17항에 있어서,상기 데이터 라인은 반도체층상에 형성된 게이트 전극과 중첩되어 지나가도록 형성됨을 특징으로 하는 능동 구동 유기 전계 발광 소자.
- 제 17항에 있어서,상기 제1전극은 ITO 또는 IZO와 같은 투명한 전도체로 형성된 투명 전극임을 특징으로 하는 능동 구동 유기 전계 발광 소자.
- 제 17항에 있어서,상기 제1전극은 ITO 또는 IZO와 같은 투명한 전도체로 형성된 투명 전극과 반사막의 이중 구조로된 전극임을 특징으로 하는 능동 구동 유기 전계 발광 소자.
- 제 17항에 있어서,상기 제 2 전극은 알루미늄, 칼슘, 마그네슘, MgAg 또는 상기 물질들 중에서 선택되는 하나 또는 다수개를 단층 또는 다층으로 형성되는 공통전극임을 특징으로 하는 능동 구동 유기 전계 발광소자.
- 절연 기판 상에 제 1 반도체층 및 상기 제 1 반도체층과 이격된 제 2 반도체층을 형성하는 단계;상기 기판 상에 게이트 절연막을 형성하는 단계;상기 기판 상에 제 1 반도체층의 일정 영역에 형성되는 제 1 게이트 전극과 연결된 스캔 라인 및 상기 제 2 반도체층의 일정 영역에 형성되는 제 2 게이트 전극과 상기 제 2 게이트 전극과 연결된 캐패시터의 제 1 전극을 형성하는 단계;상기 제 1 반도체층 및 상기 제 2 반도체층을 상기 제 1 게이트 전극 및 제 2 게이트 전극을 마스크로 사용하여 각각의 소오스/드레인 영역에 불순물 주입 공정을 실시하여 P형의 불순물 주입 영역과 N형의 불순물 주입 영역을 형성하는 단계;상기 기판 상에 층간 절연막을 형성하는 단계;상기 제 1 반도체층의 제 1 소오스 영역 및 제 1 드레인 영역, 제 2 반도체층의 제 1 소오스 영역 및 제 1 드레인 영역 및 캐패시터의 제 1 전극의 각 영역의 일정 영역에 콘택홀을 형성하는 단계;상기 제 1 반도체층의 제 1 드레인 영역의 콘택홀을 채워 형성되고, 상기 캐패시터의 제 1 전극과 콘택홀을 통해 콘택된 제 1 드레인 전극 및 상기 제 2 반도체층의 제 2 드레인 영역의 콘택홀을 채워 형성된 제 2 드레인 전극과 상기 제 1 소오스 전극과 연결되고, 상기 제 1 반도체층의 제 1 소오스 영역, 제 1 반도체층의 제 1 채널 영역 및 콘택홀을 제외한 제 1 반도체층의 제 1 드레인 영역 중에서 어느 하나 또는 다수 영역을 지나가는 데이터 라인 및 상기 제 2 소오스 전극과 연결되고, 상기 제 2 반도체층의 제 2 소오스 영역, 제 2 반도체층의 제 2 채널 영역 및 콘택홀을 제외한 제 2 반도체층의 제 2 드레인 영역 중에서 어느 하나 또는 다수 영역을 지나가는 전원 공급 라인을 형성하는 단계;상기 기판 상에 패시베이션층 및 평탄화층을 형성하고, 상기 제 2 반도체층의 제 2 드레인 전극의 일부를 노출시키는 비아홀을 형성하는 단계;상기 비아홀을 통해 상기 제 2 드레인 전극에 콘택하는 제 1 전극을 형성하는 단계;상기 기판 상에 발광부만 오픈시키는 PDL을 형성하는 단계;상기 발광부 상에 유기 발광층을 포함하는 유기막층을 형성하는 단계: 및상기 기판 상에 제 2 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 능동 구동 유기 전계 발광 소자 제조방법.
- 제 33항에 있어서,상기 절연 기판상에 제1반도체층 및 제2반도체층을 형성하는 단계는 기판상에 비정질 실리콘층을 형성하고, 상기 비정질 실리콘층을 결정하여 다결정 실리콘층을 형성한 후, 패터닝하여 제1반도체층 및 제2반도체층을 형성하는 단계임을 특징으로 하는 능동 구동 유기 전계 발광 소자 제조 방법.
- 제 33항에 있어서,상기 P형의 불순물 주입 영역은 B2H2 가스를 이용하여 이온 주입 공정을 형성함을 특징으로 하는 능동 구동 유기 전계 발광 소자 제조 방법.
- 제 33항에 있어서,상기 N형의 불순물 주입 영역은 PH3 가스를 이용하여 이온 주입 공정을 형성함을 특징으로 하는 능동 구동 유기 전계 발광 소자 제조 방법.
- 제 33항에 있어서,상기 콘택홀 또는 비아홀은 플라즈마 건식 식각 공정으로 식각하여 형성하는 단계임을 특징으로 하는 능동 구동 유기 전계 발광 소자 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040050874A KR100699990B1 (ko) | 2004-06-30 | 2004-06-30 | 능동 구동 유기 전계 발광 소자 및 그 제조 방법 |
| US11/170,158 US7402950B2 (en) | 2004-06-30 | 2005-06-30 | Active matrix organic light emitting display device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040050874A KR100699990B1 (ko) | 2004-06-30 | 2004-06-30 | 능동 구동 유기 전계 발광 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060001717A KR20060001717A (ko) | 2006-01-06 |
| KR100699990B1 true KR100699990B1 (ko) | 2007-03-26 |
Family
ID=35513170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040050874A KR100699990B1 (ko) | 2004-06-30 | 2004-06-30 | 능동 구동 유기 전계 발광 소자 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7402950B2 (ko) |
| KR (1) | KR100699990B1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050112456A (ko) * | 2004-05-25 | 2005-11-30 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 및 그의 제조방법 |
| KR101411677B1 (ko) * | 2007-11-27 | 2014-06-25 | 엘지디스플레이 주식회사 | 유기전계발광소자 |
| KR101084263B1 (ko) * | 2009-12-14 | 2011-11-16 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
| KR101073545B1 (ko) | 2010-01-07 | 2011-10-14 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
| KR101826069B1 (ko) | 2010-10-26 | 2018-03-23 | 삼성디스플레이 주식회사 | 유기발광표시장치 및 그 제조방법 |
| CN103489827B (zh) * | 2013-09-27 | 2015-08-26 | 京东方科技集团股份有限公司 | 一种薄膜晶体管驱动背板及其制作方法、显示面板 |
| CN105185695A (zh) * | 2015-08-21 | 2015-12-23 | 京东方科技集团股份有限公司 | 氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法 |
| KR102392708B1 (ko) * | 2017-09-25 | 2022-04-29 | 엘지디스플레이 주식회사 | 보조 전극을 포함하는 디스플레이 장치 |
| KR20220019154A (ko) * | 2020-08-06 | 2022-02-16 | 삼성디스플레이 주식회사 | 표시장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030057018A (ko) * | 2001-12-28 | 2003-07-04 | 엘지.필립스 엘시디 주식회사 | 능동행렬 유기전기발광소자 |
| KR20030069668A (ko) * | 2002-02-22 | 2003-08-27 | 삼성전자주식회사 | 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법 |
| JP2004145266A (ja) | 2002-07-11 | 2004-05-20 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板 |
| KR20050048835A (ko) * | 2003-11-20 | 2005-05-25 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0845812B1 (en) * | 1996-11-28 | 2009-10-28 | Casio Computer Co., Ltd. | Display apparatus |
| JP2000227771A (ja) * | 1998-12-01 | 2000-08-15 | Sanyo Electric Co Ltd | カラーｅｌ表示装置 |
| JP2000228284A (ja) * | 1998-12-01 | 2000-08-15 | Sanyo Electric Co Ltd | カラーｅｌ表示装置 |
| TW484238B (en) * | 2000-03-27 | 2002-04-21 | Semiconductor Energy Lab | Light emitting device and a method of manufacturing the same |
| US6608449B2 (en) * | 2000-05-08 | 2003-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Luminescent apparatus and method of manufacturing the same |
| JP4434563B2 (ja) * | 2002-09-12 | 2010-03-17 | パイオニア株式会社 | 有機ｅｌ表示装置の製造方法 |
| JP2004191627A (ja) * | 2002-12-11 | 2004-07-08 | Hitachi Ltd | 有機発光表示装置 |
| KR100497096B1 (ko) * | 2002-12-26 | 2005-06-28 | 엘지.필립스 엘시디 주식회사 | 듀얼패널타입 유기전계발광 소자용 어레이 기판 및 그 제조방법 |
-
2004
- 2004-06-30 KR KR1020040050874A patent/KR100699990B1/ko active IP Right Grant
-
2005
- 2005-06-30 US US11/170,158 patent/US7402950B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030057018A (ko) * | 2001-12-28 | 2003-07-04 | 엘지.필립스 엘시디 주식회사 | 능동행렬 유기전기발광소자 |
| KR20030069668A (ko) * | 2002-02-22 | 2003-08-27 | 삼성전자주식회사 | 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법 |
| JP2004145266A (ja) | 2002-07-11 | 2004-05-20 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板 |
| KR20050048835A (ko) * | 2003-11-20 | 2005-05-25 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060001717A (ko) | 2006-01-06 |
| US20060001363A1 (en) | 2006-01-05 |
| US7402950B2 (en) | 2008-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6724149B2 (en) | Emissive display device and electroluminescence display device with uniform luminance | |
| KR100700650B1 (ko) | 유기 전계 발광 장치 및 그 제조 방법 | |
| TWI425634B (zh) | 有機發光顯示裝置及其製造方法 | |
| KR101117642B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| US8241933B2 (en) | Organic light emitting diode display and method of manufacturing the same | |
| KR101107252B1 (ko) | 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 기판및 그 제조 방법 | |
| KR102565380B1 (ko) | 박막 트랜지스터 기판 | |
| US7402950B2 (en) | Active matrix organic light emitting display device and method of fabricating the same | |
| JP4640690B2 (ja) | アクティブマトリクス有機ｅｌ表示装置の製造方法 | |
| US8946008B2 (en) | Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same | |
| US10937813B2 (en) | Active matrix substrate, liquid crystal display device, organic electroluminescent display device and method for producing active matrix substrate | |
| JP2006146205A (ja) | 平板表示装置及びその製造方法 | |
| KR20080088083A (ko) | 평판 표시장치 및 그 제조방법 | |
| KR101064442B1 (ko) | 유기전계 발광 표시장치 | |
| US9076746B2 (en) | Organic light-emitting display device and method for manufacturing the organic light-emitting display device | |
| CN113192980B (zh) | 一种阵列基板结构、显示装置及阵列基板结构的制备方法 | |
| KR102660829B1 (ko) | 표시 장치 및 그 제조 방법 | |
| KR102512718B1 (ko) | 박막트랜지스터 기판 및 이를 구비한 유기 발광 표시 장치, 박막트랜지스터 기판의 제조방법 | |
| KR100728129B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR20150043864A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR100796592B1 (ko) | 박막트랜지스터 및 그 제조 방법 | |
| JP2006330719A (ja) | 有機発光ディスプレイ及びその製造方法 | |
| KR101843191B1 (ko) | 유기발광 다이오드 표시장치 및 그의 제조방법 | |
| KR102556027B1 (ko) | 디스플레이장치 및 이의 제조방법 | |
| KR100579196B1 (ko) | 유기 전계 발광 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140303 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160229 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180302 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190304 Year of fee payment: 13 |