KR20220019154A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20220019154A
KR20220019154A KR1020200098787A KR20200098787A KR20220019154A KR 20220019154 A KR20220019154 A KR 20220019154A KR 1020200098787 A KR1020200098787 A KR 1020200098787A KR 20200098787 A KR20200098787 A KR 20200098787A KR 20220019154 A KR20220019154 A KR 20220019154A
Authority
KR
South Korea
Prior art keywords
layer
electrode
light emitting
disposed
auxiliary
Prior art date
Application number
KR1020200098787A
Other languages
English (en)
Inventor
고효민
김범준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200098787A priority Critical patent/KR20220019154A/ko
Priority to US17/204,255 priority patent/US20220045296A1/en
Priority to CN202110652164.2A priority patent/CN114068630A/zh
Publication of KR20220019154A publication Critical patent/KR20220019154A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H01L51/5008—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/865—Intermediate layers comprising a mixture of materials of the adjoining active layers
    • H01L51/504—
    • H01L51/5056—
    • H01L51/5072—
    • H01L51/5203—
    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L2251/558—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/876—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

일 실시예에 따른 표시 장치는 제1 발광 영역, 및 제2 발광 영역이 정의된 베이스층, 상기 베이스층 상에 배치되는 제1 전극, 상기 제1 전극 상에 배치되고, 상기 제1 전극과 대향하는 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에 배치되고, 상기 제1 발광 영역에 배치되는 제1 유기층, 및 상기 제1 전극과 상기 제2 전극 사이에 배치되고, 상기 제2 발광 영역에 배치되는 제2 유기층을 포함하고, 상기 제1 유기층은 상기 제1 전극 상에 배치되는 제1 전자 수송층, 상기 제1 전자 수송층 상에 배치되는 제1 보조층, 상기 제1 보조층 상에 배치되고, 제1 광을 방출하는 제1 발광층, 상기 제1 발광층 상에 배치되는 제2 보조층 및 상기 제2 보조층 상에 배치되는 제1 정공 수송층을 포함하고, 상기 제2 유기층은 상기 제1 전극 상에 배치되는 제2 전자 수송층, 상기 제2 전자 수송층 상에 배치되는 제3 보조층, 상기 제3 보조층 상에 배치되고, 상기 제1 광과 상이한 발광 파장을 가지는 제2 광을 방출하는 제2 발광층, 상기 제2 발광층 상에 배치되는 제4 보조층 및 상기 제4 보조층 상에 배치되는 제2 정공 수송층을 포함하여, 개선된 발광 효율 특성을 나타낼 수 있다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로, 보다 상세하게는 효율이 향상된 인버티드 소자 구조를 가지는 표시장치에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 내비게이션, 게임기 등과 같은 멀티 미디어 장치에 사용되는 다양한 표시 장치들이 개발되고 있다. 이러한 표시 장치에서는 유기 화합물을 포함하는 발광 재료를 발광시켜서 표시를 실현하는 소위 자발광형의 표시 소자를 사용하고 있다.
표시 장치는 발광 소자와 이를 구동하는 박막 트랜지스터를 구비한다. 박막 트랜지스터의 경우, 캐리어 전하 또는 도핑 불순물에 따라 PMOS 트랜지스터 또는 NMOS 트랜지스터로 제공될 수 있다. PMOS 트랜지스터의 경우 정공이 캐리어인 반면, NMOS 트랜지스터는 전자가 캐리어이기 때문에 PMOS 트랜지스터보다 이동도가 빠르고 이에 따라 고속 구동 구현이 가능하게 된다.
한편, 발광 소자는 장시간 전류를 흘림에 따라 그 문턱 전압이 변화된다. NMOS 트랜지스터의 경우 유기 발광 소자는 박막 트랜지스터의 소스 쪽에 위치하므로 유기 발광 소자의 문턱 전압이 열화되면 박막 트랜지스터의 소스 쪽 전압이 변동된다. 이에 따라, 박막 트랜지스터의 게이트에 동일한 데이터 전압이 인가되더라도 박막 트랜지스터의 게이트와 소스 사이의 전압이 변동하므로 불균일한 전류가 유기 발광 소자에 흐르게 된다. 따라서 발광 소자의 열화에 따른 산포가 NMOS 구동 회로에 영향을 미치지 않는 회로도를 구현하기 위해 인버티드 소자 구조의 적용이 필요된다.
본 발명은 NMOS 트랜지스터를 포함하는 회로층에 적용 가능한 인버티드 소자 구조를 가지는 표시장치를 제공하는 것을 목적으로 한다.
본 발명은 인버티드 소자 구조에서 발광층에 인접하도록 보조층을 배치하여 발광 효율을 개선한 발광 소자 및 이를 포함하는 표시 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치는 제1 발광 영역, 및 제2 발광 영역이 정의된 베이스층, 상기 베이스층 상에 배치되는 제1 전극, 상기 제1 전극 상에 배치되고, 상기 제1 전극과 대향하는 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에 배치되고, 상기 제1 발광 영역에 배치되는 제1 유기층, 및 상기 제1 전극과 상기 제2 전극 사이에 배치되고, 상기 제2 발광 영역에 배치되는 제2 유기층을 포함하고, 상기 제1 유기층은 상기 제1 전극 상에 배치되는 제1 전자 수송층, 상기 제1 전자 수송층 상에 배치되는 제1 보조층, 상기 제1 보조층 상에 배치되고, 제1 광을 방출하는 제1 발광층, 상기 제1 발광층 상에 배치되는 제2 보조층, 및 상기 제2 보조층 상에 배치되는 제1 정공 수송층을 포함하고, 상기 제2 유기층은 상기 제1 전극 상에 배치되는 제2 전자 수송층, 상기 제2 전자 수송층 상에 배치되는 제3 보조층, 상기 제3 보조층 상에 배치되고, 상기 제1 광과 상이한 발광 파장을 가지는 제2 광을 방출하는 제2 발광층, 상기 제2 발광층 상에 배치되는 제4 보조층, 및 상기 제4 보조층 상에 배치되는 제2 정공 수송층을 포함한다.
상기 제1 유기층의 두께는 250nm 이상 290nm 이하이고, 상기 제2 유기층의 두께는 210nm 이상 250nm 이하일 수 있다.
상기 제1 보조층, 및 상기 제3 보조층의 두께가 서로 상이할 수 있다.
상기 제2 보조층, 및 상기 제4 보조층의 두께가 서로 상이할 수 있다.
상기 제1 보조층 및 제3 보조층은 전자 수송성 물질을 포함하고, 상기 제2 보조층 및 제4 보조층은 정공 수송성 물질을 포함할 수 있다.
상기 제1 전극은 반사형 전극이고, 상기 제2 전극은 반투과형 전극 또는 투과형 전극이며, 상기 제1 전극에서 상기 제2 전극 방향으로 상기 제1 광 및 상기 제2 광이 출사될 수 있다.
상기 베이스층 상에 배치되고, 상기 제1 전극에 전기적으로 연결된 트랜지스터를 포함하는 회로층을 더 포함할 수 있다.
상기 트랜지스터는 NMOS 트랜지스터일 수 있다.
상기 제1 광의 파장 범위는 625nm 내지 675nm 이고, 상기 제2 광의 파장 범위는 500nm 내지 570nm 일 수 있다.
상기 제1 유기층은 상기 제1 전극과 상기 제1 전자 수송층 사이에 배치되는 제1 전자 주입층을 더 포함하고, 상기 제2 유기층은 상기 제1 전극과 상기 제2 전자 수송층 사이에 배치되는 제2 전자 주입층을 더 포함할 수 있다.
상기 제1 유기층은 상기 제2 전극과 상기 제1 정공 수송층 사이에 배치되는 제1 정공 주입층을 더 포함하고, 상기 제2 유기층은 상기 제2 전극과 상기 제2 정공 수송층 사이에 배치되는 제2 정공 주입층을 더 포함할 수 있다.
상기 제1 전극과 상기 제2 전극 사이에 배치되고, 상기 베이스층에 정의된 제3 발광 영역에 배치되는 제3 유기층을 더 포함하고, 상기 제3 유기층은 상기 제1 전극 상에 배치되는 제3 전자 수송층, 상기 제3 전자 수송층 상에 배치되고, 제3 광을 방출하는 제3 발광층, 및 상기 제3 발광층 상에 배치되는 제3 정공 수송층을 포함하고, 상기 제3 유기층의 두께는 160nm 이상 200nm 이하일 수 있다.
상기 제3 광의 파장 범위는 410nm 내지 480 nm 일 수 있다.
상기 제2 전극 상에 배치되는 캡핑층을 더 포함하고, 상기 캡핑층은 굴절률이 1.6 이상일 수 있다.
상기 제1 전자 수송층 및 상기 제2 전자 수송층은 일체의 형상을 가지고, 상기 제1 정공 수송층과 상기 제2 정공 수송층은 일체의 형상을 가질 수 있다.
상기 베이스층 상에 배치되고, 상기 제1 발광 영역 및 상기 제2 발광 영역 각각에 대응하는 복수의 개구부들이 정의된 화소정의막을 더 포함하고, 상기 제1 전자 수송층, 상기 제2 전자 수송층, 상기 제1 정공 수송층, 및 상기 제2 정공 수송층 각각은 적어도 일부가 상기 화소정의막 상에 배치될 수 있다.
상기 화소정의막에는 상기 제1 발광 영역에 대응하는 제1 개구부, 및 상기 제2 발광 영역에 대응하는 제2 개구부가 정의되고, 상기 제1 보조층, 상기 제1 발광층, 및 상기 제2 보조층은 상기 제1 개구부 내에 배치되고, 상기 제3 보조층, 상기 제2 발광층, 및 상기 제4 보조층은 상기 제2 개구부 내에 배치될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 제1 발광 영역, 및 제2 발광 영역이 정의된 베이스층, 상기 베이스층 상에 배치되고, 복수의 트랜지스터를 포함하는 회로층, 상기 회로층 상에 배치되는 제1 전극, 상기 제1 전극 상에 배치되는 전자 주입층, 상기 전자 주입층 상에 배치되는 전자 수송층, 상기 전자 수송층 상에 배치되고, 상기 제1 발광 영역에 중첩하고, 제1 광을 방출하는 제1 발광층, 상기 전자 수송층 상에 배치되고, 상기 제2 발광 영역에 중첩하고, 제1 광과 상이한 파장을 가지는 제2 광을 방출하는 제2 발광층, 상기 제1 발광층 및 상기 제2 발광층 상에 배치되는 정공 수송층, 상기 정공 수송층 상에 배치되는 정공 주입층, 상기 정공 주입층 상에 배치되는 제2 전극, 상기 전자 수송층과 상기 제1 발광층 사이에 배치되는 제1 보조층, 상기 정공 수송층과 상기 제1 발광층 사이에 배치되는 제2 보조층, 상기 전자 수송층과 상기 제2 발광층 사이에 배치되는 제3 보조층, 및 상기 정공 수송층과 상기 제2 발광층 사이에 배치되는 제4 보조층을 포함한다.
상기 제1 전극은 반사형 전극이고, 상기 제2 전극은 반투과형 전극 또는 투과형 전극이며, 상기 제1 전극에서 상기 제2 전극 방향으로 상기 제1 광 및 상기 제2 광이 출사될 수 있다.
상기 복수의 트랜지스터 중 적어도 하나는 NMOS 트랜지스터이고, 상기 제1 전극은 상기 NMOS 트랜지스터와 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 따른 표시 장치에 포함된 발광 소자는 전자 수송 영역이 발광층의 하부에 배치되고 정공 수송 영역이 발광층의 상부에 배치되는 인버티드(Inverted) 소자 구조를 가지고, 발광층에 인접하도록 배치되는 보조층을 포함한다. 이에 따라, 유기층 내 발광 위치가 최적화 되어 발광 소자의 발광 특성이 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치를 나타낸 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 단면도이다.
도 4는 내지 도 13은 본 발명의 일 실시예에 따른 발광 소자를 개략적으로 나타낸 단면도들이다.
도 14는 비교예와 실시예의 발광 소자에서의 효율 특성을 비교하여 나타낸 그래프이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합 된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하에서는 도면을 참조하여 본 발명의 일 실시예에 따른 표시장치에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(DD)의 사시도이다. 도 2는 도 1에 도시된 표시 장치(DD)의 단면도이다.
도 1에 도시된 바와 같이, 표시 장치(DD)은 표시면(DP-IS)을 통해 이미지를 표시할 수 있다. 표시면(DP-IS)은 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면과 평행한 면일 수 있다. 표시면(DP-IS)은 표시영역(DA)과 비표시영역(NDA)을 포함할 수 있다. 표시영역(DA)에는 화소(PX)가 배치된다. 비표시영역(NDA)은 표시면(DP-IS)의 테두리를 따라 정의된다. 비표시영역(NDA)는 표시영역(DA)에 인접한다. 비표시영역(NDA)은 표시영역(DA)을 에워쌀 수 있다.
표시면(DP-IS)의 법선 방향, 즉 표시 장치(DD)의 두께 방향은 제3 방향(DR3)에 대응될 수 있다. 이하에서 설명되는 각 층들 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)된다. 한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 본 발명의 일 실시예에서 평면형 표시면(DP-IS)을 구비한 표시 장치(DD)을 도시하였으나, 이에 제한되지 않는다. 표시장치(DD)는 곡면형 표시면 또는 입체형 표시면을 포함할 수도 있다. 입체형 표시면은 서로 다른 방향을 지시하는 복수 개의 표시영역들을 포함할 수도 있다.
도 2는 도 1의 I-I'선에 대응하는 표시 장치(DD)의 단면을 도시하였다. 일 실시예의 표시 장치(DD)는 복수의 발광 소자들(ED-1, ED-2, ED-3)을 포함하고, 복수의 발광 소자들(ED-1, ED-2, ED-3) 중 적어도 일부의 발광 소자들(ED-1, ED-2)은 보조층(PL1, PL2, PL3, PL4)을 포함한다. 도 2에 도시된 바와 같이, 제1 발광 소자(ED-1)는 제1 보조층(PL1) 및 제2 보조층(PL2)을 포함하고, 제2 발광 소자(ED-2)는 제3 보조층(PL3) 및 제 4 보조층(PL4)을 포함한다. 도 2에서는 제3 발광 소자(ED-3)에 보조층이 포함되지 않은 것을 예시적으로 도시하였으나, 도시된 바와 달리, 제3 발광 소자(ED-3) 또한 보조층을 포함할 수 있다.
일 실시예에 따른 표시 장치(DD)의 표시 패널(DP)은 베이스층(BS), 베이스층 상에 배치된 회로층(DP-CL), 및 회로층(DP-CL) 상에 배치된 표시 소자층(DP-ED)을 포함하는 것일 수 있다. 베이스층(BS)은 표시 소자층(DP-ED)이 배치되는 베이스 면을 제공할 수 있다. 베이스층(BS)은 유리기판, 금속기판, 플라스틱기판 등일 수 있다. 다만, 이에 한정되는 것은 아니다.
일 실시예에서 회로층(DP-CL)은 베이스층(BS) 상에 배치될 수 있다. 회로층(DP-CL)은 복수의 트랜지스터들(미도시)을 포함하는 것일 수 있다. 트랜지스터들(미도시)은 각각 제어 전극, 입력 전극, 및 출력 전극을 포함하는 것일 수 있다. 예를 들어, 회로층(DP-CL)은 표시 소자층(DP-ED)의 복수의 발광 소자들(ED-1, ED-2, ED-3)을 구동하기 위한 스위칭 트랜지스터 및 구동 트랜지스터를 포함하는 것일 수 있다.
일 실시예의 표시 소자층(DP-ED)은 화소 정의막(PDL), 화소 정의막(PDL) 사이에 배치된 복수의 발광 소자들(ED-1, ED-2, ED-3), 및 복수의 발광 소자들(ED-1, ED-2, ED-3) 상에 배치된 봉지층(TFE)을 포함할 수 있다.
일 실시예의 복수의 발광 소자들(ED-1, ED-2, ED-3) 각각은 제1 전극(EL1), 제1 전극(EL1)과 마주하는 제2 전극(EL2), 및 제1 전극(EL1)과 제2 전극(EL2) 사이에 배치되는 발광층(EML)을 포함한다. 제1 전극(EL1)과 발광층(EML) 사이에는 전자 수송 영역(ETR)이 배치된다. 제2 전극(EL2)과 발광층(EML) 사이에는 정공 수송 영역(HTR)이 배치된다. 일 실시예에서, 복수의 발광 소자들(ED-1, ED-2, ED-3)은 제1 전극(EL1)에서 제2 전극(EL2) 방향으로 광을 출사할 수 있다. 일 실시예의 발광 소자들(ED-1, ED-2, ED-3)은 광을 출사하는 방향을 기준으로, 전자 수송 영역(ETR)이 발광층(EML)의 하부에 배치되고 정공 수송 영역(HTR)이 발광층(EML)의 상부에 배치되는 인버티드(Inverted) 소자 구조를 가질 수 있다.
발광 소자들(ED-1, ED-2)에 대하여는 보조층(PL1, PL2, PL3, PL4)이 포함된다. 제1 발광 소자(ED-1)의 제1 전자 수송 영역(ETR1)과 제1 발광층(EML-R) 사이에는 제1 보조층(PL1)이 배치된다. 제1 발광 소자(ED-1)의 제1 정공 수송 영역(HTR1)과 제1 발광층(EML-R) 사이에는 제2 보조층(PL2)이 배치된다. 제2 발광 소자(ED-2)의 제2 전자 수송 영역(ETR2)과 제2 발광층(EML-G) 사이에는 제3 보조층(PL3)이 배치된다. 제2 발광 소자(ED-2)의 제2 정공 수송 영역(HTR2)과 제2 발광층(EML-G) 사이에는 제4 보조층(PL4)이 배치된다.
도 2에서는 제1 내지 제4 보조층(PL1, PL2, PL3, PL4)의 두께가 모두 유사한 것으로 도시하였으나, 실시예가 이에 한정되는 것은 아니며 제1 발광층(EML-R) 및 제2 발광층(EML-G)의 위치에 따라 서로 상이할 수 있다. 한편, 제1 내지 제4 보조층(PL1, PL2, PL3, PL4)의 두께는 제3 방향(DR3)이 정의하는 평면 상에서 보았을 때의 두께를 의미할 수 있다.
도 2에서는 화소 정의막(PDL)에 정의된 개구부들(OH1, OH2, OH3) 내에 발광 소자들(ED-1, ED-2, ED-3)의 발광층들(EML-R, EML-G, EML-B)이 배치되며, 제1 내지 제3 전자 수송 영역(ETR1, ETR2, ETR3), 제1 내지 제3 정공 수송 영역(HTR1, HTR2, HTR3) 및 제2 전극(EL2)은 발광 소자들(ED-1, ED-2, ED-3) 전체에서 공통층으로 제공되는 실시예를 도시하였다. 즉, 제1 발광 소자(ED-1)에 포함되는 제1 전자 수송 영역(ETR1), 제2 발광 소자(ED-2)에 포함되는 제2 전자 수송 영역(ETR2), 및 제3 발광 소자(ED-3)에 포함되는 제3 전자 수송 영역(ETR3) 각각은 적어도 일부가 화소 정의막(PDL) 상에 배치될 수 있으며, 제1 전자 수송 영역(ETR1), 제2 전자 수송 영역(ETR2), 및 제3 전자 수송 영역(ETR3) 각각은 화소 정의막(PDL) 상에서 서로 연결되어, 일체의 형상을 가질 수 있다. 또한, 제1 발광 소자(ED-1)에 포함되는 제1 정공 수송 영역(HTR1), 제2 발광 소자(ED-2)에 포함되는 제2 정공 수송 영역(HTR2), 및 제3 발광 소자(ED-3)에 포함되는 제3 정공 수송 영역(HTR3) 각각은 적어도 일부가 화소 정의막(PDL) 상에 배치될 수 있으며, 제1 정공 수송 영역(HTR1), 제2 정공 수송 영역(HTR2), 및 제3 정공 수송 영역(HTR3) 각각은 화소 정의막(PDL) 상에서 서로 연결되어, 일체의 형상을 가질 수 있다.
다만, 실시예가 이에 한정되는 것은 아니며, 도 2에 도시된 것과 달리 일 실시예에서 전자 수송 영역(ETR) 및 정공 수송 영역(HTR)은 화소 정의막(PDL)에 정의된 개구부들(OH1, OH2, OH3) 내부에 패터닝 되어 제공되는 것일 수 있다. 예를 들어, 일 실시예에서 복수의 발광 소자들(ED-1, ED-2, ED-3)의 및 제1 내지 제3 전자 수송 영역(ETR1, ETR2, ETR3), 복수의 발광층들(EML-R, EML-G, EML-B) 및 제1 내지 제3 정공 수송 영역(HTR1, HTR2, HTR3) 등은 잉크젯 프린팅법으로 패터닝되어 제1 내지 제3 개구부(OH1, OH2, OH3) 각각의 내부에 제공되는 것일 수 있다.
일 실시예에서 제1 발광 소자(ED-1)에 포함되는 제1 보조층(PL1), 제1 발광층(EML-R), 및 제2 보조층(PL2)은 제1 개구부(OH1) 내에 배치될 수 있다. 제2 발광 소자(ED-2)에 포함되는 제3 보조층(PL3), 제2 발광층(EML-G), 및 제4 보조층(PL4)는 제2 개구부(OH2) 내에 배치될 수 있다. 제3 발광 소자(ED-3)에 포함되는 제3 발광층(EML-B)은 제3 개구부(OH3) 내에 배치될 수 있다. 제3 발광 소자(ED-3)의 제3 발광층(EML-B)에 인접한 보조층이 제공될 경우, 제3 발광 소자(ED-3)의 보조층 또한 제3 개구부(OH3) 내에 배치될 수 있다.
봉지층(TFE)은 복수의 발광 소자들(ED-1, ED-2, ED-3)을 커버하는 것일 수 있다. 봉지층(TFE)은 표시 소자층(DP-ED)을 밀봉하는 것일 수 있다. 봉지층(TFE)은 박막 봉지층일 수 있다. 봉지층(TFE)은 하나의 층 또는 복수의 층들이 적층된 것일 수 있다. 봉지층(TFE)은 적어도 하나의 절연층을 포함한다. 일 실시예에 따른 봉지층(TFE)은 적어도 하나의 무기막(이하, 봉지 무기막)을 포함할 수 있다. 또한, 일 실시예에 따른 봉지층(TFE)은 적어도 하나의 유기막(이하, 봉지 유기막) 및 적어도 하나의 봉지 무기막을 포함할 수 있다.
봉지 무기막은 수분/산소로부터 표시 소자층(DP-ED)을 보호하고, 봉지 유기막은 먼지 입자와 같은 이물질로부터 표시 소자층(DP-ED)을 보호한다. 봉지 무기막은 실리콘 나이트라이드, 실리콘 옥시 나이트라이드, 실리콘 옥사이드, 티타늄옥사이드, 또는 알루미늄옥사이드 등을 포함할 수 있고, 이에 특별히 제한되지 않는다. 봉지 유기막은 아크릴계 화합물, 에폭시계 화합물 등을 포함하는 것일 수 있다. 봉지 유기막은 광중합 가능한 유기물질을 포함하는 것일 수 있으며 특별히 제한되지 않는다.
봉지층(TFE)은 제2 전극(EL2) 상에 배치되고, 개구부들(OH1, OH2, OH3)를 채우고 배치될 수 있다.
도 1 및 도 2를 참조하면, 표시 장치(DD)는 비발광 영역(NPXA) 및 복수의 발광 영역들(PXA-R, PXA-G, PXA-B)을 포함할 수 있다. 발광 영역들(PXA-R, PXA-G, PXA-B) 각각은 복수의 발광 소자들(ED-1, ED-2, ED-3) 각각에서 생성된 광이 방출되는 영역일 수 있다. 복수의 발광 영역들(PXA-R, PXA-G, PXA-B)은 평면 상에서 서로 이격된 것일 수 있다.
복수의 발광 영역들(PXA-R, PXA-G, PXA-B) 각각은 화소 정의막(PDL)으로 구분되는 영역일 수 있다. 비발광 영역들(NPXA)은 이웃하는 발광 영역들(PXA-R, PXA-G, PXA-B) 사이의 영역들로 화소 정의막(PDL)과 대응하는 영역일 수 있다. 한편, 본 명세서에서 복수의 발광 영역들(PXA-R, PXA-G, PXA-B) 각각은 화소(PX)에 대응하는 것일 수 있다. 화소 정의막(PDL)은 복수의 발광 소자들(ED-1, ED-2, ED-3)을 구분하는 것일 수 있다. 복수의 발광 소자들(ED-1, ED-2, ED-3)의 복수의 발광층들(EML-R, EML-G, EML-B)은 화소 정의막(PDL)에 정의된 개구부들(OH1, OH2, OH3)에 배치되어 구분될 수 있다.
복수의 발광 영역들(PXA-R, PXA-G, PXA-B)은 복수의 발광 소자들(ED-1, ED-2, ED-3)에서 생성되는 광의 컬러에 따라 복수 개의 그룹으로 구분될 수 있다. 도 1 및 도 2에 도시된 일 실시예의 표시 장치(DD)에는 적색광, 녹색광, 및 청색광을 발광하는 3개의 발광 영역들(PXA-R, PXA-G, PXA-B)을 예시적으로 도시하였다. 예를 들어, 일 실시예의 표시 장치(DD)는 서로 구분되는 적색 발광 영역(PXA-R), 녹색 발광 영역(PXA-G), 및 청색 발광 영역(PXA-B)을 포함할 수 있다.
일 실시예에 따른 표시 장치(DD)에서 발광 소자들(ED-1, ED-2, ED-3)은 서로 상이한 파장 영역의 광을 방출하는 것일 수 있다. 예를 들어, 일 실시예에서 표시 장치(DD)는 적색광을 방출하는 제1 발광 소자(ED-1), 녹색광을 방출하는 제2 발광 소자(ED-2), 및 청색광을 방출하는 제3 발광 소자(ED-3)를 포함할 수 있다. 즉, 표시 장치(DD)의 적색 발광 영역(PXA-R), 녹색 발광 영역(PXA-G), 및 청색 발광 영역(PXA-B)은 각각 제1 발광 소자(ED-1), 제2 발광 소자(ED-2), 및 제3 발광 소자(ED-3)에 대응할 수 있다.
일 실시예에 따른 표시 장치(DD)에서의 복수의 발광 영역들(PXA-R, PXA-G, PXA-B)은 스트라이프 형태로 배열된 것일 수 있다. 도 1을 참조하면, 복수 개의 적색 발광 영역들(PXA-R), 복수 개의 녹색 발광 영역들(PXA-G), 및 복수 개의 청색 발광 영역들(PXA-B)이 각각 제2 방향(DR2)을 따라 정렬된 것일 수 있다. 또한, 제1 방향(DR1)을 따라 적색 발광 영역(PXA-R), 녹색 발광 영역(PXA-G), 및 청색 발광 영역(PXA-B)의 순서로 번갈아 가며 배열된 것일 수 있다.
도 1 및 도 2에서는 발광 영역들(PXA-R, PXA-G, PXA-B)의 면적이 모두 유사한 것으로 도시하였으나, 실시예가 이에 한정되는 것은 아니며 발광 영역들(PXA-R PXA-G, PXA-B)의 면적은 방출하는 광의 파장 영역에 따라 서로 상이할 수 있다. 한편, 발광 영역들(PXA-R, PXA-G, PXA-B)의 면적은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 평면 상에서 보았을 때의 면적을 의미할 수 있다.
한편, 발광 영역들(PXA-R, PXA-G, PXA-B)의 배열 형태는 도 1에 도시된 것에 한정되지 않으며, 적색 발광 영역(PXA-R), 녹색 발광 영역(PXA-G), 및 청색 발광 영역(PXA-B)이 배열되는 순서는 표시 장치(DD)에서 요구되는 표시 품질의 특성에 따라 다양하게 조합되어 제공될 수 있다. 예를 들어, 발광 영역들(PXA-R, PXA-G, PXA-B)의 배열 형태는 펜타일(pentile) 배열 형태이거나, 다이아몬드 배열 형태를 갖는 것일 수 있다.
일 실시예의 표시 장치(DD)는 표시 패널(DP)상에 배치되는 베이스 기판(BL) 및 편광층(POL)을 포함할 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니다.
베이스 기판(BL)은 유리기판, 금속기판, 플라스틱기판 등일 수 있다. 베이스 기판(BL)은 편광층(POL) 등이 배치되는 베이스 면을 제공하는 부재일 수 있다.
일 실시예의 표시 장치(DD)는 편광층(POL)을 더 포함할 수 있다. 편광층(POL)은 외부에서 표시 장치(DD)로 입사하는 외부광을 차단하는 것일 수 있다. 편광층(POL)은 외부광 중 일부를 차단할 수 있다. 또한, 편광층(POL)은 외부광에 의해 표시패널(DP)에서 발생하는 반사광을 저감시키는 것일 수 있다. 예를 들어, 편광층(POL)은 표시 장치(DD)의 외부에서 입사하는 광이 표시패널(DP)로 입사되어 다시 출사되는 경우의 반사광을 차단하는 기능을 하는 것일 수 있다.
한편, 도 2에서는 편광층(POL)이 베이스 기판(BL) 상에 배치되어 노출되는 것으로 도시되었으나 실시예가 이에 한정되는 것은 아니다. 예를 들어, 편광층(POL)은 베이스 기판(BL) 하부에 배치될 수 있다.
도 2에서는 표시 장치(DD)이 편광층(POL)을 포함하는 것을 예시적으로 도시하였으나, 이에 한정되지 않고 편광층(POL)은 생략될 수 있다. 도시하지는 않았으나, 일 실시예에서 표시 장치(DD)는 편광층을 포함하지 않고, 컬러필터층을 포함할 수 있다. 컬러필터층은 적색 발광 영역(PXA-R), 녹색 발광 영역(PXA-G) 및 청색 발광 영역(PXA-B) 각각에 대응하는 컬러필터부를 포함할 수 있다. 컬러필터층은 비발광 영역들(NPXA)에 중첩하는 차광부를 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 장치(DD)의 단면도이다. 도 3은 도1의 Ⅱ-Ⅱ'선에 대응하는 부분을 나타낸 단면도이다.
도 3을 참조하면, 표시 장치(DD)의 회로층(DP-CL)은 버퍼층(BFL), 제1 게이트 절연층(GI1), 제2 게이트 절연층(GI2), 층간 절연층(ILD), 상부 절연층(VIA1), 복수 개의 패턴을 포함하는 반도체 패턴(ACP), 복수 개의 패턴을 포함하는 제1 도전층(CLP1), 복수 개의 패턴을 포함하는 제2 도전층(CLP2), 복수 개의 패턴을 포함하는 제3 도전층(CLP3)을 포함할 수 있다. 여기에서, 제1 도전층(CLP1)은 제1 게이트 메탈 패턴, 제2 도전층(CLP2)은 제2 게이트 메탈 패턴, 제3 도전층(CLP3)은 제1 데이터 메탈 패턴을 포함할 수 있다.
본 발명의 일 실시예에서, 제1 게이트 절연층(GI1), 제2 게이트 절연층(GI2) 및 층간 절연층(ILD) 각각은 유기막 및/또는 무기막을 포함한다. 본 발명의 일 실시예에서, 제1 게이트 절연층(GI1), 제2 게이트 절연층(GI2) 및 제1 절연층(ILD1) 각각은 복수 개의 무기 박막들을 포함할 수 있다. 복수 개의 무기 박막들은 실리콘 나이트라이드층 및 실리콘 옥사이드층을 포함할 수 있다. 본 발명의 일 실시예에서, 제1 도전층(CLP1) 및 제2 도전층(CLP2) 각각은 몰리브덴(Mo)을 포함할 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 일 실시예에서, 제3 도전층(CLP3)은 알루미늄(Al) 및 티타늄(Ti) 중 적어도 어느 하나를 포함할 수 있으나, 이제 제한되는 것은 아니다. 본 발명의 일 실시예에서, 제3 도전층(CLP3)은 티타늄, 알루미늄, 및 티타늄이 순서대로 적층된 구조를 가질 수 있다.
버퍼층(BFL)은 베이스층(BS) 상에 배치될 수 있다. 버퍼층(BFL)은 제1 버퍼층 및 제2 버퍼층을 포함할 수 있다. 제2 버퍼층은 제1 버퍼층 상에 배치될 수 있다. 버퍼층(BFL)은 베이스층(BS)에 존재하는 불순물이 화소(PX)에 유입되는 것을 방지한다. 특히, 불순물이 화소(PX)를 구성하는 트랜지스터들(T1~T2)의 반도체 패턴(ACP)에 확산되는 것을 방지한다.
불순물은 외부에서 유입되거나, 베이스층(BS)이 열분해됨으로써 발생할 수 있다. 불순물은 베이스층(BS)으로부터 배출된 가스 또는 나트륨일 수 있다. 또한, 버퍼층(BFL)은 외부로부터 화소(PX)로 유입되는 수분을 차단할 수 있다.
버퍼층(BFL) 상에 반도체 패턴(ACP)이 배치된다. 본 발명의 일 실시예에서, 반도체 패턴(ACP)은 버퍼층(BFL) 상에 배치될 수 있다.
반도체 패턴(ACP)은 트랜지스터들(T1~T2) 각각을 구성할 수 있다. 반도체 패턴(ACP)은 폴리 실리콘, 아몰포스 실리콘, 또는 금속 산화물 반도체를 포함할 수 있다. 도 3에서는 제1 트랜지스터(T1)의 소스(S1), 액티브(C1), 드레인(D1)을 구성하는 반도체 패턴과 제2 트랜지스터(T2)의 소스(S2), 액티브(C2), 드레인(D2)을 구성하는 반도체 패턴을 도시하였다.
제1 게이트 절연층(GI1)은 버퍼층(BFL) 상에 배치되고, 반도체 패턴(ACP)을 커버할 수 있다. 제1 도전층(CLP1)은 제1 게이트 절연층(GI1) 상에 배치될 수 있다. 제1 트랜지스터(T1)의 게이트(G1)와 제2 트랜지스터(T2)의 게이트(G2)가 제1 도전층(CLP1)에 도시되었다. 별도로 도시하지 않았으나, 본 발명의 일 실시예에서, 제1 도전층(CLP1)은 화소(PX)의 커패시터를 구성하는 두 개의 전극들 중 어느 하나를 포함할 수 있다.
제2 게이트 절연층(GI2)은 제1 게이트 절연층(GI1) 상에 배치되고, 제1 도전층(CLP1)을 커버할 수 있다. 제2 도전층(CLP2)은 제2 게이트 절연층(GI2) 상에 배치될 수 있다. 본 발명의 일 실시예에서, 제2 도전층(CLP2)은 화소(PX)의 커패시터(CP)를 구성하는 두 개의 전극들 중 다른 하나일 수 있다. 상부전극(UE)이 제2 도전층(CLP2)으로 도시되었다. 상부전극(UE)에는 개구부(UE-OP)가 정의될 수 있다.
층간 절연층(ILD)은 제2 게이트 절연층(GI2) 상에 배치되고, 제2 도전층(CLP2)을 커버할 수 있다. 제3 도전층(CLP3)의 제1 연결 전극들(CNE-D1)은 제2 트랜지스터(T2)의 소스(S2)에 연결될 수 있다. 상부 절연층(VIA1)은 층간 절연층(ILD) 상에 배치되고, 제3 도전층(CLP3)을 커버할 수 있다.
도 3에 도시된 바와 같이, 표시 소자층(DP-ED)은 발광 소자(ED-3) 및 화소정의막(PDL)을 포함할 수 있다. 발광 소자(ED-3)은 제1 전극(EL1), 발광층(EML-B), 및 제2 전극(EL2)을 포함할 수 있다. 도 3에서는 발광 소자(ED-3)에 포함된 일부 구성인 제1 전극(EL1), 발광층(EML-B), 및 제2 전극(EL2)만을 도시하였고, 정공 수송 영역 및 전자 수송 영역은 생략하였다.
제1 전극(EL1)은 상부 절연층(VIA1) 상에 배치될 수 있다. 제1 전극(EL1)은 컨택홀을 통해 트랜지스터들(T1~T2) 중 적어도 어느 하나와 전기적으로 연결될 수 있다. 제1 전극(EL1)은 예를 들어, 컨택홀을 통해 제1 연결전극(CNE-D1)에 연결되어, 제2 트랜지스터(T2)에 전기적으로 연결될 수 있다. 본 발명의 일 실시예에서, 복수의 트랜지스터(T1~T2) 중 적어도 일부는 NMOS 트랜지스터일 수 있다. 일 실시예에서, 제1 전극(EL1)와 전기적으로 연결되는 트랜지스터는 NMOS 트랜지스터일 수 있다. 즉, 제2 트랜지스터(T2)가 NMOS 트랜지스터일 수 있다.
화소 정의막(PDL)은 상부 절연층(VIA1) 상에 배치되며, 제1 전극(EL1)의 적어도 일부분을 노출시킬 수 있다. 발광층(EML-B)은 제1 전극(EL1) 상에 배치될 수 있다. 제2 전극(EL2)은 발광층(EML-B) 상에 배치될 수 있다.
발광 소자(ED-3)가 유기발광다이오드(OLED)인 경우, 발광층(EML-B)은 유기물을 포함할 수 있다. 봉지층(TFE)은 발광 소자(ED-3)를 밀봉하여, 외부의 산소 또는 수분으로부터 발광 소자(ED-3)를 보호할 수 있다. 봉지층(TFE)은 유기막 및 무기막이 혼합된 층일 수 있다.
이하, 도 4 내지 도 13는 일 실시예에 따른 발광 소자(ED-1, ED-2, ED-3)를 개략적으로 나타낸 단면도들이다. 이하, 도 4 내지 13를 참조하여 본 발명의 다양한 실시예에 따른 발광 소자에 대해 설명한다.
도 4를 참조하면, 일 실시예에 따른 발광 소자(ED-1)는 제1 전극(EL1), 제1 전극(EL1)과 마주하는 제2 전극(EL2), 및 제1 전극(EL1)과 제2 전극(EL2) 사이에 배치되는 제1 발광층(EML-R)을 포함하고, 제1 전극(EL1)과 제1 발광층(EML-R) 사이에 배치된 제1 전자 수송 영역(ETR1) 및 제1 발광층(EML-R)과 제2 전극(EL2) 사이에 배치된 제1 정공 수송 영역(HTR1)을 포함한다. 제1 전자 수송 영역(ETR1)과 제1 발광층(EML-R) 사이에는 제1 보조층(PL1)이 배치된다. 제2 정공 수송 영역(HTR1)과 제1 발광층(EML-R) 사이에는 제2 보조층(PL2)이 배치된다. 제1 보조층(PL1) 및 제2 보조층(PL2)은 각각 제1 발광층(EML-R)과 접촉하도록 배치된다.
한편, 도 5는 도 4와 비교하여, 제1 전자 수송 영역(ETR1)이 제1 전자 주입층(EIL1) 및 제1 전자 수송층(ETL1)을 포함하고, 제1 정공 수송 영역(HTR1)이 제1 정공 주입층(HIL1) 및 제1 정공 수송층(HTL1)을 포함하는 일 실시예의 발광 소자(ED-1)의 단면도를 나타낸 것이다. 또한, 도 6은 도 5와 비교하여 제2 전극(EL2) 상에 배치된 캡핑층(CPL)을 포함하는 일 실시예의 발광 소자(ED-1)의 단면도를 나타낸 것이다. 한편, 실시예가 이에 한정되는 것은 아니며, 제1 전자 수송 영역(ETR1)은 정공 저지층(미도시) 등을 서브 유기층으로 더 포함할 수 있고, 제1 정공 수송 영역(HTR1)은 전자 저지층(미도시) 등을 서브 유기층으로 더 포함할 수 있다.
도 7을 참조하면, 일 실시예에 따른 발광 소자(ED-2)는 제1 전극(EL1), 제1 전극(EL1)과 마주하는 제2 전극(EL2), 및 제1 전극(EL1)과 제2 전극(EL2) 사이에 배치되는 제2 발광층(EML-G)를 포함하고, 제1 전극(EL1)과 제2 발광층(EML-G) 사이에 배치된 제2 전자 수송 영역(ETR2) 및 제2 발광층(EML-G)과 제2 전극(EL2) 사이에 배치된 제2 정공 수송 영역(HTR2)을 포함한다. 제2 발광층(EML-G)과 제2 전자 수송 영역(ETR2) 사이에는 제3 보조층(PL3)이 배치된다. 제2 발광층(EML-G)과 제2 정공 수송 영역(HTR2) 사이에는 제4 보조층(PL4)이 배치된다. 제3 보조층(PL3)과 제4 보조층(PL4)는 제2 발광층(EML-G)과 접촉하도록 배치된다.
한편, 도 8는 도 7과 비교하여, 제2 전자 수송 영역(ETR2)이 제2 전자 주입층(EIL2) 및 제2 전자 수송층(ETL2)을 포함하고, 제2 정공 수송 영역(HTR2)이 제2 정공 주입층(HIL2) 및 제2 정공 수송층(HTL2)을 포함하는 일 실시예의 발광 소자(ED-2)의 단면도를 나타낸 것이다. 또한, 도 9은 도 7와 비교하여 제2 전극(EL2) 상에 배치된 캡핑층(CPL)을 포함하는 일 실시예의 발광 소자(ED-2)의 단면도를 나타낸 것이다. 한편, 실시예가 이에 한정되는 것은 아니며, 제2 전자 수송 영역(ETR2)은 정공 저지층(미도시) 등을 서브 유기층으로 더 포함할 수 있고, 제2 정공 수송 영역(HTR2)은 전자 저지층(미도시) 등을 서브 유기층으로 더 포함할 수 있다.
도 10을 참조하면, 일 실시예에 따른 발광 소자(ED-3)는 제1 전극(EL1), 제1 전극(EL1)과 마주하는 제2 전극(EL2), 및 제1 전극(EL1)과 제2 전극(EL2) 사이에 배치되는 제3 발광층(EML-B)를 포함하고, 제1 전극(EL1)과 제2 발광층(EML-G) 사이에 배치된 제3 전자 수송 영역(ETR3) 및 제3 발광층(EML-B)과 제2 전극(EL2) 사이에 배치된 제3 정공 수송 영역(HTR3)을 포함한다.
도 11를 참조하면, 일 실시예에 따른 발광 소자(ED-3)는 제5 보조층(PL5) 및 제6 보조층(PL6)를 더 포함할 수 있다. 제5 보조층(PL5)은 제3 발광층(EML-B)과 제3 전자 수송 영역(ETR3) 사이에 배치되고, 제6 보조층(PL6)은 제3 발광층(EML-B)와 제3 정공 수송 영역(HTR3) 사이에 배치될 수 있다. 제5 보조층(PL5)과 제6 보조층(PL6)은 제3 발광층(EML-B)과 접촉하도록 배치될 수 있다.
도 12는 도 11과 비교하여, 제3 전자 수송 영역(ETR3)이 제3 전자 주입층(EIL3) 및 제3 전자 수송층(ETL3)을 포함하고, 제3 정공 수송 영역(HTR3)이 제3 정공 주입층(HIL3) 및 제3 정공 수송층(HTL3)을 포함하는 일 실시예의 발광 소자(ED-3)의 단면도를 나타낸 것이다. 또한, 도 13은 도 11과 비교하여 제2 전극(EL2) 상에 배치된 캡핑층(CPL)을 포함하는 일 실시예의 발광 소자(ED-3)의 단면도를 나타낸 것이다. 한편, 실시예가 이에 한정되는 것은 아니며, 제3 전자 수송 영역(ETR3)은 정공 저지층(미도시) 등을 서브 유기층으로 더 포함할 수 있고, 제3 정공 수송 영역(HTR3)은 전자 저지층(미도시) 등을 서브 유기층으로 더 포함할 수 있다.
본 발명의 일 실시예에서, 제1 내지 제6 보조층(PL1, PL2, PL3, PL4, PL5, PL6)은 각각 독립적으로 약 10nm 이상 약 30nm 이하의 두께를 가질 수 있다.
제1 보조층(PL1), 제3 보조층(PL3), 및 제5 보조층(PL5)은 동일하거나 상이한 물질을 포함할 수 있다. 제2 보조층(PL2), 제4 보조층(PL4), 및 제6 보조층(PL6)은 동일하거나 상이한 물질을 포함할 수 있다. 제1 보조층(PL1), 제3 보조층(PL3), 및 제5 보조층(PL5)은 동일하거나 상이한 두께를 포함할 수 있다. 제2 보조층(PL2), 제4 보조층(PL4), 및 제6 보조층(PL6)은 동일하거나 상이한 두께를 포함할 수 있다. 제1 보조층(PL1) 및 제2 보조층(PL2) 각각이 포함하는 물질과 각각의 두께는 제1 발광층(EML-R)에 포함된 물질에 따라 달라질 수 있다. 제3 보조층(PL3) 및 제4 보조층(PL4) 각각이 포함하는 물질과 각각의 두께는 제2 발광층(EML-G)에 포함된 물질에 따라 달라질 수 있다. 제5 보조층(PL5) 및 제6 보조층(PL6) 각각이 포함하는 물질과 각각의 두께는 제3 발광층(EML-B)에 포함된 물질에 따라 달라질 수 있다.
제1 보조층(PL1), 제3 보조층(PL3) 및 제5 보조층(PL5)은 각각 독립적으로 전자 수송 물질을 포함할 수 있고, 제2 보조층(PL2), 제4 보조층(PL4) 및 제6 보조층(PL6)은 각각 독립적으로 정공 수송 물질을 포함할 수 있다.
일 실시예에 따른 발광 소자들(ED-1, ED-2, ED-3)에서 제1 전극(EL1)은 도전성을 갖는다. 제1 전극(EL1)은 금속재료, 금속합금 또는 도전성 화합물로 형성될 수 있다. 제1 전극(EL1)은 애노드(anode) 또는 캐소드(cathode)일 수 있다. 하지만 실시예가 이에 한정되지 않는다. 또한, 제1 전극(EL1)은 화소 전극일 수 있다.
일 실시에에 따른 발광 소자들(ED-1, ED-2, ED-3)에서 제1 전극(EL1)은 반사형 전극일 수 있다. 예를 들어, 제1 전극(EL1)은 반사율이 높은 Ag, Mg, Cu, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca, LiF/Al, Mo, Ti, W 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물)을 포함할 수 있다. 또는 제1 전극(EL1)은 상기의 물질로 형성된 반사막 및 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등으로 형성된 투명 도전막을 포함하는 복수의 층 구조일 수 있다. 예를 들어, 제1 전극(EL1)은 ITO/Ag의 2층 구조 및 ITO/Ag/ITO의 3층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다. 또한, 실시예가 이에 한정되는 것은 아니며, 제1 전극(EL1)은 상술한 금속재료, 상술한 금속재료들 중 선택된 2종 이상의 금속재료들의 조합, 또는 상술한 금속재료들의 산화물 등을 포함하는 것일 수 있다. 제1 전극(EL1)의 두께는 약 700Å 내지 약 10000Å일 수 있다. 예를 들어, 제1 전극(EL1)의 두께는 약 1000Å 내지 약 3000Å일 수 있다.
전자 수송 영역(ETR1, ETR2, ETR3)은 제1 전극(EL1) 상에 배치된다. 전자 수송 영역(ETR1, ETR2, ETR3)은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다.
예를 들어, 전자 수송 영역(ETR1, ETR2, ETR3)은 전자 주입층(EIL1, EIL2, EIL3) 또는 전자 수송층(ETL1, ETL2, ETL3)의 단일층의 구조를 가질 수도 있고, 전자 주입 물질과 전자 수송 물질로 이루어진 단일층 구조를 가질 수도 있다. 또한, 제1 전자 수송 영역(ETR1)은, 복수의 서로 다른 물질로 이루어진 단일층의 구조를 갖거나, 제1 전자 수송 영역(ETR1)에서는 제1 전극(EL1)으로부터 차례로 적층된 제1 전자 주입층(EIL1)/제1 전자 수송층(ETL1), 제1 전자 주입층(EIL1)/제1 전자 수송층(ETL1)/제1 정공 저지층(미도시) 구조를 가질 수 있고, 제2 전자 수송 영역(ETR2)에서는 제1 전극(EL1)으로부터 차례로 적층된 제2 전자 주입층(EIL2)/제2 전자 수송층(ETL2), 제2 전자 주입층(EIL2)/제2 전자 수송층(ETL2)/제2 정공 저지층(미도시) 구조를 가질 수 있고, 제3 전자 수송 영역(ETR3)에서는 제1 전극(EL1)으로부터 차례로 적층된 제3 전자 주입층(EIL3)/제3 전자 수송층(ETL3), 제3 전자 주입층(EIL3)/제3 전자 수송층(ETL3)/제3 정공 저지층(미도시) 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
전자 수송 영역(ETR1, ETR2, ETR3)의 두께는 예를 들어, 약 1000Å 내지 약 1500Å인 것일 수 있다.
전자 수송 영역(ETR1, ETR2, ETR3)은, 진공 증착법, 스핀 코팅법, 캐스트법, LB법(Langmuir-Blodgett), 잉크젯 프린팅법, 레이저 프린팅법, 레이저 열전사법(Laser Induced Thermal Imaging, LITI) 등과 같은 다양한 방법을 이용하여 형성될 수 있다.
전자 수송 영역(ETR1, ETR2, ETR3)은 안트라센계 화합물을 포함하는 것일 수 있다. 다만, 이에 한정되는 것은 아니며, 전자 수송 영역(ETR1, ETR2, ETR3)은 예를 들어, Alq3(Tris(8-hydroxyquinolinato)aluminum), 1,3,5-tri[(3-pyridyl)-phen-3-yl]benzene, 2,4,6-tris(3'-(pyridin-3-yl)biphenyl-3-yl)-1,3,5-triazine, 2-(4-(N-phenylbenzoimidazol-1-yl)phenyl)-9,10-dinaphthylanthracene, TPBi(1,3,5-Tri(1-phenyl-1H-benzo[d]imidazol-2-yl)benzene), BCP(2,9-Dimethyl-4,7-diphenyl-1,10-phenanthroline), Bphen(4,7-Diphenyl-1,10-phenanthroline), TAZ(3-(4-Biphenylyl)-4-phenyl-5-tert-butylphenyl-1,2,4-triazole), NTAZ(4-(Naphthalen-1-yl)-3,5-diphenyl-4H-1,2,4-triazole), tBu-PBD(2-(4-Biphenylyl)-5-(4-tert-butylphenyl)-1,3,4-oxadiazole), BAlq(Bis(2-methyl-8-quinolinolato-N1,O8)-(1,1'-Biphenyl-4-olato)aluminum), Bebq2(berylliumbis(benzoquinolin-10-olate)), ADN(9,10-di(naphthalene-2-yl)anthracene), BmPyPhB(1,3-Bis[3,5-di(pyridin-3-yl)phenyl]benzene) 및 이들의 혼합물을 포함하는 것일 수 있다.
또한, 전자 수송 영역(ETR1, ETR2, ETR3)은 LiF, NaCl, CsF, RbCl, RbI, CuI, KI와 같은 할로겐화 금속, Yb와 같은 란타넘족 금속, 또한 상기의 할로겐화 금속과 란타넘족 금속의 공증착 재료를 포함할 수 있다. 예를 들어, 전자 수송 영역(ETR1, ETR2, ETR3)은 공증착 재료로 KI:Yb, RbI:Yb 등을 포함할 수 있다. 한편, 전자 수송 영역(ETR1, ETR2, ETR3)은 Li2O, BaO 와 같은 금속 산화물, 또는 Liq(8-hydroxyl-Lithium quinolate) 등이 사용될 수 있으나 실시예가 이에 한정되는 것은 아니다. 전자 수송 영역(ETR1, ETR2, ETR3)은 또한 전자 수송 물질과 절연성의 유기 금속염(organo metal salt)이 혼합된 물질로 이루어질 수 있다. 유기 금속염은 에너지 밴드 갭(energy band gap)이 대략 4eV 이상의 물질이 될 수 있다. 구체적으로 예를 들어, 유기 금속염은 금속 아세테이트(metal acetate), 금속 벤조에이트(metal benzoate), 금속 아세토아세테이트(metal acetoacetate), 금속 아세틸아세토네이트(metal acetylacetonate) 또는 금속 스테아레이트(stearate)를 포함할 수 있다.
전자 수송 영역(ETR1, ETR2, ETR3)은 앞서 언급한 재료 이외에 BCP(2,9-dimethyl-4,7-diphenyl-1,10-phenanthroline) 및 Bphen(4,7-diphenyl-1,10-phenanthroline) 중 적어도 하나를 더 포함할 수 있으나, 실시예가 이에 한정되는 것은 아니다.
전자 수송 영역(ETR1, ETR2, ETR3)은 상술한 전자 수송 영역의 화합물들을 전자 주입층(EIL1, EIL2, EIL3), 전자 수송층(ETL1, ETL2, ETL3), 및 정공 저지층(미도시) 중 적어도 하나에 포함할 수 있다.
전자 수송 영역(ETR1, ETR2, ETR3)이 전자 수송층(ETL1, ETL2, ETL3)을 포함하는 경우, 전자 수송층(ETL1, ETR2, ETR3)의 두께는 약 100Å 내지 약 1000Å, 예를 들어 약 150Å 내지 약 500Å일 수 있다. 전자 수송층(ETL1, ETL2, ETL3)의 두께가 전술한 바와 같은 범위를 만족할 경우, 실질적인 구동 전압 상승 없이 만족스러운 정도의 전자 수송 특성을 얻을 수 있다. 전자 수송 영역(ETR1, ETR2, ETR3)이 전자 주입층(EIL1, EIL2, EIL3)을 포함하는 경우, 전자 주입층(EIL1, EIL2, EIL3)의 두께는 약 1Å 내지 약 100Å, 약 3Å 내지 약 90Å일 수 있다. 전자 주입층(EIL1, EIL2, EIL3)의 두께가 전술한 바와 같은 범위를 만족할 경우, 실질적인 구동 전압 상승 없이 만족스러운 정도의 전자 주입 특성을 얻을 수 있다.
발광층(EML-R, EML-G, EML-B)은 전자 수송 영역(ETR1, ETR2, ETR3) 상에 제공된다. 제1 발광 소자(ED-1)에서는 제1 전자 수송 영역(ETR1)과 제1 발광층(EML-R) 사이에 제1 보조층(PL1)이 배치된다. 제2 발광 소자(ED-2)에서는 제2 전자 수송 영역(ETR2)과 제2 발광층(EML-G) 사이에 제3 보조층(PL3)이 배치된다. 제3 발광 소자(ED-3)에서는 제3 전자 수송 영역(ETR3)과 제3 발광층(EML-B) 사이에 제5 보조층(PL5)이 배치될 수 있다.
발광층(EML-R, EML-G, EML-B)은 예를 들어 약 100Å 내지 약 1000Å 또는, 약 100Å 내지 약 300Å의 두께를 갖는 것일 수 있다. 발광층(EML-R, EML-G, EML-B)은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다.
일 실시예의 발광 소자들(ED-1, ED-2, ED-3)에서 발광층(EML-R, EML-G, EML-B)은 안트라센 유도체, 피렌 유도체, 플루오란텐 유도체, 크리센 유도체, 디하이드로벤즈안트라센 유도체, 또는 트리페닐렌 유도체를 포함하는 것일 수 있다. 구체적으로, 발광층(EML-R, EML-G, EML-B)은 안트라센 유도체 또는 피렌 유도체를 포함하는 것일 수 있다.
발광층(EML-R, EML-G, EML-B)은 호스트 물질로 당 기술분야에 알려진 일반적인 재료를 더 포함할 수 있다. 예를 들어, 발광층(EML)은 호스트 물질로 DPEPO(Bis[2-(diphenylphosphino)phenyl] ether oxide), CBP(4,4'-Bis(carbazol-9-yl)biphenyl), mCP(1,3-Bis(carbazol-9-yl)benzene), PPF (2,8-Bis(diphenylphosphoryl)dibenzo[b,d]furan), TCTA(4,4',4''-Tris(carbazol-9-yl)-triphenylamine) 및 TPBi(1,3,5-tris(1-phenyl-1H-benzo[d]imidazole-2-yl)benzene) 중 적어도 하나를 포함하는 것일 수 있다. 다만, 이에 의하여 한정되는 것은 아니며, 예를 들어, Alq3(tris(8-hydroxyquinolino)aluminum), PVK(poly(N-vinylcarbazole), ADN(9,10-di(naphthalene-2-yl)anthracene), TBADN(2-tert-butyl-9,10-di(naphth-2-yl)anthracene), DSA(distyrylarylene), CDBP(4,4′-bis(9-carbazolyl)-2,2′-dimethyl-biphenyl), MADN(2-Methyl-9,10-bis(naphthalen-2-yl)anthracene), CP1(Hexaphenyl cyclotriphosphazene), UGH2 (1,4-Bis(triphenylsilyl)benzene), DPSiO3 (Hexaphenylcyclotrisiloxane), DPSiO4 (Octaphenylcyclotetra siloxane) 등을 호스트 재료로 사용할 수 있다.
일 실시예에서 발광층(EML-B, EML-G, EML-B)은 공지의 도펀트 재료로, 스티릴 유도체(예를 들어, 1, 4-bis[2-(3-N-ethylcarbazoryl)vinyl]benzene(BCzVB), 4-(di-p-tolylamino)-4'-[(di-p-tolylamino)styryl]stilbene(DPAVB), N-(4-((E)-2-(6-((E)-4-(diphenylamino)styryl)naphthalen-2-yl)vinyl)phenyl)-N-phenylbenzenamine(N-BDAVBi)), 4,4'-bis[2-(4-(N,N-diphenylamino)phenyl)vinyl]biphenyl(DPAVBi) , 페릴렌 및 그 유도체(예를 들어, 2, 5, 8, 11-Tetra-t-butylperylene(TBP)), 피렌 및 그 유도체(예를 들어, 1, 1-dipyrene, 1, 4-dipyrenylbenzene, 1, 4-Bis(N, N-Diphenylamino)pyrene) 등을 포함할 수 있다.
발광층(EML-R, EML-G, EML-B)은 공지의 인광 도펀트 물질을 포함하는 것일 수 있다. 예를 들어, 인광 도펀트는 이리듐(Ir), 백금(Pt), 오스뮴(Os), 금(Au), 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 유로퓸(Eu), 터븀(Tb) 또는 툴륨(Tm)를 포함하는 금속 착체가 사용될 수 있다. 구체적으로, FIrpic(iridium(III) bis(4,6-difluorophenylpyridinato-N,C2')picolinate), Fir6(Bis(2,4-difluorophenylpyridinato)-tetrakis(1-pyrazolyl)borate iridium(Ⅲ)), 또는 PtOEP(platinum octaethyl porphyrin)가 인광 도펀트로 사용될 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니다.
본 발명의 일 실시예에 따른 제1 발광 소자(ED-1)는 제1 발광층(EML-R)을 포함하고, 제2 발광 소자(ED-2)는 제2 발광층(EML-G)을 포함하고, 제3 발광 소자(ED-3)는 제3 발광층(EML-B)을 포함한다. 본 실시예에서, 제1 발광층(EML-R)은 제1 보조층(PL1) 및 제2 보조층(PL2) 사이에 배치되고, 제2 발광층(EML-G)은 제3 보조층(PL3) 및 제4 보조층(PL4) 사이에 배치된다. 제3 발광층(EML-B)는 제3 전자 수송 영역(ETR3) 및 제3 정공 수송 영역(HTR3) 사이에 배치된다. 제3 발광 소자(ED-3)의 제3 발광층(EML-B)에 인접한 보조층(PL5, PL6)이 제공될 경우, 제3 발광 소자(ED-3)의 제3 발광층(EML-B)는 제5 보조층(PL5) 및 제6 보조층(PL6) 사이에 배치될 수 있다.
제1 발광층(EML-R)은 제1 광을 발광한다. 제2 발광층(EML-G)은 제2 광을 발광한다. 제3 발광층(EML-B)은 제3 광을 발광한다. 일 실시예에 따른 발광 소자들(ED-1, ED-2, ED-3)에서 제1 광 내지 제3 광은 실질적으로 서로 상이한 파장 범위의 광일 수 있다. 예를 들어, 제1 광은 625nm 내지 675nm 파장 범위의 적색광일 수 있다. 예를 들어, 제2 광은 500nm 내지 570nm 파장 범위의 녹색광일 수 있다. 예를 들어, 제3 광은 410nm 내지 480nm 파장 범위의 청색광일 수 있다.
일 실시예의 발광 소자들(ED-1, ED-2, ED-3)에서, 정공 수송 영역(HTR1, HTR2, HTR3)은 발광층(EML-R, EML-G, EML-B) 상에 제공된다. 제1 발광 소자(ED-1)에서는 제1 정공 수송 영역(HTR1)과 제1 발광층(EML-R) 사이에 제2 보조층(PL2)이 배치된다. 제2 발광 소자(ED-2)에서는 제2 정공 수송 영역(HTR2)과 제2 발광층(EML-G) 사이에 제4 보조층(PL4)이 배치된다. 제3 발광 소자(ED-3)의 제3 발광층(EML-B)에 인접한 보조층(PL5, PL6)이 제공될 경우, 제3 발광 소자(ED-3)에서는 제3 정공 수송 영역(HTR3)과 제3 발광층(EML-B) 사이에 제6 보조층(PL6)이 배치될 수 있다.
정공 수송 영역(HTR1, HTR2, HTR3)은 정공 주입층(HIL1, HIL2, HIL3), 정공 수송층(HTL1, HTL2, HTL3), 버퍼층 또는 발광보조층(미도시), 및 전자 저지층(미도시) 중 적어도 하나를 포함할 수 있다. 정공 수송 영역(HTR1, HTR2, HTR3)의 두께는 예를 들어, 약 50Å 내지 약 15,000Å인 것일 수 있다.
정공 수송 영역(HTR1, HTR2, HTR3)은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층, 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다.
예를 들어, 정공 수송 영역(HTR1, HTR2, HTR3)은 정공 주입층(HIL1, HIL2, HIL3) 또는 정공 수송층(HTL1, HTL2, HTL3)의 단일층의 구조를 가질 수도 있고, 정공 주입 물질 및 정공 수송 물질로 이루어진 단일층 구조를 가질 수도 있다. 또한, 정공 수송 영역(HTR1, HTR2, HTR3)은 복수의 서로 다른 물질로 이루어진 단일층의 구조를 갖거나, 발광층(EML-R, EML-G, EML-B)으로 부터 차례로 적층되어, 제1 정공 수송 영역(HTR1)에서는 제1 정공 수송층(HTL1)/제1 정공 주입층(HIL1), 제1 전자 저지층(미도시)/제1 정공 수송층(HTL1)/제1 정공 주입층(HIL1) 구조를 가질 수 있고, 제2 정공 수송 영역(HTR2)에서는 제2 정공 수송층(HTL2)/제2 정공 주입층(HIL2), 제2 전자 저지층(미도시)/제2 정공 수송층(HTL2)/제2 정공 주입층(HIL2) 구조를 가질 수 있고, 제3 정공 수송 영역(HTR3)에서는 제3 정공 수송층(HTL3)/제3 정공 주입층(HIL3), 제3 전자 저지층(미도시)/제3 정공 수송층(HTL3)/제3 정공 주입층(HIL3) 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
정공 수송 영역(HTR1, HTR2, HTR3)은, 진공 증착법, 스핀 코팅법, 캐스트법, LB법(Langmuir-Blodgett), 잉크젯 프린팅법, 레이저 프린팅법, 레이저 열전사법(Laser Induced Thermal Imaging, LITI) 등과 같은 다양한 방법을 이용하여 형성될 수 있다.
정공 수송 영역(HTR1, HTR2, HTR3)은 구리프탈로시아닌(copper phthalocyanine) 등의 프탈로시아닌(phthalocyanine) 화합물, DNTPD(N1,N1'-([1,1'-biphenyl]-4,4'-diyl)bis(N1-phenyl-N4,N4-di-m-tolylbenzene-1,4-diamine)), m-MTDATA(4,4',4"-[tris(3-methylphenyl)phenylamino] triphenylamine), TDATA(4,4'4"-Tris(N,N-diphenylamino)triphenylamine), 2-TNATA(4,4',4"-tris[N(2-naphthyl)-N-phenylamino]-triphenylamine), PEDOT/PSS(Poly(3,4-ethylenedioxythiophene)/Poly(4-styrenesulfonate)), PANI/DBSA(Polyaniline/Dodecylbenzenesulfonic acid), PANI/CSA(Polyaniline/Camphor sulfonicacid), PANI/PSS(Polyaniline/Poly(4-styrenesulfonate)), NPB(N,N'-di(naphthalene-l-yl)-N,N'-diphenyl-benzidine), 트리페닐아민을 포함하는 폴리에테르케톤(TPAPEK), 4-Isopropyl-4'-methyldiphenyliodonium [Tetrakis(pentafluorophenyl)borate], HATCN(dipyrazino[2,3-f: 2',3'-h] quinoxaline-2,3,6,7,10,11-hexacarbonitrile) 등을 포함할 수 있다.
정공 수송 영역(HTR1, HTR2, HTR3)은 N-페닐카바졸, 폴리비닐카바졸 등의 카바졸계 유도체, 플루오렌(fluorene)계 유도체, TPD(N,N'-bis(3-methylphenyl)-N,N'-diphenyl-[1,1'-biphenyl]-4,4'-diamine), TCTA(4,4',4"-tris(N-carbazolyl)triphenylamine) 등과 같은 트리페닐아민계 유도체, TAPC(4,4′-Cyclohexylidene bis[N,N-bis(4-methylphenyl)benzenamine]), HMTPD(4,4'-Bis[N,N'-(3-tolyl)amino]-3,3'-dimethylbiphenyl), mCP(1,3-Bis(N-carbazolyl)benzene) 등을 포함할 수도 있다.
또한, 정공 수송 영역(HTR1, HTR2, HTR3)은 CzSi(9-(4-tert-Butylphenyl)-3,6-bis(triphenylsilyl)-9H-carbazole), CCP(9-phenyl-9H-3,9'-bicarbazole), mCP(1,3-Bis(N-carbazolyl)benzene), 또는 mDCP(1,3-bis(1,8-dimethyl-9H-carbazol-9-yl)benzene)등을 포함할 수 있다.
정공 수송 영역(HTR1, HTR2, HTR3)은 상술한 정공 수송 영역의 화합물들을 정공 주입층(HIL1, HIL2, HIL3), 정공 수송층(HTL1, HT2L, HTL3), 및 전자 저지층(미도시) 중 적어도 하나에 포함할 수 있다.
정공 수송 영역(HTR1, HTR2, HTR3)의 두께는 약 100Å 내지 약 10000Å, 예를 들어, 약 100Å 내지 약 5000Å일 수 있다. 정공 수송 영역(HTR1, HTR2, HTR3)이 정공 주입층(HIL1, HIL2, HIL3)을 포함하는 경우, 정공 주입층(HIL1, HIL2, HIL3)의 두께는 예를 들어 약 30Å 내지 약 1000Å일 수 있다. 정공 수송 영역(HTR1, HTR2, HTR3)이 정공 수송층(HTL1, HTL2, THTL3)을 포함하는 경우, 정공 수송층(HTL1, HTL2, HTL3)의 두께는 약 30Å 내지 약 1000Å 일 수 있다. 예를 들어, 정공 수송 영역(HTR1, HTR2, HTR3)이 전자 저지층(미도시)을 포함하는 경우 전자 저지층(미도시)의 두께는 약 10Å 내지 약 1000Å일 수 있다. 정공 수송 영역(HTR1, HTR2, HR3), 정공 주입층(HIL1, HIL2, HIL3), 정공 수송층(HTL1, HTL2, HTL3) 및 전자 저지층(미도시)의 두께가 전술한 바와 같은 범위를 만족할 경우, 실질적인 구동 전압 상승 없이 만족스러운 정도의 정공 수송 특성을 얻을 수 있다.
정공 수송 영역(HTR1, HTR2, HTR3)은 앞서 언급한 물질 외에, 도전성 향상을 위하여 전하 생성 물질을 더 포함할 수 있다. 전하 생성 물질은 정공 수송 영역(HTR1, HTR2, HTR3) 내에 균일하게 또는 불균일하게 분산되어 있을 수 있다. 전하 생성 물질은 예를 들어, p-도펀트(dopant)일 수 있다. p-도펀트는 할로겐화 금속 화합물, 퀴논(quinone) 유도체, 금속 산화물 및 시아노(cyano)기 함유 화합물 중 적어도 하나를 포함하는 것일 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, p-도펀트는 CuI 및 RbI 등의 할로겐화 금속 화합물, TCNQ(Tetracyanoquinodimethane) 및 F4-TCNQ(2,3,5,6-tetrafluoro-7,7'8,8-tetracyanoquinodimethane) 등과 같은 퀴논 유도체, 텅스텐 산화물 및 몰리브덴 산화물 등과 같은 금속 산화물 등을 들 수 있으나, 실시예가 이에 한정되는 것은 아니다.
전술한 바와 같이, 정공 수송 영역(HTR1, HTR2, HTR3)은 정공 수송층(HTL1,HTL2, HTL3) 및 정공 주입층(HIL1, HIL2, HIL3L) 외에, 버퍼층(미도시) 및 전자 저지층(미도시) 중 적어도 하나를 더 포함할 수 있다. 버퍼층(미도시)은 발광층(EML)에서 방출되는 광의 파장에 따른 공진 거리를 보상하여 광 방출 효율을 증가시킬 수 있다. 버퍼층(미도시)에 포함되는 물질로는 정공 수송 영역(HTR1, HTR2, HTR3)에 포함될 수 있는 물질을 사용할 수 있다. 전자 저지층(미도시)은 전자 수송 영역(ETR1, ETR2, ETR3)으로부터 정공 수송 영역(HTR1, HTR2, HTR3)으로의 전자 주입을 방지하는 역할을 하는 층이다.
제2 전극(EL2)은 정공 수송 영역(HTR1, HTR2, HTR3) 상에 제공된다. 제2 전극(EL2)은 공통 전극일 수 있다. 제2 전극(EL2)은 캐소드(cathode) 또는 애노드(anode)일 수 있으나 실시예가 이에 한정되는 것은 아니다. 예를 들어, 제1 전극(EL1)이 애노드인 경우 제2 전극(EL2)은 캐소드일 수 있고, 제1 전극(EL1)이 캐소드인 경우 제2 전극(EL2)은 애노드일 수 있다.
제2 전극(EL2)은 반투과형 전극 또는 투과형 전극일 수 있다. . 제2 전극(EL2)이 투과형 전극인 경우, 제2 전극(EL2)은 투명 금속 산화물, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등으로 이루어질 수 있다.
제2 전극(EL2)이 반투과형 전극인 경우, 제2 전극(EL2)은 Ag, Mg, Cu, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca, LiF/Al, Mo, Ti, Yb, W 또는 이들을 포함하는 화합물이나 혼합물(예를 들어, AgMg, AgYb, 또는 MgAg)을 포함할 수 있다. 또는 제2 전극(EL2)은 상기 물질로 형성된 반사막이나 반투과막 및 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등으로 형성된 투명 도전막을 포함하는 복수의 층 구조일 수 있다. 예를 들어, 제2 전극(EL2)은 상술한 금속재료, 상술한 금속재료들 중 선택된 2종 이상의 금속재료들의 조합, 또는 상술한 금속재료들의 산화물 등을 포함하는 것일 수 있다.
도시하지는 않았으나, 제2 전극(EL2)은 보조 전극과 연결될 수 있다. 제2 전극(EL2)이 보조 전극과 연결되면, 제2 전극(EL2)의 저항을 감소 시킬 수 있다.
본 발명의 일 실시예에 따른 발광 소자(ED-1, ED-2, ED-3)는 보조층(PL1, PL2, PL3, PL4, PL5, PL6)을 포함한다. 본 실시예에서, 제1 보조층(PL1)은 제1 전자 수송 영역(ETR1) 및 제1 발광층(EML-R) 사이에 배치되고, 제2 보조층(PL2)은 제1 정공 수송 영역(HTR1) 및 제1 발광층(EML-R) 사이에 배치된다. 제3 보조층(PL3)은 제 2 전자 수송 영역(ETR2) 및 제2 발광층(EML-G) 사이에 배치되고, 제4 보조층(PL4)은 제2 정공 수송 영역(HTR2) 및 제2 발광층(EML-G) 사이에 배치된다. 제5 보조층(PL5)은 제3 전자 수송 영역(ETR3) 및 제3 발광층(EML-B) 사이에 배치될 수 있고, 제6 보조층(PL6)은 제3 정공 수송 영역(HTR3) 및 제3 발광층(EML-B) 사이에 배치될 수 있다.
제1 보조층(PL1), 제3 보조층(PL3) 및 제5 보조층(PL5)은 각각 독립적으로 전자 수송 물질을 포함할 수 있고, 제2 보조층(PL2), 제4 보조층(PL4) 및 제6 보조층(PL6)은 각각 독립적으로 정공 수송 물질을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 장치에 포함된 발광 소자는 전자 수송 영역이 발광층의 하부에 배치되고 정공 수송 영역이 발광층의 상부에 배치되는 인버티드(Inverted) 소자 구조를 가지는 한편, 발광 소자들 중 적어도 일부의 발광 소자에서, 발광층에 인접하도록 배치되는 보조층을 포함한다. 이에 따라, 유기층 내 발광 위치가 최적화 되고 발광 소자의 발광 특성이 향상될 수 있다.
보다 구체적으로, 본 발명의 일 실시예에 따른 표시 장치에 포함된 발광 소자 중 제1 발광 소자는 제1 발광층의 상면 및 하면 각각에 인접하게 배치된 제1 보조층과 제2 보조층을 포함하고, 제2 발광 소자는 제2 발광층의 상면 및 하면 각각에 인접하게 배치된 제3 보조층과 제4 보조층을 포함하고, 제3 발광 소자는 제3 발광층의 상면 및 하면 각각에 인접하게 배치된 제5 보조층과 제6 보조층을 포함하고 이에 따라, 인버티드 소자를 도입하여 열화 방지 회로 구현이 가능하므로 NMOS 트랜지스터를 활용한 표시장치에 적용 가능한 한편, 유기층 내 발광 위치가 최적화 되어 인버티드 발광 소자가 아닌 정방향 발광 소자와 유사한 수준의 발광 특성 구현이 가능하여, 표시 장치의 고속 구동이 가능하고 발광 효율이 증가할 수 있다.
한편, 일 실시예의 발광소자들(ED-1, ED-2, ED-3)의 제2 전극(EL2) 상에는 캡핑층(CPL)이 더 배치될 수 있다. 캡핑층(CPL)은 다층 또는 단층을 포함할 수 있다.
일 실시예에서, 캡핑층(CPL)은 유기층 또는 무기층일 수 있다. 예를 들어, 캡핑층(CPL)이 무기물을 포함하는 경우, 무기물은 LiF 등의 알칼리금속 화합물, MgF2 등의 알칼리토금속 화합물, SiON, SiNX, SiOy 등을 포함하는 것일 수 있다.
예를 들어, 캡핑층(CPL)이 유기물을 포함하는 경우, 유기물은 α-NPD, NPB, TPD, m-MTDATA, Alq3, CuPc, TPD15(N4,N4,N4',N4'-tetra (biphenyl-4-yl) biphenyl-4,4'-diamine), TCTA(4,4',4"- Tris (carbazol sol-9-yl) triphenylamine) 등을 포함하거나, 에폭시 수지, 또는 메타크릴레이트와 같은 아크릴레이트를 포함할 수 있다. 다만, 실시예가 이에 제한되는 것은 아니며 캡핑층(CPL)은 하기와 같은 화합물 P1 내지 P5 중 적어도 하나를 포함할 수 있다.
Figure pat00001
Figure pat00002
Figure pat00003
Figure pat00004
Figure pat00005
한편, 캡핑층(CPL)의 굴절률은 1.6 이상일 수 있다. 구체적으로, 550nm 이상 660nm 이하의 파장 범위의 광에 대해서 캡핑층(CPL)의 굴절률은 1.6 이상일 수 있다.
일 실시예에 따른 발광 소자들(ED-1, ED-2, ED-3)는 인버티드 소자 구조를 가진다. 제1 전극(EL1)과 제2 전극(EL2)에 각각 전압이 인가됨에 따라 제1 전극(EL1)으로부터 주입된 전자는 전자 수송 영역(ETR)을 거쳐 발광층(EML)으로 이동한다. 제2 전극(EL2)로부터 주입된 정공은 정공 수송 영역(HTR)을 거쳐 발광층(EML)으로 이동한다. 전자와 정공은 발광층(EML)에서 각각 재결합하여 여기자(excition)를 생성하며, 여기자가 여기 상태에서 바닥 상태로 떨어지면서 발광하게 된다. 본 실시예에서, 제1 발광층(EML-R)에서 발광되는 제1 광, 제2 발광층(EML-G)에서 발광되는 제2 광, 및 제3 발광층(EML-B)에서 발광되는 제3 광은 각각 실질적으로 상이한 파장의 광을 방출할 수 있다.
한편, 본 발명의 따른 발광 소자들(ED-1, ED-2, ED-3)은 유기층들(OL1, OL2, OL3)을 가진다. 제1 유기층(OL1)의 두께는 제1 발광층(EML-R)이 생성하는 제1 광이 반사 계면, 즉 제1 전극으로부터 반사되어 n차 공진을 하는 거리와 동일할 수 있다. 한편, 본 명세서에서 n은 2 이상의 정수이다. 예를 들어, n은 2일 수 있다. 제2 유기층(OL2)의 두께는 제2 발광층(EML-G)이 생성하는 제2 광이 반사 계면으로부터 반사되어 n차 공진을 하는 거리와 동일할 수 있다. 제3 유기층(OL3)의 두께는 제3 발광층(EML-B)이 생성하는 제3 광이 반사 계면으로부터 반사되어 n차 공진을 하는 거리와 동일할 수 있다.
유기층들(OL1, OL2, OL3)은 제1 전극(EL1)의 상면에서 제2 전극(EL2) 하면까지의 거리로 정의될 수 있다. 제1 유기층(OL1)의 두께는 250nm 이상 290nm 이하의 두께 범위를 가질 수 있다. 제2 유기층(OL2)의 두께는 210nm 이상 250nm 이하의 두께 범위를 가질 수 있다. 제3 유기층(OL3)의 두께는 160nm 이상 200nm 이하의 두께 범위를 가질 수 있다. 일 실시예의 발광 소자들(ED-1, ED-2, ED-3)은 각각의 발광 소자들에 포함된 발광층에서 발생하는 광의 파장에 대응하여, 제1 전극 계면에서 반사된 광이 n차 공진할 수 있도록 유기층들의 두께를 조절함으로써, 발광 소자들을 포함하는 표시장치의 광 효율을 향상시킬 수 있다. 특히, 일 실시예의 발광 소자들 중 적어도 일부는 발광층에 인접하게 배치되는 보조층을 포함하여, 반사광의 n차 공진을 위한 유기층 두께를 용이하게 조절할 수 있고, 이에 따라 표시장치의 광 효율을 향상시킬 수 있다.
도 14은 비교예 및 실시예의 발광 효율을 비교하여 나타낸 그래프이다. 실시예는 본 발명의 일 실시예에 따른 발광소자에 대한 평가 결과이고, 비교예 1 및 비교예 2는 실시예와 다른 층 구조를 갖는 발광 소자들에 대한 평가 결과이다. 발광 소자의 층 구조를 다르게 한 것을 제외하고는 발광 소자의 다른 기능층들의 구성은 비교예 및 실시예에서 동일하게 하였다. 비교예 및 실시예는 625nm 내지 675nm 에서 중심 파장을 갖는 적색광을 방출하는 발광 소자들에 해당한다.
비교예 1은 인버티드 구조를 갖는 본 발명의 발광 소자와는 달리 순차적으로 적층된 제1 전극, 정공 수송 영역, 발광층, 전자 수송 영역, 및 제2 전극을 포함한 경우에 해당한다. 즉, 비교예 1은 인버티드 구조가 아닌 정방향 발광 소자의 발광 효율을 나타낸 그래프이다. 비교예 2는 인버티드 구조를 가지는 발광 소자에서, 정공 수송 영역과 발광층 사이에 하나의 보조층을 포함하는 경우에 해당한다.
실시예는 상술한 발광 소자의 인버티드 구조를 갖는 것으로, 순차적으로 적층된 제1 전극, 전자 수송 영역, 발광층, 정공 수송 영역, 제2 전극을 포함하고, 전자 수송층과 발광층 사이에 제공되는 제1 보조층 및 정공 수송층과 발광층 사이에 제공되는 제2 보조층을 포함하는 경우에 해당한다.
도 14에서 가로축은 색좌표 값으로 발광 소자에서 방출되는 광의 색좌표의 "y"값에 해당한다. 도 14의 그래프는 방출되는 광의 색좌표에 따른 발광 효율을 나타낸 것이다. 도 14의 결과를 참조하면, 색좌표 값이 0.68 내지 0.69 인 범위 내에서 실시예의 발광 소자는 비교예 1과 동등한 효율을 나타내는 동시에 비교예 2에 비하여 높은 발광 효율을 나타내는 것을 알 수 있다.
일 실시예의 발광 소자는 인버티드 구조에서 발광 위치를 최적화하기 위해 보조층을 두 차례 포함하여, 높은 광 추출 효과를 나타내며 이에 따라 우수한 발광 특성을 나타낼 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 청구범위에 의해 정하여져야만 할 것이다
DD: 표시장치 ED-1: 제1 발광 소자
ED-2: 제2 발광 소자 ED-3: 제3 발광 소자
EL1: 제1 전극 EL2: 제2 전극
EML: 발광층 ETR: 전자 수송 영역
HTR: 정공 수송 영역 PL1: 제1 보조층
PL2: 제2 보조층 PL3: 제3 보조층
PL4: 제4 보조층 PL5: 제5 보조층
PL6: 제6 보조층

Claims (20)

  1. 제1 발광 영역, 및 제2 발광 영역이 정의된 베이스층;
    상기 베이스층 상에 배치되는 제1 전극;
    상기 제1 전극 상에 배치되고, 상기 제1 전극과 대향하는 제2 전극;
    상기 제1 전극과 상기 제2 전극 사이에 배치되고, 상기 제1 발광 영역에 배치되는 제1 유기층; 및
    상기 제1 전극과 상기 제2 전극 사이에 배치되고, 상기 제2 발광 영역에 배치되는 제2 유기층을 포함하고,
    상기 제1 유기층은
    상기 제1 전극 상에 배치되는 제1 전자 수송층;
    상기 제1 전자 수송층 상에 배치되는 제1 보조층;
    상기 제1 보조층 상에 배치되고, 제1 광을 방출하는 제1 발광층;
    상기 제1 발광층 상에 배치되는 제2 보조층; 및
    상기 제2 보조층 상에 배치되는 제1 정공 수송층을 포함하고,
    상기 제2 유기층은
    상기 제1 전극 상에 배치되는 제2 전자 수송층;
    상기 제2 전자 수송층 상에 배치되는 제3 보조층;
    상기 제3 보조층 상에 배치되고, 상기 제1 광과 상이한 발광 파장을 가지는 제2 광을 방출하는 제2 발광층;
    상기 제2 발광층 상에 배치되는 제4 보조층; 및
    상기 제4 보조층 상에 배치되는 제2 정공 수송층을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 유기층의 두께는 250nm 이상 290nm 이하이고,
    상기 제2 유기층의 두께는 210nm 이상 250nm 이하인 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 보조층, 및 상기 제3 보조층의 두께가 서로 상이한 표시 장치.
  4. 제1 항에 있어서,
    상기 제2 보조층, 및 상기 제4 보조층의 두께가 서로 상이한 표시 장치.
  5. 제1 항에 있어서,
    상기 제1 보조층 및 제3 보조층은 전자 수송성 물질을 포함하고,
    상기 제2 보조층 및 제4 보조층은 정공 수송성 물질을 포함하는 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 전극은 반사형 전극이고,
    상기 제2 전극은 반투과형 전극 또는 투과형 전극이며,
    상기 제1 전극에서 상기 제2 전극 방향으로 상기 제1 광 및 상기 제2 광이 출사되는 표시 장치.
  7. 제1 항에 있어서,
    상기 베이스층 상에 배치되고, 상기 제1 전극에 전기적으로 연결된 트랜지스터를 포함하는 회로층을 더 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 트랜지스터는 NMOS 트랜지스터인 표시 장치.
  9. 제1 항에 있어서,
    상기 제1 광의 파장 범위는 625nm 내지 675nm 이고,
    상기 제2 광의 파장 범위는 500nm 내지 570nm 인 표시 장치.
  10. 제1 항에 있어서,
    상기 제1 유기층은 상기 제1 전극과 상기 제1 전자 수송층 사이에 배치되는 제1 전자 주입층을 더 포함하고,
    상기 제2 유기층은 상기 제1 전극과 상기 제2 전자 수송층 사이에 배치되는 제2 전자 주입층을 더 포함하는 표시 장치.
  11. 제1 항에 있어서,
    상기 제1 유기층은 상기 제2 전극과 상기 제1 정공 수송층 사이에 배치되는 제1 정공 주입층을 더 포함하고,
    상기 제2 유기층은 상기 제2 전극과 상기 제2 정공 수송층 사이에 배치되는 제2 정공 주입층을 더 포함하는 표시 장치.
  12. 제1 항에 있어서,
    상기 제1 전극과 상기 제2 전극 사이에 배치되고, 상기 베이스층에 정의된 제3 발광 영역에 배치되는 제3 유기층을 더 포함하고,
    상기 제3 유기층은
    상기 제1 전극 상에 배치되는 제3 전자 수송층;
    상기 제3 전자 수송층 상에 배치되고, 제3 광을 방출하는 제3 발광층; 및
    상기 제3 발광층 상에 배치되는 제3 정공 수송층을 포함하고,
    상기 제3 유기층의 두께는 160nm 이상 200nm 이하인 표시 장치.
  13. 제12 항에 있어서,
    상기 제3 광의 파장 범위는 410nm 내지 480 nm 인 표시 장치.
  14. 제1 항에 있어서,
    상기 제2 전극 상에 배치되는 캡핑층을 더 포함하고,
    상기 캡핑층은 굴절률이 1.6 이상인 표시 장치.
  15. 제1 항에 있어서,
    상기 제1 전자 수송층 및 상기 제2 전자 수송층은 일체의 형상을 가지고,
    상기 제1 정공 수송층과 상기 제2 정공 수송층은 일체의 형상을 가지는 표시 장치.
  16. 제1 항에 있어서,
    상기 베이스층 상에 배치되고, 상기 제1 발광 영역 및 상기 제2 발광 영역 각각에 대응하는 복수의 개구부들이 정의된 화소정의막을 더 포함하고,
    상기 제1 전자 수송층, 상기 제2 전자 수송층, 상기 제1 정공 수송층, 및 상기 제2 정공 수송층 각각은 적어도 일부가 상기 화소정의막 상에 배치되는 표시 장치.
  17. 제16 항에 있어서,
    상기 화소정의막에는 상기 제1 발광 영역에 대응하는 제1 개구부, 및 상기 제2 발광 영역에 대응하는 제2 개구부가 정의되고,
    상기 제1 보조층, 상기 제1 발광층, 및 상기 제2 보조층은 상기 제1 개구부 내에 배치되고,
    상기 제3 보조층, 상기 제2 발광층, 및 상기 제4 보조층은 상기 제2 개구부 내에 배치되는 표시 장치.
  18. 제1 발광 영역, 및 제2 발광 영역이 정의된 베이스층;
    상기 베이스층 상에 배치되고, 복수의 트랜지스터를 포함하는 회로층;
    상기 회로층 상에 배치되는 제1 전극;
    상기 제1 전극 상에 배치되는 전자 주입층;
    상기 전자 주입층 상에 배치되는 전자 수송층;
    상기 전자 수송층 상에 배치되고, 상기 제1 발광 영역에 중첩하고, 제1 광을 방출하는 제1 발광층;
    상기 전자 수송층 상에 배치되고, 상기 제2 발광 영역에 중첩하고, 제1 광과 상이한 파장을 가지는 제2 광을 방출하는 제2 발광층;
    상기 제1 발광층 및 상기 제2 발광층 상에 배치되는 정공 수송층;
    상기 정공 수송층 상에 배치되는 정공 주입층;
    상기 정공 주입층 상에 배치되는 제2 전극;
    상기 전자 수송층과 상기 제1 발광층 사이에 배치되는 제1 보조층;
    상기 정공 수송층과 상기 제1 발광층 사이에 배치되는 제2 보조층;
    상기 전자 수송층과 상기 제2 발광층 사이에 배치되는 제3 보조층; 및
    상기 정공 수송층과 상기 제2 발광층 사이에 배치되는 제4 보조층을 포함하는 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 전극은 반사형 전극이고,
    상기 제2 전극은 반투과형 전극 또는 투과형 전극이며,
    상기 제1 전극에서 상기 제2 전극 방향으로 상기 제1 광 및 상기 제2 광이 출사되는 표시 장치.
  20. 제18 항에 있어서,
    상기 복수의 트랜지스터 중 적어도 하나는 NMOS 트랜지스터이고,
    상기 제1 전극은 상기 NMOS 트랜지스터와 전기적으로 연결되는 표시 장치.
KR1020200098787A 2020-08-06 2020-08-06 표시장치 KR20220019154A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200098787A KR20220019154A (ko) 2020-08-06 2020-08-06 표시장치
US17/204,255 US20220045296A1 (en) 2020-08-06 2021-03-17 Display device
CN202110652164.2A CN114068630A (zh) 2020-08-06 2021-06-11 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200098787A KR20220019154A (ko) 2020-08-06 2020-08-06 표시장치

Publications (1)

Publication Number Publication Date
KR20220019154A true KR20220019154A (ko) 2022-02-16

Family

ID=80114269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200098787A KR20220019154A (ko) 2020-08-06 2020-08-06 표시장치

Country Status (3)

Country Link
US (1) US20220045296A1 (ko)
KR (1) KR20220019154A (ko)
CN (1) CN114068630A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197009A (ja) * 2003-12-26 2005-07-21 Sanyo Electric Co Ltd 表示装置及びその製造方法及び製造装置
KR100699990B1 (ko) * 2004-06-30 2007-03-26 삼성에스디아이 주식회사 능동 구동 유기 전계 발광 소자 및 그 제조 방법
KR101825642B1 (ko) * 2011-08-18 2018-02-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US20150008819A1 (en) * 2013-07-05 2015-01-08 Shenzhen China Star Optoelectronics Technology Co., Ltd. OLED Panel and Package Method Thereof
TWI514564B (zh) * 2013-12-10 2015-12-21 Au Optronics Corp 顯示面板及其製作方法
KR102393046B1 (ko) * 2015-01-23 2022-05-03 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
JP2018055937A (ja) * 2016-09-28 2018-04-05 株式会社Ｊｏｌｅｄ 有機ｅｌ表示素子および有機ｅｌ表示素子の製造方法
EP3355378B1 (en) * 2017-01-30 2022-12-28 Novaled GmbH Electroluminescent device comprising a defined layer arrangement comprising a light emitting layer, a hole transport layer and an electron transport layer
KR102623429B1 (ko) * 2017-12-27 2024-01-09 엘지디스플레이 주식회사 표시 장치
KR102640404B1 (ko) * 2018-10-18 2024-02-26 삼성디스플레이 주식회사 표시장치 및 그 표시장치의 제조방법

Also Published As

Publication number Publication date
CN114068630A (zh) 2022-02-18
US20220045296A1 (en) 2022-02-10

Similar Documents

Publication Publication Date Title
US11056542B2 (en) Display device and method for manufacturing the same
US10862057B2 (en) Organic light-emitting diode, organic light-emitting display including the same, and method of manufacturing the same
US20220123061A1 (en) Display device
CN106549033B (zh) 有机发光装置和具有该有机发光装置的显示装置
US11683983B2 (en) Organic light emitting diode and organic light emitting device including the same
KR20220024377A (ko) 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
KR20140143545A (ko) 발광소자, 이를 포함하는 유기발광 표시장치 및 그 제조방법
JP2023070670A (ja) 発光素子及びそれを含む表示装置
KR20180034783A (ko) 유기 전계 발광 표시 장치
KR102314735B1 (ko) 유기 발광 소자 및 이를 포함하는 표시 장치
KR102442210B1 (ko) 유기 전계 발광 소자, 이의 제조 방법 및 이를 포함하는 유기 전계 발광 표시장치
US11864462B2 (en) Organic light emitting diode and organic light emitting device including the same
KR20220012459A (ko) 유기 발광 소자
US20220190052A1 (en) Display device
JP2022161871A (ja) 発光素子及びそれを含む表示装置
KR20220019154A (ko) 표시장치
US11974449B2 (en) Tandem organic light emitting element and display device including the same
US20220085315A1 (en) Electronic device
US11778844B2 (en) Light emitting element and display panel including the same
US20230180530A1 (en) Display device and manufacturing method for the same
KR20230167245A (ko) 표시 장치
KR101958059B1 (ko) 유기 발광 표시 장치
CN113948659A (zh) 显示装置

Legal Events

Date Code Title Description
A201 Request for examination