CN105185695A - 氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法 - Google Patents

氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法 Download PDF

Info

Publication number
CN105185695A
CN105185695A CN201510520915.XA CN201510520915A CN105185695A CN 105185695 A CN105185695 A CN 105185695A CN 201510520915 A CN201510520915 A CN 201510520915A CN 105185695 A CN105185695 A CN 105185695A
Authority
CN
China
Prior art keywords
film
oxide semiconductor
semiconductor thin
preparation
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510520915.XA
Other languages
English (en)
Inventor
孔祥永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510520915.XA priority Critical patent/CN105185695A/zh
Publication of CN105185695A publication Critical patent/CN105185695A/zh
Priority to US15/524,525 priority patent/US20170338113A1/en
Priority to PCT/CN2016/071546 priority patent/WO2017031937A1/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本发明提供一种氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法，属于显示技术领域，其可解决现有的氧化物薄膜晶体管制备工艺难度大的问题。本发明的氧化物半导体薄膜的制备方法，包括如下步骤：在基底上形成诱导层薄膜；在完成上述步骤的基底上，形成氧化物半导体薄膜，并进行退火工艺，以使氧化物半导体薄膜晶化。

Description

氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法
技术领域
本发明属于显示技术领域，具体涉及一种氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法。
背景技术
随着显示技术的不断发展，由于氧化物薄膜晶体管具有电子迁移率高、制备温度低、均一性好、对可见光透明盒阈值电压低等特点。因此，氧化物薄膜晶体管越来与越受到人们的广泛使用。
现有技术在制造氧化物薄膜晶体管时，由于氧化物薄膜晶体管的氧化物有源层的材料为金属氧化物，故其稳定性差，易受到刻蚀环境中氧气、氢气及水的影响。因此，为了防止在刻蚀氧化物薄膜晶体管的源极和漏极时氧化物有源层受到影响，增设了刻蚀阻挡层(EtchStopLayer，ESL)以用来保护氧化物有源层。
发明人发现现有技术中至少存在如下问题：由于增设了刻蚀阻挡层，即增加了氧化物薄膜晶体管的制备工艺，此时若刻蚀阻挡层的制作环节控制不到位，例如制作出的刻蚀阻挡层的厚度不均一，则可能影响氧化物薄膜晶体管的特性。因此，不仅导致氧化物薄膜晶体管的制造工艺变得复杂、制造成本增加，同时使得制造的阵列基板的产能及良品率降低。为了解决现有技术中氧化物薄膜晶体管中需要设置刻蚀阻挡层的问题，一般氧化物薄膜晶体管的氧化物有源层采用结晶的氧化物有源层，但是晶化温度很高，很容易对其他膜层产生影响，因此降低氧化物有源层的晶化温度对于氧化物薄膜晶体管的应用备受期待。
发明内容
本发明所要解决的技术问题包括，针对现有的薄膜晶体管的制备方法存在的上述的问题，提供一种稳定性能好的氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法。
解决本发明技术问题所采用的技术方案是一种氧化物半导体薄膜的制备方法，包括如下步骤：
在基底上形成诱导层薄膜；
在完成上述步骤的基底上，形成氧化物半导体薄膜，并进行退火工艺，以使氧化物半导体薄膜晶化。
优选的是，在所述形成氧化物半导体薄膜之前还包括：
对形成的诱导层薄膜进行退火工艺。
进一步优选的是，所述对形成的诱导层薄膜进行退火工艺中，退火的温度为300℃至600℃。
优选的是，所述诱导层薄膜的厚度为5nm至50nm。
优选的是，对所述氧化物半导体薄膜进行退火工艺中，退火的温度为300℃至500℃。
优选的是，在所述形成诱导层薄膜之前还包括：
在基底上形成缓冲层的步骤。
优选的是，所述诱导层薄膜的材料为氧化锌。
优选的是，所述氧化物半导体薄膜的材料为氧化铟镓锡、氧化铟锌、氧化铟锡、氧化铟镓锡中的任意一种。
解决本发明技术问题所采用的技术方案是一种薄膜晶体管的制备方法，其包括上述形成氧化物半导体薄膜的步骤。
解决本发明技术问题所采用的技术方案是一种薄膜晶体管的制备方法，其包括形成有源层的步骤，所述形成有源层的步骤包括：
在基底上形成诱导层薄膜；
在完成上述步骤的基底上，形成氧化物半导体薄膜，并进行退火工艺，以使氧化物半导体薄膜晶化；
对完成上述步骤的基底采用构图工艺形成包括有源层的图形。
优选的是，在所述形成诱导层薄膜之前还包括：
在基底上，通过构图工艺形成包括薄膜晶体管栅极的图形；
在完成上述步骤的基底上，形成栅极绝缘层的步骤。
优选的是，在形成所述有源层的图形的同时还包括：
在对氧化物半导体薄膜晶化完成后，形成源漏金属薄膜，并通过构图工艺形成源极和漏极的图形。
本发明具有如下有益效果：
本发明的氧化物半导体薄膜的制备方法，采用诱导层薄膜对氧化物半导体薄膜进行诱导，再对氧化物半导体薄膜进行加热使其晶化，较直接对氧化物半导体薄膜进行加热使其晶化而言，加热温度要低，从而降低了氧化物半导体薄膜制备工艺的难度。
附图说明
图1为本发明的实施例1的氧化物半导体薄膜的制备方法的流程图；
图2为本发明的实施例2的氧化物半导体薄膜的制备方法的流程图；
图3为本发明的实施例3的薄膜晶体管的制备方法的流程图；
图4为本发明的实施例3的阵列基板的示意图。
其中附图标记为：1、基底；2、诱导层薄膜；3、氧化物半导体薄膜；4、缓冲层；5、栅极；6、栅极绝缘层；70、源漏金属薄膜；7-1、源极；7-2、漏极；80、光刻胶；9、钝化层；10、像素电极。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1：
如图1所示，本实施例提供一种氧化物半导体薄膜3的制备方法，包括如下步骤：
在基底1上，采用热生长、常压化学气相沉积、低压化学气相沉积、等离子辅助体化学气相淀积、溅射或者溶胶-凝胶等制备方法，形成诱导层薄膜2。
需要说明的是，基底1既可以指没有形成任何膜层的衬底，如白玻璃，也可以指形成有其他膜层或者图案的衬底，例如形成有缓冲层4的衬底。其中，该诱导层薄膜2的材料优选为氧化锌(ZnO)，厚度在5～50nm之间。在此需要说明的是，诱导层薄膜2由于材料的原因，在其沉积工艺过程中至少部分材料就已经发生了晶化，故诱导层薄膜2可以理解为晶化的诱导层薄膜2。
在完成上述步骤的基底1上，采用热生长、常压化学气相沉积、低压化学气相沉积、等离子辅助体化学气相淀积、溅射等制备方法，形成氧化物半导体薄膜3，并进行退火工艺，退火温度为300～500℃，以使氧化物半导体薄膜3在诱导层薄膜2的诱导下晶化；晶化具体包括使氧化物半导体薄膜3转化为多晶氧化物半导体薄膜3，或者C轴晶向择优生长的氧化物半导体薄膜3。
其中，氧化物半导体薄膜3的材料可以是包含In(铟)、Ga(镓)、Zn(锌)、O(氧)、Sn(锡)等元素的薄膜通过溅射形成，其中薄膜中必须包含氧元素和其他两种或两种以上的元素，如氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化铟锡(InSnO)、氧化铟镓锡(InGaSnO)等。氧化物半导体有源层的材料优选IGZO和IZO，厚度控制在30～200nm较佳。
在此需要说明的是，如果不采用诱导层薄膜2进行诱导，直接对氧化物半导体薄膜3进行加热，使其晶化的加热温度要高于本实施例中采用诱导层薄膜2诱导之后在对氧化物半导体薄膜3进行加热的温度。具体的，假若氧化物半导体薄膜采用氧化铟镓锌直接加热晶化，该加热温度大概需要800℃，而采用氧化锌作为诱导层薄膜2的材料对氧化物半导体薄膜3诱导之后，再对进行氧化物半导体薄膜3退火工艺使其晶化，退火温度为300～500℃，故可以大大降低工艺难度。
本实施例的氧化物半导体薄膜3的制备方法，采用诱导层薄膜2对形成在诱导层薄膜2上的氧化物半导体薄膜3进行诱导，使氧化物半导体薄膜3按照诱导层薄膜2的晶向进行生长，得到多晶氧化物半导体薄膜3，或者C轴晶向择优生长的氧化物半导体薄膜3，该制备方法的工艺难度不大，且可以得到性能优化的氧化物半导体薄膜3。
实施例2：
如图2所示，本实施例提供一种氧化物半导体薄膜3的制备方法，包括如下步骤：
步骤一、在基底1上，采用溅射方式、热蒸发方式、等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式形成缓冲层4。
其中，缓冲层4至少包括氧化硅、氮化硅中的至少一层结构，厚度为150nm至300nm。之所以制备如此厚的缓冲层4的原因是为了形成有效的阻热层，以使在后续步骤中氧化物半导体薄膜3能够充分晶化。
在完成上述步骤的基底1上，采用热生长、常压化学气相沉积、低压化学气相沉积、等离子辅助体化学气相淀积、溅射或者溶胶-凝胶等制备方法，形成诱导层薄膜2，并对形成的诱导层薄膜2进行退火工艺，退火的温度为300℃至600℃，以使诱导层薄膜2充分晶化，以便在后续步骤中更好的诱导氧化物半导体薄膜3晶化。
其中，该诱导层薄膜2的材料优选为氧化锌(ZnO)，厚度在5～50nm之间。在此需要说明的是，诱导层薄膜2由于材料的原因，在其沉积工艺过程中至少部分材料就已经发生了晶化，故诱导层薄膜2可以理解为晶化的诱导层薄膜2。
在完成上述步骤的基底1上，采用热生长、常压化学气相沉积、低压化学气相沉积、等离子辅助体化学气相淀积、溅射等制备方法，形成氧化物半导体薄膜3，并进行退火工艺，退火温度为300～500℃，以使氧化物半导体薄膜3在诱导层薄膜2的诱导下晶化；晶化具体包括使氧化物半导体薄膜3转化为多晶氧化物半导体薄膜3，或者C轴晶向择优生长的氧化物半导体薄膜3。
其中，氧化物半导体薄膜3的材料可以是包含In(铟)、Ga(镓)、Zn(锌)、O(氧)、Sn(锡)等元素的薄膜通过溅射形成，其中薄膜中必须包含氧元素和其他两种或两种以上的元素，如氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化铟锡(InSnO)、氧化铟镓锡(InGaSnO)等。氧化物半导体有源层的材料优选IGZO和IZO，厚度控制在30～200nm较佳。
本实施例的氧化物半导体薄膜3的制备方法，采用诱导层薄膜2对形成在诱导层薄膜2上的氧化物半导体薄膜3进行诱导，使氧化物半导体薄膜3按照诱导层薄膜2的晶向进行生长，得到多晶氧化物半导体薄膜3，或者C轴晶向择优生长的氧化物半导体薄膜3，特别是在，沉积诱导层薄膜2之前还形成有缓冲层4，以形成有效的阻热层，以使在后续步骤中形成的氧化物半导体薄膜3充分晶化，该制备方法的工艺难度不大，且可以得到性能优化的氧化物半导体薄膜3。
实施例3：
如图3所示，本实施例提供了一种薄膜晶体管的制备方法，其包括实施例1或2中形成氧化物半导体薄膜的步骤。具体的，以制备底栅型薄膜晶体管为例进行说明。
在本发明实施例中，构图工艺，可只包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
步骤一、在基底1上，采用磁控溅射的方法沉积一层栅极金属层薄膜，通过构图工艺形成包括薄膜晶体管栅极5的图形。
其中，所述栅极金属层薄膜的材料可以为钼(Mo)、钼铌合金(MoNb)、铝(Al)、铝钕合金(AlNd)、钛(Ti)和铜(Cu)中的一种或它们中多种材料形成的单层或多层复合叠层，优选为Mo、Al或含Mo、Al的合金组成的单层或多层复合膜。
步骤二、在完成上述步骤的基底1上，采用热生长、常压化学气相沉积、低压化学气相沉积、等离子体辅助化学气相淀积、溅射等制备方法形成栅极绝缘层。
其中，栅极绝缘层6的材料为硅的氧化物(SiOx)、硅的氮化物(SiNx)、铪的氧化物(HfOx)、硅的氮氧化物(SiON)、铝的氧化物(AlOx)等中的一种或它们中两种材料组成的多层复合膜。
步骤三、在完成上述步骤的基底1上，依次形成诱导层薄膜2和氧化物半导体薄膜3，并对该氧化物半导体薄膜3进行退火工艺，形成晶化的氧化物半导体薄膜，其中，该步骤与实施例1中的制备方法相同，也可以与实施例2中的制备方法相同，不过可以省略形成缓冲层4的步骤，因为在氧化物半导体薄膜3所在层下方设置有栅极绝缘层6，该层同样可以起到保温的作用，在此不再对该步骤进行详细的描述。
步骤四、在完成上述步骤的基底1上，形成源漏金属层薄膜70，并在涂覆光刻胶80，采用半色调掩模板或者灰阶掩模板进行曝光，形成包括薄膜晶体管的有源层20、源极7-1、漏极7-2的图形，且通过各自源、漏接触区与各自的有源层20接触。
其中，所述源漏金属层薄膜70的材料可以是钼(Mo)、钼铌合金(MoNb)、铝(Al)、铝钕合金(AlNd)、钛(Ti)和铜(Cu)中的一种或多种材料形成的，优先为Mo、Al或含Mo、Al的合金材料。
至此完成薄膜晶体管的制备。在该薄膜晶体管的基础上还可以依次形成钝化层9和像素电极10，以形成阵列基板，如图4所示。
在本实施例中，形成的结晶的有源层是通过诱导层薄膜的诱导作用形成的，此时无需高温使得氧化物半导体薄膜晶化，而且也无需形成刻蚀阻挡层的步骤，进而使得制备工艺更容易实现。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (11)

1.一种氧化物半导体薄膜的制备方法，其特征在于，包括如下步骤：
在基底上形成诱导层薄膜；
在完成上述步骤的基底上，形成氧化物半导体薄膜，并进行退火工艺，以使氧化物半导体薄膜晶化。
2.根据权利要求1所述的氧化物半导体薄膜的制备方法，其特征在于，在所述形成氧化物半导体薄膜之前还包括：
对形成的诱导层薄膜进行退火工艺。
3.根据权利要求2所述的氧化物半导体薄膜的制备方法，其特征在于，所述对形成的诱导层薄膜进行退火工艺中，退火的温度为300℃至600℃。
4.根据权利要求1所述的氧化物半导体薄膜的制备方法，其特征在于，所述诱导层薄膜的厚度为5nm至50nm。
5.根据权利要求1所述的氧化物半导体薄膜的制备方法，其特征在于，对所述氧化物半导体薄膜进行退火工艺中，退火的温度为300℃至500℃。
6.根据权利要求1-5中任一项所述的氧化物半导体薄膜的制备方法，其特征在于，在所述形成诱导层薄膜之前还包括：
在基底上形成缓冲层的步骤。
7.根据权利要求1-5中任一项所述的氧化物半导体薄膜的制备方法，其特征在于，所述诱导层薄膜的材料为氧化锌。
8.根据权利要求1-5中任一项所述的氧化物半导体薄膜的制备方法，其特征在于，所述氧化物半导体薄膜的材料为氧化铟镓锡、氧化铟锌、氧化铟锡、氧化铟镓锡中的任意一种。
9.一种薄膜晶体管的制备方法，其包括形成有源层的步骤，其特征在于，所述形成有源层的步骤包括：
在基底上形成诱导层薄膜；
在完成上述步骤的基底上，形成氧化物半导体薄膜，并进行退火工艺，以使氧化物半导体薄膜晶化；
对完成上述步骤的基底采用构图工艺形成包括有源层的图形。
10.根据权利要求书9所述的薄膜晶体管的制备方法，其特征在于，在所述形成诱导层薄膜之前还包括：
在基底上，通过构图工艺形成包括薄膜晶体管栅极的图形；
在完成上述步骤的基底上，形成栅极绝缘层的步骤。
11.根据权利要求书9所述的薄膜晶体管的制备方法，其特征在于，在形成所述有源层的图形的同时还包括：
在对氧化物半导体薄膜晶化完成后，形成源漏金属薄膜，并通过构图工艺形成源极和漏极的图形。
CN201510520915.XA 2015-08-21 2015-08-21 氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法 Pending CN105185695A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510520915.XA CN105185695A (zh) 2015-08-21 2015-08-21 氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法
US15/524,525 US20170338113A1 (en) 2015-08-21 2016-01-21 Fabrication Method of Oxide Semiconductor Thin Film and Fabrication Method of Thin Film Transistor
PCT/CN2016/071546 WO2017031937A1 (zh) 2015-08-21 2016-01-21 氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510520915.XA CN105185695A (zh) 2015-08-21 2015-08-21 氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法

Publications (1)

Publication Number Publication Date
CN105185695A true CN105185695A (zh) 2015-12-23

Family

ID=54907695

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510520915.XA Pending CN105185695A (zh) 2015-08-21 2015-08-21 氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法

Country Status (3)

Country Link
US (1) US20170338113A1 (zh)
CN (1) CN105185695A (zh)
WO (1) WO2017031937A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017031937A1 (zh) * 2015-08-21 2017-03-02 京东方科技集团股份有限公司 氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法
CN107393810A (zh) * 2017-07-13 2017-11-24 华中科技大学 一种氧化物半导体薄膜的制备方法
WO2018145515A1 (zh) * 2017-02-09 2018-08-16 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
CN110444602A (zh) * 2019-08-05 2019-11-12 深圳市华星光电半导体显示技术有限公司 一种氧化物薄膜晶体管的制备方法及阵列基板
CN112420520A (zh) * 2020-11-23 2021-02-26 山东华芯半导体有限公司 一种利用金属诱导半导体氧化物结晶的方法
CN114438449A (zh) * 2021-12-30 2022-05-06 中国科学院宁波材料技术与工程研究所 一种金属辅助氧化镓结晶薄膜及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060046460A1 (en) * 2004-08-30 2006-03-02 Fang-An Shu Method of fabricating poly-crystal ito film and polycrystal ito electrode
US20150179442A1 (en) * 2013-12-23 2015-06-25 Lg Display Co., Ltd. Methods for Forming Crystalline IGZO with a Seed Layer
CN104851516A (zh) * 2015-04-08 2015-08-19 信利（惠州）智能显示有限公司 导电图形的制作方法及导电膜

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699990B1 (ko) * 2004-06-30 2007-03-26 삼성에스디아이 주식회사 능동 구동 유기 전계 발광 소자 및 그 제조 방법
JP5284978B2 (ja) * 2007-11-14 2013-09-11 パナソニック株式会社 薄膜トランジスタの製造方法
KR102304078B1 (ko) * 2009-11-28 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN202058744U (zh) * 2011-04-29 2011-11-30 杭州天裕光能科技有限公司 多晶硅薄膜
KR20140081412A (ko) * 2012-12-21 2014-07-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103700665B (zh) * 2013-12-13 2016-03-02 京东方科技集团股份有限公司 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置
CN105185695A (zh) * 2015-08-21 2015-12-23 京东方科技集团股份有限公司 氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060046460A1 (en) * 2004-08-30 2006-03-02 Fang-An Shu Method of fabricating poly-crystal ito film and polycrystal ito electrode
US20150179442A1 (en) * 2013-12-23 2015-06-25 Lg Display Co., Ltd. Methods for Forming Crystalline IGZO with a Seed Layer
CN104851516A (zh) * 2015-04-08 2015-08-19 信利（惠州）智能显示有限公司 导电图形的制作方法及导电膜

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017031937A1 (zh) * 2015-08-21 2017-03-02 京东方科技集团股份有限公司 氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法
WO2018145515A1 (zh) * 2017-02-09 2018-08-16 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
CN107393810A (zh) * 2017-07-13 2017-11-24 华中科技大学 一种氧化物半导体薄膜的制备方法
CN107393810B (zh) * 2017-07-13 2019-06-18 华中科技大学 一种氧化物半导体薄膜的制备方法
CN110444602A (zh) * 2019-08-05 2019-11-12 深圳市华星光电半导体显示技术有限公司 一种氧化物薄膜晶体管的制备方法及阵列基板
CN112420520A (zh) * 2020-11-23 2021-02-26 山东华芯半导体有限公司 一种利用金属诱导半导体氧化物结晶的方法
CN114438449A (zh) * 2021-12-30 2022-05-06 中国科学院宁波材料技术与工程研究所 一种金属辅助氧化镓结晶薄膜及其制备方法

Also Published As

Publication number Publication date
WO2017031937A1 (zh) 2017-03-02
US20170338113A1 (en) 2017-11-23

Similar Documents

Publication Publication Date Title
CN105185695A (zh) 氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法
US9391207B2 (en) Thin film transistor, array substrate and manufacturing method thereof, and display device
WO2016173322A1 (zh) 一种阵列基板及其制作方法、及显示装置
US20160043227A1 (en) Thin film transistor and manufacturing method thereof
US20150102338A1 (en) Thin film transistor and manufacturing method thereof, and display device
CN103579115B (zh) 互补式薄膜晶体管及其制备方法、阵列基板、显示装置
CN103972110B (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
US20160254298A1 (en) Array Substrate, Manufacturing Method Thereof, and Display Device
CN102651343A (zh) 一种阵列基板的制作方法、阵列基板及显示装置
CN102646676A (zh) 一种tft阵列基板
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
CN105390443A (zh) Tft基板的制作方法
CN105097548A (zh) 氧化物薄膜晶体管、阵列基板及各自制备方法、显示装置
CN106847837A (zh) 一种互补型薄膜晶体管及其制作方法和阵列基板
EP3001460B1 (en) Thin film transistor and preparation method therefor, display substrate, and display apparatus
US10629746B2 (en) Array substrate and manufacturing method thereof
WO2019095408A1 (zh) 阵列基板及其制作方法、显示面板
WO2020228180A1 (zh) 阵列基板和阵列基板的制备方法
CN104617151B (zh) 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置
US11217698B2 (en) Method of manufacturing a thin film transistor
WO2021237784A1 (zh) 薄膜晶体管及其制备方法、显示面板
US10692948B2 (en) Array substrate, manufacturing method thereof and display panel
EP3405980B1 (en) Oxide semiconductor material, thin-film transistor, and fabrication method thereof
US20190043995A1 (en) Thin film transistor, thin film transistor manufacturing method and liquid crystal display panel
WO2014153853A1 (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20151223

RJ01 Rejection of invention patent application after publication