KR100728129B1 - 유기 발광 표시 장치 및 그 제조 방법 - Google Patents

유기 발광 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100728129B1
KR100728129B1 KR1020060053584A KR20060053584A KR100728129B1 KR 100728129 B1 KR100728129 B1 KR 100728129B1 KR 1020060053584 A KR1020060053584 A KR 1020060053584A KR 20060053584 A KR20060053584 A KR 20060053584A KR 100728129 B1 KR100728129 B1 KR 100728129B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating layer
electrode
layer
pattern
Prior art date
Application number
KR1020060053584A
Other languages
English (en)
Inventor
전우식
유경진
임충열
최종현
권도현
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060053584A priority Critical patent/KR100728129B1/ko
Application granted granted Critical
Publication of KR100728129B1 publication Critical patent/KR100728129B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

본 발명은 유기 발광 표시 장치 및 그 제조 방법에 관한 것으로서, 본 발명에 따른 유기 발광 표시 장치는 기판 부재, 상기 기판 부재 상에 형성된 게이트 전극 및 하부 전극, 상기 게이트 전극 및 상기 하부 전극을 덮고 있는 층간 절연막 패턴, 그리고 상기 층간 절연막 패턴 위에 형성된 소스 전극, 드레인 전극, 및 상부 전극을 포함하며, 상기 층간 절연막 패턴은 유전율이 서로 상이한 복수의 층간 절연막이 적층 형성된 제1 절연 부분과 상기 복수의 층간 절연막 중에서 어느 하나의 층간 절연막으로만 형성된 제2 절연 부분을 갖는다.
유기 발광 표시 장치, 스핀 온 글라스(SOG)막, 축전 소자, 박막 트랜지스터

Description

유기 발광 표시 장치 및 그 제조 방법{ORGANIC LIGHT EMITTING DISPLAY AND METHOD OF MANUFACTURING THE SAME}
도 1은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치의 배치도이다.
도 2는 도 1의 Ⅱ-Ⅱ선 및 Ⅱ'-Ⅱ'선을 따라 도시한 단면도이다.
도 3 내지 도 9는 도 1의 유기 발광 표시 장치의 제조 방법을 각 단계별로 순차적으로 도시한 단면도이다.
도 10은 본 발명의 제2 실시예에 따른 유기 발광 표시 장치의 단면도이다.
도 11 및 도 12는 스핀 온 글라스막으로 형성된 절연막과 일반적으로 형성된 절연막을 각각 적외선 분광법을 사용하여 성분을 분석한 그래프이다.
* 도면의 주요 부분에 대한 부호의 설명
10 : 제1 박막 트랜지스터 20: 제2 박막 트랜지스터
70 : 발광 소자 80 : 축전 소자
110 : 기판 부재 120 : 버퍼층
132 : 반도체층 140 : 게이트 절연막
151 : 게이트 라인 155 : 게이트 전극
158 : 하부 전극 160 : 층간 절연막 패턴
161 : 제1 층간 절연막 162 : 제2 층간 절연막
171 : 데이터 라인 172 : 공통 전원 라인
176 : 소스 전극 177 : 드레인 전극
178 : 상부 전극 179 : 제1 전극
180 : 화소 정의막 187 : 유기층
197 : 제2 전극
본 발명은 유기 발광 표시 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 축전 소자(capacitor)의 축전 용량을 향상시킴과 함께 박막 트랜지스터의 저항 및 정전 용량에 기인한 전기 신호 지연(RC delay)을 최소화한 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.
근래에 음극선관(cathode ray tube, CRT)의 단점을 극복하여 경량화 및 소형화가 가능한 평판 표시 장치가 차세대 표시 장치로 각광 받고 있다. 이러한 평판 표시 장치의 대표적인 예로 플라즈마 디스플레이 패널(plama display panel, PDP), 액정 표시 장치(liguid crystal display, LCD), 유기 발광 표시 장치(organic luminesecent display) 등이 있다.
유기 발광 표시 장치는 유기 화합물을 발광시켜 화상을 표시하는 자발광형 표시 장치로서, 다른 평판 표시 장치에 비해 넓은 시야각 확보가 가능하며 고해상도 실현이 가능하다. 유기 발광 표시 장치는 구동 방법에 따라 능동 구동(active matrix, AM)형 유기 발광 표시 장치와 수동 구동(passive matrix, PM)형 유기 발광 표시 장치로 구분될 수 있다.
유기 발광 표시 장치에서 화면을 표시하는 최소 단위인 화소는 발광하여 화상을 표시하는 발광부와 발광부를 구동하는 회로부를 포함하는 것이 일반적이다.
회로부는 통상적으로 두개의 박막 트랜지스터(thin film transistor, TFT)와 하나의 축전 소자(capacitor)를 포함한다. 여기서, 축전 소자를 형성하는 상부 및 하부 전극 사이와, 박막 트랜지스터를 형성하는 게이트 전극과 소스 전극 및 드레인 전극 사이에는 층간 절연막이 배치된다.
일반적으로 층간 절연막은 낮은 유전율을 갖는 물질로 만들어진다. 층간 절연막이 높은 유전율의 물질로 형성되면, 박막 트랜지스터에 저항 및 정전 용량에 기인한 전기 신호 지연(RC delay)이 일어나 유기 발광 표시 장치의 전체적인 성능이 저하되는 문제점이 생긴다.
하지만, 낮은 유전율을 갖는 물질로 층간 절연막을 형성하게 되면, 축전 소자의 축전 용량이 작아지므로, 축전 용량을 늘리기 위해서는 축전 소자의 크기를 키워야하는 문제점이 있었다. 이와 같이, 축전 소자의 크기를 키우게 되면, 실질적으로 화상을 표시할 수 있는 발광부의 면적이 상대적으로 줄어들게 된다.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 축전 소자(capacitor)의 축전 용량을 향상시킴과 함께 박막 트랜지스터의 저항 및 정전 용량에 기인한 전기 신호 지연(RC delay)을 최소화한 유기 발광 표시 장치를 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기한 유기 발광 표시 장치의 제조 방법을 제공하는 것이다.
전술한 목적을 달성하기 위하여 본 발명에 따른 유기 발광 표시 장치는 기판 부재, 상기 기판 부재 상에 형성된 게이트 전극 및 하부 전극, 상기 게이트 전극 및 상기 하부 전극을 덮고 있는 층간 절연막 패턴, 그리고 상기 층간 절연막 패턴 위에 형성된 소스 전극, 드레인 전극 및 상부 전극을 포함하며, 상기 층간 절연막 패턴은 유전율이 서로 상이한 복수의 층간 절연막이 적층 형성된 제1 절연 부분과 상기 복수의 층간 절연막 중에서 어느 하나의 층간 절연막으로만 형성된 제2 절연 부분을 갖는다.
상기 층간 절연막 패턴은 제1 층간 절연막과, 상기 제1 층간 절연막보다 낮은 유전율을 갖는 제2 층간 절연막을 포함하는 것이 바람직하다.
여기서, 상기 하부 전극과 상기 상부 전극이 중첩되는 영역은 상기 층간 절연막 패턴의 제2 절연 부분이 되며, 나머지 영역은 상기 층간 절연막 패턴의 제1 절연 부분이 될 수 있다.
이 때, 상기 층간 절연막 패턴의 제1 절연 부분은 상기 제1 층간 절연막과 상기 제2 층간 절연막이 적층되어 형성되며, 상기 층간 절연막 패턴의 제2 절연 부분은 상기 제1 층간 절연막만으로 형성되는 것이 바람직하다.
또한, 상기 하부 전극과 상기 상부 전극이 중첩되는 영역은 상기 층간 절연막 패턴의 제1 절연 부분이 되며, 나머지 영역은 상기 층간 절연막 패턴의 제2 절 연 부분이 될 수 있다.
이 때, 상기 층간 절연막 패턴의 제1 절연 부분은 상기 제2 층간 절연막과 상기 제1 층간 절연막이 적층되어 형성되며, 상기 층간 절연막 패턴의 제2 절연 부분은 상기 제2 층간 절연막만으로 형성되는 것이 바람직하다.
그리고 상기 제1 층간 절연막 및 상기 제2 층간 절연막 중에서 하나 이상의 층간 절연막은 스핀 온 글라스(spin on glass, SOG)막으로 형성된 것이 바람직하다.
상기 스핀 온 글라스막은 스핀 코팅(spin coating) 방법으로 도포되는 것이 바람직하다.
상기 스핀 온 글라스막은 실록산(siloxane)계 화합물, 실라젠(silozne)계 화합물 및 실리케이트(silicate)계 화합물 중에서 하나 이상의 화합물을 포함하는 것이 바람직하다.
상기 스핀 온 글라스막으로 형성된 층간 절연막은 규소-탄소 결합 구조 및 탄소-수소 결합 구조 중에서 하나 이상의 결합 구조를 포함하는 것이 바람직하다.
그리고 상기 드레인 전극에서 연장되어 동일한 층에 형성된 제1 전극을 더 포함하는 것이 바람직하다.
여기서, 상기 소스 전극, 상기 드레인 전극, 상기 상부 전극 및 상기 제1 전극을 덮으며 상기 제1 전극을 노출시키는 개구부를 갖는 화소 정의막과, 상기 개구부 내의 상기 제1 전극 상에 형성된 유기층, 그리고 상기 화소 정의막 및 상기 유기층 상에 형성된 제2 전극을 더 포함하는 것이 바람직하다.
상기 제1 전극은 반사형 물질을 포함하여 형성되며, 상기 제2 전극은 투명한 도전성 물질을 포함하여 형성될 수 있다.
상기 제1 전극은 투명한 도전성 물질을 포함하여 형성되며, 상기 제2 전극은 반사형 물질을 포함하여 형성될 수 있다.
또한, 전술한 목적을 달성하기 위하여 본 발명에 따른 유기 발광 표시 장치의 제조 방법은 기판 부재 상에 게이트 전극 및 하부 전극을 형성하는 단계, 상기 게이트 전극 및 상기 하부 전극을 덮으며, 유전율이 서로 상이한 복수의 층간 절연막이 적층 형성된 제1 절연 부분과 상기 복수의 층간 절연막 중에서 어느 하나의 층간 절연막으로만 형성된 제2 절연 부분을 포함하는 층간 절연막 패턴을 형성하는 단계, 상기 층간 절연막 패턴 위에 형성된 데이터 라인, 소스 전극, 드레인 전극 및 상부 전극을 형성하는 단계를 포함한다.
상기 층간 절연막 패턴은 감광막 패턴을 이용한 사진 식각 공정을 통해 형성되는 것이 바람직하다.
상기 감광막 패턴은 상기 층간 절연막의 제1 절연 부분에 위치하는 제1 감광 부분과, 상기 제1 감광 부분보다 얇은 두께를 가지며 상기 층간 절연막의 제2 절연 부분에 위치하는 제2 감광 부분을 포함하는 것이 바람직하다.
상기 감광막 패턴의 제2 감광 부분은 하프톤(halftone) 노광을 통해 형성하는 것이 바람직하다.
상기 하프톤 노광에는 슬릿 패턴의 마스크가 사용되는 것이 바람직하다.
상기 층간 절연막 패턴은 제1 층간 절연막과, 상기 제1 층간 절연막보다 낮 은 유전율을 갖는 제2 층간 절연막을 포함하는 것이 바람직하다.
여기서, 상기 하부 전극과 상기 상부 전극이 중첩되는 영역은 상기 층간 절연막 패턴의 제2 절연 부분이 되며, 나머지 영역은 상기 층간 절연막 패턴의 제1 절연 부분이 될 수 있다.
이 때, 상기 층간 절연막 패턴의 제1 절연 부분은 상기 제1 층간 절연막과 상기 제2 층간 절연막이 적층되어 형성되며, 상기 층간 절연막 패턴의 제2 절연 부분은 상기 제1 층간 절연막만으로 형성되는 것이 바람직하다.
또한, 상기 하부 전극과 상기 상부 전극이 중첩되는 영역은 상기 층간 절연막 패턴의 제1 절연 부분이 되며, 나머지 영역은 상기 층간 절연막 패턴의 제2 절연 부분이 될 수 있다.
이 때, 상기 층간 절연막 패턴의 제1 절연 부분은 상기 제2 층간 절연막과 상기 제1 층간 절연막이 적층되어 형성되며, 상기 층간 절연막 패턴의 제2 절연 부분은 상기 제2 층간 절연막만으로 형성되는 것이 바람직하다.
그리고 상기 제1 층간 절연막 및 상기 제2 층간 절연막 중에서 하나 이상의 층간 절연막은 스핀 온 글라스(spin on glass, SOG)막으로 형성되는 것이 바람직하다.
상기 스핀 온 글라스막은 스핀 코팅(spin coating) 방법으로 도포되는 것이 바람직하다.
상기 스핀 온 글라스막은 실록산(siloxane)계 화합물, 실라젠(silozne)계 화합물 및 실리케이트(silicate)계 화합물 중에서 하나 이상의 화합물을 포함하는 것 이 바람직하다.
상기 스핀 온 글라스막으로 형성된 층간 절연막은 규소-탄소 결합 구조 및 탄소-수소 결합 구조 중에서 하나 이상의 결합 구조를 포함하는 것이 바람직하다.
그리고 상기 드레인 전극에서 연장되어 동일한 층에 형성된 제1 전극을 더 포함하는 것이 바람직하다.
상기 소스 전극, 상기 드레인 전극, 상기 상부 전극 및 상기 제1 전극을 덮으며 상기 제1 전극을 노출시키는 개구부를 갖는 화소 정의막을 형성하는 단계와, 상기 개구부 내의 상기 제1 전극 상에 유기층을 형성하는 단계, 그리고 상기 화소 정의막 및 상기 유기층과 상에 제2 전극을 형성하는 단계를 더 포함하는 것이 바람직하다.
이에, 축전 소자(capacitor)의 축전 용량을 향상시킴과 함께 박막 트랜지스터의 저항 및 정전 용량에 기인한 전기 신호 지연(RC delay)을 최소화할 수 있다.
이하에서 본 발명의 실시예에 따른 유기 발광 표시 장치를 첨부 도면을 참조하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
첨부 도면에서는, PMOS 구조의 박막 트랜지스터를 포함한 유기 발광 표시 장치를 도시하고 있다. 그러나 본 발명은 반드시 이에 한정되는 것은 아니며, NMOS 구조 또는 CMOS 구조의 박막 트랜지스터에도 모두 적용될 수 있다.
또한, 첨부 도면에서는, 하나의 화소에 두개의 박막 트랜지스터(thin film transistor, TFT)와 하나의 축전 소자(capacitor)를 구비하는 2Tr-1Cap 구조의 능 동 구동(active matrix, AM)형 유기 발광 표시 장치를 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니다. 따라서 유기 발광 표시 장치는 하나의 화소에 셋 이상의 박막 트랜지스터와 둘 이상의 축전 소자를 구비할 수 있으며, 별도의 배선이 더 형성되어 다양한 구조를 갖도록 형성할 수도 있다.
또한, 설명에 앞서, 여러 실시예에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 1은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치를 개략적으로 도시한 배치도이다. 도 2는 도 1의 Ⅱ-Ⅱ선 및 Ⅱ'-Ⅱ'선을 따라 도시한 단면도이다. 여기서, Ⅱ-Ⅱ선에 따른 단면은 오른쪽에, Ⅱ'-Ⅱ'선에 따른 단면은 왼쪽에 도시하고 있다.
도 1에서 도시한 바와 같이, 유기 발광 표시 장치(100)는 하나의 화소에 제1 박막 트랜지스터(10), 제2 박막 트랜지스터(20), 축전 소자(80), 그리고 발광 소자(70)를 구비한다. 그리고 유기 발광 표시 장치(100)는 일 방향을 따라 배치되는 게이트 라인(151)과, 게이트 라인(151)과 절연 교차되는 데이터 라인(171) 및 공통 전원 라인(172)을 더 포함한다.
발광 소자(70)는 유기 발광 다이오드(organic light emitting diode, OLED)를 포함한다. 유기 발광 다이오드는 정공 주입 전극인 양(+)극, 전자 주입 전극인 음(-)극, 양(+)극과 음(-)극 사이에 배치된 유기층을 포함하는 구조를 가지며, 각 전극으로부터 각각 정공과 전자를 유기층 내부로 주입시켜 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기상태로부터 기저상태로 떨어질 때 발광이 이루어진다.
축전 소자(80)는 절연막을 사이에 두고 배치된 하부 전극(158)과 상부 전극(178)을 포함한다.
제1 박막 트랜지스터(10) 및 제2 박막 트랜지스터(20)는 각각 게이트 전극(152, 155), 소스 전극(173, 176), 드레인 전극(174, 177) 및 반도체층(131, 132)을 갖는다.
제1 박막 트랜지스터(10)는 발광시키고자 하는 발광 소자(70)를 선택하는 스위칭 소자로 사용된다. 제1 박막 트랜지스터(10)의 제1 게이트 전극(152)은 게이트 라인(151)과 전기적으로 연결되고, 제1 소스 전극(173)은 데이터 라인(171)과 연결되며, 제1 드레인 전극(176)은 축전 소자(80)의 하부 전극(158)과 연결된다.
제2 박막 트랜지스터(20)는 선택된 발광 소자(70)의 유기층을 발광시키기 위한 구동 전원을 양극에 인가한다. 제2 박막 트랜지스터(20)의 제2 게이트 전극(155)은 축전 소자(80)의 하부 전극(158)과 연결되고, 제2 소스 전극(176)은 공통 전원 라인(172)과 연결된다. 그리고 제2 박막 트랜지스터(20)의 제2 드레인 전극(177)에서 제1 전극(179)이 일체로 연장 형성된다. 제1 전극(179)은 발광 소자(70)의 양극이 된다. 그러나 본 발명이 반드시 이에 한정되는 것은 아니며, 유기 발광 표시 장치(100)의 구동 방법에 따라 제1 전극(179)이 발광 소자(70)의 음극이 될 수도 있다.
이와 같은 구조에 의하여, 제1 박막 트랜지스터(10)는 게이트 라인(151)에 인가되는 게이트 전압에 의해 구동되어 데이터 라인(171)에 인가되는 데이터 전압을 제2 박막 트랜지스터(20)로 전달하는 역할을 한다. 공통 전원 라인(172)으로부터 제2 박막 트랜지스터(20)에 인가되는 공통 전압과 제1 박막 트랜지스터(10)로부터 전달된 데이터 전압의 차에 해당하는 전압이 축전 소자(80)에 저장되고, 축전 소자(80)에 저장된 전압에 대응하는 전류가 제2 박막 트랜지스터(20)를 통해 발광 소자(70)로 흘러 발광 소자(70)가 발광하게 된다.
도 2를 참조하여 유기 발광 표시 장치(100)의 구조에 대해 구체적으로 설명하면 다음과 같다. 도 2는 제2 박막 트랜지스터(20), 발광 소자(70) 및 축전 소자(80)를 중심으로 도시하고 있다. 이하에서는 제2 박막 트랜지스터(20)를 중심으로 박막 트랜지스터의 구조에 대해 설명한다. 제1 박막 트랜지스터(10)는 그 구조가 제2 박막 트랜지스터(20)와 동일하므로 그 자세한 설명은 생략한다.
도 2에 도시한 바와 같이, 유리, 석영, 세라믹, 플라스틱 등으로 이루어진 절연성 기판 또는 스테인리스 강 등으로 이루어진 금속성 기판으로 형성되는 기판 부재(110) 위에 버퍼층(120)이 형성된다. 버퍼층(120)은 불순 원소의 침투를 방지하며 표면을 평탄화하는 역할을 하는 것으로, 이러한 역할을 수행할 수 있는 다양한 물질로 형성될 수 있다. 그러나 버퍼층(120)은 반드시 필요한 것은 아니며, 기판 부재(110)의 종류 및 공정 조건에 따라 생략될 수도 있다.
버퍼층(120) 위에는 반도체층(132)이 형성된다. 반도체층(132)은 다결정 규소로 형성될 수 있다. 반도체층(132)은 불순물이 도핑되지 않은 채널 영역(135)과, 채널 영역(135)의 양 옆으로 p+ 도핑되어 형성된 소스 영역(136) 및 드레인 영역(137)을 포함한다. 이 때, 도핑되는 이온 물질은 붕소(B)와 같은 P형 불순물이며, 주로 B2H6이 사용된다. 여기서, 이러한 불순물은 박막 트랜지스터의 종류에 따라 달라진다.
반도체층(132) 위에는 규소 산화물 또는 규소 질화물로 형성된 게이트 절연막(140)이 형성된다. 게이트 절연막(140) 위에 게이트 전극(155) 및 하부 전극(158)을 포함하는 게이트 배선이 형성된다. 그리고 도 2에 도시하지는 않았지만, 게이트 배선은 게이트 라인(151)(도 1에 도시) 및 그 밖에 배선을 더 포함한다. 이 때, 게이트 전극(155)은 반도체층(132)의 적어도 일부, 특히 채널 영역(135)과 중첩되도록 형성된다.
도 2에서 도시한 바와 달리, 게이트 배선(155, 158)은 다중층으로 형성될 수 있다. 일예를 들면, 알루미늄 또는 알루미늄 합금을 하부층으로 사용하고 몰리브덴-텅스텐 또는 몰리브덴-텅스텐 나이트라이드를 상부층으로 사용하는 것이다. 이는 하부층으로 배선저항에 의한 신호저항을 막기 위해 비저항이 작은 알루미늄 또는 알루미늄 합금을 사용하고, 상부층으로 화학약품에 의한 내식성이 약하며 쉽게 산화되어 단선이 발생되는 알루미늄 또는 알루미늄 합금의 단점을 보완하기 위해 화학약품에 대한 내식성이 강한 몰리브덴-텅스텐 또는 몰리브덴-텅스텐 나이트라이드를 사용하는 것이다. 근래에는 몰리브덴, 알루미늄, 티타늄, 텅스텐 등이 배선재료로 각광받고 있다.
게이트 절연막(140) 상에는 게이트 배선(155, 158)을 덮는 층간 절연막 패턴(160)이 형성된다. 층간 절연막 패턴(160)은 유전율이 서로 상이한 복수의 층간 절연막(161, 162)이 적층 형성된 제1 절연 부분(T)과, 제1 절연 부분(T)을 형성하는 복수의 층간 절연막(161, 162) 중에서 어느 하나의 층간 절연막(161)으로만 형성된 제2 절연 부분(S)을 갖는다. 즉, 도 2에서 층간 절연막 패턴(160)은 제1 층간 절연막(161)과 제2 층간 절연막(162)으로 형성된 제1 절연 부분(T)과, 제1 층간 절연막(161)만으로 형성된 제2 절연 부분(S)을 갖는다. 여기서, 제2 절연 부분(S)은 하부 전극(158) 상에 위치한다. 이 때, 제1 층간 절연막(161)은 제2 층간 절연막(162)보다 높은 유전율을 갖도록 형성된다.
그리고 제1 층간 절연막(161)과 제2 층간 절연막(162) 중에서 하나 이상의 층간 절연막은 스핀 온 글라스(spin on glass, SOG)막으로 평탄하게 형성된다. 스핀 온 글라스막은 스핀 코팅(spin coating) 방법으로 도포된다. 제1 층간 절연 막(161)과 제2 층간 절연막(162) 모두를 스핀 온 글라스막으로 평탄하게 형성할 수도 있지만, 두 층간 절연막(161, 162) 중에서 어느 하나의 층간 절연막만 평탄화하여도 최종적으로 평탄하게 형성할 수 있다. 도 2에서는 제2 층간 절연막(162)이 스핀 코팅 방법을 통해 스핀 온 글라스막으로 형성되었고, 아래의 제1 층간 절연막(161)은 화학 기상 증착(chemical vapor deposition, CVD) 방법을 통해 형성되었다. 스핀 온 글라스막은 실록산(siloxane)계 화합물, 실라젠(silozne)계 화합물 및 실리케이트(silicate)계 화합물 중에서 하나 이상의 화합물을 포함한다. 스핀 온 글라스 조성물을 사용하여 형성된 제2 층간 절연막(162)은 규소-탄소 결합 구조 및 탄소-수소 결합 구조 중에서 하나 이상의 결합 구조를 포함한다. 또한, 스핀 온 글라스막으로 형성된 제2 층간 절연막(162)은 일반적으로 낮은 유전율을 갖는다. 한편, 도 2와 달리, 스핀 온 글라스막으로 제1 층간 절연막(161)도 형성할 경우에는 스핀 온 글라스막에 첨가물을 더해 제1 층간 절연막(161)의 유전율을 높게 조절할 수 있다.
도 2와 같이, 화학 기상 증착 방법을 통해 형성된 제1 층간 절연막(161)은 규소 산화물계 물질 이외에도 규소 질화(Si3N4) 박막, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 및 규소 산화물에 알루미늄(Al) 또는 란탄(La)이 첨가된 화합물 등을 소재로 만들어 제2 층간 절연막보다 높은 유전율을 갖도록 형성할 수 있다.
게이트 절연막(140)과 층간 절연막 패턴(160)은 반도체층(132)의 소스 영역(136) 및 드레인 영역(137)을 드러내는 접촉구멍들(166, 167)을 가지고 있다.
층간 절연막 패턴(160) 위에는 소스 전극(176), 드레인 전극(177), 상부 전극(178) 및 드레인 전극(177)에서 일체로 연장 형성된 제1 전극(179)을 포함하는 데이터 배선이 형성된다. 그리고 도 2에 도시하지는 않았지만, 데이터 배선은 데이터 라인(171)(도 1에 도시), 공통 전원 라인(172)(도 1에 도시) 및 그 밖에 배선을 더 포함한다. 여기서, 소스 전극(176) 및 드레인 전극(177)은 각각 컨택홀(166, 167)을 통해 반도체층(132)의 소스 영역(136) 및 드레인 영역(137)과 연결된다. 그리고 소스 전극(176) 및 드레인 전극(177)은 층간 절연막 패턴(160)의 제1 절연 부분(T) 상에 형성되며, 상부 전극(178)은 층간 절연막 패턴(160)의 제2 절연 부분(S) 상에 형성된다.
이와 같은 구성에 의하여, 층간 절연막 패턴(160)은 위치에 따라 다양한 유전율을 가질 수 있다. 즉, 소스 전극(176) 및 드레인 전극(177) 바로 아래에는 비교적 낮은 유전율을 갖는 제2 층간 절연막(162)이 배치되어 저항 및 정전 용량에 기인한 전기 신호 지연(RC delay)을 최소화할 수 있다. 또한, 소스 전극(176) 및 드레인 전극(177) 바로 아래에는 제1 층간 절연막(161) 및 제2 층간 절연막(162)이 모두 배치되므로 전체적인 두께가 증가하여 전기 신호 지연을 더욱 최소화할 수 있다.
한편, 상부 전극(178) 바로 아래에는 높은 유전율을 갖는 제1 층간 절연막(161)이 배치되어, 하부 전극(158), 제1 층간 절연막(161) 및 상부 전극(178)으로 구성되는 축전 소자(80)의 축전 용량을 향상 시킬 수 있다. 또한, 하부 전극(158)과 상부 전극(178) 사이의 간격을 줄일 수 있어, 축전 소자(80)의 축전 용 량을 더욱 향상 시킬 수 있다.
층간 절연막 패턴(160) 상에는 데이터 배선(176, 177, 178, 179)을 덮는 화소 정의막(180)이 형성된다. 화소 정의막(180)은 제1 전극(179)을 노출시키는 개구부(181)를 갖는다. 그리고 개구부(181) 내의 제1 전극(179) 상에는 유기층(187)이 형성되고, 화소 정의막(180) 및 유기층(187) 상에는 제2 전극(197)이 형성된다. 즉, 유기층(187)은 화소 정의막(180)의 개구부(181) 내에서 제1 전극(179)과 제2 전극(197) 사이에 배치된다.
도 2에 도시한 바와 같이, 제1 전극(179), 유기층(187) 및 제2 전극(197)은 발광 소자(70)인 유기 발광 다이오드(organic light emitting diode, OLED)를 형성한다. 여기서, 제1 전극(179)은 발광 소자(70)의 양(+)극이 되고, 제2 전극(197)은 발광 소자(70)의 음(-)극이 된다. 그러나 본 발명이 반드시 이에 한정되는 것은 아니며, 유기 발광 표시 장치의 구동 방법에 따라, 제1 전극(179)이 발광 소자(70)의 음극이 되고, 제2 전극(197)이 발광 소자(70)의 양극이 될 수도 있다.
제1 전극(179)과 제2 전극(197)은 어느 하나는 투명한 도전성 물질로 형성되고 다른 하나는 반투명 또는 반사형 물질로 형성될 수 있다.
제1 전극(179)과 제2 전극(197)중에서 어느 하나는 투명한 도전성 물질로 형성되고 다른 하나는 반투명 물질로 형성되면, 양면 발광형 유기 발광 표시 장치가 된다. 그리고 제1 전극(177)은 반사형 물질로 형성하고 제2 전극(197)을 투명한 도전성 물질로 형성하면 전면 발광형 유기 발광 표시 장치가, 그 반대는 배면 발광형 표시 장치가 된다. 여기서, 제1 전극(179)을 투명한 도전성 물질로 형성할 경 우에는 데이터 배선(176, 177, 178, 179) 일체를 모두 투명한 도전성 물질로 형성할 수도 있다.
투명한 도전성 물질로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(산화 아연) 또는 In2O3(Indium Oxide) 등의 물질을 사용할 수 있다.
반사형 물질로는 리튬(Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미뮴(Al), 은(Ag), 마그네슘(Mg) 등의 물질을 사용할 수 있다.
또한, 데이터 배선(176, 177, 178, 179)은, 게이트 배선(155, 158)과 마찬가지로, 서로 다른 이종의 재질로 만들어진 다중층으로 형성하여 각 재질이 갖는 단점을 보완할 수 있다.
또한, 게이트 배선(155, 158) 및 데이터 배선(176, 177, 178, 179)의 배치 및 구조는 본 실시예에 반드시 한정되는 것은 아니다. 따라서 박막 트랜지스터(10, 20) 및 기타 회로 배선의 구조에 따라 다양하게 변형될 수 있다. 즉, 게이트 라인, 데이터 라인, 공통 전원 라인 및 그 밖의 구성이 본 실시예와 다른 층에 형성될 수도 있다.
유기층(187)은 저분자 유기물 또는 고분자 유기물로 이루어질 수 있다. 이러한 유기층(187)은 유기 발광층을 포함하며, 유기 발광층을 이루는 물질에 따라 이의 주위에 형성된 정공 주입층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 정공 저지층(hole blocking layer), 전자 수송 층(electron-transportiong layer, ETL), 전자 주입층(electron-injection layer, EIL), 전자 저지층(electron blocking layer, EBL) 등을 더 포함할 수 있다.
또한, 도 2에는 도시하지 않았으나, 제2 전극(197) 위로 봉지 부재가 더 형성될 수 있다.
이러한 구조에 따라, 축전 소자(80)의 축전 용량을 향상시킴과 함께 박막 트랜지스터(20)의 저항 및 정전 용량에 기인한 전기 신호 지연을 최소화할 수 있다.
또한, 제1 전극(179)이 별도의 층을 이루지 않고, 데이터 배선과 동일한 층에서 박막 트랜지스터(20)의 드레인 전극(177)과 일체로 형성되므로, 유기 발광 표시 장치(100)의 구조를 단순화 시킬 수 있다. 하지만, 본 발명이 이러한 구조에 반드시 한정되는 것은 아니다.
본 발명의 제1 실시예에 따른 유기 발광 표시 장치(100)의 제조 방법을 도 3 내지 도 9를 참고하여 상세히 설명한다.
먼저, 도 3에 도시한 바와 같이, 기판 부재(110) 상에 버퍼층(120)을 형성하고 그 위에 다시 반도체층(132)을 형성한다. 본 실시예에서, 반도체층(132)은 일반적으로 비정질 규소층을 증착한 다음 이를 다결정화하여 형성된 다결정 규소층이 사용된다. 반도체층(132)을 얻는 방법으로는 로 열처리, 급속열처리(RTA), 엑시머 레이저 어닐링(ELA) 등의 다양한 방법이 가능하다. 이중에서 특히 엑시머 레이저 어닐링 기술의 일종인 SLS(sequential lateral solidification)는 상대적으로 적은 레이저 조사 횟수에 의해 양질의 반도체층(132)을 형성할 수 있다는 장점이 있다. SLS방법은 다결정 규소의 그레인이 레이저가 조사된 액상영역과 레이저가 조사되지 않은 고상영역의 경계에서, 그 경계면에 대하여 수직방향으로 성장한다는 사실을 이용한 기술이다.
다음, 도 4에 도시한 바와 같이, 게이트 절연막(140)으로 반도체층(132)을 덮은 후, 게이트 전극(155) 및 하부 전극(158)을 포함하는 게이트 배선을 형성한다. 그리고 게이트 전극(155)을 마스크로 하여 반도체층(132)에 고농도의 p+ 이온을 주입한다. 이렇게 고농도의 p+ 이온이 도핑된 게이트 전극(155)의 바깥쪽에 위치한 반도체층(132)에는 각각 소스 영역(136) 및 드레인 영역(137)이 형성되며, 소스 영역(136)과 드레인 영역(137)의 사이에는 이온이 도핑되지 않은 채널 영역(135)이 형성된다.
다음, 도 5에 도시한 바와 같이, 게이트 절연막(140) 위에 게이트 배선(155, 158)을 덮는 복수의 층간 절연막(161, 162)을 순차적으로 형성한 후, 그 위에 다시 감광막(800)을 도포한다. 이 때, 하부의 제1 층간 절연막(161)은 비교적 높은 유전율을 갖는 소재를 화학 기상 증착 방법을 사용하여 형성하고, 상부의 제2 층간 절연막(162)은 스핀 온 글라스막을 스핀 코팅 방법으로 도포하여 평탄하게 형성한다.
제1 층간 절연막(161)을 형성하는 비교적 높은 유전율을 갖는 소재로는 규소 산화물계 물질 이외에도 규소 질화(Si3N4) 박막, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 및 규소 산화물에 알루미늄(Al) 또는 란탄(La)이 첨가된 화합물 등을 들 수 있다.
제2 층간 절연막(162)을 형성하는 스핀 온 글라스막은 스핀 코팅 방법으로 기판 부재(110) 상에 즉, 제1 층간 절연막(161) 바로 위에 도포되며, 도포된 스핀 온 글라스막을 경화시켜 평탄한 표면을 갖는 제2 층간 절연막(162)을 형성한다.
스핀 온 글라스막은 실록산(siloxane)계 화합물, 실라젠(silozne)계 화합물 및 실리케이트(silicate)계 화합물 중에서 하나 이상의 화합물을 포함한다. 그리고 스핀 온 글라스막으로 형성된 제2 층간 절연막(162)은 규소-탄소 결합 구조 및 탄소-수소 결합 구조 중에서 하나 이상의 결합 구조를 포함한다.
다음, 도 6에 도시한 바와 같이, 슬릿 패턴을 포함하는 마스크(900)를 사용하여 노광 공정을 진행한다. 마스크(900)는 투명한 기판(901)과 기판(901) 상에 일정한 패턴으로 형성된 차광막(902)을 포함한다. 여기서, 슬릿 패턴 부분은 하프톤(halftone)으로 노광된다. 이 때, 슬릿 패턴의 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작게 형성되어야 한다. 그리고 도 6에서는 슬릿 패턴의 마스크(900)를 사용하였지만, 본 발명이 반드시 이에 한정되는 것은 아니다. 따라서 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막, 반투명막 등을 사용하여 하프톤 노광을 할 수도 있다.
다음, 도 7에 도시한 바와 같이, 노광된 감광막(800)을 현상하면 감광막 패턴(801)이 형성된다. 감광막 패턴(801)은 제1 감광 부분(C)과, 제1 감광 부분(C)보다 얇은 두께를 갖는 제2 감광 부분(E), 그리고 두께를 갖지 않는 제3 감광 부분(D)을 포함한다. 여기서, 제2 감광 부분(E)은 하부 전극(158) 상에 위치하며, 제3 감광 부분(D)은 반도체층(132)의 소스 영역(136) 및 드레인 영역(137) 상에 위 치하고, 나머지 부분은 제1 감광 부분(C)이 된다. 이 때, 제2 감광 부분(E)은 마스크(900)의 슬릿 패턴 부분에 의해 하프톤으로 노광되어 형성된다.
다음, 도 8에 도시한 바와 같이, 식각 공정을 통해 반도체층(132)의 소스 영역(136) 및 드레인 영역(137)이 드러나도록 제1 층간 절연막(161), 제2 층간 절연막(162) 및 게이트 절연막(140)을 제거하여 컨택홀들(166, 167)을 형성하고, 하부 전극(158) 상의 제2 층간 절연막(162)을 제거하여 층간 절연막 패턴(160)을 형성한다. 즉, 층간 절연막 패턴(160)은 제1 층간 절연막(161)과 제2 층간 절연막(162)으로 형성된 제1 절연 부분(T)과, 제1 층간 절연막(161)만으로 형성된 제2 절연부분(S)을 갖게 된다. 여기서, 제2 절연 부분(S)은 하부 전극(158) 상에 위치하고, 나머지 부분은 제1 절연 부분(E)이 된다.
다음, 도 9에 도시한 바와 같이, 층간 절연막 패턴(160) 상에 소스 전극(176), 드레인 전극(177), 상부 전극(178) 및 제1 전극(179)을 포함하는 데이터 배선을 형성한다. 이 때, 소스 전극(176), 드레인 전극(177) 및 제1 전극(179)은 층간 절연막 패턴(160)의 제1 절연 부분(T) 상에 형성되고, 상부 전극(178)은 층간 절연막 패턴(160)의 제2 절연 부분(S) 상에 위치한다.
이와 같이, 층간 절연막 패턴(160)은 위치에 따라 다양한 유전율을 갖도록 형성할 수 있다. 즉, 소스 전극(176) 및 드레인 전극(177) 바로 아래에는 낮은 유전율을 갖는 제2 층간 절연막(162)이 배치되도록 하여 저항 및 정전 용량에 기인한 전기 신호 지연(RC delay)을 최소화할 수 있다. 또한, 또한, 소스 전극(176) 및 드레인 전극(177) 바로 아래에는 제1 층간 절연막(161) 및 제2 층간 절연막(162)이 모두 배치되므로 전체적인 두께가 증가하여 전기 신호 지연을 더욱 최소화할 수 있다.
그리고 상부 전극(178) 바로 아래에는 높은 유전율을 갖는 제1 층간 절연막(161)이 배치되도록 하여, 하부 전극(158), 제1 층간 절연막(161) 및 상부 전극(178)으로 구성되는 축전 소자(80)의 축전 용량을 향상 시킬 수 있다. 또한, 하부 전극(158)과 상부 전극(178) 사이의 간격을 최소화할 수 있어, 축전 소자(80)의 축전 용량을 더욱 향상 시킬 수 있다.
다음, 데이터 배선(176, 177, 178, 179)을 덮으며 제1 전극(177)을 드러내는 개구부(181)를 갖는 화소 정의막(180)을 형성하고, 개구부(181) 내의 제1 전극(177) 상에 유기층(187)을 형성한다. 그리고 그 위에 제2 전극(197)을 형성하여 앞서 도 2에서 도시한 유기 발광 표시 장치(100)를 완성한다.
이와 같이, 제1 전극(179)이 별도의 층을 이루지 않고, 데이터 배선과 동일한 층에서 박막 트랜지스터(20)의 드레인 전극(177)과 일체로 형성되므로, 유기 발광 표시 장치(100)의 제조 공정을 더욱 간소화 시킬 수 있다. 하지만, 본 발명이 이러한 제조 방법에 반드시 한정되는 것은 아니다.
도 10을 참조하여 본 발명의 제2 실시예에 따른 유기 발광 표시 장치(100)를 설명한다.
도 10에 도시한 바와 같이, 유기 발광 표시 장치(100)는 기판 부재(110) 위에 형성된 버퍼층(120), 버퍼층(120) 위에 형성된 반도체층(132), 반도체층(132)을 덮는 게이트 절연막(140), 게이트 절연막(140) 위에 형성된 게이트 배선(155, 158) 을 포함한다.
게이트 절연막(140) 상에는 게이트 배선(155, 158)을 덮는 층간 절연막 패턴(160)이 형성된다. 층간 절연막 패턴(160)은 유전율이 서로 상이한 복수의 층간 절연막(161, 162)이 적층 형성된 제1 절연 부분(T)과, 제1 절연 부분(T)을 형성하는 복수의 층간 절연막(161, 162) 중에서 어느 하나의 층간 절연막으로만 형성된 제2 절연 부분(S)을 갖는다. 즉, 도 10에서 층간 절연막 패턴(160)은 제2 층간 절연막(162)과 제1 층간 절연막(161)으로 형성된 제1 절연 부분(T)과, 제2 층간 절연막(162)만으로 형성된 제2 절연 부분(S)을 갖는다. 여기서, 제1 절연 부분(T)은 하부 전극(158) 상에 위치한다. 이 때, 제1 층간 절연막(161)은 제2 층간 절연막(162)보다 높은 유전율을 갖도록 형성된다.
그리고 제1 층간 절연막(161)과 제2 층간 절연막(162) 중에서 하나 이상의 층간 절연막은 스핀 온 글라스(spin on glass, SOG)막으로 평탄하게 형성된다. 스핀 온 글라스막은 스핀 코팅(spin coating) 방법으로 도포된다. 제1 층간 절연막(161)과 제2 층간 절연막(162) 모두를 스핀 온 글라스막으로 평탄하게 형성할 수도 있지만, 두 층간 절연막(161, 162) 중에서 어느 하나의 층간 절연막만 평탄화하여도 최종적으로 평탄하게 형성할 수 있다. 도 10에서는 아래의 제2 층간 절연막(162)이 스핀 코팅 방법을 통해 스핀 온 글라스막으로 형성되었고, 제1 층간 절연막(161)은 화학 기상 증착(chemical vapor deposition, CVD) 방법을 통해 형성되었다. 스핀 온 글라스막은 실록산(siloxane)계 화합물, 실라젠(silozne)계 화합물 및 실리케이트(silicate)계 화합물 중에서 하나 이상의 화합물을 포함한다. 스핀 온 글라스 조성물을 사용하여 형성된 제2 층간 절연막(162)은 규소-탄소 결합 구조 및 탄소-수소 결합 구조 중에서 하나 이상의 결합 구조를 포함한다. 또한, 스핀 온 글라스막으로 형성된 제2 층간 절연막(162)은 일반적으로 낮은 유전율을 갖는다. 한편, 도 10과 달리, 스핀 온 글라스막으로 제1 층간 절연막(161)도 형성할 경우에는 스핀 온 글라스막에 첨가물을 더해 제1 층간 절연막(161)의 유전율을 높게 조절할 수 있다.
도 10과 같이, 화학 기상 증착 방법을 통해 형성된 제1 층간 절연막(161)은 규소 산화물계 물질 이외에도 규소 질화(Si3N4) 박막, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 및 규소 산화물에 알루미늄(Al) 또는 란탄(La)이 첨가된 화합물 등을 소재로 만들어 제2 층간 절연막보다 높은 유전율을 갖도록 형성할 수 있다.
게이트 절연막(140)과 층간 절연막 패턴(160)은 반도체층(132)의 소스 영역(136) 및 드레인 영역(137)을 드러내는 컨택홀들(166, 167)을 가지고 있다.
층간 절연막 패턴(160) 위에는 소스 전극(176), 드레인 전극(177), 상부 전극(178) 및 드레인 전극(177)에서 일체로 연장 형성된 제1 전극(179)을 포함하는 데이터 배선이 형성된다. 그리고 소스 전극(176) 및 드레인 전극(177)은 각각 컨택홀(166, 167)을 통해 반도체층(132)의 소스 영역(136) 및 드레인 영역(137)과 연결된다. 여기서, 소스 전극(176) 및 드레인 전극(177)은 층간 절연막 패턴(160)의 제2 절연 부분(S) 상에 형성되며, 상부 전극(178)은 층간 절연막 패턴(160)의 제1 절연 부분(T) 상에 형성된다.
이와 같은 구성에 의하여, 층간 절연막 패턴(160)은 위치에 따라 다양한 유전율을 가질 수 있다. 즉, 소스 전극(176) 및 드레인 전극(177) 바로 아래에는 낮은 유전율을 갖는 제2 층간 절연막(162)이 배치되어 저항 및 정전 용량에 기인한 전기 신호 지연(RC delay)을 최소화할 수 있다. 또한, 상부 전극(178) 바로 아래에는 높은 유전율을 갖는 제1 층간 절연막(161)이 배치되어, 하부 전극(158), 제1 층간 절연막(161), 제2 층간 절연막(162) 및 상부 전극(178)으로 구성되는 축전 소자(70)의 축전 용량을 향상 시킬 수 있다.
그러나 본 발명의 제2 실시예에 따른 유기 발광 표시 장치(100)는, 제1 실시예와 비교하여, 하부 전극(158) 및 상부 전극(178) 사이의 간격이 크므로 축전 소자(80)의 축전 용량이 떨어진다. 또한, 소스 전극 및 드레인 전극 아래의 절연층이 상대적으로 얇은 두께를 가져 저항 및 정전 용량에 기인한 전기 신호 지연(RC delay)의 최소화 효과도 제1 실시예보다는 떨어질 수 있다.
층간 절연막 패턴(160) 상에는 데이터 배선(176, 177, 178, 179)을 덮는 화소 정의막(180)이 형성된다. 화소 정의막(180)은 제1 전극(177)을 노출시키는 개구부(181)을 갖는다. 그리고 개구부(181) 내의 제1 전극(177) 상에는 유기층(187)이 형성되고, 화소 정의막(180) 및 유기층(187) 상에는 제2 전극(197)이 형성된다. 즉, 유기층(187)은 화소 정의막(180)의 개구부(181) 내에서 제1 전극(177)과 제2 전극(197) 사이에 배치된다.
본 발명의 제2 실시예에 따른 유기 발광 표시 장치(100)의 제조 방법은 제1 층간 절연막(161)과 제2 층간 절연막(162)의 형성 순서를 제외하면 제1 실시예와 동일하다. 즉, 제2 층간 절연막(162)을 먼저 형성하고 그 뒤에 제1 층간 절연막(161)을 형성한 다음, 감광막 패턴을 사용한 사진 식각 공정을 통해 층간 절연막 패턴(160)을 형성한다.
이하에서는 도 11 및 도 12를 참조하여 본 발명에 따라 스핀 온 글라스막으로 형성된 층간 절연막과 일반적인 종래의 절연막을 그 성분을 비교하여 차이점을 설명한다.
도 11은 스핀 온 글라스막으로 형성된 층간 절연막을 적외선 분광법을 사용하여 성분을 분석한 그래프이고, 도 12는 일반적인 화학 기상 증착 방법으로 형성된 절연막을 적외선 분광법을 사용하여 성분을 분석한 그래프이다.
도 11에 도시한 바와 같이, 스핀 온 글라스막으로 형성된 층간 절연막은 규소-탄소 결합 구조 및 탄소-수소 결합 구조를 가지고 있다. 반면, 도 12에 도시한 바와 같이, 일반적인 화학 기상 증착 방법으로 형성된 절연막은 스핀 온 글라스막으로 형성된 층간 절연막과 비교하여 규소-탄소 결합 구조 및 탄소-수소 결합 구조를 실질적으로 거의 가지고 있지 않음을 알 수 있다.
따라서 층간 절연막의 성분을 분석하여 스핀 온 글라스막으로 형성된 것인지의 여부를 파악할 수 있다.
본 발명을 앞서 기재한 바에 따라 설명하였지만, 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
이상 설명한 바와 같이, 본 발명에 따른 유기 발광 표시 장치는 축전 소자(capacitor)의 축전 용량을 향상시킴과 함께 박막 트랜지스터의 저항 및 정전 용량에 기인한 전기 신호 지연(RC delay)을 최소화할 수 있다.
즉, 다양한 유전율을 갖는 층간 절연막 패턴을 사용함으로써, 소스 전극 및 드레인 전극 바로 아래에는 낮은 유전율을 갖는 층간 절연막이 배치되어 저항 및 정전 용량에 기인한 전기 신호 지연(RC delay)을 최소화하고, 축전 소자의 일부로 사용되는 층간 절연막은 높은 유전율을 갖게 하여 축전 소자의 축전 용량을 향상시킬 수 있다.
또한, 발광 소자의 제1 전극이 별도의 층을 이루지 않고, 데이터 배선과 동일한 층에서 박막 트랜지스터의 드레인 전극과 일체로 형성되므로, 유기 발광 표시 장치의 구조를 단순화 시킬 수 있다.
또한, 본 발명에 따른 유기 발광 표시 장치의 제조 방법에 따라 상기한 유기 발광 표시 장치를 제조할 수 있다.

Claims (30)

  1. 기판 부재,
    상기 기판 부재 상에 형성된 게이트 전극 및 하부 전극,
    상기 게이트 전극 및 상기 하부 전극을 덮는 층간 절연막 패턴, 그리고
    상기 층간 절연막 패턴 위에 형성된 소스 전극, 드레인 전극, 및 상부 전극
    을 포함하며,
    상기 층간 절연막 패턴은 유전율이 서로 상이한 복수의 층간 절연막이 적층 형성된 제1 절연 부분과 상기 복수의 층간 절연막 중에서 어느 하나의 층간 절연막으로만 형성된 제2 절연 부분을 갖는 유기 발광 표시 장치.
  2. 제1항에서,
    상기 층간 절연막 패턴은 제1 층간 절연막과, 상기 제1 층간 절연막보다 낮은 유전율을 갖는 제2 층간 절연막을 포함하는 유기 발광 표시 장치.
  3. 제2항에서,
    상기 하부 전극과 상기 상부 전극이 중첩되는 영역은 상기 층간 절연막 패턴의 제2 절연 부분이 되며, 나머지 영역은 상기 층간 절연막 패턴의 제1 절연 부분이 되는 유기 발광 표시 장치.
  4. 제3항에서,
    상기 층간 절연막 패턴의 제1 절연 부분은 상기 제1 층간 절연막과 상기 제2 층간 절연막이 적층되어 형성되며, 상기 층간 절연막 패턴의 제2 절연 부분은 상기 제1 층간 절연막만으로 형성된 유기 발광 표시 장치.
  5. 제2항에서,
    상기 하부 전극과 상기 상부 전극이 중첩되는 영역은 상기 층간 절연막 패턴의 제1 절연 부분이 되며, 나머지 영역은 상기 층간 절연막 패턴의 제2 절연 부분이 되는 유기 발광 표시 장치.
  6. 제5항에서,
    상기 층간 절연막 패턴의 제1 절연 부분은 상기 제2 층간 절연막과 상기 제1 층간 절연막이 적층되어 형성되며, 상기 층간 절연막 패턴의 제2 절연 부분은 상기 제2 층간 절연막만으로 형성된 유기 발광 표시 장치.
  7. 제2항에서,
    상기 제1 층간 절연막 및 상기 제2 층간 절연막 중에서 하나 이상의 층간 절연막은 스핀 온 글라스(spin on glass, SOG)막으로 형성된 유기 발광 표시 장치.
  8. 제7항에서,
    상기 스핀 온 글라스막은 스핀 코팅(spin coating) 방법으로 도포되는 유기 발광 표시 장치.
  9. 제7항에서,
    상기 스핀 온 글라스막은 실록산(siloxane)계 화합물, 실라젠(silozne)계 화합물 및 실리케이트(silicate)계 화합물 중에서 하나 이상의 화합물을 포함하는 유기 발광 표시 장치.
  10. 제7항에서,
    상기 스핀 온 글라스막으로 형성된 층간 절연막은 규소-탄소 결합 구조 및 탄소-수소 결합 구조 중에서 하나 이상의 결합 구조를 포함하는 유기 발광 표시 장치.
  11. 제1항에서,
    상기 드레인 전극에서 연장되어 동일한 층에 형성된 제1 전극을 더 포함하는 유기 발광 표시 장치.
  12. 제11항에서,
    상기 소스 전극, 상기 드레인 전극, 상기 상부 전극 및 상기 제1 전극을 덮으며 상기 제1 전극을 노출시키는 개구부를 갖는 화소 정의막과,
    상기 개구부 내의 상기 제1 전극 상에 형성된 유기층, 및
    상기 화소 정의막 및 상기 유기층 상에 형성된 제2 전극
    을 더 포함하는 유기 발광 표시 장치.
  13. 제12항에서,
    상기 제1 전극은 반사형 물질을 포함하여 형성되며, 상기 제2 전극은 투명한 도전성 물질을 포함하여 형성된 유기 발광 표시 장치.
  14. 제12항에서,
    상기 제1 전극은 투명한 도전성 물질을 포함하여 형성되며, 상기 제2 전극은 반사형 물질을 포함하여 형성된 유기 발광 표시 장치.
  15. 기판 부재 상에 게이트 전극, 및 하부 전극을 형성하는 단계,
    상기 게이트 전극 및 상기 하부 전극을 덮으며, 유전율이 서로 상이한 복수의 층간 절연막이 적층 형성된 제1 절연 부분과 상기 복수의 층간 절연막 중에서 어느 하나의 층간 절연막으로만 형성된 제2 절연 부분을 포함하는 층간 절연막 패턴을 형성하는 단계,
    상기 층간 절연막 패턴 위에 형성된 소스 전극, 드레인 전극, 및 상부 전극을 형성하는 단계
    를 포함하는 유기 발광 표시 장치의 제조 방법.
  16. 제15항에서,
    상기 층간 절연막 패턴은 감광막 패턴을 이용한 사진 식각 공정을 통해 형성되는 유기 발광 표시 장치의 제조 방법.
  17. 제16항에서,
    상기 감광막 패턴은,
    상기 층간 절연막의 제1 절연 부분에 위치하는 제1 감광 부분과,
    상기 제1 감광 부분보다 얇은 두께를 가지며 상기 층간 절연막의 제2 절연 부분에 위치하는 제2 감광 부분
    을 포함하는 유기 발광 표시 장치의 제조 방법.
  18. 제17항에서,
    상기 감광막 패턴의 제2 감광 부분은 하프톤(halftone) 노광을 통해 형성하는 유기 발광 표시 장치의 제조 방법.
  19. 제18항에서,
    상기 하프톤 노광에는 슬릿 패턴의 마스크가 사용되는 유기 발광 표시 장치의 제조 방법.
  20. 제15항에서,
    상기 층간 절연막 패턴은 제1 층간 절연막과, 상기 제1 층간 절연막보다 낮은 유전율을 갖는 제2 층간 절연막을 포함하는 유기 발광 표시 장치의 제조 방법.
  21. 제20항에서,
    상기 하부 전극과 상기 상부 전극이 중첩되는 영역은 상기 층간 절연막 패턴의 제2 절연 부분이 되며, 나머지 영역은 상기 층간 절연막 패턴의 제1 절연 부분이 되는 유기 발광 표시 장치의 제조 방법.
  22. 제21항에서,
    상기 층간 절연막 패턴의 제1 절연 부분은 상기 제1 층간 절연막과 상기 제2 층간 절연막이 적층되어 형성되며, 상기 층간 절연막 패턴의 제2 절연 부분은 상기 제1 층간 절연막만으로 형성되는 유기 발광 표시 장치의 제조 방법.
  23. 제20항에서,
    상기 하부 전극과 상기 상부 전극이 중첩되는 영역은 상기 층간 절연막 패턴의 제1 절연 부분이 되며, 나머지 영역은 상기 층간 절연막 패턴의 제2 절연 부분이 되는 유기 발광 표시 장치의 제조 방법.
  24. 제23항에서,
    상기 층간 절연막 패턴의 제1 절연 부분은 상기 제2 층간 절연막과 상기 제1 층간 절연막이 적층되어 형성되며, 상기 층간 절연막 패턴의 제2 절연 부분은 상기 제2 층간 절연막만으로 형성되는 유기 발광 표시 장치의 제조 방법.
  25. 제20항에서,
    상기 제1 층간 절연막 및 상기 제2 층간 절연막 중에서 하나 이상의 층간 절연막은 스핀 온 글라스(spin on glass, SOG)막으로 형성되는 유기 발광 표시 장치의 제조 방법.
  26. 제25항에서,
    상기 스핀 온 글라스막은 스핀 코팅(spin coating) 방법으로 도포되는 유기 발광 표시 장치의 제조 방법.
  27. 제25항에서,
    상기 스핀 온 글라스막은 실록산(siloxane)계 화합물, 실라젠(silozne)계 화합물 및 실리케이트(silicate)계 화합물 중에서 하나 이상의 화합물을 포함하는 유기 발광 표시 장치의 제조 방법.
  28. 제25항에서,
    상기 스핀 온 글라스막으로 형성된 층간 절연막은 규소-탄소 결합 구조 및 탄소-수소 결합 구조 중에서 하나 이상의 결합 구조를 포함하는 유기 발광 표시 장치의 제조 방법.
  29. 제15항에서,
    상기 드레인 전극에서 연장되어 동일한 층에 형성된 제1 전극을 더 포함하는 유기 발광 표시 장치의 제조 방법.
  30. 제29항에서,
    상기 소스 전극, 상기 드레인 전극, 상기 상부 전극 및 상기 제1 전극을 덮으며 상기 제1 전극을 노출시키는 개구부를 갖는 화소 정의막을 형성하는 단계와,
    상기 개구부 내의 상기 제1 전극 상에 유기층을 형성하는 단계, 및
    상기 화소 정의막 및 상기 유기층 상에 제2 전극을 형성하는 단계
    을 더 포함하는 유기 발광 표시 장치의 제조 방법.
KR1020060053584A 2006-06-14 2006-06-14 유기 발광 표시 장치 및 그 제조 방법 KR100728129B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060053584A KR100728129B1 (ko) 2006-06-14 2006-06-14 유기 발광 표시 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060053584A KR100728129B1 (ko) 2006-06-14 2006-06-14 유기 발광 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100728129B1 true KR100728129B1 (ko) 2007-06-13

Family

ID=38359338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060053584A KR100728129B1 (ko) 2006-06-14 2006-06-14 유기 발광 표시 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100728129B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140037600A (ko) * 2012-09-19 2014-03-27 삼성디스플레이 주식회사 캐패시터 및 이를 포함하는 유기 발광 표시 장치
US9190426B2 (en) 2013-07-01 2015-11-17 Samsung Display Co., Ltd. Display device and method of manufacturing the same
KR20160044172A (ko) * 2014-10-14 2016-04-25 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20160044171A (ko) * 2014-10-14 2016-04-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101777247B1 (ko) 2010-09-29 2017-09-12 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
CN109817691A (zh) * 2019-02-28 2019-05-28 上海天马微电子有限公司 显示面板及显示装置
US10453908B2 (en) 2014-11-24 2019-10-22 Samsung Display Co., Ltd. Organic light emitting diode display comprising interlayer insulating layers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050104813A (ko) * 2004-04-29 2005-11-03 삼성에스디아이 주식회사 커패시터 및 이를 구비한 평판 표시 장치
KR20060000362A (ko) * 2004-06-28 2006-01-06 삼성에스디아이 주식회사 유기전계발광 표시장치와 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050104813A (ko) * 2004-04-29 2005-11-03 삼성에스디아이 주식회사 커패시터 및 이를 구비한 평판 표시 장치
KR20060000362A (ko) * 2004-06-28 2006-01-06 삼성에스디아이 주식회사 유기전계발광 표시장치와 그 제조방법

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101777247B1 (ko) 2010-09-29 2017-09-12 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
US9941342B2 (en) 2012-09-19 2018-04-10 Samsung Display Co., Ltd. Organic light emitting diode display
KR20140037600A (ko) * 2012-09-19 2014-03-27 삼성디스플레이 주식회사 캐패시터 및 이를 포함하는 유기 발광 표시 장치
KR102062841B1 (ko) * 2012-09-19 2020-01-07 삼성디스플레이 주식회사 캐패시터 및 이를 포함하는 유기 발광 표시 장치
US9190426B2 (en) 2013-07-01 2015-11-17 Samsung Display Co., Ltd. Display device and method of manufacturing the same
KR20160044172A (ko) * 2014-10-14 2016-04-25 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20160044171A (ko) * 2014-10-14 2016-04-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102393369B1 (ko) * 2014-10-14 2022-05-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102327087B1 (ko) * 2014-10-14 2021-11-17 삼성디스플레이 주식회사 유기 발광 표시 장치
US11251246B2 (en) 2014-11-24 2022-02-15 Samsung Display Co., Ltd. Organic light emitting diode display comprising interlayer insulating layers
US10453908B2 (en) 2014-11-24 2019-10-22 Samsung Display Co., Ltd. Organic light emitting diode display comprising interlayer insulating layers
CN109817691A (zh) * 2019-02-28 2019-05-28 上海天马微电子有限公司 显示面板及显示装置
CN109817691B (zh) * 2019-02-28 2021-04-30 上海天马微电子有限公司 显示面板及显示装置

Similar Documents

Publication Publication Date Title
TWI590437B (zh) 有機發光顯示裝置及其製造方法
TWI567967B (zh) 有機發光顯示裝置及其製造方法
US8405084B2 (en) Organic light emitting diode display and method for manufacturing the same
KR101155903B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR101073545B1 (ko) 유기 발광 표시 장치
KR100879294B1 (ko) 유기 발광 표시 장치
KR100740132B1 (ko) 유기 전계 발광 표시 장치
EP2278622A2 (en) Organic light emitting diode display
EP1933402A1 (en) Organic light emitting display apparatus
JP2001109404A (ja) Ｅｌ表示装置
KR20100090998A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20140136785A (ko) 유기발광표시장치 및 그 제조방법
EP2463911A2 (en) Organic light emitting display device and manufacturing method for the same
KR100647599B1 (ko) 유기 전계 발광 표시장치 및 그 제조 방법
KR100728129B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US20140117323A1 (en) Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same
US7402950B2 (en) Active matrix organic light emitting display device and method of fabricating the same
KR100778443B1 (ko) 유기 발광 표시 장치
KR100708863B1 (ko) 유기 발광 표시 장치
KR100749420B1 (ko) 유기 발광 표시 장치
KR100728790B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100739579B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20210004356A (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치
KR20150063872A (ko) 표시장치용 백플레인, 및 이를 포함하는 표시장치
KR100739645B1 (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 13