KR100740132B1 - 유기 전계 발광 표시 장치 - Google Patents

유기 전계 발광 표시 장치 Download PDF

Info

Publication number
KR100740132B1
KR100740132B1 KR1020060111153A KR20060111153A KR100740132B1 KR 100740132 B1 KR100740132 B1 KR 100740132B1 KR 1020060111153 A KR1020060111153 A KR 1020060111153A KR 20060111153 A KR20060111153 A KR 20060111153A KR 100740132 B1 KR100740132 B1 KR 100740132B1
Authority
KR
South Korea
Prior art keywords
pixel electrode
thin film
pixel
light emitting
data line
Prior art date
Application number
KR1020060111153A
Other languages
English (en)
Inventor
백지연
이준우
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060111153A priority Critical patent/KR100740132B1/ko
Priority to JP2007079454A priority patent/JP2008123986A/ja
Priority to US11/728,628 priority patent/US7982386B2/en
Application granted granted Critical
Publication of KR100740132B1 publication Critical patent/KR100740132B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 유기 전계 발광 표시 장치에 관한 것으로서, 본 발명에 따른 유기 전계 발광 표시 장치는 유기 전계 발광 표시 장치는 복수의 화소 영역이 설정되는 기판 부재, 상기 복수의 화소 영역마다 각각 형성된 다수의 박막 트랜지스터, 상기 복수의 화소 영역마다 일측 가장자리를 따라 배열된 데이터 라인, 상기 복수의 화소 영역마다 타측 가장자리를 따라 배열되며 상기 데이터 라인과 실질적으로 평행한 공통 전원 라인, 상기 다수의 박막 트랜지스터 중에서 어느 하나의 박막 트랜지스터와 전기적으로 연결되며 상기 복수의 화소 영역마다 각각 형성된 제1 화소 전극, 상기 제1 화소 전극 상에 형성된 유기막, 그리고 상기 유기막 상에 형성된 제2 화소 전극을 포함하며, 상기 제1 화소 전극은 상기 데이터 라인과 가까운 일측 가장자리가 상기 데이터 라인과 중첩된다.
유기 전계 발광 표시 장치, 화소 전극, 애노드 전극, 박막 트랜지스터

Description

유기 전계 발광 표시 장치 {ORGANIC LIGHT EMITTING DISPLAY}
도 1은 본 발명의 제1 실시예에 따른 유기 전계 발광 표시 장치의 배치도이다.
도 2는 도 1의 Ⅱ-Ⅱ선을 따라 도시한 단면도이다.
도 3은 본 발명의 제2 실시예에 따른 유기 전계 발광 표시 장치의 배치도이다.
* 도면의 주요 부분에 대한 부호의 설명
10 : 제1 박막 트랜지스터 20: 제2 박막 트랜지스터
70 : 발광 소자 80 : 축전 소자
110 : 기판 부재 120 : 버퍼층
132 : 제1 반도체층 135 : 제2 반도체층
140 : 게이트 절연막 151 : 게이트 라인
155 : 게이트 전극 158 : 제1 유지 전극
160 : 층간 절연막 171 : 데이터 라인
172 : 공통 전원 라인 173 : 제1 소스 전극
174 : 제1 드레인 전극 176 : 제2 소스 전극
177 : 제2 드레인 전극 178 : 제2 유지 전극
180 : 평탄화막 190 : 화소 정의막
710 : 제1 화소 전극 720 : 유기층
730 : 제2 화소 전극
본 발명은 유기 전계 발광 표시 장치에 관한 것으로, 보다 상세하게는 박막 트랜지스터의 구동 특성을 향상시킨 유기 전계 발광 표시 장치에 관한 것이다.
근래에 음극선관(cathode ray tube, CRT)의 단점을 극복하여 경량화 및 소형화가 가능한 평판 표시 장치가 차세대 표시 장치로 각광 받고 있다. 이러한 평판 표시 장치의 대표적인 예로 플라즈마 디스플레이 패널(plasma display panel, PDP), 액정 표시 장치(liquid crystal display, LCD), 유기 전계 발광 표시 장치(organic light emitting display) 등이 있다.
유기 전계 발광 표시 장치는 유기 화합물을 발광시켜 화상을 표시하는 자발광형 표시 장치로서, 다른 평판 표시 장치에 비해 넓은 시야각 확보가 가능하며 고해상도 실현이 가능하다. 유기 전계 발광 표시 장치는 구동 방법에 따라 능동 구동(active matrix, AM)형 유기 전계 발광 표시 장치와 수동 구동(passive matrix, PM)형 유기 전계 발광 표시 장치로 구분될 수 있으며, 발광 형식에 따라 전면 발광형, 배면 발광형 및 양면 발광형으로 구분될 수 있다.
화소는 화면을 표시하는 최소단위를 말한다. 능동 구동형 유기 전계 발광 표시 장치에서 화소는 발광하여 화상을 표시하는 유기 발광 소자(Organic Light Emitting Diode)와 유기 발광 소자를 구동하는 회로부를 포함하는 것이 일반적이다.
회로부는 통상적으로 두개 이상의 박막 트랜지스터(thin film transistor, TFT)와 하나의 축전 소자(capacitor)를 포함한다. 두개의 박막 트랜지스터 중에서 하나는 복수의 화소들 중에서 발광시키고자 하는 화소의 유기 발광 소자를 선택하는 작용을 하는 스위칭 소자의 기능을 한다. 그리고 다른 하나의 박막 트랜지스터는 선택된 유기 발광 소자를 발광시키기 위한 구동 전원을 인가하는 구동 소자의 기능을 한다.
유기 발광 소자는 정공 주입 전극인 양(+)극과, 전자 주입 전극인 음(-)극 및 이들 전극 사이에 배치된 유기막을 포함하는 구조를 갖는다.
종래의 유기 전계 발광 표시 장치는 유기 발광 소자에서 발생된 빛이 박막 트랜지스터의 채널 영역에 유입되기 쉬웠다. 이와 같이, 박막 트랜지스터의 채널 영역에 빛이 유입되면, 광 누설 전류(photo leakage current)가 증가되는 문제점이 있었다. 이는 박막 트랜지스터의 구동 특성을 저하시키는 불량의 원인이 된다.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 박막 트랜지스터의 채널 영역에 빛이 유입되는 것을 차단하여 광 누설 전류의 발생을 억제함으로써 박막 트랜지스터의 구동 특성 저하를 방지한 유기 전계 발광 표시 장치를 제공하고자 한다.
전술한 목적을 달성하기 위하여 본 발명에 따른 유기 전계 발광 표시 장치는 복수의 화소 영역이 설정되는 기판 부재, 상기 복수의 화소 영역마다 각각 형성된 다수의 박막 트랜지스터, 상기 복수의 화소 영역마다 일측 가장자리를 따라 배열된 데이터 라인, 상기 복수의 화소 영역마다 타측 가장자리를 따라 배열되며 상기 데이터 라인과 실질적으로 평행한 공통 전원 라인, 상기 다수의 박막 트랜지스터 중에서 어느 하나의 박막 트랜지스터와 전기적으로 연결되며 상기 복수의 화소 영역마다 각각 형성된 제1 화소 전극, 상기 제1 화소 전극 상에 형성된 유기막, 그리고 상기 유기막 상에 형성된 제2 화소 전극을 포함하며, 상기 제1 화소 전극은 상기 데이터 라인과 가까운 일측 가장자리가 상기 데이터 라인과 중첩된다.
상기 데이터 라인과 중첩된 상기 제1 화소 전극의 일측 가장자리는 상기 데이터 라인과 교차 형성될 수 있다.
상기 제1 화소 전극은 상기 공통 전원 라인과 가까우며 상기 일측과 대향하는 타측 가장자리가 상기 공통 전원 라인과 중첩될 수 있다.
상기 데이터 라인과 교차 형성된 상기 제1 화소 전극의 일측 가장자리는 그 끝단이 이웃한 화소 영역에 대응하는 상기 공통 전원 라인과 중첩될 수 있다.
상기 제1 화소 전극은 상기 다수의 박막 트랜지스터와 중첩될 수 있다.
상기 제1 화소 전극은 도전성 반사 물질을 포함한 소재로 만들어지며, 상기 제2 화소 전극은 도전성 투과 물질을 포함한 소재로 만들어질 수 있다.
이에, 박막 트랜지스터의 구동 특성 저하를 방지할 수 있다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
첨부 도면에서는, PMOS 구조의 박막 트랜지스터를 포함한 유기 전계 발광 표시 장치를 도시하고 있다. 그러나 본 발명은 반드시 이에 한정되는 것은 아니며, NMOS 구조 또는 CMOS 구조의 박막 트랜지스터에도 모두 적용될 수 있다.
또한, 첨부 도면에서는, 하나의 화소(화면을 표시하는 최소 단위를 말한다)에 두개의 박막 트랜지스터(thin film transistor, TFT)와 하나의 축전 소자(capacitor)를 구비하는 2Tr-1Cap 구조의 능동 구동(active matrix, AM)형 유기 전계 발광 표시 장치를 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니다. 따라서 유기 전계 발광 표시 장치는 하나의 화소에 셋 이상의 박막 트랜지스터와 둘 이상의 축전 소자를 구비할 수 있으며, 별도의 배선이 더 형성되어 다양한 구조를 갖도록 형성할 수도 있다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 '위에' 또는 '상에' 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 '바로 위에' 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
또한, 설명에 앞서, 여러 실시예에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 제2 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.
도 1은 본 발명의 제1 실시예에 따른 다수의 화소를 갖는 유기 전계 발광 표시 장치(901)에서 하나의 화소를 개략적으로 나타낸다. 도 2는 도 1의 Ⅱ-Ⅱ선 을 따라 도시한 단면을 나타낸다.
도 1에서 도시한 바와 같이, 유기 전계 발광 표시 장치(901)는 하나의 화소에 제1 박막 트랜지스터(10), 제2 박막 트랜지스터(20), 축전 소자(80), 그리고 유기 발광 소자(organic light emitting diode, OLED)(70)를 포함한다. 그리고 유기 전계 발광 표시 장치(901)는 일 방향을 따라 배치되는 게이트 라인(151)과, 게이트 라인(151)과 절연 교차되는 데이터 라인(171) 및 공통 전원 라인(172)을 더 포함한다. 여기서, 게이트 라인(151), 데이터 라인(171) 및 공통 전원 라인(172)에 의해 구획되는 영역은 실질적으로 하나의 화소 영역을 정의한다. 그러나 게이트 라인(151), 데이터 라인(171) 및 공통 전원 라인(172)에 의해 구획되는 영역이 반드시 화소 영역을 정의하는 것은 아니며, 유기 전계 발광 표시 장치(901)의 구동 방식, 즉 전면 발광형인가 아니면 배면 발광형인가에 따라 차이를 가질 수 있다. 또한, 제1 박막 트랜지스터(10), 제2 박막 트랜지스터(20) 및 축전 소자(80)를 포함 한 회로부의 배치 구조에 따라서도 달라질 수 있다. 본 발명에 따른 실시예들에서는 제1 화소 전극(710)이 배치된 영역을 실질적으로 화소 영역으로 정의한다.
데이터 라인(171)은 하나의 화소 영역에서 일측 가장자리를 따라 배열된다. 공통 전원 라인(172)은 하나의 화소 영역에서 타측 가장자리를 따라 배열되며 테이터 라인(171)과 실질적으로 평행하게 배열된다. 즉, 데이터 라인(171)과 공통 전원 라인(172)은 하나의 화소 영역에서 서로 대향하는 양측 가장자리에 배열된다.
유기 발광 소자(70)는 정공 주입 전극인 양(+)극, 전자 주입 전극인 음(-)극, 양극과 음극 사이에 배치된 유기막을 포함하는 구조를 가진다. 정공과 전자가 각각 양극 및 음극으로부터 유기막 내부로 주입된다. 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기상태로부터 기저상태로 떨어질 때 발광이 이루어진다.
축전 소자(80)는 절연막(140)(도 2에 도시)을 사이에 두고 배치된 제1 유지 전극(158)과 제2 유지 전극(178)을 포함한다.
제1 박막 트랜지스터(10) 및 제2 박막 트랜지스터(20)는 각각 게이트 전극(152, 155), 소스 전극(173, 176), 드레인 전극(174, 177) 및 반도체층(131, 132)을 갖는다.
제1 박막 트랜지스터(10)는 발광시키고자 하는 화소를 선택하는 스위칭 소자로 사용된다. 제1 박막 트랜지스터(10)의 제1 게이트 전극(152)은 게이트 라인(151)과 전기적으로 연결되고, 제1 소스 전극(173)은 데이터 라인(171)과 연결되며, 제1 드레인 전극(176)은 축전 소자(80)의 제1 유지 전극(158)과 연결된다.
제2 박막 트랜지스터(20)는 선택된 발광 소자(70)의 유기막(720)(도 2에 도 시)을 발광시키기 위한 구동 전원을 제1 화소 전극(710)에 인가한다. 여기서, 제1 화소 전극(710)은 유기 발광 소자(70)의 양극이 된다. 그러나 본 발명이 반드시 이에 한정되는 것은 아니며, 유기 전계 발광 표시 장치(100)의 구동 방법에 따라 제1 화소 전극(179)이 발광 소자(70)의 음극이 될 수도 있다. 제2 박막 트랜지스터(20)의 제2 게이트 전극(155)은 축전 소자(80)의 제1 유지 전극(158)과 연결되고, 제2 소스 전극(176)은 공통 전원 라인(172)과 연결된다. 그리고 제2 박막 트랜지스터(20)의 제2 드레인 전극(177)은 평탄화막(180)(도 2에 도시)을 사이에 두고 컨택홀(181)을 통해 발광 소자(70)의 제1 화소 전극(710)과 연결된다.
이와 같은 구조에 의하여, 제1 박막 트랜지스터(10)는 게이트 라인(151)에 인가되는 게이트 전압에 의해 구동되어 데이터 라인(171)에 인가되는 데이터 전압을 제2 박막 트랜지스터(20)로 전달하는 역할을 한다. 공통 전원 라인(172)으로부터 제2 박막 트랜지스터(20)에 인가되는 공통 전압과 제1 박막 트랜지스터(10)로부터 전달된 데이터 전압의 차에 해당하는 전압이 축전 소자(80)에 저장되고, 축전 소자(80)에 저장된 전압에 대응하는 전류가 제2 박막 트랜지스터(20)를 통해 유기 발광 소자(70)로 흘러 유기 발광 소자(70)가 발광하게 된다.
또한, 도 1에 도시하지는 않았으나, 개구부를 가지고 각각의 화소를 정의하는 화소 정의막(190)(도 2에 도시)을 더 포함한다.
또한, 제1 화소 전극(710)은 데이터 라인(171)과 가까운 일측 가장자리가 데이터 라인(171)과 중첩된다. 그리고 데이터 라인(171)과 중첩된 제1 화소 전극(710)의 일측 가장자리는 데이터 라인(171)과 교차하여 일측 가장자리의 단부가 이웃한 화소 영역에 대응하는 공통 전원 라인(172)과 중첩된다.
또한, 제1 화소 전극(710)은 공통 전원 라인(172)과 가까운 타측 가장자리가 공통 전원 라인(172)과 중첩된다. 여기서, 제1 화소 전극(710)의 일측 가장자리와 타측 가장자리는 서로 대향한다.
또한, 제1 화소 전극(710)은 제1 박막 트랜지스터(10) 및 제2 박막 트랜지스터(20)와도 중첩된다. 즉, 제1 화소 전극(710)은 제1 박막 트랜지스터(10)와 제2 박막 트랜지스터(20)를 덮는다. 여기서, 제1 화소 전극(710)은 빛을 투과하지 않는 반사형 도전성 물질로 형성된다.
이와 같은 구성에 의하여, 유기 발광 소자(70)에서 발생된 빛이 반사되어 박막 트랜지스터들(10, 20)의 채널 영역에 유입되는 것을 차단할 수 있다. 즉, 유기 발광 소자(70)의 제1 화소 전극(710)이 박막 트랜지스터들(10, 20)을 덮으면서 화소 영역의 경계에서 데이터 라인(171) 및 공통 전원 라인(172)과 중첩되도록 형성된다. 따라서 제1 화소 전극(710)은 유기 발광 소자(70)에서 발생된 빛이 박막 트랜지스터들(10, 20)의 채널 영역에 유입되는 것을 차단한다.
도 2를 참조하여 본 발명의 제1 실시예에 따른 유기 전계 발광 표시 장치(901)의 구조에 대해 더욱 구체적으로 설명한다. 도 2는 제2 박막 트랜지스터(20), 발광 소자(70) 및 축전 소자(80)를 중심으로 도시하고 있다.
이하에서는 제2 박막 트랜지스터(20)를 중심으로 박막 트랜지스터의 구조에 대해 설명한다. 제1 박막 트랜지스터(10)는 그 구조가 제2 박막 트랜지스터(20)와 동일하므로 그 자세한 설명은 생략한다.
도 2에 도시한 바와 같이, 기판 부재(110)는 유리, 석영, 세라믹, 플라스틱 등으로 이루어진 절연성 기판 또는 스테인리스 강 등으로 이루어진 금속성 기판으로 형성된다.
그리고 기판 부재(110) 위에 버퍼층(120)이 형성된다. 버퍼층(120)은 불순 원소의 침투를 방지하며 표면을 평탄화하는 역할을 하는 것으로, 이러한 역할을 수행할 수 있는 다양한 물질로 형성될 수 있다. 그러나 버퍼층(120)은 반드시 필요한 것은 아니며, 기판 부재(110)의 종류 및 공정 조건에 따라 생략될 수도 있다.
버퍼층(120) 위에는 반도체층(132)이 형성된다. 반도체층(132)은 다결정 규소로 형성된다. 여기서 반도체층(132)은 먼저 비정질 규소를 도포하고 패터닝한 다음 이를 결정화하는 방법으로 형성한다. 또한, 반도체층(132)은 불순물이 도핑되지 않은 채널 영역(135)과, 채널 영역(135)의 양 옆으로 p+ 도핑되어 형성된 소스 영역(136) 및 드레인 영역(137)을 포함한다. 이 때, 도핑되는 이온 물질은 붕소(B)와 같은 P형 불순물이며, 주로 B2H6이 사용된다. 여기서, 이러한 불순물은 박막 트랜지스터의 종류에 따라 달라진다.
반도체층(132) 위에는 규소 산화물 또는 규소 질화물로 형성된 게이트 절연막(140)이 형성된다. 게이트 절연막(140) 위에 게이트 전극(155)을 포함하는 게이트 배선이 형성된다. 그리고 도 2에 도시하지는 않았지만, 게이트 배선은 게이트 라인(151)(도 1에 도시), 제1 유지 전극(158)(도 1에 도시) 및 그 밖에 배선을 더 포함한다. 이 때, 게이트 전극(155)은 반도체층(132)의 적어도 일부, 특히 채널 영역(135)과 중첩되도록 형성된다.
도 2에서 도시한 바와 달리, 게이트 배선은 다중층으로 형성될 수 있다. 일예를 들면, 알루미늄 또는 알루미늄 합금을 하부층으로 사용하고 몰리브덴-텅스텐 또는 몰리브덴-텅스텐 나이트라이드를 상부층으로 사용하는 것이다. 이는 하부층으로 배선저항에 의한 신호저항을 막기 위해 비저항이 작은 알루미늄 또는 알루미늄 합금을 사용하고, 상부층으로 화학약품에 의한 내식성이 약하며 쉽게 산화되어 단선이 발생되는 알루미늄 또는 알루미늄 합금의 단점을 보완하기 위해 화학약품에 대한 내식성이 강한 몰리브덴-텅스텐 또는 몰리브덴-텅스텐 나이트라이드를 사용하는 것이다. 근래에는 몰리브덴, 알루미늄, 티타늄, 텅스텐 등이 배선재료로 각광받고 있다.
게이트 절연막(140) 상에는 게이트 전극(155)을 덮는 층간 절연막(160)이 형성된다. 게이트 절연막(140)과 층간 절연막(160)은 반도체층(132)의 소스 영역(136) 및 드레인 영역(137)을 드러내는 컨택홀들(166, 167)을 가지고 있다. 여기서, 소스 영역(136)을 드러내는 컨택홀을 제1 컨택홀(166)이라하고, 드레인 영역(137)을 드러내는 컨택홀을 제2 컨택홀(167)이라 한다.
층간 절연막(160) 위에는 소스 전극(176) 및 드레인 전극(177)을 포함하는 데이터 배선이 형성된다. 그리고 도 2에 도시하지는 않았지만, 데이터 배선은 데이터 라인(171)(도 1에 도시), 공통 전원 라인(172)(도 1에 도시), 제2 유지 전극(178)(도 1에 도시) 및 그 밖에 배선을 더 포함한다. 여기서, 소스 전극(176) 및 드레인 전극(177)은 각각 컨택홀들(166, 167)을 통해 반도체층(132)의 소스 영 역(136) 및 드레인 영역(137)과 연결된다.
또한, 데이터 배선은, 게이트 배선과 마찬가지로, 서로 다른 이종의 재질로 만들어진 다중층으로 형성하여 각 재질이 갖는 단점을 보완할 수 있다.
또한, 게이트 배선 및 데이터 배선의 구조는 본 실시예에 반드시 한정되는 것은 아니다. 따라서 박막 트랜지스터(10, 20) 및 기타 회로 배선의 구조에 따라 다양하게 변형될 수 있다. 즉, 게이트 라인, 데이터 라인, 공통 전원 라인 및 그 밖의 구성이 본 실시예와 다른 층에 형성될 수도 있다.
이와 같이 형성된 반도체층(132), 게이트 전극(155), 소스 전극(176) 및 드레인 전극(177)을 포함하여 박막 트랜지스터(20)가 만들어진다.
층간 절연막(160) 상에는 데이터 배선(176, 177)을 덮는 평탄화막(180)이 형성된다. 평탄화막(180)은 그 위에 형성될 발광 소자(70)의 발광 효율을 높이기 위해 단차를 없애고 평탄화시키는 역할을 한다. 또한, 평탄화막(180)은 드레인 전극(177)의 일부를 노출시키는 컨택홀(181)을 갖는다. 이하에서 드레인 전극(177)의 일부를 노출시키는 컨택홀(181)은 제3 컨택홀이라 한다.
이러한 평탄화막(180)은 평탄화 특성이 우수한 물질로 만들어진다. 평탄화막(180)은 평탄화막(180) 상에 형성될 유기막(720)이 고른 두께를 갖도록 형성할 수 있게 한다. 따라서 균일한 휘도를 갖도록 유기막(720)을 형성할 수 있어 발광 효율을 높일 수 있다. 또한, 평탄화막(180) 상에 형성될 여러 도전층의 단선 및 단락과 같은 불량의 발생을 예방할 수 있다.
평탄화막(180) 위에는 유기 발광 소자(70)의 제1 화소 전극(710)이 형성된 다. 제1 화소 전극(710)은 평탄화막(180)의 제3 컨택홀(181)을 통해 드레인 전극(177)과 연결된다. 그리고 복수의 개구부를 가지고 각각의 화소를 정의하는 화소 정의막(190)이 평탄화막(180) 및 제1 화소 전극(710) 위에 형성된다. 이때, 화소 정의막(190)의 개구부는 제1 화소 전극(710)을 드러낸다.
그리고 화소 정의막(190)의 개구부 내에서 제1 화소 전극(710) 위에는 유기막(720)이 형성되고, 화소 정의막(190) 및 유기막(720) 상에는 제2 화소 전극(730)이 형성된다. 여기서, 제2 화소 전극(730)은 유기 발광 소자(70)의 음극이 된다. 즉, 유기 발광 소자(70)는 제1 화소 전극(710), 유기막(720) 및 제2 화소 전극(730)을 포함한다.
제1 화소 전극(710)은 반사형 도전성 물질로 형성되고, 제2 화소 전극(730)은 투과형 도전성 물질을 포함하여 형성된다. 투과형 도전성 물질로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(산화 아연) 또는 In2O3(Indium Oxide) 등의 물질을 사용할 수 있다.
유기막(720)은 저분자 유기물 또는 고분자 유기물로 이루어진다. 이러한 유기막(720)은 정공 주입층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 발광층, 전자 수송층(electron-transportiong layer, ETL), 그리고 전자 주입층(electron-injection layer, EIL)을 포함하는 다중막으로 형성된다. 즉, 정공 주입층은 양극인 제1 화소 전극(710) 상에 배치되고, 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층된다.
또한, 도 2에는 도시하지 않았으나, 제2 화소 전극(730) 위로 봉지 부재가 더 형성될 수 있다.
도 3을 참조하여 본 발명의 제2 실시예에 따른 유기 전계 발광 표시 장치(902)를 설명한다.
도 3에 도시한 바와 같이, 제1 화소 전극(710)은 데이터 라인(171)과 가까운 일측 가장자리가 데이터 라인(171)과 중첩된다. 그리고 데이터 라인(171)과 중첩된 제1 화소 전극(710)의 일측 가장자리는 데이터 라인(171)과 교차하거나, 도 2에서 도시되지는 않았지만 일측 가장자리의 단부가 데이터 라인과 중첩될 수 있다. 즉, 제1 화소 전극(710)의 일측 가장자리가 이웃한 화소 영역에 대응하는 공통 전원 라인(172)과 중첩되지 않는다.
또한, 제1 화소 전극(710)은 공통 전원 라인(172)과 가까운 타측 가장자리가 공통 전원 라인(172)과 중첩된다. 여기서, 제1 화소 전극(710)의 일측 가장자리와 타측 가장자리는 서로 대향한다.
이와 같은 구성에 의해서도, 유기 발광 소자(70)에서 발생된 빛이 반사되어 박막 트랜지스터들(10, 20)의 채널 영역에 유입되는 것을 차단할 수 있다. 즉, 유기 발광 소자(70)의 제1 화소 전극(710)이 박막 트랜지스터들(10, 20)을 덮으면서 화소 영역의 경계에서 데이터 라인(171) 및 공통 전원 라인(172)과 중첩되도록 형성된다. 따라서 제1 화소 전극(710)은 유기 발광 소자(70)에서 발생된 빛이 박막 트랜지스터들(10, 20)의 채널 영역에 유입되는 것을 차단한다.
본 발명을 앞서 기재한 바에 따라 설명하였지만, 다음에 기재하는 특허청구 범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
이상 설명한 바와 같이 본 발명에 따른 유기 전계 발광 표시 장치는 박막 트랜지스터의 채널 영역에 빛이 유입되는 것을 차단하여 광 누설 전류의 발생을 억제함으로써 박막 트랜지스터의 구동 특성 저하를 방지할 수 있다.
즉, 유기 발광 소자의 제1 화소 전극이 박막 트랜지스터들을 덮으면서 화소 영역의 경계에서 데이터 라인 및 공통 전원 라인과 중첩되도록 형성된다. 따라서 제1 화소 전극은 유기 발광 소자에서 발생된 빛이 반사되어 박막 트랜지스터들의 채널 영역에 유입되는 것을 차단할 수 있다.

Claims (6)

  1. 복수의 화소 영역이 설정되는 기판 부재,
    상기 복수의 화소 영역마다 각각 형성된 다수의 박막 트랜지스터,
    상기 복수의 화소 영역마다 일측 가장자리를 따라 배열된 데이터 라인,
    상기 복수의 화소 영역마다 타측 가장자리를 따라 배열되며 상기 데이터 라인과 실질적으로 평행한 공통 전원 라인,
    상기 다수의 박막 트랜지스터 중에서 어느 하나의 박막 트랜지스터와 전기적으로 연결되며 상기 복수의 화소 영역마다 각각 형성된 제1 화소 전극,
    상기 제1 화소 전극 상에 형성된 유기막, 그리고
    상기 유기막 상에 형성된 제2 화소 전극
    을 포함하며,
    상기 제1 화소 전극은 상기 데이터 라인과 가까운 일측 가장자리가 상기 데이터 라인과 중첩된 유기 전계 발광 표시 장치.
  2. 제1항에서,
    상기 데이터 라인과 중첩된 상기 제1 화소 전극의 일측 가장자리는 상기 데이터 라인과 교차 형성된 유기 전계 발광 표시 장치.
  3. 제2항에서,
    상기 제1 화소 전극은 상기 공통 전원 라인과 가까우며 상기 일측과 대향하는 타측 가장자리가 상기 공통 전원 라인과 중첩된 유기 전계 발광 표시 장치.
  4. 제3항에서,
    상기 데이터 라인과 교차 형성된 상기 제1 화소 전극의 일측 가장자리는 그 끝단이 이웃한 화소 영역에 대응하는 상기 공통 전원 라인과 중첩된 유기 전계 발광 표시 장치.
  5. 제3항에서,
    상기 제1 화소 전극은 상기 다수의 박막 트랜지스터와 중첩된 유기 전계 발광 표시 장치.
  6. 제1항에서,
    상기 제1 화소 전극은 도전성 반사 물질을 포함한 소재로 만들어지며,
    상기 제2 화소 전극은 도전성 투과 물질을 포함한 소재로 만들어진 유기 전계 발광 표시 장치.
KR1020060111153A 2006-11-10 2006-11-10 유기 전계 발광 표시 장치 KR100740132B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060111153A KR100740132B1 (ko) 2006-11-10 2006-11-10 유기 전계 발광 표시 장치
JP2007079454A JP2008123986A (ja) 2006-11-10 2007-03-26 有機電界発光表示装置
US11/728,628 US7982386B2 (en) 2006-11-10 2007-03-26 Organic light emitting display device with opaque electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060111153A KR100740132B1 (ko) 2006-11-10 2006-11-10 유기 전계 발광 표시 장치

Publications (1)

Publication Number Publication Date
KR100740132B1 true KR100740132B1 (ko) 2007-07-16

Family

ID=38498838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060111153A KR100740132B1 (ko) 2006-11-10 2006-11-10 유기 전계 발광 표시 장치

Country Status (3)

Country Link
US (1) US7982386B2 (ko)
JP (1) JP2008123986A (ko)
KR (1) KR100740132B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101764409B1 (ko) * 2017-01-13 2017-08-02 주식회사 라임디스플레이 투명 pcb 기반의 fled 디스플레이 장치 및 이의 제조방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4518123B2 (ja) * 2007-09-12 2010-08-04 ソニー株式会社 表示パネル及びパネル検査装置
KR100932989B1 (ko) 2008-08-20 2009-12-21 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101540341B1 (ko) * 2008-10-17 2015-07-30 삼성전자주식회사 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법
KR102000642B1 (ko) * 2012-12-12 2019-07-17 엘지디스플레이 주식회사 고 휘도 유기발광 다이오드 표시장치
KR102388241B1 (ko) * 2015-12-30 2022-04-19 엘지디스플레이 주식회사 표시 패널과 이를 포함하는 표시 장치 및 표시 장치의 구동 방법
KR20170085157A (ko) * 2016-01-13 2017-07-24 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6245326B2 (ja) * 2016-09-01 2017-12-13 セイコーエプソン株式会社 電気光学装置および電子機器
KR102515814B1 (ko) * 2017-05-25 2023-03-31 삼성디스플레이 주식회사 표시 장치
JP6477838B2 (ja) * 2017-11-16 2019-03-06 セイコーエプソン株式会社 電気光学装置および電子機器
KR102431788B1 (ko) * 2017-12-13 2022-08-10 엘지디스플레이 주식회사 표시장치
KR102513535B1 (ko) 2018-03-14 2023-03-24 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000005852A (ko) * 1998-06-05 2000-01-25 니시무로 타이죠 액정표시장치
KR20030067547A (ko) * 2002-02-06 2003-08-14 가부시키가이샤 히타치세이사쿠쇼 유기 발광 표시 장치
KR20050021718A (ko) * 2003-08-25 2005-03-07 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR20050050015A (ko) * 2003-11-24 2005-05-27 삼성에스디아이 주식회사 유기 전계발광 표시 장치 및 그 제조 방법
KR20060026243A (ko) * 2004-09-20 2006-03-23 삼성에스디아이 주식회사 분할된 화소전극을 구비한 유기전계 발광표시장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858898B1 (en) * 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4592989B2 (ja) 2001-03-26 2010-12-08 株式会社半導体エネルギー研究所 発光装置の作製方法
JP3605823B2 (ja) 2001-08-03 2004-12-22 日本電気株式会社 薄膜トランジスタ・アレイ基板およびアクティブマトリックス型液晶表示装置
KR100834346B1 (ko) 2001-12-28 2008-06-02 엘지디스플레이 주식회사 능동행렬 유기전기발광소자
JP3718770B2 (ja) * 2002-01-11 2005-11-24 株式会社日立製作所 アクティブマトリックス型の表示装置
JP2005099317A (ja) 2003-09-24 2005-04-14 Sharp Corp 表示装置
JP4497881B2 (ja) * 2003-09-30 2010-07-07 三洋電機株式会社 有機ｅｌ素子および有機ｅｌパネル
KR101006436B1 (ko) * 2003-11-18 2011-01-06 삼성전자주식회사 표시 장치용 박막 트랜지스터 표시판
JP4287337B2 (ja) 2003-11-24 2009-07-01 三星モバイルディスプレイ株式會社 有機電界発光表示装置及びその製造方法
KR101026812B1 (ko) * 2003-11-28 2011-04-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR101090245B1 (ko) * 2003-12-10 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판
JP4736013B2 (ja) 2003-12-16 2011-07-27 日本電気株式会社 発光表示装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000005852A (ko) * 1998-06-05 2000-01-25 니시무로 타이죠 액정표시장치
KR20030067547A (ko) * 2002-02-06 2003-08-14 가부시키가이샤 히타치세이사쿠쇼 유기 발광 표시 장치
KR20050021718A (ko) * 2003-08-25 2005-03-07 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR20050050015A (ko) * 2003-11-24 2005-05-27 삼성에스디아이 주식회사 유기 전계발광 표시 장치 및 그 제조 방법
KR20060026243A (ko) * 2004-09-20 2006-03-23 삼성에스디아이 주식회사 분할된 화소전극을 구비한 유기전계 발광표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101764409B1 (ko) * 2017-01-13 2017-08-02 주식회사 라임디스플레이 투명 pcb 기반의 fled 디스플레이 장치 및 이의 제조방법

Also Published As

Publication number Publication date
US7982386B2 (en) 2011-07-19
US20080111475A1 (en) 2008-05-15
JP2008123986A (ja) 2008-05-29

Similar Documents

Publication Publication Date Title
KR100740132B1 (ko) 유기 전계 발광 표시 장치
US10861918B2 (en) Organic light emitting diode display device
JP4206388B2 (ja) 平板ディスプレイ装置
KR100879294B1 (ko) 유기 발광 표시 장치
JP4208854B2 (ja) 電界発光ディスプレイ装置及びその製造方法
KR100581903B1 (ko) 전계 발광 디스플레이 장치
KR100932989B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101073545B1 (ko) 유기 발광 표시 장치
US8003417B2 (en) Organic electroluminescent display device and method of manufacturing the same
US7326966B2 (en) Electroluminescence display device and method of manufacturing the same
US20100193778A1 (en) Organic light emitting diode display and method of manufacturing the same
KR20100081772A (ko) 유기 발광 표시 장치
KR20070056304A (ko) 유기 발광 표시장치 및 이의 제조 방법
KR100728129B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20080074565A (ko) 표시 장치 및 그 제조 방법
KR100778443B1 (ko) 유기 발광 표시 장치
KR100739649B1 (ko) 유기 전계 발광 표시장치 및 이의 제조 방법
KR101717075B1 (ko) 유기전기발광소자
KR100708863B1 (ko) 유기 발광 표시 장치
KR100739645B1 (ko) 유기 발광 표시 장치
KR100749420B1 (ko) 유기 발광 표시 장치
KR100739579B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100786847B1 (ko) 유기 전계 발광 표시 장치
KR100709230B1 (ko) 유기 발광 표시 장치
KR100796665B1 (ko) 유기 전계 발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 13