KR100739649B1 - 유기 전계 발광 표시장치 및 이의 제조 방법 - Google Patents

유기 전계 발광 표시장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR100739649B1
KR100739649B1 KR1020060100480A KR20060100480A KR100739649B1 KR 100739649 B1 KR100739649 B1 KR 100739649B1 KR 1020060100480 A KR1020060100480 A KR 1020060100480A KR 20060100480 A KR20060100480 A KR 20060100480A KR 100739649 B1 KR100739649 B1 KR 100739649B1
Authority
KR
South Korea
Prior art keywords
tft
electrode
source
drain
pixel electrode
Prior art date
Application number
KR1020060100480A
Other languages
English (en)
Inventor
손현철
고무순
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060100480A priority Critical patent/KR100739649B1/ko
Priority to US11/641,844 priority patent/US7576354B2/en
Application granted granted Critical
Publication of KR100739649B1 publication Critical patent/KR100739649B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

소스 드레인 배선이 제1 화소 전극과 동일한 물질로 동일한 층상에 형성되는 유기 전계 발광 표시장치 및 이의 제조 방법을 제공한다. 상기 소스/드레인 배선은 비아를 통해 상기 제1 TFT의 소스 영역에 연결된 제1 TFT용 소스 전극부를 일체로 구비하는 데이터 라인, 상기 제1 TFT의 드레인 영역과 커패시터용 하부 전극을 비아를 통해 서로 연결하는 제1 TFT의 드레인 전극부, 비아를 통해 상기 제2 TFT의 소스 영역에 연결된 제2 TFT용 소스 전극부를 일체로 구비하는 공통 전원 라인, 상기 공통 전원 라인과 일체로 형성되는 커패시터용 상부 전극, 및 상기 제1 화소 전극과 일체로 형성되며 비아를 통해 상기 제2 TFT의 드레인 영역에 연결되는 제2 TFT용 드레인 전극부를 포함한다.
오엘이디, 유기, 발광, 소스, 드레인, 애노드, 공정수, 마스크

Description

유기 전계 발광 표시장치 및 이의 제조 방법{ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE AND METHOD FOR FABRICATING THEREOF}
도 1 내지 도 4는 본 발명의 실시예에 따른 유기 전계 발광 표시장치의 제조 방법을 나타내기 위해 주요부 구성을 개략적으로 나타내는 사시도이다.
도 5는 도 4의 구동 회로 기판에 유기 발광 소자가 형성된 상태를 나타내는 "Ⅴ-Ⅴ" 단면도이다.
도 6은 도 4의 구동 회로 기판에 유기 발광 소자가 형성된 상태를 나타내는 "Ⅵ-Ⅵ" 단면도이다.
본 발명은 유기 전계 발광 표시장치 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 마스크 수 절감 및 공정 감소가 가능하며 IR 드롭을 감소시킨 유기 전계 발광 표시장치 및 이의 제조 방법에 관한 것이다.
최근, 음극선관의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치는 액정 표시장치(LCD: Liquid Crystal Display), 전계 방출 표시장치(FED: Field Emission Display), 플라즈마 표시장 치(PDP: Plasma Display Panel) 및 유기 전계 발광 표시장치(Organic Light Emitting Diode Display Device) 등이 있다.
이 중에서 상기 유기 전계 발광 표시장치는 유기 화합물을 전기적으로 여기시켜 발광시키는 자발광형 표시 소자로서, N×M 개의 유기 발광 소자들을 전압 구동 또는 전류 구동하여 영상을 표현할 수 있도록 되어 있다.
상기 유기 발광 소자는 다이오드 특성을 가져서 유기 발광 다이오드(Organic Light Emitting Diode)라고도 불리며, 이는 정공 주입 전극인 애노드 전극과, 발광층인 유기 박막과 전자 주입 전극인 캐소드 전극의 구조로 이루어져, 각 전극으로부터 각각 정공과 전자를 유기박막 내부로 주입시켜 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기상태로부터 기저상태로 떨어질 때 발광이 이루어진다.
통상적으로, 상기한 유기 전계 발광 표시장치는 구동 회로부가 형성된 구동 회로 기판을 포함한다. 구동 회로 기판에는 버퍼막이 제공되며, 버퍼막 위에는 복수의 박막 트랜지스터(이하, 'TFT'라 한다)들을 포함하는 구동 회로부가 형성된다.
상기 구동 회로부는 한 개의 유기 발광 셀을 구성하는 3개(적색, 녹색, 청색)의 서브 픽셀(sub pixel)에 대해 적어도 2개의 TFT를 각각 구비한다.
상기 2개의 TFT중 하나인 제1 TFT는 복수의 유기 발광 셀들 중에서 발광시키고자 하는 소자를 선택하는 작용을 하는 스위칭 TFT로서, 제1 TFT의 제1 게이트 전극은 스캔 라인과 전기적으로 연결되고, 소스 전극은 스캔 라인과 직교하도록 배치된 데이터 라인과 전기적으로 연결되며, 드레인 전극은 제1 반도체층의 드레인 영역 및 커패시터용 하부 전극에 전기적으로 연결된다.
그리고, 2개의 TFT중 다른 하나인 제2 TFT는 선택된 유기 발광 셀의 발광층을 발광시키기 위한 구동 전원을 인가하는 구동 TFT로서, 제2 TFT의 제2 게이트 전극은 커패시터용 하부 전극에 전기적으로 연결되고, 소스 전극은 공통 전원 라인과 전기적으로 연결되며, 드레인 전극은 유기 발광 소자의 제1 화소 전극과 전기적으로 연결된다.
6개의 TFT를 구비하는 구동 회로부의 경우, 상기한 제2 TFT는 발광 제어용 에미션(emission) TFT일 수 있다.
이에, 서브 픽셀 영역에 상기한 구동 회로부와 유기 발광 소자들을 형성하는 과정에 대해 간략하게 설명하면 다음과 같다.
구동 회로부를 형성하기 위해, 상기 구동 회로 기판의 일면에 버퍼막을 형성한 후, 버퍼막 상부의 제1 TFT 영역과 제2 TFT 영역에 제1 및 제2 반도체층을 각각 형성한다.
여기에서, 상기 제1 및 제2 반도체층은 소스 영역과 드레인 영역 및 채널 영역이 각각 형성된 층, 예컨대 폴리실리콘을 말한다.
그리고, 상기 제1 및 제2 반도체층은 서브 픽셀 영역에 각각 한 개씩 형성한다. 따라서, 구동 회로 기판의 표시 영역에는 서브 픽셀의 2배에 해당하는 반도체층들이 형성된다.
이어서, 제1 반도체층 및 제2 반도체층과 버퍼막 위에 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 게이트 배선을 형성한다.
상기 게이트 배선은 게이트 절연막 상에 형성되는 전도성 물질막들을 총칭하 는 것으로, 여기에서는 제1 TFT의 제1 게이트 전극, 제2 TFT의 제2 게이트 전극, 제1 게이트 전극에 연결되는 스캔 라인, 제2 게이트 전극에 연결되는 커패시터용 하부 전극을 말한다.
계속하여, 복수의 비아홀을 구비하는 층간 절연막을 상기한 구조물 위에 형성하고, 층간 절연막 상에 소스/드레인 배선을 형성한다.
상기 소스/드레인 배선은 층간 절연막 상에 형성되는 전도성 물질막들을 총칭하는 것이다.
여기에서는 제1 TFT의 소스 전극과 드레인 전극, 제2 TFT의 소스 전극과 드레인 전극, 제1 TFT의 소스 전극과 전기적으로 연결되는 데이터 라인, 제2 TFT의 소스 전극과 전기적으로 연결되는 공통 전원 라인 및 공통 전원 라인과 전기적으로 연결되는 커패시터용 상부 전극을 말한다.
이때, 상기 제1 TFT의 드레인 전극은 커패시터용 하부 전극에도 전기적으로 연결한다.
이후, 상기한 구조물 위에 평탄화막을 형성한 후, 평탄화막 위에 유기 발광 소자를 형성한다.
상기 유기 발광 소자는 제1 화소 전극 및 제2 화소 전극과, 이 전극들 사이에 배치되는 발광층(emitting layer; EML)을 포함한다.
여기에서, 통상적으로는 하측의 제1 화소 전극이 애노드 전극으로 작용하고, 상측의 제2 화소 전극이 캐소드 전극으로 작용하며, 하측의 제1 화소 전극은 제2 TFT의 드레인 전극과 전기적으로 연결된다.
그리고, 상기 발광층은 전자 수송층(Electron Transport Layer; ETL)과 정공 수송층(Hole Transport Layer; HTL)을 포함한 다층 구조로 이루어지며, 전자 주입층(Electron Injection Layer; EIL)과 정공 주입층(Hole Injection Layer; HIL)을 더욱 포함할 수 있다.
그런데, 상기한 구성의 유기 전계 발광 표시장치는 소스/드레인 배선과 제1 화소 전극이 각기 다른 층상에 형성된다.
따라서, 층간 절연막 상에 소스/드레인 배선을 형성하기 위한 파인 메탈 마스크(fine metal mask)와 평탄화막 상에 제1 화소 전극을 형성하기 위한 파인 메탈 마스크를 별도로 구비해야 하고, 이들 마스크를 이용한 막 형성 공정을 각각 실시해야 하므로, 유기 전계 발광 표시장치의 제조 원가를 절감하는 데 한계가 있다.
또한, 상기한 층간 절연막 상의 소스/드레인 배선은 통상적으로 Ti/Al/Ti로 이루어진다.
그런데, 상기 Al은 비저항이 2.2×10-6Ω.㎝이므로, Al을 포함하는 공통 전원 라인은 비교적 큰 저항값을 나타내게 된다.
따라서, 공통 전원 라인을 따라 IR 드롭(drop)이 발생하게 되면, IR 드롭으로 인해 휘도 불균일 및 크로스 토크의 문제점이 야기되며, 이러한 문제점은 유기 전계 발광 표시장치의 대면적화가 진행될수록 더욱 크게 발생된다.
본 발명은 상기한 문제점을 해결하기 위한 것으로서, 그 목적은 마스크 수 절감 및 공정 감소가 가능한 유기 전계 발광 표시장치 및 이의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 IR 드롭을 감소시킨 유기 전계 발광 표시장치 및 이의 제조 방법을 제공하는 것이다.
상기한 목적을 달성하기 위하여 본 발명은, 비아를 통해 상기 제1 TFT의 소스 영역에 연결된 제1 TFT용 소스 전극부를 일체로 구비하는 데이터 라인, 상기 제1 TFT의 드레인 영역과 커패시터용 하부 전극을 비아를 통해 서로 연결하는 제1 TFT의 드레인 전극부, 비아를 통해 상기 제2 TFT의 소스 영역에 연결된 제2 TFT용 소스 전극부를 일체로 구비하는 공통 전원 라인, 상기 공통 전원 라인과 일체로 형성되는 커패시터용 상부 전극, 및 상기 제1 화소 전극과 일체로 형성되며 비아를 통해 상기 제2 TFT의 드레인 영역에 연결되는 제2 TFT용 드레인 전극부를 포함하는 소스/드레인 배선이 제1 화소 전극과 동일한 물질로 동일한 층상에 형성되는 유기 전계 발광 표시장치를 제공한다.
본 발명의 실시예에 의하면, 상기한 소스/드레인 배선 및 제1 화소 전극은 평탄화막 상에 형성될 수 있다.
이러한 구성에 의하면, 한 개의 파인 메탈 마스크를 이용한 한번의 막 형성 공정으로 상기한 소스/드레인 배선 및 제1 화소 전극을 동시에 형성할 수 있으므로, 마스크 수 및 공정수를 절감할 수 있다.
상기 소스/드레인 배선 및 제1 화소 전극은 발광 방식에 따라 투과 또는 반 투과성 도전 물질로 형성되거나, 반사성 도전 물질로 형성될 수 있다.
즉, 배면 발광 방식의 경우, 상기 소스/드레인 배선 및 제1 화소 전극은 인듐 틴 옥사이드(ITO) 또는 인듐 징크 옥사이드(IZO)을 포함하는 투과 또는 반투과성 도전 물질로 형성될 수 있다.
그리고, 전면 발광 방식의 경우, 상기 소스/드레인 배선 및 제1 화소 전극은 Ag를 포함하는 반사성 도전 물질로 형성될 수 있다.
예컨대, 상기 소스/드레인 배선 및 제1 화소 전극은 ITO/Ag/ITO의 3중막 구조로 형성될 수 있다.
상기한 전면 발광 방식의 유기 전계 발광 표시장치는 공통 전원 라인이 Ag를 포함하므로, 공통 전원 라인을 따라 발생하는 IR 드롭을 감소시킬 수 있는 효과가 있다.
이하, 첨부도면을 참조하여 본 발명의 실시예를 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
이하의 실시예를 설명함에 있어서, 층, 막 등의 부분이 다른 부분의 "상에" 형성된다고 할 때, 이는 다른 부분의 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
그리고, 이하의 실시예는 2개의 TFT와 1개의 커패시터로 이루어지는 2Tr-1Cap 구조의 구동 회로부를 예로 들어 설명하지만, 본 발명은 구동 회로부의 구조 에 제약을 받지 않으며, 상기 구동 회로부는 제품(application)에 따라 다양한 형태로 변형이 가능하다.
도 1 내지 도 4는 본 발명의 실시예에 따른 유기 전계 발광 표시장치의 제조 방법을 나타내기 위해 주요부 구성을 개략적으로 나타내는 사시도이고, 도 5는 도 4의 "Ⅴ-Ⅴ" 단면도이며, 도 6은 도 4의 "Ⅵ-Ⅵ" 단면도이다.
여기에서, 상기 도 5 및 도 6은 도 4의 구동 회로 기판에 발광 소자를 형성한 것으로 가정하고 도시하였다.
본 발명의 실시예에 따른 유기 전계 발광 표시장치는 구동 회로 기판(10)을 구비한다.
상기 구동 회로 기판(10)으로는 투명한 재질의 글라스 기판 또는 불투명한 재질의 수지재 기판을 사용할 수 있으며, 휘어질 수 있을 정도의 얇은 금속재 기판도 사용이 가능하다.
도면의 간략화를 위해, 도 1 내지 도 4에는 한 개의 서브 픽셀 영역 중 구동 회로부가 형성되는 영역의 구동 회로 기판만 도시하였다.
이를 참조로 하여 본 발명의 실시예를 설명하면, 도 1에 도시한 바와 같이 구동 회로 기판(10)에 버퍼막(20)을 형성하고, 버퍼막(20) 상부의 제1 TFT 영역과 제2 TFT 영역에 제1 반도체층(110)과 제2 반도체층(210)을 각각 형성한다.
여기에서, 상기한 제1 및 제2 반도체층(110,210)은 소스 영역(112,212)과 드레인 영역(114,214) 및 채널 영역(116,216)을 각각 구비하는 폴리실리콘을 말한다.
이어서, 도 2에 도시한 바와 같이 게이트 절연막(22)을 형성하고, 게이트 절 연막(22) 상에 제1 게이트 전극(120), 이 전극과 일체로 형성되는 스캔 라인(310), 제2 게이트 전극(220) 및 이 전극과 일체로 형성되는 커패시터(320)용 하부 전극(322)을 각각 형성한다.
계속하여, 도 3 및 도 4에 도시한 바와 같이 층간 절연막(24)을 형성하고, 층간 절연막(24) 상에 평탄화막(26)을 형성한다.
이어서, 제1 TFT용 소스 전극부(332)를 구비하는 데이터 라인(330), 제2 TFT용 소스 전극부(342)를 구비하는 공통 전원 라인(340), 제1 TFT용 드레인 전극부(350), 커패시터(320)용 상부 전극(324), 제2 TFT용 드레인 전극부(412)를 구비하는 제1 화소 전극(410)을 상기 평탄화막(26) 상에 형성한다.
여기에서, 제1 TFT용 소스 전극부(332)를 일체로 구비하는 데이터 라인(330), 제1 TFT의 드레인 전극부(350), 제2 TFT용 소스 전극부(342)를 일체로 구비하는 공통 전원 라인(340), 커패시터용 상부 전극(324), 및 제2 TFT용 드레인 전극부(412)는 본 발명의 실시예에 따른 소스/드레인 배선을 구성한다.
상기한 소스/드레인 배선과 제1 화소 전극(410)은 발광 방식에 따라 다양한 종류의 물질로 형성될 수 있다.
즉, 배면 발광 방식의 경우에는 상기 소스/드레인 배선 및 제1 화소 전극이 인듐 틴 옥사이드(ITO) 또는 인듐 징크 옥사이드(IZO)을 포함하는 투과 또는 반투과성 도전 물질로 형성될 수 있다.
그리고, 전면 발광 방식의 경우에는 상기 소스/드레인 배선 및 제1 화소 전극이 Ag를 포함하는 반사성 도전 물질로 형성될 수 있다.
예컨대, 상기 소스/드레인 배선 및 제1 화소 전극은 ITO/Ag/ITO의 3중막 구조로 형성될 수 있다.
상기 데이터 라인(330)은 스캔 라인(310)과 직교하는 방향으로 제공하며, 제1 소스 전극부(332)를 구비하는 형상으로 형성한다.
이때, 상기 제1 소스 전극부(332)는 제1 TFT의 소스 영역(112)과 비아(334)를 통해 전기적으로 연결한다.
그리고, 제1 TFT용 드레인 전극부(350)는 비아(352)를 통해 제1 TFT의 드레인 영역(114)과 전기적으로 연결하며, 또 다른 비아(354)를 통해 커패시터용 하부 전극(322)과 전기적으로 연결한다.
그리고, 상기 공통 전원 라인(340)은 스캔 라인(310)과 직교하는 방향으로 상기 데이터 라인(330)과 마주보는 위치에 형성한다.
이때, 상기 공통 전원 라인(340)은 제2 TFT용 소스 전극부(342) 및 커패시터용 상부 전극(324)을 구비하는 형상으로 형성하고, 상기 제2 TFT용 소스 전극부(342)는 제2 TFT의 소스 영역(212)과 비아(344)를 통해 전기적으로 연결한다.
한편, 제1 화소 전극(410)은 제2 TFT용 드레인 전극부(412)를 구비하는 형상으로 형성하고, 제2 드레인 전극부(412)는 제2 TFT의 드레인 영역(214)과 비아(414)를 통해 전기적으로 연결한다.
이후, 화소 정의막(440)을 형성하여 상기 제1 화소 전극(410)을 노출시키고, 제1 화소 전극(410) 위에 유기 발광층(420) 및 제2 화소 전극(430)을 형성하여 유기 발광 소자(400)를 형성한다.
여기에서, 상기 제2 화소 전극(430)은 전자 주입 전극으로서의 캐소드 전극이며, 제1 화소 전극(410)은 정공 주입 전극으로서의 애노드 전극이다. 물론, 제품 사양에 따라 상기 제1 화소 전극 및 제2 화소 전극은 서로 바뀔 수도 있다.
상기한 공정에 따라 구동 회로 기판(10)의 구조물들을 모두 형성한 후에는 도시하지 않은 인캡 글라스 또는 메탈 캡을 사용하거나 봉지용 박막을 형성하여 봉지 작업을 진행한다.
이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
이러한 구성의 실시예에 의하면, 소스/드레인 배선이 제1 화소 전극과 동일한 물질로 동일한 층상에 형성된다. 따라서, 한 개의 파인 메탈 마스크를 이용한 한번의 막 형성 공정으로 상기한 소스/드레인 배선 및 제1 화소 전극을 동시에 형성할 수 있으므로, 마스크 수 및 공정수를 절감할 수 있다.
또한, 게이트 배선 및 제1 화소 전극을 Ag를 포함하는 물질, 예컨대 ITO/Ag/ITO로 형성하는 경우에는 공통 전원 라인의 비저항이 1.62×10-6Ω.㎝이므로, 종래에 공통 전원 라인을 구성하던 Al에 비해 비저항이 낮다.
따라서, Ag를 포함하는 전극 형성 물질로 이루어진 공통 전원 라인(340)은 Al을 포함하는 물질로 이루어지는 경우에 비해 IR 드롭을 감소시킬 수 있으므로, 불필요하게 낭비되는 전압을 줄일 수 있어 소비전력을 감소시킬 수 있고, 수직 크로스 토크를 억제하여 화질을 개선할 수 있다.
이상에서 설명한 바와 같이 본 발명의 실시예에 따른 유기 전계 발광 표시장치는 마스크 수 및 공정수를 절감할 수 있어 제조 원가를 줄일 수 있다.
또한, 공통 전원 라인에서 발생하는 IR 드롭을 감소시킬 수 있으므로, 불필요하게 낭비되는 전압을 줄일 수 있어 소비전력을 감소시킬 수 있고, 수직 크로스 토크를 억제하여 화질을 개선할 수 있는 등의 효과가 있다.

Claims (12)

  1. 구동 회로 기판의 서브 픽셀 영역에 각각 배치되는 제1 TFT 및 제2 TFT를 포함하는 구동 회로부;
    하측에 배치되는 제1 화소 전극과, 이 전극의 상측에 배치되는 제2 화소 전극 및 이 전극들 사이에 배치된 발광층을 포함하며, 상기 구동 회로부의 상부에 배치되는 유기 발광 소자; 및
    상기 제1 화소 전극과 동일한 물질로 동일한 층상에 형성되는 소스/드레인 배선
    을 포함하며, 상기 소스/드레인 배선은,
    비아를 통해 상기 제1 TFT의 소스 영역에 연결된 제1 TFT용 소스 전극부를 일체로 구비하는 데이터 라인;
    상기 제1 TFT의 드레인 영역과 커패시터용 하부 전극을 비아를 통해 서로 연결하는 제1 TFT의 드레인 전극부;
    비아를 통해 상기 제2 TFT의 소스 영역에 연결된 제2 TFT용 소스 전극부를 일체로 구비하는 공통 전원 라인;
    상기 공통 전원 라인과 일체로 형성되는 커패시터용 상부 전극; 및
    상기 제1 화소 전극과 일체로 형성되며 비아를 통해 상기 제2 TFT의 드레인 영역에 연결되는 제2 TFT용 드레인 전극부
    를 포함하는 유기 전계 발광 표시장치.
  2. 제 1항에 있어서,
    상기한 소스/드레인 배선 및 제1 화소 전극이 평탄화막 상에 형성되는 유기 전계 발광 표시장치.
  3. 제 1항 또는 제 2항에 있어서,
    상기 소스/드레인 배선 및 제1 화소 전극이 투과 또는 반투과성 도전 물질로 형성되는 유기 전계 발광 표시장치.
  4. 제 3항에 있어서,
    상기 투과 또는 반투과성 도전 물질이 인듐 틴 옥사이드(ITO) 또는 인듐 징크 옥사이드(IZO)을 포함하는 유기 전계 발광 표시장치.
  5. 제 1항 또는 제 2항에 있어서,
    상기 소스/드레인 배선 및 제1 화소 전극이 반사성 도전 물질을 포함하는 유기 전계 발광 표시장치.
  6. 제 5항에 있어서,
    상기 반사성 도전 물질이 Ag를 포함하는 유기 전계 발광 표시장치.
  7. 제 6항에 있어서,
    상기 소스/드레인 배선 및 제1 화소 전극이 ITO/Ag/ITO로 형성되는 유기 전계 발광 표시장치.
  8. 구동 회로 기판;
    소스 영역과 드레인 영역 및 채널 영역을 구비하며, 구동 회로 기판의 서브 픽셀 영역에 배치되는 제1 TFT의 제1 반도체층 및 제2 TFT의 제2 반도체층;
    상기 제1 반도체층 및 제2 반도체층을 덮는 게이트 절연막;
    제1 TFT의 제1 게이트 전극 및 제2 TFT의 제2 게이트 전극, 상기 제1 게이트 전극과 전기적으로 연결되는 스캔 라인 및 상기 제2 게이트 전극과 전기적으로 연결되는 커패시터용 하부 전극을 포함하며, 상기 게이트 절연막 상에 형성되는 게이트 배선;
    상기 게이트 배선 및 게이트 절연막을 덮는 층간 절연막;
    상기 층간 절연막을 덮는 평탄화막;
    동일한 물질로 상기 평탄화막 상에 형성되는 소스/드레인 배선 및 제1 화소 전극
    을 포함하며, 상기 소스/드레인 배선은,
    비아를 통해 상기 제1 TFT의 소스 영역에 연결된 제1 TFT용 소스 전극부를 일체로 구비하는 데이터 라인;
    상기 제1 TFT의 드레인 영역과 커패시터용 하부 전극을 비아를 통해 서로 연 결하는 제1 TFT의 드레인 전극부;
    비아를 통해 상기 제2 TFT의 소스 영역에 연결된 제2 TFT용 소스 전극부를 일체로 구비하는 공통 전원 라인;
    상기 공통 전원 라인과 일체로 형성되는 커패시터용 상부 전극; 및
    상기 제1 화소 전극과 일체로 형성되며 비아를 통해 상기 제2 TFT의 드레인 영역에 연결되는 제2 TFT용 드레인 전극부
    를 포함하는 유기 전계 발광 표시장치.
  9. 제 8항에 있어서,
    상기 제1 화소 전극은 애노드 전극으로 이루어지는 유기 전계 발광 표시장치.
  10. 제 9항에 있어서,
    상기 소스/드레인 배선 및 제1 화소 전극이 인듐 틴 옥사이드(ITO) 또는 인듐 징크 옥사이드(IZO)로 형성되는 유기 전계 발광 표시장치.
  11. 제 9항에 있어서,
    상기 소스/드레인 배선 및 제1 화소 전극이 Ag를 포함하는 다층 박막 구조로 이루어지는 유기 전계 발광 표시장치.
  12. 구동 회로 기판의 서브 픽셀 영역에 제1 TFT의 제1 반도체층 및 제2 TFT의 제2 반도체층을 형성하는 단계;
    게이트 절연막을 형성하는 단계;
    제1 TFT의 제1 게이트 전극 및 이 전극과 연결되는 스캔 라인과, 제2 TFT의 제2 게이트 전극 및 이 전극과 연결되는 커패시터용 하부 전극을 형성하는 단계;
    층간 절연막을 형성하는 단계;
    평탄화막을 형성하는 단계;
    소스/드레인 배선 및 제1 화소 전극을 동일한 물질로 형성하는 단계; 및
    제1 화소 전극 상에 유기 발광층 및 제2 화소 전극을 순차적으로 적층하는 단계
    를 포함하며, 상기 소스/드레인 배선은,
    비아를 통해 상기 제1 TFT의 소스 영역에 연결된 제1 TFT용 소스 전극부를 일체로 구비하는 데이터 라인;
    상기 제1 TFT의 드레인 영역과 커패시터용 하부 전극을 비아를 통해 서로 연결하는 제1 TFT의 드레인 전극부;
    비아를 통해 상기 제2 TFT의 소스 영역에 연결된 제2 TFT용 소스 전극부를 일체로 구비하는 공통 전원 라인;
    상기 공통 전원 라인과 일체로 형성되는 커패시터용 상부 전극; 및
    상기 제1 화소 전극과 일체로 형성되며 비아를 통해 상기 제2 TFT의 드레인 영역에 연결되는 제2 TFT용 드레인 전극부
    를 포함하는 유기 전계 발광 표시장치의 제조 방법.
KR1020060100480A 2005-12-20 2006-10-16 유기 전계 발광 표시장치 및 이의 제조 방법 KR100739649B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060100480A KR100739649B1 (ko) 2006-10-16 2006-10-16 유기 전계 발광 표시장치 및 이의 제조 방법
US11/641,844 US7576354B2 (en) 2005-12-20 2006-12-20 Organic light emitting diode display and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060100480A KR100739649B1 (ko) 2006-10-16 2006-10-16 유기 전계 발광 표시장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR100739649B1 true KR100739649B1 (ko) 2007-07-13

Family

ID=38504346

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060100480A KR100739649B1 (ko) 2005-12-20 2006-10-16 유기 전계 발광 표시장치 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR100739649B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502488B2 (en) 2014-09-15 2016-11-22 Samsung Display Co., Ltd. Organic light emitting diode display device and manufacturing method thereof
KR101942489B1 (ko) * 2012-10-17 2019-01-28 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치
US10388712B2 (en) 2014-10-27 2019-08-20 Samsung Display Co., Ltd. Organic light emitting diode display device for reducing defects due to an overlay change

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001109395A (ja) 1999-10-01 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
JP2003295792A (ja) 2002-01-29 2003-10-15 Internatl Business Mach Corp <Ibm> 有機ｌｅｄデバイスおよびその製造方法
JP2004055529A (ja) 2002-05-28 2004-02-19 Seiko Epson Corp 発光装置および電子機器
KR20060059745A (ko) * 2004-11-29 2006-06-02 삼성에스디아이 주식회사 제 2 전극 전원공급라인을 갖는 유기전계발광소자 및 그의제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001109395A (ja) 1999-10-01 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
JP2003295792A (ja) 2002-01-29 2003-10-15 Internatl Business Mach Corp <Ibm> 有機ｌｅｄデバイスおよびその製造方法
JP2004055529A (ja) 2002-05-28 2004-02-19 Seiko Epson Corp 発光装置および電子機器
KR20060059745A (ko) * 2004-11-29 2006-06-02 삼성에스디아이 주식회사 제 2 전극 전원공급라인을 갖는 유기전계발광소자 및 그의제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101942489B1 (ko) * 2012-10-17 2019-01-28 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치
US9502488B2 (en) 2014-09-15 2016-11-22 Samsung Display Co., Ltd. Organic light emitting diode display device and manufacturing method thereof
US10388712B2 (en) 2014-10-27 2019-08-20 Samsung Display Co., Ltd. Organic light emitting diode display device for reducing defects due to an overlay change
US11765938B2 (en) 2014-10-27 2023-09-19 Samsung Display Co., Ltd. Organic light emitting diode display device for reducing defects due to an overlay change

Similar Documents

Publication Publication Date Title
US8247968B2 (en) Electroluminescence display device having electrode power supply line
US9647046B2 (en) Organic light emitting diode display having high aperture ratio and method for manufacturing the same
KR100739065B1 (ko) 유기 발광 표시장치 및 이의 제조 방법
JP4206388B2 (ja) 平板ディスプレイ装置
US8866706B2 (en) Organic electroluminescent display device and manufacturing method of the same
US7397179B2 (en) Flat panel display having reduced line resistance
KR101864332B1 (ko) 유기발광소자
KR100740132B1 (ko) 유기 전계 발광 표시 장치
KR20130097510A (ko) 유기전계발광표시장치
US11081538B2 (en) Organic light emitting diode display device having a circuit structure buried in a substrate thereof
KR20170113866A (ko) 디스플레이장치
KR20200031194A (ko) 유기 발광 표시 장치
KR20110015757A (ko) 유기전계발광 표시장치 및 그 제조방법
KR20110023996A (ko) 유기전계발광 표시장치
KR100739574B1 (ko) 유기 발광 표시장치 및 이의 제조 방법
KR100739649B1 (ko) 유기 전계 발광 표시장치 및 이의 제조 방법
KR102043825B1 (ko) 대면적 상부 발광형 유기발광 다이오드 표시장치
KR20210018591A (ko) 표시 장치
KR100778443B1 (ko) 유기 발광 표시 장치
KR101717075B1 (ko) 유기전기발광소자
KR20170076190A (ko) 유기발광소자
KR102717012B1 (ko) 유기 발광 표시 장치
KR101222985B1 (ko) 유기 발광 소자
KR101322139B1 (ko) 유기전계발광소자 및 이의 화소 구조
KR100709230B1 (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 13