KR101090245B1 - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR101090245B1
KR101090245B1 KR1020030089490A KR20030089490A KR101090245B1 KR 101090245 B1 KR101090245 B1 KR 101090245B1 KR 1020030089490 A KR1020030089490 A KR 1020030089490A KR 20030089490 A KR20030089490 A KR 20030089490A KR 101090245 B1 KR101090245 B1 KR 101090245B1
Authority
KR
South Korea
Prior art keywords
data line
gate
line
drain electrode
thin film
Prior art date
Application number
KR1020030089490A
Other languages
English (en)
Other versions
KR20050056467A (ko
Inventor
김경욱
김범준
김성만
안병재
송영구
공향식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030089490A priority Critical patent/KR101090245B1/ko
Priority to TW093133242A priority patent/TWI360012B/zh
Priority to CNB2004100911133A priority patent/CN100419552C/zh
Priority to US11/008,720 priority patent/US7223997B2/en
Priority to JP2004357576A priority patent/JP4722468B2/ja
Publication of KR20050056467A publication Critical patent/KR20050056467A/ko
Priority to US11/749,426 priority patent/US7501655B2/en
Application granted granted Critical
Publication of KR101090245B1 publication Critical patent/KR101090245B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate

Abstract

박막 트랜지스터 표시판에는 절연 기판 위에 게이트 전극을 가지는 게이트선이 형성되어 있고, 게이트선을 덮는 게이트 절연막 상부에는 게이트 전극과 중첩하는 반도체층이 형성되어 있다. 게이트 절연막 상부에는 게이트선과 교차하며 소스 전극을 가지는 데이터선 및 데이터선과 분리되어 있는 드레인 전극이 형성되어 있고, 데이터선 및 드레인 전극과 동일한 층에는 광차단용 도전체가 데이터선과 나란히 형성되어 있다. 그 상부에는 드레인 전극 일부를 드러내는 접촉 구멍을 가지며 유기 절연 물질로 이루어진 보호막이 형성되어 있고, 보호막 상부에는 접촉 구멍을 통하여 드레인 전극과 연결되어 있는 화소 전극이 형성되어 있다. 이때, 데이터선은 서로 이웃하는 화소 영역의 화소 전극 중 하나와 완전히 중첩되어 있다.
화소전극, 스티치, 기생용량, 데이터선

Description

박막 트랜지스터 표시판{THIN FILM TRANSISTOR ARRAY PANEL AND METHOD FOR MANUFACTURING THE PANEL}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판이고,
도 2는 도 1에 도시한 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이고,
도 3은 도 1에 도시한 박막 트랜지스터 표시판을 III-III' 선을 따라 잘라 도시한 단면도이고,
도 4 및 도 5는 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 구조를 도시한 단면도이고,
도 6, 도 8, 도 10 및 도 12는 도 1 내지 도 3에 도시한 박막 트랜지스터 표시판을 제조하는 방법의 중간 단계에서의 박막 트랜지스터 표시판의 배치도로서 그 순서에 따라 나열한 것이고,
도 7, 도 9, 도 11 및 도 13은 각각 도 6, 도 8, 도 10 및 도 12에 도시한 박막 트랜지스터 표시판을 VII-VII' 선, IX-IX' 선, XI-XI' 선 및 XIII-XIII' 선을 따라 절단한 단면도이고,
도 14는 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 15a 및 도 15b 각각 도 14에 도시한 박막 트랜지스터 표시판을 XVa-XVa' 선 및 XVb-XVb' 선을 따라 잘라 도시한 단면도이고,
도 16은 본 발명의 다른 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 17a 및 17b는 각각 도 16에서 XVIIa-XVIIa' 선 및 XVIIb-XVIIb' 선을 따라 잘라 도시한 단면도이며,
도 18a 및 18b는 각각 도 16에서 XVIIa-XVIIa' 선 및 XVIIb-XVIIb' 선을 따라 잘라 도시한 단면도로서, 도 17a 및 도 17b 다음 단계에서의 단면도이고,
도 19a 및 19b는 각각 도 16에서 XVIIa-XVIIa' 선 및 XVIIb-XVIIb' 선을 따라 잘라 도시한 단면도로서, 도 18a 및 도 18b 다음 단계에서의 단면도이고,
도 20은 도 19a 및 도 19b의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 21a 및 21b는 각각 도 20에서 XXIa-XXIa' 선 및 XXIb-XXIb' 선을 따라 잘라 도시한 단면도이고,
도 22는 도 21a 및 도 21b의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 23a 및 23b는 각각 도 22에서 XXIIIa-XXIIIa' 선 및 XXIIIb-XXIIIb' 선을 따라 잘라 도시한 단면도이고,
도 24는 본 발명의 또 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스 터 표시판이고,
도 25는 도 24에 도시한 박막 트랜지스터 표시판을 XXV-XXV' 선을 따라 잘라 도시한 단면도이다.
110 : 기판 121 : 게이트선
124 : 게이트 전극 140 ; 게이트 절연막
151, 154 : 반도체 161, 163, 165 : 저항성 접촉 부재
171 : 데이터선 173 : 소스 전극
175 : 드레인 전극 180 : 보호막
181, 182, 185 : 접촉 구멍 190 : 화소 전극
81, 82 : 접촉 보조 부재
본 발명은 박막 트랜지스터 표시판에 관한 것으로, 더욱 상세하게는 액정 표시 장치의 한 기판으로 사용하는 박막 트랜지스터 표시판에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 액정층을 통과하는 빛의 투과율을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표 시판에 각각 구비되어 있는 것이다. 이중에서도 한 표시판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조의 액정 표시 장치가 주류이다. 이 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선을 표시판에 설치한다.
이러한 액정 표시 장치용 표시판의 제조 방법에서는 마스크를 이용한 사진 식각 공정으로 패터닝하여 배선용 박막 또는 배선을 드러내는 절연막의 접촉구 등의 패턴을 형성하는데, 하나의 모 기판(mother)에는 여러 장의 표시 장치용 표시판이 만들어지며, 사진 식각 공정을 통하여 패턴을 완성한 다음에는 모 기판을 다수의 표시판으로 각각 분리한다.
사진 식각 공정에서 마스크 크기보다 모 기판에서 패턴이 형성되는 액티브 영역(active area)이 큰 경우에 이 액티브 영역에 패턴을 형성하기 위해서는 액티브 영역을 분할하여 스텝 앤 리피트(step and repeat) 공정을 수행하는 분할 노광이 필요하다. 이 경우 실제의 숏은 마스크의 전이(shift), 회전(rotation), 비틀림(distortion) 등의 왜곡이 발생하기 때문에 숏 사이가 정확히 정렬되지 않아 숏 사이의 각 배선과 화소 전극 사이에 기생 용량의 차이가 생기거나 패턴 위치의 차이가 생기게 된다. 이러한 기생 용량의 차이와 패턴 위치의 차이는 각 영역의 전기적인 특성의 차이와 개구율의 차이를 초래하기 때문에, 결국 숏간의 경계 부분에 서 화면 밝기의 차이를 초래하게 되어 스티치 불량 등의 문제점을 야기한다.
본 발명이 이루고자 하는 기술적 과제는 스티치 불량을 방지할 수 있는 박막 트랜지스터 표시판을 제공하는 것이다.
이러한 문제점을 해결하기 위하여 본 발명에 따른 박막 트랜지스터 표시판에는 데이터선이 서로 이웃하는 화소 전극 중 하나에 완전히 중첩하고 있으며, 서로 이웃하는 화소 전극 사이에는 플로팅되어 있는 도전체가 화소 전극과 중첩하여 배치되어 있다.
더욱 상세하게, 본 발명의 실시예에 따른 박막 트랜지스터 표시판에는 절연 기판 위에 게이트선이 형성되어 있고, 게이트선을 덮는 게이트 절연막 상부에는 반도체층이 형성되어 있다. 게이트 절연막 상부에는 게이트선과 교차하는 데이터선 및 데이터선과 분리되어 있는 드레인 전극이 형성되어 있고, 데이터선 및 드레인 전극 상부에는 드레인 전극 일부를 드러내는 제1 접촉 구멍을 가지는 절연막이 형성되어 있고, 절연막 상부에는 제1 접촉 구멍을 통하여 드레인 전극과 연결되어 있는 화소 전극이 형성되어 있다. 이때, 데이터선은 서로 이웃하는 화소 영역의 화소 전극 중 하나와 완전히 중첩되어 있다.
이러한 박막 트랜지스터 표시판은 화소 전극의 가장자리와 중첩하며 데이터선과 나란히 배치되어 있는 도전체를 더 포함하며, 화소 전극의 경계선은 도전체의 상부에 위치하는 것이 바람직하다.
절연막은 유기 절연 물질로 이루어질 수 있으며, 절연막은 색 필터를 포함할 수 있으며, 색 필터의 상부 또는 하부에 형성되어 있는 보호막을 포함할 수 있다.
절연막은 데이터의 끝 부분 또는 게이트 절연막과 함께 게이트선의 끝 부분을 드러내는 제2 접촉 구멍을 가지며, 화소 전극과 동일한 층으로 형성되어 있으며, 제2 접촉 구멍을 통하여 데이터선의 끝 부분 또는 게이트선의 끝 부분과 각각 연결되어 있는 접촉 보조 부재를 더 포함하는 것이 바람직하다. 제2 접촉 구멍에서 게이트선의 끝 부분 또는 데이터선의 끝 부분의 경계선이 드러나 있을 수 있다.
채널부를 제외한 반도체층은 데이터선 및 드레인 전극과 동일한 모양을 가질 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 도 1 내지 도 3을 참고로 하여 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이고, 도 3은 도 1의 박막 트랜지스터 표시판에서 III-III' 선을 따라 도시한 단면도이다.
절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 주로 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(gate electrode)(124)을 이룬다. 또한 각 게이트선의 다른 일부는 아래 방향으로 돌출하여 복수의 확장부 (expansion)(127)를 이룬다.
게이트선(121)은 물리적 성질이 다른 두 개의 막, 즉 하부막(121p)과 그 위의 상부막(121q)을 포함한다. 상부막(121q)은 게이트 신호의 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속으로 이루어진다. 이와는 달리, 하부막(121p)은 다른 물질, 특히 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질 , 이를테면 몰리브덴 (Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금], 크롬(Cr) 등으로 이루어진다. 하부막(121p)과 상부막(121q)의 조합의 예로는 크롬/알루미늄-네오디뮴(Nd) 합금을 들 수 있다. 도 1에서 게이트 전극(124)의 하부막과 상부막은 각각 도면 부호 124p, 124q로, 확장부(127)의 하부막과 상부막은 각각 도면 부호 127p, 127q로 표시되어 있다.
하부막(121p)과 상부막(121q)의 측면은 각각 경사져 있으며 그 경사각은 기판(110)의 표면에 대하여 약 30-80°이다.
게이트선(121) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 선형 반도체 (151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다. 또한 선형 반도체(151)는 게이트선(121)과 만나는 지점 부근에서 폭이 커져서 게이트선(121)의 넓은 면적을 덮고 있다.
반도체(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 위치한다.
반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 경사져 있으며 경사각은 30-80°이다.
저항 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175) 및 복수의 유지 축전기용 도전체(storage capacitor conductor)(177)가 형성되어 있다.
데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(123)에 대하여 서로 반대쪽에 위치한다. 게이트 전극(123), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
유지 축전기용 도전체(177)는 게이트선(121)의 확장부(127)와 중첩되어 있다.
또한, 데이터선(171) 및 드레인 전극(175)과 동일한 층에는 데이터선(171)과 나란하게 배치되어 있으며, 플로팅되어 있는 광차단용 도전체(178)가 형성되어 있다. 광차단용 도전체(178)는 서로 이웃하는 화소 영역 사이에서 누설되는 빛을 차단하는 기능을 가진다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177) 또한 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr) 따위의 하부막과 그 위에 위치한 알루미늄 계열 금속인 상부막으로 이루어질 수 있으며, 이들의 단일막으로 이루어질 수 있다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)도 게이트선 (121)과 마찬가지로 그 측면이 약 30-80°의 각도로 각각 경사져 있다.
저항성 접촉 부재(161, 165)는 그 하부의 반도체(151)와 그 상부의 데이터선 (171) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체(151)는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 곳에서는 선형 반도체(151)의 폭이 데이터선(171)의 폭보다 작지만 앞서 설명했듯이 게이트선(121)과 만나는 부분에서 폭이 커져서 게이트선(121)과 데이터선 (171) 사이의 절연을 강화한다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)와 노출된 반도체(151) 부분의 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진 보호막(passivation layer)(180)이 형성되어 있다.
보호막(180)이 유기 물질로 이루어진 본 실시예에서는 데이터선(171)과 드레인 전극(175) 사이의 반도체(151)가 드러난 부분으로 보호막(180)의 유기 물질이 접하는 것을 방지하기 위해 보호막(180)은 반도체(151)를 덮는 질화 규소 또는 산화 규소로 이루어진 절연막을 포함하는 것이 바람직하다.
보호막(180)에는 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선 (171)의 끝 부분(179)을 각각 드러내는 복수의 접촉 구멍(contact hole)(185, 187, 182)이 형성되어 있다. 이와 같이, 보호막(180)이 데이터선(171)의 끝 부분(179)을 드러내는 접촉 구멍(182)을 가지는 실시예는 외부의 데이터 구동 회로를 이방성 도전막을 이용하여 데이터선(171)에 연결하기 위해 데이터선(171)이 접촉부를 가지는 구조이며, 데이터선(171)의 끝 부분(179)은 필요에 따라 데이터선(171)보다 넓은 폭을 가질 수도 있다. 본 실시예에서 게이트선(121)은 끝 부분에 접촉부를 가지지 않는데, 이러한 구조에서는 기판(110)의 상부에 직접 게이트 구동 회로가 박막 트랜지스터와 동일한 층으로 형성되어 있으며, 게이트선(121)의 끝 부분은 게이트 구동 회로의 접촉부에 직접 연결된다.
한편, 게이트선(121)의 끝 부분도 데이터선의 끝 부분과 같이 접촉부를 가질 수 있는데, 이러한 실시예에서는 보호막(180)은 게이트 절연막(140)과 함께 게이트선(121)의 끝 부분을 드러내는 복수의 접촉 구멍을 가진다.
접촉 구멍(185, 187, 182)은 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선(171)의 끝 부분(179)을 드러내는데, 접촉 구멍(185, 187, 182)에서는 이후에 형성되는 ITO 또는 IZO의 도전막과 접촉 특성을 확보하기 위해 알루미늄 계열의 도전막이 드러나지 않는 것이 바람직하며, 접촉 구멍(185, 187, 182)에서는 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선(171)의 끝 부분(179)의 경계선이 드러나 있다.
보호막(180) 위에는 IZO 또는 ITO로 이루어진 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(82)가 형성되어 있다.
화소 전극(190)은 접촉 구멍(185, 187)을 통하여 드레인 전극(175) 및 유지 축전기용 도전체(177)와 각각 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받고 도전체(177)에 데이터 전압을 전달한다.
데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 액정층의 액정 분자들을 재배열시킨다.
또한 앞서 설명한 것처럼, 화소 전극(190)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]을 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며 이를 "유지 축전기(storage electrode)"라 한다. 유지 축전기는 화소 전극(190) 및 이와 이웃하는 게이트선 (121)[이를 "전단 게이트선(previous gate line)"이라 함]의 중첩 등으로 만들어지며, 유지 축전기의 정전 용량, 즉 유지 용량을 늘이기 위하여 게이트선(121)을 확장한 확장부(127)를 두어 중첩 면적을 크게 하는 한편, 화소 전극(190)과 연결되고 확장부(127)와 중첩되는 유지 축전기용 도전체(177)를 보호막(180) 아래에 두어 둘 사이의 거리를 가깝게 한다.
화소 전극(190)은 또한 이웃하는 게이트선(121) 및 데이터선(171)과 중첩되어 개구율(aperture ratio)을 높이고 있으나, 중첩되지 않을 수도 있다.
본 실시예에서는 적어도 서로 이웃하는 화소 전극(190) 중 하나는 데이터선 (171)을 완전히 덮어 중첩하고 있으며, 나머지 하나의 화소 전극(190)은 광차단용 도전체(178)와 중첩하고 있다. 이러한 구조에서는 데이터선(171)이 화소 전극 (190)에 완전히 중첩되어 있어 제조 공정시 화소 전극(190)과 데이터선(171) 사이에 오정렬이 발생하더라도 화소 전극(190)과 데이터선(171) 사이에 형성되는 기생 용량은 변하지 않는다. 또한, 화소 전극(190)과 일부 중첩되어 있는 광차단용 도전체(178)는 데이터선(171)으로부터 분리되어 플로팅(floating) 상태이므로 이들(190, 178) 사이에는 기생 용량이 형성되지 않는다. 따라서, 본 발명의 실시예에 따른 화소 구조에서는 화소 전극(190)에 전달된 화소 전압은 변하지 않으며, 이를 통하여 스티치 불량이 발생하는 것을 방지할 수 있다.
이때, 화소 전극(190)의 경계선은 광차단용 도전체(178)의 상부에 위치하는 것이 바람직하며, 그렇지 않을 수도 있다.
접촉 보조 부재(82)는 접촉 구멍(182)을 통하여 데이터선의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(82)는 및 데이터선(171)의 각 끝 부분(179)과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다. 물론, 게이트선(121)의 끝 부분도 데이터선의 끝 부분과 같이 보호막의 접촉 구멍을 통하여 접촉 보조 부재와 연결된다.
본 발명의 다른 실시예에 따르면 화소 전극(190)의 재료로 투명한 도전성 폴리머(polymer) 등을 사용하며, 반사형(reflective) 액정 표시 장치의 경우 불투명한 반사성 금속을 사용하여도 무방하다. 이때, 접촉 보조 부재(82)는 화소 전극 (190)과 다른 물질, 특히 IZO 또는 ITO로 만들어질 수 있다.
한편, 앞의 실시예에 따른 구조에서 서로 이웃하는 화소 전극(190) 사이 및 데이터선(171)과 광차단용 도전체(178) 사이를 통하여 기판(110)에 대하여 비스듬하게 통과하는 빛이 누설될 수 있으며, 이를 차단하기 위해 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 화소 영역 사이에서 누설되는 빛을 차단하는 기능을 가지는 블랙 매트릭스를 가질 수 있다. 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
도 4 및 도 5는 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 단면도이다.
도 4 및 도 5에서 보는 바와 같이, 본 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조는 대개 도 1 내지 도 3에 도시한 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조와 동일하다. 즉, 기판(110) 위에 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121)이 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151), 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 소스 전극(173)을 포함하는 복수의 데이터선 (171), 복수의 드레인 전극(175), 복수의 유지 축전기용 도전체(177) 및 복수의 광차단용 도전체(178)가 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 및/또는 게이트 절연막(140)에는 복수의 접촉 구멍(182, 185, 187)이 형성되어 있으며, 보호막(180) 위에는 복수의 화소 전극(190)과 복수의 접촉 보조 부재(82)가 형성되어 있다.
그러나, 데이터선(171)과 광차단용 도전체(178) 사이의 게이트 절연막(140) 상부에는 검은색 안료를 포함하는 절연 물질 또는 질화 크롬 등의 불투명한 물질로 이루어진 블랙 매트릭스(220)가 형성되어 있다. 이러한 블랙 매트릭스(220)는 서로 이웃하는 화소 영역 사이에서 누설되는 빛을 차단함과 아울러 데이터선(171)과 광차단용 도전체(178) 사이에서 누설되는 빛을 차단한다.
이때, 블랙 매트릭스(220)는 게이트 절연막(140) 상부에 배치되어 있으나, 블랙 매트릭스(220)는 게이트 절연막(140)의 하부 또는 보호막(180) 또는 화소 전극(190)의 상부에 배치될 수 있다.
그러면, 도 1 내지 도 3에 도시한 액정 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 6 내지 도 13 및 도 1 내지 도 3을 참고로 하여 상세히 설명한다.
도 6, 도 8, 도 10 및 도 12는 도 1 내지 도 3에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 박막 트랜지스터 표시판의 배치도로서 그 순서에 따라 나열한 것이고, 도 7, 도 9, 도 11 및 도 13은 각각 도 6, 도 8, 도 10 및 도 12에 도시한 박막 트랜지스터 표시판을 VII-VII' 선, IX-IX' 선, XI-XI' 선 및 XIII-XIII' 선을 따라 절단한 단면도이다.
먼저, 투명한 유리 따위로 만들어진 절연 기판(110) 위에 두 층의 금속막, 즉 하부 금속막과 상부 금속막을 스퍼터링(sputtering) 따위로 차례로 적층한다. 하부 금속막은 IZO 또는 ITO와의 접촉 특성이 우수한 금속, 예를 들면 몰리브덴, 몰리브덴 합금 또는 크롬 등으로 이루어지며 500Å 정도의 두께를 가지는 것이 바람직하다. 상부 금속막은 알루미늄 계열 금속으로 이루어지며, 2,500Å 정도의 두께를 가지는 것이 바람직하다.
이어, 도 6 및 도 7에 도시한 바와 같이, 감광막 패턴을 이용한 사진 식각 공정으로 상부 금속막과 하부 금속막을 차례로 패터닝하여 복수의 게이트 전극(124)과 복수의 확장부(127)를 포함하는 게이트선(121)을 형성한다.
알루미늄 계열 금속인 상부막(121q)의 패터닝은 알루미늄에 대해서 모두 측면 경사를 주면서 식각할 수 있는 알루미늄 식각액인 CH3COOH(8-15%)/HNO3(5-8%)/H3PO4(50-60%)/H2O(나머지)를 사용한 습식 식각으로 진행할 수 있으며, 하부막(121p)이 몰리브덴 또는 몰리브덴 합금인 경우에는 동일한 식각 조건에서 측면 경사를 주면서 식각할 수 있다.
도 8 및 도 9에 도시한 바와 같이, 게이트 절연막(140), 진성 비정질 규소층(intrinsic amorphous silicon), 불순물 비정질 규소층(extrinsic amorphous silicon)의 삼층막을 연속하여 적층하고, 불순물 비정질 규소층과 진성 비정질 규소층을 사진식각하여 복수의 선형 불순물 반도체(164)와 복수의 돌출부(154)를 각각 포함하는 선형 진성 반도체(151)를 형성한다. 게이트 절연막(140)의 재료로는 질화규소가 좋으며 적층 온도는 250~500℃, 두께는 2,000∼5,000Å 정도인 것이 바람직하다.
다음, 두 층의 금속막, 즉 하부 금속막과 상부 금속막을 스퍼터링 (sputtering) 따위로 차례로 적층한다. 하부 금속막은 IZO 또는 ITO와의 접촉 특 성이 우수한 금속, 예를 들면 몰리브덴, 몰리브덴 합금 또는 크롬 등으로 이루어지며 500Å 정도의 두께를 가지는 것이 바람직하다. 상부 금속막은 알루미늄 계열 금속으로 이루어지며, 2,500Å 정도의 두께를 가지는 것이 바람직하다.
이어, 도 10 및 도 11에 도시한 바와 같이, 상부 금속막과 하부 금속막을 차례로 패터닝하여 복수의 소스 전극(173)을 각각 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175), 복수의 유지 축전기용 도전체(177) 및 복수의 광차단용 도전체(178)를 형성한다.
이어, 데이터선(171) 및 드레인 전극(175) 상부의 감광막을 제거하거나 그대로 둔 상태에서, 데이터선(171), 드레인 전극(175), 광차단용 도전체(178) 및 유지 축전기용 도전체(177)로 덮이지 않고 노출된 불순물 반도체(164) 부분을 제거함으로써 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161)와 복수의 섬형 저항성 접촉 부재(165)를 완성하는 한편, 그 아래의 진성 반도체(151) 부분을 노출시킨다.
이때, 감광막을 제거한 다음 데이터선(171) 및 드레인 전극(175)을 식각 마스크로 사용하여 노출된 불순물 반도체(164)를 제거할 때에는, 데이터선(171) 및 드레인 전극(175)을 이루는 몰리브덴 계열의 도전막이 손상되는 것을 방지하기 위해 CF4+HCl 기체를 이용하여 불순물 반도체(164)를 식각한다.
이어, 진성 반도체(151) 부분의 표면을 안정화시키기 위하여 산소 플라스마를 뒤이어 실시하는 것이 바람직하다.
다음으로, 질화 규소와 같은 무기 절연막을 또는 낮은 유전율을 가지는 유기 절연막을 적층하여 보호막(180)을 형성하고, 그 상부에 감광막을 스핀 코팅 방법으로 도포한 다음, 그 후, 마스크를 이용한 사진 식각 공정으로 보호막(180) 또는 게이트 절연막(140)을 패터닝하여 드레인 전극(175), 유지 축전기용 도전체(177), 데이터선의 끝 부분(179)을 드러내는 하여 접촉 구멍(182, 185, 187)을 형성한다. 이어, 알루미늄 전면 식각을 통하여 데이터선(171)의 끝 부분(179), 드레인 전극(175) 및 유지 축전기용 도전체(177)에서 접촉 구멍(182, 185, 187)을 통하여 드러난 알루미늄막을 제거한다.
다음, 마지막으로 도 1 내지 3에 도시한 바와 같이, ITO 또는 IZO막을 적층하고 마스크를 이용한 패터닝을 실시하여 복수의 화소 전극(190)과 복수의 접촉 보조 부재(82)를 형성한다. 이때, IZO 또는 ITO의 스퍼터링 온도는 250℃ 이하인 것이 접촉 저항을 최소화하기 위해 바람직하다.
이러한 박막 트랜지스터 표시판은 5매의 마스크를 이용하여 제조하였지만 4매 마스크를 이용하여 제조할 수 있으며, 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
먼저, 도 14, 도 15a 및 도 15b를 참고로 하여 본 발명의 또 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 단위 화소 구조에 대하여 상세히 설명한다.
도 14는 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 15a 및 도 15b 각각 도 15에 도시한 박막 트랜지스터 표 시판을 XVa-XVa' 선 및 XVb-XVb' 선을 따라 잘라 도시한 단면도이다.
도 14 내지 도 15b에서 보는 바와 같이, 본 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조는 대개 도 1 내지 도 3에 도시한 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조와 동일하다. 즉, 기판(110) 위에 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121)이 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 복수의 선형 반도체 (151), 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 소스 전극(153)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175), 복수의 유지 축전기용 도전체(177)가 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 및/또는 게이트 절연막(140)에는 복수의 접촉 구멍(182, 185, 187, 181)이 형성되어 있으며, 보호막(180) 위에는 복수의 화소 전극(190)과 복수의 접촉 보조 부재(81, 82)가 형성되어 있다.
그러나 도 1 내지 도 3에 도시한 박막 트랜지스터 표시판과 달리, 본 실시예에 따른 박막 트랜지스터 표시판은 게이트선(121)에 확장부를 두는 대신 게이트선(121)과 동일한 층에 게이트선(121)과 전기적으로 분리된 복수의 유지 전극선(131)을 두어 드레인 전극(175)과 중첩시켜 유지 축전기를 만든다. 유지 전극선(131)은 드레인 전극(175)과 중첩하여 다른 부분보다 넓은 폭을 가지는 유지 전극(133)을 가지며, 유지 전극선(131)은 공통 전압 따위의 미리 정해진 전압을 외 부로부터 인가 받으며, 화소 전극(190)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 유지 전극선(131)은 생략할 수도 있으며, 화소의 개구율을 극대화하기 위해 화소 영역의 가장자리에 배치할 수도 있다.
반도체(151)는 박막 트랜지스터가 위치하는 돌출부(154)를 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉 부재(161, 165,)와 실질적으로 동일한 평면 형태를 가지고 있다. 구체적으로는, 선형 반도체(151)는 데이터선 (171) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재(161, 165)의 아래에 존재하는 부분 외에도 소스 전극(173)과 드레인 전극(175) 사이에 이들에 가리지 않고 노출된 부분을 가지고 있다.
또한, 게이트선(121)은 끝 부분(129)에 구동 회로와 연결하기 위한 접촉부를 가지는데, 접촉부인 게이트선(121)의 끝 부분(129)은 게이트 절연막(140) 및 보호막(180)에 형성되어 있는 접촉 구멍(181)을 통하여 노출되어 있으며, 보호막 (180)의 상부에 형성되어 있는 접촉 보조 부재(81)와 접촉 구멍(181)을 통하여 연결되어 있다.
물론, 이러한 본 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판은 광차단용 도전체(178)를 포함하고 있으며, 데이터선(171)은 화소 전극(190)과 완전히 중첩하고 있다. 이때, 도면으로 나타나지 않았지만 광차단용 도전체(178)의 하부에는 비정질 규소층이 광차단용 도전체(178)와 동일한 모양으로 형성되어 있다.
그러면, 도 14 내지 도 15b의 구조를 가지는 액정 표시 장치용 박막 트랜지 스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 16 내지 도 23b 및 도 14 내지 도 15b를 참조하여 상세하게 설명한다.
도 16은 본 발명의 다른 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 17a 및 17b는 각각 도 16에서 XVIIa-XVIIa' 선 및 XVIIIb-XVIIIb' 선을 따라 잘라 도시한 단면도이며, 도 18a 및 18b는 각각 도 16에서 XVIIa-XVIIa' 선 및 XVIIb-XVIIb' 선을 따라 잘라 도시한 단면도로서, 도 17a 및 도 17b 다음 단계에서의 단면도이고, 도 19a 및 19b는 각각 도 16에서 XVIIa-XVIIa' 선 및 XVIIb-XVIIb' 선을 따라 잘라 도시한 단면도로서, 도 18a 및 도 18b 다음 단계에서의 단면도이고, 도 20은 도 19a 및 도 19b의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 21a 및 21b는 각각 도 20에서 XXIa-XXIa' 선 및 XXIb-XXIb' 선을 따라 잘라 도시한 단면도이고, 도 22는 도 21a 및 도 21b의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 23a 및 23b는 각각 도 22에서 XXIIIa-XXIIIa' 선 및 XXIIIb-XXIIIb' 선을 따라 잘라 도시한 단면도이다.
먼저, 도 16, 도 17a 및 도 17b에 도시한 바와 같이, 절연 기판(110) 위에 제1 실시예와 같이 도전 물질을 적층하고 사진 식각 공정으로 패터닝하여 복수의 게이트선(124)을 각각 포함하는 복수의 게이트선(121) 및 복수의 유지 전극선(131)을 형성한다.
도 18a 및 18b에 도시한 바와 같이, 게이트 절연막(140), 진성 비정질 규소층(150), 불순물 비정질 규소층(160)을 화학 기상 증착법을 이용하여 각각 약 1,500 Å 내지 약 5,000 Å, 약 500 Å 내지 약 2,000 Å, 약 300 Å 내지 약 600 Å의 두께로 연속 증착한다. 이어 스퍼터링 따위의 방법으로 적층하여 도전체층 (170)을 형성한 다음 그 위에 감광막을 1 μm 내지 2 μm의 두께로 도포한 후, 그 후, 광마스크(도시하지 않음)를 통하여 감광막에 빛을 조사한 후 현상하여 감광막 패턴(52, 54)을 형성한다.
이때 현상된 감광막의 두께는 위치에 따라 다른데, 감광막은 두께가 점점 작아지는 제1 내지 제3 부분으로 이루어진다. A 영역(이하 "배선 영역"이라 함)에 위치한 제1 부분과 C 영역(이하 "채널 영역"이라 함)에 위치한 제2 부분은 각각 도면 부호 52와 54로 나타내었고 B 영역(이하 "기타 영역"이라 함)에 위치한 제3 부분에 대한 도면 부호는 부여하지 않았는데, 이는 제3 부분이 0의 두께를 가지고 있어 아래의 도전체층(170)이 드러나 있기 때문이다. 제1 부분(52)과 제2 부분(54)의 두께의 비는 후속 공정에서의 공정 조건에 따라 다르게 하되, 제2 부분(54)의 두께를 제1 부분(52)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
따라서 일련의 식각 단계를 통하여 도 20, 21a 및 21b에 도시한 바와 같은 복수의 소스 전극(173)을 각각 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175) 및 광차단용 도전체(178)를 형성하고 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165), 그리고 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151)를 형성한다.
설명의 편의상, 배선 영역(A)에 위치한 도전체층(170), 불순물 비정질 규소층(160), 진성 비정질 규소층(150)의 부분을 제1 부분이라 하고, 채널 영역(C)에 위치한 도전체층(170), 불순물 비정질 규소층(160), 진성 비정질 규소층(150)의 부분을 제2 부분이라 하고, 기타 영역(B)에 위치한 도전체층(170), 불순물 비정질 규소층(160), 진성 비정질 규소층(150)의 부분을 제3 부분이라 하자.
이러한 구조를 형성하는 순서의 한 예는 다음과 같다.
(1) 기타 영역(B)에 위치한 도전체층(170), 불순물 비정질 규소층(160) 및 비정질 규소층(150)의 제3 부분 제거,
(2) 채널 영역(C)에 위치한 감광막의 제2 부분(64) 제거,
(3) 채널 영역(C)에 위치한 도전체층(170) 및 불순물 비정질 규소층(160)의 제2 부분 제거, 그리고
(4) 배선 영역(A)에 위치한 감광막의 제1 부분(62) 제거.
이러한 순서의 다른 예는 다음과 같다.
(1) 기타 영역(B)에 위치한 도전체층(170)의 제3 부분 제거,
(2) 채널 영역(C)에 위치한 감광막의 제2 부분(64) 제거,
(3) 기타 영역(B)에 위치한 불순물 비정질 규소층(160) 및 비정질 규소층(150)의 제3 부분 제거,
(4) 채널 영역(C)에 위치한 도전체층(170)의 제2 부분 제거,
(5) 배선 영역(A)에 위치한 감광막의 제1 부분(62) 제거, 그리고
(6) 채널 영역(C)에 위치한 불순물 비정질 규소층(160)의 제2 부분 제거.
여기에서는 첫 번째 예에 대하여 설명한다.
먼저, 도 19a 및 19b에 도시한 것처럼, 기타 영역(B)에 노출되어 있는 도전 체층(170)을 습식 또는 건식으로 식각하여 제거하여 하부의 불순물 비정질 규소층(160) 제3 부분을 노출시킨다. 알루미늄 계열의 도전막은 주로 습식 식각으로 진행하며, 몰리브덴 계열의 도전막을 습식 및 건식 식각을 선택적으로 진행할 수 있다.
도면 부호 174는 데이터선(171)과 드레인 전극(175)이 아직 붙어 있는 상태의 도전체이다. 건식 식각을 사용하는 경우에 감광막(52, 54)의 위 부분이 어느 정도의 두께로 깎여 나갈 수 있다.
이어, 기타 영역(B)에 위치한 불순물 비정질 규소층(160) 및 그 하부의 진성 비정질 규소층(150)의 제3 부분을 제거함과 더불어, 채널 영역(C)의 감광막 제2 부분(54)을 제거하여 아래의 도전체(174) 제2 부분을 노출시킨다. 감광막의 제2 부분(54)의 제거는 불순물 비정질 규소층(160) 및 진성 비정질 규소층(150)의 제3 부분의 제거와 동시에 하거나 따로 수행한다. 채널 영역(C)에 남아 있는 제2 부분(54)의 찌꺼기는 애싱(ashing)으로 제거한다.
이 단계에서 선형 진성 반도체(151)가 완성된다. 그리고 도면 부호 164는 선형 저항성 접촉 부재(161)와 섬형 저항성 접촉 부재(165)가 아직 붙어 있는 상태에 있는 선형의 불순물 비정질 규소층(160)을 가리키며 이를 앞으로 (선형의) 불순물 반도체라 한다.
다음, 도 20, 도 21a 및 21b에 도시한 바와 같이 채널 영역(C)에 위치한 도전체(174) 및 선형의 불순물 반도체(164)의 제2 부분을 식각하여 제거한다. 또한 남아 있는 감광막 제1 부분(52)도 제거한다.
이때, 도 21b에 도시한 것처럼 채널 영역(C)에 위치한 선형 진성 반도체(151)의 돌출부(154) 위 부분이 제거되어 두께가 작아질 수도 있으며 감광막의 제1 부분(52)도 이때 어느 정도의 두께로 식각된다.
이렇게 하면, 도전체(174) 각각이 하나의 데이터선(171)과 복수의 드레인 전극(175)으로 분리되면서 완성되고, 불순물 반도체(164) 각각이 하나의 선형 저항성 접촉 부재(161)와 복수의 섬형 저항성 접촉 부재(165)로 나뉘어 완성된다.
다음, 도 22, 도 23a 및 도 23b에서 보는 바와 같이, 제1 실시예와 동일하게 기판(110)의 상부에 유기 물질을 도포하여 보호막(180)을 형성한 다음, 게이트 절연막(140)과 함께 식각하여 복수의 접촉 구멍(181, 185, 182)을 형성한다.
마지막으로, 도 14 내지 도 15b에 도시한 바와 같이, 500 Å 내지 1,500 Å 두께의 IZO 또는 ITO층을 스퍼터링 방법으로 증착하고 사진 식각하여 복수의 화소 전극(190) 및 복수의 접촉 보조 부재(81, 82)를 형성한다. IZO층을 사용하는 경우의 식각은 (HNO3/(NH4)2Ce(NO3)6/H2O) 등 크롬용 식각액을 사용하는 습식 식각인 것이 바람직한데, 이 식각액은 알루미늄을 부식시키지 않기 때문에 데이터선(171), 드레인 전극(175), 게이트선(121)에서 알루미늄 도전막이 부식되는 것을 방지할 수 있다.
본 실시예에서는 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재(161, 165) 및 반도체(151)를 하나의 사진 공정으로 형성하므로 제조 공정을 단순화할 수 있다.
한편, 본 발명의 실시예에 따른 배선 구조는 박막 트랜지스터 어레이 위에 색 필터가 형성되어 있는 COA(color filter on array) 방식의 액정 표시 장치용 박막 트랜지스터 표시판의 구조에서도 동일하게 적용할 수 있다. 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
도 24는 본 발명의 또 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조를 도시한 배치도이고, 도 25는 도 24의 박막 트랜지스터 표시판을 XXV-XXV' 선을 따라 잘라 도시한 단면도이다.
대부분의 구조는 도 1 및 도 2와 대개 동일하다.
하지만, 게이트 절연막(140)의 상부에는 질화 규소 또는 산화 규소로 이루어진 제1 보호막(801)이 형성되어 있으며, 제1 보호막(802)의 상부 화소 영역에는 드레인 전극(175)을 드러내는 개구부(C1)를 가지는 적, 녹, 청의 색 필터(230R, 230G, 230B)가 세로 방향으로 형성되어 있다. 여기서, 적, 녹, 청의 색 필터 (230R, 230G, 230B)의 경계는 데이터선(171) 상부에서 일치하여 도시되어 있지만, 데이터선(171) 상부에서 서로 중첩되어 화소 영역 사이에서 누설되는 빛을 차단하는 기능을 가질 수 있으며, 게이트선 및 데이터선 각각의 끝 부분(129, 179)이 배치되어 있는 접촉부에서는 형성되어 있지 않다.
또한, 청, 녹, 청의 색 필터(230R, 230G, 230B) 상부에는 유기 절연 물질 또는 무기 절연 물질로 이루어진 제2 보호막(802)은 게이트 절연막(140)과 함께 게이트선의 끝 부분(129), 데이터선의 끝 부분(179) 및 드레인 전극(175)을 드러내는 접촉 구멍(182, 189, 181)을 가지고 있다. 이때, 드레인 전극(175)을 드러내는 접촉 구멍(185)은 색 필터(230R, 230G, 230B)의 개구부(C1) 안쪽에 위치한다.
이러한 박막 트랜지스터 표시판의 구조에서 제1 및 제2 보호막(801, 802) 모두 또는 택일적으로 생략될 수 있다.
이러한 COA 방식의 액정 표시 장치용 박막 트랜지스터 기판의 구조에서도 앞의 실시예와 같이 동일한 효과를 얻을 수 있다.
이와 같이, 본 발명의 실시예에 따른 박막 트랜지스터 표시판에서 화소 전극의 가장자리는 데이터선을 덮어 중첩되어 있고, 플로팅되어 있는 도전체와 중첩하고 있어, 제조 공정시 오정렬이 발생하더라도 화소 전극과 데이터선 사이에서 발생하는 기생 용량을 변하지 않는다. 따라서, 제조 공정시 화소 전극과 데이터선이 오정렬되더라도 화소 전극에 인가된 화소 전압을 변하지 않으며, 이를 통하여 화상이 표시될 때 스티치 불량이 발생하는 것을 방지할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다

Claims (11)

  1. 절연 기판 위에 형성되어 있는 게이트선,
    상기 게이트선을 덮는 게이트 절연막,
    상기 게이트 절연막 상부에 형성되어 있는 반도체,
    상기 게이트 절연막 상부에 형성되어 있으며 상기 게이트선과 교차하는 데이터선 및 상기 데이터선과 분리되어 있는 드레인 전극,
    상기 게이트 절연막 위에 위치하며 상기 데이터선과 나란히 배치되어 있는 도전체,
    상기 데이터선 및 상기 드레인 전극을 덮고 있는 보호막,
    상기 보호막에 형성되어 있으며 상기 드레인 전극을 노출하는 제1 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있는 화소 전극
    을 포함하고,
    상기 화소 전극은 상기 데이터선과 평행한 두 경계선을 포함하고,
    상기 두 경계선 중 하나는 상기 도전체 위에 위치하고, 나머지 하나는 이웃 화소의 상기 화소 전극과 중첩하는 도전체와 상기 데이터선 사이에 위치하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 도전체는 플로팅되어 있는 박막 트랜지스터 표시판.
  3. 삭제
  4. 제1항에서,
    상기 보호막은 유기 절연 물질로 이루어진 박막 트랜지스터 표시판.
  5. 제1항에서,
    상기 보호막은 색 필터를 포함하는 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 보호막은 상기 색 필터의 상부 또는 하부에 형성되어 있는 층간 절연막을 더 포함하는 박막 트랜지스터 표시판.
  7. 제1항에서,
    상기 데이터선과 상기 도전체 사이를 가리는 블랙 매트릭스를 더 포함하는 박막 트랜지스터 표시판.
  8. 삭제
  9. 제1항에서,
    상기 보호막은 상기 데이터선의 끝 부분 또는 상기 게이트 절연막과 함께 상기 게이트선의 끝 부분을 드러내는 제2 접촉 구멍을 가지며,
    상기 화소 전극과 동일한 층으로 형성되어 있으며, 상기 제2 접촉 구멍을 통하여 상기 데이터선의 끝 부분 또는 상기 게이트선의 끝 부분과 각각 연결되어 있는 접촉 보조 부재를 더 포함하는 박막 트랜지스터 표시판.
  10. 제9항에서,
    상기 제2 접촉 구멍에서 상기 게이트선의 끝 부분 또는 상기 데이터선의 끝 부분의 경계선이 드러나 있는 박막 트랜지스터 표시판.
  11. 제1항에서,
    상기 반도체는 배선부 및 채널부를 포함하고,상기 배선부는 상기 데이터선 및 드레인 전극과 중첩하며 상기 데이터선 및 드레인 전극과 동일한 평면 패턴을 가지고,
    상기 채널부는 상기 데이터선과 연결되어 있는 소스 전극과 상기 드레인 전극 사이와 대응하는 박막 트랜지스터 표시판.
KR1020030089490A 2003-12-10 2003-12-10 박막 트랜지스터 표시판 KR101090245B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020030089490A KR101090245B1 (ko) 2003-12-10 2003-12-10 박막 트랜지스터 표시판
TW093133242A TWI360012B (en) 2003-12-10 2004-11-01 Thin film transistor array panel
CNB2004100911133A CN100419552C (zh) 2003-12-10 2004-11-18 薄膜晶体管阵列面板
US11/008,720 US7223997B2 (en) 2003-12-10 2004-12-08 Thin film transistor array panel
JP2004357576A JP4722468B2 (ja) 2003-12-10 2004-12-10 薄膜トランジスタ表示板
US11/749,426 US7501655B2 (en) 2003-12-10 2007-05-16 Thin film transistor array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030089490A KR101090245B1 (ko) 2003-12-10 2003-12-10 박막 트랜지스터 표시판

Publications (2)

Publication Number Publication Date
KR20050056467A KR20050056467A (ko) 2005-06-16
KR101090245B1 true KR101090245B1 (ko) 2011-12-06

Family

ID=34737868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030089490A KR101090245B1 (ko) 2003-12-10 2003-12-10 박막 트랜지스터 표시판

Country Status (5)

Country Link
US (2) US7223997B2 (ko)
JP (1) JP4722468B2 (ko)
KR (1) KR101090245B1 (ko)
CN (1) CN100419552C (ko)
TW (1) TWI360012B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101090245B1 (ko) * 2003-12-10 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판
US20070176538A1 (en) * 2006-02-02 2007-08-02 Eastman Kodak Company Continuous conductor for OLED electrical drive circuitry
US7554261B2 (en) * 2006-05-05 2009-06-30 Eastman Kodak Company Electrical connection in OLED devices
KR20080000788A (ko) * 2006-06-28 2008-01-03 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101250789B1 (ko) 2006-06-30 2013-04-08 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR20080017965A (ko) * 2006-08-23 2008-02-27 삼성전자주식회사 가요성 표시 장치용 표시판의 제조 방법
KR101304413B1 (ko) * 2006-10-25 2013-09-10 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR100740132B1 (ko) * 2006-11-10 2007-07-16 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
US8013945B2 (en) * 2006-12-28 2011-09-06 Samsung Electronics Co., Ltd. Display substrate and display apparatus having the same
KR101430526B1 (ko) * 2006-12-28 2014-08-19 삼성디스플레이 주식회사 표시 기판 및 이를 갖는 표시 장치
US20100014041A1 (en) * 2008-07-16 2010-01-21 Won-Sang Park Liquid Crystal Display
KR101988341B1 (ko) 2009-09-04 2019-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
WO2011043217A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
TWI412856B (zh) * 2010-07-29 2013-10-21 Chunghwa Picture Tubes Ltd 液晶顯示面板之薄膜電晶體基板與其製作方法
KR20150017041A (ko) * 2013-08-05 2015-02-16 삼성디스플레이 주식회사 표시 장치
JP2015055816A (ja) * 2013-09-13 2015-03-23 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置、及び電子機器
CN104698696A (zh) * 2015-03-26 2015-06-10 京东方科技集团股份有限公司 一种阵列基板、液晶面板及显示装置
CN105068346B (zh) * 2015-08-17 2017-11-28 深圳市华星光电技术有限公司 一种彩色滤光阵列基板及液晶显示面板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2754377B1 (fr) * 1996-10-07 1998-11-06 Thomson Lcd Ecran de visualisation a matrice active
KR100336884B1 (ko) * 1998-06-30 2003-06-09 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터액정표시소자
JP4796221B2 (ja) * 1998-11-26 2011-10-19 三星電子株式会社 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP3267271B2 (ja) * 1998-12-10 2002-03-18 日本電気株式会社 液晶表示装置およびその製造法
JP3355143B2 (ja) * 1998-12-22 2002-12-09 松下電器産業株式会社 液晶表示装置およびその製造方法
KR100542310B1 (ko) * 1998-12-30 2006-05-09 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시소자_
JP3492582B2 (ja) * 2000-03-03 2004-02-03 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置及びその製造方法
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP4342711B2 (ja) * 2000-09-20 2009-10-14 株式会社日立製作所 液晶表示装置の製造方法
KR100720095B1 (ko) * 2000-11-07 2007-05-18 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100796795B1 (ko) * 2001-10-22 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
US20050082492A1 (en) * 2003-10-17 2005-04-21 Wei-Chuan Lin Image detector with tandem-gate TFT
KR101090245B1 (ko) * 2003-12-10 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판

Also Published As

Publication number Publication date
CN1627166A (zh) 2005-06-15
TW200527093A (en) 2005-08-16
US7501655B2 (en) 2009-03-10
US20050162580A1 (en) 2005-07-28
US20070211188A1 (en) 2007-09-13
JP2005173612A (ja) 2005-06-30
JP4722468B2 (ja) 2011-07-13
TWI360012B (en) 2012-03-11
CN100419552C (zh) 2008-09-17
US7223997B2 (en) 2007-05-29
KR20050056467A (ko) 2005-06-16

Similar Documents

Publication Publication Date Title
US7501655B2 (en) Thin film transistor array panel
JP5379824B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR100905470B1 (ko) 박막 트랜지스터 어레이 기판
KR101090246B1 (ko) 박막 트랜지스터 표시판
JP2009218604A (ja) 薄膜トランジスタ表示板の製造方法
KR101006436B1 (ko) 표시 장치용 박막 트랜지스터 표시판
KR20050014060A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100973806B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060030664A (ko) 박막 트랜지스터 표시판의 제조 방법
KR100961948B1 (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR100973809B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100984352B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100935673B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20050102442A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100968562B1 (ko) 액정표시장치
KR100980011B1 (ko) 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판
KR20120008382A (ko) 액정 표시 장치 및 그 제조 방법
KR20050106196A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20050114399A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060020895A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20040078225A (ko) 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크
KR20050099765A (ko) 박막 트랜지스터 표시판, 이를 포함하는 평판 디스플레이표시 장치 및 그 제조 방법
KR20060020892A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060023394A (ko) 식각액, 이를 이용한 신호선의 제조 방법, 신호선을포함하는 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171101

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 9