KR20080017965A - 가요성 표시 장치용 표시판의 제조 방법 - Google Patents

가요성 표시 장치용 표시판의 제조 방법 Download PDF

Info

Publication number
KR20080017965A
KR20080017965A KR1020060079911A KR20060079911A KR20080017965A KR 20080017965 A KR20080017965 A KR 20080017965A KR 1020060079911 A KR1020060079911 A KR 1020060079911A KR 20060079911 A KR20060079911 A KR 20060079911A KR 20080017965 A KR20080017965 A KR 20080017965A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor layer
gate insulating
temperature
display panel
Prior art date
Application number
KR1020060079911A
Other languages
English (en)
Inventor
황태영
니클린
전형일
김상일
노남석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060079911A priority Critical patent/KR20080017965A/ko
Priority to TW096129251A priority patent/TW200816489A/zh
Priority to US11/839,358 priority patent/US20080050852A1/en
Priority to EP07016069A priority patent/EP1892758A2/en
Priority to CNA2007101430651A priority patent/CN101131495A/zh
Priority to JP2007217129A priority patent/JP2008053727A/ja
Publication of KR20080017965A publication Critical patent/KR20080017965A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

본 발명의 실시예에 따른 표시판을 제조하는 방법은 본 발명의 한 실시예에 따른 표시판의 제조 방법은 가요성 절연 기판 위에 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막을 적층하는 단계, 상기 게이트 절연막 위에 반도체층을 형성하는 단계, 그리고 상기 반도체층 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계를 포함하고, 상기 반도체층을 형성하는 단계는 100℃ 내지 180℃의 온도에서 150W 내지 300W의 고주파 전력을 사용하여 플라즈마 강화 화학기상증착으로 수행하고, 상기 게이트 절연막의 두께는 2000Å 내지 5500Å이고, 상기 표시 장치용 표시판 제조 방법은 상기 게이트 절연막을 형성한 후에, 수소 플라즈마 처리하는 단계와 복수의 박막이 형성되어 있는 기판을 어닐링하는 단계를 더 포함한다. 또한, 상기 절연 기판은 폴리에테르술폰(Polyethersulphone, PES)을 포함할 수 있다.
가요성 기판, 저온, 플라즈마 강화 화학기상증착, 박막 트랜지스터 성능

Description

가요성 표시 장치용 표시판의 제조 방법{METHOD OF MANUFACTURING PANEL FOR FLEXIBLE DISPLAY DEVICE}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이다.
도 2 및 도 3은 도 1의 박막 트랜지스터 표시판을 II-II선 및 III-III 선을 따라 잘라 도시한 단면도이다.
도 4, 도 7, 도 11 및 도 14는 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이다.
도 5 및 도 6은 각각 도 4의 박막 트랜지스터 표시판을 V-V 선 및 VI-VI 선을 따라 잘라 도시한 단면도이다.
도 8 및 도 9는 도 7의 박막 트랜지스터 표시판을 VIII-VIII 선 및 IX-IX 선을 따라 잘라 도시한 단면도이다.
도 10a 내지 도 10c는 본 발명의 한 실시예에 따른 가요성 표시 장치용 표시판의 제조 방법을 설명하기 위한 단면도이다.
도 12 및 도 13은 도 11의 박막 트랜지스터 표시판을 XII-XII 선 및 XIII-XIII 선을 따라 잘라 도시한 단면도이다.
도 15 및 도 16은 도 14의 박막 트랜지스터 표시판을 XV-XV 선 및 XVI-XVI 선을 따라 잘라 도시한 단면도이다.
<도면 부호의 설명>
81, 82...접촉 보조 부재 83...연결다리
110...기판 110a...보호층
121, 129...게이트선 124...게이트 전극
131...유지 전극선 133a, 133b...유지 전극
140...게이트 절연막 151, 154...반도체
161, 163, 165...저항성 접촉층 171, 179...데이터선
173...소스 전극 175...드레인 전극
180...보호막
181, 182, 183a, 183b, 185...접촉 구멍
191...화소 전극
본 발명은 가요성 표시 장치(flexible display device)의 제조 방법에 관한 것으로서, 더욱 상세하게는 플라스틱 기판을 포함하는 가요성 표시 장치용 표시판의 제조 방법에 관한 것이다.
현재 널리 사용되고 있는 평판 표시 장치 중 대표적인 것이 액정 표시 장치 및 유기 발광 표시 장치이다.
액정 표시 장치는 일반적으로 공통 전극과 색필터 등이 형성되어 있는 상부 표시판과 박막 트랜지스터와 화소 전극이 형성되어 있는 하부 표시판 및 두 표시판 사이에 들어 있는 액정층을 포함한다. 화소 전극과 공통 전극에 전위차를 주면 액정층에 전기장이 생성되고 이 전기장에 의하여 방향이 결정된다. 액정 분자들의 배열 방향에 따라 입사광의 투과율이 결정되므로 두 전극 사이의 전위차를 조절함으로써 원하는 영상을 표시할 수 있다.
유기 발광 표시 장치는 정공 주입 전극(애노드)과 전자 주입 전극(캐소드)과 이들 사이에 형성되어 있는 유기 발광층을 포함하며, 애노드에서 주입되는 정공과 캐소드에서 주입되는 전자가 유기 발광층에서 재결합하여 소멸하면서 빛을 내는 자기 발광형 표시 장치이다.
이러한 표시 장치는 무겁고 파손되기 쉬운 유리 기판을 사용하기 때문에 휴대성 및 대화면 표시에 한계가 있다. 따라서 근래에는 중량이 가볍고 충격에 강할 뿐만 아니라 가요성(flexible) 기판을 사용하는 표시 장치가 개발되고 있다.
그러나, 이러한 가요성 기판의 경우, 고온의 열을 가할 경우 휘거나 늘어나는 성질이 있어서 그 위에 그 위에 전극이나 신호선 등의 박막 패턴을 제대로 형성하기 어렵다. 가용성 기판의 고온에서의 변형을 방지하기 위하여 박막을 저온으로 증착하는 방법을 이용할 수 있으나, 저온으로 박막을 증착하여 박막 트랜지스터를 형성할 경우, 박막 트랜지스터의 성능이 저하된다.
본 발명이 이루고자 하는 기술적 과제는 가요성 기판이 열에 의하여 변형되 는 것을 방지하면서도 박막 트랜지스터의 성능이 저하되지 않는 박막 트랜지스터 표시판의 제조 방법을 제공하는 것이다.
본 발명의 한 실시예에 따른 표시판의 제조 방법은 가요성 절연 기판 위에 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막을 적층하는 단계, 상기 게이트 절연막 위에 반도체층을 형성하는 단계, 그리고 상기 반도체층 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계를 포함하고, 상기 반도체층을 형성하는 단계는 100℃ 내지 180℃의 온도에서 수행한다.
상기 반도체층을 형성하는 단계는 300W보다 낮은 고주파 전력을 사용하여 플라즈마 강화 화학기상증착으로 수행할 수 있다.
상기 반도체층을 형성하는 단계는 150W 내지 300W의 고주파 전력을 사용하여 플라즈마 강화 화학기상증착으로 수행할 수 있다.
상기 게이트 절연막의 두께는 5500Å 보다 얇을 수 있다.
상기 게이트 절연막의 두께는 2000Å 내지 5500Å일 수 있다.
상기 표시 장치용 표시판 제조 방법은 상기 게이트 절연막을 형성한 후에, 수소 플라즈마 처리하는 단계를 더 포함할 수 있다.
상기 수소 플라즈마 처리는 2,000Torr의 압력 및 130℃의 온도 하에서 수소 기체(H2)를 1,000sccm의 유량으로 공급하면서 30초 동안 수행할 수 있다.
상기 표시 장치용 표시판 제조 방법은 복수의 박막이 형성되어 있는 기판을 어닐링하는 단계를 더 포함할 수 있다.
상기 어닐링은 150℃의 온도로 1시간 이상 수행할 수 있다.
상기 어닐링은 150℃의 온도로 3시간 이상 수행할 수 있다.
상기 절연 기판은 플라스틱을 포함할 수 있다.
상기 절연 기판은 폴리에테르술폰(Polyethersulphone, PES)을 포함할 수 있다.
본 발명의 한 실시예에 따른 표시 장치용 표시판은 가요성 절연 기판, 상기 기판 위에 형성되어 있는 게이트선, 상기 게이트선 위에 형성되어 있으며, 2000Å 내지 5500Å의 두께를 가지고, 수소 플라즈마 처리된 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있으며, 100℃ 내지 180℃의 온도로 적층된 반도체층, 그리고 상기 반도체층 위에 형성되어 있는 소스 전극을 포함하는 데이터선 및 드레인 전극을 포함한다.
상기 반도체층은 300W보다 낮은 고주파 전력을 사용하여 플라즈마 강화 화학기상증착으로 적층될 수 있다.
상기 반도체층은 150W 내지 300W의 고주파 전력을 사용하여 플라즈마 강화 화학기상증착으로 적층될 수 있다.
상기 수소 플라즈마 처리는 2,000Torr의 압력 및 130℃의 온도 하에서 수소 기체(H2)를 1,000sccm의 유량으로 공급하면서 30초 동안 수행될 수 있다.
상기 표시판은 150℃의 온도로 1시간 이상 어닐링될 수 있다.
상기 표시판은 150℃의 온도로 3시간 이상 어닐링될 수 있다.
상기 기판은 플라스틱을 포함할 수 있다.
상기 기판은 폴리에테르술폰(Polyethersulphone, PES)을 포함할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1 내지 도 3을 참고로 하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2 및 도 3은 각각 도 1의 박막 트랜지스터 표시판을 II-II선 및 III-III 선을 따라 잘라 도시한 단면도이다.
가요성 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
기판(110)은 플라스틱을 포함할 수 있다. 또한, 기판(110)은 폴리에테르술폰(Polyethersulphone, PES)을 포함할 수 있다.
기판(110)의 양면에는 보호층(110a)이 배치되어 있다. 보호층(110a)은 외부로부터 기판으로 산소 또는 수분이 통과하는 것을 방지하여 이후 형성될 박막 트랜지스터의 성능을 보호한다. 보호막(110a)은 산화규소(SiO2) 또는 질화규소(SiNOx)로 이루어질 수 있다. 보호막(110a)은 기판(110)의 어느 한쪽 면에만 형성될 수 있고, 생략될 수도 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 거의 나란하게 뻗은 줄기선과 이로부터 갈라진 복수 쌍의 제1 및 제2 유지 전극(133a, 133b)을 포함한다. 유지 전극선(131) 각각은 인접한 두 게이트선(121) 사이에 위치하며 줄기선은 두 게이트선(121) 중 아래쪽에 가깝다. 유지 전극(133a, 133b) 각각은 줄기선과 연결된 고정단과 그 반대쪽의 자유단을 가지고 있다. 제1 유지 전극(133a)의 고정단은 면적이 넓으며, 그 자유단은 직선 부분과 굽은 부분의 두 갈래로 갈라진다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
게이트선(121) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121) 및 유지 전극선(131)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
게이트선(121) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80° 인 것이 바람직하다.
게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다. 게이트 절연막(140)의 두께는 5500Å 보다 얇은 것이 바람직하며, 특히 약 2000Å 내지 약 5500Å인 것이 바람직하다.
이때, 플라즈마 강화 화학 기상 증착으로 게이트 절연막(140)을 적층한 후, 약 30초 동안, 2,000Torr의 압력 및 약 130℃의 온도 하에서 수소 기체(H2)를 1,000sccm의 유량으로 공급하면서 플라즈마 처리하는 것이 바람직하다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(poly silicon) 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다. 선형 반도체(151)는 게이트선(121) 및 유지 전극선(131) 부근에서 너비가 넓어져 이들을 폭넓게 덮고 있다.
반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 저항성 접촉 부재(161, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
반도체(151) 및 저항성 접촉 부재(161, 165)는 약 100℃ 내지 약 180℃의 온도, 약 300W 이하, 예를 들어, 약 150W 내지 약 300W이 고주파 전력하에서 플라즈마 강화 화학 기상 증착(Plasma Enhanced Chemical Vapor Desposition, PECVD)으로 적층하는 것이 바람직하다.
반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.
저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 또한 유지 전극선(131)과 교차하며 인접한 유지 전극(133a, 133b) 집합 사이를 달린다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗어 J자형으로 굽은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주한다. 각 드레인 전극(175)은 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 포함한다. 넓은 끝 부분은 유지 전극선(131)과 중첩하며, 막대형 끝 부분은 소스 전극(173)으로 일부 둘러싸여 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171) 및 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171) 및 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(161, 165)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 대부분의 곳에서는 선형 반도체(151)가 데이터선(171)보다 좁지만, 앞서 설명하였듯이 게이트선(121)과 만나는 부분에서 너비가 넓어져 표면의 프로파일을 부 드럽게 함으로써 데이터선(171)이 단선되는 것을 방지한다. 반도체(151)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체(151) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어지며 표면이 평탄할 수 있다. 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다. 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(151) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181), 제1 유지 전극(133a) 고정단 부근의 유지 전극선(131) 일부를 드러내는 복수의 접촉 구멍(183a), 그리고 제1 유지 전극(133a) 자유단의 돌출부를 드러내는 복수의 접촉 구멍(183b)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 다리(overpass)(83) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적ㅇ전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자(도시하지 않음)의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다. 화소 전극(191)과 공통 전극은 축전기[이하 "액정 축전기(liquid crystal capacitor)"라 함]를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.
화소 전극(191) 및 이와 연결된 드레인 전극(175)은 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)과 중첩한다. 화소 전극(191) 및 이와 전기적으로 연결된 드레인 전극(175)이 유지 전극선(131)과 중첩하여 이루는 축전기를 유지 축전기(storage capacitor)라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
연결 다리(83)는 게이트선(121)을 가로지르며, 게이트선(121)을 사이에 두고 반대 쪽에 위치하는 접촉 구멍(183a, 183b)을 통하여 유지 전극선(131)의 노출된 부분과 유지 전극(133b) 자유단의 노출된 끝 부분에 연결되어 있다. 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)은 연결 다리(83)와 함께 게이트선(121)이나 데이터선(171) 또는 박막 트랜지스터의 결함을 수리하는 데 사용할 수 있다.
그러면 도 1 내지 도 3에 도시한 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 4 내지 도 16을 참조하여 상세하게 설명한다.
도 4, 도 7, 도 11 및 도 14는 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이고, 도 5 및 도 6은 각각 도 4의 박막 트랜지스터 표시판을 V-V 선 및 VI-VI 선을 따라 잘라 도시한 단면도이고, 도 8 및 도 9는 도 7의 박막 트랜지스터 표시판을 VIII-VIII 선 및 IX-IX 선을 따라 잘라 도시한 단면도이고, 도 10a 내지 도 10c는 본 발명의 한 실시예에 따른 가요성 표시 장치용 표시판의 제조 방법을 설명하기 위한 단면도이고, 도 12 및 도 13은 도 11의 박막 트랜지스터 표시판을 XII-XII 선 및 XIII-XIII 선을 따라 잘라 도시한 단면도이고, 도 15 및 도 16은 도 14의 박막 트랜지스터 표시판을 XV-XV 선 및 XVI-XVI 선을 따라 잘라 도시한 단면도이다.
먼저, 도 4 내지 도 6에 도시한 바와 같이, 절연 기판(110) 위에 금속막을 스퍼터링(sputtering) 따위로 적층한 다음, 사진 식각하여 게이트 전극(124) 및 끝 부분(129)을 포함하는 복수의 게이트선(121)과 유지 전극(133a, 133b)을 포함하는 복수의 유지 전극선(131)을 형성한다. 이 때, 기판(110)은 플라스틱을 포함할 수 있다. 또한, 기판(110)은 복굴절성이 없으며, 투과도가 높고, 내열성 및 내화학성이 높은 폴리에테르술폰(Polyethersulphone, PES)을 포함할 수 있다.
다음으로, 도 7 내지 도 9를 참조하면, 게이트 절연막(140)을 적층하고, 그 위에 돌출부(154)를 포함하는 선형 진성 반도체(151) 및 복수의 선형 불순물 반도체(164)를 형성한다.
이에 대하여 도 10a 내지 도 10c를 참고하여 보다 상세히 설명한다.
먼저, 도 10a에 도시한 바와 같이 게이트선(121) 및 유지 전극선(131)이 형성되어 있는 기판(110) 위에 플라즈마 강화 화학 기상 증착으로 질화 규소(SiNx)로 이루어진 게이트 절연막(140)을 적층한다. 이때, 게이트 절연막(140)의 두께는 5500Å 보다 얇게 적층하며, 특히 약 2000Å 내지 약 5500Å의 두께로 적층하는 것이 바람직하다. 이어서 도 10b를 참조하면, 게이트 절연막(140)을 적층한 후, 2,000Torr의 압력 및 약 130℃의 온도 하에서 수소 기체(H2)를 1,000sccm의 유량으로 공급하면서 약 30초 동안 수소 플라즈마 처리한다. 이러한 수소 플라즈마 처리를 수행함으로써, 게이트 절연막(140)과 그 위에 저온으로 증착되는 반도체(151)와 접촉 특성을 높일 수 있다.
연속하여, 도 10c에 도시한 바와 같이, 수소 플라즈마 처리된 게이트 절연막(140) 위에 불순물이 도핑되지 않은 진성 비정질 규소(a-Si)층(150) 및 불순물이 도핑된 비정질 규소(n+ a-Si)층(160)을 적층한다.
이때, 진성 비정질 규소층(150) 및 불순물이 도핑된 비정질 규소층(160)은 약 100℃ 내지 약 180℃의 온도하에서, 약 300W 이하, 예를 들어, 약 150W 내지 약 300W의 고주파 전력(RF power)을 이용하는 플라즈마 강화 화학 기상 증착(Plasma Enhanced Chemical Vapor Desposition, PECVD)으로 적층하는 것이 바람직하다.
적층한 진성 비정질 규소층(150) 및 불순물이 도핑된 비정질 규소층(160)을 사진 식각하여, 도 7 내지 도 9를 도시한 바와 같이 돌출부(154)를 포함하는 선형 진성 반도체(151) 및 복수의 선형 불순물 반도체(164)를 형성한다.
도 11 내지 도 13을 참조하면, 금속막을 스퍼터링 따위로 적층한 다음, 사진 식각하여 소스 전극(173) 및 끝 부분(179)을 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 형성한다.
이어서, 선형 불순물 반도체(164)에서 데이터선(171) 및 드레인 전극(175)으로 덮이지 않고 노출된 부분을 제거하여 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161)와 복수의 섬형 저항성 접촉 부재(165)를 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출한다.
다음으로, 도 14 내지 도 16에 도시한 바와 같이, 보호막(180)을 적층하고 게이트 절연막(140)과 함께 패터닝하여, 보호막(180) 및 게이트 절연막(140)에 게이트선(121)의 끝 부분(129), 데이터선(171)의 끝 부분(179), 제1 유지 전극(133a) 고정단 부근의 유지 전극선(131) 일부, 제1 유지 전극(133a)의 자유단 돌출부 일부, 그리고 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(181, 182, 183a, 183b, 185)을 형성한다.
이어서, 도 1 내지 도 3에 도시한 바와 같이, 보호막(180) 위에 보호막(180) 위에 ITO 또는 IZO 따위의 투명 도전층을 스퍼터링으로 적층한 후 패터닝하여, 복수의 화소 전극(191), 복수의 접촉 보조 부재(81, 82) 및 복수의 연결 다리(83)를 형성한다.
마지막으로, 복수의 박막이 형성되어 있는 기판(110)을 약 150℃의 온도로 약 1시간이상, 더욱 좋게는 약 3시간 이상 동안 어닐링하여, 반도체(151)를 안정화한다.
이제, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 의하여 형성된 박막 트랜지스터의 성능 특성에 대하여 다음의 실험예를 통하여 상세하게 설명한다.
먼저, 본 발명의 한 실험예에서는 게이트 절연막(140)의 두께 변화에 따른 박막 트랜지스터 표시판의 성능 변화에 대하여 알아보기 위하여, 다른 조건은 동일하게 고정하고, 플라즈마 강화 화학기상증착으로 박막 트랜지스터 표시판의 게이트 절연막(140)의 두께를 다르게 형성한 뒤, 박막 트랜지스터의 성능 변화를 측정하였다. 표 1은 본 실험예에 따른 게이트 절연막(140)의 두께 변화에 따른 박막 트랜지스터 표시판의 성능 변화 결과를 나타낸 것이다.
게이트 절연막의 두께(Å) 박막 트랜지스터의 성능 특성
전하 이동도 (cm2/Vs) 온전류(Ion) (㎂) 오프전류(Ioff) (pA) 임계 전압(Vs) (V) Ion/ Ioff (106)
5500 0.06 0.10 0.2 11.1 0.5
5000 0.075 0.18 0.1 10.6 1.8
4500 0.07 0.20 0.1 10.4 2.0
4000 0.09 0.30 0.1 10.2 3.0
표 1을 참고하면, 본 발명의 실시예와 같이 박막 트랜지스터 표시판의 게이트 절연막(140)의 두께가 약 5500Å 이하인 경우, 박막 트랜지스터의 전류 특성인 온전류와 오프전류의 비가 일반적으로 요구되는 박막 트랜지스터의 전류 특성인 ~106와 거의 같거나 큼을 알 수 있었다. 또한, 게이트 절연막(140)의 두께가 얇을수록 온전류와 오프전류의 비가 커짐을 알 수 있었다. 그러나, 게이트 절연막(140)의 두께가 너무 얇은 경우, 예를 들어 약 2000Å 보다 더 얇은 경우, 게이트 전극(124)을 위의 층과 절연하는 역할을 할 수 없다. 따라서, 본 발명의 실시예에서와 같이 약 2000Å 내지 5500Å인 경우, 박막 트랜지스터의 성능은 유지하면서 게이트 절연막(140)의 절연 특성도 저하되지 않을 수 있다.
다음으로, 본 발명의 한 실험예에서는 반도체(151) 및 저항성 접촉 부재(161, 165)을 이루는 진성 비정질 규소층(150) 및 불순물이 도핑된 비정질 규소층(160)의 증착 온도에 따른 박막 트랜지스터 표시판의 성능 변화에 대하여 알아보기 위하여, 챔버 압력은 약 1500Torr, 플라즈마를 발생하는 고주파 전력은 약 200W인 조건하에서, 플라즈마 강화 화학기상증착의 증착 온도를 변화하면서 박막 트랜지스터 표시판의 반도체층(151)을 증착하고, 약 150℃의 온도에서 약 1시간 정도로 어닐링한 후, 완성된 박막 트랜지스터의 성능 변화를 측정하였다. 표 2에 그 결과를 나타내었다.
증착 온도 (℃) 박막 트랜지스터의 성능 특성
전하 이동도 (cm2/Vs) 온전류(Ion) (㎂) 오프전류(Ioff) (pA) 임계 전압(Vs) (V) Ion/ Ioff (106)
100 0.2 0.33 0.3 9.7 1.0
130 0.81 1.67 0.068 7.8 24.6
150 0.46 2.34 0.006 5.81 390
180 0.54 3.02 0.005 5.1 604
표 2를 참고하면, 본 발명의 실시예에서와 같이, 반도체(151) 및 저항성 접촉 부재(161, 165)을 이루는 진성 비정질 규소층(150) 및 불순물이 도핑된 비정질 규소층(160)을 약 100℃ 내지 약 180℃의 온도에서 증착한 경우, 박막 트랜지스터의 전류 특성인 온전류와 오프전류의 비는 일반적으로 요구되는 박막 트랜지스터의 전류 특성인 ~106와 같거나 상당히 크게 나타남을 알 수 있었다.
특히, 본 발명의 실시예에서와 같이, 종래와 비교하여 저온인 약 100℃ 내지 약 130℃하에서 진성 비정질 규소층(150) 및 불순물이 도핑된 비정질 규소층(160)을 증착하더라도, 일반적으로 요구되는 박막 트랜지스터의 특성이 유지됨을 알 수 있었다.
다음으로, 본 발명의 다른 한 실험예에서는 진성 비정질 규소층(150) 및 불순물이 도핑된 비정질 규소층(160)의 증착에 사용되는 고주파 전력에 따른 박막 트랜지스터 표시판의 성능 변화에 대하여 알아보기 위하여, 챔버 압력은 약 1500Torr, 온도는 약 100℃이고, 고주파 전력을 변화하면서, 진성 비정질 규소층(150) 및 불순물이 도핑된 비정질 규소층(160)을 적층하고, 약 150℃의 온도에서 약 3시간 정도로 어닐링한 후, 박막 트랜지스터의 성능 변화를 측정하여, 그 결과를 표 3에 나타내었다.
고주파 전력 (W) 박막 트랜지스터의 성능 특성
전하 이동도 (cm2/Vs) 온전류(Ion) (㎂) 오프전류(Ioff) (pA) 임계 전압(Vs) (V) Ion/ Ioff (106)
150 0.48 1.2 0.1 6.8 10
200 0.32 0.7 0.1 8.3 7
300 0.19 0.28 0.2 10.5 1
400 0.15 0.20 0.3 11.1 0.6
500 0.10 0.11 0.2 11.9 0.7
표 3를 참고하면, 본 발명의 실시예에서와 같이, 반도체(151) 및 저항성 접촉 부재(161, 165)을 이루는 진성 비정질 규소층(150) 및 불순물이 도핑된 비정질 규소층(160)을 약 150W 내지 약 300W의 고주파 전력을 사용하여 적층한 경우, 박막 트랜지스터의 전류 특성인 온전류와 오프전류의 비는 일반적으로 요구되는 박막 트랜지스터의 전류 특성인 ~106와 같거나 상당히 크게 나타남을 알 수 있었다.
특히, 고주파 전력이 본 발명의 실시예에 따른 범위보다 큰 경우, 즉 약 400W 또는 약 500W인 경우, 온전류와 오프전류의 비는 일반적으로 요구되는 박막 트랜지스터의 전류 특성인 ~106보다 적어짐을 알 수 있었다.
즉, 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 의하여 형성된 박막 트랜지스터의 특성은 저온인 100℃에서 반도체를 증착하더라도 약 150W 내지 약 300W의 고주파 전력을 사용하여 증착하는 경우에 일반적으로 요구되는 박막 트랜지스터의 특성보다 좋게 나타남을 알 수 있다.
마지막으로, 본 발명의 한 실험예에서는 박막 트랜지스터 표시판의 복수의 박막을 형성한 후에, 어닐링하는 시간에 따른 박막 트랜지스터의 성능 변화를 측정하였다.
이를 위하여, 동일한 조건하에서 게이트 절연막(140), 선형 반도체(151) 및 저항성 접촉 보조 부재(161, 165)를 포함하는 복수의 박막을 형성한 후, 약 150℃의 온도로 어닐링을 실시할 때, 어닐링 시간 변화에 따른 박막 트랜지스터의 특성을 측정하여 표 4에 나타내었다.
어닐링 시간 (hour) 박막 트랜지스터의 성능 특성
전하 이동도 (cm2/Vs) 온전류(Ion) (㎂) 오프전류(Ioff) (pA) 임계 전압(Vs) (V) Ion/ Ioff (106)
0 0.02 0.02 0.3 12.3 0.05
1 0.2 0.33 0.3 9.7 1
3 0.2 0.5 0.1 7.3 5
표 4를 참고하면, 본 발명의 실시예와 따른 박막 트랜지스터 표시판의 제조 방법에서와 같이, 약 150℃의 온도로 약 1시간 이상 어닐링하면, 어닐링하지 않은 경우에 비하여 박막 트랜지스터의 온전류/오프전류 특성이 크게 증가할 뿐만 아니라, 박막 트랜지스터의 전류 특성인 온전류와 오프전류의 비는 일반적으로 요구되는 박막 트랜지스터의 전류 특성인 ~106와 같거나 상당히 크게 나타남을 알 수 있었다. 특히, 약 3시간 동안 어닐링하면, 온전류와 오프전류의 비 외에, 온 전류도 증가함을 알 수 있었다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같이, 가요성 기판 위에 복수의 박막을 포함하는 박막 트랜지스터를 형 성할 때, 저온의 플라즈마 강화 화학기상증착으로 반도체층을 적층함으로써, 가요성 기판이 휘어지거나 늘어나는 문제점을 해결하면서도, 박막 트랜지스터의 성능 특성을 유지할 수 있다.

Claims (20)

  1. 가요성 절연 기판 위에 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막을 적층하는 단계,
    상기 게이트 절연막 위에 반도체층을 형성하는 단계, 그리고
    상기 반도체층 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계를 포함하고,
    상기 반도체층을 형성하는 단계는 100℃ 내지 180℃의 온도에서 플라즈마 강화 화학기상증착으로 수행하는 표시 장치용 표시판 제조 방법.
  2. 제1항에서,
    상기 반도체층을 형성하는 단계는 300W보다 낮은 고주파 전력을 사용하여 수행하는 표시 장치용 표시판 제조 방법.
  3. 제2항에서,
    상기 반도체층을 형성하는 단계는 150W 내지 300W의 고주파 전력을 사용하여 수행하는 표시 장치용 표시판 제조 방법.
  4. 제1항에서,
    상기 게이트 절연막의 두께는 5500Å 보다 얇은 표시 장치용 표시판 제조 방 법.
  5. 제4항에서,
    상기 게이트 절연막의 두께는 2000Å 내지 5500Å인 표시 장치용 표시판 제조 방법.
  6. 제1항에서,
    상기 게이트 절연막을 형성한 후에, 수소 플라즈마 처리하는 단계를 더 포함하는 표시 장치용 표시판 제조 방법.
  7. 제6항에서,
    상기 수소 플라즈마 처리는 2,000Torr의 압력 및 130℃의 온도 하에서 수소 기체(H2)를 1,000sccm의 유량으로 공급하면서 30초 동안 수행하는 표시 장치용 표시판 제조 방법.
  8. 제1항에서,
    복수의 박막이 형성되어 있는 기판을 어닐링하는 단계를 더 포함하는 표시 장치용 표시판 제조 방법.
  9. 제8항에서,
    상기 어닐링은 150℃의 온도로 1시간 이상 수행하는 표시 장치용 표시판 제조 방법.
  10. 제9항에서,
    상기 어닐링은 150℃의 온도로 3시간 이상 수행하는 표시 장치용 표시판 제조 방법.
  11. 제1항에서,
    상기 절연 기판은 플라스틱을 포함하는 표시 장치용 표시판 제조 방법.
  12. 제1항에서,
    상기 절연 기판은 폴리에테르술폰(Polyethersulphone, PES)을 포함하는 표시 장치용 표시판 제조 방법.
  13. 가요성 절연 기판,
    상기 기판 위에 형성되어 있는 게이트선,
    상기 게이트선 위에 형성되어 있으며, 2000Å 내지 5500Å의 두께를 가지고, 수소 플라즈마 처리된 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며, 100℃ 내지 180℃의 온도로 플라 즈마 강화 화학기상증착으로 적층된 반도체층, 그리고
    상기 반도체층 위에 형성되어 있는 소스 전극을 포함하는 데이터선 및 드레인 전극을 포함하는 표시 장치용 표시판.
  14. 제13항에서,
    상기 반도체층은 300W보다 낮은 고주파 전력을 사용하여 적층된 표시 장치용 표시판.
  15. 제14항에서,
    상기 반도체층은 150W 내지 300W의 고주파 전력을 사용하여 적층된 표시 장치용 표시판.
  16. 제13항에서,
    상기 수소 플라즈마 처리는 2,000Torr의 압력 및 130℃의 온도 하에서 수소 기체(H2)를 1,000sccm의 유량으로 공급하면서 30초 동안 수행된 표시 장치용 표시판.
  17. 제13항에서,
    상기 표시판은 150℃의 온도로 1시간 이상 어닐링된 표시 장치용 표시판.
  18. 제17항에서,
    상기 표시판은 150℃의 온도로 3시간 이상 어닐링된 표시 장치용 표시판.
  19. 제13항에서,
    상기 기판은 플라스틱을 포함하는 표시 장치용 표시판.
  20. 제13항에서,
    상기 기판은 폴리에테르술폰(Polyethersulphone, PES)을 포함하는 표시 장치용 표시판.
KR1020060079911A 2006-08-23 2006-08-23 가요성 표시 장치용 표시판의 제조 방법 KR20080017965A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020060079911A KR20080017965A (ko) 2006-08-23 2006-08-23 가요성 표시 장치용 표시판의 제조 방법
TW096129251A TW200816489A (en) 2006-08-23 2007-08-08 Manufacturing of flexible display device panel
US11/839,358 US20080050852A1 (en) 2006-08-23 2007-08-15 Manufacturing of flexible display device panel
EP07016069A EP1892758A2 (en) 2006-08-23 2007-08-16 Manufacturing of flexible display device panel
CNA2007101430651A CN101131495A (zh) 2006-08-23 2007-08-22 柔性显示装置面板的制造
JP2007217129A JP2008053727A (ja) 2006-08-23 2007-08-23 可撓性表示装置用表示板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060079911A KR20080017965A (ko) 2006-08-23 2006-08-23 가요성 표시 장치용 표시판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20080017965A true KR20080017965A (ko) 2008-02-27

Family

ID=38739366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060079911A KR20080017965A (ko) 2006-08-23 2006-08-23 가요성 표시 장치용 표시판의 제조 방법

Country Status (6)

Country Link
US (1) US20080050852A1 (ko)
EP (1) EP1892758A2 (ko)
JP (1) JP2008053727A (ko)
KR (1) KR20080017965A (ko)
CN (1) CN101131495A (ko)
TW (1) TW200816489A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100038161A (ko) * 2008-10-03 2010-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
KR101507967B1 (ko) * 2008-09-23 2015-04-03 삼성디스플레이 주식회사 비정질 실리콘층 형성 방법 및 이를 이용한 액정표시장치 제조 방법

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101322267B1 (ko) * 2008-06-12 2013-10-25 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
EP2515337B1 (en) * 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US8293659B2 (en) * 2011-01-26 2012-10-23 Nanya Technology Corporation Method for fabricating dielectric layer with improved insulating properties
KR102009657B1 (ko) * 2012-10-31 2019-08-12 엘지디스플레이 주식회사 플렉서블 표시패널 및 이의 제조방법, 영상표시 단말기
US9812350B2 (en) 2013-03-06 2017-11-07 Qorvo Us, Inc. Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer
US9583414B2 (en) 2013-10-31 2017-02-28 Qorvo Us, Inc. Silicon-on-plastic semiconductor device and method of making the same
TWI582847B (zh) 2014-09-12 2017-05-11 Ｒｆ微型儀器公司 包含具有聚合物基板之半導體裝置的印刷電路模組及其製造方法
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US10121718B2 (en) 2014-11-03 2018-11-06 Qorvo Us, Inc. Printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
US9960145B2 (en) 2015-03-25 2018-05-01 Qorvo Us, Inc. Flip chip module with enhanced properties
US9613831B2 (en) 2015-03-25 2017-04-04 Qorvo Us, Inc. Encapsulated dies with enhanced thermal performance
US20160343604A1 (en) 2015-05-22 2016-11-24 Rf Micro Devices, Inc. Substrate structure with embedded layer for post-processing silicon handle elimination
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
US10020405B2 (en) 2016-01-19 2018-07-10 Qorvo Us, Inc. Microelectronics package with integrated sensors
US10062583B2 (en) 2016-05-09 2018-08-28 Qorvo Us, Inc. Microelectronics package with inductive element and magnetically enhanced mold compound component
US10468329B2 (en) 2016-07-18 2019-11-05 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
CN105807524B (zh) * 2016-05-30 2019-04-16 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
JP7035014B2 (ja) 2016-08-12 2022-03-14 コーボ ユーエス，インコーポレイティド 性能が強化されたウェハレベルパッケージ
US10486965B2 (en) 2016-08-12 2019-11-26 Qorvo Us, Inc. Wafer-level package with enhanced performance
SG11201901194SA (en) 2016-08-12 2019-03-28 Qorvo Us Inc Wafer-level package with enhanced performance
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10090339B2 (en) 2016-10-21 2018-10-02 Qorvo Us, Inc. Radio frequency (RF) switch
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
CN106842731B (zh) * 2017-04-17 2022-06-24 京东方科技集团股份有限公司 一种显示面板
US10490471B2 (en) 2017-07-06 2019-11-26 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US20200235066A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
WO2020153983A1 (en) 2019-01-23 2020-07-30 Qorvo Us, Inc. Rf semiconductor device and manufacturing method thereof
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5346850A (en) * 1992-10-29 1994-09-13 Regents Of The University Of California Crystallization and doping of amorphous silicon on low temperature plastic
US5817550A (en) * 1996-03-05 1998-10-06 Regents Of The University Of California Method for formation of thin film transistors on plastic substrates
US5796121A (en) * 1997-03-25 1998-08-18 International Business Machines Corporation Thin film transistors fabricated on plastic substrates
KR100338125B1 (ko) * 1999-12-31 2002-05-24 구본준, 론 위라하디락사 박막 트랜지스터 및 그 제조방법
KR100586241B1 (ko) * 2000-10-28 2006-06-02 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 및 제조방법
JP4802364B2 (ja) * 2000-12-07 2011-10-26 ソニー株式会社 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法
US20040169176A1 (en) * 2003-02-28 2004-09-02 Peterson Paul E. Methods of forming thin film transistors and related systems
KR101090245B1 (ko) * 2003-12-10 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판
KR100612868B1 (ko) * 2004-11-08 2006-08-14 삼성전자주식회사 실리콘 필름 제조방법
TWI249251B (en) * 2004-11-22 2006-02-11 Au Optronics Corp Fabrication method of thin film transistor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101507967B1 (ko) * 2008-09-23 2015-04-03 삼성디스플레이 주식회사 비정질 실리콘층 형성 방법 및 이를 이용한 액정표시장치 제조 방법
KR20100038161A (ko) * 2008-10-03 2010-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
KR101528793B1 (ko) * 2008-10-03 2015-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
US9589988B2 (en) 2008-10-03 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same

Also Published As

Publication number Publication date
US20080050852A1 (en) 2008-02-28
CN101131495A (zh) 2008-02-27
EP1892758A2 (en) 2008-02-27
TW200816489A (en) 2008-04-01
JP2008053727A (ja) 2008-03-06

Similar Documents

Publication Publication Date Title
KR20080017965A (ko) 가요성 표시 장치용 표시판의 제조 방법
US8912538B2 (en) Thin film transistor array substrate and method for manufacturing the same
KR101340514B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20060122491A (ko) 가요성 표시 장치의 제조 방법
US9553176B2 (en) Semiconductor device, capacitor, TFT with improved stability of the active layer and method of manufacturing the same
CN100446260C (zh) Tft阵列面板及其制造方法
KR101187744B1 (ko) 액정 표시 장치, 그의 제조 방법 및 제조 장치
KR101903565B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20080023853A (ko) 가요성 표시 장치의 제조 장치 및 이의 제조 방법
KR20070034280A (ko) 가요성 표시 장치용 표시판의 제조 방법
US20060097265A1 (en) Thin film transistor array panel and method for manufacturing the same
EP1956656A2 (en) Thin film transistor array panel and method for manufacturing the same
KR20070092455A (ko) 표시 장치 및 그 제조 방법
KR20070040145A (ko) 가요성 표시 장치용 표시판 및 그 제조 방법
KR101230318B1 (ko) 액정 표시 장치의 제조 방법
KR20070008874A (ko) 액정 표시판 및 그의 제조 장치
KR20080054583A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060124306A (ko) 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR100984351B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20080054574A (ko) 액정 표시 장치의 제조 방법
KR20060122120A (ko) 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법
KR100968567B1 (ko) 다층 박막의 제조 방법 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
KR20070005080A (ko) 가요성 액정 표시 장치의 제조 방법 및 이의 제조 장치
KR20080052919A (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조방법
KR20070013804A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid