CN100446260C - Tft阵列面板及其制造方法 - Google Patents

Tft阵列面板及其制造方法 Download PDF

Info

Publication number
CN100446260C
CN100446260C CNB2005101302692A CN200510130269A CN100446260C CN 100446260 C CN100446260 C CN 100446260C CN B2005101302692 A CNB2005101302692 A CN B2005101302692A CN 200510130269 A CN200510130269 A CN 200510130269A CN 100446260 C CN100446260 C CN 100446260C
Authority
CN
China
Prior art keywords
layer
aluminum layer
tft array
array panel
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101302692A
Other languages
English (en)
Other versions
CN1812109A (zh
Inventor
裴良浩
李制勋
赵范锡
郑敞午
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1812109A publication Critical patent/CN1812109A/zh
Application granted granted Critical
Publication of CN100446260C publication Critical patent/CN100446260C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B17/00—Surgical instruments, devices or methods, e.g. tourniquets
    • A61B17/50—Instruments, other than pincettes or toothpicks, for removing foreign bodies from the human body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Surgery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Veterinary Medicine (AREA)
  • Public Health (AREA)
  • General Health & Medical Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • Molecular Biology (AREA)
  • Medical Informatics (AREA)
  • Biomedical Technology (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种TFT阵列面板，包括：下部铝层；氮化铝层，形成于下部铝层上；以及上部铝层，形成于氮化铝层上。这种包括铝布线的TFT阵列面板减少乃至防止形成可能引起短路的小丘。本发明还公开了一种制造这种TFT阵列面板的方法。

Description

TFT阵列面板及其制造方法
相关申请的交叉参考
本申请要求于2005年1月7日向韩国知识产权局提交的韩国专利申请第2005-0001797号的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及一种薄膜晶体管(TFT)阵列面板及其制造方法，更具体地，涉及一种包括形成于铝层之间的氮化铝层的薄膜晶体管(TFT)阵列面板及其制造方法。
背景技术
在液晶显示器(LCD)中，LCD面板包括TFT阵列面板、滤色器阵列面板、以及夹在TFT阵列面板与滤色器阵列面板之间的液晶。由于LCD面板本身不能发光，所以其通常与背光单元结合使用。通常，背光单元位于TFT阵列面板后方，并向TFT阵列面板发光。背光单元发出的光的透射率根据液晶的分子排列而变化。
近来，人们对具有高清晰度和高孔径比(aperture ratio，开口率)的宽屏LCD的需求正在增加。因此，LCD中的布线(wiring line，配线，接线)的长度在布线变窄的同时变长。该趋势存在一个问题，即布线材料的高电阻率(specific resistance)可能导致RC延迟，从而使图形失真。
迄今，诸如铬(Cr)、钼钨合金(MoW)等具有10μΩ/cm或更高电阻率的金属已经被用于布线。然而，这些材料的电阻率太高，以至于不能用于尺寸为20英寸或以上的宽屏LCD的布线。因此，期望具有较低电阻率的布线。
具有较低电阻率的典型金属包括银(Ag)、铜(Cu)、铝(Al)等。这些材料当中，银和铜对于TFT阵列面板的玻璃衬底具有不良的粘附性。至于铜，其具有与TFT的半导体层中的非晶硅进行扩散的趋势，从而损坏TFT并降低铜的电阻率。
由于上述银和铜的缺点，所以铝被广泛用作布线用的基本材料。铝有许多优点，诸如大约3μΩ/cm的低电阻率、容易形成布线、低成本等。
然而，铝也不是无可挑剔的。其具有形成小丘(hillock，小隆起)的趋势，这可导致布线中的短路。例如，栅极布线上形成的小丘穿透栅极绝缘层，并接触数据布线，从而导致布线的短路。
由小丘引起的这种问题随着铝布线变厚而变得恶化。因此，人们在继续寻找一种用于在LCD布线中使用铝时控制小丘形成的方法。
发明内容
因此，本发明的一个方面在于提供了一种TFT阵列面板，其具有不会形成小丘的铝布线。
本发明的另一个方面在于提供了一种制造TFT阵列面板的方法，防止小丘在该TFT阵列面板上生长。
本发明的上述和/或其他方面可通过提供一种TFT阵列面板来实现，该TFT阵列面板包括：下部铝层；氮化铝层，形成于下部铝层上；以及上部铝层，形成于氮化铝层上。
上部铝层可具有2,500
Figure C20051013026900071
或更小的厚度，或者1,500或更小的厚度。下部铝层和上部铝层的厚度和可大于4,000
Figure C20051013026900073
氮化铝层的厚度可大于下部铝层的厚度的5％。有时，氮化铝层的厚度范围为100
Figure C20051013026900074
到400
Figure C20051013026900075
TFT阵列面板还可包括钼层，形成于上部铝层上。
氮化铝层可包括0.01摩尔百分比(mole％)到60摩尔百分比的氮。
本发明的上述和/或其他方面可通过提供一种TFT阵列面板来实现，该TFT阵列面板包括：栅极布线；数据布线；以及栅极布线和数据布线中至少之一，包括顺序形成的下部铝层、氮化铝层、上部铝层。
本发明的上述和/或其他方面可通过提供一种制造TFT阵列面板的方法来实现。该方法包括以下步骤：在绝缘衬底上沉积下部铝层；在氮前体气体环境(nitrogen precursor gas atmosphere)中在下部铝层上沉积氮化铝层；以及在氮化铝层上沉积上部铝层。
可在上部铝层上沉积钼层。
可连续地沉积上部铝层、氮化铝层、和下部铝层。
可用溅射法沉积氮化铝层。
氮前体气体可以是氮、氨、一氧化氮、和二氧化氮中至少之一。氮前体气体可与氩一起提供。
本发明的上述和/或其他方面可通过提供一种液晶显示装置来实现，该液晶显示装置包括：第一衬底，包括栅极布线和数据布线，其中至少之一包括顺序形成的下部铝层、氮化铝层、和上部铝层；第二衬底，面向第一衬底；以及液晶层，置于第一衬底与第二衬底之间。
根据本发明的一个实施例，氮化铝层设置在铝布线之间，以防止铝移动，从而防止小丘生长。
附图说明
结合附图，通过以下对实施例的描述，本发明的上述和/或其他方面和优点将变得显而易见并更易于理解，附图中：
图1是示出根据本发明的第一实施例的铝布线的截面图；
图2是示出根据本发明的第二实施例的铝布线的截面图；
图3是根据本发明的第一实施例的TFT阵列面板的平面图；
图4是沿图3中线IV-IV的TFT阵列面板的截面图；
图5到图8是示出根据本发明的第一实施例的TFT阵列面板的制造过程的截面图；
图9是根据本发明的第二实施例的TFT阵列面板的平面图；
图10是沿图9中线X-X的TFT阵列面板的截面图；
图11是沿图9中线XI-XI的TFT阵列面板的截面图；以及
图12A到图19B是示出根据本发明的第二实施例的TFT阵列面板的制造过程的截面图。
具体实施方式
以下将具体参照本发明的实施例，其实例在附图中示出，其中全文中相同的元件使用相同的参考标号。以下参照附图描述实施例以说明本发明。
布线上形成小丘的原因如下。在制造TFT阵列面板的过程中，在形成铝布线之后，通过等离子体增强化学汽相沉积(PECVD)沉积绝缘层、半导体层等。PECVD在高温下执行，从而向铝施加压缩应力。此时，铝沿着其表面移动，具体而言，沿着晶界(grainboundary)移动，并向铝布线的侧面或上面生长。
图1是示出根据本发明的第一实施例的铝布线的截面图。
参照图1，根据本发明的第一实施例的铝布线是通过三层结构来实现的，其包括下部铝层2、氮化铝层3、以及上部铝层4。此处，铝布线形成于衬底1上，并且铝布线被绝缘层5覆盖。
氮化铝层3防止下部铝层2的铝移动，并减少小丘的生长。优选地，氮化铝层3的厚度d2大于下部铝层2的厚度d1的5％。当氮化铝层3的厚度d2太大时，氮化铝层3可能起到绝缘层的作用。因此，氮化铝层3的厚度d2优选地小于下部铝层2的厚度d1的30％。当氮化铝层3起到绝缘层的作用时，下部铝层2与上部铝层4彼此电绝缘，使得铝布线的电阻率上升。更具体地，氮化铝层3优选地具有100
Figure C20051013026900091
到400
Figure C20051013026900092
的厚度。同时，氮化铝层3优选地包括0.01摩尔百分比到60摩尔百分比的氮。当氮少于0.01摩尔百分比时，氮化铝层3不能适当地防止下部铝层2的铝移动。另一方面，当氮多于60摩尔百分比时，氮化铝层3可能起到绝缘层的作用。根据本发明的一个实施例，氮化铝层3还可包括碳、氧等。
优选地，上部铝层4的厚度d3小于1,500
Figure C20051013026900101
上部铝层4的铝的移动可引起穿透绝缘层5的小丘。然而，当上部铝层4的厚度d3小于1,500
Figure C20051013026900102
时，不会形成大到足以导致短路的小丘。此外，下部铝层2与上部铝层4的厚度和d1+d3优选地大于4,000
Figure C20051013026900103
以使布线具有满足显示装置的宽屏幕和高分辨率的低电阻。通过用诸如钼层的金属覆盖铝层，可进一步增加下部铝层2与上部铝层4的厚度和d1+d3。
图2是示出根据本发明的第二实施例的铝布线的截面图。
参照图2，另外在上部铝层4上形成钼层6。在第二实施例中，下部铝层2的厚度d4、上部铝层4的厚度d6、氮化铝层3的厚度d5、以及氮化铝层3的成分之间的关系与第一实施例中相同。
根据本发明的第二实施例，上部铝层4的厚度d6可大于第一实施例中上部铝层的厚度，这是因为上部铝层4覆盖有钼层6，以防止上部铝层4的铝移动或变形。如果上部铝层4的厚度d6太大，则钼层6不适合用于防止上部铝层4中的铝移动或变形。因此，上部铝层4的厚度d6优选地小于2,500
Figure C20051013026900104
此外，下部铝层2与上部铝层4的厚度和d4+d6优选地大于4,000
Figure C20051013026900105
此外，钼层6的厚度d7优选地具有300
Figure C20051013026900106
到500
Figure C20051013026900107
的厚度。在某些实施例中，钼层6可用钼合金层、镍层、铬层、或钛层代替。此处，钼层6不仅防止上部铝层4的铝移动或变形，而且具有与透明导电层的低接触电阻。布线接触透明导电层，以连接到像素电极(后面将描述)等，透明导电层可包含诸如铟锡氧化物(ITO)或铟锌氧化物(IZO)的材料。如果是铝，则铝与透明导电层之间的接触很差，使得在信号传输中发生问题。另一方面，当钼层6在类似于第二实施例的布线上形成时，透明导电层与钼层6接触，从而解决了信号传输中的问题。
在上述实施例中，可使用各种铝布线。例如，铝层和氮化铝层可交替地形成为四层或更多层的结构。
以下，将描述根据本发明的第一实施例的铝布线的形成方法。
首先，在衬底1上形成下部铝层2。下部铝层2可通过溅射法形成。
在溅射法中，将氩气注入设置有被施加了高电压的铝制靶电极的室中，然后进行等离子体放电。然后，由等离子体放电所激励的氩阳离子将铝原子从靶电极分离，然后铝原子附着至衬底，并且生长成为薄膜。
当下部铝层2具有期望厚度时，将氮源气体注入室中，然后氮化铝层3在氮气环境中生长。就氮源气体而言，可以采用氮(N2)、氨(NH4)、一氧化氮(NO)、二氧化氮(NO2)等。当将这些氮源气体中的一种或多种注入室中时，氮与铝一起沉积，从而形成氮化铝层3。
当氮化铝层3具有期望厚度时，停止将氮源气体注入室中，然后沉积上部铝层4。如有必要，可增加去除残留在室中的氮源气体的过程。
上述过程是在同一室中连续地进行，从而不必在过程的不同部分中迁移衬底1。仅仅通过将氮源气体注入到室中而容易地形成氮化铝层3。
随后，使铝层3和4形成图样，以形成铝布线，然后用绝缘层5覆盖。即使在形成绝缘层5的同时使铝布线加热到高温，氮化铝层3也可以防止下部铝层2的铝的导致形成小丘的移动/变形。
下面将描述根据本发明的一个实施例的TFT阵列面板及其制造方法。
图3是根据本发明的第一实施例的TFT阵列面板的平面图；图4是沿图3中线IV-IV的TFT阵列面板的截面图；以及图5到图8是示出根据本发明的第一实施例的TFT阵列面板的制造过程的截面图。
在绝缘衬底10上形成栅极布线22、24、26，其中栅极布线是四层结构，包括：下部铝层221、241、261；氮化铝层222、242、262；上部铝层223、243、263；以及钼层224、244、264。
每个栅极布线22和26包括：栅极线22，沿水平方向形成；以及栅电极26，包含于薄膜晶体管中，并连接至栅极线22，其中栅极线22的一个端部24的宽度被扩大，以与外部电路连接。
此外，在第一绝缘衬底10上形成由氮化硅(SiNx)等制成的栅极绝缘层30，并覆盖栅极布线22、24、26。
在栅电极26的栅极绝缘层30上形成由非晶硅等制成的半导体层40。在半导体层40上形成由重掺有n型杂质的n+氢化非晶硅制成的欧姆接触层55和56。
在欧姆接触层55和56以及栅极绝缘层30上形成数据布线65、66、68，其中，数据布线65、66、68具有相同的四层结构，包括下部铝层651、661、681；氮化铝层652、662、682；上部铝层653、663、683；以及钼层654、664、684。
图中未示出数据线62，但其具有类似于数据布线65、66、68的四层结构。
数据布线62、65、66、68包括：数据线62，沿垂直方向形成，并与栅极线22交叉，以限定像素；源电极65，从数据布线62中分支出来，并在欧姆接触层55上方延伸；以及漏电极66，其与源电极65分开，并在欧姆接触层56上方形成。漏电极66位于越过栅电极26在源电极65对面的位置。数据线62的一端68的宽度被扩大，以与外部电路连接。
此外，在数据布线62、65、66、68和半导体层40的没有被覆盖数据布线62、65、66、68的部分上形成钝化层70，其中该钝化层由SiNx层、a-Si:C:O层、a-Si:O:F层(低介电CVD层)、丙稀基有机绝缘层等制成的。a-Si:C:O层和a-Si:O:F层通过PECVD(等离子体增强化学汽相沉积)形成，并且具有4或更低的低介电常数(即，其介电常数范围为2到4)。因而，在a-Si:C:O层或a-Si:O:F层中不产生寄生电容问题，即使其厚度相当地薄。此外，a-Si:C:O层和a-Si:O:F层在阶梯覆盖、与其他层的接触性质中表现优异。此外，a-Si:C:O层和a-Si:O:F层中的每一个均是无机CVD层，因此与有机介电层相比具有良好的耐热性。此外，a-Si:C:O层和a-Si:O:F层的沉积率和蚀刻率比SiNx的沉积率和蚀刻率高出四到十倍，所以a-Si:C:O层和a-Si:O:F层具有处理时间短的优点。
钝化层70包括：接触孔76，通过其暴露出漏电极66；接触孔78，通过其暴露出数据线的端部68；以及接触孔74，通过其暴露出栅极线的端部24和栅极绝缘层30。
在钝化层70上形成通过接触孔76与漏电极66电连接且位于像素区上的像素电极82。此外，在钝化层70上形成分别通过接触孔74和78连接至栅极线的端部24和数据线的端部68的接触辅助部分(contact subsidiary part)86、88。此处，像素电极82和接触辅助部分86、88由诸如ITO(铟锡氧化物)或IZO(铟锌氧化物)的透明导电层制成。即，漏电极66通过钼层664接触像素电极82。
参照图3和图4，像素电极82与栅极线22重叠，从而形成存储电容器。在存储电容器的电容不够的情况下，可额外地在与栅极布线22、24、26相同的电平提供存储电容器线路组件。
此外，像素电极82可与数据线62重叠，从而使宽高比最大化。即使像素电极82与数据线62重叠以最大化宽高比，只要钝化层70是由低介电CVD层制成的，则可以忽略在像素电极82与数据线62之间产生的寄生电容问题。
根据第一实施例的TFT阵列面板的制造方法如下。如图5所示，在绝缘衬底10上沉积四层栅极金属结构，包括下部铝层221、241、261；氮化铝层222、242、262；上部铝层223、243、263；以及钼层224、244、264。随后，通过使用掩模的光刻法使栅极金属层形成图样，从而形成栅极布线22、24、26。栅极布线22、24、26包括栅极线22和栅电极26，并沿横向延伸。
参照图6，由氮化硅制成的栅极绝缘层30，由非晶硅制成的半导体层40，以及掺杂非晶硅层50顺序地沉积至绝缘衬底10上。通过使用掩模的光刻法使半导体层40和掺杂非晶硅层50形成图样，从而在栅电极26上方的栅极绝缘层30上形成类似于岛状的半导体层40和欧姆接触层50。
参照图7，沉积四层第二数据金属结构，包括下部铝层621、651、661；氮化铝层622、652、662；上部铝层623、653、663；钼层624、654、664，并通过使用掩模的光刻法来使其形成图样，从而形成数据布线。数据布线包括与栅极线22交叉的数据线62、连接至数据线62并在栅电极26上方延伸的源电极65、以及与源电极65隔离并位于越过栅电极26在源电极65对面位置的漏电极66。
随后，在未沉积数据布线62、65、66、68的区域蚀刻掺杂非晶硅层50(见图6)，从而相对于栅电极26分开，并暴露出在掺杂非晶硅层55和56之间的半导体层40。另外，可应用氧等离子体，以使暴露的半导体层40的表面稳定。
然后，参照图8，钝化层70通过使用CVD法生长氮化硅层、a-Si:C:O层、或a-Si:O:F层来形成，或通过涂覆有机绝缘材料来形成。
然后，通过光刻法使钝化层70与栅极绝缘层30形成图样，从而形成分别通过栅极线的端部24、漏电极66、和数据线的端部68的接触孔74、76、78。
参照图3和图4，ITO层或IZO层被沉积并利用光刻法来蚀刻，从而形成通过接触孔76电连接至漏电极66的像素电极82，并形成分别通过接触孔74、78连接至栅极线的端部24和数据线的端部68的接触辅助部分86、88。优选地，在沉积ITO层或IZO层之前的预热过程中使用氮气。
上述第一实施例在制造TFT阵列面板的过程中应用了五个掩模。下面的第二实施例使用了四个掩模。
图9是根据本发明的第二实施例的TFT阵列面板的平面图；图10是沿图9中线X-X的TFT阵列面板的截面图；图11是沿图9中线XI-XI的TFT阵列面板的截面图；以及图12A到图19B是示出根据本发明的第二实施例的TFT阵列面板的制造过程的截面图。
类似于第一实施例，在绝缘衬底10上形成具有四层结构的栅极布线22、24、26，包括下部铝层221、241、261；氮化铝层222、242、262；上部铝层223、243、263；以及钼层224、244、264。
此外，在绝缘衬底10上形成与栅极线22平行的存储电极线28。同样，存储电极线28具有类似于栅极布线22、24、26的四层结构。存储电极线28与连接至像素电极82(后面将描述)的存储电容器导电图样64重叠，并形成增强像素的电势存储电容的存储电容器。如果由于像素电极82与栅极线22的重叠得到的存储电容足够了，则可省去存储电极线28。通常，施加给存储电极线28的电压等于施加给顶部衬底的共用电极的电压。
在栅极布线22、24、26和存储电极线28上形成由氮化硅(SiNx)等制成的栅极绝缘层30，从而覆盖栅极布线22、24、26和存储电极线28。
在栅极绝缘层30上形成由诸如氢化非晶硅等半导体制成的半导体图样42和48。在半导体图样42和48上形成欧姆接触图样或中间层图样55、56、58，其由重掺有n型杂质诸如磷(P)的非晶硅等制成。
在欧姆接触层55、56、和58上形成具有四层结构的数据布线62、64、65、66、68，包括：下部铝层621、641、651、661、681；氮化铝层622、642、652、662、682；上部铝层623、643、653、663、683；以及钼层624、644、654、664、684。数据布线包括沿垂直方向延伸的数据线部分62、68、65。数据线部分62、68、65包括数据线62，其具有端部68，以接收外部视频信号；以及薄膜晶体管的源电极65，其从数据线62分支出来。薄膜晶体管的漏电极66与数据线部分62、68、65分开，并相对于栅电极26或TFT沟道部分C与源电极65相对。存储电容器导电图样64设置于存储电极线28上。如果没有设置存储电极线28，则可省去存储电容器导电图样64。
欧姆接触图样55、56、58降低了在下面的半导体图样42、48与上面的数据布线62、64、65、66、68之间的接触电阻，并且具有与数据布线62、64、65、66、68相同的形状。即，位于数据线62、68、65之下的欧姆接触图样55具有与数据线62、68、65相同的形状；位于数据布线66之下的欧姆接触图样具有与漏电极66相同的形状；以及位于数据布线64之下的欧姆接触图样具有与存储电容器导电图样64相同的形状。
半导体图样42、48除了TFT沟道部分C之外，类似于数据布线62、64、65、66、68和欧姆接触图样55、56、58中的图样。更具体地，存储电容器半导体图样48、存储电容器导电图样64、以及存储电容器欧姆接触图样58彼此相似。TFT半导体图样42形状上与数据布线和欧姆接触图样的其他部分不相同。即，数据布线62、68、65，尤其是源电极65和漏电极66在TFT沟道部分C处彼此分开。同样地，数据线中间层图样55与漏电极欧姆接触图样56彼此分开。然而，TFT半导体图样42在TFT沟道部分C处连续地延伸，而没有分开，从而形成薄膜晶体管的沟道。
在数据布线62、64、65、66、68上形成由氮化硅制成的钝化层70、通过PECVD法沉积的a-Si:C:O层或a-Si:O:F层(低介电层)、或有机绝缘层。钝化层70包括：接触孔76、78、72，漏电极66、数据线的端部68、以及存储电容器导电图样64分别通过接触孔被暴露。此外，钝化层70包括接触孔74。接触孔74穿透栅极绝缘层30，并暴露出栅极线22的端部24。在钝化层70上形成像素电极82，以接收来自薄膜晶体管的视频信号，并与上部电极(未示出)一起生成电场。像素电极82由诸如ITO、IZO等透明导电材料制成。像素电极82经由接触孔76物理上及电学上连接至漏电极66，从而接收视频信号。此处，像素电极82与相邻的栅极线22和相邻的数据线62重叠，以增强宽高比。在另一实施例中，像素电极82可不与相邻的栅极线22和相邻的数据线62重叠。此外，像素电极82通过接触孔72电连接至存储电容器导电图样64，并将视频信号发送至存储电容器导电图样64。在栅极线的端部24和数据线的端部68上方形成接触辅助部分86、88，其分别通过接触孔74、78连接至栅极线的端部24和数据线的端部68。接触辅助部分86、88分别增强了端部24、68对外部电路的附着，并保护了端部24、68。此外，接触辅助部分86、88由透明导电层制成。
根据本发明的第二实施例的TFT阵列面板的制造方法如下。如图12A到图12B所示，栅极金属层具有四层结构，包括：下部铝层221、241、261、281；氮化铝层222、242、262、282；上部铝层223、243、263、283；钼层224、244、264、284，该栅极金属层类似于第一实施例那样沉积，并通过光刻法形成图样，以形成包括栅极线22、栅电极26、和存储电容器电极28的栅极布线。此时，扩大栅极线22的一个端部24的宽度，以与外部电路连接。
随后，参照图13A和图13B，通过CVD法顺序地沉积厚度为约1500
Figure C20051013026900181
到约5000
Figure C20051013026900182
的栅极绝缘层30、厚度为约500
Figure C20051013026900183
到约2000的半导体层40、以及厚度为约300
Figure C20051013026900185
到约600
Figure C20051013026900186
的中间层50。沉积具有四层结构的导电层60，包括下部铝层601、氮化铝层602、上部铝层603、和钼层604，以形成数据布线。然后，将厚度为约1μm到约2μm的光刻胶(photoresist)膜110涂覆到导电层60上。
参照图13A和图13B，通过掩模使光刻胶膜110曝光，然后显影，从而形成光刻胶图样112、114。此时，创建位于源电极65与漏电极66之间的TFT沟道部分C处的第一光刻胶图样部分114，使其厚度小于位于数据布线部分A处的第二光刻胶图样部分112的厚度，其中，在数据布线部分A处将形成数据布线62、64、65、66、68。另一方面，去除所有位于其他部分B处的光刻胶图样部分110。此时，位于TFT沟道部分C处的第一光刻胶图样部分114与残留在数据布线部分A处的第二光刻胶图样部分112的厚度比，将根据后续蚀刻过程中的处理条件来控制。例如，使第一光刻胶图样部分114厚度形成为第二光刻胶图样部分112厚度的约1/2或更小。优选地，第一光刻胶图样部分114的厚度可形成为约4000
Figure C20051013026900191
或更小。
根据本发明的一个实施例，可使用各种掩模，以区分光刻胶膜110的厚度。掩模可包括狭缝图样、格子图样、或半透明膜，以控制部分A中的透光率。
如果是使用狭缝图样或格子图样，优选地，狭缝或格子的宽度应该小于曝光装置的光分解能力。如果使用的是半透明膜，则该半透明膜可具有至少两种不同透光率或厚度的薄膜，以在形成掩模时调节光的透射率。
当通过掩模使光刻胶膜曝光时，直接曝光的光刻胶膜110的聚合物被完全地分解。此外，对应于掩模的狭缝图样或半透明膜的光刻胶膜的聚合物被一定程度地分解。然而，被掩模遮挡的光刻胶膜的聚合物没有分解。当在曝光之后，使光刻胶膜110显影时，聚合物没有分解的部分保持不同的厚度，该厚度取决于随曝光所发生的分子分解的程度。曝光时间不应该太长，以避免光刻胶膜的所有分子都被分解。
可选地，具有相对较薄厚度的第一光刻胶图样部分114可利用能够回流的光刻胶膜来形成。通过常规的具有透光部分和截光部分的掩模来使光刻胶膜曝光。然后，使曝光的光刻胶膜显影，然后其回流，以使膜部分被部分地转移到无膜部分，从而形成这种薄光刻胶图样114。
随后，蚀刻第一光刻胶图样部分114及其下面的层，即，导电层60、中间层50、和半导体层40。此时，数据线及其下面的层留在数据布线部分A处上方，并且仅有半导体层40留在TFT沟道部分C处。此外，导电层60、中间层50、和半导体层40在其他部分B处被全部去除，从而暴露出下面的栅极绝缘层30。
首先，参照图14A和图14B，去除暴露在其他部分B处的导电层60，从而暴露出下面的中间绝缘层50。根据本发明的一个实施例，既可使用干法蚀刻，也可使用湿法蚀刻，来蚀刻导电层60。这两种蚀刻法优选地在当蚀刻导电层60时防止光刻胶图样部分112、114被蚀刻的条件下执行。然而，如果使用干法蚀刻，则难以找到不蚀刻光刻胶图样部分112、114的合适的条件。因此，在导电层60和光刻胶图样部分112、114都被蚀刻的条件下，执行干法蚀刻。在干法蚀刻中，形成第一光刻胶图样部分114厚于湿法蚀刻中的情况，以防止下面的导电层60被暴露。
因此，如图15A和图15B所示，形成在沟道区域C和数据布线区域A处的导电层图样。在形成图样之后，保留源极/漏极导电图样67和存储电容器导电图样64，但是位于其他部分B处的导电层60被去除，从而暴露出下面的中间层50。除了源电极65和漏电极66还没有彼此分开之外，留下的导电图样67、64具有与数据布线62、64、65、66、68相似的形状。此外，当执行干法蚀刻时，光刻胶图样部分112和114也被部分地去除。
参照图16A和图16B，用干法蚀刻同时去除在其他部分B处暴露的中间层50和下面的半导体层40，以及第一光刻胶图样部分114。在光刻胶图样部分112和114、中间层50、和半导体层40(半导体层和中间层不具有蚀刻选择性)被同时蚀刻而栅极绝缘层30不被蚀刻的条件下，执行干法蚀刻。优选地在关于光刻胶图样112和114以及半导体层40的蚀刻率彼此相近的情况下执行干法蚀刻。例如，使用SF6与HCl，或SF6与O2的混合气体以将光刻胶图样112(或114)和半导体层40蚀刻成基本相同的厚度。当光刻胶图样112和114以及半导体层40的蚀刻率相同或基本相同时，第一光刻胶图样114的厚度优选地等于或小于半导体层40与中间层50的厚度和。
从而，如图16A和16B所示，在沟道部分C处的第一光刻胶图样部分114被去除，并且源极/漏极导电图样67被暴露。在其他部分B区域处的中间层50和半导体层40被去除，并且下面的栅极绝缘层30被暴露。同时，在数据布线部分C处的第二光刻胶图样部分112也被蚀刻，使得其厚度变薄。此外，在此过程中，形成了半导体图样42和48。标号57和58分别表示在源极/漏极导电图样67之下的中间图样和在存储电容器导电图样64之下的中间图样。
然后，通过灰化(ashing)去除在沟道部分C处的源极/漏极导电图样67上的光刻胶残余物。
参照图17A和图17B，在沟道部分C区域处的源极/漏极导电图样67和源极/漏极中间层图样57被蚀刻和去除。根据本发明的一个实施例，对源极/漏极导电图样67和源极/漏极中间层图样57都应用干法蚀刻。可选地，可对源极/漏极导电图样67应用湿法蚀刻，以及对源极/漏极中间层图样57应用干法蚀刻。在前者情况中，优选地，源极/漏极导电图样67的蚀刻选择性比源极/漏极中间层图样57高。如果蚀刻选择性不够高，则难以找到蚀刻过程的终点，且难以控制半导体图样42保留在沟道部分C处的厚度。在后者情况中，当交替湿法蚀刻和干法蚀刻时，源极/漏极导电图样67的横边(lateral side)使用湿法蚀刻来蚀刻，而源极/漏极中间层图样57的横边基本不用干法蚀刻来蚀刻。因此，形成了级联(cascade)结构。优选地可使用CF4与HCl，或CF4与O2的混合气体来蚀刻中间层图样57和半导体图样42。当使用CF4与O2的混合气体时，半导体图样42可具有均匀的厚度。此时，如图16B所示，半导体图样42可被部分地去除且变薄，并且也可将第二光刻胶图样部分112蚀刻预定厚度。在不蚀刻栅极绝缘层30的条件下应该执行蚀刻法。优选地，第二光刻胶图样112足够厚，以防止下面的数据布线62、64、65、66、68在蚀刻时被暴露。
源电极65和漏电极66彼此分开，从而完成数据布线62、64、65、66、68和下面的欧姆接触图样55、56、58。
最后，去除残余在数据布线区域A处的第二光刻胶图样部分112。可选地，可在去除在沟道部分C处的源极/漏极导电图样67之后，在去除下面的中间层图样57之前，去除第二光刻胶图样部分112。
如上所述，可结合使用湿法蚀刻和干法蚀刻，或可仅使用干法蚀刻。在后者情况中，过程简单，但是相对较难找到合适的蚀刻条件。在前者情况中，相对较易找到合适的蚀刻条件，但是过程复杂。
如图18A和图18B所示，通过利用CVD法生长氮化硅、a-Si:C:O层或a-Si:O:F层，或应用有机绝缘膜来形成钝化层70。
参照图19A和图19B，蚀刻钝化层70和栅极绝缘层30，以形成接触孔76、74、78、72，其中，漏电极66、栅极线的端部24、数据线的端部68、和存储电容器导电图样64分别通过这些接触孔而被暴露。
最后，参照图10和图11，厚度为约400
Figure C20051013026900231
到约500
Figure C20051013026900232
的ITO层或IZO层被沉积和蚀刻，以形成连接至漏电极66和存储电容器导电图样64的像素电极82，并且用于形成连接至栅极线的端部24的接触辅助部分86和连接至数据线的端部68接触辅助部分88。
同时，可在预热过程中使用氮气，该预热过程在沉积ITO或IZO层之前执行。氮气防止分别通过接触孔72、74、76、78而暴露的金属层64、24、66、68被氧化。
根据本发明的第二实施例，使用一个掩模蚀刻数据布线62、64、65、66、68，下面的欧姆接触图样55、56、58，以及半导体图样42和48。同时，源电极65和漏电极66彼此分开，从而简化了制造工艺。
本发明不但可用于TFT LCD，而且可用于有机发光二极管(OLED)。
此处，OLED使用了有机材料，其根据接收的电信号而本身发光。这种OLED通常具有分层结构，包括：阳极层(像素电极)、空穴注入层、空穴传输层、发射层、电子传输层、电子注入层、以及阴极层(反电极)。根据本发明的一个实施例，TFT阵列面板的漏电极电连接至阳极层，从而发射数据信号。另一方面，TFT阵列面板的漏电极可电连接至阴极层。
如上所述，本发明提供了一种包括铝布线的TFT阵列面板，以及该TFT阵列面板的制造方法，该铝布线具有减少小丘形成的改良结构。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (18)

1.一种TFT阵列面板，包括：
下部铝层；
氮化铝层，形成于所述下部铝层上；
上部铝层，形成于所述氮化铝层上；以及
钼层，形成于所述上部铝层上。
2.根据权利要求1所述的TFT阵列面板，其中，所述上部铝层具有
Figure C2005101302690002C1
或更小的厚度。
3.根据权利要求2所述的TFT阵列面板，其中，所述上部铝层具有
Figure C2005101302690002C2
或更小的厚度。
4.根据权利要求1所述的TFT阵列面板，其中，所述下部和上部铝层的厚度和大于
Figure C2005101302690002C3
5.根据权利要求1所述的TFT阵列面板，其中，所述氮化铝层的厚度大于所述下部铝层的厚度的5％。
6.根据权利要求1所述的TFT阵列面板，其中，所述氮化铝层的厚度范围为到
Figure C2005101302690002C5
7.根据权利要求1所述的TFT阵列面板，其中，所述氮化铝层包括0.01摩尔百分比到60摩尔百分比的氮。
8.一种TFT阵列面板，包括：
栅极布线；
数据布线；以及
所述栅极和数据布线中至少之一，包括顺序形成的下部铝层、氮化铝层、上部铝层和钼层。
9.根据权利要求8所述的TFT阵列面板，其中，所述下部和上部铝层的厚度和大于
Figure C2005101302690003C1
10.根据权利要求8所述的TFT阵列面板，其中，所述氮化铝层的厚度大于所述下部铝层的厚度的5％。
11.根据权利要求8所述的TFT阵列面板，其中，所述氮化铝层的厚度范围为
Figure C2005101302690003C2
到
Figure C2005101302690003C3
12.根据权利要求8所述的TFT阵列面板，其中，所述氮化铝层包括0.01摩尔百分比到60摩尔百分比的氮。
13.一种制造TFT阵列面板的方法，包括：
在绝缘衬底上沉积下部铝层；
在氮前体气体环境中在所述下部铝层上沉积氮化铝层；
以及
在所述氮化铝层上沉积上部铝层，
在所述上部铝层上沉积钼层。
14.根据权利要求13所述的方法，其中，连续地沉积所述上部铝层、所述氮化铝层、和所述下部铝层。
15.根据权利要求13所述的方法，其中，通过溅射法沉积所述氮化铝层。
16.根据权利要求13所述的方法，其中，所述氮前体气体包括选自包括氮、氨、一氧化氮、和二氧化氮的组中的至少一种。
17.根据权利要求13所述的方法，其中，所述氮前体气体包括选自包括氮、氨、一氧化氮、和二氧化氮的组中的至少一种，并与氩一起提供。
18.一种液晶显示装置，包括：
第一衬底，包括栅极布线和数据布线，其中至少之一包括顺序形成的下部铝层、氮化铝层、上部铝层、和钼层；
第二衬底，面向所述第一衬底；以及
液晶层，置于所述第一衬底与所述第二衬底之间。
CNB2005101302692A 2005-01-07 2005-12-12 Tft阵列面板及其制造方法 Expired - Fee Related CN100446260C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050001797A KR20060081470A (ko) 2005-01-07 2005-01-07 박막트랜지스터 기판과 그 제조방법
KR1020050001797 2005-01-07

Publications (2)

Publication Number Publication Date
CN1812109A CN1812109A (zh) 2006-08-02
CN100446260C true CN100446260C (zh) 2008-12-24

Family

ID=36695933

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101302692A Expired - Fee Related CN100446260C (zh) 2005-01-07 2005-12-12 Tft阵列面板及其制造方法

Country Status (5)

Country Link
US (1) US20060163741A1 (zh)
JP (1) JP2006191013A (zh)
KR (1) KR20060081470A (zh)
CN (1) CN100446260C (zh)
TW (1) TWI290770B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101229277B1 (ko) * 2006-10-12 2013-02-04 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
JP4954224B2 (ja) * 2007-02-13 2012-06-13 三菱電機株式会社 表示装置およびその製造方法
KR101055211B1 (ko) * 2007-07-11 2011-08-08 엘지디스플레이 주식회사 액정표시장치의 제조방법
US9551910B2 (en) * 2009-10-02 2017-01-24 Unified Innovative Technology, Llc Active matrix substrate and display device
JP5865634B2 (ja) 2011-09-06 2016-02-17 三菱電機株式会社 配線膜の製造方法
US20130240995A1 (en) * 2012-03-19 2013-09-19 Shenzhen China Star Optoelectronics Technology Co., Ltd Thin-film transistor array substrate and manufacturing method thereof
CN102623461A (zh) * 2012-03-19 2012-08-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
CN103779358A (zh) 2014-01-27 2014-05-07 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
JP6072888B2 (ja) * 2015-12-22 2017-02-01 三菱電機株式会社 配線膜およびそれを用いたアクティブマトリクス基板、並びに配線膜の製造方法
CN106206324B (zh) * 2016-08-31 2019-03-26 深圳市华星光电技术有限公司 一种金属绝缘层半导体结构的制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1136222A (zh) * 1995-02-20 1996-11-20 松下电器产业株式会社 存储器及其制造方法
JP2000349294A (ja) * 1999-06-03 2000-12-15 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
US20020096993A1 (en) * 1999-02-04 2002-07-25 Raina Kanwal K. Field emission display with smooth aluminum film
CN1412609A (zh) * 2001-10-05 2003-04-23 三星电子株式会社 液晶显示器
US6562668B2 (en) * 2000-08-12 2003-05-13 Jin Jang Method of fabricating thin film transistor using buffer layer and the thin film transistor
CN1430246A (zh) * 2001-11-28 2003-07-16 东部电子株式会社 利用铝的防止铜扩散膜的形成方法
US20040077141A1 (en) * 2002-10-17 2004-04-22 Anam Semiconductor, Inc. Capacitor and fabrication method thereof
US20040140490A1 (en) * 2003-01-16 2004-07-22 Cheng-Chi Wang Hillock-free gate layer and method of manufacturing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0824191B2 (ja) * 1989-03-17 1996-03-06 富士通株式会社 薄膜トランジスタ
JP2945533B2 (ja) * 1992-03-04 1999-09-06 駿介 小林 液晶表示装置の製造方法
KR100193653B1 (ko) * 1995-11-20 1999-06-15 김영환 축적 캐패시터를 구비한 스태거 tft-lcd 및 그의 제조방법
US6033787A (en) * 1996-08-22 2000-03-07 Mitsubishi Materials Corporation Ceramic circuit board with heat sink
KR100208024B1 (ko) * 1996-10-04 1999-07-15 윤종용 힐락 억제를 위한 tft의 알루미늄 게이트 구조 및 그 제조방법
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
JP2001147424A (ja) * 1999-11-19 2001-05-29 Hitachi Ltd 導電性薄膜形成用の絶縁基板およびこの絶縁基板を用いた液晶表示素子
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR20030016051A (ko) * 2001-08-20 2003-02-26 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP2005062802A (ja) * 2003-07-28 2005-03-10 Advanced Display Inc 薄膜トランジスタアレイ基板の製法
KR100687904B1 (ko) * 2005-06-30 2007-02-27 주식회사 하이닉스반도체 반도체소자의 캐패시터 및 그 제조방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1136222A (zh) * 1995-02-20 1996-11-20 松下电器产业株式会社 存储器及其制造方法
US20020096993A1 (en) * 1999-02-04 2002-07-25 Raina Kanwal K. Field emission display with smooth aluminum film
JP2000349294A (ja) * 1999-06-03 2000-12-15 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
US6562668B2 (en) * 2000-08-12 2003-05-13 Jin Jang Method of fabricating thin film transistor using buffer layer and the thin film transistor
CN1412609A (zh) * 2001-10-05 2003-04-23 三星电子株式会社 液晶显示器
CN1430246A (zh) * 2001-11-28 2003-07-16 东部电子株式会社 利用铝的防止铜扩散膜的形成方法
US20040077141A1 (en) * 2002-10-17 2004-04-22 Anam Semiconductor, Inc. Capacitor and fabrication method thereof
US20040140490A1 (en) * 2003-01-16 2004-07-22 Cheng-Chi Wang Hillock-free gate layer and method of manufacturing the same

Also Published As

Publication number Publication date
TW200631181A (en) 2006-09-01
KR20060081470A (ko) 2006-07-13
JP2006191013A (ja) 2006-07-20
TWI290770B (en) 2007-12-01
CN1812109A (zh) 2006-08-02
US20060163741A1 (en) 2006-07-27

Similar Documents

Publication Publication Date Title
CN100446260C (zh) Tft阵列面板及其制造方法
US10446711B2 (en) Thin film transistor array substrate and method for manufacturing the same
KR101353269B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
KR101542840B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US9337346B2 (en) Array substrate and method of fabricating the same
US8067774B2 (en) Thin film transistor panel and method of manufacturing the same
KR20090079686A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN103258743A (zh) 薄膜晶体管、薄膜晶体管阵列基板及其制造方法
US20060283833A1 (en) Wiring for display device and thin film transistor array panel with the same, and manufacturing method thereof
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
US6905917B2 (en) Thin film transistor array panel for liquid crystal display and method for manufacturing the same
KR101000451B1 (ko) Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판
KR20070109192A (ko) 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치
KR20100075058A (ko) 박막 트랜지스터 기판 및 그 제조 방법
US7928441B2 (en) TFT array panel and fabricating method thereof
CN101034235A (zh) 显示装置及其制造方法
KR20120067108A (ko) 어레이 기판 및 이의 제조방법
CN201845779U (zh) 阵列基板及液晶显示器
KR20100075059A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20050079430A (ko) Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판
KR20080049882A (ko) 박막 트랜지스터 기판의 제조 방법
KR20080010957A (ko) 박막트랜지스터의 제조방법, 이에 의해 제조된박막트랜지스터 및 이를 구비한 액정표시소자
KR20060029413A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121221

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121221

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081224

Termination date: 20201212