CN101034235A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN101034235A
CN101034235A CNA2006101592558A CN200610159255A CN101034235A CN 101034235 A CN101034235 A CN 101034235A CN A2006101592558 A CNA2006101592558 A CN A2006101592558A CN 200610159255 A CN200610159255 A CN 200610159255A CN 101034235 A CN101034235 A CN 101034235A
Authority
CN
China
Prior art keywords
terminal
display device
signal line
coating member
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101592558A
Other languages
English (en)
Inventor
赵世一
柳春基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101034235A publication Critical patent/CN101034235A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25D—REFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
    • F25D3/00—Devices using other cold materials; Devices using cold-storage bodies
    • F25D3/10—Devices using other cold materials; Devices using cold-storage bodies using liquefied gases, e.g. liquid air
    • F25D3/107—Devices using other cold materials; Devices using cold-storage bodies using liquefied gases, e.g. liquid air portable, i.e. adapted to be carried personally
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25D—REFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
    • F25D2331/00—Details or arrangements of other cooling or freezing apparatus not provided for in other groups of this subclass
    • F25D2331/80—Type of cooled receptacles
    • F25D2331/805—Cans

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Combustion & Propulsion (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

根据本发明的典型实施例的显示装置包括绝缘基板、形成在所述绝缘基板上的第一信号线、与第一信号线相交并与第一信号线绝缘的第二信号线、形成在第二信号线上的覆盖部件和开关元件，所述开关元件具有第一端子、第二端子和第三端子，其中第一端子连接到第一信号线，第二端子连接到第二信号线，像素电极连接到开关元件的第三端子。根据本发明的实施例的覆盖部件减小了形成精细的图案中的蚀刻误差。

Description

显示装置及其制造方法
技术领域
本发明涉及显示装置及其制造方法。
背景技术
例如有源矩阵(AM)液晶显示器(LCD)或者有源矩阵有机发光二极管(OLED)显示器的有源型显示装置包括安置在矩阵中的多个象素、开关元件和用于将信号传送到例如薄膜晶体管(TFT)的开关元件的多个信号线(例如栅极线和数据线)。开关元件可选地将来自数据线的数据信号传送到象素，用于通过变化液晶的透光率而显示图像。OLED的象素通过变化LED的发光亮度而显示图像。
LCD和OLED显示器包括面板，所述面板具有设有TFT、场产生电极、信号线等的绝缘层和导电层的层式结构。栅极线、数据线和场产生电极由通过绝缘层分开的不同的导电层形成。导电层和绝缘层通常通过光刻和蚀刻而形成图案，所述光刻和蚀刻包括光刻胶膜的涂布、曝光、显影以及湿法蚀刻或者干法蚀刻。
但是，当用于TFT的源电极或者漏电极的金属层使用光刻胶膜作为蚀刻掩模来形成图案时，光刻胶膜也可以被蚀刻，由此蚀刻源电极和漏电极的额外的区域。此外，半导体层可能受到金属层的蚀刻的副产品的污染，从而负面影响TFT的特性和可靠性。
发明内容
本发明减小了对于源区域和漏区域的精细形成图案所需的蚀刻的有害的效果。实施本发明的显示装置包括在基板上形成栅极线，在栅极线上形成栅极绝缘层，在栅极绝缘层上形成半导体层，在半导体层上形成金属层，在金属层上形成绝缘体层，在绝缘体层形成光刻胶膜图案，使用光刻胶膜图案蚀刻绝缘体层和金属层，从而形成覆盖部件、数据线和漏电极，在绝缘基板上形成钝化层，和在钝化层上形成象素电极。干法蚀刻可以有利地被用于对绝缘体层和金属层形成图案，所述金属层可以包括MoW或者Mo，而覆盖部件可以包括氮化硅或者氧化硅。
附图说明
图1是根据本发明的实施例的TFT阵列面板的布置视图；
图2、3是沿着线II-II’和III-III’所取的、如图1中所示的TFT阵列面板的剖视图；
图4、7、12和15是根据本发明的实施例的TFT阵列面板的制造方法的中间步骤中的TFT阵列面板的布置视图；
图5、6是沿着线V-V’和VI-VI’所取的如图4中所示的TFT阵列面板的剖视图；
图8、9是沿着线VIII-VIII’和IX-IX’所取的如图7中所示的TFT阵列面板的剖视图；
图10、11是顺序显示根据本发明的实施例的TFT阵列面板的制造方法的剖视图；
图13、14是沿着线XIII-XIII’和XIV-XIV’所取的如图12中所示的TFT阵列面板的剖视图；
图16、17是沿着线XVI-XVI’和XVII-XVII’所取的如图4中所示的TFT阵列面板的剖视图。
具体实施方式
现在将参照附图在此后更为完全地描述本发明，其中在所述附图中显示了本发明的优选实施例。如普通技术人员所认识到那样，所述的实施例可以用不同的方式来进行修改，所有这些都没有背离本发明的精神或者范围。在附图中，层、膜、面板、区域等的厚度出于简洁被夸大。相同的参考数字在整个说明书中指示相同的元件。可以理解，当例如层、膜、区域或者基板的元件被指出位于另外一个元件上时，所述元件可以直接位于其他元件之上，或者也可以存在介入元件。相比较而言，当元件被称为“直接位于”另外一个元件上时，中间没有介入元件存在。
图1是根据本发明的实施例的TFT阵列面板的布置视图，图2是沿着线II-II’所取的如图1中所示的TFT阵列面板的剖视图，和图3是沿着线III-III’所取的TFT阵列面板的剖视图。多个栅极线121和多个存储电极线131被形成在例如透明玻璃或者塑料的绝缘基板110上。
栅极线121传输栅极信号并大体上沿着横向方向延伸。每个栅极线121包括多个向下突出的栅电极124和具有用于提供与另外的层或者外部驱动电路接触的较大区域的端部129。用于产生栅极信号的栅极驱动电路(未示出)可以被安装在柔性印刷电路(FPC)膜(未示出)上，所述柔性印刷电路膜可以连接到基板110、直接安装在基板110上或者集成到基板110上。栅极线121可以延伸以连接到可以集成到基板110上的驱动电路。
每个存储电极线131包括大体上平行于栅极线121延伸的主干(stem)和多对第一和第二存储电极133a、133b，所述第一和第二存储电极133a、133b从所述主干分支。每个存储电极线131被设置在两个相邻的栅极线121之间，且所述主干靠近所述两个相邻的栅极线121中的一个。每个存储电极133a、133b具有连接到所述主干的固定端部和设置与其相对的自由端部。第一存储电极133b的固定端部具有较大的面积，第一存储电极133b的自由端部有利地分叉为线性分支和弯曲分支。但是，存储电极线131可以具有各种形状和布置。
栅极线121和存储电极线131可以由含铝的金属(例如Al和Al合金)、含银的金属(例如银和银合金)、含铜的金属(例如铜和铜合金)、含Mo的金属(例如Mo和Mo合金)、Cr、Ta或者Ti制造。但是它们可以具有包括两个导电膜(未示出)的多层结构，所述导电膜具有不同的物理特性。两个膜中的一个可以由包括含Al的金属、含Ag的金属和含Cu的金属的低阻金属制造，用于减小信号延迟或者电压降。另外一个膜可以由例如含Mo的金属、Cr、Ta或者Ti的材料制造，所述材料与其他材料(例如氧化铟锡(ITO)或者氧化铟锌(IZO))具有良好的物理、化学和电接触特性。两个膜的组合的良好示例是下Cr膜和上Al(合金)膜，下Al(合金)膜和上Mo(合金)膜。但是，栅极线121和存储电极线131可以由不同的金属或者导体形成。栅极线121和存储电极线131的侧面相对基板110的表面倾斜，并且其倾斜角度是从大约30至80度。
优选地由氮化硅(SiNx)或者氧化硅(SiOx)制造的栅极绝缘层140形成在栅极线121和存储电极线131上。栅极绝缘层140可以具有粗糙的表面。
优选地由氢化非晶硅(简写为“a-Si”)或者多晶硅形成的多个半导体条151被形成在栅极绝缘层140上。每个半导体条151大体上沿着纵向的方向延伸并包括朝向栅电极124分支开的多个凸起154。半导体条151在靠近栅极线121和存储电极线131处变宽，这样半导体条151覆盖较大区域的栅极线121和存储电极线131。
多个欧姆接触条和岛161、165被形成在半导体条151上，欧姆触点163、165优选地由n+氢化a-Si形成，n+氢化a-Si用例如磷的n型杂质重掺杂，或者它们可以由硅化物形成。每个欧姆接触条161包括多个凸起163，多个凸起163和欧姆接触岛165被成对安置在半导体条151的凸起154上。
半导体条151和欧姆触点161、165的侧面相对基板110的表面倾斜，其倾斜角度优选地在大约30-80度范围中。
多个数据线171和多个漏电极175被形成在欧姆触点161、165以及栅极绝缘层140上。数据线171传输数据信号，并大体上沿着纵向方向延伸以与栅极线121相交。每个数据线171也与存储电极线131相交并在存储电极133a、133b的相邻对之间行进。各数据线171包括朝向栅电极124突出的多个源电极173、具有与另外的层或者外部驱动电路接触的较大区域的端部179。用于产生数据信号的数据驱动电路(未示出)可以安装在FPC膜(未示出)上，所述FPC膜可以连接到基板110、直接安装在基板110上或者集成到基板110上。数据线171可以延伸以连接到驱动电路，所述驱动电路可以集成到基板110上。
漏电极175从数据线171分开，并关于栅电极124与源电极173相对设置。各漏电极175包括较宽的端部和较窄的端部。较宽的端部与存储电极线131重叠，较窄的端部被源电极173部分地包围。
栅电极124、源电极173和漏电极175与半导体条151的凸起154一起形成在设置于源电极173和漏电极175之间的凸起154中具有沟道的TFT。
数据线171和漏电极175可以由例如Cu、Mo、Cr、Ni、Co、Ta、Ti的金属或者其合金所制造。但是，它们可以具有包括金属膜(未示出)和低阻导电膜(未示出)的多层结构。多层结构的良好示例是包括下Cr/Mo(合金)膜和上Al(合金)膜的双层结构，以及下Mo(合金)膜、中间Al(合金)膜和上Mo(合金)膜的三层结构。但是，数据线171和漏电极175可以由不同的合金或者导体制造。数据线171和漏电极175可以具有倾斜的边缘轮廓，其倾斜角是从大约30至80度的范围。
欧姆触点161、165只设置在下面的半导体条151和其上叠置的导体171、175之间，并减小其间的接触电阻。尽管半导体条151在大部分地方比数据线171窄，如上所述，半导体条151的宽度靠近栅极线121和存储电极线131变大，以平滑所述表面的轮廓，由此防止数据线171断开。但是，半导体条151包括一些暴露部分，所述暴露部分没有覆盖以数据线171和漏电极175，例如安置在源电极173和漏电极175之间的部分。
多个覆盖层51、55(此后有时称为“盖”)被形成在数据线171和漏电极175上。覆盖层51和55可以由氮化硅或者氧化硅形成。覆盖层51、55通常大体上具有与数据线171、漏电极175相同的平面形状，除了它们具有暴露数据线171、漏电极175的多个通孔。
钝化层180被形成在数据线171、漏电极175和半导体条151的被暴露部分上。钝化层180可以由无机或者有机绝缘体(例如氮化硅和氧化硅、有机绝缘体、或者低介电绝缘体)形成，并且其可以具有平的顶部表面。无机绝缘体和有机绝缘体可以具有小于大约4.0的介电常数。低介电绝缘体的示例包括通过等离子增强化学气相沉积(PECVD)所形成的a-Si:C:O和a-Si:O:F。有机绝缘体可以具有光敏性。
钝化层180可以包括无机绝缘体的下膜和有机绝缘体的上膜，这样其具备有机绝缘体的优良绝缘特性，同时防止半导体条151的被暴露部分受到有机绝缘体的损坏。
钝化层180具有分别暴露数据线171的端部179和漏电极175的多个接触孔182、185。接触孔182、185连接到盖51、53的通孔，盖51、53的通孔此后将视为接触孔182、185的一部分。
钝化层180和栅极绝缘层140具有暴露栅极线121的端部129的多个接触孔181和暴露靠近存储电极133a、133b的固定端部的部分、或者存储电极线131的自由端部的存储电极线131的自由端部的部分的多个接触孔184。
多个象素电极191、多个上跨路(overpass)84和多个接触辅助件(assistant)81、82被形成在钝化层180上。它们优选地由例如ITO或者IZO的透明导体或者例如Ag、Al或者其合金的反射导体形成。
象素电极191通过接触孔185物理地并电气地连接到漏电极175，这样象素电极191从漏电极175接收数据电压。提供以数据电压的象素电极191与提供以共用电压的相对显示面板(未示出)的共用电极(未示出)协作产生电场，所述电场确定设置在两个电极之间的液晶层(未示出)的液晶分子(未示出)的取向。象素电极191和共用电极形成称为“液晶电容器”的电容器，所述电容器存储在TFT截止之后所施加的电压。
象素电极191重叠包括存储电极133a、133b的存储电极线131。象素电极191、连接到象素电极191的漏电极175和存储电极线131形成称为“存储电容器”的另外的电容器，所述电容器提高了液晶电容器的电压存储容量。
接触辅助件81、82分别通过接触孔181、182连接到栅极线121的端部129和数据线171的端部179。接触辅助件81、82保护端部129和179，并提高端部129、179和外部装置之间的粘合。
上跨路84与栅极线121交叉，并分别通过一对接触孔183a、183b连接到存储电极线131的被暴露部分和存储电极133b的自由端部的被暴露线性分支，所述接触孔相对栅极线121彼此相对设置。与上跨路83一起、包括存储电极133a、133b的存储电极线131可以被用于补救栅极线121、数据线171或者TFT中的缺陷。
图4、7、12和15是显示在根据本发明的制造的中间步骤中所示的TFT阵列面板的实施例的布置视图。图5、6是沿着线V-V’和VI-VI’所取的如图4中所示的TFT阵列面板的剖视图，图8、9是沿着线VIII-VIII’和IX-IX’所取的如图7中所示的TFT阵列面板的剖视图，图10、11是顺序显示根据本发明的实施例的TFT阵列面板的制造方法的剖视图，图13、14是沿着线XIII-XIII’和XIV-XIV’所取的如图12中所示的TFT阵列面板的剖视图，和图16、17是沿着线XVI-XVI’和XVII-XVII’所取的、如图4中所示的TFT阵列面板的剖视图。
参照图4-6，金属膜沉积在绝缘基板110上，然后金属膜通过光刻和蚀刻来形成图案，从而形成包括栅电极124和端部129的多个栅极线121和包括存储电极133a、133b的多个存储电极线131。
如图7和8中所示，栅极绝缘层140、本征(intrinsic)a-Si层、非本征(extrinsic)a-Si层通过PECVD等顺序沉积在栅极线121和存储电极线131上。接着，非本征a-Si层和本征a-Si层通过光刻和蚀刻来形成图案，从而形成多个非本征半导体条164和包括凸起154的多个(本征)半导体条151。
由例如Mo和MoW的金属所制造的金属层170被沉积在非本征a-Si图案151、154以及栅极绝缘层140上。顺序地，氮化硅层50被沉积在数据层170上。接着，光刻胶掩模PR被形成在氮化硅层50上，如图10、12所示。
参照图12和14，氮化硅层50和数据层170使用光刻胶图案RP进行干法蚀刻，从而形成多个覆盖层51、55、多个数据线171、179和多个漏电极175。干法蚀刻可以让栅极绝缘层140的被暴露表面变得粗糙并可以变形所述光刻胶掩模PR，设置在金属层170上的氮化硅层50可以减小由于光刻胶掩模PR的变形所导致的数据线171和漏电极175的变形。此后，没有覆盖以数据线171和漏电极175的非本征半导体条154的被暴露部分被移除以完成包括凸起163的多个欧姆接触条161和多个欧姆接触岛165，并暴露部分本征半导体条151。接着优选地进行氧等离子处理，从而稳定半导体条151的被暴露表面。
参照图13-15，钝化层180沉积在覆盖层51、55之上。此处，栅极绝缘层140的被暴露表面是粗糙的，因此，栅极绝缘层140和钝化层180之间的接触面积变得更大，从而改进粘合。
顺序地，钝化层180通过光刻(和蚀刻)来形成图案，从而形成多个接触孔181、182、184和185。
最后，如图1-3中所示，例如ITO或者IZO的透明导电材料通过溅射等被沉积在钝化层180上，并被形成图案来形成多个象素电极191、多个接触辅助件81、82和多个上跨路(overpass)84。
尽管该发明参照了目前所认为的典型实施例进行了说明，可以理解，本发明不限于所公开的实施例，而是相反地意于覆盖包括在所附的权利要求书中的精神和范围之内的各种修改和等同布置。

Claims (17)

1.一种显示装置，包括：
基板；
形成在所述基板上的第一信号线；
第二信号线，所述第二信号线与第一信号线相交并与所述第一信号线绝缘；
形成在所述第二信号线上的覆盖部件；
开关元件，所述开关元件具有连接到第一信号线的第一端子、连接到第二信号线的第二端子和第三端子；和
象素电极，所述象素电极连接到开关元件的第三端子；
其中所述覆盖部件具有与所述第二信号线大体上相同的平面形状。
2.根据权利要求1所述的显示装置，其中，所述覆盖部件包括绝缘体。
3.根据权利要求2所述的显示装置，其中，所述覆盖部件包括氮化硅或者氧化硅。
4.根据权利要求2所述的显示装置，其中，所述覆盖部件具有暴露第二信号线的孔。
5.根据权利要求1所述的显示装置，还包括：
栅极绝缘层，所述栅极绝缘层将第一信号线与第二信号线绝缘，其中所述开关元件包括电气连接到第二端子和第三端子的半导体，栅极绝缘层包括：第一部分和第二部分，栅极绝缘层的第一部分没有被所述半导体、第二端子、第三端子和第二信号线覆盖；栅极绝缘层的第二部分被所述半导体、第二端子、第三端子以及第二信号线覆盖，和栅极绝缘层的第一部分的表面粗糙度大于栅极绝缘层的第二部分的表面粗糙度。
6.一种显示装置，包括：
基板；
形成在所述基板上的栅电极；
形成在所述栅电极上的栅极绝缘层；
形成在所述栅极绝缘层上的半导体层；
形成在所述半导体层上的源电极和漏电极；
形成在所述源电极和漏电极上的覆盖部件；
形成在所述覆盖部件上的钝化层；和
形成在所述钝化层上的象素电极；
其中所述覆盖部件具有与所述第二信号线大体上相同的平面形状。
7.根据权利要求6所述的显示装置，其中，所述栅极绝缘层包括第一部分和第二部分，所述栅极绝缘层的第一部分没有覆盖以所述半导体、第二端子、第三端子和第二信号线，栅极绝缘层的第二部分覆盖以所述半导体、第二端子、第三端子和第二信号线；和
所述栅极绝缘层的第一部分的表面粗糙度大于所述栅极绝缘层的第二部分的表面粗糙度。
8.根据权利要求6所述的显示装置，其中，所述覆盖部件包括绝缘体。
9.根据权利要求8所述的显示装置，其中，所述覆盖部件包括氮化硅或者氧化硅。
10.根据权利要求6所述的显示装置，其中，所述覆盖部件具有暴露所述第二信号线的孔。
11.根据权利要求6所述的显示装置，其中，所述钝化层具有包括氮化硅层或者有机层的单层结构。
12.根据权利要求6所述的显示装置，其中，所述钝化层具有包括氮化硅的下膜和包括有机绝缘体的上膜的双层结构。
13.根据权利要求6所述的显示装置，其中，所述钝化层和所述覆盖部件具有暴露漏电极的接触孔。
14.一种制造显示装置的方法，所述方法包括：
在基板上形成栅极线；
在栅极线上形成栅极绝缘层；
在栅极绝缘层上形成半导体层；
在半导体层上沉积金属层；
在金属层上形成绝缘体层；
在绝缘体层上形成光刻胶掩模；
使用光刻胶膜图案蚀刻绝缘体层和金属层，从而形成覆盖部件、数据线和漏电极；
在覆盖部件上形成钝化层；和
在钝化层上形成象素电极。
15.根据权利要求14所述的制造方法，其中，所述绝缘体层和所述金属层的蚀刻是干法蚀刻。
16.根据权利要求14所述的制造方法，其中，所述金属层包括MoW或者Mo。
17.根据权利要求14所述的制造方法，其中，所述覆盖部件包括氮化硅或者氧化硅。
CNA2006101592558A 2006-03-10 2006-09-25 显示装置及其制造方法 Pending CN101034235A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060022603A KR20070092455A (ko) 2006-03-10 2006-03-10 표시 장치 및 그 제조 방법
KR1020060022603 2006-03-10

Publications (1)

Publication Number Publication Date
CN101034235A true CN101034235A (zh) 2007-09-12

Family

ID=38523643

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101592558A Pending CN101034235A (zh) 2006-03-10 2006-09-25 显示装置及其制造方法

Country Status (4)

Country Link
US (1) US8143621B2 (zh)
JP (1) JP5250739B2 (zh)
KR (1) KR20070092455A (zh)
CN (1) CN101034235A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
KR101582946B1 (ko) * 2009-12-04 2016-01-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20120032172A1 (en) * 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9991463B2 (en) * 2012-06-14 2018-06-05 Universal Display Corporation Electronic devices with improved shelf lives
KR20220053708A (ko) * 2020-10-22 2022-05-02 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226658A (ja) 1992-02-18 1993-09-03 Nec Corp 薄膜トランジスタ
JPH07191347A (ja) 1993-12-27 1995-07-28 Casio Comput Co Ltd 薄膜トランジスタアレイの製造方法
JPH07273332A (ja) 1994-03-28 1995-10-20 Casio Comput Co Ltd 薄膜トランジスタ
JPH08124939A (ja) 1994-10-21 1996-05-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR0171102B1 (ko) * 1995-08-29 1999-03-20 구자홍 액정표시장치 구조 및 제조방법
KR100251091B1 (ko) 1996-11-29 2000-04-15 구본준 액정표시장치의 제조방법 및 그 제조방법으로 제조되는 액정표시장치
JPH10177968A (ja) 1996-12-18 1998-06-30 Toshiba Corp 薄膜素子、薄膜素子の形成方法、薄膜トランジスタの製造方法及び液晶表示装置の製造方法
JP3600712B2 (ja) 1997-06-25 2004-12-15 三菱電機株式会社 薄膜トランジスタおよびその製造方法ならびにこれを搭載した液晶表示装置
KR100271037B1 (ko) 1997-09-05 2000-11-01 구본준, 론 위라하디락사 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법(liquid crystal display device and the method for manufacturing the same)
KR100313242B1 (ko) 1997-11-17 2002-04-06 구본준, 론 위라하디락사 Mo-W합금을이용한액정표시장치와그제조방법
JPH11233780A (ja) 1998-02-16 1999-08-27 Matsushita Electric Ind Co Ltd 半導体素子の製造方法と液晶表示パネル
JP2001133804A (ja) 1999-10-29 2001-05-18 Fujitsu Ltd 液晶表示装置の製造方法
JP4776792B2 (ja) 2000-02-28 2011-09-21 株式会社半導体エネルギー研究所 発光装置および電気器具
JP2001281698A (ja) 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
JP2001311965A (ja) 2000-04-28 2001-11-09 Nec Corp アクティブマトリクス基板及びその製造方法
KR100687334B1 (ko) 2000-12-30 2007-02-27 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터의 제조방법
US7439096B2 (en) * 2001-02-21 2008-10-21 Lucent Technologies Inc. Semiconductor device encapsulation
KR100796756B1 (ko) 2001-11-12 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7316784B2 (en) * 2003-02-10 2008-01-08 Lg.Philips Lcd Co., Ltd. Method of patterning transparent conductive film, thin film transistor substrate using the same and fabricating method thereof
TW586223B (en) * 2003-06-26 2004-05-01 Au Optronics Corp Thin film transistor array panel and fabricating method thereof
KR100939560B1 (ko) * 2003-06-30 2010-01-29 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR100966420B1 (ko) * 2003-06-30 2010-06-28 엘지디스플레이 주식회사 폴리실리콘 액정표시소자 및 그 제조방법
KR100707024B1 (ko) 2003-07-04 2007-04-11 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
KR100606449B1 (ko) * 2003-12-29 2006-07-31 엘지.필립스 엘시디 주식회사 액정표시소자 제조방법
KR100701662B1 (ko) 2003-12-29 2007-03-29 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
KR101023319B1 (ko) 2004-03-30 2011-03-18 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20050096748A (ko) 2004-03-31 2005-10-06 엘지.필립스 엘시디 주식회사 상압 플라즈마를 이용한 액정표시소자 제조방법
KR20050112031A (ko) 2004-05-24 2005-11-29 삼성에스디아이 주식회사 반도체 소자 및 그 형성 방법
KR100623820B1 (ko) 2004-05-28 2006-09-19 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100592278B1 (ko) * 2004-06-08 2006-06-21 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치
JP5000290B2 (ja) 2006-01-31 2012-08-15 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法

Also Published As

Publication number Publication date
JP5250739B2 (ja) 2013-07-31
US20070210309A1 (en) 2007-09-13
KR20070092455A (ko) 2007-09-13
JP2007241295A (ja) 2007-09-20
US8143621B2 (en) 2012-03-27

Similar Documents

Publication Publication Date Title
JP4939794B2 (ja) 薄膜トランジスタ表示板及びその製造方法
KR101168728B1 (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
US7947539B2 (en) Thin film transistor array panel for a display device and a method of manufacturing the same
US7749824B2 (en) Thin film transistor array panel and manufacturing method thereof
US8164097B2 (en) Thin film transistor array panel and manufacturing method thereof
US8067774B2 (en) Thin film transistor panel and method of manufacturing the same
EP1892758A2 (en) Manufacturing of flexible display device panel
US7888148B2 (en) Signal line for a display device, etchant, thin film transistor panel, and method for manufacturing the same
US7811868B2 (en) Method for manufacturing a signal line, thin film transistor panel, and method for manufacturing the thin film transistor panel
US20090002587A1 (en) Thin film transistor array panel and a manufacturing method thereof
KR101484063B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
US7932965B2 (en) Thin film transistor array panel and method for manufacturing the same
CN100446260C (zh) Tft阵列面板及其制造方法
US20070082434A1 (en) Manufacturing of thin film transistor array panel
KR101046928B1 (ko) 박막 트랜지스터 표시판과 그 제조방법
US7572658B2 (en) Method of manufacturing display panel for flexible display device
CN101034235A (zh) 显示装置及其制造方法
US7582501B2 (en) Thin film transistor panel and manufacturing method thereof
TWI445176B (zh) 薄膜電晶體陣列面板及其製造方法
US20060189054A1 (en) Thin film transistor array panel and manufacturing method thereof
KR20060082109A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20060058404A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20080046814A (ko) 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20070912