KR20070092455A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20070092455A
KR20070092455A KR1020060022603A KR20060022603A KR20070092455A KR 20070092455 A KR20070092455 A KR 20070092455A KR 1020060022603 A KR1020060022603 A KR 1020060022603A KR 20060022603 A KR20060022603 A KR 20060022603A KR 20070092455 A KR20070092455 A KR 20070092455A
Authority
KR
South Korea
Prior art keywords
layer
signal line
gate
line
electrode
Prior art date
Application number
KR1020060022603A
Other languages
English (en)
Inventor
조세일
유춘기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060022603A priority Critical patent/KR20070092455A/ko
Priority to CNA2006101592558A priority patent/CN101034235A/zh
Priority to US11/544,088 priority patent/US8143621B2/en
Priority to JP2007061411A priority patent/JP5250739B2/ja
Publication of KR20070092455A publication Critical patent/KR20070092455A/ko

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25D—REFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
    • F25D3/00—Devices using other cold materials; Devices using cold-storage bodies
    • F25D3/10—Devices using other cold materials; Devices using cold-storage bodies using liquefied gases, e.g. liquid air
    • F25D3/107—Devices using other cold materials; Devices using cold-storage bodies using liquefied gases, e.g. liquid air portable, i.e. adapted to be carried personally
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25D—REFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
    • F25D2331/00—Details or arrangements of other cooling or freezing apparatus not provided for in other groups of this subclass
    • F25D2331/80—Type of cooled receptacles
    • F25D2331/805—Cans

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Combustion & Propulsion (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 표시 장치 및 그 제조 방법에 관한 것으로서, 절연 기판, 그 위에 형성되어 있는 제1 신호선, 제1 신호선과 절연되어 교차하는 제2 신호선, 제2 신호선 위에 형성되어 있는 노출 방지막, 제1 내지 제3 단자를 가지며, 제1 신호선과 상기 제2 신호선에 각각 제1 단자와 제2 단자가 연결되어 있는 스위칭 소자, 스위칭 소자의 제3 단자에 연결되어 있는 화소 전극을 포함한다. 이와 같이, 제2 신호선 위에 질화 규소로 이루어진 노출 방지막을 배치함으로써 제2 신호선 형성시 발생할 수 있는 식각 오차를 감소할 수 있다.
박막트랜지스터, 데이터선, 드레인전극

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판의 배치도이고,
도 2 및 도 3은 도 1의 박막 트랜지스터 표시판을 II-II' 선, III-III' 선을 따라 자른 단면도이고,
도 4, 도 7, 도 10 및 도 13은 도 1에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법을 차례로 도시한 배치도이고,
도 5, 도 6, 도 8, 도 9, 도 11b, 도 12b, 도 14 및 도 15는 각각 도 4, 도 7, 도 10 및 도 13의 박막 트랜지스터 표시판을 V-V' 선, VI-VI'선, VIII-VIII' 선, IX-IX' 선, XIb-XIb' 선, XIIb-XIIb' 선, XIV-XIV' 선 및 XV-XV' 선을 따라 자른 단면도이다.
※도면의 주요 부분에 대한 부호의 설명※
110: 절연 기판
121: 게이트선 124: 게이트 전극
131: 유지 전극선 133a, 133b: 유지 전극
140: 게이트 절연막 151: 반도체
161: 불순물 비정질 규소층 171: 데이터선
173: 소스 전극 175: 드레인 전극
180: 보호막 81, 82: 접촉 보조 부재
181, 182, 185: 접촉구 191: 화소 전극
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다.
일반적으로 박막 트랜지스터(thin film transistor, TFT)는 액정 표시 장치나 유기 발광 표시 장치(organic light emitting display) 등의 평판 표시 장치에서 각 화소를 독립적으로 구동하기 위한 스위칭 소자로 사용된다. 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판은 박막 트랜지스터와 이에 연결되어 있는 화소 전극 외에도, 박막 트랜지스터에 주사 신호를 전달하는 주사 신호선(또는 게이트선)과 데이터 신호를 전달하는 데이터선 등을 포함한다.
박막 트랜지스터는 게이트선에 연결되어 있는 게이트 전극과 데이터선에 연결되어 있는 소스 전극과 화소 전극에 연결되어 있는 드레인 전극 및 게이트 전극 위에 위치하는 반도체층 등으로 이루어지며, 게이트선으로부터의 주사 신호에 따라 데이터선으로부터의 데이터 신호를 화소 전극에 전달한다.
여기서, 소스 전극과 드레인 전극은 텅스텐(W), 텅스텐몰리브덴(MoW)과 같은 금속층을 적층하고, 그 위에 감광막을 형성한 다음, 감광막을 마스크로 삼아 금속 층 및 비정질 규소층을 습식 식각(wet etch) 공정을 이용하여 패터닝함으로써 만들어진다.
이와 같은 표시 장치는 점차적으로 고해상도로 제조됨에 따라 1.5μm 디자인 룰을 적용한 미세 패턴 공정이 요구되고 있다.
그러나 감광막을 마스크로 하여 금속층을 식각할 때 마스크인 감광막도 점차적으로 식각되어 의도하지 않은 패턴으로 변형되고, 이에 따라 하부에 존재하는 금속층 상부 표면이 공기중으로 노출되며, 금속층 하부에 존재하는 비정질 규소층을 식각하는 동안 금속층이 더 식각됨에 따라 소스 전극 및 드레인 전극이 의도하지 않은 패턴으로 만들어지며, 금속 부산물이 증가하여 박막 트랜지스터가 오염되어 표시 장치의 신뢰성이 저하될 수 있다.
따라서, 본 발명의 기술적 과제는 미세 패턴을 형성하는 공정에서 식각 오차를 줄여 표시 장치의 신뢰성을 향상하는 것이다.
본 발명에 따른 표시 장치 및 그 제조 방법은, 절연 기판, 상기 절연 기판 위에 형성되어 있는 제1 신호선, 상기 제1 신호선과 절연되어 교차하는 제2 신호선, 상기 제2 신호선 위에 형성되어 있는 노출 방지막, 제1 내지 제3 단자를 가지며, 상기 제1 신호선과 상기 제2 신호선에 각각 제1 단자와 제2 단자가 연결되어 있는 스위칭 소자, 상기 스위칭 소자의 제3 단자에 연결되어 있는 화소 전극을 포함한다.
상기 제1 신호선과 상기 제2 신호선을 절연하는 게이트 절연막을 더 포함하고, 상기 스위칭 소자는 상기 제2 단자와 상기 제3 단자에 전기적으로 연결되어 있는 반도체를 더 포함하며, 상기 게이트 절연막의 상기 반도체, 상기 제2 및 제3 단자 및 상기 제2 신호선에 의해 덮여 있지 않은 부분의 표면 거칠기는 상기 반도체, 상기 제2 및 제3 단자 및 상기 제2 신호선에 의해 덮여 있는 부분의 표면 거칠기에 비하여 클 수 있다.
상기 노출 방지막은 질화 규소(SiNx) 또는 산화막으로 이루어질 수 있다.
절연 기판, 상기 절연 기판 위에 형성되어 있는 게이트 전극, 상기 게이트 전극 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 및 상기 게이트 절연막 위에 형성되어 있는 소스 및 드레인 전극, 상기 소스 및 드레인 전극 위에 형성되어 있는 금속 노출 방지막, 상기 금속 노출 방지막 위에 형성되어 있는 보호막, 상기 보호막 위에 형성되어 있는 화소 전극을 포함할 수 있다.
상기 게이트 절연막의 상기 반도체층 및 상기 소스 및 드레인 전극에 의해 덮여 있지 않은 부분의 표면 거칠기는 상기 반도체층 및 상기 소스 및 드레인 전극에 의해 덮여 있는 부분의 표면 거칠기에 비하여 클 수 있다.
상기 금속 노출 방지막은 질화 규소(SiNx)로 이루어질 수 있다.
상기 보호막은 질화 규소막 또는 유기막으로 이루어진 단층 구조로 형성될 수 있다.
상기 보호막은 하부 질화 규소막 및 상부 유기막으로 만들어진 이중막 구조로 형성 될 수 있다.
절연 기판 위에 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 반도체층을 형성하는 단계, 상기 절연 기판 위에 금속층을 형성하는 단계, 상기 금속층 위에 노출 방지막을 형성하는 단계, 상기 노출 방지막 위에 감광막 패턴을 형성하는 단계, 상기 감광막 패턴을 마스크로 하여 상기 노출 방지막 및 상기 금속층을 식각하여 노출 방지막 패턴 및 데이터선 및 드레인 전극을 형성하는 단계, 상기 데이터선 및 드레인 전극 위에 보호막을 형성하는 단계, 상기 보호막 위에 화소 전극을 형성하는 단계를 포함한다.
상기 금속층을 식각하여 데이터선 및 드레인 전극을 형성하는 단계에서는 건식 식각을 사용할 수 있다.
상기 금속층은 텅스텐 몰리브덴(MoW) 및 몰리브덴(Mo)을 포함할 수 있다.
상기 노출 방지막은 질화규소 또는 산화막으로 이루어질 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
우선, 도 1을 참고로 하여 본 발명의 한 실시예에 따른 액정 표시 장치의 구조에 대하여 상세하게 설명한다.
그러면 도 1 내지 도 3을 참고로 하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2 및 도 3은 각각 도 1의 박막 트랜지스터 표시판을 II-II' 선 및 III-III' 선을 따라 잘라 도시한 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 거의 나란하게 뻗은 줄기선과 이로부터 갈라진 복수 쌍의 유지 전극(133a, 133b)을 포함한다. 유지 전극선(131) 각각은 인접한 두 게이트선(121) 사이에 위치하며 줄기선은 두 게이트선(121) 중 아래쪽에 가깝다. 유지 전극(133a, 133b) 각각은 줄기선과 연결된 고정단과 그 반대쪽의 자유단을 가지고 있다. 한 쪽 유지 전극(133b)의 고정단은 면적이 넓으며, 그 자유단은 직선 부분과 굽은 부분의 두 갈래로 갈라진다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
게이트선(121) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 니켈(Ni), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121) 및 유지 전극선(131)은 이외에도 여러 가지 다양한 금속 또는 도 전체로 만들어질 수 있다.
게이트선(121) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.
게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(poly silicon) 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다. 선형 반도체(151)는 게이트선(121) 및 유지 전극선(131) 부근에서 너비가 넓어져 이들을 폭넓게 덮고 있다.
반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 저항성 접촉 부재(161, 165)는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.
저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 또한 유지 전극선(131)과 교차하며 인접한 유지 전극(133a, 133b) 집합 사이에 형성된다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다. 각 드레인 전극(175)은 면적이 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 가지고 있다. 넓은 끝 부분은 유지 전극선(131)과 중첩하며, 막대형 끝 부분은 U자형으로 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171) 및 드레인 전극(175)은 구리, 몰리브덴, 크롬, 니켈, 코발트, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171) 및 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(161, 165)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 대부분의 곳에서는 선형 반도체(151)의 너비가 데이터선(171)의 너비보다 작지만, 앞서 설명하였듯이 게이트선(121)과 만나는 부분에서 너비가 넓어져 표면의 프로파일을 부드럽게 함으로써 데이터선(171)이 단선되는 것을 방지한다. 반도체(151)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.
데이터선(171) 및 드레인 전극(175) 위에는 금속 노출 방지막(51, 53, 55, 59)이 형성되어 있다. 이 금속 노출 방지막(51, 53, 55, 59)은 질화규소(SiNx) 또는 산화막으로 이루어지는 것이 바람직하다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체(154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소나 산화규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다. 유기 절연물과 저유전율 절연물의 유전 상수는 4.0 이하인 것이 바람직하며 저유전율 절연물의 예로는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등을 들 수 있다. 유기 절연물 중 감광성(photosensitivity)을 가지는 것으로 보호막(180)을 만들 수도 있으며, 보호막(180)의 표면은 평탄할 수 있다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(151) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181), 유지 전극(133b) 고정단 부근의 유지 전극선(131) 일부를 드러내는 복수의 접촉 구멍(184)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 다리(overpass)(84) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전 기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.
화소 전극(191)은 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)과 중첩한다. 화소 전극(191) 및 이와 전기적으로 연결된 드레인 전극(175)이 유지 전극선(131)과 중첩하여 이루는 축전기를 유지 축전기(storage capacitor)라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 데이터선(171) 및 게이트선(121)의 끝 부분(179, 129)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
연결 다리(84)는 게이트선(121)을 가로지르며, 게이트선(121)을 사이에 두고 반대쪽에 위치하는 접촉 구멍(184)을 통하여 유지 전극선(131)의 노출된 부분과 유지 전극(133b) 자유단의 노출된 끝 부분에 연결되어 있다. 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)은 연결 다리(84)와 함께 게이트선(121)이나 데이터선(171) 또는 박막 트랜지스터의 결함을 수리하는 데 사용할 수 있다.
그러면, 도 1 내지 도 3에 도시한 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 4 내지 도 15를 참조하여 상세하게 설명한다.
도 4, 도 7, 도 10 및 도 13은 도 1에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법을 차례로 도시한 배치도이고,
도 5, 도 6, 도 8, 도 9, 도 11b, 도 12b, 도 14 및 도 15는 각각 도 4, 도 7, 도 10 및 도 13의 박막 트랜지스터 표시판을 V-V' 선, VI-VI'선, VIII-VIII' 선, IX-IX' 선, XIb-XIb' 선, XIIb-XIIb' 선, XIV-XIV' 선 및 XV-XV' 선을 따라 자른 단면도이다.
먼저, 도 4 내지 도 6에 도시한 바와 같이, 투명한 유리 따위로 만들어진 절연 기판(110) 위에 위에 금속막을 스퍼터링(sputtering) 따위로 적층한 다음, 사진 식각하여 게이트 전극(124) 및 끝 부분(129)을 포함하는 복수의 게이트선(121)과 유지 전극(133a, 133b)을 포함하는 복수의 유지 전극선(131)을 형성한다.
다음, 도 7 내지 도 9에 도시한 바와 같이, 게이트선(121) 및 유지 전극선(131) 위에 질화규소(SiNx) 따위로 만들어진 게이트 절연막(140), 불순물이 도핑되지 않은 진성 비정질 규소(a-Si) 및 불순물이 도핑된 비정질 규소(n+ a-Si)을 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성하고, 불순물이 도핑된 비정질 규소 및 진성 비정질 규소를 사진 식각하여, 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 선형 진성 반도체층(151) 및 불순물 반도체층(164)을 형성한다.
그 다음, 도 11a 및 도 12a에 도시한 바와 같이, 불순물 반도체층(164) 위에 몰리브덴 텅스텐(MoW) 및 몰리브덴(Mo) 따위의 금속층(170)을 적층하고, 그 위에 질화규소막(50)을 형성하고, 질화규소막(50) 위에 감광막을 이용한 마스크(PR)을 형성한다.
그 다음, 도 10, 도 11b 및 도 12b에 도시한 바와 같이, 감광막 마스크(PR)를 마스크로 삼아 건식 식각(dry etch)을 이용하여 질화규소막(50) 및 금속층(170)을 식각하여 금속 노출 방지막(51, 53, 55, 59) 및 데이터선(171) 및 드레인 전극(175)을 형성한다. 여기서, 금속 노출 방지막(51, 53, 55, 59)은 질화 규소(SiNx) 또는 산화막(oxidation)으로 형성할 수 있다.
이러한 질화규소막(50) 및 금속층(170)의 식각 공정 진행 중에 감광막 마스크(PR)는 질화규소막(50) 및 금속층(170)과 함께 점진적으로 식각된다. 이에 따라 처음에 형성된 정상적인 감광막 마스크(PR) 패턴이 변형 왜곡된다. 이로 인해 종래에는 데이터선 및 드레인 전극이 비정상적으로 패터닝 되었다. 그러나 본 발명에서 앞서 설명한 바와 같이, 금속층(170) 위에 질화규소막(50)을 배치함으로써 식각공정으로 인해 금속층(170)의 상부 표면이 공기중에 노출되는 것을 방지할 수 있다. 이는 비록 감광막 마스크 패턴은 변형되더라도 금속 노출 방지막(51, 53, 55, 59)이 금속층(170)의 식각 마스크로 기능하기 때문이다.
따라서, 1.5μm 이하 선폭(critical dimension, CD)의 미세 금속 배선 패턴을 용이하게 형성할 수 있다.
이어서, 소스 전극(173) 및 드레인 전극(175)으로 덮이지 않고 노출된 불순물 반도체층(164)을 제거하여 복수의 돌출부(163)를 포함하는 복수의 섬형 저항성 접촉층(165)을 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출한다. 이때, 공기중으로 노출된 게이트 절연막(140)의 표면은 건식 식각에 의해 거칠어진다.
이 경우, 노출된 진성 반도체(154) 부분의 표면을 안정화시키기 위하여 산소(O2) 플라스마를 실시한다.
그 다음, 도 13 내지 도 15에 도시한 바와 같이, 금속 노출 방지막(51, 53, 55, 59)과 게이트 절연막(140) 위에 평탄화 특성이 우수하며 감광성을 가지는 유기 물질을 도포하거나 질화 규소(SiNx)로 구성된 무기 물질을 증착하여 보호막(180)을 형성한다.
이때, 보호막(180)은 게이트 절연막(140)의 거친 표면 위에 형성된다. 그러므로 보호막(180)과 게이트 절연막(140)이 접촉하는 면적이 넓어지고 이에 따라 접착력이 향상된다.
이러한 보호막(180)은 질화규소막 또는 유기막으로 이루어진 단층 구조를 가지거나 하부 질화 규소막 및 상부 유기막의 이중막 구조를 가질 수 있다.
그런 다음, 보호막(180) 위에 감광막을 코팅한 후 광마스크를 통하여 빛을 조사한 후 현상하여 복수의 접촉 구멍(181, 182, 185)을 형성한다.
그 다음, 도 2 및 도 3에 도시한 바와 같이, 보호막(180) 위에 ITO 또는 IZO 따위의 투명 도전층을 스퍼터링으로 적층한 후 패터닝하여, 제2 화소 전극(191), 접촉 보조 부재(81, 82) 및 연결 다리(84)를 형성한다.
본 발명의 실시예에 따르면, 감광막 마스크를 이용하여 금속층 식각시 왜곡된 감광막 마스크로 인해 종래에 금속층 상부 표면이 공기중에 노출되어 의도하지 않은 패턴으로 데이터선 및 드레인 전극이 형성되는 것을 방지하기 위해 금속층 위에 질화규소막을 배치하고 건식 식각 공정을 이용하여 패터닝함으로써 금속층 상부 표면이 노출되는 것을 방지하여 데이터선 및 드레인 전극 형성시의 식각 오차를 저감할 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (12)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있는 제1 신호선,
    상기 제1 신호선과 절연되어 교차하는 제2 신호선,
    상기 제2 신호선 위에 형성되어 있는 노출 방지막,
    제1 내지 제3 단자를 가지며, 상기 제1 신호선과 상기 제2 신호선에 각각 제1 단자와 제2 단자가 연결되어 있는 스위칭 소자,
    상기 스위칭 소자의 제3 단자에 연결되어 있는 화소 전극
    을 포함하는 표시 장치.
  2. 제1항에서,
    상기 제1 신호선과 상기 제2 신호선을 절연하는 게이트 절연막을 더 포함하고,
    상기 스위칭 소자는 상기 제2 단자와 상기 제3 단자에 전기적으로 연결되어 있는 반도체를 더 포함하며,
    상기 게이트 절연막의 상기 반도체, 상기 제2 및 제3 단자 및 상기 제2 신호선에 의해 덮여 있지 않은 부분의 표면 거칠기는 상기 반도체, 상기 제2 및 제3 단자 및 상기 제2 신호선에 의해 덮여 있는 부분의 표면 거칠기에 비하여 큰 표시 장치.
  3. 제1항에서,
    상기 노출 방지막은 질화 규소(SiNx) 또는 산화막으로 이루어진 표시 장치.
  4. 절연 기판,
    상기 절연 기판 위에 형성되어 있는 게이트 전극,
    상기 게이트 전극 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 반도체층 및 상기 게이트 절연막 위에 형성되어 있는 소스 및 드레인 전극,
    상기 소스 및 드레인 전극 위에 형성되어 있는 금속 노출 방지막,
    상기 금속 노출 방지막 위에 형성되어 있는 보호막,
    상기 보호막 위에 형성되어 있는 화소 전극
    을 포함하는 표시 장치.
  5. 제4항에서,
    상기 게이트 절연막의 상기 반도체층 및 상기 소스 및 드레인 전극에 의해 덮여 있지 않은 부분의 표면 거칠기는 상기 반도체층 및 상기 소스 및 드레인 전극에 의해 덮여 있는 부분의 표면 거칠기에 비하여 큰 표시 장치.
  6. 제4항에서,
    상기 금속 노출 방지막은 질화 규소(SiNx)로 이루어진 표시 장치.
  7. 제4항에서,
    상기 보호막은 질화 규소막 또는 유기막으로 이루어진 단층 구조로 형성된 표시 장치.
  8. 제4항에서,
    상기 보호막은 하부 질화 규소막 및 상부 유기막으로 만들어진 이중막 구조로 형성된 표시 장치.
  9. 절연 기판 위에 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층을 형성하는 단계,
    상기 절연 기판 위에 금속층을 형성하는 단계
    상기 금속층 위에 노출 방지막을 형성하는 단계,
    상기 노출 방지막 위에 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 마스크로 하여 상기 노출 방지막 및 상기 금속층을 식각하여 노출 방지막 패턴 및 데이터선 및 드레인 전극을 형성하는 단계,
    상기 데이터선 및 드레인 전극 위에 보호막을 형성하는 단계,
    상기 보호막 위에 화소 전극을 형성하는 단계
    를 포함하는 표시 장치의 제조 방법.
  10. 제9항에서,
    상기 금속층을 식각하여 데이터선 및 드레인 전극을 형성하는 단계에서는 건식 식각을 사용하는 표시 장치의 제조 방법.
  11. 제9항에서,
    상기 금속층은 텅스텐 몰리브덴(MoW) 및 몰리브덴(Mo)을 포함하는 표시 장치의 제조 방법.
  12. 제9항에서,
    상기 노출 방지막은 질화규소 또는 산화막으로 이루어지는 표시 장치의 제조 방법.
KR1020060022603A 2006-03-10 2006-03-10 표시 장치 및 그 제조 방법 KR20070092455A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060022603A KR20070092455A (ko) 2006-03-10 2006-03-10 표시 장치 및 그 제조 방법
CNA2006101592558A CN101034235A (zh) 2006-03-10 2006-09-25 显示装置及其制造方法
US11/544,088 US8143621B2 (en) 2006-03-10 2006-10-06 Active type display device
JP2007061411A JP5250739B2 (ja) 2006-03-10 2007-03-12 表示装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060022603A KR20070092455A (ko) 2006-03-10 2006-03-10 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20070092455A true KR20070092455A (ko) 2007-09-13

Family

ID=38523643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060022603A KR20070092455A (ko) 2006-03-10 2006-03-10 표시 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US8143621B2 (ko)
JP (1) JP5250739B2 (ko)
KR (1) KR20070092455A (ko)
CN (1) CN101034235A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5123141B2 (ja) 2008-11-19 2013-01-16 株式会社東芝 表示装置
KR101582946B1 (ko) * 2009-12-04 2016-01-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20120032172A1 (en) * 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9991463B2 (en) * 2012-06-14 2018-06-05 Universal Display Corporation Electronic devices with improved shelf lives
KR20220053708A (ko) * 2020-10-22 2022-05-02 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226658A (ja) 1992-02-18 1993-09-03 Nec Corp 薄膜トランジスタ
JPH07191347A (ja) 1993-12-27 1995-07-28 Casio Comput Co Ltd 薄膜トランジスタアレイの製造方法
JPH07273332A (ja) 1994-03-28 1995-10-20 Casio Comput Co Ltd 薄膜トランジスタ
JPH08124939A (ja) 1994-10-21 1996-05-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR0171102B1 (ko) * 1995-08-29 1999-03-20 구자홍 액정표시장치 구조 및 제조방법
KR100251091B1 (ko) 1996-11-29 2000-04-15 구본준 액정표시장치의 제조방법 및 그 제조방법으로 제조되는 액정표시장치
JPH10177968A (ja) 1996-12-18 1998-06-30 Toshiba Corp 薄膜素子、薄膜素子の形成方法、薄膜トランジスタの製造方法及び液晶表示装置の製造方法
JP3600712B2 (ja) 1997-06-25 2004-12-15 三菱電機株式会社 薄膜トランジスタおよびその製造方法ならびにこれを搭載した液晶表示装置
KR100271037B1 (ko) 1997-09-05 2000-11-01 구본준, 론 위라하디락사 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법(liquid crystal display device and the method for manufacturing the same)
KR100313242B1 (ko) 1997-11-17 2002-04-06 구본준, 론 위라하디락사 Mo-W합금을이용한액정표시장치와그제조방법
JPH11233780A (ja) 1998-02-16 1999-08-27 Matsushita Electric Ind Co Ltd 半導体素子の製造方法と液晶表示パネル
JP2001133804A (ja) 1999-10-29 2001-05-18 Fujitsu Ltd 液晶表示装置の製造方法
JP4776792B2 (ja) 2000-02-28 2011-09-21 株式会社半導体エネルギー研究所 発光装置および電気器具
JP2001281698A (ja) 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
JP2001311965A (ja) 2000-04-28 2001-11-09 Nec Corp アクティブマトリクス基板及びその製造方法
KR100687334B1 (ko) 2000-12-30 2007-02-27 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터의 제조방법
US7439096B2 (en) 2001-02-21 2008-10-21 Lucent Technologies Inc. Semiconductor device encapsulation
KR100796756B1 (ko) 2001-11-12 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7316784B2 (en) * 2003-02-10 2008-01-08 Lg.Philips Lcd Co., Ltd. Method of patterning transparent conductive film, thin film transistor substrate using the same and fabricating method thereof
TW586223B (en) * 2003-06-26 2004-05-01 Au Optronics Corp Thin film transistor array panel and fabricating method thereof
KR100939560B1 (ko) * 2003-06-30 2010-01-29 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR100966420B1 (ko) 2003-06-30 2010-06-28 엘지디스플레이 주식회사 폴리실리콘 액정표시소자 및 그 제조방법
KR100707024B1 (ko) 2003-07-04 2007-04-11 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
KR100701662B1 (ko) 2003-12-29 2007-03-29 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
KR100606449B1 (ko) * 2003-12-29 2006-07-31 엘지.필립스 엘시디 주식회사 액정표시소자 제조방법
KR101023319B1 (ko) 2004-03-30 2011-03-18 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20050096748A (ko) 2004-03-31 2005-10-06 엘지.필립스 엘시디 주식회사 상압 플라즈마를 이용한 액정표시소자 제조방법
KR20050112031A (ko) 2004-05-24 2005-11-29 삼성에스디아이 주식회사 반도체 소자 및 그 형성 방법
KR100623820B1 (ko) 2004-05-28 2006-09-19 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100592278B1 (ko) * 2004-06-08 2006-06-21 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치
JP5000290B2 (ja) 2006-01-31 2012-08-15 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法

Also Published As

Publication number Publication date
JP2007241295A (ja) 2007-09-20
US8143621B2 (en) 2012-03-27
CN101034235A (zh) 2007-09-12
JP5250739B2 (ja) 2013-07-31
US20070210309A1 (en) 2007-09-13

Similar Documents

Publication Publication Date Title
KR101326128B1 (ko) 표시 장치용 배선, 식각액, 박막 트랜지스터 표시판 및 그제조 방법
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101171187B1 (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR20060131071A (ko) 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR20100022708A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080078093A (ko) 신호선의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법
JP5406440B2 (ja) 薄膜トランジスタ表示板及びその製造方法
KR20070034280A (ko) 가요성 표시 장치용 표시판의 제조 방법
KR20070092455A (ko) 표시 장치 및 그 제조 방법
KR101184640B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101209045B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080000788A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101282404B1 (ko) 액정 표시 장치의 제조 방법
KR20070040145A (ko) 가요성 표시 장치용 표시판 및 그 제조 방법
US10128274B2 (en) Thin film transistor array panel and a method for manufacturing the same
KR20060124306A (ko) 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR20060082109A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20070013804A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20070039275A (ko) 박막 트랜지스터 표시판
KR20060122119A (ko) 표시 장치용 배선의 제조 방법 및 박막 트랜지스터표시판의 제조 방법
KR20070018263A (ko) 표시 장치용 신호선, 이를 포함하는 박막 트랜지스터표시판 및 그 제조 방법
KR20080014239A (ko) 액정 표시 장치의 제조 방법
KR20080054583A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20080054574A (ko) 액정 표시 장치의 제조 방법
KR20080052920A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E601 Decision to refuse application
J201 Request for trial against refusal decision
J501 Disposition of invalidation of trial