JP5000290B2 - Ｔｆｔ基板及びｔｆｔ基板の製造方法 - Google Patents

Description

本発明は、ＴＦＴ基板及びＴＦＴ基板の製造方法に関し、特に、ゲート絶縁膜及び層間絶縁膜により絶縁されたゲート電極及びゲート配線と、ゲート電極上に形成されＴＦＴ（薄膜トランジスタ）の活性層としてのｎ型酸化物半導体層と、チャンネル部上に形成された層間絶縁膜からなるチャンネルガードと、層間絶縁膜の一対の開口部に形成されたドレイン電極及びソース電極とを備えることにより、長期間にわたり安定に作動させるとともに、製造工程を削減して製造原価のコストダウンを図ることができ、さらに、ゲート配線どうしが干渉する（クロストーク）といった心配を排除することができるＴＦＴ基板及びＴＦＴ基板の製造方法に関する。

ＬＣＤ（液晶表示装置）や有機ＥＬ表示装置は、表示性能、省エネルギー等の理由から広く利用されている。特に、携帯電話やＰＤＡ（個人向け携帯情報端末）、パソコンやラップトップパソコン、テレビ等の表示装置として、ほぼ主流を占めるに至っている。これらの表示装置には、一般に、ＴＦＴ基板が用いられている。

例えば、液晶表示装置は、ＴＦＴ基板と対向基板との間に液晶などの表示材料を充填し、この表示材料に対して画素ごとに選択的に電圧を印加するように構成されている。ここで、ＴＦＴ基板とは、半導体薄膜（半導体膜とも呼ばれる）などからなるＴＦＴ（薄膜トランジスタ）が配置されている基板をいう。一般に、ＴＦＴ基板は、アレイ状にＴＦＴが配置されているので、「ＴＦＴアレイ基板」とも呼ばれる。

なお、液晶表示装置などに用いられるＴＦＴ基板は、ＴＦＴと液晶表示装置の画面の１画素との組（これを１ユニットと呼ぶ）が、ガラス基板上に縦横に配設されている。ＴＦＴ基板は、ガラス基板上に、ゲート配線が例えば縦方向に等間隔で配置されており、ソース配線又はドレイン配線が横方向に等間隔で配置されている。また、ゲート電極，ソース電極及びドレイン電極が、各画素を構成する上記ユニット中にそれぞれ設けられている。

＜ＴＦＴ基板の従来の製造方法＞
さて、このＴＦＴ基板の製造法としては、通常、５枚のマスクを使用する５マスクプロセスや、ハーフトーン露光技術を利用してマスクを４枚に減らした４枚マスクプロセス等が知られている。
ところで、このようなＴＦＴ基板の製造法は、５枚ないし４枚のマスクを使用することから、その製造プロセスは工程数が多くなりがちである。たとえば、４枚マスクプロセスの場合でも３５ステップ（工程）、５枚マスクプロセスの場合では、４０ステップ（工程）を超える工程が必要であることが知られている。このように工程数が多くなると、製造歩留りが低下する恐れがある。また、工程数が多いと、工程が複雑となりがちであり、製造コストが増大する恐れもある。

（５枚のマスクを用いた製造方法）
図４２は、従来例にかかるＴＦＴ基板の製造方法を説明するための概略図であり、（ａ）はゲート電極が形成された断面図を、（ｂ）はエッチストッパーが形成された断面図を、（ｃ）はソース電極及びドレイン電極が形成された断面図を、（ｄ）は層間絶縁膜が形成された断面図を、（ｅ）は透明電極が形成された断面図を示している。
同図（ａ）において、ガラス基板２１０上に、第一のマスク（図示せず）を用いて、ゲート電極２１２が形成されている。すなわち、まず、ガラス基板２１０上に、スパッタリングによって金属（たとえば、Ａｌ（アルミニウム）などの）を堆積させ、その後、第一のマスクを用いてホトリソグラフィー法によりレジストを形成し、所望形状にエッチングすることによってゲート電極２１２を形成し、レジストをアッシングする。

次に、同図（ｂ）に示すように、ガラス基板２１０及びゲート電極２１２上に、ＳｉＮ膜（窒化シリコン膜）となるゲート絶縁膜２１３，及び，α−Ｓｉ：Ｈ（ｉ）膜２１４を順に積層する。続いて、チャンネル保護層であるＳｉＮ膜（窒化シリコン膜）を堆積させ、さらに、第二のマスク（図示せず）を用いてホトリソグラフィー法によりレジストを形成し、ＣＨＦガスを用いてＳｉＮ膜を所望の形状にドライエッチングし、エッチストッパー２１５を形成し、レジストをアッシングする。

次に、同図（ｃ）に示すように、α−Ｓｉ：Ｈ（ｉ）膜２１４及びエッチストッパー２１５上に、α−Ｓｉ：Ｈ（ｎ）膜２１６を堆積させ、さらに、その上にＣｒ／Ａｌ二層膜を真空蒸着、あるいは、スパッタリング法を用いて堆積させる。続いて、第三のマスク（図示せず）を用いてホトリソグラフィー法によりレジストを形成し、Ｃｒ（クロム）／Ａｌ二層膜をエッチングし、所望の形状のソース電極２１７ａ及びドレイン電極２１７ｂを形成する。このエッチングは、Ａｌに対しては、Ｈ_３ＰＯ_４−ＣＨ_３ＣＯＯＨ−ＨＮＯ_３を用いたホトエッチングによって行われ、また、Ｃｒに対しては、硝酸第二セリウムアンモニウム水溶液を用いたホトエッチングによって行われる。さらに、α−Ｓｉ：Ｈ膜（２１６及び２１４）に対して、ＣＨＦガスを用いたドライエッチングとヒドラジン水溶液（ＮＨ_２ＮＨ_２・Ｈ_２Ｏ）を用いたウェットエッチングを併用してエッチングし、所望の形状のα−Ｓｉ：Ｈ（ｎ）膜２１６及びα−Ｓｉ：Ｈ（ｉ）膜２１４を形成し、レジストをアッシングする。

次に、同図（ｄ）に示すように、透明電極２１９を形成する前に、ゲート絶縁膜２１３，エッチストッパー２１５，ソース電極２１７ａ及びドレイン電極２１７ｂ上に、層間絶縁膜２１８を堆積させる。続いて、第四のマスク（図示せず）を用いてホトリソグラフィー法によりレジストを形成し、層間絶縁膜２１８をエッチングし、ソース電極２１７ａと次に述べる透明電極２１９とを電気的に接続するための開口部２１８ａを形成し、レジストをアッシングする。

次に、同図（ｅ）に示すように、ソース電極２１７ａ及びドレイン電極２１７ｂのパターンが形成された領域の層間絶縁膜２１８上に、酸化インジウムと酸化亜鉛を主成分とする非晶質透明導電膜をスパッタリング法で堆積させる。続いて、第五のマスク（図示せず）を用いてホトリソグラフィー法によりレジストを形成し、非晶質透明導電膜を蓚酸４重量％の水溶液をエッチャントとして用いてホトエッチングを行い、ソース電極２１７ａと電気的に接続するような形状にパターニングし、レジストをアッシングする。これによって、透明電極２１９が形成される。
このように、本従来例によるＴＦＴ基板の製造方法によれば、５枚のマスクが必要である。

（３枚のマスクを用いた製造方法）
上記従来の技術を改良する技術として、マスクの数を（例えば、５枚から３枚に）減らし、より製造工程を削減した方法でＴＦＴ基板を製造する技術が種々提案されている。たとえば、下記特許文献１〜７には、３枚のマスクを用いたＴＦＴ基板の製造方法が記載されている。
特開２００４−３１７６８５号公報 特開２００４−３１９６５５号公報 特開２００５−０１７６６９号公報 特開２００５−０１９６６４号公報 特開２００５−０４９６６７号公報 特開２００５−１０６８８１号公報 特開２００５−１０８９１２号公報

しかしながら、上記特許文献１〜７に記載された３枚のマスクを用いたＴＦＴ基板の製造方法は、ゲート絶縁膜の陽極酸化工程が付加されているなど、非常に煩雑な製造プロセスであり、実用に供することが困難な技術であるといった問題があった。
また、実際の製造ラインにおいては、品質（たとえば、長期間にわたる動作安定性やゲート配線どうしが干渉する（クロストーク）といった不具合を回避すること）が重要であり、品質を向上させるとともに、生産性をも向上させることの可能な実用的な技術が要望されていた。
さらに、半透過型や半反射型のＴＦＴ基板に対しても、品質や生産性を向上させることが要望されていた。

本発明は、係る課題に鑑みなされたものであり、チャンネルガードにより長期間にわたり安定に作動させ、かつ、クロストークを防止することができるとともに、製造工程の工程数を削減することによって、製造コストを大幅に低減できることが可能なＴＦＴ基板及びＴＦＴ基板の製造方法の提案を目的とする。

上記目的を達成するために、本発明のＴＦＴ基板は、基板と、この基板の上方に形成され、上面がゲート絶縁膜に覆われ、かつ、側面が層間絶縁膜に覆われることにより絶縁されたゲート電極及びゲート配線と、前記ゲート電極の上方の前記ゲート絶縁膜の上方に形成された第一の酸化物層と、前記第一の酸化物層の上方に、チャンネル部によって隔てられて形成された第二の酸化物層と、前記チャンネル部の上方に形成され、前記チャンネル部を保護するチャンネルガードとを備えた構成としてある。
このようにすると、チャンネル部の第一の酸化物層の上部が、チャンネルガードにより保護されるので、長期間にわたり安定に作動することができる。

また、本発明のＴＦＴ基板は、前記チャンネルガードが前記層間絶縁膜からなり、前記層間絶縁膜の一対の開口部に、前記第二の酸化物層からなるドレイン電極及びソース電極がそれぞれ形成された構成としてある。
このようにすると、チャンネルガード，チャンネル部，ドレイン電極及びソース電極が確実かつ容易に製造されるので、歩留まりが改善されるとともに、製造原価のコストダウンを図ることができる。

また、本発明のＴＦＴ基板は、前記第二の酸化物層が、少なくとも画素電極を兼ねる構成としてある。
このようにすると、製造する際に使用するマスク数を削減でき、製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。また、通常、第二の酸化物層が、ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極を兼ねる構造とされ、このようにすると、ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極を効率よく製造することができる。
なお、「第二の酸化物層が、少なくとも画素電極を兼ねる」とは、形成された第二の酸化物層が、少なくとも画素電極としての機能を有することをいう。

また、本発明のＴＦＴ基板は、前記第一の酸化物層が、ｎ型酸化物半導体層であり、かつ、前記第二の酸化物層が、酸化物導電体層である。
このように、ＴＦＴの活性層として酸化物半導体層を使用することにより、電流を流しても安定であり、電流制御により作動させる有機電界発光装置にとって有用である。

また、本発明のＴＦＴ基板は、前記第一の酸化物層が、前記チャンネル部，ソース電極及びドレイン電極に対応する所定の位置に形成された構成としてある。
このようにすると、通常、第一の酸化物層が、所定の位置にのみ形成されることとなるので、ゲート配線どうしが干渉する（クロストーク）といった心配を排除することができる。

また、本発明のＴＦＴ基板は、前記基板の上方が保護用絶縁膜によって覆われ、かつ、前記保護用絶縁膜が、画素電極，ソース・ドレイン配線パッド及びゲート配線パッドに対応する位置に開口部を有する構成としてある。
このようにすると、ＴＦＴ基板自体が保護用絶縁膜を備えた構造となるので、液晶や有機ＥＬ材料などを利用した表示手段や発光手段を容易に製造可能なＴＦＴ基板を提供することができる。
なお、ソース・ドレイン配線パッドとは、ソース配線パッド又はドレイン配線パッドをいう。

また、本発明のＴＦＴ基板は、前記ＴＦＴ基板が、ゲート電極，ゲート配線，ソース配線，ドレイン配線，ソース電極，ドレイン電極又は画素電極のうち、少なくとも一以上を備え、前記ゲート電極，ゲート配線，ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極の少なくとも一つの上方に、補助導電層を形成した構成としてある。
このようにすると、各配線や電極の電気抵抗を低減することができ、信頼性を向上させることができるとともに、エネルギー効率の低下を抑制することができる。

また、本発明のＴＦＴ基板は、前記ＴＦＴ基板が金属層を備え、前記金属層を保護する金属層保護用酸化物導電体層を有する構成としてある。
このようにすると、金属層の腐蝕を防ぐとともに、耐久性を向上させることができる。たとえば、ゲート配線として金属層を用いた場合、ゲート配線パッド用の開口部を形成した際、金属表面が露出するのを防止でき、接続信頼性を向上させることができる。また、金属層が反射金属層である場合、反射金属層の変色などを防止でき、反射金属層の反射率が低下するといった不具合を防止することができる。

また、本発明のＴＦＴ基板は、前記ＴＦＴ基板が、ゲート電極，ゲート配線，ソース配線，ドレイン配線，ソース電極，ドレイン電極又は画素電極のうち、少なくとも一以上を備え、前記ゲート電極，ゲート配線，ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極の少なくとも一つが、酸化物透明導電体層よりなる構成としてある。
このようにすると、光の透過量が増大するので、輝度の優れた表示装置を提供することができる。

また、本発明のＴＦＴ基板は、前記第一の酸化物層及び／又は第二の酸化物層のエネルギーギャップが、３．０ｅＶ以上である。
このように、エネルギーギャップを３．０ｅＶ以上とすることにより、光による誤動作を防止することができる。なお、通常、エネルギーギャップは、３．０ｅＶ以上あればよいが、好ましくは、３．２ｅＶ以上とするとよく、さらに、好ましくは、３．４ｅＶ以上とするとよい。このように、エネルギーギャップを大きくすることにより、光による誤動作をより確実に防止することができる。

また、本発明のＴＦＴ基板は、前記ＴＦＴ基板が、画素電極を備え、前記画素電極の一部が、反射金属層により覆われている構成としてある。
このようにすると、長期間にわたり安定に作動させ、かつ、クロストークを防止することができるとともに、製造コストを大幅に低減できる半透過型のＴＦＴ基板又は半反射型のＴＦＴ基板を提供することができる。

また、本発明のＴＦＴ基板は、前記反射金属層が、ソース配線，ドレイン配線，ソース電極及びドレイン電極の少なくとも一つを兼ねる構成としてある。
このようにすると、より多くの光を反射することができ、反射光による輝度を向上させることができる。
なお、「反射金属層が、ソース配線，ドレイン配線，ソース電極及びドレイン電極の少なくとも一つを兼ねる」とは、形成された反射金属層が、ソース配線，ドレイン配線，ソース電極及びドレイン電極の少なくとも一つとしての機能を有することをいう。

また、本発明のＴＦＴ基板は、前記反射金属層が、アルミニウム，銀若しくは金からなる薄膜、又は、アルミニウム，銀若しくは金を含む合金層からなる構成としてある。
このようにすると、より多くの光を反射することができ、反射光による輝度を向上させることができる。

また、上記目的を達成するために、本発明のＴＦＴ基板の製造方法は、基板の上方に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、第一の酸化物層、及び、第一のレジストを積層する工程と、第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、前記ゲート電極・配線用薄膜，ゲート絶縁膜及び第一の酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、前記第一のレジストを所定の形状に再形成する工程と、前記第一の酸化物層をエッチングして、チャンネル部を形成する工程と、層間絶縁膜及び第二のレジストを積層する工程と、第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分に開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、第二の酸化物層及び第三のレジストを積層する工程と、第三のマスクを用いて、前記第三のレジストを所定の形状に形成する工程と、前記第二の酸化物層をエッチングして、ソース電極，ドレイン電極，ソース配線，ドレイン配線，画素電極及びゲート配線パッドを形成する工程とを有する方法としてある。
このように、本発明は、ＴＦＴ基板の製造方法としても有効であり、三枚のマスクを用いて、ＶＩＡホールチャンネル型のＴＦＴ基板を製造することができ、マスク数が削減され製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。また、チャンネル部の第一の酸化物層の上部に、ドレイン電極及びソース電極がそれぞれ形成される一対の開口部を有する層間絶縁膜からなるチャンネルガードが形成され、チャンネルガードがチャンネル部を保護するので、長期間にわたり安定に作動させることができる。さらに、通常、第一の酸化物層が、所定の位置（チャンネル部，ソース電極及びドレイン電極に対応する所定の位置）にのみ形成されることとなるので、ゲート配線どうしが干渉する（クロストーク）といった心配を排除することができる。

また、本発明のＴＦＴ基板の製造方法は、基板の上方に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、第一の酸化物層、及び、第一のレジストを積層する工程と、第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、前記ゲート電極・配線用薄膜，ゲート絶縁膜及び第一の酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、前記第一のレジストを所定の形状に再形成する工程と、前記第一の酸化物層をエッチングして、チャンネル部を形成する工程と、層間絶縁膜及び第二のレジストを積層する工程と、第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分に開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、第二の酸化物層，保護用絶縁膜及び第三のレジストを積層する工程と、第三のハーフトーンマスクを用いて、ハーフトーン露光により前記第三のレジストを所定の形状に形成する工程と、前記第二の酸化物層及び保護用絶縁膜をエッチングして、ソース電極，ドレイン電極，ソース配線，ドレイン配線，画素電極及びゲート配線パッドを形成する工程と、前記第三のレジストを所定の形状に再形成する工程と、前記保護用絶縁膜をエッチングして、ソース・ドレイン配線パッド，前記画素電極及びゲート配線パッドを露出させる工程とを有する方法としてある。
このようにすると、ソース電極，ソース電極，ソース配線及びドレイン配線の上部が保護用絶縁膜で覆われるので、動作安定性を向上させることができる。
なお、ソース・ドレイン配線パッドとは、ソース配線パッド又はドレイン配線パッドをいう。

また、本発明のＴＦＴ基板の製造方法は、基板の上方に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、第一の酸化物層、及び、第一のレジストを積層する工程と、第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、前記ゲート電極・配線用薄膜，ゲート絶縁膜及び第一の酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、前記第一のレジストを所定の形状に再形成する工程と、前記第一の酸化物層をエッチングして、チャンネル部を形成する工程と、層間絶縁膜及び第二のレジストを積層する工程と、第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分に開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、第二の酸化物層及び第三のレジストを積層する工程と、第三のマスクを用いて、前記第三のレジストを所定の形状に形成する工程と、前記第二の酸化物層をエッチングして、ソース電極，ドレイン電極，ソース配線，ドレイン配線，画素電極及びゲート配線パッドを形成する工程と、保護用絶縁膜及び第四のレジストを積層する工程と、前記第四のレジストを所定の形状に形成する工程と、前記保護用絶縁膜をエッチングして、ソース・ドレイン配線パッド，前記画素電極及びゲート配線パッドを露出させる工程とを有する方法としてある。
このようにすると、ソース電極，ソース電極，ソース配線及びドレイン配線が露出しないように保護用絶縁膜で覆われ、ＴＦＴ基板自体が保護用絶縁膜を備えた構造となるので、液晶や有機ＥＬ材料などを利用した表示手段や発光手段を容易に製造可能なＴＦＴ基板を提供することができる。

また、本発明のＴＦＴ基板の製造方法は、基板の上方に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、第一の酸化物層、及び、第一のレジストを積層する工程と、第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、前記ゲート電極・配線用薄膜，ゲート絶縁膜及び第一の酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、前記第一のレジストを所定の形状に再形成する工程と、前記第一の酸化物層をエッチングして、チャンネル部を形成する工程と、層間絶縁膜及び第二のレジストを積層する工程と、第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分に開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、第二の酸化物層，補助導電層，保護用絶縁膜及び第三のレジストを積層する工程と、第三のハーフトーンマスクを用いて、ハーフトーン露光により前記第三のレジストを所定の形状に形成する工程と、前記第二の酸化物層，補助導電層及び保護用絶縁膜をエッチングして、ソース電極，ドレイン電極，ソース配線，ドレイン配線，画素電極及びゲート配線パッドを形成する工程と、前記第三のレジストを所定の形状に再形成する工程と、前記補助導電層及び保護用絶縁膜をエッチングして、ソース・ドレイン配線パッド，前記画素電極及びゲート配線パッドを露出させる工程とを有する方法としてある。
このようにすると、各配線や電極の電気抵抗を低減することができ、信頼性を向上させることができるとともに、エネルギー効率の低下を抑制することができる。また、ソース電極，ソース電極，ソース配線及びドレイン配線の上部が保護用絶縁膜で覆われるので、動作安定性を向上させることができる。

また、本発明のＴＦＴ基板の製造方法は、基板の上方に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、第一の酸化物層、及び、第一のレジストを積層する工程と、第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、前記ゲート電極・配線用薄膜，ゲート絶縁膜及び第一の酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、前記第一のレジストを所定の形状に再形成する工程と、前記第一の酸化物層をエッチングして、チャンネル部を形成する工程と、層間絶縁膜及び第二のレジストを積層する工程と、第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分に開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、第二の酸化物層，補助導電層及び第三のレジストを積層する工程と、第三のマスクを用いて、前記第三のレジストを所定の形状に形成する工程と、前記第二の酸化物層及び補助導電層をエッチングして、ソース電極，ドレイン電極，ソース配線，ドレイン配線，画素電極及びゲート配線パッドを形成する工程と、保護用絶縁膜及び第四のレジストを積層する工程と、前記第四のレジストを所定の形状に形成する工程と、前記保護用絶縁膜をエッチングして、ソース・ドレイン配線パッド，前記画素電極及びゲート配線パッドを露出させる工程とを有する方法としてある。
このようにすると、各配線や電極の電気抵抗を低減することができ、信頼性を向上させることができるとともに、エネルギー効率の低下を抑制することができる。また、ソース電極，ソース電極，ソース配線及びドレイン配線が露出しないように保護用絶縁膜で覆われ、ＴＦＴ基板自体が保護用絶縁膜を備えた構造となるので、液晶や有機ＥＬ材料などを利用した表示手段や発光手段を容易に製造可能なＴＦＴ基板を提供することができる。

また、本発明のＴＦＴ基板の製造方法は、基板上に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、第一の酸化物層、及び、第一のレジストを積層する工程と、第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、前記ゲート電極・配線用薄膜，ゲート絶縁膜及び第一の酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、前記第一のレジストを所定の形状に再形成する工程と、前記第一の酸化物層をエッチングして、チャンネル部を形成する工程と、層間絶縁膜及び第二のレジストを積層する工程と、第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分に開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、第二の酸化物層，反射金属層及び第三のレジストを積層する工程と、第三のハーフトーンマスクを用いて、ハーフトーン露光により前記第三のレジストを所定の形状に形成する工程と、前記第二の酸化物層及び反射金属層をエッチングして、ソース電極，ドレイン電極，ソース配線，ドレイン配線，画素電極及びゲート配線パッドを形成する工程と、前記第三のレジストを所定の形状に再形成する工程と、前記反射金属層をエッチングして、ソース・ドレイン配線パッド，前記画素電極の一部及びゲート配線パッドを露出させるとともに、前記反射金属層からなる反射金属部を形成する工程とを有する方法としてある。
このようにすると、三枚のマスクを用いて、ＶＩＡホールチャンネル型の半透過型のＴＦＴ基板又は半反射型のＴＦＴ基板を製造することができ、マスク数が削減され製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。また、長期間にわたり安定に作動させ、かつ、クロストークを防止することができる。

また、本発明のＴＦＴ基板の製造方法は、基板の上方に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、第一の酸化物層、及び、第一のレジストを積層する工程と、第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、前記ゲート電極・配線用薄膜，ゲート絶縁膜及び第一の酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、前記第一のレジストを所定の形状に再形成する工程と、前記第一の酸化物層をエッチングして、チャンネル部を形成する工程と、層間絶縁膜及び第二のレジストを積層する工程と、第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分に開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、第二の酸化物層，反射金属層，保護用絶縁膜及び第三のレジストを積層する工程と、第三のハーフトーンマスクを用いて、ハーフトーン露光により前記第三のレジストを所定の形状に形成する工程と、前記第二の酸化物層，反射金属層及び保護用絶縁膜をエッチングして、ソース電極，ドレイン電極，ソース配線，ドレイン配線，画素電極及びゲート配線パッドを形成する工程と、前記第三のレジストを所定の形状に再形成する工程と、前記反射金属層及び保護用絶縁膜をエッチングして、ソース・ドレイン配線パッド，前記画素電極の一部及びゲート配線パッドを露出させるとともに、前記反射金属層からなる反射金属部を形成する工程とを有する方法としてある。
このようにすると、ＶＩＡホールチャンネル型の半透過型のＴＦＴ基板又は半反射型のＴＦＴ基板において、ドレイン電極，ソース電極，ソース配線，反射金属部及びドレイン配線の上部が保護用絶縁膜で覆われるので、動作安定性を向上させることができる。

また、本発明のＴＦＴ基板の製造方法は、基板の上方に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、第一の酸化物層、及び、第一のレジストを積層する工程と、第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、前記ゲート電極・配線用薄膜，ゲート絶縁膜及び第一の酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、前記第一のレジストを所定の形状に再形成する工程と、前記第一の酸化物層をエッチングして、チャンネル部を形成する工程と、層間絶縁膜及び第二のレジストを積層する工程と、第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分に開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、第二の酸化物層，反射金属層及び第三のレジストを積層する工程と、第三のハーフトーンマスクを用いて、ハーフトーン露光により前記第三のレジストを所定の形状に形成する工程と、前記第二の酸化物層及び反射金属層をエッチングして、ソース電極，ドレイン電極，ソース配線，ドレイン配線，画素電極及びゲート配線パッドを形成する工程と、前記第三のレジストを所定の形状に再形成する工程と、前記反射金属層をエッチングして、ソース・ドレイン配線パッド，前記画素電極の一部及びゲート配線パッドを露出させるとともに、前記反射金属層からなる反射金属部を形成する工程と、保護用絶縁膜及び第四のレジストを積層する工程と、前記第四のレジストを所定の形状に再形成する工程と、前記保護用絶縁膜をエッチングして、前記ソース・ドレイン配線パッド，画素電極の一部及びゲート配線パッドを露出させる工程とを有する方法としてある。
このようにすると、ソース電極，ソース電極，ソース配線及びドレイン配線が露出しないように保護用絶縁膜で覆われ、ＴＦＴ基板自体が保護用絶縁膜を備えた構造となるので、液晶や有機ＥＬ材料などを利用した表示手段や発光手段を容易に製造可能なＶＩＡホールチャンネル型の半透過型のＴＦＴ基板又は半反射型のＴＦＴ基板を提供することができる。

また、本発明のＴＦＴ基板の製造方法は、前記反射金属層の上方に、該反射金属層を保護する金属層保護用酸化物導電体層を形成する方法としてある。
このようにすると、反射金属層の変色などを防止でき、反射金属層の反射率が低下するといった不具合を防止することができる。

また、本発明のＴＦＴ基板の製造方法は、前記ゲート電極・配線用薄膜の上方に、該ゲート電極・配線用薄膜を保護するゲート電極・配線用薄膜保護用導電層を形成する方法としてある。
このようにすると、ゲート配線パッド用の開口部を形成した際、ゲート配線に用いた金属表面が露出するのを防止でき、接続信頼性を向上させることができる。

本発明におけるＴＦＴ基板及びＴＦＴ基板の製造方法によれば、三枚又は四枚のマスクを用いて、ＶＩＡホールチャンネル型のＴＦＴ基板を製造することができ、マスク数が削減され製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。また、チャンネル部の第一の酸化物層の上部に、ドレイン電極及びソース電極がそれぞれ形成される一対の開口部を有する層間絶縁膜からなるチャンネルガードが形成され、チャンネルガードがチャンネル部を保護するので、長期間にわたり安定に作動させることができる。さらに、通常、第一の酸化物層が、所定の位置（チャンネル部，ソース電極及びドレイン電極に対応する所定の位置）にのみ形成されることとなるので、ゲート配線どうしが干渉する（クロストーク）といった心配を排除することができる。

［ＴＦＴ基板の製造方法における第一実施形態］
図１は、本発明の第一実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。
同図において、まず、基板上に、ゲート電極・配線用薄膜としての金属層２０，ゲート絶縁膜３０，第一の酸化物層としてのｎ型酸化物半導体層４０，及び，第一のレジスト４１をこの順に積層し、第一のハーフトーンマスク４２及びハーフトーン露光によって、第一のレジスト４１を所定の形状に形成する（ステップＳ１）。
次に、第一のハーフトーンマスク４２を用いた処理について、図面を参照して説明する。

（第一のハーフトーンマスクを用いた処理）
図２は、本発明の第一実施形態にかかるＴＦＴ基板の製造方法の、第一のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は金属層成膜／ゲート絶縁膜成膜／ｎ型酸化物半導体層成膜／第一のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第一のエッチング／第一のレジストの再形成された断面図を、（ｃ）は第二のエッチング／第一のレジスト剥離された断面図を示している。
同図（ａ）において、まず、透光性のガラス基板１０が用意される。
なお、ＴＦＴ基板１の基材となる板状部材は、上記ガラス基板１０に限定されるものではなく、たとえば、樹脂製の板状部材やシート状部材などでもよい。

次に、ガラス基板１０上に、ＡｌとＭｏ（モリブデン）をこれらの順に高周波スパッタリング法を用いて、それぞれ膜厚約２５０ｎｍ、５０ｎｍに積層し、ゲート電極２３及びゲート配線２４を形成するための金属層２０を形成する。すなわち、金属層２０は、図示してないが、Ａｌ薄膜層とＭｏ薄膜層とからなっており、まず、Ａｌターゲットを用いて、高周波スパッタリング法により、アルゴン１００％の条件で、Ａｌ薄膜層を形成する。続いて、Ｍｏターゲットを用いて、高周波スパッタリング法により、アルゴン１００％の条件で、Ｍｏ薄膜層を形成する。

なお、上記Ｍｏの代わりに、Ｔｉ（チタン）、Ｃｒ（クロム）などを使用することができる。また、ゲート配線２４としてＡｇ（銀）、Ｃｕ（胴）などの金属薄膜や合金薄膜を用いることもできる。また、Ａｌは純粋Ａｌ（純度ほぼ１００％のＡｌ）でもよいが、Ｎｄ（ネオジウム），Ｃｅ（セリウム），Ｍｏ，Ｗ（タングステン），Ｎｂ（ニオブ）などの金属が添加されていてもよい。さらに、Ｃｅ，Ｗ，Ｎｂなどは，酸化物透明導電体層６０との電池反応を抑えるうえでも好適である。添加量は、適宜選択できるが、約０．１〜２ｗｔ％が好ましい。
また、本実施形態では、ゲート電極・配線用薄膜として金属層２０を用いたが、これに限定されるものではなく、ゲート電極・配線用薄膜として、たとえば、酸化インジウム−酸化スズ（Ｉｎ_２Ｏ_３:ＳｎＯ＝約９０:１０ｗｔ％）などからなる酸化物透明導電体層を用いてもよい。

次に、グロー放電ＣＶＤ（化学蒸着法）法により、金属層２０上に、窒化シリコン（ＳｉＮ_Ｘ）膜であるゲート絶縁膜３０を膜厚約３００ｎｍ堆積させる。なお、本実施形態では、放電ガスとして、ＳｉＨ_４−ＮＨ_３−Ｎ_２系の混合ガスを用いる。

なお、本実施形態では、ゲート絶縁膜３０にＳｉＮ_Ｘなどの窒化シリコン膜を用いたが、酸化物絶縁体を絶縁膜に用いることもできる。この場合、酸化物絶縁膜の誘電率は大きい方が、薄膜トランジスタの作動には有利になる。また、絶縁性は高い方が好ましい。これらを満足する例としては、酸化物の超格子構造を有する酸化物も好ましい酸化物絶縁膜である。さらに、非晶質の酸化物絶縁膜を用いることも可能である。非晶質酸化物絶縁膜の場合、成膜温度を低温に維持できるので、プラスチック基板などの耐熱性に乏しい基板の場合に、有利である。
例えば、ＳｃＡｌＭｇＯ_４、ＳｃＡｌＺｎＯ_４、ＳｃＡｌＣｏＯ_４、ＳｃＡｌＭｎＯ_４、ＳｃＧａＺｎＯ_４、ＳｃＧａＭｇＯ_４、又は、ＳｃＡｌＺｎ_３Ｏ_６、ＳｃＡｌＺｎ_４Ｏ_７、ＳｃＡｌＺｎ_７Ｏ_１０、又は、ＳｃＧａＺｎ_３Ｏ_６、ＳｃＧａＺｎ_５Ｏ_８、ＳｃＧａＺｎ_７Ｏ_１０、又は、ＳｃＦｅＺｎ_２Ｏ_５、ＳｃＦｅＺｎ_３Ｏ_６、ＳｃＦｅＺｎ_６Ｏ_９なども使用可能である。
また、酸化アルミナ、酸化チタン、酸化ハフニウム、酸化ランタノイドなどの酸化物及び、超格子構造の複合酸化物も使用可能である。

次に、ゲート絶縁膜３０上に、酸化インジウム−酸化亜鉛（Ｉｎ_２Ｏ_３:ＺｎＯ＝約９７:３ｗｔ％）のターゲットを用い、所定の酸素：アルゴン比（約１０：９０Ｖｏｌ．％）状態に維持しつつ基板温度約１５０℃の条件にて、膜厚約１５０ｎｍのｎ型酸化物半導体層４０を成膜する。この条件では、ｎ型酸化物半導体層４０は、非晶質膜として得られる。なお、ｎ型酸化物半導体層４０は、約２００℃以下の低温で成膜した場合、非晶質膜として得られ、２００℃を超える高温で成膜した場合、結晶質膜として得られる。また、上記非晶質膜は、熱処理により結晶化させることもでき、本実施形態では、ｎ型酸化物半導体層４０を、非晶質膜として形成し、その後結晶化させて用いる。
なお、ｎ型酸化物半導体層４０は、上記酸化インジウム−酸化亜鉛からなる酸化物半導体層に限定されるものではなく、たとえば、酸化インジウム−酸化ガリウム−酸化亜鉛系や、酸化インジウム−酸化サマリウム、酸化亜鉛−酸化マグネシウムなどからなる酸化物半導体層としてもよい。

また、上記酸化インジウム−酸化亜鉛薄膜は、キャリヤー密度が１０^＋１６ｃｍ^−３以下であり、十分に半導体として作動する領域であった。また、ホール移動度は、２５ｃｍ^２／Ｖ・ｓｅｃであった。通常、キャリヤー密度は約１０^＋１７ｃｍ^−３未満であれば、十分に作動領域となり、かつ、移動度は、非晶質シリコンのそれに比べて１０倍以上大きいことから、ｎ型酸化物半導体層４０は、十分に有用な半導体薄膜である。

また、ｎ型酸化物半導体層４０は、透明性が必要なことから、エネルギーギャップが３．０ｅＶ以上の酸化物を用いるとよい。好ましくは３．２ｅＶ以上、より好ましくは３．４ｅＶ以上である。上記の酸化インジウム−酸化亜鉛系、酸化インジウム−酸化ガリウム−酸化亜鉛系や、酸化インジウム−酸化サマリウム、酸化亜鉛−酸化マグネシウムなどからなるｎ型酸化物半導体層のエネルギーギャップは、３．２ｅＶ以上であり、好適に使用される。また、これらの薄膜（ｎ型酸化物半導体層）は、非晶質の場合、蓚酸水溶液や、燐酸，酢酸及び硝酸からなる混酸（適宜、混酸と略称する。）に溶解可能であるが、加熱結晶化させることにより、蓚酸水溶液や混酸に不溶となり、耐性を示すようになる。また、結晶化の温度は、添加する酸化亜鉛の量により制御できる。

次に、同図（ａ）に示すように、ｎ型酸化物半導体層４０上に、第一のレジスト４１が塗布され、第一のハーフトーンマスク４２及びハーフトーン露光によって、第一のレジスト４１を所定の形状に形成する（ステップＳ１）。すなわち、第一のレジスト４１は、ゲート電極２３及びゲート配線２４を覆い、かつ、ハーフトーンマスク部４２１によって、ゲート配線２４を覆う部分が他の部分より薄い形状に形成される。

次に、同図（ｂ）に示すように、第一のエッチングとして、まず、第一のレジスト４１及びエッチング液（蓚酸水溶液）により、ｎ型酸化物半導体層４０をエッチングし、続いて、第一のレジスト３１及びエッチングガス（ＣＨＦ（ＣＦ_４，ＣＨＦ_３ガスなど））を用いて、ゲート絶縁膜３０をドライエッチングし、さらに、第一のレジスト４１及びエッチング液（混酸）により、金属層２０をエッチングし、ゲート電極２３及びゲート配線２４を形成する（ステップＳ２）。
続いて、上記第一のレジスト４１をアッシングし、ゲート配線２４の上方のｎ型酸化物半導体層４０が露出し、かつ、ゲート電極２３の上方のｎ型酸化物半導体層４０が覆われる形状に、第一のレジスト４１を再形成する（ステップＳ３）。

次に、同図（ｃ）に示すように、第二のエッチングとして、再形成された第一のレジスト４１及びエッチング液（蓚酸水溶液）を用いて、露出したゲート配線２４上のｎ型酸化物半導体層４０をエッチングにより除去し、ｎ型酸化物半導体層４０からなるチャンネル部４４を形成する（ステップＳ４）。
続いて、再形成された第一のレジスト４１をアッシングすると、図３に示すように、ガラス基板１０上に、ゲート配線２４上に積層されたゲート絶縁膜３０及びゲート電極２３上にゲート絶縁膜３０を介して形成されたチャンネル部４４が露出する。図２（ｃ）に示す、ゲート電極２３及びチャンネル部４４は、図３におけるＡ−Ａ断面を示しており、ゲート配線２４は、Ｂ−Ｂ断面を示している。

このように、ＴＦＴの活性層としてｎ型酸化物半導体層４０を使用することにより、電流を流しても安定であり、電流制御により作動させる有機電界発光装置にとって有用である。
また、本発明において、ｎ型酸化物半導体層４０は、チャンネル部４４，ソース電極６３及びドレイン電極６４に対応する所定の位置にのみ形成されることとなるので、ゲート配線２４が干渉する（クロストーク）といった心配を排除することができる。

次に、図１に示すように、ガラス基板１０，ゲート絶縁膜３０及びｎ型酸化物半導体層４０上に、層間絶縁膜５０及び第二のレジスト５１をこの順に積層し、第二のマスク５２を用いて、第二のレジスト５１を所定の形状に形成する（ステップＳ５）。
次に、第二のマスク５２を用いた処理について、図面を参照して説明する。

（第二のマスクを用いた処理）
図４は、本発明の第一実施形態にかかるＴＦＴ基板の製造方法の、第二のマスクを用いた処理を説明するための概略図であり、（ａ）は層間絶縁膜成膜／第二のレジスト塗布／露光／現像された断面図を、（ｂ）は第三のエッチングされた断面図を、（ｃ）は第二のレジスト剥離された断面図を示している。
同図（ａ）において、まず、グロー放電ＣＶＤ（化学蒸着）法により、露出したガラス基板１０，ゲート絶縁膜３０及びｎ型酸化物半導体層４０上に、窒化シリコン（ＳｉＮ_Ｘ）膜である層間絶縁膜５０を膜厚約２００ｎｍ堆積させる。なお、本実施形態では、放電ガスとして、ＳｉＨ_４−ＮＨ_３−Ｎ_２系の混合ガスを用いる。

次に、同図（ａ）に示すように、層間絶縁膜５０上に、第二のレジスト５１が塗布され、第二のマスク５２を用いて、第二のレジスト５１を所定の形状に形成する（ステップＳ５）。すなわち、第二のレジスト５１は、後工程にて形成されるソース電極６３及びドレイン電極６４に対応する部分、並びに、ゲート配線パッド部２５０の上方を除く層間絶縁膜５０上に形成される。ゲート配線２４及びゲート電極２３は、上面がゲート絶縁膜３０に覆われ、かつ、側面が層間絶縁膜５０に覆われることにより絶縁される。

続いて、第二のレジスト５１及びエッチングガス（ＣＨＦ（ＣＦ_４，ＣＨＦ_３ガスなど））を用いて、ソース電極６３及びドレイン電極６４に対応する部分の層間絶縁膜５０、並びに、ゲート配線パッド部２５０の上方のゲート絶縁膜３０及び層間絶縁膜５０をエッチングし、ソース電極６３及びドレイン電極６４用の一対の開口部６３１，６４１、並びに、ゲート配線パッド２５用の開口部２５１を形成する（ステップＳ６）。この際、ＣＨＦ中でのｎ型酸化物半導体層４０のエッチング速度は極めて遅いので、ｎ型酸化物半導体層４０がダメージを受けることはない。また、チャンネル部４４は、チャンネル部４４上に形成された層間絶縁膜５０からなるチャンネルガード５００によって保護されるので、ＴＦＴ基板１の動作安定性を向上させることができる。

次に、第二のレジスト５１をアッシングすると、同図（ｃ）に示すように、ガラス基板１０の上方に、層間絶縁膜５０，ｎ型酸化物半導体層４０及び金属層２０が露出する（図５参照）。ｎ型酸化物半導体層４０は、開口部６３１，６４１を介して露出し、金属層２０は開口部２５１を介して露出している。図４（ｃ）に示す、ゲート電極２３，チャンネル部４４及び開口部６３１，６４１は、図５におけるＣ−Ｃ断面を示しており、ゲート配線パッド部２５０及び開口部２５１は、Ｄ−Ｄ断面を示している。
なお、開口部６３１，６４１，２５１の形状や大きさは、特に限定されるものではない。

ところで、第二のレジスト５１及びエッチングガス（ＣＨＦ（ＣＦ_４，ＣＨＦ_３ガスなど））を用いて、ゲート配線パッド部２５０の上方のゲート絶縁膜３０及び層間絶縁膜５０をエッチングする際、ゲート配線パッド部２５０の露出した金属層２０がダメージを受ける場合がある。かかる場合、金属層２０上に、導電性保護膜として上述した金属層保護用酸化物導電体層（図示せず）を設けるとよい。このようにすることにより、エッチングガス（ＣＨＦ（ＣＦ_４，ＣＨＦ_３ガスなど））による金属層２０へのダメージを低減することができ、また、金属層２０の腐蝕を防ぐとともに、耐久性を向上させることができる。これにより、ＴＦＴ基板１の動作安定性が向上し、ＴＦＴ基板１を用いた液晶表示装置や電界発光装置など（図示せず）も安定して作動する。

上記金属層保護用酸化物導電体層（適宜、導電性保護膜と略称する。）として、たとえば、酸化インジウム−酸化亜鉛からなる透明導電膜が使用できる。この場合、導電性保護膜は、Ａｌ薄膜層のエッチング液である混酸（一般的に、ＰＡＮとも呼ばれる。）により同時にエッチングできる導電性の金属酸化物であればよく、上記酸化インジウム−酸化亜鉛に限定されるものではない。すなわち、酸化インジウム−酸化亜鉛の組成としては、ＰＡＮにより、Ａｌと同時にエッチングできる組成であれば使用可能であるが、Ｉｎ／（Ｉｎ＋Ｚｎ）＝０．５〜０．９５（重量比）、好ましくは、０．７〜０．９（重量比）がよい。この理由は、０．５（重量比）未満では、導電性の金属酸化物自体の耐久性が低い場合があったり、０．９５（重量比）を超えると、Ａｌとの同時エッチングが難しかったりする場合があるからである。また、Ａｌと同時にエッチングする場合には、導電性の金属酸化物は非晶質であることが望ましい。この理由は、結晶化した膜の場合、Ａｌとの同時エッチングが難しくなる場合があるからである。
また、これら導電性保護膜の厚みは、１０〜２００ｎｍあればよい。好ましくは１５〜１５０ｎｍ、より好ましくは２０〜１００ｎｍである。この理由は、１０ｎｍ未満では、保護膜としての効果が小さい場合があり、２００ｎｍを超えると、経済的に不利になるからである。

さらに、金属層保護用酸化物導電体層として、一般的に、酸化物透明導電体層６０と同一の材料が用いられ、このようにすると、使用する材料の種類を低減することができ、好適に所望のＴＦＴ基板１を得ることができる。金属層保護用酸化物導電体層の材料は、エッチング特性や保護膜特性などにもとづいて選択される。
なお、金属層保護用酸化物導電体層は、ゲート電極・配線用薄膜としての金属層２０の上部に形成する場合に限定されるものではなく、たとえば、補助導電層８０が金属層からなる場合に、補助導電層８０の上部に形成してもよい。

また、Ａｌ薄膜層と導電性保護膜との間で、接触抵抗が大きい場合には、Ａｌ薄膜層と導電性保護膜との間にＭｏ，Ｔｉ，Ｃｒなどの金属薄膜を形成すればよい。本実施形態では、Ｍｏ薄膜層を形成しており、特に、Ｍｏであれば、Ａｌ薄膜層や導電性保護膜と同じＰＡＮによりエッチングできることから、工程を増やさずに加工できるので、好適である。上記Ｍｏ，Ｔｉ，Ｃｒなどの金属薄膜の厚みは、１０〜２００ｎｍあればよい。好ましくは１５〜１００ｎｍ、より好ましくは２０〜５０ｎｍである。この理由は、１０ｎｍ未満では、接触抵抗の低減効果が小さい場合があり、２００ｎｍを超えると、経済的に不利になるからである。

次に、図１に示すように、開口部６３１，６４１，２５１の形成されたガラス基板１０の上方に、第二の酸化物層としての酸化物透明導電体層６０及び第三のレジスト６１をこの順に積層し、第三のマスク６２を用いて、第三のレジスト６１を所定の形状に形成する（ステップＳ７）。
なお、本実施形態では、第二の酸化物層として、酸化物透明導電体層６０を用いているが、これに限定されるものではなく、たとえば、半透明又は非透明の酸化物導電体層を用いてもよい。
次に、第三のマスク６２を用いた処理について、図面を参照して説明する。

（第三のマスクを用いた処理）
図６は、本発明の第一実施形態にかかるＴＦＴ基板の製造方法の、第三のマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／第三のレジスト塗布／露光／現像された断面図を、（ｂ）は第四のエッチング／第三のレジスト剥離された断面図を示している。
同図（ａ）において、露出した層間絶縁膜５０，ｎ型酸化物半導体層４０及び金属層２０上に、酸化インジウム−酸化亜鉛（Ｉｎ_２Ｏ_３:ＺｎＯ＝約９０:１０ｗｔ％）のターゲットを用い、所定の酸素：アルゴン比（約１０：９０Ｖｏｌ．％）状態に維持しつつ基板温度約１５０℃の条件にて、膜厚約１２０ｎｍの酸化物透明導電体層６０を成膜する。この条件では、酸化物透明導電体層６０は、非晶質膜として得られる。なお、非晶質の酸化インジウム−酸化亜鉛薄膜は、蓚酸水溶液によりエッチングできるが、混酸には耐性を示しエッチングされない。また、３００℃以下の熱処理では結晶化することはない。これにより、必要に応じて、選択エッチング性を制御することができる。

酸化物透明導電体層６０は、上記酸化インジウム−酸化亜鉛（ＩＺＯとも呼ばれる。）からなる酸化物導電体層に限定されるものではなく、たとえば、酸化インジウム−酸化スズ、酸化インジウム−酸化スズ−酸化亜鉛（ＩＴＺＯとも呼ばれる。）、酸化インジウム−酸化スズ−酸化サマリウムなどからなる酸化物導電体層、あるいは、酸化インジウム−酸化亜鉛、酸化インジウム−酸化スズ、酸化インジウム−酸化スズ−酸化亜鉛、酸化インジウム−酸化スズ−酸化サマリウムなどにランタノイド元素を添加した酸化物導電体層としてもよい。
また、本実施形態においては、酸化物透明導電体層６０は、画素電極６７も兼ねるので、導電性に優れたものを使用するとよい。

また、酸化物透明導電体層６０は、透明性が必要なことから、エネルギーギャップは、３．０ｅＶ以上の酸化物としてある。好ましくは３．２ｅＶ以上、より好ましくは３．４ｅＶ以上である。上記酸化インジウム−酸化亜鉛、酸化インジウム−酸化スズ、酸化インジウム−酸化スズ−酸化亜鉛、酸化インジウム−酸化スズ−酸化サマリウムなどからなる酸化物導電体層、あるいは、酸化インジウム−酸化亜鉛、酸化インジウム−酸化スズ、酸化インジウム−酸化スズ−酸化亜鉛、酸化インジウム−酸化スズ−酸化サマリウムなどにランタノイド元素を添加した酸化物導電体層は、いずれもエネルギーギャップは３．２ｅＶ以上であり、好適に使用される。

次に、同図（ａ）に示すように、酸化物透明導電体層６０上に、第三のレジスト６１が塗布され、第三のマスク６２を用いて、第三のレジスト６１を所定の形状に形成する（ステップＳ７）。すなわち、第三のレジスト６１は、ドレイン電極６４，ソース電極６３，ソース配線６５，ドレイン配線６６，画素電極６７及びゲート配線パッド２５を覆う形状に形成される（同図（ｂ）参照）。なお、本実施形態では、画素電極６７とソース電極６３がソース配線６５を介して接続される構成としてあるが、画素電極６７とドレイン電極がドレイン配線を介して接続される構成としてもよい。

次に、同図（ｂ）に示すように、第四のエッチングとして、第三のレジスト６１及び蓚酸水溶液を用いて、酸化物透明導電体層６０をエッチングし、ドレイン電極６４，ソース電極６３，ソース配線６５，画素電極６７，ドレイン配線６６及びゲート配線パッド２５を形成する（ステップＳ８）。
このようにすると、層間絶縁膜５０の一対の開口部６３１，６４１に、酸化物透明導電体層６０からなるソース電極６３及びドレイン電極６４がそれぞれ形成されるので、ソース電極６３及びドレイン電極６４が、チャンネルガード５００及びチャンネル部４４によって確実に隔てられた構造に形成される。すなわち、チャンネルガード５００，チャンネル部４４，ソース電極６３及びドレイン電極６４が確実かつ容易に製造されるので、歩留まりが改善されるとともに、製造原価のコストダウンを図ることができる。このような構造のＴＦＴ基板１を、ＶＩＡホールチャンネル型ＴＦＴ基板と呼称する。

また、酸化物透明導電体層６０からなるドレイン電極６４，ソース電極６３，ソース配線６５，画素電極６７及びドレイン配線６６は、第四のエッチングによって効率よく形成される。すなわち、製造する際に使用するマスク数を削減でき、製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。
さらに、ドレイン電極６４，ソース電極６３，ソース配線６５，画素電極６７及びドレイン配線６６が、酸化物透明導電体層６０からなることにより、光の透過量が増大するので、輝度の優れた表示装置を提供することができる。

次に、第三のレジスト６１をアッシングすると、酸化物透明導電体層６０からなる、ドレイン電極６４，ソース電極６３，ソース配線６５，画素電極６７，ドレイン配線６６及びゲート配線パッド２５が露出する。図６（ｂ）に示す、ドレイン電極６４，ゲート電極２３，チャンネル部４４，ソース電極６３，ソース配線６５及び画素電極６７は、図７におけるＥ−Ｅ断面を示しており、ドレイン配線６６は、Ｆ−Ｆ断面を示しており、ゲート配線パッド２５は、Ｇ−Ｇ断面を示している。

このように、本実施形態のＴＦＴ基板１の製造方法によれば、三枚のマスク４２，５２，６２を用いて、活性半導体層に、酸化物半導体層（ｎ型酸化物半導体層４０）を用いたＶＩＡホールチャンネル型のＴＦＴ基板１を製造することができ、製造工程が削減され製造原価のコストダウンを図ることができる。また、チャンネル部４４がチャンネルガード５００によって保護されているので、長期間にわたり安定に作動させることができる。また、ｎ型酸化物半導体層４０が、所定の位置（チャンネル部４４，ソース電極６３及びドレイン電極６４に対応する所定の位置）にのみ形成されることとなるので、ゲート配線２４どうしが干渉する（クロストーク）といった心配を排除することができる。
なお、本実施形態では、ガラス基板１０上に、金属層２０，ゲート絶縁膜３０，ｎ型酸化物半導体層４０，及び，第一のレジスト４１が積層され、さらに、層間絶縁膜５０及び第二のレジスト５１が積層され、さらに、酸化物透明導電体層６０及び第三のレジスト６１が積層されるが、これに限定されるものではなく、たとえば、各層間に（たとえば、本実施形態の機能や効果を損なわない、あるいは、他の機能や効果などを補助する）他の層を介して積層されてもよい。このことは、後述する実施形態についても同様である。

［ＴＦＴ基板の製造方法における第二実施形態］
図８は、本発明の第二実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。
同図に示す本実施形態にかかるＴＦＴ基板１ａの製造方法は、上述した第一実施形態のステップＳ７及びステップＳ８の代わりに、酸化物透明導電体層６０，保護用絶縁膜７０及び第三のレジスト７１を積層し、第三のハーフトーンマスク７２によって、第三のレジスト７１を形成し（ステップＳ７ａ）、第三のレジスト７１を用いて、ドレイン電極６４，ソース電極６３，ソース配線６５，画素電極６７，ドレイン配線６６及びゲート配線パッド２５を形成し（ステップＳ８ａ）、第三のレジスト７１を再形成し（ステップＳ９ａ）、さらに、再形成された第三のレジスト７１を用いて、画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５を露出させる（ステップＳ１０ａ）点が相違する。
したがって、その他の工程は、第一実施形態とほぼ同様となっており、同様の工程については、図中で第一実施形態と同一符号を付し、詳細な説明は省略する。

図８に示す第一のハーフトーンマスク及び第二のマスクを用いた処理は、第一実施形態とほぼ同様としてある。
続いて、図８に示すように、酸化物透明導電体層６０，保護用絶縁膜７０及び第三のレジスト７１を積層し、第三のハーフトーンマスク７２及びハーフトーン露光によって、第三のレジスト７１を所定の形状に形成する（ステップＳ７ａ）。
次に、第三のハーフトーンマスク７２を用いた処理について、図面を参照して説明する。

（第三のマスクを用いた処理）
図９は、本発明の第二実施形態にかかるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／保護用絶縁膜成膜／第三のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第四のエッチングされた断面図を示している。
同図（ａ）において、まず、第一実施形態と同様に、露出した層間絶縁膜５０，ｎ型酸化物半導体層４０及び金属層２０上に、酸化インジウム−酸化亜鉛（Ｉｎ_２Ｏ_３:ＺｎＯ＝約９０:１０ｗｔ％）のターゲットを用い、所定の酸素：アルゴン比（約１０：９０Ｖｏｌ．％）状態に維持しつつ基板温度約１５０℃の条件にて、膜厚約１２０ｎｍの酸化物透明導電体層６０を成膜する。

続いて、グロー放電ＣＶＤ（化学蒸着）法により、酸化物透明導電体層６０上に、窒化シリコン（ＳｉＮ_Ｘ）膜である保護用絶縁膜７０を膜厚約２００ｎｍ堆積させる。なお、本実施形態では、放電ガスとして、ＳｉＨ_４−ＮＨ_３−Ｎ_２系の混合ガスを用いる。

次に、同図（ａ）に示すように、保護用絶縁膜７０上に、第三のレジスト７１が塗布され、第三のハーフトーンマスク７２及びハーフトーン露光によって、第三のレジスト７１を所定の形状に形成する（ステップＳ７ａ）。すなわち、第三のレジスト７１は、ドレイン電極６４，ソース電極６３，ソース配線６５，ドレイン配線６６，画素電極６７及びゲート配線パッド２５を覆い、かつ、ハーフトーンマスク部７２１によって、画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５を覆う部分が他の部分より薄い形状に形成される（同図（ｂ）参照）。

次に、同図（ｂ）に示すように、第四のエッチングとして、まず、第三のレジスト７１及びエッチングガス（ＣＨＦ（ＣＦ_４，ＣＨＦ_３ガスなど））を用いて、露出した保護用絶縁膜７０をドライエッチングし、さらに、第三のレジスト７１及びエッチング液（蓚酸水溶液）により、酸化物透明導電体層６０をエッチングし、ドレイン電極６４，ソース電極６３，ソース配線６５，画素電極６７，ドレイン配線６６及びゲート配線パッド２５を形成する（ステップＳ８ａ）。

図１０は、本発明の第二実施形態にかかるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は第三のレジストの再形成された断面図を、（ｂ）は第五のエッチング／第三のレジスト剥離された断面図を示している。
同図（ａ）において、上記第三のレジスト７１をアッシングし、画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５の上方の保護用絶縁膜７０が露出する形状に、第三のレジスト７１を再形成する（ステップＳ９ａ）。

次に、同図（ｂ）に示すように、第五のエッチングとして、再形成された第三のレジスト７１及びエッチングガス（ＣＨＦ（ＣＦ_４，ＣＨＦ_３ガスなど））を用いて、露出した保護用絶縁膜７０をドライエッチングし、画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５を露出させる（ステップＳ１０ａ）。続いて、再形成された第三のレジスト７１をアッシングすると、図１１に示すように、ガラス基板１０上に、ドレイン電極６４，ソース電極６３，ソース配線６５及びドレイン配線６６上に積層された保護用絶縁膜７０が露出する。図１０（ｂ）に示す、ドレイン電極６４，ゲート電極２３，チャンネル部４４，ソース電極６３，ソース配線６５及び画素電極６７は、図１１におけるＨ−Ｈ断面を示しており、ドレイン配線パッド６８はＩ−Ｉ断面を示しており、ゲート配線パッド２５はＪ−Ｊ断面を示している。

このように、本実施形態のＴＦＴ基板１ａの製造方法によれば、第一実施形態とほぼ同様の効果を有するとともに、ソース電極６３，ドレイン電極６４，ソース配線６５及びドレイン配線６６の上部を保護用絶縁膜７０で覆うことにより、ＴＦＴの動作安定性を向上させることができる。
なお、本実施形態では、ソース電極６３，ドレイン電極６４，ソース配線６５及びドレイン配線６６の側部が露出しているが、これら側部を保護用絶縁膜７０で覆うことも可能である。
次に、ソース電極６３，ドレイン電極６４，ソース配線６５及びドレイン配線６６の側部をも保護用絶縁膜７０で覆う製造方法について、図面を参照して説明する。

［ＴＦＴ基板の製造方法における第二実施形態の応用例］
図１２は、本発明の第二実施形態にかかるＴＦＴ基板の製造方法の応用例を説明するための概略フローチャート図を示している。
同図に示す本応用例にかかるＴＦＴ基板１ａ´の製造方法は、上述した第二実施形態のステップＳ７ａ，８ａ，９ａ，１０ａの代わりに、酸化物透明導電体層６０及び第三のレジスト６１ａ´を積層し、第三のマスク６２ａ´によって、第三のレジスト６１ａ´を形成し（ステップＳ７ａ´）、第三のレジスト６１ａ´を用いて、ドレイン電極６４，ソース電極６３，ソース配線６５，画素電極６７，ドレイン配線６６及びゲート配線パッド２５を形成し（ステップＳ８ａ´）、保護用絶縁膜７０及び第四のレジスト７１ａ´を積層し（ステップＳ９ａ´）、さらに、第四のレジスト７１ａ´を用いて、画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５を露出させる（ステップＳ１０ａ´）点が相違する。
したがって、その他の工程は、第二実施形態とほぼ同様となっており、同様の工程については、図中で第二実施形態と同一符号を付し、詳細な説明は省略する。

図１２に示す第一のハーフトーンマスク及び第二のマスクを用いた処理は、第一実施形態とほぼ同様としてある。
続いて、図１２に示すように、酸化物透明導電体層６０及び第三のレジスト６１ａ´を積層し、第三のマスク６２ａ´を用いて、第三のレジスト６１ａ´を所定の形状に形成する（ステップＳ７ａ´）。
次に、第三のマスク６２ａ´を用いた処理について、図面を参照して説明する。

（第三のマスクを用いた処理）
図１３は、本発明の第二実施形態にかかるＴＦＴ基板の製造方法の応用例の、第三のマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／第三のレジスト塗布／露光／現像された断面図を、（ｂ）は第四のエッチング／第三のレジスト剥離された断面図を示している。
同図（ａ）において、まず、第二実施形態と同様に、露出した層間絶縁膜５０，ｎ型酸化物半導体層４０及び金属層２０上に、酸化インジウム−酸化亜鉛（Ｉｎ_２Ｏ_３:ＺｎＯ＝約９０:１０ｗｔ％）のターゲットを用い、所定の酸素：アルゴン比（約１０：９０Ｖｏｌ．％）状態に維持しつつ基板温度約１５０℃の条件にて、膜厚約１２０ｎｍの酸化物透明導電体層６０を成膜する。

次に、酸化物透明導電体層６０上に、第三のレジスト６１ａ´が塗布され、第三のマスク６２ａ´を用いて、第三のマスク６２ａ´を所定の形状に形成する（ステップＳ７ａ´）。すなわち、第三のマスク６２ａ´は、ドレイン電極６４，ソース電極６３，ソース配線６５，ドレイン配線６６，画素電極６７及びゲート配線パッド２５を覆う形状に形成される（同図（ｂ）参照）。

次に、同図（ｂ）に示すように、第四のエッチングとして、第三のレジスト６１ａ´及びエッチング液（蓚酸水溶液）により、酸化物透明導電体層６０をエッチングし、ドレイン電極６４，ソース電極６３，ソース配線６５，画素電極６７，ドレイン配線６６及びゲート配線パッド２５を形成する（ステップＳ８ａ´）。

次に、図１２に示すように、保護用絶縁膜７０及び第四のレジスト７１ａ´を積層し、第四のマスク７２ａ´を用いて、第四のレジス７１ａ´を所定の形状に形成する（ステップＳ９ａ´）。
次に、第四のマスク７２ａ´を用いた処理について、図面を参照して説明する。

（第四のマスクを用いた処理）
図１４は、本発明の第二実施形態にかかるＴＦＴ基板の製造方法の応用例の、第四のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第四のレジスト塗布／露光／現像された断面図を、（ｂ）は第五のエッチング／第四のレジスト剥離された断面図を示している。
同図（ａ）において、まず、グロー放電ＣＶＤ（化学蒸着）法により、層間絶縁膜５０及び酸化物透明導電体層６０上に、窒化シリコン（ＳｉＮ_Ｘ）膜である保護用絶縁膜７０を膜厚約２００ｎｍ堆積させる。なお、本実施形態では、放電ガスとして、ＳｉＨ_４−ＮＨ_３−Ｎ_２系の混合ガスを用いる。
次に、保護用絶縁膜７０上に、第四のレジスト７１ａ´が塗布され、第四のマスク７２ａ´を用いて、第四のレジスト７１ａ´を所定の形状に形成する（ステップＳ９ａ´）。すなわち、第四のレジスト７１ａ´は、画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５の上方の保護用絶縁膜７０が露出する形状に形成される（ステップＳ９ａ´）。

次に、同図（ｂ）に示すように、第五のエッチングとして、第四のレジスト７１ａ´及びエッチングガス（ＣＨＦ（ＣＦ_４，ＣＨＦ_３ガスなど））を用いて、露出した保護用絶縁膜７０をドライエッチングし、画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５を露出させる（ステップＳ１０ａ´）。続いて、第四のレジスト７１ａ´をアッシングすると、図１５に示すように、ガラス基板１０上に、保護用絶縁膜７０が露出する。図１４（ｂ）に示す、ドレイン電極６４，ゲート電極２３，チャンネル部４４，ソース電極６３，ソース配線６５及び画素電極６７は、図１５におけるＨ´−Ｈ´断面を示しており、ドレイン配線パッド６８はＩ´−Ｉ´断面を示しており、ゲート配線パッド２５はＪ´−Ｊ´断面を示している。

このように、本応用例のＴＦＴ基板１ａ´の製造方法によれば、第二実施形態とほぼ同様の効果を有するとともに、ソース電極６３，ドレイン電極６４，ソース配線６５及びドレイン配線６６が露出しないように保護用絶縁膜７０で覆われ、ＴＦＴ基板１ａ´自体が保護用絶縁膜７０を備えた構造となるので、液晶や有機ＥＬ材料などを利用した表示手段や発光手段を容易に製造可能なＴＦＴ基板１ａ´を提供することができる。

［ＴＦＴ基板の製造方法における第三実施形態］
図１６は、本発明の第三実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。
同図に示す本実施形態にかかるＴＦＴ基板１ｂの製造方法は、上述した第二実施形態のステップＳ７ａの代わりに、酸化物透明導電体層６０，補助導電層８０，保護用絶縁膜７０及び第三のレジスト７１を積層し、第三のハーフトーンマスク７２によって、第三のレジスト７１を形成する（ステップＳ７ｂ）点が相違する。
したがって、その他の工程は、第二実施形態とほぼ同様となっており、同様の工程については、図中で第二実施形態と同一符号を付し、詳細な説明は省略する。

図１６に示す第一のハーフトーンマスク及び第二のマスクを用いた処理は、第一実施形態とほぼ同様としてある。
続いて、図１６に示すように、酸化物透明導電体層６０，補助導電層８０，保護用絶縁膜７０及び第三のレジスト７１を積層し、第三のハーフトーンマスク７２及びハーフトーン露光によって、第三のレジスト７１を所定の形状に形成する（ステップＳ７ｂ）。
次に、第三のハーフトーンマスク７２を用いた処理について、図面を参照して説明する。

（第三のマスクを用いた処理）
図１７は、本発明の第三実施形態にかかるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／補助導電層成膜／保護用絶縁膜成膜／第三のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第四のエッチングされた断面図を示している。
同図（ａ）において、まず、第二実施形態とほぼ同様に、露出した層間絶縁膜５０，ｎ型酸化物半導体層４０及び金属層２０上に、酸化インジウム―酸化亜鉛―酸化スズ（Ｉｎ_２Ｏ_３：ＺｎＯ：ＳｎＯ_２＝約６０：２０：２０ｗｔ％）のターゲットを用い、所定の酸素：アルゴン比（約９９：１Ｖｏｌ．％）状態に維持しつつ基板温度約１５０℃の条件にて、膜厚約１２０ｎｍの酸化物透明導電体層６０を成膜する。

この酸化インジウム−酸化亜鉛−酸化スズからなる酸化物透明導電体層６０は、非晶質でありながら、蓚酸水溶液には溶解するが、混酸には溶解しないので、有用である。
ここで、酸化スズの含有量を１０〜４０重量％とし、酸化亜鉛を１０〜４０重量％とし、残りを酸化インジウムとするとよい。この理由は、酸化スズ、酸化亜鉛とも１０重量％未満では、混酸への耐性がなくなり、溶解するようになる。また、酸化スズが４０重量％を超えると、蓚酸水溶液に溶解しなくなったり、比抵抗が大きくなったりする。さらに、酸化亜鉛が４０重量％を超えると、混酸への耐性が無くなったりする場合があるからである。なお、酸化スズ、酸化亜鉛の比は適宜選択すればよい。

また、酸化物透明導電体層６０は、酸化インジウム−酸化亜鉛−酸化スズ系の酸化物透明導電体層に限定されるものではない。蓚酸水溶液でエッチングが可能であり、混酸に溶解しない酸化物透明導電体層であれば、使用できる。この場合、非晶質状態では、蓚酸水溶液や混酸に溶解する場合でも、加熱などにより結晶化などの膜質変化をもたらし、混酸に不溶となれば使用可能となる。
そのような、酸化物透明導電体層としては、酸化インジウムに、酸化スズ、酸化ゲルマニウム、酸化ジルコニウム、酸化タングステン、酸化モリブデン、酸化セリウムなどのランタノイド系元素を含むものが挙げられる。この中でも酸化インジウムと酸化スズ、酸化インジウムと酸化タングステン、酸化インジウムと酸化セリウムなどの酸化ランタノイド系元素の組み合せは好適に用いられる。添加する金属の量としては、酸化インジウムに対して１〜２０ｗｔ％、好ましくは３〜１５ｗｔ％である。この理由は、１ｗｔ％未満では、成膜時に結晶化し、蓚酸水溶液に溶解しなくなったり、比抵抗が大きくなり、酸化物透明導電体層として好適に使用できないものになったりする場合があるからである。また、２０ｗｔ％を超えると、加熱などにより結晶化などの膜質変化を起こさせる場合に、膜質変化が起きず、混酸に溶解し、画素電極の形成が難しくなるなどの問題が発生することがあるからである。
また、酸化インジウム−酸化スズ−酸化サマリウムなどのランタノイド元素を含む酸化物透明導電体層は、室温成膜後は非晶質であり、蓚酸水溶液や混酸に溶解するが、加熱などによる結晶化後は、蓚酸水溶液や混酸に不溶となり、好適に使用することができる。

続いて、酸化物透明導電体層６０上に、ＭｏとＡｌをこれらの順に高周波スパッタリング法を用いて、それぞれ膜厚約５０ｎｍ、２５０ｎｍに積層し、補助導電層８０を形成する。すなわち、補助導電層８０は、図示してないが、Ｍｏ薄膜層とＡｌ薄膜層とからなっており、まず、Ｍｏターゲットを用いて、高周波スパッタリング法により、アルゴン１００％の条件で、Ｍｏ薄膜層を形成し、続いて、Ａｌターゲットを用いて、高周波スパッタリング法により、アルゴン１００％の条件で、Ａｌ薄膜層を形成する
なお、上記Ｍｏの代わりに、Ｔｉ、Ｃｒなどを使用することができる。また、Ａｌは純粋Ａｌ（純度ほぼ１００％のＡｌ）でもよいが、Ｎｄ（ネオジウム），Ｃｅ（セリウム），Ｍｏ，Ｗ（タングステン），Ｎｂ（ニオブ）などの金属が添加されていてもよい。さらに、Ｃｅ，Ｗ，Ｎｂなどは，酸化物透明導電体層６０との電池反応を抑えるうえでも好適である。添加量は、適宜選択できるが、約０．１〜２ｗｔ％が好ましい。また、Ａｌと酸化物透明導電体層６０との接触抵抗が気にならない程度に小さい場合は、Ｍｏなどの金属を中間層に使用する必要はない。
また、本実施形態では、補助導電層８０としてＭｏ薄膜層及びＡｌ薄膜層を用いたが、これに限定されるものではなく、補助導電層８０として、たとえば、酸化インジウム−酸化スズ（Ｉｎ_２Ｏ_３:ＳｎＯ＝約９０:１０ｗｔ％）などからなる酸化物透明導電体層を用いてもよい。

次に、グロー放電ＣＶＤ（化学蒸着）法により、補助導電層８０上に、窒化シリコン（ＳｉＮ_Ｘ）膜である保護用絶縁膜７０を膜厚約２００ｎｍ堆積させる。なお、本実施形態では、放電ガスとして、ＳｉＨ_４−ＮＨ_３−Ｎ_２系の混合ガスを用いる。

次に、同図（ａ）に示すように、保護用絶縁膜７０上に、第三のレジスト７１が塗布され、第三のハーフトーンマスク７２及びハーフトーン露光によって、第三のレジスト７１を所定の形状に形成する（ステップＳ７ｂ）。すなわち、第三のレジスト７１は、ドレイン電極６４，ソース電極６３，ソース配線６５，ドレイン配線６６，画素電極６７及びゲート配線パッド２５を覆い、かつ、ハーフトーンマスク部７２１によって、画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５を覆う部分が他の部分より薄い形状に形成される（同図（ｂ）参照）。

次に、同図（ｂ）に示すように、第四のエッチングとして、まず、第三のレジスト７１及びエッチングガス（ＣＨＦ（ＣＦ_４，ＣＨＦ_３ガスなど））を用いて、露出した保護用絶縁膜７０をドライエッチングし、続いて、第三のレジスト７１及びエッチング液（混酸）を用いて、露出した補助導電層８０をエッチングし、さらに、第三のレジスト７１及びエッチング液（蓚酸水溶液）により、酸化物透明導電体層６０をエッチングし、ドレイン電極６４，ソース電極６３，ソース配線６５，画素電極６７，ドレイン配線６６及びゲート配線パッド２５を形成する（ステップＳ８ａ）。

図１８は、本発明の第三実施形態にかかるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は第三のレジストの再形成された断面図を、（ｂ）は第五のエッチング／第三のレジスト剥離された断面図を示している。
同図（ａ）において、上記第三のレジスト７１をアッシングし、画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５の上方の保護用絶縁膜７０が露出する形状に、第三のレジスト７１を再形成する（ステップＳ９ａ）。

次に、同図（ｂ）に示すように、第五のエッチングとして、まず、再形成された第三のレジスト７１及びエッチングガス（ＣＨＦ（ＣＦ_４，ＣＨＦ_３ガスなど））を用いて、露出した保護用絶縁膜７０をドライエッチングし、続いて、再形成された第三のレジスト７１及びエッチング液（混酸）を用いて、露出した補助導電層８０をエッチングし、画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５を露出させる（ステップＳ１０ａ）。続いて、再形成された第三のレジスト７１をアッシングすると、図１９に示すように、ガラス基板１０上に、ドレイン電極６４，ソース電極６３，ソース配線６５及びドレイン配線６６の上部に積層された保護用絶縁膜７０が露出する。図１８（ｂ）に示す、ドレイン電極６４，ゲート電極２３，チャンネル部４４，ソース電極６３，ソース配線６５及び画素電極６７は、図１９におけるＫ−Ｋ断面を示しており、ドレイン配線パッド６８はＬ−Ｌ断面を示しており、ゲート配線パッド２５はＭ−Ｍ断面を示している。

このように、本実施形態のＴＦＴ基板１ｂの製造方法によれば、第二実施形態とほぼ同様の効果を有するとともに、ソース電極６３，ドレイン電極６４，ソース配線６５及びドレイン配線６６の上部に補助導電層８０が形成されるので、ソース電極６３，ドレイン電極６４，ソース配線６５及びドレイン配線６６の電気抵抗を低減することができ、信頼性を向上させることができるとともに、エネルギー効率の低下を抑制することができる。
なお、本実施形態では、ソース電極６３，ドレイン電極６４，ソース配線６５及びドレイン配線６６の側部が露出しているが、これら側部を保護用絶縁膜７０で覆うことも可能である。
次に、ソース電極６３，ドレイン電極６４，ソース配線６５及びドレイン配線６６の側部をも保護用絶縁膜７０で覆う製造方法について、図面を参照して説明する。

［ＴＦＴ基板の製造方法における第三実施形態の応用例］
図２０は、本発明の第三実施形態にかかるＴＦＴ基板の製造方法の応用例を説明するための概略フローチャート図を示している。
同図に示す本応用例にかかるＴＦＴ基板１ｂ´の製造方法は、上述した第二実施形態の応用例のステップＳ７ａ´の代わりに、酸化物透明導電体層６０，補助導電層８０及び第三のレジスト８１ｂ´を積層する（ステップＳ７ｂ´）点が相違する。
したがって、その他の工程は、第二実施形態の応用例とほぼ同様となっており、同様の工程については、図中で第二実施形態の応用例と同一符号を付し、詳細な説明は省略する。

図２０に示す第一のハーフトーンマスク及び第二のマスクを用いた処理は、第一実施形態とほぼ同様としてある。
続いて、図２０に示すように、酸化物透明導電体層６０，補助導電層８０及び第三のレジスト８１ｂ´を積層し、第三のマスク８２ｂ´を用いて、第三のレジスト８１ｂ´を所定の形状に形成する（ステップＳ７ｂ´）。
次に、第三のマスク８２ｂ´を用いた処理について、図面を参照して説明する。

（第三のマスクを用いた処理）
図２１は、本発明の第三実施形態にかかるＴＦＴ基板の製造方法の応用例の、第三のマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／補助導電層成膜／第三のレジスト塗布／露光／現像された断面図を、（ｂ）は第四のエッチング／第三のレジスト剥離された断面図を示している。
同図（ａ）において、まず、第三実施形態とほぼ同様に、露出した層間絶縁膜５０，ｎ型酸化物半導体層４０及び金属層２０上に、酸化インジウム―酸化亜鉛―酸化スズ（Ｉｎ_２Ｏ_３：ＺｎＯ：ＳｎＯ_２＝約６０：２０：２０ｗｔ％）のターゲットを用い、所定の酸素：アルゴン比（約９９：１Ｖｏｌ．％）状態に維持しつつ基板温度約１５０℃の条件にて、膜厚約１２０ｎｍの酸化物透明導電体層６０を成膜する。
続いて、酸化物透明導電体層６０上に、ＭｏとＡｌをこれらの順に高周波スパッタリング法を用いて、それぞれ膜厚約５０ｎｍ、２５０ｎｍに積層し、補助導電層８０を形成する。

次に、補助導電層８０上に、第三のレジスト８１ｂ´が塗布され、第三のマスク８２ｂ´を用いて、第三のマスク８２ｂ´を所定の形状に形成する（ステップＳ７ｂ´）。すなわち、第三のマスク８２ｂ´は、ドレイン電極６４，ソース電極６３，ソース配線６５，ドレイン配線６６，画素電極６７及びゲート配線パッド２５を覆う形状に形成される（同図（ｂ）参照）。

次に、同図（ｂ）に示すように、第四のエッチングとして、まず、第三のレジスト８１ｂ´及びエッチング液（混酸）により、補助導電層８０及び酸化物透明導電体層６０をエッチングし、ドレイン電極６４，ソース電極６３，ソース配線６５，画素電極６７，ドレイン配線６６及びゲート配線パッド２５を形成する（ステップＳ８ａ´）。

次に、図２０に示すように、保護用絶縁膜７０及び第四のレジスト７１ａ´を積層し、第四のマスク７２ａ´を用いて、第四のレジス７１ａ´を所定の形状に形成する（ステップＳ９ａ´）。
次に、第四のマスク７２ａ´を用いた処理について、図面を参照して説明する。

（第四のマスクを用いた処理）
図２２は、本発明の第三実施形態にかかるＴＦＴ基板の製造方法の応用例の、第四のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第四のレジスト塗布／露光／現像された断面図を、（ｂ）は第五のエッチング／第四のレジスト剥離された断面図を示している。
同図（ａ）において、第二実施形態の応用例とほぼ同様に、まず、グロー放電ＣＶＤ（化学蒸着）法により、層間絶縁膜５０及び補助導電層８０上に、窒化シリコン（ＳｉＮ_Ｘ）膜である保護用絶縁膜７０を膜厚約２００ｎｍ堆積させる。なお、本実施形態では、放電ガスとして、ＳｉＨ_４−ＮＨ_３−Ｎ_２系の混合ガスを用いる。
次に、保護用絶縁膜７０上に、第四のレジスト７１ａ´が塗布され、第四のマスク７２ａ´を用いて、第四のマスク７２ａ´を所定の形状に形成する（ステップＳ９ａ´）。すなわち、第四のマスク７２ａ´は、画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５の上方の保護用絶縁膜７０が露出する形状に形成される（ステップＳ９ａ´）。

次に、同図（ｂ）に示すように、第五のエッチングとして、第四のレジスト７１ａ´及びエッチングガス（ＣＨＦ（ＣＦ_４，ＣＨＦ_３ガスなど））を用いて、露出した保護用絶縁膜７０をドライエッチングし、続いて、第四のレジスト７１ａ´及びエッチング液（混酸）を用いて、露出した補助導電層８０をエッチングし、画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５を露出させる（ステップＳ１０ａ´）。次に、第四のレジスト７１ａ´をアッシングすると、図２３に示すように、ガラス基板１０上に、保護用絶縁膜７０が露出する。図２２（ｂ）に示す、ドレイン電極６４，ゲート電極２３，チャンネル部４４，ソース電極６３，ソース配線６５及び画素電極６７は、図２３におけるＫ´−Ｋ´断面を示しており、ドレイン配線パッド６８はＬ´−Ｌ´断面を示しており、ゲート配線パッド２５はＭ´−Ｍ´断面を示している。

このように、本応用例のＴＦＴ基板１ｂ´の製造方法によれば、第三実施形態とほぼ同様の効果を有するとともに、ソース電極６３，ドレイン電極６４，ソース配線６５及びドレイン配線６６が露出しないように保護用絶縁膜７０で覆われ、ＴＦＴ基板１ｂ´自体が保護用絶縁膜７０を備えた構造となるので、液晶や有機ＥＬ材料などを利用した表示手段や発光手段を容易に製造可能なＴＦＴ基板１ｂ´を提供することができる。

［ＴＦＴ基板の製造方法における第四実施形態］
図２４は、本発明の第四実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。
同図に示す本実施形態にかかるＴＦＴ基板１ｃの製造方法は、上述した第三実施形態のステップＳ７ａの代わりに、酸化物透明導電体層６０，反射金属層９０及び第三のレジスト９１を積層し、第三のハーフトーンマスク９２によって、第三のレジスト９１を形成する（ステップＳ７ｃ）点、及び、第三実施形態のステップＳ１０ａの代わりに、再形成された第三のレジスト９１を用いて、画素電極６７の一部，ドレイン配線パッド６８及びゲート配線パッド２５を露出させるとともに、反射金属部９４を形成する（ステップＳ１０ｃ）点が相違する。
したがって、その他の工程は、第三実施形態とほぼ同様となっており、同様の工程については、図中で第三実施形態と同一符号を付し、詳細な説明は省略する。

図２４に示す第一のハーフトーンマスク及び第二のマスクを用いた処理は、第一実施形態とほぼ同様としてある。
続いて、図２４に示すように、酸化物透明導電体層６０，反射金属層９０及び第三のレジスト９１を積層し、第三のハーフトーンマスク９２及びハーフトーン露光によって、第三のレジスト９１を所定の形状に形成する（ステップＳ７ｃ）。
次に、第三のハーフトーンマスク９２を用いた処理について、図面を参照して説明する。

（第三のマスクを用いた処理）
図２５は、本発明の第四実施形態にかかるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／反射金属層成膜／第三のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第四のエッチングされた断面図を示している。
同図（ａ）において、まず、露出した層間絶縁膜５０，ｎ型酸化物半導体層４０及び金属層２０上に、酸化インジウム−酸化亜鉛−酸化スズ（Ｉｎ_２Ｏ_３：ＺｎＯ：ＳｎＯ_２＝約６０：２０：２０ｗｔ％）のターゲットを用いて、スパッタ法により膜厚約１２０ｎｍの酸化物透明導電体層６０を成膜する。なお、酸化インジウム−酸化スズ−酸化亜鉛からなる酸化物導電体層は、上述したように、非晶質でありながら、蓚酸水溶液には溶解するが、燐酸、酢酸及び硝酸からなる混酸には溶解しないので、有用である。

次に、酸化物透明導電体層６０上に、ＭｏとＡｌをこれらの順に高周波スパッタリング法を用いて、それぞれ膜厚約５０ｎｍ、２５０ｎｍに積層し、反射金属層９０を形成する。すなわち、反射金属層９０は、図示してないが、Ｍｏ薄膜層とＡｌ薄膜層とからなっており、まず、Ｍｏターゲットを用いて、高周波スパッタリング法により、アルゴン１００％の条件で、Ｍｏ薄膜層を形成する。続いて、Ａｌターゲットを用いて、高周波スパッタリング法により、アルゴン１００％の条件で、Ａｌ薄膜層を形成する。ここで、Ｍｏ以外の金属としては、Ｔｉ，Ｃｒなどを使用することができる。なお、反射金属層９０としてＡｇ，Ａｕなどの金属薄膜や、Ａｌ，Ａｇ，Ａｕの少なくとも一つを含む合金薄膜を使用することもできる。また、Ａｌと酸化物透明導電体層６０との接触抵抗が気にならない程度に小さい場合は、Ｍｏなどの金属を中間層に使用する必要はない。

次に、同図（ａ）に示すように、反射金属層９０上に、第三のレジスト９１が塗布され、第三のハーフトーンマスク９２及びハーフトーン露光によって、第三のレジスト９１を所定の形状に形成する（ステップＳ７ｃ）。すなわち、第三のレジスト９１は、ドレイン電極６４，ソース電極６３，ソース配線６５，ドレイン配線６６，反射金属部９４，画素電極６７及びゲート配線パッド２５を覆い、かつ、ハーフトーンマスク部９２１によって、反射金属部９４を除く画素電極６７の部分，ドレイン配線パッド６８及びゲート配線パッド２５を覆う部分が他の部分より薄い形状に形成される（同図（ｂ）参照）。

次に、同図（ｂ）に示すように、第四のエッチングとして、まず、第三のレジスト７１及びエッチング液（混酸）を用いて、露出した反射金属層９０をエッチングし、さらに、第三のレジスト７１及びエッチング液（蓚酸水溶液）により、酸化物透明導電体層６０をエッチングし、ドレイン電極６４，ソース電極６３，ソース配線６５，画素電極６７，ドレイン配線６６及びゲート配線パッド２５を形成する（ステップＳ８ａ）。

図２６は、本発明の第四実施形態にかかるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は第三のレジストの再形成された断面図を、（ｂ）は第五のエッチング／第三のレジスト剥離された断面図を示している。
同図（ａ）において、上記第三のレジスト９１をアッシングし、反射金属部９４を除く画素電極６７の部分，ドレイン配線パッド６８及びゲート配線パッド２５の上方の反射金属層９０が露出する形状に、第三のレジスト９１を再形成する（ステップＳ９ａ）。

次に、同図（ｂ）に示すように、第五のエッチングとして、まず、再形成された第三のレジスト７１及びエッチング液（混酸）を用いて、露出した反射金属層９０を選択エッチングし、反射金属部９４を除く画素電極６７の部分，ドレイン配線パッド６８及びゲート配線パッド２５を露出させるとともに、反射金属層９０からなる反射金属部９４を形成する（ステップＳ１０ｃ）。続いて、再形成された第三のレジスト９１をアッシングすると、図２７に示すように、ガラス基板１０上に、ドレイン電極６４，ソース電極６３，ソース配線６５，反射金属部９４及びドレイン配線６６上に積層された反射金属層９０が露出する。図２６（ｂ）に示す、ドレイン電極６４，ゲート電極２３，チャンネル部４４，ソース電極６３，ソース配線６５，反射金属部９４及び画素電極６７は、図２７におけるＮ−Ｎ断面を示しており、ドレイン配線パッド６８はＯ−Ｏ断面を示しており、ゲート配線パッド２５はＰ−Ｐ断面を示している。

このように、本実施形態のＴＦＴ基板１ｃの製造方法によれば、第一実施形態とほぼ同様の効果を有するとともに、ＶＩＡホールチャンネル型の半反射型のＴＦＴ基板を製造することができる。また、ソース電極６３，ドレイン電極６４，ソース配線６５，反射金属部９４及びドレイン配線６６の上部に反射金属層９０が形成されるので、ソース電極６３，ドレイン電極６４，ソース配線６５及びドレイン配線６６の電気抵抗を低減することができ、信頼性を向上させることができるとともに、エネルギー効率の低下を抑制することができる。
なお、本実施形態では、反射金属部９４を除く画素電極６７の部分が、酸化物透明導電体層６０からなり、この部分を介して光を透過させて使用する場合、ＴＦＴ基板１ｃを半透過型のＴＦＴ基板として使用することができる。

また、本実施形態は、ステップＳ７ｃにて、酸化物透明導電体層６０，反射金属層９０及び第三のレジスト９１を積層し、第三のハーフトーンマスク９２及びハーフトーン露光によって、第三のレジスト９１を所定の形状に形成しているが、ステップＳ７ｃの代わりに、酸化物透明導電体層６０，反射金属層９０，金属層保護用酸化物導電体層９５（図３６（ａ）参照）及び第三のレジスト９１を積層し、第三のハーフトーンマスク９２及びハーフトーン露光によって、第三のレジスト９１を所定の形状に形成する方法としてもよい。すなわち、反射金属層９０上に、酸化インジウム−酸化亜鉛（ＩＺＯ：Ｉｎ_２Ｏ_３：ＺｎＯ＝約９０：１０ｗｔ％）からなるスパッタリングターゲットを用いて膜厚約５０ｎｍの金属層保護用酸化物導電体層９５を形成する。ここで、ＩＺＯ膜は、混酸でもエッチング可能であり、反射金属層９０と一括エッチングすることができるので、反射金属層９０の上部に金属層保護用酸化物導電体層９５が形成されたＴＦＴ基板を製造することができる。このような第四実施形態の応用例（図示せず）によれば、反射金属層９０が金属層保護用酸化物導電体層９５によって保護されるので、反射金属層９０の変色などを防止でき、反射金属層９０の反射率が低下するといった不具合を防止することができる。

［ＴＦＴ基板の製造方法における第五実施形態］
図２８は、本発明の第五実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。
同図に示す本実施形態にかかるＴＦＴ基板１ｄの製造方法は、上述した第四実施形態のステップＳ７ｃの代わりに、酸化物透明導電体層６０，反射金属層９０，保護用絶縁膜７０及び第三のレジスト７１ｄを積層し、第三のハーフトーンマスク７２ｄによって、第三のレジスト７２ｄを形成する（ステップＳ７ｄ）点、及び、第四実施形態のステップＳ１０ｃの代わりに、再形成された第三のレジスト７１ｄを用いて、画素電極６７の一部，ドレイン配線パッド６８及びゲート配線パッド２５を露出させるとともに、反射金属部９４を形成する（ステップＳ１０ｄ）点が相違する。
したがって、その他の工程は、第四実施形態とほぼ同様となっており、同様の工程については、図中で第四実施形態と同一符号を付し、詳細な説明は省略する。

図２８に示す第一のハーフトーンマスク及び第二のマスクを用いた処理は、第一実施形態とほぼ同様としてある。
続いて、図２８に示すように、酸化物透明導電体層６０，反射金属層９０，保護用絶縁膜７０及び第三のレジスト７１ｄを積層し、第三のハーフトーンマスク７２ｄ及びハーフトーン露光によって、第三のレジスト７１ｄを所定の形状に形成する（ステップＳ７ｄ）。
次に、第三のハーフトーンマスク７２ｄを用いた処理について、図面を参照して説明する。

（第三のマスクを用いた処理）
図２９は、本発明の第五実施形態にかかるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／反射金属層成膜／保護用絶縁膜成膜／第三のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第四のエッチングされた断面図を示している。
同図（ａ）において、まず、第五実施形態とほぼ同様に、露出した層間絶縁膜５０，ｎ型酸化物半導体層４０及び金属層２０上に、酸化インジウム−酸化亜鉛−酸化スズ（Ｉｎ_２Ｏ_３：ＺｎＯ：ＳｎＯ_２＝約６０：２０：２０ｗｔ％）のターゲットを用いて、スパッタ法により膜厚約１２０ｎｍの酸化物透明導電体層６０を成膜する。次に、酸化物透明導電体層６０上に、ＭｏとＡｌをこれらの順に高周波スパッタリング法を用いて、それぞれ膜厚約５０ｎｍ、２５０ｎｍに積層し、反射金属層９０を形成する。続いて、グロー放電ＣＶＤ（化学蒸着）法により、反射金属層９０上に、窒化シリコン（ＳｉＮ_Ｘ）膜である保護用絶縁膜７０を膜厚約２００ｎｍ堆積させる。なお、本実施形態では、放電ガスとして、ＳｉＨ_４−ＮＨ_３−Ｎ_２系の混合ガスを用いる。

次に、同図（ａ）に示すように、保護用絶縁膜７０上に、第三のレジスト７１ｄが塗布され、第三のハーフトーンマスク７２ｄ及びハーフトーン露光によって、第三のレジスト７１ｄを所定の形状に形成する（ステップＳ７ｄ）。すなわち、第三のレジスト７１ｄは、ドレイン電極６４，ソース電極６３，ソース配線６５，ドレイン配線６６，反射金属部９４，画素電極６７及びゲート配線パッド２５を覆い、かつ、ハーフトーンマスク部７２１によって、反射金属部９４を除く画素電極６７の部分，ドレイン配線パッド６８及びゲート配線パッド２５を覆う部分が他の部分より薄い形状に形成される（同図（ｂ）参照）。

次に、同図（ｂ）に示すように、第四のエッチングとして、まず、第三のレジスト７１ｄ及びエッチングガス（ＣＨＦ（ＣＦ_４，ＣＨＦ_３ガスなど））を用いて、露出した保護用絶縁膜７０をドライエッチングし、続いて、第三のレジスト７１ｄ及びエッチング液（混酸）を用いて、露出した反射金属層９０をエッチングし、さらに、第三のレジスト７１ｄ及びエッチング液（蓚酸水溶液）により、酸化物透明導電体層６０をエッチングし、ドレイン電極６４，ソース電極６３，ソース配線６５，画素電極６７，ドレイン配線６６及びゲート配線パッド２５を形成する（ステップＳ８ａ）。

図３０は、本発明の第五実施形態にかかるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は第三のレジストの再形成された断面図を、（ｂ）は第五のエッチング／第三のレジスト剥離された断面図を示している。
同図（ａ）において、上記第三のレジスト７１ｄをアッシングし、反射金属部９４を除く画素電極６７の部分，ドレイン配線パッド６８及びゲート配線パッド２５の上方の反射金属層９０が露出する形状に、第三のレジスト７１ｄを再形成する（ステップＳ９ａ）。

次に、同図（ｂ）に示すように、第五のエッチングとして、まず、再形成された第三のレジスト７１ｄ及びエッチングガス（ＣＨＦ（ＣＦ_４，ＣＨＦ_３ガスなど））を用いて、露出した保護用絶縁膜７０をドライエッチングし、続いて、再形成された第三のレジスト７１ｄ及びエッチング液（混酸）を用いて、露出した反射金属層９０を選択エッチングし、反射金属部９４を除く画素電極６７の部分，ドレイン配線パッド６８及びゲート配線パッド２５を露出させるとともに、反射金属層９０からなる反射金属部９４を形成する（ステップＳ１０ｄ）。続いて、再形成された第三のレジスト７１ｄをアッシングすると、図３１に示すように、ガラス基板１０上に、ドレイン電極６４，ソース電極６３，ソース配線６５，反射金属部９４及びドレイン配線６６上に積層された保護用絶縁膜７０が露出する。図３０（ｂ）に示す、ドレイン電極６４，ゲート電極２３，チャンネル部４４，ソース電極６３，ソース配線６５，反射金属部９４及び画素電極６７は、図３１におけるＱ−Ｑ断面を示しており、ドレイン配線パッド６８はＲ−Ｒ断面を示しており、ゲート配線パッド２５はＳ−Ｓ断面を示している。

このように、本実施形態のＴＦＴ基板１ｄの製造方法によれば、第五実施形態とほぼ同様の効果を有するとともに、ドレイン電極６４，ソース電極６３，ソース配線６５，反射金属部９４及びドレイン配線６６の上部が保護用絶縁膜７０で覆われるので、動作安定性を向上させることができる。
なお、本実施形態では、ソース電極６３，ドレイン電極６４，ソース配線６５及びドレイン配線６６の側部が露出しているが、これら側部を保護用絶縁膜７０で覆うことも可能である。
次に、ソース電極６３，ドレイン電極６４，ソース配線６５及びドレイン配線６６の側部をも保護用絶縁膜７０で覆う製造方法について、図面を参照して説明する。

［ＴＦＴ基板の製造方法における第五実施形態の応用例］
図３２は、本発明の第五実施形態にかかるＴＦＴ基板の製造方法の応用例を説明するための概略フローチャート図を示している。
同図に示す本応用例にかかるＴＦＴ基板１ｄ´の製造方法は、上述した第四実施形態のステップＳ１０ｃに続けて、保護用絶縁膜７０及び第四のレジスト７１ｄ´を積層し、第四のマスク７２ｄ´によって、第四のレジスト７１ｄ´を所定の形状に形成し（ステップＳ１１）、さらに、第四のレジスト７１ｄ´を用いて、ドレイン配線パッド６８，画素電極６７の一部及びゲート配線パッド２５を露出させる（ステップＳ１２）点が相違する。
したがって、その他の工程は、第四実施形態とほぼ同様となっており、同様の工程については、図中で第四実施形態と同一符号を付し、詳細な説明は省略する。

図３２に示すように、ステップＳ１０ｃに続けて、保護用絶縁膜７０及び第四のレジスト７１ｄ´を積層し、第四のマスク７２ｄ´によって、第四のレジスト７１ｄ´を所定の形状に形成する（ステップＳ１１）。
次に、第四のマスク７２ｄ´を用いた処理について、図面を参照して説明する。

（第四のマスクを用いた処理）
図３３は、本発明の第五実施形態にかかるＴＦＴ基板の製造方法の応用例の、第四のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第四のレジスト塗布／露光／現像された断面図を、（ｂ）は第六のエッチング／第四のレジスト剥離された断面図を示している。
同図（ａ）において、まず、グロー放電ＣＶＤ（化学蒸着）法により、層間絶縁膜５０，反射金属層９０及び酸化物透明導電体層６０上に、窒化シリコン（ＳｉＮ_Ｘ）膜である保護用絶縁膜７０を膜厚約２００ｎｍ堆積させる。なお、本実施形態では、放電ガスとして、ＳｉＨ_４−ＮＨ_３−Ｎ_２系の混合ガスを用いる。
次に、保護用絶縁膜７０上に、第四のレジスト７１ｄ´が塗布され、第四のマスク７２ｄ´を用いて、第四のレジスト７１ｄ´を所定の形状に形成する（ステップＳ１１）。すなわち、第四のレジスト７１ｄ´は、反射金属部９４を除く画素電極６７の部分，ドレイン配線パッド６８及びゲート配線パッド２５の上方の保護用絶縁膜７０が露出する形状に形成される。

次に、同図（ｂ）に示すように、第六のエッチングとして、第四のレジスト７１ｄ´及びエッチングガス（ＣＨＦ（ＣＦ_４，ＣＨＦ_３ガスなど））を用いて、露出した保護用絶縁膜７０をドライエッチングし、反射金属部９４を除く画素電極６７の部分，ドレイン配線パッド６８及びゲート配線パッド２５を露出させる（ステップＳ１２）。続いて、第四のレジスト７１ｄ´をアッシングすると、図３４に示すように、ガラス基板１０上に、保護用絶縁膜７０が露出する。図３３（ｂ）に示す、ドレイン電極６４，ゲート電極２３，チャンネル部４４，ソース電極６３，ソース配線６５，反射金属部９４及び画素電極６７は、図３４におけるＱ´−Ｑ´断面を示しており、ドレイン配線パッド６８はＲ´−Ｒ´断面を示しており、ゲート配線パッド２５はＳ´−Ｓ´断面を示している。

このように、本応用例のＴＦＴ基板１ｄ´の製造方法によれば、第四実施形態とほぼ同様の効果を有するとともに、ソース電極６３，ドレイン電極６４，ソース配線６５及びドレイン配線６６が露出しないように保護用絶縁膜７０で覆われ、ＴＦＴ基板１ｄ´自体が保護用絶縁膜７０を備えた構造となるので、液晶や有機ＥＬ材料などを利用した表示手段や発光手段を容易に製造可能なＴＦＴ基板１ｄ´を提供することができる。

［ＴＦＴ基板の製造方法における第六実施形態］
図３５は、本発明の第六実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。
同図に示す本実施形態にかかるＴＦＴ基板１ｅの製造方法は、上述した第五実施形態のステップＳ７ｄの代わりに、酸化物透明導電体層６０，反射金属層９０，金属層保護用酸化物導電体層９５，保護用絶縁膜７０及び第三のレジスト７１ｄを積層し、第三のハーフトーンマスク７２ｄによって、第三のレジスト７２ｄを形成する（ステップＳ７ｅ）点、が相違する。
したがって、その他の工程は、第五実施形態とほぼ同様となっており、同様の工程については、図中で第五実施形態と同一符号を付し、詳細な説明は省略する。

図３５に示す第一のハーフトーンマスク及び第二のマスクを用いた処理は、第一実施形態とほぼ同様としてある。
続いて、図３５に示すように、酸化物透明導電体層６０，反射金属層９０，金属層保護用酸化物導電体層９５，保護用絶縁膜７０及び第三のレジスト７１ｄを積層し、第三のハーフトーンマスク７２ｄ及びハーフトーン露光によって、第三のレジスト７１ｄを所定の形状に形成する（ステップＳ７ｅ）。
次に、第三のハーフトーンマスク７２ｄを用いた処理について、図面を参照して説明する。

（第三のマスクを用いた処理）
図３６は、本発明の第六実施形態にかかるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／反射金属層成膜／金属層保護用酸化物導電体層成膜／保護用絶縁膜成膜／第三のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第四のエッチングされた断面図を示している。
同図（ａ）において、まず、第五実施形態とほぼ同様に、露出した層間絶縁膜５０，ｎ型酸化物半導体層４０及び金属層２０上に、酸化インジウム−酸化亜鉛−酸化スズ（Ｉｎ_２Ｏ_３：ＺｎＯ：ＳｎＯ_２＝約６０：２０：２０ｗｔ％）のターゲットを用いて、スパッタ法により膜厚約１２０ｎｍの酸化物透明導電体層６０を成膜する。次に、酸化物透明導電体層６０上に、ＭｏとＡｌをこれらの順に高周波スパッタリング法を用いて、それぞれ膜厚約５０ｎｍ、２５０ｎｍに積層し、反射金属層９０を形成する。

次に、反射金属層９０上に、酸化インジウム−酸化亜鉛（ＩＺＯ：Ｉｎ_２Ｏ_３：ＺｎＯ＝約９０：１０ｗｔ％）からなるスパッタリングターゲットを用いて膜厚約５０ｎｍの金属層保護用酸化物導電体層９５を形成する。ここで、ＩＺＯ膜は、混酸でもエッチング可能であり、反射金属層９０と一括エッチングしてもよいし、ＩＺＯ膜のみを蓚酸系エッチング液によりエッチングした後、反射金属層９０を混酸にてエッチングしてもよい。
続いて、グロー放電ＣＶＤ（化学蒸着）法により、金属層保護用酸化物導電体層９５上に、窒化シリコン（ＳｉＮ_Ｘ）膜である保護用絶縁膜７０を膜厚約２００ｎｍ堆積させる。なお、本実施形態では、放電ガスとして、ＳｉＨ_４−ＮＨ_３−Ｎ_２系の混合ガスを用いる。

次に、同図（ａ）に示すように、保護用絶縁膜７０上に、第三のレジスト７１ｄが塗布され、第三のハーフトーンマスク７２ｄ及びハーフトーン露光によって、第三のレジスト７１ｄを所定の形状に形成する（ステップＳ７ｅ）。すなわち、第三のレジスト７１ｄは、ドレイン電極６４，ソース電極６３，ソース配線６５，ドレイン配線６６，反射金属部９４，画素電極６７及びゲート配線パッド２５を覆い、かつ、ハーフトーンマスク部７２１によって、反射金属部９４を除く画素電極６７の部分，ドレイン配線パッド６８及びゲート配線パッド２５を覆う部分が他の部分より薄い形状に形成される（同図（ｂ）参照）。

次に、同図（ｂ）に示すように、第四のエッチングとして、まず、第三のレジスト７１ｄ及びエッチングガス（ＣＨＦ（ＣＦ_４，ＣＨＦ_３ガスなど））を用いて、露出した保護用絶縁膜７０をドライエッチングし、続いて、第三のレジスト７１ｄ及びエッチング液（混酸）を用いて、露出した金属層保護用酸化物導電体層９５及び反射金属層９０をエッチングし、さらに、第三のレジスト７１ｄ及びエッチング液（蓚酸水溶液）により、酸化物透明導電体層６０をエッチングし、ドレイン電極６４，ソース電極６３，ソース配線６５，画素電極６７，ドレイン配線６６及びゲート配線パッド２５を形成する（ステップＳ８ａ）。

図３７は、本発明の第六実施形態にかかるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は第三のレジストの再形成された断面図を、（ｂ）は第五のエッチング／第三のレジスト剥離された断面図を示している。
同図（ａ）において、上記第三のレジスト７１ｄをアッシングし、反射金属部９４を除く画素電極６７の部分，ドレイン配線パッド６８及びゲート配線パッド２５の上方の反射金属層９０が露出する形状に、第三のレジスト７１ｄを再形成する（ステップＳ９ａ）。

次に、同図（ｂ）に示すように、第五のエッチングとして、まず、再形成された第三のレジスト７１ｄ及びエッチングガス（ＣＨＦ（ＣＦ_４，ＣＨＦ_３ガスなど））を用いて、露出した保護用絶縁膜７０をドライエッチングし、続いて、再形成された第三のレジスト７１ｄ及びエッチング液（混酸）を用いて、露出した金属層保護用酸化物導電体層９５及び反射金属層９０を選択エッチングし、反射金属部９４を除く画素電極６７の部分，ドレイン配線パッド６８及びゲート配線パッド２５を露出させるとともに、金属層保護用酸化物導電体層９５及び反射金属層９０からなる反射金属部９４を形成する（ステップＳ１０ｄ）。
続いて、再形成された第三のレジスト７１ｄをアッシングすると、図３８に示すように、ガラス基板１０上に、ドレイン電極６４，ソース電極６３，ソース配線６５，反射金属部９４及びドレイン配線６６上に積層された保護用絶縁膜７０が露出する。図３７（ｂ）に示す、ドレイン電極６４，ゲート電極２３，チャンネル部４４，ソース電極６３，ソース配線６５，反射金属部９４及び画素電極６７は、図３８におけるＴ−Ｔ断面を示しており、ドレイン配線パッド６８はＵ−Ｕ断面を示しており、ゲート配線パッド２５はＶ−Ｖ断面を示している。

このように、本実施形態のＴＦＴ基板１ｅの製造方法によれば、第五実施形態とほぼ同様の効果を有するとともに、反射金属層９０が金属層保護用酸化物導電体層９５によって保護されるので、反射金属層９０の変色などを防止でき、反射金属層９０の反射率が低下するといった不具合を防止することができる。
なお、本実施形態では、ソース電極６３，ドレイン電極６４，ソース配線６５及びドレイン配線６６の側部が露出しているが、これら側部を保護用絶縁膜７０で覆うことも可能である。
次に、ソース電極６３，ドレイン電極６４，ソース配線６５及びドレイン配線６６の側部をも保護用絶縁膜７０で覆う製造方法について、図面を参照して説明する。

［ＴＦＴ基板の製造方法における第六実施形態の応用例］
図３９は、本発明の第六実施形態にかかるＴＦＴ基板の製造方法の応用例を説明するための概略フローチャート図を示している。
同図に示す本応用例にかかるＴＦＴ基板１ｅ´の製造方法は、上述した第五実施形態の応用例のステップＳ７ｃに代えて、酸化物透明導電体層６０，反射金属層９０，金属層保護用酸化物導電体層９５及び第三のレジスト９１を積層し、第三のハーフトーンマスク９２によって、第三のレジスト９１を所定の形状に形成する（ステップＳ７ｅ´）点が相違する。
したがって、その他の工程は、第五実施形態の応用例とほぼ同様となっており、同様の工程については、図中で第五実施形態の応用例と同一符号を付し、詳細な説明は省略する。

図３９に示すように、第五実施形態の応用例のステップＳ７ｃに代えて、酸化物透明導電体層６０，反射金属層９０，金属層保護用酸化物導電体層９５及び第三のレジスト９１を積層し、第三のハーフトーンマスク９２によって、第三のレジスト９１を所定の形状に形成し（ステップＳ７ｅ´）、さらに、ステップＳ８ａ，９ａ，及び１０ｃの処理を行なうと、上述した第四実施形態の応用例と同様に、反射金属層９０の上部に金属層保護用酸化物導電体層９５が形成されたＴＦＴ基板が製造される。

次に、上記ステップＳ１０ｃに続けて、保護用絶縁膜７０及び第四のレジスト７１ｄ´を積層し、第四のマスク７２ｄ´によって、第四のレジスト７１ｄ´を所定の形状に形成し（ステップＳ１１）、さらに、第四のレジスト７１ｄ´を用いて、ドレイン配線パッド６８，画素電極６７の一部及びゲート配線パッド２５を露出させる（ステップＳ１２）。

（第四のマスクを用いた処理）
図４０は、本発明の第六実施形態にかかるＴＦＴ基板の製造方法の応用例の、第四のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第四のレジスト塗布／露光／現像された断面図を、（ｂ）は第六のエッチング／第四のレジスト剥離された断面図を示している。
同図（ａ）において、まず、グロー放電ＣＶＤ（化学蒸着）法により、層間絶縁膜５０，金属層保護用酸化物導電体層９５及び酸化物透明導電体層６０上に、窒化シリコン（ＳｉＮ_Ｘ）膜である保護用絶縁膜７０を膜厚約２００ｎｍ堆積させる。なお、本実施形態では、放電ガスとして、ＳｉＨ_４−ＮＨ_３−Ｎ_２系の混合ガスを用いる。
次に、保護用絶縁膜７０上に、第四のレジスト７１ｄ´が塗布され、第四のマスク７２ｄ´を用いて、第四のレジスト７１ｄ´を所定の形状に形成する（ステップＳ１１）。すなわち、第四のレジスト７１ｄ´は、反射金属部９４を除く画素電極６７の部分，ドレイン配線パッド６８及びゲート配線パッド２５の上方の保護用絶縁膜７０が露出する形状に形成される。

次に、同図（ｂ）に示すように、第六のエッチングとして、第四のレジスト７１ｄ´及びエッチングガス（ＣＨＦ（ＣＦ_４，ＣＨＦ_３ガスなど））を用いて、露出した保護用絶縁膜７０をドライエッチングし、反射金属部９４を除く画素電極６７の部分，ドレイン配線パッド６８及びゲート配線パッド２５を露出させる（ステップＳ１２）。続いて、第四のレジスト７１ｄ´をアッシングすると、図４０に示すように、ガラス基板１０上に、保護用絶縁膜７０が露出する。図４０（ｂ）に示す、ドレイン電極６４，ゲート電極２３，チャンネル部４４，ソース電極６３，ソース配線６５，反射金属部９４及び画素電極６７は、図４１におけるＴ´−Ｔ´断面を示しており、ドレイン配線パッド６８はＵ´−Ｕ´断面を示しており、ゲート配線パッド２５はＶ´−Ｖ´断面を示している。

このように、本応用例のＴＦＴ基板１ｅ´の製造方法によれば、第五実施形態とほぼ同様の効果を有するとともに、ソース電極６３，ドレイン電極６４，ソース配線６５及びドレイン配線６６が露出しないように保護用絶縁膜７０で覆われ、ＴＦＴ基板１ｅ´自体が保護用絶縁膜７０を備えた構造となるので、液晶や有機ＥＬ材料などを利用した表示手段や発光手段を容易に製造可能なＴＦＴ基板１ｅ´を提供することができる。

［ＴＦＴ基板における第一実施形態］
また、本発明は、ＴＦＴ基板１の発明としても有効である。
第一実施形態にかかるＴＦＴ基板１は、図６（ｂ）及び図７に示すように、ガラス基板１０と、ガラス基板１０上に形成され、上面がゲート絶縁膜３０に覆われ、かつ、側面が層間絶縁膜５０に覆われることにより絶縁されたゲート電極２３及びゲート配線２４と、ゲート電極２３上のゲート絶縁膜３０上に形成された第一の酸化物層としてのｎ型酸化物半導体層４０と、ｎ型酸化物半導体層４０上に、チャンネル部４４によって隔てられて形成された第二の酸化物層としての酸化物透明導電体層６０と、ｎ型酸化物半導体層４０のチャンネル部４４上に形成され、チャンネル部４４を保護するチャンネルガード５００とを備えている。

このチャンネルガード５００は、一対の開口部６３１，６４１が形成された層間絶縁膜５０からなり、開口部６３１，６４１に、酸化物透明導電体層６０からなるソース電極６３及びドレイン電極６４が形成される。
このようにすると、チャンネル部４４のｎ型酸化物半導体層４０の上部が、チャンネルガード５００により保護されるので、長期間にわたり安定に作動する。また、チャンネルガード５００，チャンネル部４４，ドレイン電極６４及びソース電極６３が確実かつ容易に製造されるので、歩留まりが改善されるとともに、製造原価のコストダウンを図ることができる。

また、ＴＦＴ基板１は、酸化物透明導電体層６０が、ソース配線６５，ドレイン配線６６，ソース電極６３，ドレイン電極６４及び画素電極６７を兼ねており、上述したように、ソース配線６５，ドレイン配線６６，ソース電極６３，ドレイン電極６４及び画素電極６７が効率よく製造される。すなわち、製造する際に使用するマスク数を削減でき、製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。
さらに、ＴＦＴ基板１は、第一の酸化物層をｎ型酸化物半導体層４０としてあり、かつ、第二の酸化物層を酸化物透明導電体層６０としてある。これにより、ＴＦＴの活性層として酸化物半導体層を使用することにより、電流を流しても安定であり、電流制御により作動させる有機電界発光装置にとって有用である。

また、ＴＦＴ基板１は、ｎ型酸化物半導体層４０が、チャンネル部４４，ソース電極６３及びドレイン電極６４に対応する所定の位置にのみ形成されており、ゲート配線２４どうしが干渉する（クロストーク）といった心配を排除することができる。

本実施形態のゲート電極２３及びゲート配線２４は、金属層２０としてある。このように、ＴＦＴ基板１が、金属層２０を備える場合には、金属層２０を保護する金属層保護用酸化物導電体層（図示せず）を、金属層２０上に形成するとよい。このようにすると、ゲート配線パッド２５用の開口部２５１を形成した際、金属表面が露出するのを防止でき、接続信頼性を向上させることができる。

また、ＴＦＴ基板１は、ソース配線９５，ドレイン配線６６，ソース電極６３，ドレイン電極６４及び画素電極６７が、酸化物透明導電体層６０よりなる構成としてある。これにより、光の透過量が増大するので、輝度の優れた表示装置を提供することができる。
さらに、ｎ型酸化物半導体層４０及び酸化物透明導電体層６０のエネルギーギャップが、３．０ｅＶ以上としてあるので、光による誤動作を防止することができる。

このように、本実施形態のＴＦＴ基板１は、チャンネル部４４がチャンネルガード５００によって保護されているので、長期間にわたり安定に作動させることができる。また、ｎ型酸化物半導体層４０が、所定の位置（チャンネル部４４，ソース電極６３及びドレイン電極６４に対応する所定の位置）にのみ形成されることとなるので、ゲート配線２４どうしが干渉する（クロストーク）といった心配を排除することができる。
なお、本実施形態では、ガラス基板１０上に、金属層２０，ゲート絶縁膜３０及びｎ型酸化物半導体層４０が積層され、さらに、層間絶縁膜５０及び酸化物透明導電体層６０が積層された構成としてあるが、これに限定されるものではなく、たとえば、各層間に（たとえば、本実施形態の機能や効果を損なわない、あるいは、他の機能や効果などを補助する）他の層を介して積層される構成としてもよい。このことは、後述する実施形態についても同様である。

［ＴＦＴ基板における第二実施形態］
第二実施形態にかかるＴＦＴ基板１ｂ´は、図２２（ｂ）及び図２３に示すように、ソース配線６５，ドレイン配線６６，ソース電極６３，ドレイン電極６４及び画素電極６７の上に、補助導電層８０を形成してある。
また、ＴＦＴ基板１ｂ´は、ガラス基板１０の上方が保護用絶縁膜７０によって覆われ、かつ、保護用絶縁膜７０が、画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５に対応する位置に開口部を有している。
なお、その他の構造は、ＴＦＴ基板１とほぼ同様としてある。

このように、本実施形態のＴＦＴ基板１ｂ´は、第一実施形態のＴＦＴ基板１とほぼ同様の効果を有するとともに、ソース配線６５，ドレイン配線６６，ソース電極６３，ドレイン電極６４及び画素電極６７の電気抵抗を低減することができ、信頼性を向上させることができるとともに、エネルギー効率の低下を抑制することができる。また、ＴＦＴ基板１ｂ´自体が保護用絶縁膜７０を備えた構造となるので、液晶や有機ＥＬ材料などを利用した表示手段や発光手段を容易に製造可能なＴＦＴ基板を提供することができる。

［ＴＦＴ基板における第三実施形態］
第三実施形態にかかるＴＦＴ基板１ｅ´は、図４０（ｂ）及び図４１に示すように、画素電極６７の一部が、反射金属層９０からなる反射金属部９４により覆われている。この反射金属層９０を、アルミニウム，銀若しくは金からなる薄膜、又は、アルミニウム，銀若しくは金を含む合金層とするとよく、このようにすると、より多くの光を反射することができ、反射光による輝度を向上させることができる。
また、ＴＦＴ基板１ｅ´は、反射金属層９０が、ソース配線６５，ドレイン配線６６，ソース電極６３及びドレイン電極６４を兼ねており、より多くの光を反射することができ、反射光による輝度を向上させることができる。さらに、反射金属層９０は、補助導電層８０としても機能するので、各電極や配線の電気抵抗を低減することができ、信頼性を向上させることができるとともに、エネルギー効率の低下を抑制することができる。

さらに、ＴＦＴ基板１ｅ´は、反射金属層９０を保護する金属層保護用酸化物導電体層９５を、反射金属層９０の上部に形成してある。このようにすると、反射金属層９０の変色などを防止でき、反射金属層９０の反射率が低下するといった不具合を防止することができる。また、反射金属層９０の腐蝕を防ぐとともに、耐久性を向上させることができる。
なお、その他の構造は、第一実施形態のＴＦＴ基板１とほぼ同様としてある。

このように、本実施形態のＴＦＴ基板１ｅ´は、第一実施形態のＴＦＴ基板１とほぼ同様の効果を有するとともに、半反射型又は半透過型のＴＦＴ基板として使用することができる。

以上、本発明のＴＦＴ基板及びＴＦＴ基板の製造方法について、好ましい実施形態を示して説明したが、本発明に係るＴＦＴ基板及びＴＦＴ基板の製造方法は、上述した実施形態にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であることは言うまでもない。

本発明のＴＦＴ基板及びＴＦＴ基板の製造方法は、ＬＣＤ（液晶表示装置）や有機ＥＬ表示装置に使用されるＴＦＴ基板及びＴＦＴ基板の製造方法に限定されるものではなく、たとえば、ＬＣＤ（液晶表示装置）や有機ＥＬ表示装置以外の表示装置、あるいは、他の用途に使用されるＴＦＴ基板及びＴＦＴ基板の製造方法としても、本発明を適用することが可能である。

本発明の第一実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。 本発明の第一実施形態にかかるＴＦＴ基板の製造方法の、第一のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は金属層成膜／ゲート絶縁膜成膜／ｎ型酸化物半導体層成膜／第一のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第一のエッチング／第一のレジストの再形成された断面図を、（ｃ）は第二のエッチング／第一のレジスト剥離された断面図を示している。 本発明の第一実施形態にかかるＴＦＴ基板の製造方法において、第一のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。 本発明の第一実施形態にかかるＴＦＴ基板の製造方法の、第二のマスクを用いた処理を説明するための概略図であり、（ａ）は層間絶縁膜成膜／第二のレジスト塗布／露光／現像された断面図を、（ｂ）は第三のエッチングされた断面図を、（ｃ）は第二のレジスト剥離された断面図を示している。 本発明の第一実施形態にかかるＴＦＴ基板の製造方法において、第二のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。 本発明の第一実施形態にかかるＴＦＴ基板の製造方法の、第三のマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／第三のレジスト塗布／露光／現像された断面図を、（ｂ）は第四のエッチング／第三のレジスト剥離された断面図を示している。 本発明の第一実施形態にかかるＴＦＴ基板の製造方法において、第三のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。 本発明の第二実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。 本発明の第二実施形態にかかるＴＦＴ基板の製造方法の、第二のマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／金属層成膜／第二のレジスト塗布／露光／現像された断面図を、（ｂ）は第三のエッチングされた断面図を示している。 本発明の第二実施形態にかかるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は第三のレジストの再形成された断面図を、（ｂ）は第五のエッチング／第三のレジスト剥離された断面図を示している。 本発明の第二実施形態にかかるＴＦＴ基板の製造方法において、第三のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。 本発明の第二実施形態にかかるＴＦＴ基板の製造方法の応用例を説明するための概略フローチャート図を示している。 本発明の第二実施形態にかかるＴＦＴ基板の製造方法の応用例の、第三のマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／第三のレジスト塗布／露光／現像された断面図を、（ｂ）は第四のエッチング／第三のレジスト剥離された断面図を示している。 本発明の第二実施形態にかかるＴＦＴ基板の製造方法の応用例の、第四のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第四のレジスト塗布／露光／現像された断面図を、（ｂ）は第五のエッチング／第四のレジスト剥離された断面図を示している。 本発明の第二実施形態にかかるＴＦＴ基板の製造方法の応用例において、第四のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。 本発明の第三実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。 本発明の第三実施形態にかかるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／補助導電層成膜／保護用絶縁膜成膜／第三のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第四のエッチングされた断面図を示している。 本発明の第三実施形態にかかるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は第三のレジストの再形成された断面図を、（ｂ）は第五のエッチング／第三のレジスト剥離された断面図を示している。 本発明の第三実施形態にかかるＴＦＴ基板の製造方法において、第三のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。 本発明の第三実施形態にかかるＴＦＴ基板の製造方法の応用例を説明するための概略フローチャート図を示している。 本発明の第三実施形態にかかるＴＦＴ基板の製造方法の応用例の、第三のマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／補助導電層成膜／第三のレジスト塗布／露光／現像された断面図を、（ｂ）は第四のエッチング／第三のレジスト剥離された断面図を示している。 本発明の第三実施形態にかかるＴＦＴ基板の製造方法の応用例の、第四のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第四のレジスト塗布／露光／現像された断面図を、（ｂ）は第五のエッチング／第四のレジスト剥離された断面図を示している。 本発明の第三実施形態にかかるＴＦＴ基板の製造方法の応用例において、第四のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。 本発明の第四実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。 本発明の第四実施形態にかかるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／反射金属層成膜／第三のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第四のエッチングされた断面図を示している。 本発明の第四実施形態にかかるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は第三のレジストの再形成された断面図を、（ｂ）は第五のエッチング／第三のレジスト剥離された断面図を示している。 本発明の第四実施形態にかかるＴＦＴ基板の製造方法において、第三のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。 本発明の第五実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。 本発明の第五実施形態にかかるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／反射金属層成膜／保護用絶縁膜成膜／第三のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第四のエッチングされた断面図を示している。 本発明の第五実施形態にかかるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は第三のレジストの再形成された断面図を、（ｂ）は第五のエッチング／第三のレジスト剥離された断面図を示している。 本発明の第四実施形態にかかるＴＦＴ基板の製造方法において、第三のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。 本発明の第五実施形態にかかるＴＦＴ基板の製造方法の応用例を説明するための概略フローチャート図を示している。 本発明の第五実施形態にかかるＴＦＴ基板の製造方法の応用例の、第四のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第四のレジスト塗布／露光／現像された断面図を、（ｂ）は第六のエッチング／第四のレジスト剥離された断面図を示している。 本発明の第五実施形態にかかるＴＦＴ基板の製造方法の応用例において、第四のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。 本発明の第六実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。 本発明の第六実施形態にかかるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は酸化物透明導電体層成膜／反射金属層成膜／金属層保護用酸化物導電体層成膜／保護用絶縁膜成膜／第三のレジスト塗布／ハーフトーン露光／現像された断面図を、（ｂ）は第四のエッチングされた断面図を示している。 本発明の第六実施形態にかかるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は第三のレジストの再形成された断面図を、（ｂ）は第五のエッチング／第三のレジスト剥離された断面図を示している。 本発明の第六実施形態にかかるＴＦＴ基板の製造方法において、第三のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。 本発明の第六実施形態にかかるＴＦＴ基板の製造方法の応用例を説明するための概略フローチャート図を示している。 本発明の第六実施形態にかかるＴＦＴ基板の製造方法の応用例の、第四のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第四のレジスト塗布／露光／現像された断面図を、（ｂ）は第六のエッチング／第四のレジスト剥離された断面図を示している。 本発明の第六実施形態にかかるＴＦＴ基板の製造方法の応用例において、第四のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。 従来例にかかるＴＦＴ基板の製造方法を説明するための概略図であり、（ａ）はゲート電極が形成された断面図を、（ｂ）はエッチストッパーが形成された断面図を、（ｃ）はソース電極及びドレイン電極が形成された断面図を、（ｄ）は層間絶縁膜が形成された断面図を、（ｅ）は透明電極が形成された断面図を示している。

符号の説明

１，１ａ，１ａ´，１ｂ，１ｂ´ ＴＦＴ基板
１ｃ，１ｄ，１ｄ´，１ｅ，１ｅ´ ＴＦＴ基板
１０ ガラス基板
２０ 金属層
２５ ゲート配線パッド
３０ ゲート絶縁膜
４０ ｎ型酸化物半導体層
４１ 第一のレジスト
４２ 第一のハーフトーンマスク
４４ チャンネル部
５０ 層間絶縁膜
５１ 第二のレジスト
５２ 第二のマスク
６０ 酸化物透明導電体層
６１，６１ａ´ 第三のレジスト
６２，６２ａ´ 第三のマスク
６３ ソース電極
６４ ドレイン電極
６５ ソース配線
６６ ドレイン配線
６７ 画素電極
６８ドレイン配線パッド
７０ 保護用絶縁膜
７１，７１ｄ 第三のレジスト
７１ａ´，７１ｄ´ 第四のレジスト
７２，７２ｄ 第三のハーフトーンマスク
７２ａ´，７２ｄ´ 第四のマスク
８０ 補助導電層
８１ｂ´ 第三のレジスト
８２ｂ´ 第三のマスク
９０ 反射金属層
９１ 第三のレジスト
９２ 第三のハーフトーンマスク
９４ 反射金属部
９５ 金属層保護用酸化物導電体層
２１０ ガラス基板
２１２ ゲート電極
２１３ ゲート絶縁膜
２１４ α−Ｓｉ：Ｈ（ｉ）膜
２１５ エッチストッパー
２１６ α−Ｓｉ：Ｈ（ｎ）膜
２１７ａ ソース電極
２１７ｂ ドレイン電極
２１８ 層間絶縁膜
２１８ａ 開口部
２１９ 透明電極
２５０ ゲート配線パッド部
２５１，６３１，６４１ 開口部
４２１ ハーフトーンマスク部
７２１ ハーフトーンマスク部
９２１ ハーフトーンマスク部

Claims (19)

1. 基板と、
   この基板の上方に形成され、上面がゲート絶縁膜に覆われ、かつ、側面が層間絶縁膜に覆われることにより絶縁されたゲート電極及びゲート配線と、
   前記ゲート電極の上方の前記ゲート絶縁膜の上方に形成された第一の酸化物層と、
   前記第一の酸化物層の上方に、チャンネル部によって隔てられて形成された第二の酸化物層と、
   前記チャンネル部の上方に形成され、前記チャンネル部を保護するチャンネルガードと
   を備え、
   前記チャンネルガードが前記層間絶縁膜からなり、前記層間絶縁膜の一対の開口部に、前記第二の酸化物層からなるドレイン電極及びソース電極がそれぞれ形成されており、
   前記第二の酸化物層が少なくとも画素電極を兼ねており、
   前記第一の酸化物層が、前記チャンネル部，ソース電極及びドレイン電極に対応する所定の位置に形成されており、
   前記第一の酸化物層が、ｎ型酸化物半導体層であり、該ｎ型酸化物半導体層は、所定のエッチャントに溶解可能な非晶質膜として形成された後、結晶化させてなり、前記所定のエッチャントに不溶な結晶質膜であり、かつ、前記第二の酸化物層が、酸化物導電体層であり、該酸化物導電体層の材質が非晶質のＩＺＯ又はＩＴＺＯであることを特徴とするＴＦＴ基板。
2. 前記基板の上方が保護用絶縁膜によって覆われ、かつ、前記保護用絶縁膜が、画素電極，ソース・ドレイン配線パッド及びゲート配線パッドに対応する位置に開口部を有することを特徴とする請求項１に記載のＴＦＴ基板。
3. 前記ＴＦＴ基板が、ゲート電極，ゲート配線，ソース配線，ドレイン配線，ソース電極，ドレイン電極又は画素電極のうち、少なくとも一以上を備え、前記ゲート電極，ゲート配線，ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極の少なくとも一つの上方に、補助導電層を形成したことを特徴とする請求項１又は２に記載のＴＦＴ基板。
4. 前記ＴＦＴ基板が金属層を備え、前記金属層を保護する金属層保護用酸化物導電体層を有することを特徴とする請求項１〜３のいずれか一項に記載のＴＦＴ基板。
5. 前記ＴＦＴ基板が、ゲート電極，ゲート配線，ソース配線，ドレイン配線，ソース電極，ドレイン電極又は画素電極のうち、少なくとも一以上を備え、前記ゲート電極，ゲート配線，ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極の少なくとも一つが、酸化物透明導電体層よりなることを特徴とする請求項１〜４のいずれか一項にＴＦＴ基板。
6. 前記第一の酸化物層及び／又は第二の酸化物層のエネルギーギャップが、３．０ｅＶ以上であることを特徴とする請求項１〜５のいずれか一項に記載のＴＦＴ基板。
7. 前記ＴＦＴ基板が、画素電極を備え、前記画素電極の一部が、反射金属層により覆われていることを特徴とする請求項１〜６のいずれか一項に記載のＴＦＴ基板。
8. 前記反射金属層が、ソース配線，ドレイン配線，ソース電極及びドレイン電極の少なくとも一つを兼ねることを特徴とする請求項７に記載のＴＦＴ基板。
9. 前記反射金属層が、アルミニウム，銀若しくは金からなる薄膜、又は、アルミニウム，銀若しくは金を含む合金層からなることを特徴とする請求項７又は８に記載のＴＦＴ基板。
10. 請求項１に記載のＴＦＴ基板の製造方法であって、
    基板の上方に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、第一の酸化物層、及び、第一のレジストを積層する工程と、
    第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、
    前記ゲート電極・配線用薄膜，ゲート絶縁膜及び第一の酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、
    前記第一のレジストを所定の形状に再形成する工程と、
    前記第一の酸化物層をエッチングして、チャンネル部を形成する工程と、
    層間絶縁膜及び第二のレジストを積層する工程と、
    第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、
    前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分に開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、
    第二の酸化物層及び第三のレジストを積層する工程と、
    第三のマスクを用いて、前記第三のレジストを所定の形状に形成する工程と、
    前記第二の酸化物層をエッチングして、ソース電極，ドレイン電極，ソース配線，ドレイン配線，画素電極及びゲート配線パッドを形成する工程と
    を有することを特徴とするＴＦＴ基板の製造方法。
11. 請求項１に記載のＴＦＴ基板の製造方法であって、
    基板の上方に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、第一の酸化物層、及び、第一のレジストを積層する工程と、
    第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、
    前記ゲート電極・配線用薄膜，ゲート絶縁膜及び第一の酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、
    前記第一のレジストを所定の形状に再形成する工程と、
    前記第一の酸化物層をエッチングして、チャンネル部を形成する工程と、
    層間絶縁膜及び第二のレジストを積層する工程と、
    第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、
    前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分に開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、
    第二の酸化物層，保護用絶縁膜及び第三のレジストを積層する工程と、
    第三のハーフトーンマスクを用いて、ハーフトーン露光により前記第三のレジストを所定の形状に形成する工程と、
    前記第二の酸化物層及び保護用絶縁膜をエッチングして、ソース電極，ドレイン電極，ソース配線，ドレイン配線，画素電極及びゲート配線パッドを形成する工程と、
    前記第三のレジストを所定の形状に再形成する工程と、
    前記保護用絶縁膜をエッチングして、ソース・ドレイン配線パッド，前記画素電極及びゲート配線パッドを露出させる工程と
    を有することを特徴とするＴＦＴ基板の製造方法。
12. 請求項１に記載のＴＦＴ基板の製造方法であって、
    基板の上方に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、第一の酸化物層、及び、第一のレジストを積層する工程と、
    第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、
    前記ゲート電極・配線用薄膜，ゲート絶縁膜及び第一の酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、
    前記第一のレジストを所定の形状に再形成する工程と、
    前記第一の酸化物層をエッチングして、チャンネル部を形成する工程と、
    層間絶縁膜及び第二のレジストを積層する工程と、
    第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、
    前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分に開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、
    第二の酸化物層及び第三のレジストを積層する工程と、
    第三のマスクを用いて、前記第三のレジストを所定の形状に形成する工程と、
    前記第二の酸化物層をエッチングして、ソース電極，ドレイン電極，ソース配線，ドレイン配線，画素電極及びゲート配線パッドを形成する工程と、
    保護用絶縁膜及び第四のレジストを積層する工程と、
    前記第四のレジストを所定の形状に形成する工程と、
    前記保護用絶縁膜をエッチングして、ソース・ドレイン配線パッド，前記画素電極及びゲート配線パッドを露出させる工程と
    を有することを特徴とするＴＦＴ基板の製造方法。
13. 請求項１に記載のＴＦＴ基板の製造方法であって、
    基板の上方に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、第一の酸化物層、及び、第一のレジストを積層する工程と、
    第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、
    前記ゲート電極・配線用薄膜，ゲート絶縁膜及び第一の酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、
    前記第一のレジストを所定の形状に再形成する工程と、
    前記第一の酸化物層をエッチングして、チャンネル部を形成する工程と、
    層間絶縁膜及び第二のレジストを積層する工程と、
    第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、
    前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分に開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、
    第二の酸化物層，補助導電層，保護用絶縁膜及び第三のレジストを積層する工程と、
    第三のハーフトーンマスクを用いて、ハーフトーン露光により前記第三のレジストを所定の形状に形成する工程と、
    前記第二の酸化物層，補助導電層及び保護用絶縁膜をエッチングして、ソース電極，ドレイン電極，ソース配線，ドレイン配線，画素電極及びゲート配線パッドを形成する工程と、
    前記第三のレジストを所定の形状に再形成する工程と、
    前記補助導電層及び保護用絶縁膜をエッチングして、ソース・ドレイン配線パッド，前記画素電極及びゲート配線パッドを露出させる工程と
    を有することを特徴とするＴＦＴ基板の製造方法。
14. 請求項１に記載のＴＦＴ基板の製造方法であって、
    基板の上方に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、第一の酸化物層、及び、第一のレジストを積層する工程と、
    第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、
    前記ゲート電極・配線用薄膜，ゲート絶縁膜及び第一の酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、
    前記第一のレジストを所定の形状に再形成する工程と、
    前記第一の酸化物層をエッチングして、チャンネル部を形成する工程と、
    層間絶縁膜及び第二のレジストを積層する工程と、
    第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、
    前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分に開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、
    第二の酸化物層，補助導電層及び第三のレジストを積層する工程と、
    第三のマスクを用いて、前記第三のレジストを所定の形状に形成する工程と、
    前記第二の酸化物層及び補助導電層をエッチングして、ソース電極，ドレイン電極，ソース配線，ドレイン配線，画素電極及びゲート配線パッドを形成する工程と、
    保護用絶縁膜及び第四のレジストを積層する工程と、
    前記第四のレジストを所定の形状に形成する工程と、
    前記保護用絶縁膜をエッチングして、ソース・ドレイン配線パッド，前記画素電極及びゲート配線パッドを露出させる工程と
    を有することを特徴とするＴＦＴ基板の製造方法。
15. 請求項１に記載のＴＦＴ基板の製造方法であって、
    基板の上方に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、第一の酸化物層、及び、第一のレジストを積層する工程と、
    第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、
    前記ゲート電極・配線用薄膜，ゲート絶縁膜及び第一の酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、
    前記第一のレジストを所定の形状に再形成する工程と、
    前記第一の酸化物層をエッチングして、チャンネル部を形成する工程と、
    層間絶縁膜及び第二のレジストを積層する工程と、
    第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、
    前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分に開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、
    第二の酸化物層，反射金属層及び第三のレジストを積層する工程と、
    第三のハーフトーンマスクを用いて、ハーフトーン露光により前記第三のレジストを所定の形状に形成する工程と、
    前記第二の酸化物層及び反射金属層をエッチングして、ソース電極，ドレイン電極，ソース配線，ドレイン配線，画素電極及びゲート配線パッドを形成する工程と、
    前記第三のレジストを所定の形状に再形成する工程と、
    前記反射金属層をエッチングして、ソース・ドレイン配線パッド，前記画素電極の一部及びゲート配線パッドを露出させるとともに、前記反射金属層からなる反射金属部を形成する工程と
    を有することを特徴とするＴＦＴ基板の製造方法。
16. 請求項１に記載のＴＦＴ基板の製造方法であって、
    基板の上方に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、第一の酸化物層、及び、第一のレジストを積層する工程と、
    第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、
    前記ゲート電極・配線用薄膜，ゲート絶縁膜及び第一の酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、
    前記第一のレジストを所定の形状に再形成する工程と、
    前記第一の酸化物層をエッチングして、チャンネル部を形成する工程と、
    層間絶縁膜及び第二のレジストを積層する工程と、
    第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、
    前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分に開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、
    第二の酸化物層，反射金属層，保護用絶縁膜及び第三のレジストを積層する工程と、
    第三のハーフトーンマスクを用いて、ハーフトーン露光により前記第三のレジストを所定の形状に形成する工程と、
    前記第二の酸化物層，反射金属層及び保護用絶縁膜をエッチングして、ソース電極，ドレイン電極，ソース配線，ドレイン配線，画素電極及びゲート配線パッドを形成する工程と、
    前記第三のレジストを所定の形状に再形成する工程と、
    前記反射金属層及び保護用絶縁膜をエッチングして、ソース・ドレイン配線パッド，前記画素電極の一部及びゲート配線パッドを露出させるとともに、前記反射金属層からなる反射金属部を形成する工程と
    を有することを特徴とするＴＦＴ基板の製造方法。
17. 請求項１に記載のＴＦＴ基板の製造方法であって、
    基板の上方に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、第一の酸化物層、及び、第一のレジストを積層する工程と、
    第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、
    前記ゲート電極・配線用薄膜，ゲート絶縁膜及び第一の酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、
    前記第一のレジストを所定の形状に再形成する工程と、
    前記第一の酸化物層をエッチングして、チャンネル部を形成する工程と、
    層間絶縁膜及び第二のレジストを積層する工程と、
    第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、
    前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分に開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、
    第二の酸化物層，反射金属層及び第三のレジストを積層する工程と、
    第三のハーフトーンマスクを用いて、ハーフトーン露光により前記第三のレジストを所定の形状に形成する工程と、
    前記第二の酸化物層及び反射金属層をエッチングして、ソース電極，ドレイン電極，ソース配線，ドレイン配線，画素電極及びゲート配線パッドを形成する工程と、
    前記第三のレジストを所定の形状に再形成する工程と、
    前記反射金属層をエッチングして、ソース・ドレイン配線パッド，前記画素電極の一部及びゲート配線パッドを露出させるとともに、前記反射金属層からなる反射金属部を形成する工程と、
    保護用絶縁膜及び第四のレジストを積層する工程と、
    前記第四のレジストを所定の形状に再形成する工程と、
    前記保護用絶縁膜をエッチングして、前記ソース・ドレイン配線パッド，画素電極の一部及びゲート配線パッドを露出させる工程と
    を有することを特徴とするＴＦＴ基板の製造方法。
18. 前記反射金属層の上方に、該反射金属層を保護する金属層保護用酸化物導電体層を形成することを特徴とする請求項１５〜１７のいずれか一項に記載のＴＦＴ基板の製造方法。
19. 前記ゲート電極・配線用薄膜の上方に、該ゲート電極・配線用薄膜を保護するゲート電極・配線用薄膜保護用導電層を形成することを特徴とする請求項１０〜１８のいずれか一項に記載のＴＦＴ基板の製造方法。

Images