JP5899615B2 - 絶縁膜の製造方法及び半導体装置の製造方法 - Google Patents

絶縁膜の製造方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP5899615B2
JP5899615B2 JP2010271980A JP2010271980A JP5899615B2 JP 5899615 B2 JP5899615 B2 JP 5899615B2 JP 2010271980 A JP2010271980 A JP 2010271980A JP 2010271980 A JP2010271980 A JP 2010271980A JP 5899615 B2 JP5899615 B2 JP 5899615B2
Authority
JP
Japan
Prior art keywords
insulating film
manufacturing
gate
metal
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010271980A
Other languages
English (en)
Other versions
JP2011216845A (ja
Inventor
植田 尚之
尚之 植田
雄司 曽根
雄司 曽根
中村 有希
有希 中村
由希子 安部
由希子 安部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2010271980A priority Critical patent/JP5899615B2/ja
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to KR1020127016002A priority patent/KR101393265B1/ko
Priority to CN201080064709.8A priority patent/CN102782858B/zh
Priority to CN201510559715.5A priority patent/CN105097952B/zh
Priority to PCT/JP2010/073846 priority patent/WO2011078398A1/en
Priority to EP10839622.7A priority patent/EP2517255B1/en
Priority to US13/515,463 priority patent/US10020374B2/en
Priority to TW099145561A priority patent/TWI495103B/zh
Priority to TW103113600A priority patent/TWI509793B/zh
Publication of JP2011216845A publication Critical patent/JP2011216845A/ja
Application granted granted Critical
Publication of JP5899615B2 publication Critical patent/JP5899615B2/ja
Priority to US16/029,301 priority patent/US11271085B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208Oxides, e.g. ceramics
    • C23C18/1216Metal oxides

Description

本発明は、絶縁膜形成用インク、絶縁膜の製造方法及び半導体装置の製造方法に関する。
半導体素子の一種である電界効果型トランジスタ(Field Effect Transistor;FET)は、ゲート電極に電圧をかけ、チャネルの電界により電子または正孔の流れに関門(ゲート)を設ける原理で、ソース電極とドレイン電極間の電流を制御するトランジスタである。
FETはその特性から、スイッチング素子や増幅素子として利用されている。そして、FETは、ゲート電流が低いことに加え、構造が平面的であるため、バイポーラトランジスタと比較して作製や集積化が容易である。そのため、現在の電子機器で使用される集積回路では必要不可欠な素子となっている。
MIS(Metal Insulator Semiconductor)構造を基本とするFETを利用した電子デバイス、例えばスイッチング素子、メモリ、論理回路、或いはまたこれらを集積したLSI(Large Scale Integrated Circuit)、AM−TFT(Active Matrix Thin Film Transistor)等では、ゲート及びキャパシタ絶縁膜として、長らくシリコン酸化物、酸窒化物、窒化物が使用されてきた。これらシリコン系の絶縁膜は、絶縁膜として優秀なだけでなくMISプロセスとの高い親和性がある。
しかしながら、近年、これら電子デバイスの更なる高集積化、低消費電力化の要求が高まり、絶縁膜としてSiOより格段に高い比誘電率を有する所謂high−k絶縁膜を用いる技術が提案されている。
例えば、ゲート長が0.1μm以下の微細なMOS(Metal Oxide Semiconductor)デバイスでは、スケーリング則からFETのゲート絶縁膜をSiOとした場合、膜厚を2nm以下にする必要がある。しかしながら、この場合トンネル電流によるゲートリーク電流が大きな問題となってくる。この対策として、ゲート絶縁膜にhigh−k絶縁膜を用いて、ゲート絶縁膜を厚くすることにより、ゲートリーク電流を低減することが検討されている。
MOS−FETを利用する半導体デバイスとして、揮発性・不揮発性半導体メモリが挙げられる。
揮発性メモリでは、MOS−FETのドレイン電極とキャパシタが直列に接続されており、キャパシタの誘電層にhigh−k絶縁膜を用いることで、低消費電力化・高集積化が可能となる。現在、キャパシタの誘電層はSiO/SiNx/SiOの積層体が主流となっているが、より比誘電率の高い絶縁膜が望まれている。
また、不揮発性半導体メモリでは、半導体基板-フローティングゲート電極間の絶縁膜を第一ゲート絶縁膜、フローティングゲート電極-コントロールゲート電極間の絶縁膜を第二ゲート絶縁膜とすると、第二ゲート絶縁膜にhigh−k絶縁膜を用いることによりカップリング比を大きくすることで、書き込み/消去電圧を小さくすることが可能となる。現在、第二ゲート絶縁膜はSiO/SiNx/SiOの積層体が主流となっているが、より比誘電率の高い絶縁膜が望まれている。
また、ディスプレイ等に利用されるAM−TFTでは、ゲート絶縁膜にhigh−k絶縁膜を用いることにより、高い飽和電流を得るとともに、より低いゲート電圧によりON/OFFの制御を行うことができ、低消費電力化が可能となる。
一般的には、high−k絶縁膜材料としては、Hf、Zr、Al、Y、Ta等の金属酸化物、すなわちHfO、ZrO、Al、Y、Taや、これらのシリケート(HfSiO、ZrSiO)、これらのアルミネート(HfAlO、ZrAlO)、これらの窒化物(HfON、ZrON、HfSiON、ZrSiON、HfAlON、ZrAlON)等について検討がなされている。
一方、強誘電体メモリ材料との関連でペロブスカイト構造とその関連物質が検討されている。ペロブスカイト構造はABOで表され、2価の金属イオン(Aサイト)と4価の金属イオンとの組合せ、或いはAサイトBサイトとも3価の金属イオン同士の組合せが典型的である。例えば、SrTiO、BaZrO、CaSnO、LaAlOなどである。また、SrBi0.5Ta0.5やBaSc0.5Nb0.5のようにBサイトを2種類のイオンで構成した多数の結晶が存在する。
更にまた、層状ペロブスカイト構造と呼ばれる一連の結晶が存在する。これは(AO)(BOで表され、m枚のAO層とn枚のBO層が積層された構造をとる。例えば、基本構造であるSrTiO(m=n=1)に対し、SrTiO、SrTi、SrTi10などである。これらの結晶構造の存在により、AイオンとBイオンの組成比は様々なバリエーションが可能になり、前述のBサイトイオンの組合せと合わせて、非常に多様な結晶群が出現する。
ところで、ゲート絶縁膜として多結晶性材料を用いた場合、結晶粒界の界面において大きなリーク電流が流れてしまい、ゲート絶縁膜としての機能を低下させ、また、結晶系に異方性がある場合は誘電率異方性によりトランジスタ特性にばらつきを生じさせてしまうといった問題点を有している。
このような絶縁膜を形成する方法としては、CVD(Chemical Vapor Deposition)、ALD(Atomic Layer Deposition)、スパッタリング等の真空プロセスにより成膜する方法が従来用いられてきた。
一方、近年、基板サイズの大型化に伴う製造装置の大型化による製造コストの増大といった問題等から、半導体デバイスを印刷プロセスで製造するための技術開発が盛んに行われており、絶縁膜も溶液を用いたプロセスにより形成する方法が検討されている。
このような溶液プロセスにより形成される絶縁膜としては、PVP(ポリビニルフェノール)、PI(ポリイミド)等の高分子系材料が挙げられるが、これらの材料を絶縁膜として用いたTFTにおいては、特性や安定性が良好ではない。
特許文献1から4には、絶縁膜を形成する際に、ポリシラザンを原料として用いた塗布法によるSiO膜の形成方法が開示されている。
しかしながら、これらの高分子系材料やSiO膜は比誘電率が低いため、高誘電率材料を用いた絶縁膜を塗布プロセスにより形成する方法が検討されている。
特許文献5ではシリコンアルコキシドとチタンやジルコニウムなどの金属アルコキシドを原料としたゾルーゲル法によるゲート絶縁膜の形成方法が提案されている。
また、特許文献6では金属ハライドと金属アルコキシドから非加水分解ゾル−ゲル法でジルコニア薄膜を形成方法が開示されている。
ところで、特許文献5に開示されているゾルーゲル法では前駆体溶液中における原子レベルでの均一性が期待されているが、実際には、チタンやジルコニウム等の金属アルコキシドの加水分解速度はシリコンアルコキシドに較べて遙かに速いため、前者の選択的な加水分解反応が起こり、均一な膜は形成できない。また、溶液自体の長期の大気安定性が確保できない。
また、特許文献6に開示されている方法では、TFTのトランスファー特性はオフ電流が高く、反応生成物であるアルキルハライドの残存もしくはピンホール等が予測される。ジルコニア、ハフニアなどの所謂high−k酸化物およびその混合物は、熱処理時に結晶化しやすく、従って結晶粒界に起因するリーク電流を低く抑えることは困難である。
このため、リーク電流を低く抑えるためには、形成される絶縁膜はアモルファス状態となることが好ましいが、上述したように、従来においては、比誘電率が高い材料であって、アモルファス状態となる絶縁膜は開示されておらず。また、このような絶縁膜を塗布プロセスにより形成するための溶液である絶縁膜形成用インクは存在しなかった。
本発明は、上記に鑑みてなされたものであり、簡単に低コストで比誘電率が高くリーク電流の少ない絶縁膜を製造するための絶縁膜形成用インク、絶縁膜の製造方法及び半導体装置の製造方法を提供することを目的とするものである。
本発明は、アモルファス酸化物絶縁膜を形成するための絶縁膜形成用インクにおいて、1または2以上のアルカリ土類金属元素と、Ga、Sc、Y、及びランタノイド(Ceを除く)のうち1または2以上の金属元素と、が溶液に含まれることを特徴とする。
また、本発明は、前記絶縁膜形成用インクが、更に、Al、Ti、Zr、Hf、Ce、Nb、Taのうち1または2以上の金属元素を含むことを特徴とする。
また、本発明は、前記絶縁膜形成用インクが、前記金属の金属有機酸塩および有機金属錯体の少なくとも一つを、含むことを特徴とする。
また、本発明は、前記金属有機酸塩が、置換若しくは無置換のカルボン酸塩であることを特徴とする。
また、本発明は、前記有機金属錯体が、アセチルアセトナート誘導体、置換若しくは無置換のフェニル基、或いは置換若しくは無置換のアルコキシ基を含むことを特徴とする。
また、本発明は、前記有機金属錯体が、カルボニル基、置換若しくは無置換のアルキル基、置換若しくは無置換のシクロジエニル基を含むことを特徴とする。
また、本発明は、前記絶縁膜形成用インクが、前記金属の無機塩を含むことを特徴とする。
また、本発明は、酸化物絶縁膜の製造方法において、1または2以上のアルカリ土類金属元素と、Ga、Sc、Y、及びランタノイド(Ceを除く)のうち1または2以上の金属元素と、が溶液に含まれることを特徴とする絶縁膜形成用インク、を基板上に塗布する塗布工程と、前記塗布された絶縁膜形成用インクを熱処理することにより、金属酸化物からなる絶縁膜にする熱処理工程と、を有し、前記熱処理工程における温度は、前記絶縁膜がアモルファス状態を維持することができる温度であることを特徴とする。
また、本発明は、酸化物絶縁膜の製造方法であって、前記絶縁膜形成用インクが、前記金属の金属有機酸塩および有機金属錯体の少なくとも一つを、含むことを特徴とする。
また、本発明は、酸化物絶縁膜の製造方法であって、前記絶縁膜形成用インクが、前記金属の金属有機酸塩および有機金属錯体の少なくとも一つを、含むことを特徴とする。
また、本発明は、酸化物絶縁膜の製造方法であって、前記金属有機酸塩が、置換若しくは無置換のカルボン酸塩であることを特徴とする。
また、本発明は、酸化物絶縁膜の製造方法であって、前記有機金属錯体が、アセチルアセトナート誘導体、置換若しくは無置換のフェニル基、或いは置換若しくは無置換のアルコキシ基を含むことを特徴とする。
また、本発明は、酸化物絶縁膜の製造方法であって、前記有機金属錯体が、カルボニル基、置換若しくは無置換のアルキル基、置換若しくは無置換のシクロジエニル基を含むことを特徴とする。
また、本発明は、酸化物絶縁膜の製造方法であって、前記絶縁膜形成用インクが、前記金属の無機塩を含むことを特徴とする。
また、本発明は、酸化物絶縁膜の製造方法であって、前記熱処理工程における温度は、前記絶縁膜がアモルファス状態を維持することができる温度であることを特徴とする。
また、本発明は、半導体基板と、前記半導体基板上に形成されたソース電極、ドレイン電極、及びゲート電極と、前記ゲート電極に所定の電圧を印加することによりソース電極とドレイン電極との間にチャネルが形成される半導体層と、前記ゲート電極と前記半導体層の間にゲート絶縁層と、を備える半導体装置の製造方法であって、前記ゲート絶縁層は、前述した絶縁膜の製造方法のいずれかにより形成されていることを特徴とする。
また、本発明は、絶縁性基板と、ゲート電圧を印加するためのゲート電極と、電流を取り出すためのソース電極及びドレイン電極と、前記ソース電極及びドレイン電極に隣接して設けられた半導体層と、前記ゲート電極と前記半導体層との間に設けられたゲート絶縁層と、を備える半導体装置の製造方法であって、前記ゲート絶縁層は、前述した絶縁膜の製造方法のいずれかにより形成されていることを特徴とする。
本発明によれば、簡単に低コストで比誘電率が高くリーク電流の少ない絶縁膜を溶液プロセスにより得るための絶縁膜形成用インクを提供することができ、更には、この絶縁膜形成用インクを用いた絶縁膜の製造方法、この絶縁膜を利用した半導体装置の製造方法を提供することができる。
第2の実施の形態における絶縁体薄膜の製造方法のフローチャートである。 第3の実施の形態において製造される電界効果型トランジスタの構造図である。 第3の実施の形態における電界効果型トランジスタのフローチャートである。 第3の実施の形態と同様に製造される電界効果型トランジスタの構造図の別例である。 第4の実施の形態において製造される電界効果型トランジスタの構造図である。 第4の実施の形態における電界効果型トランジスタの製造方法のフローチャートである。 第4の実施の形態と同様に製造される電界効果型トランジスタの構造図の別例である。 実施例35、36及び比較例2において作製したキャパシタの構造図である。 実施例35におけるキャパシタの特性図である。 実施例36におけるキャパシタの特性図である。 比較例2におけるキャパシタの特性図である。 実施例37及び比較例3における電界効果型トランジスタの特性図である。 実施例38及び比較例4において製造される電界効果型トランジスタの構造図である。 実施例38及び比較例4における電界効果型トランジスタの特性図である。
本発明を実施するための形態について、以下に説明する。
一般に、High−k絶縁膜として検討されている材料としては、Ta、TiO、ZrO、HfO、Al、La、Pr等の単純酸化物とその混合物、或いはHfSiOx等のシリケートが挙げられる。
溶液プロセスにおいては、酸化物となる原料化合物が充分な濃度で溶媒に安定的に溶解していて、必要な膜厚となるように均一にインクを塗布することが可能で、なおかつ塗布後の熱処理工程において、原料化合物が酸化物に転化し、均一で緻密な膜になることが要求される。上述の材料を溶液プロセスにより形成する場合、単純酸化物やその混合物では多結晶状態となりやすく粒界等が生じるためリーク電流が発生しやすい。シリケートの場合には結晶は析出しにくくなるが、ゾルーゲル反応では、原料の金属アルコキシド毎に加水分解反応速度が異なるため膜の組成は不均一になり、さらに多孔質のゲルを焼結無孔化する工程に高温が要求されるなどの理由から、リーク電流の低い膜を得ることは困難である。
本発明は、発明者らの鋭意検討により、アルカリ土類金属(Be、Mg、Ca、Sr、Ba、Ra)の中から選ばれた1または2種類以上の元素と、Ga、Sc、Y、及びCeを除くランタノイド(La、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の中から選ばれた1または2種類以上の元素を主成分とする複合金属酸化物膜は、安定的にアモルファス相を示すものであること、また、アルカリ土類金属(Be、Mg、Ca、Sr、Ba、Ra)の中から選ばれた1または2種類以上の元素と、Ga、Sc、Y、及びCeを除くランタノイド(La、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の中から選ばれた1または2種類以上の元素と、Al、Ti、Zr、Hf、Ce、Nb、Taの中から選ばれた1または2種類以上の元素を主成分とする複合金属酸化物膜は、安定的にアモルファス相を示すものであること、を見出したことに基づくものである。
上述した複合金属酸化物膜は、比誘電率が概ね6以上であり、SiOと比較して高い比誘電率を有する材料である。また、これら複合金属酸化物は、バンドギャップが広く、比較的高温までアモルファス状態が安定なことから、デバイス作製工程を通して結晶粒界が形成されることがない。よって、複合金属酸化物膜を流れるリーク電流は低く抑えられ、更には、高い比誘電率を得ることができるため、FET等のゲート絶縁膜に用いることにより、特性の高いFET等を得ることができる。
以下、本発明に係る絶縁膜形成用インク、及び絶縁膜形成用インクを用いた溶液プロセスによる絶縁膜の製造方法、半導体装置の製造方法について説明する。
〔第1の実施の形態〕
本実施の形態は、溶液プロセスにより酸化物絶縁膜を形成するために用いられる溶液となる絶縁膜形成用インクである。本実施の形態における絶縁膜形成用インクは、第一に、1または2以上のアルカリ土類金属元素と、Ga、Sc、Y、及びランタノイド(Ceを除く)のうち1または2以上の金属元素と、が溶液に含まれることを特徴とする絶縁膜形成用インクである。
また、第二には、前記絶縁膜形成用インクが、更に、Al、Ti、Zr、Hf、Ce、Nb、Taのうち1または2以上の金属元素を含むことを特徴とする絶縁膜形成用インクである。
前記絶縁膜形成用インクは、前記金属の金属有機酸塩および有機金属錯体の少なくとも一つを、含むことを特徴とする。尚、本願において、「有機金属錯体」とは、金属−炭素結合を有する有機金属化合物と、配位結合を有する金属錯体との、両者を含んでいる。
また、前記金属有機酸塩は、置換若しくは無置換のカルボン酸塩であることを特徴とする。一例として、酢酸マグネシウム、プロピオン酸カルシウム、ナフテン酸ジルコニウム、オクチル酸バリウム、2-エチルヘキサン酸ランタン、等を用いることが出来るが、これに限定されるものではない。
また、前記有機金属錯体は、アセチルアセトナート誘導体、置換若しくは無置換のフェニル基、或いは置換若しくは無置換のアルコキシ基を含むことを特徴とする。一例として、ストロンチウムアセチルアセトナート水和物、トリス(2,2,6,6―テトラメチルー3,5―ヘプタネディオネート)ネオジウム、テトラエトキシアセチルアセトナトタンタル、チタニウムブトキシド、アルミニウムジ(s-ブトキシド)アセト酢酸エステルキレート、等を用いることが出来るが、これに限定されるものではない。
更に、前記有機金属錯体は、カルボニル基、置換若しくは無置換のアルキル基、置換若しくは無置換のシクロジエニル基を含む有機金属錯体であってもよい。一例として、ニオブペンタカルボニル、トリス(シクロペンタジエニル)イットリウム、テトラベンジルハフニウム、ジエチルアルミニウム、等を用いることが出来るが、これに限定されるものではない。
また、更には、前記絶縁膜形成用インクが、前記金属の無機塩を含むことを特徴とする。一例として、炭酸ストロンチウム、硝酸スカンジウム水和物、硫酸ガリウム、等を用いることが出来るが、これに限定されるものではない。
本実施の形態における絶縁膜形成用インクに使用される溶媒は、前記金属原料化合物を安定に溶解若しくは分散することが可能な溶媒を適切に選択して使用することが出来る。一例として、トルエン、イソプロパノール、安息香酸エチル、N,N-ジメチルホルムアミド、炭酸プロピレン、2-エチルヘキサン酸、ミネラルスピリッツ、ジメチルプロピレンウレア、4−ブチロラクトン、2−メトキシエタノール、水、等を用いることが出来るが、これに限定されるものではない。
また、塗布する方法や下地に合わせて、粘度調整用の増粘剤や界面活性剤などを添加しても良い。
〔第2の実施の形態〕
次に、第2の実施の形態について説明する。本実施の形態は、第1の実施の形態における絶縁膜形成用インクを用いた絶縁膜の製造方法である。図1に基づき本実施の形態について説明する。
最初に、ステップ102(S102)において、絶縁膜形成用インクを基板上に塗布する。絶縁膜形成用インクを基板上に塗布する方法としては、スピンコート、インクジェットプリンティング、スリットコート、ノズルプリンティング、グラビア印刷、マイクロコンタクトプリントなどの既存の方法を利用することが出来る。この時、前記絶縁膜形成用インクの溶液の粘度などの物性値を塗布手段に適合するように調整することが望ましい。例えば、粘度を調整する手段として、エチレングリコール、ジプロピレングリコールモノメチルエーテルなどを増粘剤として添加することが出来る。
次に、ステップ104(S104)において、基板上に塗布された絶縁膜形成用インクを熱処理することにより、酸化物絶縁膜に転換する。加熱方法としては、抵抗加熱、赤外線加熱、レーザー光照射、などの既存の方法を利用することが出来る。前記金属原料化合物が酸化物に転化する為には、少なくとも前記金属原料化合物中の金属-炭素結合、または金属-酸素-炭素結合における酸素-炭素結合を切断し、酸化物に転換しなければならない。これを実現するためには、分解反応が必要とするエネルギーを熱や光等の形態で付与することが適当である。この際、酸化物絶縁膜への転換を促進するために、紫外光(UV光)を照射して、有機金属錯体の化学結合を切断する方法や、オゾン雰囲気とすることにより酸化を促進する等の方法をあわせて行うことが可能である。また、緻密な膜を得るためには、反応中間体と炭素、水素、酸素、窒素等から成る余剰の反応生成物との流動性が確保されるように、前記金属原料化合物の反応条件と溶媒の沸点等を適切に選択することが望ましい。
以上の工程により、本実施の形態における絶縁膜を作製することができる。本実施の形態における絶縁膜の構造はアモルファスであり、電界を印加した場合におけるリーク電流は極めて低い。
本実施の形態において作製される絶縁膜の用途としては、電界効果型トランジスタ(Field Effect Transistor;FET)、DRAM(Dynamic Random Access Memory)等のメモリ素子、CMOS(Complementary Metal Oxide Semiconductor、相補型金属酸化物半導体素子)、光電変換素子(Photovoltaic devices)、OLED(Organic light-emitting diode)等の有機発光素子、絶縁膜を有する各種センサまたはLSI(Large Scale Integration)等の集積回路等が挙げられ、具体的には、これらの素子におけるゲート絶縁膜、キャパシタ絶縁膜、パッシベーション膜等として用いることができる。
〔第3の実施の形態〕
次に、第3の実施の形態について説明する。本実施の形態は、第2の実施の形態における絶縁膜の製造方法を用いた半導体装置の製造方法である。図2は、本実施の形態において製造される半導体装置の構成図であり、図3は、本実施の形態における半導体装置の製造方法のフローチャートである。ここでは典型的なトップコンタクトボトムゲート型電界効果型トランジスタ(FET)の製造方法について述べるが、この構造に限定されるものではない。その他の構造の例として図4に示すトップゲート型FET等の別構造であっても良い。以下、図2、図3に基づき本実施の形態について説明する。
最初に、ステップ202(S202)において、前記絶縁膜形成用インクを基板11上に塗布する。尚、基板11は、導電性の基板であり、一例として、電気伝導度0.02Ωcm以下程度のリンドープシリコン基板である。絶縁膜形成用インクを基板上に塗布する方法としては、スピンコート、インクジェットプリンティング、スリットコート、ノズルプリンティング、グラビア印刷、マイクロコンタクトプリントなどの既存の方法を利用することが出来る。この時、前記絶縁膜形成用インクの溶液の粘度などの物性値を塗布手段に適合するように調整することが望ましい。例えば、粘度を調整する手段として、エチレングリコール、ジプロピレングリコールモノメチルエーテルなどを増粘剤として添加することが出来る。
次に、ステップ204(S204)において、基板上に塗布された絶縁膜形成用インクを熱処理することにより、酸化物絶縁膜に転換し、ゲート絶縁膜12とする。加熱方法としては、抵抗加熱、赤外線加熱、レーザー光照射、などの既存の方法を利用することが出来る。前記金属原料化合物が酸化物に転化する為には、少なくとも前記金属原料化合物中の金属-炭素結合、または金属-酸素-炭素結合における酸素-炭素結合を切断し、酸化物に転換しなければならない。これを実現するためには、分解反応が必要とするエネルギーを熱や光等の形態で付与することが適当である。この際、酸化物絶縁膜への転換を促進するために、紫外光(UV光)を照射して、有機金属錯体の化学結合を切断する方法や、オゾン雰囲気とすることにより酸化を促進する等の方法をあわせて行うことが可能である。また、緻密な膜を得るためには、反応中間体と炭素、水素、酸素、窒素等から成る余剰の反応生成物との流動性が確保されるように、前記金属原料化合物の反応条件と溶媒の沸点等を適切に選択することが望ましい。
次に、ステップ206(S206)において、ゲート絶縁膜12上の所定の領域に半導体層13を形成する。形成される半導体層13は、シリコン(Si)やゲルマニウム(Ge)等の半導体、GaAs(ガリウム砒素)等の化合物半導体、ペンタセン等の有機半導体、IGZO(In−Ga−Zn−O)等の酸化物半導体のいずれでもよい。また、半導体層13の形成方法は、スパッタリング、CVD、MBE、真空蒸着等の真空プロセスやインクジェットプリンティング、グラビア印刷、マイクロコンタクトプリント等の印刷プロセスにより形成される。パターニング方法としては、マスク成膜やフォトリソグラフィー、或いは、直接所望のパターンを印刷しても良い。尚、本実施の形態では、ゲート絶縁膜12は酸化物により構成されていることから、半導体層13についても酸化物半導体材料により形成することにより、隣接するゲート絶縁膜12と半導体層13とは同じ酸化物同士であるため密着性が高くなり、信頼性の高い半導体装置を得ることができる。
次に、ステップ208(S208)において、ソース電極14及びドレイン電極15を形成する。具体的には、半導体層13にチャネルが形成されるように、ソース電極14及びドレイン電極15を形成する。パターン形成方法は、半導体層の場合と同様に行うことができる。
次に、ステップ210(S210)において、必要に応じて半導体層13の熱処理を行う。尚、本ステップは半導体層13において熱処理が必要な場合にのみ行われる。以上の工程により、本実施の形態における半導体装置として、基板11をゲート電極とした電界効果型トランジスタが形成される。
本実施の形態における電界効果型トランジスタは、ゲート絶縁膜12がアモルファスであることから、リーク電流が低く、高い比誘電率を示すものである。よって、低電圧による駆動が可能な信頼性の高い電界効果型トランジスタを製造することができる。
また、本実施の形態では電界効果型トランジスタの製造方法を示したが、メモリ等に利用されるキャパシタも同時に作製することが可能であり、その場合、作製した酸化物絶縁膜は、キャパシタ絶縁膜としても利用される。
〔第4の実施の形態〕
次に、第4の実施の形態について説明する。本実施の形態は、第3の実施の形態とは異なる構成の半導体装置の製造方法である。図5は、本実施の形態において製造される半導体装置の構成図であり、図6は、本実施の形態における半導体装置の製造方法のフローチャートである。ここでは典型的なボトムコンタクトボトムゲート型電界効果型トランジスタ(FET)の製造方法について述べるが、この構造に限定されるものではない。その他の構造例として図7に示すトップコンタクトトップゲート型FETなどの別構造であっても良い。以下、図5、図6に基づき本実施の形態について説明する。
最初に、ステップ302(S302)において、基板21上の所定の領域にゲート電極22を形成する。ここで基板21は絶縁性基板であり、例としてディスプレイ用の無アルカリガラス基板やポリイミド基板などが利用できる。
次に、ステップ304(S304)において、ゲート電極22を覆うようにゲート絶縁膜23を形成する。ゲート絶縁膜23の製造方法は、第2及び第3の実施の形態における絶縁膜の製造方法により形成する。
次に、ステップ306(S306)において、ゲート絶縁膜23を介したゲート電極22上に、後述する半導体層が形成された場合にチャネルが形成されるように、所定の領域にソース電極24及びドレイン電極25を形成する。
次に、ステップ308(S308)において、半導体層26を形成する。具体的には、ソース電極24とドレイン電極25との間の領域であって、ゲート絶縁膜23を介したゲート電極22上に半導体層26を形成する。尚、半導体層26は、ソース電極24とドレイン電極25との間にチャネルが形成されるように所定の領域に形成される。尚、本実施の形態では、ゲート絶縁膜23は酸化物により構成されていることから、半導体層26についても酸化物半導体材料により形成することにより、隣接するゲート絶縁膜23と半導体層26とは同じ酸化物同士であるため密着性が高くなり、信頼性の高い半導体装置を得ることができる。
次に、ステップ310(S310)において、半導体層26の全面を覆うように保護膜27を形成する。保護膜27は絶縁膜により構成されるものであり、パッシベーション膜としての機能を有するものである。
以上の工程により、本実施の形態における半導体装置として、電界効果型トランジスタが形成される。
本実施の形態における電界効果型トランジスタは、ゲート絶縁膜22がアモルファスであることから、リーク電流が低く、高い比誘電率を示すものである。よって、低電圧による駆動が可能な信頼性の高い電界効果型トランジスタを製造することができる。
また、本実施の形態では電界効果型トランジスタの製造方法を示したが、同時に保持容量等に利用されるキャパシタも作製することが可能であり、その場合、作製した酸化物絶縁膜は、キャパシタ絶縁膜としても利用される。
以上、本発明の実施に係る形態について説明したが、上記内容は、発明の内容を限定するものではない。
次に、本発明における実施例について説明する。
(実施例1)
酸化物絶縁膜形成用インクの製造(1)
2−エチルヘキサン酸マグネシウムトルエン溶液(Mg含量3wt%、STREM12−1260)0.8mLと2−エチルヘキサン酸ランタントルエン溶液(La含量7wt%、和光純薬工業122−03371)2mLを混合し、更にトルエン3mLを加え希釈し、無色透明なマグネシウムランタン酸化物絶縁膜形成用インクを得た。
(実施例2)
酸化物絶縁膜形成用インクの製造(2)
2−エチルヘキサン酸ストロンチウムトルエン溶液(Sr含量2wt%、和光純薬工業195−09561)4.4mLと2−エチルヘキサン酸ランタントルエン溶液(La含量7wt%、和光純薬工業122−03371)2mLを混合し、更にトルエン6mLを加え希釈し、無色透明なストロンチウムランタン酸化物絶縁膜形成用インクを得た。
(実施例3)
酸化物絶縁膜形成用インクの製造(3)
2−エチルヘキサン酸バリウムトルエン溶液(Ba含量8wt%、和光純薬工業021−09471)1mLと2−エチルヘキサン酸ランタントルエン溶液(La含量7wt%、和光純薬工業122−03371)2mLを混合し、更にトルエン3mLを加え希釈し、無色透明なバリウムランタン酸化物絶縁膜形成用インクを得た。
(実施例4)
酸化物絶縁膜形成用インクの製造(4)
2−エチルヘキサン酸カルシウムミネラルスピリット溶液(Ca含量5wt%、ワコーケミカル351−01162)2.4mLと2−エチルヘキサン酸イットリウムトルエン溶液(Y含量8wt%、和光純薬工業258−00301)7.8mLを混合し、更にトルエン10mLを加え希釈し、淡黄色透明なカルシウムイットリウム酸化物絶縁膜形成用インクを得た。
(実施例5)
酸化物絶縁膜形成用インクの製造(5)
トルエン10mLにガリウムアセチルアセトナート(Aldrich393541)0.37mgを溶解後、2−エチルヘキサン酸バリウムトルエン溶液(Ba含量8wt%、和光純薬工業021−09471)1.7mLを加え混合し、無色透明なバリウムガリウム酸化物絶縁膜形成用インクを得た。
(実施例6)
酸化物絶縁膜形成用インクの製造(6)
2−エチルヘキサン酸マグネシウムトルエン溶液(Mg含量3wt%、STREM12−1260)2mLと2−エチルヘキサン酸イットリウムトルエン溶液(Y含量8wt%、和光純薬工業258−00301)11mLとチタニウムn−ブトキシド(Aldrich244112)0.35mLを混合し、更にトルエン15mLを加え希釈し、無色透明なマグネシウムチタンイットリウム酸化物絶縁膜形成用インクを得た。
(実施例7)
酸化物絶縁膜形成用インクの製造(7)
2−エチルヘキサン酸カルシウムミネラルスピリット溶液(Ca含量5wt%、ワコーケミカル351−01162)1.6mLと2-エチルヘキサン酸セリウム2-エチルヘキサン酸溶液(Ce含量12wt%、Alfa40415)1.1mLと2−エチルヘキサン酸ランタントルエン溶液(La含量7wt%、和光純薬工業122−03371)14mLを混合し、更にトルエン15mLを加え希釈し、無色透明なカルシウムセリウムランタン酸化物絶縁膜形成用インクを得た。
(実施例8)
酸化物絶縁膜形成用インクの製造(8)
2−エチルヘキサン酸カルシウムミネラルスピリット溶液(Ca含量5wt%、ワコーケミカル351−01162)1.6mLと2-エチルヘキサン酸セリウム2-エチルヘキサン酸溶液(Ce含量12wt%、Alfa40415)1.1mLと2−エチルヘキサン酸イットリウムトルエン溶液(Y含量8wt%、和光純薬工業258−00301)7.8mLを混合し、更にトルエン10mLを加え希釈し、淡黄色透明なカルシウムセリウムイットリウム酸化物絶縁膜形成用インクを得た。
(実施例9)
酸化物絶縁膜形成用インクの製造(9)
2−エチルヘキサン酸マグネシウムトルエン溶液(Mg含量3wt%、STREM12−1260)1.6mLと2-エチルヘキサン酸セリウム2-エチルヘキサン酸溶液(Ce含量12wt%、Alfa40415)1.1mLと2−エチルヘキサン酸ランタントルエン溶液(La含量7wt%、和光純薬工業122−03371)14mLを混合し、更にトルエン15mLを加え希釈し、無色透明なマグネシウムセリウムランタン酸化物絶縁膜形成用インクを得た。
(実施例10)
酸化物絶縁膜形成用インクの製造(10)
2−エチルヘキサン酸マグネシウムトルエン溶液(Mg含量3wt%、STREM12−1260)1.6mLと2-エチルヘキサン酸セリウム2-エチルヘキサン酸溶液(Ce含量12wt%、Alfa40415)1.1mLと2−エチルヘキサン酸イットリウムトルエン溶液(Y含量8wt%、和光純薬工業258−00301)7.8mLを混合し、更にトルエン10mLを加え希釈し、淡黄色透明なマグネシウムセリウムイットリウム酸化物絶縁膜形成用インクを得た。
(実施例11)
酸化物絶縁膜形成用インクの製造(11)
トルエン20mLにアルミニウムジ(s-ブトキシド)アセト酢酸エステルキレート(Al含量8.4wt%、Alfa89349)0.94mLと、2−エチルヘキサン酸マグネシウムトルエン溶液(Mg含量3wt%、STREM12−1260)5mLと2−エチルヘキサン酸イットリウムトルエン溶液(Y含量8wt%、和光純薬工業258−00301)11mLとを混合し、淡黄色透明なマグネシウムアルミニウムイットリウム酸化物絶縁膜形成用インクを得た。
(実施例12)
酸化物絶縁膜形成用インクの製造(12)
トルエン10mLにネオデカン酸バリウム(Ba含量29wt%、STREM56−7000)0.48gを溶解し、これに2−エチルヘキサン酸ランタントルエン溶液(La含量7wt%、和光純薬工業122−03371)4mLとビス(2−エチルヘキサン酸)酸化ジルコニウムミネラルスピリット溶液(Zr含量12wt%、和光純薬工業269−01116)0.76mLとを混合し、淡黄色透明なバリウムジルコニウムランタン酸化物絶縁膜形成用インクを得た。
(実施例13)
酸化物絶縁膜形成用インクの製造(13)
トルエン10mLにネオデカン酸ストロンチウム(Sr含量20wt%、STREM38−7000)0.43gを溶解し、これに2−エチルヘキサン酸ランタントルエン溶液(La含量7wt%、和光純薬工業122−03371)4mLと2-エチルヘキサン酸ニオブ(IV)2-エチルヘキサン酸溶液(Nb含量11wt%)0.83mLとを混合し、淡黄色透明なストロンチウムニオブランタン酸化物絶縁膜形成用インクを得た。
(実施例14)
酸化物絶縁膜形成用インクの製造(14)
2−エチルヘキサン酸マグネシウムトルエン溶液(Mg含量3wt%、STREM12−1260)2mLと2−エチルヘキサン酸ランタントルエン溶液(La含量7wt%、和光純薬工業122−03371)20mLとタンタルエトキシド(純度99.98%、Aldrich339113)1mLとを、混合し、更にトルエン25mLを加え希釈し、無色透明なマグネシウムタンタルランタン酸化物絶縁膜形成用インクを得た。
(実施例15)
酸化物絶縁膜形成用インクの製造(15)
トルエン10mLにビス(シクロペンタジエニル)ジカルボニルチタン(STREM22−0180)0.23gを溶解し、2−エチルヘキサン酸ストロンチウムトルエン溶液(Sr含量2wt%、和光純薬工業195−09561)11mLと2−エチルヘキサン酸ランタントルエン溶液(La含量7wt%、和光純薬工業122−03371)20mLとを混合し、無色透明なストロンチウムチタンランタン酸化物絶縁膜形成用インクを得た。
(実施例16)
酸化物絶縁膜形成用インクの製造(16)
2−メトキシエタノール15mLに硝酸マグネシウム6水和物(和光純薬工業130−09532)0.77gと硝酸ランタン6水和物(和光純薬工業128−01732)4.3gとハフニウム(IV)ジクロリドオキシド八水和物(STREM93−7207)0.82gとを溶解し、無色透明なマグネシウムハフニウムランタン酸化物絶縁膜形成用インクを得た。
(実施例17)
酸化物絶縁膜形成用インクの製造(17)
ジメチルホルムアミド20mLにマグネシウムアセチルアセトナート2水和物(アルドリッチ68488−07−3)0.52gと硝酸ランタン6水和物(和光純薬工業128−01732)4.3gとを溶解し、エチレングリコール5mLを添加混合し、無色透明なマグネシウムランタン酸化物絶縁膜形成用インクを得た。
(実施例18)
酸化物絶縁体薄膜の製造(1)
シリコン基板上に実施例1で作製した絶縁膜形成用インク0.3mLをスピンコートし(1000rpmで5秒回転させた後、3000rpmで20秒回転させる)、大気中で加熱処理(200℃、300℃、400℃、各1時間)した。この結果、透明なマグネシウムランタン酸化物絶縁体薄膜を得た。
(実施例19)
酸化物絶縁体薄膜の製造(2)
シリコン基板上に実施例2で作製した絶縁膜形成用インク0.3mLをスピンコートし(1000rpmで5秒回転させた後、3000rpmで20秒回転させる)、大気中で加熱処理(200℃、300℃、400℃、各1時間)した。この結果、透明なストロンチウムランタン酸化物絶縁体薄膜を得た。
(実施例20)
酸化物絶縁体薄膜の製造(3)
シリコン基板上に実施例3で作製した絶縁膜形成用インク0.3mLをスピンコートし(1000rpmで5秒回転させた後、3000rpmで20秒回転させる)、大気中で加熱処理(200℃、300℃、400℃、各1時間)した。この結果、透明なバリウムランタン酸化物絶縁体薄膜を得た。
(実施例21)
酸化物絶縁体薄膜の製造(4)
シリコン基板上に実施例4で作製した絶縁膜形成用インク0.3mLをスピンコートし(1000rpmで5秒回転させた後、3000rpmで20秒回転させる)、大気中で加熱処理(200℃、300℃、400℃、各1時間)した。この結果、透明なカルシウムイットリウム酸化物絶縁体薄膜を得た。
(実施例22)
酸化物絶縁体薄膜の製造(5)
シリコン基板上に実施例5で作製した絶縁膜形成用インク0.3mLをスピンコートし(1000rpmで5秒回転させた後、3000rpmで20秒回転させる)、大気中で加熱処理(200℃、300℃、400℃、各1時間)した。この結果、透明なバリウムガリウム酸化物絶縁体薄膜を得た。
(実施例23)
酸化物絶縁体薄膜の製造(6)
シリコン基板上に実施例6で作製した絶縁膜形成用インク0.3mLをスピンコートし(1000rpmで5秒回転させた後、3000rpmで20秒回転させる)、大気中で加熱処理(200℃、300℃、400℃、各1時間)した。この結果、透明なマグネシウムチタンイットリウム酸化物絶縁体薄膜を得た。
(実施例24)
酸化物絶縁体薄膜の製造(7)
シリコン基板上に実施例7で作製した絶縁膜形成用インク0.3mLをスピンコートし(1000rpmで5秒回転させた後、3000rpmで20秒回転させる)、大気中で加熱処理(200℃、300℃、400℃、各1時間)した。この結果、透明なカルシウムセリウムランタン酸化物絶縁体薄膜を得た。
(実施例25)
酸化物絶縁体薄膜の製造(8)
シリコン基板上に実施例8で作製した絶縁膜形成用インク0.3mLをスピンコートし(1000rpmで5秒回転させた後、3000rpmで20秒回転させる)、大気中で加熱処理(200℃、300℃、400℃、各1時間)した。この結果、透明なカルシウムセリウムイットリウム酸化物絶縁体薄膜を得た。
(実施例26)
酸化物絶縁体薄膜の製造(9)
シリコン基板上に実施例9で作製した絶縁膜形成用インク0.3mLをスピンコートし(1000rpmで5秒回転させた後、3000rpmで20秒回転させる)、大気中で加熱処理(200℃、300℃、400℃、各1時間)した。この結果、透明なマグネシウムセリウムランタン酸化物絶縁体薄膜を得た。
(実施例27)
酸化物絶縁体薄膜の製造(10)
シリコン基板上に実施例10で作製した絶縁膜形成用インク0.3mLをスピンコートし(1000rpmで5秒回転させた後、3000rpmで20秒回転させる)、大気中で加熱処理(200℃、300℃、400℃、各1時間)した。この結果、透明なマグネシウムセリウムイットリウム酸化物絶縁体薄膜を得た。
(実施例28)
酸化物絶縁体薄膜の製造(11)
シリコン基板上に実施例11で作製した絶縁膜形成用インク0.3mLをスピンコートし(1000rpmで5秒回転させた後、3000rpmで20秒回転させる)、大気中で加熱処理(200℃、300℃、400℃、各1時間)した。この結果、透明なマグネシウムアルミニウムイットリウム酸化物絶縁体薄膜を得た。
(実施例29)
酸化物絶縁体薄膜の製造(12)
シリコン基板上に実施例12で作製した絶縁膜形成用インク0.3mLをスピンコートし(1000rpmで5秒回転させた後、3000rpmで20秒回転させる)、大気中で加熱処理(200℃、300℃、400℃、各1時間)した。この結果、透明なバリウムジルコニウムランタン酸化物絶縁体薄膜を得た。
(実施例30)
酸化物絶縁体薄膜の製造(13)
シリコン基板上に実施例13で作製した絶縁膜形成用インク0.3mLをスピンコートし(1000rpmで5秒回転させた後、3000rpmで20秒回転させる)、大気中で加熱処理(200℃、300℃、400℃、各1時間)した。この結果、透明なストロンチウムニオブランタン酸化物絶縁体薄膜を得た。
(実施例31)
酸化物絶縁体薄膜の製造(14)
シリコン基板上に実施例14で作製した絶縁膜形成用インク0.3mLをスピンコートし(1000rpmで5秒回転させた後、3000rpmで20秒回転させる)、大気中で加熱処理(200℃、300℃、400℃、各1時間)した。この結果、透明なマグネシウムタンタルランタン酸化物絶縁体薄膜を得た。
(実施例32)
酸化物絶縁体薄膜の製造(15)
シリコン基板上に実施例15で作製した絶縁膜形成用インク0.3mLをスピンコートし(1000rpmで5秒回転させた後、3000rpmで20秒回転させる)、大気中で加熱処理(200℃、300℃、400℃、各1時間)した。この結果、透明なストロンチウムチタンランタン酸化物絶縁体薄膜を得た。
(実施例33)
酸化物絶縁体薄膜の製造(16)
シリコン基板上に実施例16で作製した絶縁膜形成用インク0.3mLをスピンコートし(500rpmで5秒回転させた後、1500rpmで20秒回転させる)、大気中で加熱処理(200℃、300℃、400℃、各1時間)した。この結果、透明なマグネシウムハフニウムランタン酸化物絶縁体薄膜を得た。
(実施例34)
酸化物絶縁体薄膜の製造(17)
シリコン基板上に実施例17で作製した絶縁膜形成用インク0.3mLをスピンコートし(500rpmで5秒回転させた後、1500rpmで20秒回転させる)、大気中で加熱処理(200℃、300℃、400℃、各1時間)した。この結果、透明なマグネシウムランタン酸化物絶縁体薄膜を得た。
(比較例1)
比較例1として、2−エチルヘキサン酸カルシウムミネラルスピリット溶液(Ca含量5wt%、ワコーケミカル351−01162)4mLと2-エチルヘキサン酸セリウム2-エチルヘキサン酸溶液(Ce含量12wt%、Alfa40415)5.4mLを混合し、更にトルエン10mLを加え希釈し、淡黄色透明なカルシウムセリウム酸化物絶縁膜形成用インクを得た。次に、シリコン基板上にこの溶液0.3mLをスピンコートし(1000rpmで5秒回転させた後、3000rpmで20秒回転させる)、大気中で加熱処理(200℃、300℃、400℃、各1時間)した。この結果、いずれの温度においても膜は白濁し透明な薄膜は得ることができず、所望の絶縁体薄膜を製造することはできなかった。
(実施例35)
実施例35は、実施例18において作製した絶縁体薄膜を有するキャパシタの製造方法である。実施例35において製造されるキャパシタの構成を図8に示す。本実施例におけるキャパシタは、無アルカリガラス基板31上に、下部電極32の形成される領域に開口部を有するメタルマスクを用いて、真空蒸着法により膜厚が約100nmのAl膜を成膜することにより下部電極32を形成し、次に、実施例18に記載された方法により膜厚が約354nmのマグネシウムランタン酸化物からなる絶縁体薄膜33を形成し、次に、上部電極34の形成される領域に開口部を有するメタルマスクを用いて、真空蒸着法により膜厚が約100nmのAl膜を成膜することにより上部電極34を形成した。
図9は、本実施例において作製されたキャパシタの比誘電率ε及び誘電損失tanδと印加される電界の周波数との関係を示すものである。図9に示されるように、本実施例において作製されたキャパシタにおける比誘電率εは、100Hzから1MHzまでの領域において6.1以上であり、高い比誘電率を有することが確認された。また、誘電損失tanδの値も100Hzから100kHzまでは、約2%以下と低い値であることが確認された。
(実施例36)
実施例36は、実施例19において作製した絶縁体薄膜を有するキャパシタの製造方法である。尚、実施例36において製造されるキャパシタの構造は図8に示す実施例35と同様の構造のものである。本実施例におけるキャパシタは、無アルカリガラス基板31上に、下部電極32の形成される領域に開口部を有するメタルマスクを用いて、真空蒸着法により膜厚が約100nmのAl膜を成膜することにより下部電極32を形成し、次に、実施例19に記載された方法により膜厚が約180nmのストロンチウムランタン酸化物からなる絶縁体薄膜33を形成し、次に、上部電極34の形成される領域に開口部を有するメタルマスクを用いて、真空蒸着法により膜厚が約100nmのAl膜を成膜することにより上部電極34を形成した。
図10は、本実施例において作製されたキャパシタの比誘電率ε及び誘電損失tanδと印加される電界の周波数との関係を示すものである。図10に示されるように、本実施例において作製されたキャパシタにおける比誘電率εは、100Hzから1MHzまでの領域において9.7以上であり、高い比誘電率を有することが確認された。また、誘電損失tanδの値も100Hzから100kHzまでは、約1%以下と低い値であることが確認された。
(比較例2)
次に、比較例2において作製したキャパシタについて説明する。尚、比較例2において製造されるキャパシタの構造は図8に示す実施例35と同様の構造のものである。比較例2におけるキャパシタは、無アルカリガラス基板上31上に、下部電極32の形成される領域に開口部を有するメタルマスクを用いて、真空蒸着法により膜厚が約100nmのAl膜を成膜することにより下部電極32を形成し、次に、RFマグネトロンスパッタにより膜厚が約285nmのSiO膜を成膜することにより絶縁体薄膜33を形成し、次に、上部電極34の形成される領域に開口部を有するメタルマスクを用いて、真空蒸着法により膜厚が約100nmのAl膜を成膜することにより上部電極34を形成する。
図11は、比較例2において作製されたキャパシタの比誘電率ε及び誘電損失tanδと印加される電界の周波数との関係を示すものである。図11に示されるように、作製されたキャパシタにおける誘電損失tanδの値は250kHzまでは、約1%以下で低い値であるが、比誘電率εは、100Hzから1MHzまでの領域において約3.9であり、実施例35及び実施例36と比較して低い値であった。
(実施例37)
実施例37は、半導体装置の製造方法であり、具体的には、第4の実施の形態における半導体装置である。本実施例について、図2に基づき説明する。本実施例における電界効果型トランジスタでは、基板11となるp型Si基板上に、実施例18に示す方法により膜厚が約200nmのゲート絶縁膜12を形成した。次に、DCマグネトロンスパッタにより、半導体層13となるMgIn膜を室温成膜した。スパッタ雰囲気はアルゴンと酸素の混合とし、膜厚は100nm、メタルマスクを用いて成膜することにより所望の領域に形成した。更にメタルマスクを介して真空蒸着によりアルミニウム膜を100nm成膜し、ソース電極45及びドレイン電極46を形成した。チャネル長は50μm、チャネル幅Wは2000μmである。最後に、大気中にて300℃1時間の熱処理を行った。これにより本実施例における電界効果型トランジスタを作製した。
(比較例3)
次に、比較例3における電界効果型トランジスタについて説明する。比較例3における電界効果型トランジスタは、実施例37において用いた基板と同様のp型Si基板を用いて、基板表面を熱酸化することによりゲート絶縁膜を形成した。その後、半導体層、ソース電極及びドレイン電極を、実施例37と同様の方法により形成し、最後に、大気中にて300℃で1時間熱処理を行い、本比較例における電界効果型トランジスタを作製した。
(実施例37と比較例3)
図12に、実施例37において作製された電界効果型トランジスタと、比較例3において作製された電界効果型トランジスタとにおいて、ソース・ドレイン間電圧Vを20Vとした場合におけるゲート電圧Vとソース・ドレイン間電流IDSとの関係を示す。図12に示されるように、実施例20において作製された電界効果型トランジスタと比較例3において作製された電界効果型トランジスタはともに、オン/オフ比が6桁以上であり、スイッチング特性が良好で、ノーマリーオフの良好なTFT特性が得られている。また、実施例37において作製された電界効果型トランジスタは、比較例3において作製された電界効果型トランジスタに比べて2倍以上のオン電流を得ることができた。
(実施例38)
実施例38は、半導体装置の製造方法であり、本実施例について、図13に基づき説明する。本実施例における電界効果型トランジスタは、無アルカリガラスからなる基板41上に、メタルマスクを介しゲート電極42として真空蒸着によりAl膜を100nm形成し、更に、実施例19と同様の方法で膜厚230nmのゲート絶縁膜43を形成した。次に、DCマグネトロンスパッタにより、半導体層44となるMgIn膜を室温成膜した。スパッタ雰囲気はアルゴンと酸素の混合とし、膜厚は100nm、メタルマスクを用いて成膜することにより所望の領域に形成した。更にメタルマスクを介して真空蒸着によりアルミニウム膜を100nm成膜し、ソース電極45及びドレイン電極46を形成した。チャネル長は50μm、チャネル幅Wは400μmである。最後に、大気中にて300℃1時間の熱処理を行った。これにより本実施例における電界効果型トランジスタを作製した。
(比較例4)
次に、比較例4における電界効果型トランジスタについて、図13に基づき説明する。実施例38と比較例4における電界効果型トランジスタは、ゲート絶縁層43の作製方法のみが異なっており、その他の層に関しては、まったく同様の作製方法・材料によって作製した。
実施例38と同様の方法にて基板41上にゲート電極42を形成した後、RFマグネトロンスパッタ法により、SiOを200nm成膜し、ゲート絶縁層43を形成した。その後、実施例38と同様の方法にて、半導体層44、ソース電極45、ドレイン電極46を形成し、最後に、実施例38と同様に大気中にて300℃で1時間熱処理を行い、本比較例における電界効果型トランジスタを作製した。
(実施例38と比較例4)
図14に、実施例38において作製された電界効果型トランジスタと、比較例4において作製された電界効果型トランジスタとにおいて、ソース・ドレイン間電圧Vを20Vとした場合におけるゲート電圧Vとソース・ドレイン間電流IDSとの関係を示す。図14に示されるように、実施例38において作製された電界効果型トランジスタと比較例4において作製された電界効果型トランジスタはともに、オン/オフ比が8桁以上であり、スイッチング特性が良好なTFT特性が得られている。また、実施例38において作製された電界効果型トランジスタは、比較例4において作製された電界効果型トランジスタに比べて2倍以上のオン電流を得ることができた。
以上説明したように、本発明の絶縁膜形成用インクとこれを使用した絶縁膜製造方法によれば、低リーク電流で高い比誘電率を有する酸化物絶縁膜を安定的に低コストで提供することができる。また、本発明の半導体装置の製造方法によれば、信頼性が高く、高性能の電界効果型トランジスタに代表される半導体装置を低コストで提供できる。
11 半導体基板
12 ゲート絶縁膜
13 半導体層(チャネル)
14 ソース電極
15 ドレイン電極
16 ゲート電極
特開2001−319927号公報 特開2002−367980号公報 特開2004−241751号公報 特開2007−165724号公報 特開2008−16807号公報 特開2008−91904号公報

Claims (9)

  1. 酸化物絶縁膜の製造方法において、
    1または2以上のアルカリ土類金属元素と、
    Ga、Sc、Y、及びランタノイド(Ceを除く)のうち1または2以上の金属元素と、
    が溶液に含まれることを特徴とする絶縁膜形成用インク、
    を基板上に塗布する塗布工程と、
    前記塗布された絶縁膜形成用インクを熱処理することにより、金属酸化物からなる絶縁膜にする熱処理工程と、
    を有し、
    前記熱処理工程における温度は、前記絶縁膜がアモルファス状態を維持することができる温度であることを特徴とする絶縁膜の製造方法。
  2. 前記絶縁膜形成用インクには、更に、Al、Ti、Zr、Hf、Ce、Nb、Taのうち1または2以上の金属元素が含まれていることを特徴とする請求項に記載の絶縁膜の製造方法。
  3. 前記絶縁膜形成用インクが、前記金属の金属有機酸塩および有機金属錯体の少なくとも一つを、含むことを特徴とする請求項またはに記載の絶縁膜の製造方法。
  4. 前記金属有機酸塩が、置換若しくは無置換のカルボン酸塩であることを特徴とする請求項に記載の絶縁膜の製造方法。
  5. 前記有機金属錯体が、アセチルアセトナート誘導体、置換若しくは無置換のフェニル基、或いは置換若しくは無置換のアルコキシ基を含むことを特徴とする請求項に記載の絶縁膜の製造方法。
  6. 前記有機金属錯体が、カルボニル基、置換若しくは無置換のアルキル基、置換若しくは無置換のシクロジエニル基を含むことを特徴とする請求項に記載の絶縁膜の製造方法。
  7. 前記絶縁膜形成用インクが、前記金属の無機塩を含むことを特徴とする請求項またはに記載の絶縁膜の製造方法。
  8. 半導体基板と;
    前記半導体基板上に形成されたソース電極、ドレイン電極、及びゲート電極と;
    前記ゲート電極に所定の電圧を印加することによりソース電極とドレイン電極との間にチャネルが形成される半導体層と;
    前記ゲート電極と前記半導体層の間にゲート絶縁層と;
    を備える半導体装置の製造方法であって、
    前記ゲート絶縁層は、請求項からのいずれかに記載の絶縁膜の製造方法により形成されていることを特徴とする半導体装置の製造方法。
  9. 絶縁性基板と;
    ゲート電圧を印加するためのゲート電極と;
    電流を取り出すためのソース電極及びドレイン電極と;
    前記ソース電極及びドレイン電極に隣接して設けられた半導体層と;
    前記ゲート電極と前記半導体層との間に設けられたゲート絶縁層と;
    を備える半導体装置の製造方法であって、
    前記ゲート絶縁層は、請求項からのいずれかに記載の絶縁膜の製造方法により形成されていることを特徴とする半導体装置の製造方法。
JP2010271980A 2009-12-25 2010-12-06 絶縁膜の製造方法及び半導体装置の製造方法 Active JP5899615B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2010271980A JP5899615B2 (ja) 2010-03-18 2010-12-06 絶縁膜の製造方法及び半導体装置の製造方法
CN201080064709.8A CN102782858B (zh) 2009-12-25 2010-12-22 场效应晶体管、半导体存储器、显示元件、图像显示设备和系统
CN201510559715.5A CN105097952B (zh) 2009-12-25 2010-12-22 绝缘膜形成墨水、绝缘膜制造方法和半导体制造方法
PCT/JP2010/073846 WO2011078398A1 (en) 2009-12-25 2010-12-22 Field-effect transistor, semiconductor memory, display element, image display device, and system
EP10839622.7A EP2517255B1 (en) 2009-12-25 2010-12-22 Field-effect transistor, semiconductor memory, display element, image display device, and system
US13/515,463 US10020374B2 (en) 2009-12-25 2010-12-22 Field-effect transistor, semiconductor memory display element, image display device, and system
KR1020127016002A KR101393265B1 (ko) 2009-12-25 2010-12-22 전계효과 트랜지스터, 반도체 메모리, 표시 소자, 화상 표시 장치, 및 시스템
TW099145561A TWI495103B (zh) 2009-12-25 2010-12-23 場效應電晶體、半導體記憶體、顯示元件、影像顯示裝置以及系統
TW103113600A TWI509793B (zh) 2009-12-25 2010-12-23 形成氧化絕緣膜的絕緣膜形成油墨以及製造該絕緣膜和半導體裝置的方法
US16/029,301 US11271085B2 (en) 2009-12-25 2018-07-06 Field-effect transistor having amorphous composite metal oxide insulation film, semiconductor memory, display element, image display device, and system

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010062244 2010-03-18
JP2010062244 2010-03-18
JP2010271980A JP5899615B2 (ja) 2010-03-18 2010-12-06 絶縁膜の製造方法及び半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016042975A Division JP6264387B2 (ja) 2010-03-18 2016-03-07 酸化物絶縁膜形成用インク

Publications (2)

Publication Number Publication Date
JP2011216845A JP2011216845A (ja) 2011-10-27
JP5899615B2 true JP5899615B2 (ja) 2016-04-06

Family

ID=44946253

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2010271980A Active JP5899615B2 (ja) 2009-12-25 2010-12-06 絶縁膜の製造方法及び半導体装置の製造方法
JP2016042975A Active JP6264387B2 (ja) 2010-03-18 2016-03-07 酸化物絶縁膜形成用インク
JP2017243633A Active JP6562068B2 (ja) 2010-03-18 2017-12-20 電界効果型トランジスタ
JP2019135120A Active JP6801750B2 (ja) 2010-03-18 2019-07-23 酸化物絶縁膜及び光電変換素子
JP2020196012A Active JP7047888B2 (ja) 2010-03-18 2020-11-26 酸化物絶縁膜形成用インク

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2016042975A Active JP6264387B2 (ja) 2010-03-18 2016-03-07 酸化物絶縁膜形成用インク
JP2017243633A Active JP6562068B2 (ja) 2010-03-18 2017-12-20 電界効果型トランジスタ
JP2019135120A Active JP6801750B2 (ja) 2010-03-18 2019-07-23 酸化物絶縁膜及び光電変換素子
JP2020196012A Active JP7047888B2 (ja) 2010-03-18 2020-11-26 酸化物絶縁膜形成用インク

Country Status (1)

Country Link
JP (5) JP5899615B2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5496995B2 (ja) * 2011-12-22 2014-05-21 独立行政法人科学技術振興機構 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR20140117399A (ko) * 2012-01-06 2014-10-07 히타치가세이가부시끼가이샤 패시베이션막 형성용 조성물, 패시베이션막이 있는 반도체 기판과 그 제조 방법, 및 태양전지 소자와 그 제조 방법
TWI613835B (zh) * 2012-01-06 2018-02-01 日商日立化成股份有限公司 鈍化膜形成用組成物
US20150179829A1 (en) * 2012-07-12 2015-06-25 Hitachi Chemical Company, Ltd. Composition for forming passivation layer, semiconductor substrate with passivation layer, method of producing semiconductor substrate with passivation layer, photovoltaic cell element, method of producing photovoltaic cell element and photovoltaic cell
CN104428901B (zh) * 2012-07-12 2017-11-03 日立化成株式会社 太阳能电池元件及其制造方法
JPWO2014014108A1 (ja) * 2012-07-19 2016-07-07 日立化成株式会社 パッシベーション層形成用組成物、パッシベーション層付半導体基板、パッシベーション層付半導体基板の製造方法、太陽電池素子、太陽電池素子の製造方法及び太陽電池
JP6176249B2 (ja) * 2012-07-19 2017-08-09 日立化成株式会社 パッシベーション層付半導体基板及びその製造方法
KR20150036454A (ko) * 2012-07-19 2015-04-07 히타치가세이가부시끼가이샤 패시베이션층 형성용 조성물, 패시베이션층이 형성된 반도체 기판, 패시베이션층이 형성된 반도체 기판의 제조 방법, 태양 전지 소자, 태양 전지 소자의 제조 방법 및 태양 전지
TW201408676A (zh) * 2012-07-19 2014-03-01 Hitachi Chemical Co Ltd 鈍化層形成用組成物、帶有鈍化層的半導體基板、帶有鈍化層的半導體基板的製造方法、太陽電池元件、太陽電池元件的製造方法及太陽電池
JP6330661B2 (ja) * 2012-07-19 2018-05-30 日立化成株式会社 パッシベーション層形成用組成物、パッシベーション層付半導体基板及びその製造方法、並びに太陽電池素子及びその製造方法
TW201412758A (zh) * 2012-07-19 2014-04-01 Hitachi Chemical Co Ltd 鈍化層形成用組成物、帶有鈍化層的半導體基板、帶有鈍化層的半導體基板的製造方法、太陽電池元件、太陽電池元件的製造方法以及太陽電池
JP2014072436A (ja) * 2012-09-28 2014-04-21 Hitachi Chemical Co Ltd 半導体基板パッシベーション膜形成用組成物、パッシベーション膜付半導体基板及びその製造方法、並びに太陽電池素子及びその製造方法
JP2014072437A (ja) * 2012-09-28 2014-04-21 Hitachi Chemical Co Ltd 半導体基板パッシベーション膜形成用組成物、パッシベーション膜付半導体基板及びその製造方法、並びに太陽電池素子及びその製造方法
US9263531B2 (en) * 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
JP6015389B2 (ja) 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US9590109B2 (en) * 2013-08-30 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6642657B2 (ja) * 2013-10-30 2020-02-12 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6394171B2 (ja) 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6582655B2 (ja) * 2015-07-14 2019-10-02 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6794706B2 (ja) * 2015-10-23 2020-12-02 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6607013B2 (ja) * 2015-12-08 2019-11-20 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6862805B2 (ja) * 2015-12-08 2021-04-21 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6676990B2 (ja) * 2016-02-01 2020-04-08 株式会社リコー 電界効果型トランジスタの製造方法
CN108496243A (zh) * 2016-02-01 2018-09-04 株式会社理光 场效应晶体管、其制造方法、显示元件、显示设备和系统
JP6701835B2 (ja) * 2016-03-11 2020-05-27 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
EP3432349A4 (en) 2016-03-18 2019-03-20 Ricoh Company, Ltd. METHOD FOR PRODUCING A FIELD EFFECT TRANSISTOR
JP6855848B2 (ja) * 2016-03-18 2021-04-07 株式会社リコー 電界効果型トランジスタの製造方法、揮発性半導体メモリ素子の製造方法、不揮発性半導体メモリ素子の製造方法、表示素子の製造方法、画像表示装置の製造方法、システムの製造方法
WO2018074607A1 (ja) * 2016-10-21 2018-04-26 凸版印刷株式会社 薄膜トランジスタおよびその製造方法、ならびに薄膜トランジスタ用ゲート絶縁膜形成溶液
KR102260807B1 (ko) * 2016-11-30 2021-06-07 가부시키가이샤 리코 산화물 또는 산질화물 절연체 막 형성용 도포액, 산화물 또는 산질화물 절연체 막, 전계 효과형 트랜지스터 및 이들의 제조 방법
JP6848405B2 (ja) * 2016-12-07 2021-03-24 株式会社リコー 電界効果型トランジスタの製造方法
JP2019021917A (ja) * 2017-07-11 2019-02-07 株式会社リコー 半導体装置の製造方法
JP2020025069A (ja) * 2018-03-19 2020-02-13 株式会社リコー 酸化物形成用塗布液、酸化物膜の製造方法、及び電界効果型トランジスタの製造方法
JP2019179861A (ja) * 2018-03-30 2019-10-17 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP7305933B2 (ja) 2018-07-23 2023-07-11 株式会社リコー 金属酸化物膜形成用塗布液、酸化物絶縁体膜、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5422168A (en) * 1977-07-20 1979-02-19 Toshiba Corp Glass coating method for semiconductor element
JPS57169246A (en) * 1981-04-10 1982-10-18 Nec Corp Dielectric epitaxial film material
JPH05211356A (ja) * 1991-10-08 1993-08-20 Fuji Electric Co Ltd 平面型酸化物超電導薄膜ジョセフソン素子の作製方法
US5614018A (en) * 1991-12-13 1997-03-25 Symetrix Corporation Integrated circuit capacitors and process for making the same
US6174564B1 (en) * 1991-12-13 2001-01-16 Symetrix Corporation Method of making metal polyoxyalkylated precursor solutions
JPH05286702A (ja) * 1992-02-12 1993-11-02 Idemitsu Kosan Co Ltd ペロブスカイト型酸化物薄膜及びペロブスカイト類似型酸化物薄膜並びにそれらの製造方法
US5955754A (en) * 1992-10-23 1999-09-21 Symetrix Corporation Integrated circuits having mixed layered superlattice materials and precursor solutions for use in a process of making the same
JP3186381B2 (ja) * 1993-11-04 2001-07-11 富士ゼロックス株式会社 配向性導電性薄膜の作製方法
AU4600696A (en) * 1995-02-01 1996-08-21 Research Corporation Technologies, Inc. Uncooled ybacuo thin film infrared detector
JPH08290903A (ja) * 1995-04-17 1996-11-05 Sumitomo Chem Co Ltd 薄膜状誘電体およびその製造方法
KR0163747B1 (ko) * 1995-12-18 1998-12-01 양승택 산화물 고온초전도박막/비 초전도박막의 층상구조로 구성된 a-축 수직배향 초전도접합의 제조방법
JPH10209512A (ja) * 1997-01-21 1998-08-07 Matsushita Electric Ind Co Ltd 誘電体薄膜及び金属薄膜の形成方法と形成装置
US6236076B1 (en) * 1999-04-29 2001-05-22 Symetrix Corporation Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material
US6238734B1 (en) * 1999-07-08 2001-05-29 Air Products And Chemicals, Inc. Liquid precursor mixtures for deposition of multicomponent metal containing materials
US6537613B1 (en) * 2000-04-10 2003-03-25 Air Products And Chemicals, Inc. Process for metal metalloid oxides and nitrides with compositional gradients
KR100362834B1 (ko) * 2000-05-02 2002-11-29 삼성전자 주식회사 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치
JP3875477B2 (ja) * 2000-09-25 2007-01-31 株式会社東芝 半導体素子
JP2002097018A (ja) * 2000-09-26 2002-04-02 Japan Carlit Co Ltd:The 金属酸化物薄膜及びその形成方法
KR100436495B1 (ko) * 2001-06-07 2004-06-22 삼성전자주식회사 스핀온글래스 조성물을 이용한 반도체 장치의 산화실리콘막 형성방법 및 이를 이용한 반도체 장치의 소자분리 방법
DE10064134A1 (de) * 2000-12-19 2002-06-27 Bsh Bosch Siemens Hausgeraete Verfahren zum Veredeln von metallischen Oberflächen zur Vermeidung von thermischen Anlauf-Farben
JP4895430B2 (ja) * 2001-03-22 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2003017687A (ja) * 2001-06-29 2003-01-17 Hitachi Ltd 半導体装置
JP3637325B2 (ja) * 2002-03-27 2005-04-13 株式会社東芝 電界効果トランジスタ
JP4308485B2 (ja) * 2002-07-08 2009-08-05 パナソニック株式会社 容量素子の製造方法
JP3873125B2 (ja) * 2003-05-16 2007-01-24 国立大学法人名古屋大学 強誘電体薄膜の作製方法、及び強誘電体薄膜
JP4216707B2 (ja) * 2003-12-25 2009-01-28 株式会社東芝 半導体装置の製造方法
ATE529901T1 (de) * 2004-02-27 2011-11-15 Canon Kk Piezoelektrischer dünnfilm, verfahren zur herstellung eines piezoelektrischen dünnfilms, piezoelektrisches element und inkjet- aufzeichnungskopf
GB0414617D0 (en) * 2004-06-30 2004-08-04 Koninkl Philips Electronics Nv Active matrix array devices having flexible substrates
FR2876497B1 (fr) * 2004-10-13 2007-03-23 Commissariat Energie Atomique Revetement a base de mgo pour l'isolation electrique de substrats semi-conducteurs et procede de fabrication
JP2007005028A (ja) * 2005-06-21 2007-01-11 Tokyo Ohka Kogyo Co Ltd Bi系誘電体薄膜形成用組成物およびBi系誘電体薄膜
WO2007007561A1 (ja) * 2005-07-11 2007-01-18 Tokyo Ohka Kogyo Co., Ltd. 常誘電体薄膜形成用組成物、常誘電体薄膜および誘電体メモリ
JP2007115807A (ja) * 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP4634923B2 (ja) * 2005-12-15 2011-02-16 株式会社東芝 絶縁膜の製造方法、トランジスタの製造方法及び電子デバイスの製造方法
JP5000290B2 (ja) * 2006-01-31 2012-08-15 出光興産株式会社 Tft基板及びtft基板の製造方法
JP4706544B2 (ja) * 2006-04-14 2011-06-22 Jsr株式会社 アルミナ膜形成方法
KR101287211B1 (ko) * 2006-06-30 2013-07-16 엘지디스플레이 주식회사 박막트랜지스터의 제조방법 및 이를 이용한 tft 어레이기판의 제조방법
KR101243809B1 (ko) * 2006-06-30 2013-03-18 엘지디스플레이 주식회사 박막트랜지스터의 제조방법 및 이를 이용한 tft 어레이기판의 제조방법
US7989361B2 (en) * 2006-09-30 2011-08-02 Samsung Electronics Co., Ltd. Composition for dielectric thin film, metal oxide dielectric thin film using the same and preparation method thereof
JP5679622B2 (ja) * 2008-01-31 2015-03-04 株式会社東芝 絶縁膜、およびこれを用いた半導体装置
JP2009224737A (ja) * 2008-03-19 2009-10-01 Fujifilm Corp 酸化ガリウムを主成分とする金属酸化物からなる絶縁膜およびその製造方法
KR20100023151A (ko) * 2008-08-21 2010-03-04 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그 제조방법
JP2010056454A (ja) * 2008-08-29 2010-03-11 Tdk Corp 金属酸化物層の製造方法
WO2011089647A1 (ja) * 2010-01-22 2011-07-28 株式会社 東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2018056592A (ja) 2018-04-05
JP2016146495A (ja) 2016-08-12
JP6562068B2 (ja) 2019-08-21
JP2019176195A (ja) 2019-10-10
JP2021036616A (ja) 2021-03-04
JP6264387B2 (ja) 2018-01-24
JP7047888B2 (ja) 2022-04-05
JP2011216845A (ja) 2011-10-27
JP6801750B2 (ja) 2020-12-16

Similar Documents

Publication Publication Date Title
JP6562068B2 (ja) 電界効果型トランジスタ
US11271085B2 (en) Field-effect transistor having amorphous composite metal oxide insulation film, semiconductor memory, display element, image display device, and system
US10818705B2 (en) Method for manufacturing a field effect transistor, method for manufacturing a volatile semiconductor memory element, method for manufacturing a non-volatile semiconductor memory element, method for manufacturing a display element, method for manufacturing an image display device, and method for manufacturing a system
US10699632B2 (en) Field-effect transistor having dual gate oxide insulating layers, display element, image display device, and system
JP6701835B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
TWI783191B (zh) 製造場效電晶體的方法、製造揮發性半導體記憶元件的方法、製造非揮發性半導體記憶元件的方法、製造顯示元件的方法、製造影像顯示裝置的方法及製造系統的方法
TW201407790A (zh) 薄膜電晶體及其製造方法及包含其之顯示裝置
CN101084581A (zh) 具有超顺电性栅极绝缘体的半导体器件
JP6848405B2 (ja) 電界効果型トランジスタの製造方法
KR20110106225A (ko) 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 표시장치
KR102000829B1 (ko) 고유전체 절연 박막을 포함하는 박막 트랜지스터 및 이의 제조 방법
KR20120064970A (ko) 저온 액상기반의 산화물 반도체 박막의 제조 방법 및 그를 포함하는 박막 트랜지스터
KR20200069472A (ko) 산화물 반도체 박막 트랜지스터
JP2005327793A (ja) 有機電界効果トランジスタおよびその製造方法
JP6862805B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
Vishwas SOLUTION PROCESSED PEROVSKITE OXIDES FOR METAL OXIDE THIN FILM TRANSISTOR FABRICATION
Kumar et al. On the capacitance–voltage characteristics of Al/BaTiO3/GaN MFS structures
KR20210000687A (ko) 네거티브 커패시턴스 트랜지스터 및 그 제조 방법
KR101499510B1 (ko) 저온 용액공정용 투명 유전체 박막 형성용 코팅액 및 상기 코팅액에 의해 형성한 박막을 구비한 투명 무기 박막 트랜지스터
JP2018148145A (ja) 電界効果型トランジスタ、表示素子、表示装置、システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160222

R151 Written notification of patent or utility model registration

Ref document number: 5899615

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151