TWI509793B - 形成氧化絕緣膜的絕緣膜形成油墨以及製造該絕緣膜和半導體裝置的方法 - Google Patents

形成氧化絕緣膜的絕緣膜形成油墨以及製造該絕緣膜和半導體裝置的方法 Download PDF

Info

Publication number
TWI509793B
TWI509793B TW103113600A TW103113600A TWI509793B TW I509793 B TWI509793 B TW I509793B TW 103113600 A TW103113600 A TW 103113600A TW 103113600 A TW103113600 A TW 103113600A TW I509793 B TWI509793 B TW I509793B
Authority
TW
Taiwan
Prior art keywords
insulating film
electrode
film
layer
gate
Prior art date
Application number
TW103113600A
Other languages
English (en)
Other versions
TW201431066A (zh
Inventor
Yuji Sone
Naoyuki Ueda
Yuki Nakamura
Yukiko Abe
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2010270240A external-priority patent/JP5633346B2/ja
Priority claimed from JP2010271980A external-priority patent/JP5899615B2/ja
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of TW201431066A publication Critical patent/TW201431066A/zh
Application granted granted Critical
Publication of TWI509793B publication Critical patent/TWI509793B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/163—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor
    • G02F2001/1635—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor the pixel comprises active switching elements, e.g. TFT
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

形成氧化絕緣膜的絕緣膜形成油墨以及製造該絕緣膜和半導體裝置的 方法
本發明涉及一種場效應電晶體、半導體記憶體、顯示元件、影像顯示裝置以及系統，並且尤其涉及一種具有由介電氧化物所製成之絕緣薄膜的場效應電晶體，以及半導體記憶體、顯示元件、影像顯示裝置以及包括該場效應電晶體的系統。
場效應電晶體(field-effect transistor,FET)是一種半導體裝置，藉由施加電壓至閘極電極而控制源極電極和汲極電極之間的電流，依靠通道的電場以提供閘極用於電子或電洞的流動。
FET由於其特性而用作切換元件以及放大元件。由於FET顯示出較小閘極電流並具有平坦輪廓，相較於雙極電晶體其可易於製造或整合。因此，現在FET在電子裝置中使用之積體電路中是不可或缺的元件。
有包括FET的電子裝置，其基本結構係金屬絕緣體半導體(Metal Insulator Semiconductor,MIS)結構。裝置的示例係切換元件、記憶體、邏輯電路；其他示例係大型積體電路(Large Scale Integrated Circuit,LSI)以及主動矩陣薄膜電晶體(Active Matrix Thin Film Transistor,AM-TFT)，其係由上述元件整合而形成。在FET中，矽氧化物、氮氧化物以及氮化物已長期用作閘極絕緣薄膜和電容絕緣薄膜。這些矽化合物的絕緣薄膜不但是良好的絕緣薄膜，而且與MIS製程具有高度親和性。
然而，近年來至今，存在對更高度整合和消耗更少能量之電子裝置的需求。因此，已提出如絕緣薄膜的使用技術，所謂具有顯著高於SiO2 的相對介電常數的高介電係數(high-k)絕緣薄膜。
例如，在具有小於或等於0.1μm之閘極長度的微觀金屬氧化物半導體(Metal Oxide Semiconductor,MOS)裝置中，當FET的閘極絕緣層由SiO2 製成時，根據比例規律薄膜厚度需要小於或等於2nm。然而，在這種情況中，由隧道電流所引起的閘極洩漏電流成為一個大問題。減小閘極洩漏電流的一個方法是藉由使用高介電係數絕緣薄膜作為閘極絕緣層而增加閘極絕緣層的厚度。
揮發性或非揮發性半導體記憶體係使用場效應電晶體之半導體裝置的一個示例。
在揮發性記憶體中，場效應電晶體的汲極電極和電容是串聯連接的。藉由使用高介電係數絕緣薄膜，可減少功率消耗並且高度整合是可行的。目前，電容的介電層主要由SiO2 /SiNx /SiO2 的層疊層所製成。因此，對於具有更高相對介電常數的絕緣薄膜存在進一步需求。
在非揮發性半導體記憶體中可減少寫入/清除電壓，包括第一閘極絕緣層，即提供在半導體層和浮動閘極電極之間的絕緣薄膜，以及第二閘極絕緣層，即提供在浮動閘極電極和控制閘極電極之間的絕緣薄膜。具體而言，藉由使用高介電係數絕緣薄膜作為非揮發性半導體記憶體的第二閘極絕緣薄膜，可減少寫入/清除電壓因此增加耦合比。目前，第二閘極絕緣層主要由SiO2 /SiNx /SiO2 的層疊層所製成。因此，對具有更高相對介電常數的絕緣薄膜存在進一步需求。
在顯示器中使用的AM-TFT中，如果高介電係數絕緣薄膜用在閘極絕緣薄膜中，則藉由低閘極電壓可獲得高飽和電流並可控制ON/OFF操作，從而可減少功率消耗。
典型地，作為高介電係數絕緣薄膜的材料，已討論了金屬如Hf、Zr、Al、Y和Ta的金屬氧化物。具體示例為HfO2 、ZrO2 、Al2 O3 、Y2 O3 、Ta2 O5 ；這些元素的矽酸鹽(HfSiO、ZrSiO)；這些元素的鋁酸鹽(HfAlO、ZrAlO)，以及這些元素的氮化物(HfON、ZrON、HfSiON、ZrSiON、HfAlON、ZrAlON)。
同時，已討論了關於鐵電記憶體材料、鈣鈦礦結構和相關的物質。鈣鈦礦結構表示為ABO3 ，典型地為二價金屬離子(A位置)和四價金 屬離子(B位置)的混合，或者對應於A位置和B位置二者的三價金屬離子的混合。示例為SrTiO3 、BaZrO3 、CaSnO3 和LaAlO3 。此外，存在許多晶體其中B位置由二種離子佔據，如SrBi0.5 Ta0.5 O3 和BaSc0.5 Nb0.5 O3 。
此外，存在一系列稱作層狀鈣鈦礦結構的晶體。這表示為(AO)m (BO2 )n ，其中層疊了m層的AO層和n層的BO2 層。例如，關於SrTiO3 (m=n=1)的基本結構，有Sr2 TiO4 、Sr3 Ti2 O7 和Sr4 Ti3 O10 。依據這種晶體結構，可改變A離子和B離子的組成比率。因此，可出現各種晶體群組，包括B位置離子的混合。在本申請案中，「鈣鈦礦結構相關的晶體」意指具有鈣鈦礦結構或層狀鈣鈦礦結構的晶體。
附帶地，當多晶材料用作閘極絕緣層時，大洩漏電流流動在晶粒邊界的介面。因此，削弱了閘極絕緣薄膜的功能。此外，當晶體系統具有各向異性時，由於介電常數各向異性而導致電晶體的性質可能變得不規律。
專利文獻1和2揭露了在閘極絕緣層中減少洩漏電流的方法，藉由使用由高介電常數矽酸鹽所製成之非晶矽絕緣薄膜作為閘極絕緣層。
專利文獻3揭露了在閘極絕緣層中減少洩漏電流的方法，藉由使用主要由具有焦綠石結構的A2 B2 O7 所製成之非晶矽絕緣薄膜作為閘極絕緣層。
專利文獻4、5和6揭露了在閘極絕緣層中減少洩漏電流的方法，藉由使用包括高介電常數薄膜的層疊薄膜作為閘極絕緣層。專利文獻7揭露了在閘極絕緣層中減少洩漏電流的方法，藉由在基板上形成磊晶生長的高介電常數薄膜，並且執行加熱製程，從而一起混合基板中的元素和閘極絕緣薄膜中的金屬氧化物元素。
此外，專利文獻8揭露了一種TFT裝置，其中包括具有高介電常數的無機氧化物薄膜和有機聚合物薄膜的層壓薄膜用作閘極絕緣層。
然而，在專利文獻1和2中所揭露之絕緣薄膜的問題是，相對介電常數不能充分增加，因為絕緣薄膜具有大量SiO2 成分。
在專利文獻3中所揭露的材料，閘極絕緣層包括結晶相。因此，非晶相形成在極其有限之製程條件的區域中。所以，製造過程中存在問題。
在專利文獻4至8中所揭露之方法的問題是製造過程複雜且製造成本高。
因此，需要場效應電晶體、半導體記憶體、顯示元件、影像顯示裝置、以及系統，包括由簡單方法且以低成本所形成之具有高相對介電常數以及少量洩漏電流的絕緣薄膜。
專利文獻1：日本公開專利申請第H11-135774號。
專利文獻2：日本專利第3637325號。
專利文獻3：日本公開專利申請第2002-270828號。
專利文獻4：日本公開專利申請第2002-134737號。
專利文獻5：日本專利第3773448號。
專利文獻6：日本公開專利申請第2003-258243號。
專利文獻7：日本專利第3831764號。
專利文獻8：日本公開專利申請第2008-16807號。
專利文獻9：日本公開專利申請第2001-319927號。
專利文獻10：日本公開專利申請第2002-367980號。
專利文獻11：日本公開專利申請第2004-241751號。
專利文獻12：日本公開專利申請第2007-165724號。
專利文獻13：日本公開專利申請第2008-91904號。
本發明的特徵係提供一種半導體裝置、影像顯示裝置、系統、絕緣薄膜形成油墨、製造絕緣薄膜形成油墨的方法、以及製造半導體裝置的方法，本發明解決或減少了由現有技術的限制和缺陷所導致的一個或多個問題。
本發明的一方面提供了一種場效應電晶體，包括一基板；一源極電極、一汲極電極、和一閘極電極，其等係形成在該基板上；一半導體層，藉由該半導體層，當一預定電壓施加至該閘極電極時，一通道形成 在該源極電極和該汲極電極之間；以及一閘極絕緣層，提供在該閘極電極和該半導體層之間，其中該閘極絕緣層係由包括一或二或更多鹼土金屬元素以及選自鎵、鈧、釔和除了鈰以外的鑭系元素所構成之群組中一或二或更多元素的一非晶矽複合金屬氧化物絕緣薄膜所形成。
利用該結構，通過簡單方法能形成具有高相對介電常數和少量洩漏電流的絕緣薄膜，並因此能在低成本下提供低電壓驅動、高度整合、高解析度和高亮度的場效應電晶體、半導體記憶體、顯示元件、影像顯示裝置以及系統。
11‧‧‧絕緣基板
12‧‧‧閘極電極
13‧‧‧閘極絕緣層
14‧‧‧源極電極
15‧‧‧汲極電極
16‧‧‧半導體層
21‧‧‧絕緣基板
22‧‧‧閘極電極
23‧‧‧閘極絕緣層
24‧‧‧半導體層
25‧‧‧源極電極
26‧‧‧汲極電極
31‧‧‧絕緣基板
32‧‧‧源極電極
33‧‧‧汲極電極
34‧‧‧半導體層
35‧‧‧閘極絕緣層
36‧‧‧閘極電極
41‧‧‧絕緣基板
42‧‧‧半導體層
43‧‧‧源極電極
44‧‧‧汲極電極
45‧‧‧閘極絕緣層
46‧‧‧閘極電極
51‧‧‧半導體基板
52‧‧‧閘極絕緣層
53‧‧‧閘極電極
54‧‧‧閘極側壁絕緣薄膜
55‧‧‧源極區域
56‧‧‧汲極區域
57‧‧‧層間絕緣薄膜
58‧‧‧源極電極
59‧‧‧汲極電極
61‧‧‧絕緣基板
62‧‧‧閘極電極
63‧‧‧閘極絕緣層
64‧‧‧源極電極
65‧‧‧汲極電極
66‧‧‧半導體層
67‧‧‧第一電容電極
68‧‧‧電容介電層
69‧‧‧第二電容電極
71‧‧‧半導體基板
72‧‧‧閘極絕緣層
73‧‧‧閘極電極
74‧‧‧閘極側壁絕緣薄膜
75‧‧‧源極區域
76‧‧‧汲極區域
77‧‧‧第一層間絕緣薄膜
78‧‧‧位元線電極
79‧‧‧第二層間絕緣薄膜
80‧‧‧第一電容電極
81‧‧‧電容介電層
82‧‧‧第二電容電極
91‧‧‧絕緣基板
92‧‧‧閘極電極
93‧‧‧第一閘極絕緣層
94‧‧‧浮動閘極電極
95‧‧‧第二閘極絕緣層
96‧‧‧源極電極
97‧‧‧汲極電極
98‧‧‧半導體層
101‧‧‧半導體基板
102‧‧‧第一閘極絕緣層
103‧‧‧閘極電極
104‧‧‧第二閘極絕緣薄膜
105‧‧‧浮動閘極電極
106‧‧‧閘極側壁絕緣薄膜
107‧‧‧源極區域
108‧‧‧汲極區域
111‧‧‧基板
112‧‧‧閘極電極
113‧‧‧第二電容電極
114‧‧‧閘極絕緣層
115‧‧‧電容介電層
116‧‧‧源極電極
117‧‧‧汲極電極
118‧‧‧半導體層
201‧‧‧絕緣基板
202‧‧‧第一閘極電極
203‧‧‧第二閘極電極
204‧‧‧閘極絕緣層
205‧‧‧第一源極電極
206‧‧‧第一汲極電極
207‧‧‧第二源極電極
208‧‧‧第二汲極電極
209‧‧‧第一半導體層
210‧‧‧第二半導體層
211‧‧‧第一保護層
212‧‧‧第二保護層
213‧‧‧隔牆
214‧‧‧有機EL層
215‧‧‧上部電極
216‧‧‧密封層
217‧‧‧黏著層
218‧‧‧反向絕緣基板
221‧‧‧絕緣基板
222‧‧‧第一閘極電極
223‧‧‧第二閘極電極
224‧‧‧閘極絕緣層
225‧‧‧第一源極電極
226‧‧‧第一汲極電極
227‧‧‧第二源極電極
228‧‧‧第二汲極電極
229‧‧‧第一半導體層
230‧‧‧第二半導體層
231‧‧‧第一保護層
232‧‧‧第二保護層
233‧‧‧層間絕緣薄膜
234‧‧‧隔牆
235‧‧‧下部電極
236‧‧‧有機EL層
237‧‧‧上部電極
238‧‧‧密封層
239‧‧‧黏著層
240‧‧‧反向絕緣基板
250‧‧‧有機EL元件
260‧‧‧第一場效應電晶體
270‧‧‧第二場效應電晶體
280‧‧‧像素驅動電路
301‧‧‧背光系統
302‧‧‧偏光片
303‧‧‧玻璃基板
304‧‧‧透明電極
305‧‧‧配向薄膜
306‧‧‧液晶層
307‧‧‧配向薄膜
308‧‧‧透明電極
309‧‧‧濾色器
310‧‧‧玻璃基板
311‧‧‧偏光片
312‧‧‧電源
321‧‧‧玻璃基板
322‧‧‧底部電極
323‧‧‧白色反射層
324‧‧‧電解質溶液或固體電解質
325‧‧‧電致變色層
326‧‧‧頂部透明電極
327‧‧‧玻璃基板
328‧‧‧電源
331‧‧‧玻璃基板
332‧‧‧底部電極
333‧‧‧顯示層
334‧‧‧頂部透明電極
335‧‧‧玻璃基板
336‧‧‧電源
341‧‧‧白色基板
342‧‧‧底部透明電極
343‧‧‧疏水絕緣層
344‧‧‧油層
345‧‧‧水溶液層
346‧‧‧頂部透明電極
347‧‧‧玻璃基板
348‧‧‧電源
500‧‧‧電視裝置
501‧‧‧主要控制裝置
503‧‧‧調諧器
504‧‧‧ADC
505‧‧‧解調電路
506‧‧‧TS解碼器
511‧‧‧音頻解碼器
512‧‧‧DAC
513‧‧‧音頻輸出電路
514‧‧‧揚聲器
521‧‧‧視頻解碼器
522‧‧‧視頻OSD合成電路
523‧‧‧視頻輸出電路
524‧‧‧影像顯示裝置
525‧‧‧OSD渲染電路
531‧‧‧記憶體
532‧‧‧操作裝置
541‧‧‧驅動IF
542‧‧‧硬碟裝置
543‧‧‧光碟裝置
551‧‧‧IR光學接收器
552‧‧‧通信控制裝置
610‧‧‧天線
620‧‧‧遙控發射器
700‧‧‧指示器
702‧‧‧顯示元件
710‧‧‧顯示器
712‧‧‧陰極
714‧‧‧陽極
720‧‧‧像素驅動電路
740‧‧‧有機EL層
742‧‧‧電子傳輸層
744‧‧‧發光層
746‧‧‧電洞傳輸層
750‧‧‧有機EL元件
760‧‧‧電容
762‧‧‧相反電極
770‧‧‧液晶元件
772‧‧‧相反電極
780‧‧‧顯示控制裝置
782‧‧‧影像資料處理電路
784‧‧‧掃描線驅動電路
786‧‧‧資料線驅動電路
810‧‧‧場效應電晶體
820‧‧‧場效應電晶體
830‧‧‧電容
840‧‧‧場效應電晶體
901‧‧‧基板
902‧‧‧低電容電極
903‧‧‧電容介電層
904‧‧‧上部電容電極
S102-S122‧‧‧步驟
第1圖說明根據本發明第一實施例的場效應電晶體；第2圖說明根據本發明第一實施例之場效應電晶體的另一示例(1)；第3圖說明根據本發明第一實施例之場效應電晶體的另一示例(2)；第4圖說明根據本發明第一實施例之場效應電晶體的另一示例(3)；第5圖說明根據本發明第二實施例的場效應電晶體；第6圖說明根據本發明第三實施例的揮發性記憶體；第7圖說明根據本發明第三實施例之揮發性記憶體的另一示例(1)；第8圖說明根據本發明第三實施例之揮發性記憶體的另一示例(2)；第9圖說明根據本發明第三實施例之揮發性記憶體的另一示例(3)；第10圖說明根據本發明第四實施例的揮發性記憶體；第11圖說明根據本發明第五實施例的非揮發性記憶體；第12圖說明根據本發明第五實施例之非揮發性記憶體的另一示例(1)；第13圖說明根據本發明第五實施例之非揮發性記憶體的另 一示例(2)；第14圖說明根據本發明第五實施例之非揮發性記憶體的另一示例(3)；第15圖說明根據本發明第六實施例的非揮發性記憶體；第16圖說明根據本發明第七實施例的有機電致發光顯示元件；第17圖說明根據本發明第七實施例的有機電致發光顯示元件的另一示例；第18圖說明根據本發明第七實施例用作顯示元件的液晶元件；第19圖說明根據本發明第七實施例用作顯示元件的電致變色元件；第20圖說明根據本發明第七實施例用作顯示元件的電泳元件；第21圖說明根據本發明第七實施例用作顯示元件的電溼潤元件(1)；第22圖說明根據本發明第七實施例用作顯示元件的電溼潤元件(2)；第23圖說明根據本發明第八實施例之電視裝置的方塊圖；第24圖係用於描述根據本發明第八實施例的電視裝置(1)；第25圖係用於描述根據本發明第八實施例的電視裝置(2)；第26圖係用於描述根據本發明第八實施例的電視裝置(3)；第27圖係用於描述根據本發明第八實施例的顯示元件；第28圖係用於描述根據本發明第八實施例的有機EL元件；第29圖係用於描述根據本發明第八實施例的電視裝置(4)；第30圖係用於描述根據本發明第八實施例的顯示元件的另一示例(1)；第31圖係用於描述根據本發明第八實施例之顯示元件的另一示例(2)； 第32圖表示根據示例1和比較示例1的場效應電晶體的電晶體性能；第33圖說明根據示例3的揮發性記憶體；第34圖說明根據示例7和8以及比較示例2所形成的電容；第35圖表示根據示例7之電容的特性；第36圖表示根據示例8之電容的特性；第37圖表示根據比較示例2之電容的特性；第38圖表示根據示例9和比較示例3之場效應電晶體的特性；以及第39圖係製造根據示例7的有機EL顯示元件之方法的流程圖。
參考所附圖式，以下將描述本發明的實施例。
本發明是基於由本發明之發明人深入研究的結果。具體而言，發明人明確地表達了由氧化物所製成的絕緣材料，即單層薄膜、具有高介電常數、以及具有少量洩漏電流。此外，發明人使用此絕緣材料已形成一種電子裝置。
這就是說，本發明是基於以下發現，即非晶矽相穩定地表示為包括選自Be、Mg、Ca、Sr、Ba和Ra所構成之群組中一或二或更多鹼土金屬元素；以及選自Ga、Sc、Y和除了Ce以外的鑭系元素即Ga、Sc、Y、La、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu所構成之其他群組中一或二或更多元素的複合金屬氧化物薄膜。
鹼土金屬氧化物傾向於和大氣中的水分和二氧化碳反應，並易於轉變為氫氧化物和碳酸鹽。因此，鹼土金屬氧化物單獨不適合應用於電子裝置。此外，簡單金屬氧化物，如Ga2 O3 、Sc2 O3 、Y2 O3 和Ln2 O3 易於結晶，並因此產生洩漏電流的上述問題。然而，本發明之發明人已發現非晶矽絕緣薄膜能以穩定方式形成在大氣中以及在寬複合區域上，使用同時包括選自Be、Mg、Ca、Sr、Ba和Ra所構成之群組中一或二或更多鹼土金屬元素；以及選自Ga、Sc、Y和除了Ce以外的鑭系元素所構成之其他群 組中一或二或更多元素。具體而言，Ce在鑭系中變為四價，並在Ce和鹼土金屬之間形成具有鈣鈦礦結構的晶體。所以，為了獲得非晶矽相，較佳係在除了Ce以外的鑭系元素中選擇元素。
在鹼土金屬及Ga氧化物之間，存在結晶相，如尖晶石結構。相較於鈣鈦礦結構晶體，這些晶體無沉澱物除非溫度明顯偏高(一般而言，大於或等於1000℃)。此外，在鹼土金屬氧化物以及由Sc、Y和除了Ce以外的鑭系元素所製成的氧化物之間沒有穩定結晶相報導。即使在高溫下執行後處理之後，晶體很少由非晶矽相中沉澱。再者，當鹼土金屬元素和選自Ga、Sc、Y和除了Ce以外的鑭系元素所構成的其他群組之元素的複合氧化物是由大於或等於三種金屬元素所形成時，非晶矽相更加穩定。
考慮到形成高介電常數薄膜，最好提高如Ba、Sr、Lu和La之元素的複合比例。
根據本發明實施例的複合金屬氧化物薄膜能在寬複合範圍上形成非晶矽薄膜，並因此能在寬範圍內控制物理特性。例如，相對介電常數接近6至20，其顯著高於SiO2 。根據目的經由選擇複合物將相對介電常數調整至合適數值。
此外，複合金屬氧化物薄膜的熱膨脹係數相似於10-6 至10-5 的典型佈線材料和半導體材料二者的熱膨脹係數。因此，相對具有10-7 之熱膨脹係數的SiO2 的情況，即使在對根據本發明實施例之複合金屬氧化物薄膜重複熱處理之後，薄膜不太可能剝離。尤其，複合金屬氧化物薄膜在氧化物半導體如非晶矽銦鎵鋅氧化物(amorphous indium gallium zinc oxide,a-IGZO)之間形成高品質介面。
因此，藉由在FET的絕緣薄膜中使用複合金屬氧化物薄膜，能獲得高性能半導體裝置。
通過真空製程如化學氣相沉積(chemical vapor deposition,CVD)、原子層沉積(atomic layer deposition,ALD)和濺鍍可形成上述複合金屬氧化物薄膜。藉由任何這些方法，可形成非晶矽薄膜。
藉由為形成上述複合金屬氧化物薄膜製備油墨，在基板上塗敷或印刷油墨，然後燒製基板，也可形成薄膜。
使用包括一或二或更多鹼土金屬元素以及選自Ga、Sc、Y和鑭系元素(不包括Ce)所構成之群組中一或二或更多元素的溶液，形成用於形成複合金屬氧化物薄膜的第一類絕緣薄膜形成油墨。
第二類絕緣薄膜形成油墨包括選自Al、Ti、Zr、Hf、Ce、Nb和Ta所構成之群組中一或二或更多金屬元素，加至第一類油墨。
絕緣薄膜形成油墨包括上述金屬之金屬有機酸鹽和金屬有機複合物的至少其中之一。在本申請中，名詞「金屬有機複合物」包括具有金屬-碳鍵的有機金屬化合物以及具有配位鍵的金屬複合物。
金屬有機酸鹽係取代的或未取代的羧酸鹽。示例為丁酸乙酯鎂、丙酸鈣、新癸酸鍶、辛酸鋇、2-乙基己酸鑭、新癸酸釔、2-乙基己酸鈰、環烷酸鋯以及2-乙基己酸鈮，儘管未限定。
金屬有機複合物包括乙醯丙酮衍生物、取代的或未取代的苯基、或取代的或未取代的烷氧基。示例為水合乙醯丙酮鍶、三(2,2,6,6-四甲基-3,5-庚二酮酸)釹、四乙氧基乙醯丙酮鉭、水楊酸鎂、丁醇鈦以及乙醯乙酸酯二異丁基鋁螯合物，儘管未限定。
此外，金屬有機複合物可包括羰基、取代或未取代的烷基、或者取代或未取代的環二烯基。示例為五羰基鈮、三(環戊二烯)釔、二(環戊二烯)二羰基鈦(Ⅱ)、四苄基鉿以及二乙基鋁，儘管未限制。
此外，絕緣薄膜形成油墨包括上述金屬的無機鹽。示例為碳酸鍶、水合硝酸鈧、硫酸鎵以及二氯氧化鉿(Ⅳ)八水合物，儘管未限制。
如絕緣薄膜形成油墨中所使用的溶劑，可適當選擇上述金屬原料化合物可穩定溶解或分散的溶液。示例為甲苯、二甲苯、乙醯丙酮、異丙醇、苯甲酸乙酯、N,N-二甲基甲醯胺、碳酸丙烯酯、2-乙基己酸、礦油精、二甲基丙烯基脲、4-丁內酯、2-甲氧基乙醇、乙二醇以及水，儘管未限定。
在基板上塗敷絕緣薄膜形成油墨的方法可為傳統方法，如旋轉塗佈、噴墨印刷、狹縫塗佈、噴嘴印刷、凹版印刷以及微接觸式印刷。絕緣薄膜形成油墨之溶液的物理特性如黏度，係較佳地調節至適於塗佈製程的數值。如用於調節黏度之方法的示例，可將乙二醇或二丙二醇單甲醚 添加至溶液中作為增稠劑，儘管未限定。藉由使用合適的印刷方法，油墨可僅印刷在特定區域中，從而不需要接著執行圖案化步驟。
接著，藉由對塗敷在基板上的絕緣薄膜形成油墨執行加熱過程，油墨能轉化為氧化物絕緣薄膜。加熱過程可藉由如電阻加熱、紅外線加熱、以及雷射光束輻射的傳統方法執行。為了將金屬原料化合物轉化為氧化物，需要破壞金屬原料化合物中金屬-氧-碳鍵的金屬-碳鍵和氧-碳鍵。為了達成上述目的，合適方法可用來使用熱、光等應用分解反應所需的能量。存在用於促進轉化為氧化物絕緣薄膜的方法，例如藉由紫外線(UV)照射破壞金屬有機複合物中化學鍵的方法，或者藉由將大氣換為臭氧大氣而促進氧化反應的方法。此外，為了形成高密度薄膜，最好適當地選擇金屬原料化合物的反應條件及溶劑的沸點，從而得到包括碳、氫、氧和氮的反應中間物和過度反應產物的流動性。
根據上述步驟，可形成根據本發明實施例的絕緣薄膜。根據本發明實施例的絕緣薄膜具有非晶矽結構，並且當施加電場時洩漏電流非常低。
[第一實施例]
參見第1圖，提出根據本發明第一實施例之場效應電晶體的描述。
根據第一實施例的場效應電晶體包括絕緣基板11、閘極電極12、閘極絕緣層13、源極電極14、汲極電極15、以及半導體層16。
首先，準備絕緣基板11。絕緣基板11可由平面顯示器中已廣泛使用的無鹼玻璃或石英玻璃製成。此外，由如聚碳酸酯(polycarbonate,PC)、聚醯亞胺(polyimide,PI)、聚對苯二甲酸乙二酯(polyethylene terephthalate,PET)和聚萘二甲酸乙二酯(polyethylene naphthalate,PEN)之材料所製成的塑膠基板也可適當地用作絕緣基板11。為了清潔表面並提高黏著性，較佳地利用氧電漿、UV臭氧、UV照射和清潔等執行預處理。
接著，閘極電極12形成在絕緣基板11上。各種材料和製程可用於形成閘極電極12。材料的示例為金屬及合金如Mo、Al和Cu，透明導電氧化物如銦錫氧化物(indium tin oxide,ITO)和銻錫氧化物(antimony tin oxide,ATO)，以及有機導電材料如聚乙烯二氧噻吩(polyethylene dioxythiophene,PEDOT)和聚苯胺(polyaniline,PANI)。製程示例包括利用濺鍍、旋轉塗佈或浸漬塗佈形成薄膜，然後透過微影蝕刻或透過執行印刷製程如噴墨印刷、奈米印刷以及凹版印刷而執行圖案化，從而直接形成具有所需形狀的薄膜。
然後，形成閘極絕緣層13。在本實施例中，閘極絕緣層13係複合金屬氧化物絕緣薄膜，由選自Be、Mg、Ca、Sr、Ba和Ra所構成之群組中一或二或更多的鹼土金屬元素；以及選自Ga、Sc、Y和除了Ce以外的鑭系元素所構成的其他群組中一或二或更多元素所製成。
未特別限定複合金屬氧化物絕緣薄膜中所包括之元素的量。確定該成分從而滿足將要製造之場效應電晶體所需的各個特性，例如介電常數、介電損失、熱膨脹係數、製程相容性、以及成本。根據本發明實施例的閘極絕緣薄膜可具有選自寬廣範圍的成分，並且因此能滿足寬廣範圍所需的規範。
未特別限定製程。例如，通過真空薄膜形成製程如CVD方法和ALD方法或濺鍍方法形成薄膜，然後執行微影蝕刻方法以形成所需圖案。藉由製備用於形成上述複合金屬氧化物薄膜的油墨、將油墨塗敷在基板上、然後在合適條件下燒製基板，可形成所述薄膜。塗敷油墨的方法可為傳統方法如旋轉塗佈、噴墨印刷、狹縫塗佈、噴嘴印刷、凹版印刷以及微接觸式印刷。藉由使用合適的印刷方法，油墨可僅印刷在特定區域中，從而不需要接著執行圖案化步驟。非晶矽薄膜可透過任何薄膜形成方法而形成。
接著，形成源極電極14和汲極電極15。可使用各種材料和製程。材料的示例為金屬及合金如Mo、Al和Ag、透明導電氧化物如ITO和ATO、以及有機導電材料如PEDOT和PANI。製程示例包括利用濺鍍、旋轉塗佈或浸漬塗佈形成薄膜，然後透過微影蝕刻或者透過執行印刷製程如噴墨印刷、奈米印刷以及凹版印刷而執行圖案化，從而直接形成具有所需形狀的薄膜。
然後，形成半導體層16，從而在源極電極14和汲極電極15 之間形成通道。半導體層16的示例為氧化物半導體如多晶矽(polycrystal silicon,p-Si)、非晶矽(amorphous silicon,a-Si)和In-Ga-Zn-O、以及有機半導體如稠五苯，儘管未限定。在這些示例中，考慮到閘極絕緣層13和半導體層16之介面的穩定性，較佳係氧化物半導體。
未特別限定製程。製程示例包括真空薄膜形成製程如濺鍍、脈衝雷射沉積(pulse laser deposition,PLD)方法、CVD方法以及ALD方法、以及溶液製程如旋轉塗佈和浸漬塗佈，然後透過微影蝕刻或者透過執行印刷製程如噴墨印刷、奈米印刷以及凹版印刷而執行圖案化，從而直接形成具有所需形狀的薄膜。
根據上述步驟，形成場效應電晶體。
在根據本實施例的場效應電晶體中，形成閘極絕緣層13的複合金屬氧化物絕緣薄膜具有非晶矽結構，並具有接近大於或等於六的相對介電常數，其高於SiO2 的數值。因此，降低了洩漏電流，並且可在低電壓下驅動場效應電晶體。
第1圖所示的場效應電晶體係所謂的底閘極/底接觸型。然而，根據本發明實施例的場效應電晶體可為例如，第2圖中所示的底閘極/頂接觸型、第3圖中所示的頂閘極/底接觸型、或第4圖中所示的頂閘極/頂接觸型。
具體而言，如以下形成第2圖中所示的底閘極/頂接觸型。由金屬材料所製成的閘極電極22形成在絕緣基板21上。形成閘極絕緣層23從而覆蓋閘極電極22。半導體層24形成在閘極絕緣層23上。形成源極電極25和汲極電極26，從而在閘極絕緣層23上形成通道。
如以下形成第3圖中所示的頂閘極/底接觸型。源極電極32和汲極電極33形成在絕緣基板31上。形成半導體層34從而在源極電極32和汲極電極33之間形成通道。形成閘極絕緣層35從而覆蓋源極電極32、汲極電極33以及半導體層34。閘極電極36形成在閘極絕緣層35上。
如以下形成第4圖中所示的頂閘極/頂接觸型。半導體層42形成在絕緣基板41上。形成源極電極43和汲極電極44從而在半導體層42上形成通道。形成閘極絕緣層45以覆蓋源極電極43、汲極電極44和半導 體層42。閘極電極46形成在閘極絕緣層45上。
根據本發明的場效應電晶體在如半導體記憶體、TFT或顯示器(顯示元件)中可用作驅動電路。
[第二實施例]
參考第5圖，提出根據本發明第二實施例之場效應電晶體的描述。
根據第二實施例的場效應電晶體包括半導體基板51、閘極絕緣層52、閘極電極53、閘極側壁絕緣薄膜54、源極區域55、汲極區域56、層間絕緣薄膜57、源極電極58、以及汲極電極59。
首先，製備半導體基板51。未特別限定半導體基板51的材料，只要是半導體材料即可。例如，可適當地使用添加特定雜質的矽(Si)或鍺(Ge)。
接著，閘極絕緣層52形成在半導體基板51上。在本實施例中，閘極絕緣層52係複合金屬氧化物絕緣薄膜，由選自Be、Mg、Ca、Sr、Ba和Ra所構成之群組中一或二或更多的鹼土金屬元素；以及選自Ga、Sc、Y和除了Ce以外的鑭系元素所構成之其他群組中一或二或更多元素所製成。
未特別限定複合金屬氧化物絕緣薄膜中所包括之元素的量。可確定該成分從而滿足將要製造之場效應電晶體所需的各個特性，例如介電常數、介電損失、熱膨脹係數、製程相容性以及成本。根據本發明實施例的閘極絕緣薄膜可具有選自寬廣範圍的成分，並且因此可滿足寬廣範圍的需求規範。
未特別限定製程。例如，透過真空薄膜形成製程如CVD方法和ALD方法或濺鍍方法形成薄膜，然後執行微影蝕刻方法以形成所需圖案。藉由製備用於形成上述複合金屬氧化物薄膜的油墨、將油墨塗敷在基板上、然後在合適條件下燒製基板，可形成所述薄膜。塗敷油墨的方法可為傳統方法如旋轉塗佈、噴墨印刷、狹縫塗佈、噴嘴印刷、凹版印刷以及微接觸式印刷。藉由使用合適的印刷方法，油墨可僅印刷在特定區域中，從而不需要接著執行圖案化步驟。非晶矽薄膜可透過任何薄膜形成方法而 形成。
接著，形成閘極電極53。未特別限定材料和製程。材料的示例為多晶矽、金屬材料如Al、以及層壓主體，其可由透過層壓層積在該等材料上的障礙金屬如TiN和TaN所形成。製程的示例為真空薄膜形成製程如CVD和濺鍍。此外，儘管未顯示，為了減小電阻，可在閘極電極53的表面上形成矽化物層如NiSi、CoSi和TiSi。
未特別限定圖案化閘極絕緣層52和閘極電極53的方法。例如，可執行微影蝕刻方法，其中利用光阻劑形成遮罩，然後執行乾式蝕刻，以從未由遮罩覆蓋的區域移除閘極絕緣層52和閘極電極53的部分。
然後，在閘極絕緣層52和閘極電極53的側壁上形成閘極側壁絕緣薄膜54。未特別限定材料和製程。材料的示例為絕緣材料如SiON和SiO2 。過程的示例為真空薄膜形成製程如CVD和濺鍍。未特別限定圖案化閘極側壁絕緣薄膜54的方法。在一個示例中，閘極側壁絕緣薄膜54形成在整個基板上，並且接著整個表面由乾式蝕刻回蝕。
接著，將離子選擇性地植入至半導體基板51中，以形成源極區域55和汲極區域56。儘管未顯示，為了減小電阻，可在源極區域55和汲極區域56的表面上形成矽化物層如NiSi、CoSi和TiSi。
再者，形成層間絕緣薄膜57。未特別限定材料和製程。材料的示例為絕緣材料如SiON和SiO2 。製程的示例為真空薄膜形成製程如CVD和濺鍍。未特別限定圖案化層間絕緣薄膜57的方法。在一個示例中，所需圖案可透過微影蝕刻而形成，從而如第5圖中所示形成通孔。
然後，形成源極電極58和汲極電極59。藉由填充形成在層間絕緣薄膜57中的通孔而形成源極電極58和汲極電極59，用以分別與源極區域55和汲極區域56連接。
未特別限定材料和製程。材料的示例為金屬材料如Al和Cu。製程的示例為通過真空薄膜形成製程如濺鍍來填充通孔，然後透過微影蝕刻執行圖案化，或者透過CVD或塗佈方法來填充通孔，然後透過化學機械研磨(chemical mechanical polishing,CMP)平坦化部分。層壓主體可透過將障礙金屬如TiN和TaN層壓在金屬材料上而形成。藉由使用W填充通孔 可執行CVD方法以形成W栓。
根據上述步驟，形成場效應電晶體。在根據本實施例的場效應電晶體中，形成閘極絕緣層52的複合金屬氧化物絕緣薄膜具有非晶矽結構，並且相對介電常數係大於或等於六，其高於SiO2 的數值。因此，降低了洩漏電流，並且場效應電晶體可在低電壓下被驅動，並可高度整合。
如第5圖中所示在根據第二實施例的場效應電晶體中，半導體基板51對應於在源極區域55和汲極區域56之間形成通道的半導體層。
此外，儘管未顯示，由SiGe所製成的半導體層可形成在由Si所製成的半導體基板51和閘極絕緣層52之間。再者，第5圖說明頂閘極結構；然而，閘極絕緣層52可用在所謂的雙閘極結構或鰭型FET中。
根據本實施例的場效應電晶體可用在半導體記憶體等中。
[第三實施例]
參考第6圖，提出根據本發明第三實施例之揮發性半導體記憶體裝置(第一示例)的描述。
根據本實施例的揮發性半導體記憶體裝置(第一示例)包括絕緣基板61、閘極電極62、閘極絕緣層63、源極電極64、汲極電極65、半導體層66、第一電容電極67、電容介電層68、以及第二電容電極69。
首先，準備絕緣基板61。材料相同於第一實施例之基板11的材料。
接著，閘極電極62形成在絕緣基板61上。材料和製程相同於第一實施例之閘極電極12的材料和製程。
然後，形成第二電容電極69。各種材料和製程可用於形成第二電容電極69。材料的示例為合金、金屬如Mo、Al、Cu和Ru、透明導電氧化物如ITO和ATO、以及有機導電材料如PEDOT和PANI。製程示例包括利用濺鍍、旋轉塗佈或浸漬塗佈形成薄膜，然後透過微影蝕刻、或者透過執行印刷製程如噴墨印刷、奈米印刷、以及凹版印刷而執行圖案化，從而直接形成具有所需形狀的薄膜。
如果使用相同材料和製程製作閘極電極62和第二電容電極69，則閘極電極62和第二電容電極69可同時形成。
然後，形成閘極絕緣層63。在本實施例中，閘極絕緣層63係複合金屬氧化物絕緣薄膜，由選自Be、Mg、Ca、Sr、Ba和Ra所構成之群組中一或二或更多的鹼土金屬元素；以及選自Ga、Sc、Y和除了Ce以外之鑭系元素所構成的其他群組中一或二或更多元素所製成。
未特別限定複合金屬氧化物絕緣薄膜中所包括之元素的量。可確定該成分從而滿足將要製造之揮發性半導體記憶體裝置所需的各個特性，例如介電常數、介電損失、熱膨脹係數、製程相容性、以及成本。根據本發明實施例的閘極絕緣薄膜可具有選自寬廣範圍的成分，並且因此可滿足寬廣範圍需求規範。
未特別限定製程。例如，透過真空薄膜形成製程如CVD方法和ALD方法、及濺鍍方法形成薄膜，然後執行微影蝕刻方法以形成所需圖案。藉由製備用於形成上述複合金屬氧化物薄膜的油墨、將油墨塗敷在基板上、然後在合適條件下燒製基板，可形成所述薄膜。塗敷油墨的方法可為傳統方法如旋轉塗佈、噴墨印刷、狹縫塗佈、噴嘴印刷、凹版印刷以及微接觸式印刷。藉由使用合適的印刷方法，油墨可僅印刷在特定區域中，從而不需要接著執行圖案化步驟。非晶矽薄膜可透過任何薄膜形成方法而形成。
接著，在第二電容電極69上形成電容介電層68。未特別限定電容介電層68的材料。例如，可使用包括Hf、Ta和La的高介電氧化物材料以及鐵電性材料如鋯鈦酸鉛(lead zirconate titanate,PZT)和鉭酸鍶鉍(strontium bismuth tantalite,SBT)。電容介電層68可由根據本發明實施例的絕緣薄膜製成，即由選自Be、Mg、Ca、Sr、Ba和Ra所構成之群組中一或二或更多鹼土金屬元素；以及選自Ga、Sc、Y和除了Ce以外的鑭系元素所構成之其他群組中一或二或更多元素所製成的複合金屬氧化物絕緣薄膜。
未特別限定複合金屬氧化物絕緣薄膜中所包括之元素的量。可確定該成分從而滿足將要製造之揮發性半導體記憶體裝置所需的各個特性，例如介電常數、介電損失、熱膨脹係數、製程相容性以及成本。根據本發明實施例的閘極絕緣薄膜可具有選自寬廣範圍的成分，並且因此 可滿足寬廣範圍的需求規範。
未特別限定製程。例如，透過真空薄膜形成製程如CVD方法和ALD方法或濺鍍方法形成薄膜，然後執行微影蝕刻方法以形成所需圖案。藉由製備用於形成上述複合金屬氧化物薄膜的油墨、將油墨塗敷在基板上、然後在合適條件下燒製基板，可形成所述薄膜。塗敷油墨的方法可為傳統方法如旋轉塗佈、噴墨印刷、狹縫塗佈、噴嘴印刷、凹版印刷以及微接觸式印刷。藉由使用合適的印刷方法，油墨可僅印刷在特定區域中，從而不需要接著執行圖案化步驟。非晶矽薄膜可透過任何薄膜形成方法而形成。
如果使用相同材料和製程製作閘極絕緣層63和電容介電層68，則閘極絕緣層63和電容介電層68可同時形成。
接著，形成源極電極64和汲極電極65。材料和製程相同於第一實施例的源極電極14和汲極電極15所使用之材料和製程。
然後，形成第一電容電極67。各種材料和製程可用於形成第二電容電極69。材料的示例為合金、金屬如Mo、Al、Cu和Ru、透明導電氧化物如ITO和ATO、以及有機導電材料如PEDOT和PANI。製程示例包括利用濺鍍、旋轉塗佈或浸漬塗佈形成薄膜，然後透過微影蝕刻、或者透過執行印刷製程如噴墨印刷、奈米印刷、以及凹版印刷而執行圖案化，從而直接形成具有所需形狀的薄膜。
如果使用相同材料和製程製作源極電極64、汲極電極65和第一電容電極67，則源極電極64、汲極電極65和第一電容電極67可同時形成。
然後，形成半導體層66。半導體層66的示例為p-Si、a-Si、氧化物半導體如a-IGZO，以及有機半導體如稠五苯，儘管未限定。在這些示例中，考慮到閘極絕緣層63和半導體層66之介面的穩定性，較佳係氧化物半導體。未特別限定製程。製程示例包括透過真空薄膜形成製程如濺鍍、PLD方法、CVD方法以及ALD方法，以及溶液製程如旋轉塗佈和浸漬塗佈，然後透過微影蝕刻或者透過執行印刷製程如噴墨印刷、奈米印刷以及凹版印刷而執行圖案化，從而直接形成具有所需形狀的薄膜。
根據上述步驟，形成揮發性記憶體。
從第一方面看來，在根據本實施例的揮發性記憶體中，形成閘極絕緣層63的複合金屬氧化物絕緣薄膜具有非晶矽結構，並且相對介電常數大於或等於六，其大於SiO2 的數值。因此，降低了洩漏電流，並且可在低電壓下驅動該揮發性記憶體。
從第二方面看來，在根據本實施例的揮發性記憶體中，形成閘極絕緣層63和電容介電層68的複合金屬氧化物絕緣薄膜具有非晶矽結構，並且相對介電常數大於或等於六，其大於SiO2 的數值。因此，減輕了洩漏電流，並且可在低電壓下驅動該揮發性記憶體。
在第6圖所示的揮發性記憶體中，閘極電極62、閘極絕緣層63、源極電極64、汲極電極65以及半導體層66的位置關係對應於所謂的底閘極/底接觸型。然而，根據本實施例的揮發性記憶體可為，例如，第7圖中所示的底閘極/頂接觸型，第8圖中所示的頂閘極/底接觸型，或第9圖中所示的頂閘極/頂接觸型。
此外，在第6圖中所示的揮發性記憶體(第一示例)中，第一電容電極67、電容介電層68和第二電容電極69具有平面結構；然而，這些元件可具有三維結構以增加電容的體積。
[第四實施例]
參考第10圖，提出根據本發明第四實施例之揮發性半導體記憶體裝置(第二示例)的描述。
根據本實施例的揮發性半導體記憶體裝置(第二示例)包括半導體基板71、閘極絕緣層72、閘極電極73、閘極側壁絕緣薄膜74、源極區域75、汲極區域76、第一層間絕緣薄膜77、位元線電極78、第二層間絕緣薄膜79、第一電容電極80、電容介電層81、以及第二電容電極82。
可使用相同於第二實施例之半導體基板51、閘極絕緣層52、閘極電極53、閘極側壁絕緣薄膜54、源極區域55、汲極區域56、以及層間絕緣薄膜57的材料和製程製作半導體基板71、閘極絕緣層72、閘極電極73、閘極側壁絕緣薄膜74、源極區域75、汲極區域76、以及第一層間絕緣薄膜77。
在本實施例中，閘極絕緣層72係複合金屬氧化物絕緣薄膜，由選自Be、Mg、Ca、Sr、Ba和Ra所構成之群組中一或二或更多鹼土金屬元素；以及選自Ga、Sc、Y和除了Ce以外的鑭系元素所構成之其他群組中一或二或更多元素所製成。
未特別限定複合金屬氧化物絕緣薄膜中所包括之元素的量。可確定該成分從而滿足將要製造之揮發性半導體記憶體裝置所需的各個特性，例如介電常數、介電損失、熱膨脹係數、製程相容性以及成本。根據本發明實施例的閘極絕緣薄膜可具有選自寬廣範圍的成分，並且因此可滿足寬廣範圍的需求規範。
未特別限定製程。例如，透過真空薄膜形成製程如CVD方法和ALD方法或濺鍍方法形成薄膜，然後執行微影蝕刻方法以形成所需圖案。藉由製備用於形成上述複合金屬氧化物薄膜的油墨、將油墨塗敷在基板上、然後在合適條件下燒製基板，可形成所述薄膜。塗敷油墨的方法可為傳統方法如旋轉塗佈、噴墨印刷、狹縫塗佈、噴嘴印刷、凹版印刷以及微接觸式印刷。藉由使用合適的印刷方法，油墨可僅印刷在特定區域中，從而不需要接著執行圖案化步驟。非晶矽薄膜可透過任何薄膜形成方法而形成。
如上所述，在半導體基板71上形成閘極絕緣層72、閘極電極73、閘極側壁絕緣薄膜74、源極區域75、汲極區域76、以及第一層間絕緣薄膜77，然後形成位元線電極78。未特別限定材料和製程。材料的示例為Al和Cu。製程的示例為通過真空薄膜形成製程如濺鍍和CVD來填充通孔，然後透過微影蝕刻執行圖案化，或者透過CVD或塗佈方法來填充通孔，然後透過CMP平坦化元件。層壓主體可透過將障礙金屬如TiN和TaN層壓在金屬材料上而形成。藉由使用W填充通孔可執行CVD方法以形成W栓。
然後，形成第二層間絕緣薄膜79。材料和製程相同於第二實施例之層間絕緣薄膜57的材料和製程。
接著，形成第一電容電極80。未特別限定材料和製程。材料的示例為金屬材料如Al、Cu和Ru，以及多晶矽。製程的示例為通過真 空薄膜形成製程如濺鍍和CVD來填充通孔，然後透過微影蝕刻執行圖案化，或者透過CVD或塗佈方法來填充通孔，然後透過CMP平坦化元件。層壓主體可透過將障礙金屬如TiN和TaN層壓在金屬材料上而形成。藉由使用W填充通孔可執行CVD方法用以形成W栓。
再者，形成電容介電層81。未特別限定電容介電層81的材料。例如，可使用包括Hf、Ta和La的高介電氧化物材料以及鐵電性材料如PZT和SBT。電容介電層81可由根據本發明實施例的絕緣薄膜製成，即由選自Be、Mg、Ca、Sr、Ba和Ra所構成之群組中一或二或更多鹼土金屬元素；以及選自Ga、Sc、Y和除了Ce以外的鑭系元素所構成之其他群組中一或二或更多元素所製成的複合金屬氧化物絕緣薄膜。
未特別限定複合金屬氧化物絕緣薄膜中所包括之元素的量。可確定該成分從而滿足將要製造之揮發性半導體記憶體裝置所需的各個特性，例如介電常數、介電損失、熱膨脹係數、製程相容性以及成本。根據本發明實施例的閘極絕緣薄膜可具有選自寬廣範圍的成分，並且因此可滿足寬廣範圍的需求規範。
未特別限定製程。例如，透過真空薄膜形成製程如CVD方法和ALD方法或濺鍍方法形成薄膜，然後執行微影蝕刻方法以形成所需圖案。藉由製備用於形成上述複合金屬氧化物薄膜的油墨、將油墨塗敷在基板上、然後在合適條件下燒製基板，可形成所述薄膜。塗敷油墨的方法可為傳統方法如旋轉塗佈、噴墨印刷、狹縫塗佈、噴嘴印刷、凹版印刷以及微接觸式印刷。藉由使用合適的印刷方法，油墨可僅印刷在特定區域中，從而不需要接著執行圖案化步驟。非晶矽薄膜可透過任何薄膜形成方法而形成。
然後，形成第二電容電極82。未特別限定材料和製程。材料的示例為金屬材料如Al、Cu和Ru，以及多晶矽。製程的示例為通過真空薄膜形成製程如濺鍍和CVD形成薄膜，然後透過微影蝕刻執行圖案化。層壓主體可透過將障礙金屬如TiN和TaN層壓在金屬材料上而形成。
根據上述步驟，形成揮發性記憶體。
從第一方面看來，在根據本實施例的揮發性記憶體中，形成 閘極絕緣層72的複合金屬氧化物絕緣薄膜具有非晶矽結構，並且相對介電常數大於或等於六，其大於SiO2 的數值。因此，降低了洩漏電流，並且該揮發性記憶體可被高度整合且能在低電壓下被驅動。
從第二方面看來，在根據本實施例的揮發性記憶體中，形成閘極絕緣層72和電容介電層81的複合金屬氧化物絕緣薄膜具有非晶矽結構，並且相對介電常數大於或等於六，其大於SiO2 的數值。因此，降低了洩漏電流，並且該揮發性記憶體可被高度整合且能在低電壓下被驅動。
本實施例描述了具有堆疊型結構的揮發性記憶體，其中電容置於場效應電晶體的頂部；然而，未限定該揮發性記憶體。例如，該揮發性記憶體可具有溝槽型結構，其中藉由在半導體基板中形成凹槽(圖中未示)，電容置於場效應電晶體的底部。
此外，在第10圖中所示的揮發性記憶體(第二示例)中，第一電容電極80、電容介電層81、和第二電容電極82具有平面結構；然而，這些元件可具有三維結構以增加電容的體積。
[第五實施例]
參考第11圖，提出根據本發明第五實施例之非揮發性半導體記憶體(第一示例)的描述。
根據本實施例的非揮發性半導體記憶體(第一示例)包括絕緣基板91、閘極電極92、第一閘極絕緣層93、浮動閘極電極94、第二閘極絕緣層95、源極電極96、汲極電極97、以及半導體層98。
第一閘極絕緣層93係所謂的中間-閘極-電極絕緣層，第二閘極絕緣層95係所謂的穿隧絕緣層，而閘極電極92係所謂的控制閘極電極。根據施加至源極電極96、汲極電極97、以及閘極電極92之電壓的情況，根據隧道效應，電子可從浮動閘極電極94經由第二閘極絕緣薄膜95即穿隧絕緣層輸入/輸出，從而用作記憶體。
以下描述形成根據本實施例之非揮發性半導體記憶體的方法。
首先，準備絕緣基板91。材料相同於第一實施例之絕緣基板11的材料。
接著，閘極電極92形成在絕緣基板91上。材料和製程相同於第一實施例之閘極電極12的材料和製程。
然後，形成第一閘極絕緣層93，用以覆蓋閘極電極92。在本實施例中，一閘極絕緣層93係複合金屬氧化物絕緣薄膜，其由選自Be、Mg、Ca、Sr、Ba和Ra所構成之群組中一或二或更多的鹼土金屬元素；以及選自Ga、Sc、Y和除了Ce以外的鑭系元素所構成之其他群組中一或二或更多元素所製成。
未特別限定複合金屬氧化物絕緣薄膜中所包括之元素的量。可確定該成分從而滿足將要製造之非揮發性半導體記憶體裝置所需的各個特性，例如介電常數、介電損失、熱膨脹係數、製程相容性以及成本。根據本發明實施例的閘極絕緣薄膜可具有選自寬廣範圍的成分，並且因此可滿足寬廣範圍的需求規範。
未特別限定製程。例如，透過真空薄膜形成製程如CVD方法和ALD方法或濺鍍方法形成薄膜，然後執行微影蝕刻方法以形成所需圖案。藉由製備用於形成上述複合金屬氧化物薄膜的油墨、將油墨塗敷在基板上、然後在合適條件下燒製基板，可形成所述薄膜。塗敷油墨的方法可為傳統方法如旋轉塗佈、噴墨印刷、狹縫塗佈、噴嘴印刷、凹版印刷以及微接觸式印刷。藉由使用合適的印刷方法，油墨可僅印刷在特定區域中，從而不需要接著執行圖案化步驟。非晶矽薄膜可透過任何薄膜形成方法而形成。
接著，浮動閘極電極94形成在第一閘極絕緣層93上。各種材料和製程可用於形成浮動閘極電極94。材料的示例為合金、金屬如Mo、Al、Cu和Ru、透明導電氧化物如ITO和ATO、以及有機導電材料如PEDOT和PANI。製程示例包括利用濺鍍、旋轉塗佈或浸漬塗佈形成薄膜，然後透過微影蝕刻、或者透過執行印刷製程如噴墨印刷、奈米印刷、以及凹版印刷而執行圖案化，從而直接形成具有所需形狀的薄膜。
然後，形成第二閘極絕緣層95用以覆蓋浮動閘極電極94。未特別限定材料；可適當地選擇最佳材料。為了提高耦合比，較佳地使用具有低介電常數如SiO2 或氟化聚合物的絕緣材料。未特別限定製程。例如， 可適當地使用真空薄膜形成製程如濺鍍、CVD和ALD、以及溶液方法如旋轉塗佈、染料塗佈、噴嘴塗佈、和噴墨印刷，用於施加包括金屬醇鹽和金屬複合物的液體以及包括聚合物的液體。此外，藉由執行微影蝕刻或印刷可形成所需圖案。
接著，源極電極96和汲極電極97形成在第二閘極絕緣層95上。材料和製程相同於第一實施例之源極電極14和汲極電極15的材料和製程。
然後，形成半導體層98。未特別限定材料。半導體層98的示例為氧化物半導體如p-Si、a-Si、和In-Ga-Zn-O、以及有機半導體如稠五苯，儘管未限定。在這些示例中，較佳係氧化物半導體。未特別限定製程。製程示例包括透過真空薄膜形成製程如濺鍍、PLD方法、CVD方法以及ALD方法，以及溶液製程如旋轉塗佈和浸漬塗佈，然後透過微影蝕刻或者透過執行印刷製程如噴墨印刷、奈米印刷以及凹版印刷而執行圖案化，從而直接形成具有所需形狀的薄膜。
根據上述步驟，形成非揮發性記憶體(第一示例)。
在根據本實施例的非揮發性半導體記憶體中，形成第一閘極絕緣層93的複合金屬氧化物絕緣薄膜具有非晶矽結構，並具有接近大於或等於六的相對介電常數，其大於SiO2 的數值。因此，降低了洩漏電流，並且可降低用於寫入/清除操作的電壓。
在第11圖所示的非揮發性記憶體(第一示例)中，閘極電極92、源極電極96、汲極電極97以及半導體層98的位置關係對應於所謂的底閘極/底接觸型。然而，本實施例的非揮發性記憶體可為，例如，第12圖中所示的底閘極/頂接觸型，第13圖中所示的頂閘極/底接觸型，或第14圖中所示的頂閘極/頂接觸型。
此外，在第11圖至第14圖中，閘極電極92、第一閘極絕緣層93、和浮動閘極電極94具有平面結構；然而，這些元件可具有三維結構以增加電容的體積。
[第六實施例]
參考第15圖，提出根據本發明第六實施例之非揮發性半導 體記憶體(第二示例)的描述。
根據本實施例的非揮發性半導體記憶體(第二示例)包括半導體基板101、第一閘極絕緣層102、閘極電極103、第二閘極絕緣薄膜104、浮動閘極電極105、閘極側壁絕緣薄膜106、源極區域107、以及汲極區域108。
第一閘極絕緣層102係所謂的中間-閘極-電極絕緣層，第二閘極絕緣層104係所謂的穿隧絕緣層，而閘極電極103係所謂的控制閘極電極。根據施加至源極區域107、汲極區域108、以及閘極電極103之電壓的情況，根據隧道效應，電子可從浮動閘極電極105經由第二閘極絕緣薄膜104即穿隧絕緣層輸入/輸出，從而用作記憶體。
以下描述形成根據本實施例之非揮發性半導體記憶體的方法。
首先，準備半導體基板101。材料相同於第二實施例之半導體基板51的材料。
然後，形成第二閘極絕緣薄膜104。未特別限定材料；一個示例為具有低介電常數如SiO2 的絕緣材料。未特別限定製程；示例為熱氧化方法以及真空薄膜形成方法如濺鍍、CVD和ALD。
接著，形成浮動閘極電極105。未特別限定材料和製程。材料的示例為多晶矽、金屬材料如Al、以及層壓主體，其可透過將障礙金屬如TiN和TaN層壓在該等材料上而形成。製程示例為真空薄膜形成製程如CVD和濺鍍。
然後，形成第一閘極絕緣層102。在本實施例中，第一閘極絕緣層102係複合金屬氧化物絕緣薄膜，其由選自Be、Mg、Ca、Sr、Ba和Ra所構成之群組中一或二或更多的鹼土金屬元素；以及選自Ga、Sc、Y和除了Ce以外的鑭系元素所構成之其他群組中一或二或更多元素所製成。
未特別限定複合金屬氧化物絕緣薄膜中所包括之元素的量。可確定該成分從而滿足將要製造之非揮發性半導體記憶體裝置所需的各個特性，例如介電常數、介電損失、熱膨脹係數、製程相容性以及成本。根據本發明實施例的閘極絕緣薄膜可具有選自寬廣範圍的成分，並且因此 可滿足寬廣範圍的需求規範。
未特別限定製程。例如，透過真空薄膜形成製程如CVD方法和ALD方法或濺鍍方法形成薄膜，然後執行微影蝕刻方法以形成所需圖案。藉由製備用於形成上述複合金屬氧化物薄膜的油墨、將油墨塗敷在基板上、然後在合適條件下燒製基板，可形成所述薄膜。塗敷油墨的方法可為傳統方法如旋轉塗佈、噴墨印刷、狹縫塗佈、噴嘴印刷、凹版印刷以及微接觸式印刷。藉由使用合適的印刷方法，油墨可僅印刷在特定區域中，從而不需要接著執行圖案化步驟。非晶矽薄膜可透過任何薄膜形成方法而形成。
未特別限定圖案化第一閘極絕緣層102、閘極電極103、第二閘極絕緣薄膜104、以及浮動閘極電極105的方法；例如，透過微影蝕刻可形成所需圖案。
然後，形成閘極側壁絕緣薄膜106。材料和製程相同於第二實施例的閘極側壁絕緣薄膜54的材料和製程。接著，將離子選擇性地注入至半導體基板101中，以形成源極區域107和汲極區域108。儘管未顯示，為了減小電阻，可在源極區域107和汲極區域108的表面上形成矽化物層如NiSi、CoSi和TiSi。
根據上述步驟，形成非揮發性記憶體(第二示例)。在根據本實施例的非揮發性半導體記憶體中，形成第一閘極絕緣層102的複合金屬氧化物絕緣薄膜具有非晶矽結構，並具有接近大於或等於六的相對介電常數，其大於SiO2 的數值。因此，降低了洩漏電流，並且可降低用於寫入/清除操作的電壓。
此外，在第15圖中，第一閘極絕緣層102、閘極電極103、以及浮動閘極電極105具有平面結構；然而，這些元件可具有三維結構以增加電容的體積。
[第七實施例]
參考第16圖至第22圖，提出根據本發明第七實施例之顯示元件的描述。根據本實施例的顯示元件係有機電致發光(organic electro luminescence，有機EL)顯示元件。
參考第16圖，提出本實施例之有機EL顯示元件的描述。根據本實施例的有機EL顯示元件包括絕緣基板201、第一閘極電極202、第二閘極電極203、閘極絕緣層204、第一源極電極205、第一汲極電極206、第二源極電極207、第二汲極電極208、第一半導體層209、第二半導體層210、第一保護層211、第二保護層212、隔牆213、有機EL層214、上部電極215、密封層216、黏著層217、以及反向絕緣基板218。
根據本實施例的有機EL顯示元件包括有機EL元件250作為光學控制元件以及包括第一場效應電晶體260和第二場效應電晶體270的像素驅動電路280。第一場效應電晶體260包括第一閘極電極202、閘極絕緣層204、第一源極電極205、第一汲極電極206、第一半導體層209、以及第一保護層211。第二場效應電晶體270包括第二閘極電極203、閘極絕緣層204、第二源極電極207、第二汲極電極208、第二半導體層210、以及第二保護層212。
像素驅動電路280具有包括二個電晶體和一個電容的結構，並且第一汲極電極206連接至第二閘極電極203。在第16圖中，為方便起見，電容形成在第二源極電極207和第二閘極電極203之間；然而，實際上未限制形成電容的位置。具有所需電容量的電容可適當地設計/形成在所需的位置處。根據本發明實施例的複合金屬氧化物絕緣薄膜可用作電容介電薄膜。從製程設計的角度，較佳地以相同材料同時形成二個電晶體的電容介電薄膜和閘極絕緣薄膜。
接著，提出形成根據本實施例的有機EL顯示元件之方法的描述。
透過相同於根據第一實施例之場效應電晶體的材料和製程，形成第一場效應電晶體260和第二場效應電晶體270。
在本實施例中，閘極絕緣層204係複合金屬氧化物絕緣薄膜，其由選自Be、Mg、Ca、Sr、Ba和Ra所構成之群組中一或二或更多的鹼土金屬元素；以及選自Ga、Sc、Y和除了Ce以外的鑭系元素所構成之其他群組中一或二或更多元素所製成。
未特別限定複合金屬氧化物絕緣薄膜中所包括之元素的 量。可確定該成分從而滿足將要製造之有機EL顯示元件所需的各個特性，例如介電常數、介電損失、熱膨脹係數、製程相容性以及成本。根據本發明實施例的閘極絕緣薄膜可具有選自寬廣範圍的成分，並且因此可滿足寬廣範圍的需求規範。
未特別限定製程。例如，透過真空薄膜形成製程如CVD方法和ALD方法或濺鍍方法形成薄膜，然後執行微影蝕刻方法以形成所需圖案。藉由製備用於形成上述複合金屬氧化物薄膜的油墨、將油墨塗敷在基板上、然後在合適條件下燒製基板，可形成所述薄膜。塗敷油墨的方法可為傳統方法如旋轉塗佈、噴墨印刷、狹縫塗佈、噴嘴印刷、凹版印刷以及微接觸式印刷。藉由使用合適的印刷方法，油墨可僅印刷在特定區域中，從而不需要接著執行圖案化步驟。非晶矽薄膜可透過任何薄膜形成方法而形成。
各種材料和製程可用於形成第一保護層211和第二保護層212。材料的示例為無機氧化物和氮化物如SiO2 、SiON和SiNx ，以及絕緣材料如氟化聚合物。過程示例包括透過濺鍍、CVD和旋轉塗佈形成薄膜，然後透過微影蝕刻或者透過執行印刷製程如噴墨印刷、奈米印刷以及凹版印刷而執行圖案化，從而直接形成具有所需形狀的薄膜。
各種材料和製程可用於形成隔牆213。材料的示例為無機氧化物和氮化物如SiO2 、SiON和SiNx ，以及絕緣材料如丙烯酸和聚醯亞胺。過程示例包括透過濺鍍、CVD和旋轉塗佈形成薄膜，然後透過微影蝕刻或者透過執行印刷製程如噴墨印刷、奈米印刷以及凹版印刷而執行圖案化，從而直接形成具有所需形狀的薄膜。
然後，提出有機EL元件250的描述。根據本實施例的有機EL元件250包括有機EL層214、上部電極215、以及第二汲極電極208(下部電極)。
例如，第二汲極電極208是由ITO製成的。第二汲極電極208可由透明導電氧化物如In2 O3 、SnO2 、ZnO或銀(Ag)-釹(Nd)合金製成。
有機EL層214包括電子傳輸層、發光層、以及電洞傳輸層。上部電極215連接至電子傳輸層，而第二汲極電極208連接至電洞傳輸層。 當預定電壓施壓在第二汲極電極208和上部電極215之間時，從第二汲極電極208和上部電極215注入的電洞和電子在發光層中重組，從而發光中心在該層中發射光線。
例如，上部電極215是由鋁(Al)製成的。上部電極215可由鎂(Mg)-銀(Ag)合金、鋁(Al)-鋰(Li)合金、以及ITO製成。
未特別限定形成有機EL元件的方法，且可為傳統方法。例如，透過真空薄膜形成製程如真空蒸發沉積方法和濺鍍方法，以及透過溶液製程如噴墨印刷和噴嘴印刷而形成薄膜。
在形成像素驅動電路280和有機EL元件250之後，形成密封層216。各種材料和製程可用於形成密封層216。材料的示例為無機氧化物和氮化物如SiO2 、SiON和SiNx 。製程示例包括真空薄膜形成方法如CVD和濺鍍。
最後，反向絕緣基板218經由由如環氧樹脂和丙烯酸樹脂的材料製成的黏著層217黏附，從而完成有機EL顯示元件。
在根據本實施例的有機EL顯示元件中，當開啟第一和第二場效應電晶體時，有機EL層214發光，從而一影像從如箭頭A所示的絕緣基板201側顯示。在這種情況下，絕緣基板201、第二汲極電極208、和閘極絕緣層204需要由透明材料(ITO、SiO2 等)製成。
在本實施例中，提出了「底發射」型的描述，其中光從絕緣基板201發出；然而，本發明並不限於此。有機EL顯示元件可為「頂發射」型，其中光從反向絕緣基板218，箭頭A的相反側上發出。在這個情況中，例如高反射電極如銀(Ag)-釹(Nd)合金用作第二汲極電極208，而半透明電極如鎂(Mg)-銀(Ag)合金薄膜用作上部電極215。
在本實施例中，有機EL元件250係位於緊鄰像素驅動電路280；然而，本實施例並不限於此。例如，如第17圖中所示，有機EL元件250可位於像素驅動電路280之上。
在第17圖所示的有機EL顯示元件中，在絕緣基板221上，形成第一場效應電晶體260和第二場效應電晶體270。第一場效應電晶體260包括第一閘極電極222、閘極絕緣層224、第一源極電極225、第一汲 極電極226、第一半導體層229、和第一保護層231。第二場效應電晶體270包括第二閘極電極223、閘極絕緣層224、第二源極電極227、第二汲極電極228、第二半導體層230、以及第二保護層232。形成層間絕緣薄膜233用以覆蓋第一場效應電晶體260和第二場效應電晶體270。隔牆234形成在層間絕緣薄膜233上。同時，形成在包括第一場效應電晶體260和第二場效應電晶體270之像素驅動電路280上的有機EL元件，其包括下部電極235、有機EL層236、及上部電極237。第二汲極電極228和下部電極235經由形成在層間絕緣薄膜233中的通孔而連接。密封層238、黏著層239、和反向絕緣基板240相同於第16圖中所示的密封層216、黏著層217、和反向絕緣基板218。
在本實施例中，有機EL層包括電子傳輸層、發光層、以及電洞傳輸層；然而，本實施例並不限於此。例如，電子傳輸層和發光層可合併為單一層。在另一示例中，電子注入層可提供在電子傳輸層和上部電極215之間。此外，電洞注入層可提供在電洞傳輸層和第二汲極電極之間。
在根據本實施例的有機EL顯示元件中，形成閘極絕緣層204的複合金屬氧化物絕緣薄膜具有非晶矽結構，並具有接近大於或等於六的相對介電常數，其大於SiO2 的數值。因此，減緩了洩漏電流，並且可以低功率消耗來操作有機EL顯示元件。
在上述描述中，驅動顯示元件的像素驅動電路具有包括二個電晶體和一個電容的結構；然而，本實施例並不限於此。像素驅動電路可具有最佳結構，例如四個電晶體和一個電容或者五個電晶體和二個電容等。在任何這些情況中，根據本發明實施例的複合金屬氧化物絕緣薄膜可用在電晶體的閘極絕緣薄膜和電容的介電薄膜中。
以上描述了一種有機電致發光顯示裝置，其中有機EL元件用作光學控制元件。然而，藉由使用液晶元件作為光學控制元件，影像顯示裝置可為液晶顯示裝置。第18圖中所示之液晶元件的示例包括偏光片302、玻璃基板303、透明電極304、配向薄膜305、配向薄膜307、透明電極308、濾色器309、玻璃基板310、以及偏光片311。此外，以液晶材料填充的液晶層306提供在液晶元件中。再者，液晶元件提供給背光系統301。 電源312在透明電極304和透明電極308之間施加電壓以控制液晶材料的配向，並且用以控制從背光系統301進入之光線的透射率。液晶元件由電壓驅動，並因此像素驅動電路包括一電晶體和一電容。同樣地在這種情況下，根據本發明實施例的複合金屬氧化物絕緣薄膜可用在電晶體的閘極絕緣薄膜和電容的介電薄膜二者中。
在本實施例中，顯示裝置可為反射顯示裝置，透過使用如光學控制元件(顯示元件)、電致變色元件、電泳元件、以及電溼潤元件。
第19圖所示之電致變色元件的示例包括玻璃基板321、底部電極322、白色反射層323、電解質溶液或固體電解質324、電致變色層325、頂部透明電極326、以及玻璃基板327。當電源328在底部電極322和頂部透明電極326之間施加預定電壓時，電致變色材料被可逆地氧化或還原，從而產生或消除顏色。因此，電致變色元件用作顯示元件。
此外，第20圖所示之電泳元件的示例包括玻璃基板331、底部電極332、顯示層333、頂部透明電極334、以及玻璃基板335。在顯示層333中，已被充電的白色顆粒和黑色顆粒分散在溶劑中。當電源336在底部電極332和頂部透明電極334之間施加預定電壓時，帶電顆粒根據電場移動。因此，電泳元件用作顯示元件。
此外，第21圖所示之電溼潤元件的示例包括白色基板341、底部透明電極342、疏水絕緣層343、油層344、水溶液層345、頂部透明電極346以及玻璃基板347。油層344係有色的，而水溶液層345為透明的。當關閉電溼潤元件時，顯示油層344的顏色，因為水溶液層345為透明層。然後，如第22圖所示，當電源348在底部透明電極342和頂部透明電極346之間施加預定電壓時，在疏水絕緣層343的表面上產生電荷，從而疏水絕緣層343的表面變為親水表面。也就是說，疏水絕緣層343相對於油層344的親和性減少，而疏水絕緣層343相對於水溶液層345的親和性增加。因此，減少了總能量，從而油層344向一方向移動，使得油層344和疏水絕緣層343之間的接觸面積最小化。因此，顯示白色基板341的顏色。根據這個原理，電溼潤元件用作顯示元件。
上述電致變色元件、電泳元件、以及電溼潤元件可與濾色器 結合，以用作反射式彩色顯示器。
上述電致變色元件為電流驅動元件，並因此所述像素驅動電路需要具有二個或二個以上電晶體以及一個或一個以上電容，類似於有機EL元件。電泳元件和電溼潤元件為電壓驅動元件，並可因此包括唯一一個電晶體和一個電容。同樣地在這些情況下，根據本發明實施例的複合金屬氧化物絕緣薄膜可用在電晶體的閘極絕緣薄膜和電容的介電薄膜二者中。
[第八實施例]
接下來，參考第23圖至第31圖，提出一種影像顯示裝置和根據本發明第八實施例之系統的描述。第23圖為電視裝置500的示意圖，其為根據第八實施例的系統。第23圖中連接線表示原始信號和資訊的流動，且不表示方塊之間的所有連接關係。
根據第八實施例的電視裝置500包括主要控制裝置501、調諧器503、數位至類比轉換器(analog to digital converter,ADC)504、解調電路505、傳送流(transport stream,TS)解碼器506、音頻解碼器511、類比至數位轉換器(digital to analog converter,DAC)512、音頻輸出電路513、揚聲器514、視頻解碼器521、視頻OSD合成電路522、視頻輸出電路523、影像顯示裝置524、OSD渲染電路525、記憶體531、操作裝置532、驅動介面(驅動IF)541、硬碟裝置542、光碟裝置543、IR光學接收器551、以及通信控制裝置552。
主要控制裝置501控制整個電視裝置500，並包括CPU、快閃記憶體ROM和RAM。快閃記憶體ROM包括可由CPU解碼之代碼所描述的程式，以及由CPU所執行之過程的各種資料。此外，RAM為工作記憶體。
調諧器503從使用天線610所接收之廣播波長中選擇廣播預先設定的頻道。
ADC 504將來自調諧器503的輸出信號(類比資訊)轉換為數位資訊。
解調電路505解調來自ADC 504的數位資訊。
TS解碼器506對來自解調電路505的輸出信號執行TS-解 碼，並分離音頻資訊和視頻資訊。
音頻解碼器511解碼來自TS解碼器506的音頻資訊。
DA轉換器(DAC)512將來自音頻解碼器511的輸出信號轉換為類比信號。
音頻輸出電路513將來自DAC 512的輸出信號輸出至揚聲器514。
視頻解碼器521解碼來自TS解碼器的視頻資訊。
視頻OSD合成電路522結合來自視頻解碼器521的輸出信號以及來自OSD渲染電路525的輸出信號。
視頻輸出電路523將來自視頻OSD合成電路522的輸出信號輸出至影像顯示裝置524。
OSD渲染電路525包括用於在影像顯示裝置524的顯示螢幕上顯示字元和數字的字元產生器，並依據來自操作裝置532和IR光學接收器551的指令產生包括顯示資訊的信號。
記憶體531用於暫時儲存視聽(audio-visual,AV)資料。
操作裝置532包括輸入媒體(圖中未示)如控制面板，並接收由使用者輸入的各種資訊項目，且將各種資訊項目報告至主控裝置501。
驅動IF 541為雙向通信介面，並符合例如AT附加封包介面(AT attachment packet interface,ATAPI)。
硬碟裝置542包括硬碟和用於驅動此硬碟的驅動裝置。驅動裝置將資料記錄在硬碟中，並複製硬碟中所記錄的資料。
光碟裝置543將資料記錄在光碟中(如DVD)，並複製光碟中所記錄的資料。
IR光學接收器551接收來自遙控發射器620的光學信號，並將光學信號報告至主要控制裝置501。
通信控制裝置552控制與網際網路的通信。通信控制裝置552可經由網際網路獲得各種資訊項目。
影像顯示裝置524包括指示器700以及顯示控制裝置780，如第24圖中所示。
如第25圖中所示，指示器700包括顯示器710，其中複數個(n×m)顯示元件702以矩陣排列。
如第26圖中所示，顯示器710包括沿著X軸方向等距排列的n個掃描線(X0、X1、X2、X3、...、Xn-2、Xn-1)，沿著Y軸方向等距排列的m個資料線(Y0、Y1、Y2、Y3、...、Ym-1)，以及沿著Y軸方向等距排列的m個電流供應線(Y0i、Y1i、Y2i、Y3i、...、Ym-1i)。藉由使用掃描線和資料線可識別顯示元件702。
如第27圖中所示，每個顯示元件702包括有機EL元件750，以及用於致使有機EL元件750發射光線的像素驅動電路720。也就是說，顯示器710為所謂的主動矩陣式有機EL顯示器。此外，顯示器710為32吋的彩色顯示器。然而，並沒有限定顯示器710的大小。
如第28圖中所示，有機EL元件750包括有機EL薄膜層740、陰極712、以及陽極714。
陰極712是由鋁(Al)所製成的。陰極712也可由鎂(Mg)-銀(Ag)合金、鋁(Al)-鋰(Li)合金、以及ITO所製成。
陽極714是由ITO所製成的。陽極714也可由透明導電氧化物如In2 O3 、SnO2 和ZnO2 以及銀(Ag)-釹(Nd)合金所製成。
有機EL層740包括電子傳輸層742、發光層744、以及電洞傳輸層746。陰極712連接至電子傳輸層742，而陽極714連接至電洞傳輸層746。當將預定電壓施加在陽極714和陰極712之間時，發光層744發射光線。
此外，如第27圖中所示，像素驅動電路720包括二個場效應電晶體810和820、以及一個電容830。
場效應電晶體810操作作為切換元件。閘極電極G連接至預定掃描線，而源極電極S連接至預定資料線。此外，汲極電極D連接至電容830的一端。
電容830用於記錄關於場效應電晶體810狀態的資料。電容830的另一端連接至預定電流供應線。
場效應電晶體820用於將大電流供應至有機EL元件750。 場效應電晶體820的閘極電極G連接至場效應電晶體810的汲極電極D。場效應電晶體820的汲極電極D連接至有機EL元件750的陽極714。場效應電晶體820的源極電極S連接至預定電流供應線。
當開啟場效應電晶體810時，有機EL元件750由場效應電晶體820驅動。
如第29圖中所示，顯示控制裝置780包括影像資料處理電路782、掃描線驅動電路784、以及資料線驅動電路786。
影像資料處理電路782根據來自視頻輸出電路523的輸出信號，決定顯示器710中複數個顯示元件702的亮度。
掃描線驅動電路784將電壓分別施加至n個掃描線的每一個，以響應來自影像資料處理電路782的指令。
資料線驅動電路786將電壓分別施加至m個資料線的每一個，以響應來自影像資料處理電路782的指令。
從上述描述中顯而易見的是，根據本實施例的電視裝置500具有包括視頻解碼器521、視頻OSD合成電路522、視頻輸出電路523、以及OSD渲染電路525的影像資料建立裝置。
在上述描述中，光學控制元件為有機EL元件；然而，本發明並不限於此。光學控制元件可為液晶元件、電致變色元件、電泳元件、和電溼潤元件。
例如，當光學控制元件為液晶元件時，主動矩陣方法的液晶顯示器可用作顯示器710。在這種情況下，液晶元件為電壓驅動元件，並因此不需要具有第30圖中所示的電流供應線。
這種顯示元件的一個示例如第31圖所示。具體而言，像素驅動電路730可包括唯一一個場效應電晶體840和唯一一個760。在場效應電晶體840中，閘極電極G連接至預定掃描線，而源極電極S連接至預定資料線。此外，汲極電極D連接至液晶元件770的像素電極和電容760。在第31圖中，762和772分別表示電容760和液晶元件770的相反電極(公共電極)。
根據第一實施例的場效應電晶體用作本實施例中的場效應 電晶體810、820和840。因此，獲得低功率消耗和高性能的電視裝置。
根據本實施例的電容760和830的介電薄膜較佳地透過與根據本發明實施例之場效應電晶體的閘極絕緣薄相同的製程且同時形成。在這種情況下，電容絕緣薄膜的相對介電常數較高，並且因此即使區域較小，也可獲得與使用傳統絕緣薄膜情況的相同電容量。因此，可提供一種顯示器其中減少了像素區域並增加了顯示解析度，或者提供一種顯示器其中增加了像素的孔徑比並增加了亮度。
此外，根據第一實施例的場效應電晶體和根據第三實施例的揮發性記憶體可用在顯示控制裝置780中所包括的影像資料處理電路782、掃描線驅動電路784、以及資料線驅動電路786中。因此，可形成包括顯示器710的指示器700，其中顯示元件702以矩陣形式排列，以及相同平面上的顯示控制裝置780，並因此可提供低成本的電視裝置。
在上述實施例中，系統為電視裝置；然而，本實施例並不限於此，只要包括影像顯示裝置524作為用於顯示影像和資訊的裝置。例如，所述系統可為電腦系統，其中電腦(可為個人電腦)和影像顯示裝置524彼此連接。
此外，影像顯示裝置524可用作可攜式資訊裝置中如行動電話、行動音樂播放器、行動視頻播放器、電子書和個人數位助理(personal digital assistant,PDA)的顯示裝置，或者用作影像裝置如照相機和攝影機的顯示裝置。再者，影像顯示裝置524可用作車輛、飛機、火車和輪船的行動系統中各種資訊項目的顯示裝置。而且，影像顯示裝置524可用作用於測量裝置、分析裝置、醫療設備和廣告媒體中各種資訊項目的顯示裝置。
根據第一至第六實施例的場效應電晶體、揮發性記憶體和非揮發性記憶體也可用於除了顯示裝置或影像顯示裝置以外的裝置(如IC卡和ID標籤)。
[示例] (示例1)
作為示例1，提出根據本發明實施例之場效應電晶體的描述。參考第2圖，提出製造根據示例1所形成的場效應電晶體之方法的描 述。
首先，透過DC磁控濺鍍方法，在由無鹼玻璃所製成的絕緣基板21上經由金屬遮罩沉積鉬(Mo)薄膜而形成閘極電極22。薄膜的厚度為100nm。
接著，形成閘極絕緣層23。透過CVD方法沉積鎂鑭複合氧化物絕緣薄膜。原料由分別在四乙醇二甲醚(tetraglyme)和四氫呋喃(tetrahydrofuran,THF)的溶劑中溶解La(thd)3 和Mg(thd)2 (thd=2,2,6,6-四甲基-3,5-庚二酮酸)而製成。絕緣薄膜的厚度為200nm。
然後，在室溫下透過DC磁控濺鍍方法，在閘極絕緣層上藉由金屬遮罩形成鎂銦氧化物薄膜作為半導體層24。目標為MgIn2 O4 燒結體，而濺鍍氣體為氬氣和氧氣的混合物。所形成之半導體層24的厚度接近100nm。
接著，使用金屬遮罩透過真空氣相沉積形成鋁薄膜作為源極電極25和汲極電極26。因此，僅在預定區域中形成源極電極25和汲極電極26。此外，源極電極25和汲極電極26的厚度接近100nm，從而通道長度接近50μm而通道寬度接近400μm。
然後，半導體層在空氣中300℃下經受1小時的加熱過程。
從而，形成示例1的場效應電晶體。
(比較示例1)
接著，作為比較示例1，參考第2圖，提出具有傳統結構之場效應電晶體的描述。根據示例1的場效應電晶體和根據比較示例1的場效應電晶體之間的差異為形成閘極絕緣層23的方法不同；至於其他層，係使用相同的製作方法和材料。
透過與示例1相同的方法，在絕緣基板21上形成閘極電極22。接著，在傳統條件中透過RF濺鍍方法形成具有200nm厚度的SiO2 薄膜，以形成閘極絕緣層23。然後，透過與示例1相同的方法，形成半導體層24、源極電極25、以及汲極電極26並隨後退火，從而形成根據比較示例1的場效應電晶體。
(示例1和比較示例1)
第32圖顯示根據示例1之場效應電晶體和根據比較示例1之場效應電晶體的電晶體特性。根據示例1之場效應電晶體和根據比較示例1之場效應電晶體二者均具有大於或等於七數位的ON/OFF比率，並因而達到良好的切換特性。具體而言，ON/OFF比率為ON狀態中電流流動與OFF狀態中電流流動的電流比率。此外，在根據示例1的場效應電晶體中，當閘極電壓Vg 接近0V時，電流Id開始增加，類似於根據比較示例1的場效應電晶體。因此，根據示例1的場效應電晶體顯示出良好的電晶體性能。再者，如上所述，根據示例1之場效應電晶體的閘極絕緣層具有高於根據比較示例1之場效應電晶體的閘極絕緣層的相對介電常數。因此，在根據示例1的場效應電晶體中，在ON狀態中流動的電流Ids 大於根據比較實例1的場效應電晶體中流動的電流。
此外，示例1中形成閘極絕緣層23的鎂鑭複合氧化物顯示出接近九的相對介電常數。這相較於比較示例1中SiO2 薄膜接近3.9的相對介電常數要高得多。再者，證實了低洩漏電流特性。此外，在X射線繞射實驗中，即使閘極絕緣層23在400℃下加熱1小時，也未觀察到繞射峰值。因此，證實了非晶矽態。
(示例2)
參考第5圖，提出根據示例2之場效應電晶體(MOS-FET)的描述。如下形成根據示例2的MOS-FET。液體原料由分別在四乙醇二甲醚(tetraglyme)和四氫呋喃(THF)中溶解La(thd)3 和Sr(thd)2 (thd=2,2,6,6-四甲基-3,5-庚二酮酸)而製成。透過CVD方法將液體原料塗敷在P型Si基板51上，以形成具有5nm厚度的鑭鍶複合氧化物絕緣薄膜。此外，執行CVD方法以形成多晶矽薄膜，並執行微影蝕刻步驟以圖案化多晶矽薄膜和鑭鍶複合氧化物絕緣薄膜，從而形成閘極絕緣層52和閘極電極53。接著，執行CVD方法以沉積SiON。然後，使整個表面經受乾式蝕刻，從而形成閘極側壁絕緣薄膜54。接著，閘極電極53和閘極側壁絕緣薄膜54用作自動對準遮罩以將磷離子注入p型Si基板51。根據離子擴散，形成源極區域55和汲極區域56。然後，執行CVD方法沉積SiO2 ，並執行微影蝕刻步驟以形成具有接觸孔的層間絕緣薄膜57。最後，執行濺鍍方法以沉積Al層，接觸 孔以Al層填充。然後，透過微影蝕刻步驟執行圖案化，從而形成源極電極58和汲極電極59。藉由執行上述步驟，形成場效應電晶體(MOS-FET)。
示例2中所形成的場效應電晶體顯示出良好的電晶體特性以及低洩漏電流特性。示例2中所形成之形成閘極絕緣層52的鑭鍶複合氧化物表現接近10的相對介電常數，並證實了低洩漏電流特性。此外，在X射線繞射實驗中，發現獲得非晶矽態。
(示例3)
作為示例3，提出根據本發明實施例之揮發性記憶體的描述。參考第33圖，提出製造根據示例3所形成的揮發性記憶體之方法的描述。
首先，閘極電極112和第二電容電極113形成在由無鹼玻璃所製成的基板111上。具體而言，透過DC濺鍍方法，具有接近100nm厚度的鉬(Mo)薄膜形成在玻璃基板111上。隨後，塗敷光阻劑，並經歷預焙，以具有光罩之步進器而曝光，並顯影，從而形成具有與閘極電極112和第二電容電極113相同圖案的光阻圖案。此外，執行反應性離子蝕刻(reactive ion etching,RIE)以從沒有形成光阻圖案的區域中移除鉬薄膜。隨後，也移除光阻圖案，從而形成閘極電極112和第二電容電極113。
接著，形成閘極絕緣層114。具體而言，液體原料由分別在四乙醇二甲醚(tetraglyme)和四氫呋喃(THF)中溶解La(thd)3 和Ba(thd)2 (thd=2,2,6,6-四甲基-3,5-庚二酮酸)而製成。透過CVD方法將液體原料塗敷在閘極電極112和玻璃基板111上，以形成具有200nm厚度的鋇鑭複合氧化物絕緣薄膜，從而形成閘極絕緣層114。隨後，塗敷光阻劑，並使光阻劑經歷預焙，以具有光罩之步進器而曝光，並顯影，從而形成具有與閘極絕緣層114相同圖案的光阻圖案。此外，執行RIE以從沒有形成光阻圖案的區域中移除鋇鑭複合氧化物絕緣薄膜。隨後，也移除光阻圖案，從而形成閘極絕緣層114。
然後，形成電容介電層115。具體而言，液體原料由分別在四乙醇二甲醚(tetraglyme)和四氫呋喃(THF)中溶解La(thd)3 和Ba(thd)2 (thd=2,2,6,6-四甲基-3,5-庚二酮酸)而製成。透過CVD方法將該液體原料塗 敷在閘極電極112和玻璃基板111之上，以形成具有50nm厚度的鋇鑭複合氧化物絕緣薄膜，從而形成電容介電層115。隨後，塗敷光阻劑，並使光阻劑經歷預焙，以具有光罩之步進器而曝光，從而形成具有與電容介電層115相同圖案的光阻圖案。此外，執行RIE以從沒有形成光阻圖案的區域中移除鋇鑭複合氧化物絕緣薄膜。隨後，也移除光阻圖案，從而形成電容介電層115。
接著，形成源極電極116和汲極電極117。在示例3中，汲極電極117在第三實施例中也用作第一電容電極，並且連同電容介電層115和第二電容電極113一起形成電容。
具體而言，透過DC濺鍍方法，將ITO薄膜即透明導電薄膜形成在閘極絕緣層114和電容介電層115上，從而ITO薄膜具有接近100nm的厚度。隨後，將光阻劑塗敷在ITO薄膜上，並使光阻劑經歷預焙，以具有光罩之步進器而曝光，並顯影，從而形成具有與源極電極116和汲極電極117相同圖案的光阻圖案。此外，執行RIE以從沒有形成光阻圖案的區域中移除ITO薄膜。隨後，也移除光阻圖案，從而形成由ITO薄膜所製成的源極電極116和汲極電極117。
然後，形成半導體層118。具體而言，透過DC濺鍍方法形成具有接近100nm厚度的鎂銦氧化物薄膜。隨後，將光阻劑塗敷在鎂銦氧化物薄膜上，並使光阻劑經歷預焙，以具有光罩之步進器而曝光，並顯影，從而形成具有與半導體層118相同圖案的光阻圖案。此外，執行RIE以從沒有形成光阻圖案的區域中移除鎂銦氧化物薄膜。隨後，也移除光阻圖案，從而形成半導體層118。因此，形成半導體層118，從而在源極電極116和汲極電極117之間形成通道。
根據上述步驟，形成揮發性記憶體。在示例3中所形成之形成揮發性記憶體的閘極絕緣層114和電容介電層115的鋇鑭複合氧化物表現接近11的相對介電常數，並證實低洩漏電流特性。此外，在X射線繞射實驗中，發現獲得非晶矽態。
(示例4)
參考第10圖，提出根據示例4之揮發性半導體記憶體的描 述。如下形成根據示例4的揮發性半導體記憶體。原料由分別在四乙醇二甲醚(tetraglyme)和四氫呋喃(THF)中溶解Y(thd)3 和Sr(thd)2 (thd=2,2,6,6-四甲基-3,5-庚二酮酸)而製成。透過CVD方法將液體原料塗敷在p型Si基板71上，以形成具有5nm厚度的釔鍶複合氧化物絕緣薄膜。此外，執行CVD方法以形成多晶矽薄膜，並執行微影蝕刻步驟以圖案化多晶矽薄膜和釔鍶複合氧化物絕緣薄膜，從而形成閘極絕緣層72和閘極電極73。接著，執行CVD方法以沉積SiON。然後，使整個表面經受乾式蝕刻，從而形成閘極側壁絕緣薄膜74。接著，閘極電極73和閘極側壁絕緣薄膜74用作自動對準遮罩以將磷離子注入p型Si基板71。根據離子擴散，形成源極區域75和汲極區域76。然後，執行CVD方法沉積SiO2 ，並執行微影蝕刻步驟以形成具有接觸孔的層間絕緣薄膜77。接著，執行CVD方法以沉積多晶矽薄膜，接觸孔以多晶矽薄膜填充。然後，執行微影蝕刻步驟以形成位元線電極78。接著，執行CVD方法沉積SiO2 ，並執行微影蝕刻步驟以在汲極區域76之上形成具有接觸孔的層間絕緣薄膜79。然後，執行CVD方法以形成多晶矽薄膜，並執行微影蝕刻步驟以形成第一電容電極(電容低電極)80。接著，原料由分別在四乙醇二甲醚(tetraglyme)和四氫呋喃(THF)中溶解Y(thd)3 和Sr(thd)2 (thd=2,2,6,6-四甲基-3,5-庚二酮酸)而製成。透過CVD方法使用該原料以形成具有30nm厚度的釔鍶複合氧化物絕緣薄膜，從而形成電容介電層81。隨後，透過CVD方法形成多晶矽薄膜，從而形成第二電容電極(電容上電極)82。
根據上述步驟，形成揮發性記憶體。在示例4中所形成之形成揮發性記憶體的閘極絕緣層72和電容介電層81的釔鍶複合氧化物表現接近7的相對介電常數，並證實低洩漏電流特性。此外，在X射線繞射實驗中，發現獲得非晶矽態。
(示例5)
作為示例5，提出根據本發明實施例的非揮發性記憶體的描述。參見第11圖，提出製造根據實例5形成的非揮發性記憶體的方法的描述。
首先，閘極電極92形成在由無鹼玻璃所製成的基板91之 上。具體而言，透過DC濺鍍方法，具有接近30nm厚度的鉬(Mo)薄膜形成在玻璃基板91上。隨後，塗敷光阻劑，並使光阻劑經歷預焙，以具有光罩之步進器而曝光，並顯影，從而形成具有與閘極電極92相同圖案的光阻圖案。此外，執行RIE以從沒有形成光阻圖案的區域中移除鉬薄膜。隨後，也移除光阻圖案，從而形成閘極電極92。
接著，形成閘極絕緣層93。具體而言，液體原料由分別在tetraglyme和THF中溶解La(thd)3 和Ca(thd)2 (thd=2,2,6,6-四甲基-3,5-庚二酮酸)而製成。透過CVD方法將該液體原料塗敷在閘極電極92和玻璃基板91上，以形成具有100nm厚度的鈣鑭複合氧化物絕緣薄膜，從而形成閘極絕緣層93。
然後，形成浮動閘極電極94。具體而言，透過DC濺鍍方法，具有接近15nm厚度的鉬(Mo)薄膜形成在第一閘極絕緣層93上。隨後，塗敷光阻劑，並使光阻劑經歷預焙，以具有光罩之步進器而曝光，並顯影，從而形成具有與浮動閘極電極94相同圖案的光阻圖案。此外，執行RIE以從沒有形成光阻圖案的區域中移除鉬薄膜。隨後，也移除光阻圖案，從而形成浮動閘極電極94。
接著，形成第二閘極絕緣層95。具體而言，透過CVD方法，具有接近50nm厚度的SiO2 層形成在第一閘極絕緣層93和浮動閘極電極94上，從而形成第二閘極絕緣層95。
然後，形成源極電極96和汲極電極97。具體而言，透過DC濺鍍方法，將具有接近100nm厚度的ITO薄膜即透明導電薄膜形成在第二閘極絕緣層95上。隨後，將光阻劑塗敷在ITO薄膜上，並使光阻劑經歷預焙，以具有光罩之步進器而曝光，並顯影，從而形成具有與源極電極96和汲極電極97相同圖案的光阻圖案。此外，執行RIE以從沒有形成光阻圖案的區域中移除ITO薄膜。隨後，也移除光阻圖案，從而形成由ITO薄膜所製成的源極電極96和汲極電極97。
接著，形成半導體層98。具體而言，透過DC濺鍍方法形成具有接近100nm厚度的鎂銦氧化物薄膜。隨後，將光阻劑塗敷在鎂銦氧化物薄膜上，並使光阻劑經歷預焙，以具有光罩之步進器而曝光，並顯影， 從而形成具有與半導體層98相同圖案的光阻圖案。此外，執行RIE以從沒有形成光阻圖案的區域中移除鎂銦氧化物薄膜。隨後，也移除光阻圖案，從而形成半導體層98。因此，形成半導體層98，從而在源極電極96和汲極電極97之間形成通道。
根據上述步驟，形成非揮發性記憶體。在示例5中所形成之形成非揮發性記憶體的閘極絕緣層93的鈣鑭複合氧化物絕緣薄膜表現接近八的相對介電常數，並證實低洩漏電流特性。此外，在X射線繞射實驗中，發現獲得非晶矽態。
(示例6)
參見第15圖，提出製造根據示例6之非揮發性半導體記憶體的描述。如下形成根據示例6的非揮發性半導體記憶體。藉由在表面上執行熱氧化，具有5nm厚度的SiO2 形成在p型Si基板101上。然後，藉由執行微影蝕刻而形成第二閘極絕緣薄膜104即第二閘極絕緣層。接著，執行CVD方法以形成多晶矽薄膜，並執行微影蝕刻步驟以形成浮動閘極電極105。
然後，原料由在THF和乙二醇二甲醚(ethylene glycol dimethyl ether,DME)的混合溶劑中溶解Y(thd)3 和Sr(thd)2 (thd=2,2,6,6-四甲基-3,5-庚二酮酸)的粉末混合物而製成。透過CVD方法塗敷該原料以形成25nm的鋇鍶複合氧化物絕緣薄膜，並執行微影蝕刻步驟以形成第一閘極絕緣層102。接著，執行CVD方法以形成多晶矽薄膜，並執行微影蝕刻步驟以形成閘極電極103。
接著，執行CVD方法以沉積SiON。然後，使整個表面經歷乾式蝕刻，從而形成閘極側壁絕緣薄膜106。接著，閘極電極103和閘極側壁絕緣薄膜106用作自動對準遮罩以將磷離子注入p型Si基板101。根據離子擴散，形成源極區域107和汲極區域108。
根據上述步驟，形成非揮發性記憶體。在示例6中所形成之形成非揮發性記憶體的第一閘極絕緣層102的鈣鍶複合氧化物絕緣薄膜表現接近七的相對介電常數，並證實低洩漏電流特性。此外，在X射線繞射實驗中，發現獲得非晶矽態。
(示例7)
接下來，作為示例7，提出根據本發明實施例之電容的描述。此電容可用在用於驅動根據第七實施例之液晶元件或根據第三實施例之揮發性記憶體的一電晶體/一電容電路中。參考第34圖提出以下描述。
首先，具有接近100nm厚度的鋁薄膜透過真空氣相沉積經由金屬遮罩形成在由無鹼玻璃所製成的基板901上，以形成具有所需形狀的低電容電極902。
接著，形成鎂鑭氧化物絕緣薄膜，其成為電容介電層903。首先，製造用於形成氧化物絕緣薄膜的油墨。具體而言，將0.8ml甲苯中2-乙基己酸鎂溶液(Mg含量3wt%，STREM12-1260)和2ml甲苯中2-乙基己酸鑭(La含量7wt%，Wako Pure Chemical Industries,Ltd製造的122-03371)混合在一起。然後，添加3ml甲苯以稀釋此混合液。從而，製備了用於形成鎂鑭氧化物絕緣薄膜的無色、透明油墨。接著，將此油墨塗敷在基板901之上，其中低電容電極902透過旋轉塗佈(1000rpm旋轉5秒，接著3000rpm旋轉20秒)已形成在基板901上。然後，在空氣中執行加熱過程(200℃、300℃和400℃各加熱1小時)。從而，形成具有354nm厚度的鎂鑭氧化物絕緣薄膜。
接著，透過真空氣相沉積經由金屬遮罩形成具有接近100nm厚度的鋁薄膜，以形成上部電容電極904。
第35圖顯示了施加電場的頻率與在示例7中所形成之電容的相對介電常數ε之間的關係，以及施加電場的頻率與示例7中所形成之電容的介電損失tan δ之間的關係。如第35圖所示，在從100Hz至1MHz範圍區域內示例7中所形成之電容的相對介電常數ε大於或等於6.1，並因此證實了高相對介電常數。此外，還證實了介電損失tan δ較低，在從100Hz至100kHz範圍區域內接近小於或等於2%。
(示例8)
接下來，作為示例8，提出根據本發明實施例之電容的描述。類似於示例7，此電容可用在用於驅動根據第七實施例之液晶元件或根據第三實施例之揮發性記憶體的一電晶體/一電容電路中。參考第34圖提出 以下描述。
首先，具有接近100nm厚度的鋁薄膜透過真空氣相沉積經由金屬遮罩形成在由無鹼玻璃所製成的基板901上，以形成具有所需形狀的低電容電極902。
接著，形成鍶鑭氧化物絕緣薄膜，其成為電容介電層903。首先，製造用於形成氧化物絕緣薄膜的油墨。具體而言，將4.4ml甲苯中2-乙基己酸鍶溶液(Sr含量2wt%，Wako Pure Chemical Industries,Ltd製造的195-09561)和2ml甲苯中2-乙基己酸鑭(La含量7wt%，Wako Pure Chemical Industries,Ltd製造的122-03371)混合在一起。然後，添加6ml甲苯以稀釋此混合液。從而，製備了用於形成鍶鑭氧化物絕緣薄膜的無色、透明油墨。接著，將此油墨塗敷在基板901之上，其中低電容電極902透過旋轉塗佈(1000rpm旋轉5秒，接著3000rpm旋轉20秒)已形成在該基板901上。然後，在空氣中執行加熱過程(200℃、300℃和400℃各加熱1小時)。從而，形成具有180nm厚度的鍶鑭氧化物絕緣薄膜。
接著，透過真空氣相沉積經由金屬遮罩形成具有接近100nm厚度的鋁薄膜，用以形成上部電容電極904。
第36圖顯示了施加電場的頻率與在示例8中所形成之電容的相對介電常數ε之間的關係，以及施加電場的頻率與示例8中所形成之電容的介電損失tan δ之間的關係。如第36圖所示，在從100Hz至1MHz範圍區域內示例8中所形成之電容的相對介電常數ε大於或等於9.7，並因此證實了高相對介電常數。此外，還證實了介電損失tan δ較低，在從100Hz至100kHz範圍區域內接近小於或等於1%。
(比較示例2)
接下來，提出比較示例2中所形成之電容的描述。比較示例2中所形成之電容的結構相同於第34圖中說明的示例7和示例8的電容結構。
在比較示例2的電容中，具有接近100nm厚度的鋁薄膜透過真空氣相沉積經由金屬遮罩形成在由無鹼玻璃所製成的基板901上，以形成具有所需形狀的低電容電極902。
然後，透過RF磁控濺鍍形成具有接近285nm厚度的SiO2 薄膜，以形成絕緣薄膜903。接著，透過真空氣相沉積經由金屬遮罩形成具有接近100nm厚度的鋁薄膜，以形成上部電容電極904。
第37圖顯示了施加電場的頻率與在比較示例2中所形成之電容的相對介電常數ε之間的關係，以及施加電場的頻率與比較示例2中所形成之電容的介電損失tan δ之間的關係。如第37圖所示，比較示例2中所形成之電容的介電損失tan δ較低，在直到250kHz的區域中接近小於或等於1%。然而，在從100Hz至1MHz範圍區域內相對介電常數ε接近為3.9，其小於示例7和示例8的數值。
(示例9)
接下來，作為示例9，參考第2圖，提出根據本發明實施例之場效應電晶體的描述。如下形成示例9的場效應電晶體。首先，具有接近100nm厚度的鋁薄膜透過真空氣相沉積經由金屬遮罩形成在由無鹼玻璃所製成的基板21上，以形成閘極電極22。接著，透過相同於示例8的方法，形成由鍶鑭氧化物所製成的且具有230nm厚度的閘極絕緣層23。然後，在室溫下透過DC磁控濺鍍形成MgIn2 O4 薄膜，其成為半導體層24。濺鍍氣體為氬氣和氧氣的混合物，並且使用金屬遮罩在所需區域內形成具有100nm厚度的薄膜。接著，透過真空氣相沉積經由金屬遮罩形成具有接近100nm厚度的鋁薄膜，從而形成源極電極25和汲極電極26。通道長度L為50μm並且通道寬度W為400μm。最後，在空氣中300℃下執行加熱過程1小時。從而，形成示例9的場效應電晶體。
(比較示例3)
接下來，作為比較示例3，參考第2圖，提出具有傳統結構之場效應電晶體的描述。根據示例9的場效應電晶體和根據比較示例3的場效應電晶體之間的差異為形成閘極絕緣層23的方法不同；至於其他層，使用相同的製造方法和材料。
透過與示例9相同的方法，在絕緣基板21上形成閘極電極22。隨後，透過RF磁控濺鍍形成具有200nm厚度的SiO2 薄膜，以形成閘極絕緣層23。隨後，透過與示例9相同的方法，形成半導體層24、源極電 極25以及汲極電極26。最後，類似於示例9，在空氣中300℃下執行加熱過程1小時。從而，形成根據比較示例3的場效應電晶體。
(示例9和比較示例3)
第38圖顯示在根據示例9的場效應電晶體和根據比較示例3的場效應電晶體中，在中間-源極-汲極電壓Vd 為20V的情況下，閘極電壓Vg 和中間-源極-汲極電流Ids 之間的關係。如第38圖所示，根據示例9的場效應電晶體和根據比較示例3的場效應電晶體二者均具有大於或等於8數位的ON/OFF比率，並因而實現具有良好切換特性的TFT特性。此外，在根據示例9的場效應電晶體中，ON電流大於或等於根據比較示例3的場效應電晶體之電流的2倍。這是因為示例9中閘極絕緣薄膜的相對介電常數大於或等於比較示例3中閘極絕緣薄膜之相對介電常數的2倍。
(示例10)
接下來，作為示例10，提出根據本發明實施例之影像顯示裝置的描述。根據示例10的影像顯示裝置為第16圖中說明的有機EL顯示裝置。參考第39圖描述製造根據示例10之有機EL顯示裝置的方法。
在步驟S102中，形成第一閘極電極202和第二閘極電極203。具體而言，透過DC濺鍍，具有接近100nm厚度的鉬(Mo)薄膜形成在由無鹼玻璃所製成的玻璃基板201上。隨後，塗敷光阻劑以形成與即將形成之圖案具有相同圖案的光阻圖案。使光阻劑經歷預焙，以具有光罩之步進器而曝光，並顯影。此外，執行RIE以從沒有形成光阻圖案的區域中移除鉬薄膜。隨後，也移除光阻圖案，從而形成第一閘極電極202和第二閘極電極203。
接著，在步驟S104中，形成閘極絕緣層204。具體而言，液體原料由分別在tetraglyme和THF中溶解La(thd)3 和Mg(thd)2 (thd=2,2,6,6-四甲基-3,5-庚二酮酸)而製成。透過CVD方法將該液體原料塗敷在第一閘極電極202、第二閘極電極203和玻璃基板201上，以形成具有200nm厚度的鎂鑭複合氧化物絕緣薄膜。隨後，塗敷光阻劑以形成與即將形成之圖案具有相同圖案的光阻圖案。使光阻劑經歷預焙，以具有光罩之步進器而曝光，並顯影。此外，執行RIE用以從沒有形成光阻圖案的區域 中移除鎂鑭複合氧化物絕緣薄膜。隨後，也移除光阻圖案，從而具有通孔的閘極絕緣薄膜204形成在第二閘極電極203上。
然後，在步驟S106中，形成第一源極電極205、第二源極電極207、第一汲極電極206、以及第二汲極電極208。具體而言，透過DC濺鍍在閘極絕緣層204上形成具有接近100nm厚度的ITO薄膜，其為透明導電薄膜。隨後，將光阻劑塗敷在ITO薄膜上。使光阻劑經歷預焙，以具有光罩之步進器而曝光，並顯影，從而形成與即將形成之圖案具有相同圖案的光阻圖案。此外，執行RIE以從沒有形成光阻圖案的區域中移除ITO薄膜。隨後，也移除光阻圖案，從而形成由ITO薄膜所製成之第一源極電極205、第二源極電極207、第一汲極電極206、以及第二汲極電極208。因此，第一汲極電極206和第二閘極電極203是連接的。
接著，在步驟S108中，形成第一半導體層209和第二半導體層210。具體而言，透過DC濺鍍形成具有接近100nm厚度的鎂銦氧化物薄膜。隨後，將光阻劑塗敷在鎂銦薄膜上。使光阻劑經歷預焙，以具有光罩之步進器而曝光，並顯影，從而形成與即將形成之圖案具有相同圖案的光阻圖案。此外，執行RIE以從沒有形成光阻圖案的區域中移除鎂銦氧化物薄膜。隨後，也移除光阻圖案，從而形成第一半導體層209和第二半導體層210。因此，形成第一半導體層209使得在第一源極電極205和第一汲極電極206之間形成通道，並且形成第二半導體層210使得在第二源極電極207和第二汲極電極208之間形成通道。
然後，在步驟S110中，形成第一保護層211和第二保護層212。具體而言，將感光氟樹脂塗敷在整個基板上。使感光氟樹脂經歷預焙，以具有光罩之步進器而曝光，並顯影，從而形成所需圖案。接著使感光氟樹脂經歷後焙。進而，形成具有接近400nm厚度的第一保護層211和第二保護層212。
接著，在步驟S112中，形成隔牆213。具體而言，在整個基板上，塗敷感光聚醯亞胺材料。使感光聚醯亞胺材料經歷預焙，以具有光罩之步進器而曝光，並顯影，從而形成所需圖案。接著使感光聚醯亞胺材料經歷後焙。從而，形成具有接近1μm厚度的隔牆213。
然後，在步驟S114中，使用噴墨印表機，有機EL層214形成在一未形成隔牆213的區域。
接著，在步驟S116中，形成上部電極215。具體而言，透過真空氣相沉積而沉積MgAg，從而形成上部電極215。
然後，在步驟S118中，形成密封層216。具體而言，透過CVD形成具有接近2μm厚度的SiO2 薄膜，從而形成密封層216。
接著，在步驟S120中，黏合反向絕緣基板218。具體而言，黏著層217形成在密封層216上，將由無鹼玻璃所製成的反向絕緣基板218黏合至黏著層217。因此，如第16圖所示形成根據示例7之有機EL顯示裝置的顯示面板。
然後，在步驟S122中，連接顯示控制裝置。具體而言，將顯示控制裝置(圖中未示)連接至顯示面板，從而影像可顯示在顯示面板上。從而，形成包括有機EL顯示裝置的影像顯示系統。
示例7中形成的有機EL顯示裝置可在低電壓下被驅動，並因此可減少影像顯示系統的功率消耗。
本發明並不限於此處所描述的具體實施例，在不脫離本發明範圍內可進行變更和修飾。
本申請係基於向日本專利局於2009年12月25日提出的申請第2009-295425號、2010年3月18日提出的申請第2010-062244號、2010年12月3日提出的申請第2010-270240號、以及2010年12月6日提出的申請第2010-271980號等優先權，其包括的全部內容納入本文中作為參考。
11‧‧‧絕緣基板
12‧‧‧閘極電極
13‧‧‧閘極絕緣層
14‧‧‧源極電極
15‧‧‧汲極電極
16‧‧‧半導體層

Claims (17)

  1. 一種形成氧化絕緣膜的絕緣膜形成油墨，其中該絕緣膜形成油墨係由包括一或二或更多鹼土金屬元素以及選自鎵、鈧、釔和除了鈰以外的鑭系元素所構成之群組中一或二或更多元素的溶液所形成。
  2. 依據申請專利範圍第1項所述之絕緣膜形成油墨，更進一步包含選自鋁、鈦、鋯、鉿、鈰、鈮和鉭所構成之群組中一或二或更多金屬元素。
  3. 依據申請專利範圍第1項或第2項所述之絕緣膜形成油墨，包含該金屬之金屬有機酸鹽和金屬有機複合物的至少其中之一。
  4. 依據申請專利範圍第3項所述之絕緣膜形成油墨，其中該金屬有機酸鹽係取代的或未取代的羧酸鹽。
  5. 依據申請專利範圍第3項所述之絕緣膜形成油墨，其中該金屬有機複合物包括乙醯丙酮衍生物、取代的或未取代的苯基、或取代的或未取代的烷氧基。
  6. 依據申請專利範圍第3項所述之絕緣膜形成油墨，其中該金屬有機複合物包括羰基、取代或未取代的烷基、或者取代或未取代的環二烯基。
  7. 依據申請專利範圍第1項或第2項所述之絕緣膜形成油墨，包含該金屬的無機鹽。
  8. 一種製造絕緣膜的方法，包含：將一絕緣膜形成油墨塗敷在一基板上的步驟，其中該絕緣膜形成油墨係由包括一或二或更多鹼土金屬元素以及選自鎵、鈧、釔和除了鈰以外的鑭系元素所構成之群組中一或二或更多元素的溶液所形成；以及將該塗敷的絕緣膜形成油墨加熱的步驟，以將該絕緣膜形成油墨轉變成為金屬氧化物絕緣膜。
  9. 據申請專利範圍第8項所述之製造絕緣膜的方法，其中該絕緣膜形成油墨更進一步包含選自鋁、鈦、鋯、鉿、鈰、鈮和鉭所構成之群組中一或二或更多金屬元素。
  10. 依據申請專利範圍第8項或第9項所述之製造絕緣膜的方法，其中該絕緣膜形成油墨包含該金屬之金屬有機酸鹽和金屬有機複合物的至少其 中之一。
  11. 依據申請專利範圍第10項所述之製造絕緣膜的方法，其中該金屬有機酸鹽係取代的或未取代的羧酸鹽。
  12. 依據申請專利範圍第10項所述之製造絕緣膜的方法，其中該金屬有機複合物包括乙醯丙酮衍生物、取代的或未取代的苯基、或取代的或未取代的烷氧基。
  13. 依據申請專利範圍第10項所述之製造絕緣膜的方法，其中該金屬有機複合物包括羰基、取代或未取代的烷基、或者取代或未取代的環二烯基。
  14. 依據申請專利範圍第8項或第9項所述之製造絕緣膜的方法，其中該絕緣膜形成油墨包含該金屬的無機鹽。
  15. 依據申請專利範圍第8項或第9項所述之製造絕緣膜的方法，其中該加熱步驟係在該絕緣膜維持在一非晶相狀態的溫度下執行。
  16. 一種製造半導體裝置的方法，該半導體裝置包含：一半導體基板；一源極電極、一汲極電極、和一閘極電極，其等係形成在該半導體基板上；一半導體層，藉由該半導體層，當一預定電壓施加至該閘極電極時，一通道形成在該源極電極和該汲極電極之間；以及一閘極絕緣層，提供在該閘極電極和該半導體層之間，其中該閘極絕緣層係由申請專利範圍第8項至第15項中任一項所述之製造絕緣膜的方法所形成。
  17. 一種製造半導體裝置的方法，該半導體裝置包含：一絕緣基板；一閘極電極，配置以一施加一閘極電壓；一源極電極及一汲極電極，配置以擷取一電流；一半導體層，提供在相鄰於該源極電極及該汲極電極；以及一閘極絕緣層，提供在該閘極電極和該半導體層之間，其中該閘極絕緣層係由申請專利範圍第8項至第15項中任一項所述之製造絕緣膜的方法所形成。
TW103113600A 2009-12-25 2010-12-23 形成氧化絕緣膜的絕緣膜形成油墨以及製造該絕緣膜和半導體裝置的方法 TWI509793B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009295425 2009-12-25
JP2010062244 2010-03-18
JP2010270240A JP5633346B2 (ja) 2009-12-25 2010-12-03 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
JP2010271980A JP5899615B2 (ja) 2010-03-18 2010-12-06 絶縁膜の製造方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201431066A TW201431066A (zh) 2014-08-01
TWI509793B true TWI509793B (zh) 2015-11-21

Family

ID=46883110

Family Applications (2)

Application Number Title Priority Date Filing Date
TW099145561A TWI495103B (zh) 2009-12-25 2010-12-23 場效應電晶體、半導體記憶體、顯示元件、影像顯示裝置以及系統
TW103113600A TWI509793B (zh) 2009-12-25 2010-12-23 形成氧化絕緣膜的絕緣膜形成油墨以及製造該絕緣膜和半導體裝置的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW099145561A TWI495103B (zh) 2009-12-25 2010-12-23 場效應電晶體、半導體記憶體、顯示元件、影像顯示裝置以及系統

Country Status (6)

Country Link
US (2) US10020374B2 (zh)
EP (1) EP2517255B1 (zh)
KR (1) KR101393265B1 (zh)
CN (2) CN105097952B (zh)
TW (2) TWI495103B (zh)
WO (1) WO2011078398A1 (zh)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180105252A (ko) 2010-09-03 2018-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전계 효과 트랜지스터 및 반도체 장치의 제조 방법
US9467047B2 (en) * 2011-05-31 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. DC-DC converter, power source circuit, and semiconductor device
US20120319113A1 (en) * 2011-06-17 2012-12-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5496995B2 (ja) 2011-12-22 2014-05-21 独立行政法人科学技術振興機構 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR20140117399A (ko) * 2012-01-06 2014-10-07 히타치가세이가부시끼가이샤 패시베이션막 형성용 조성물, 패시베이션막이 있는 반도체 기판과 그 제조 방법, 및 태양전지 소자와 그 제조 방법
US8703365B2 (en) 2012-03-06 2014-04-22 Apple Inc. UV mask with anti-reflection coating and UV absorption material
WO2013159150A1 (en) * 2012-04-27 2013-10-31 Commonwealth Scientific And Industrial Research Organisation Solution-processed low temperature amorphous thin films
WO2014014107A1 (ja) * 2012-07-19 2014-01-23 日立化成株式会社 パッシベーション層形成用組成物、パッシベーション層付半導体基板及びその製造方法、並びに太陽電池素子及びその製造方法
KR102083249B1 (ko) 2012-07-19 2020-03-02 히타치가세이가부시끼가이샤 패시베이션층 형성용 조성물, 패시베이션층이 형성된 반도체 기판, 패시베이션층이 형성된 반도체 기판의 제조 방법, 태양 전지 소자, 태양 전지 소자의 제조 방법 및 태양 전지
US8823003B2 (en) 2012-08-10 2014-09-02 Apple Inc. Gate insulator loss free etch-stop oxide thin film transistor
US8937307B2 (en) * 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102956713B (zh) * 2012-10-19 2016-03-09 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US9601557B2 (en) 2012-11-16 2017-03-21 Apple Inc. Flexible display
US9263531B2 (en) 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
JP6400961B2 (ja) 2013-07-12 2018-10-03 株式会社半導体エネルギー研究所 表示装置
KR20150012874A (ko) * 2013-07-26 2015-02-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법 및 평판 표시 장치용 백플레인의 제조 방법.
KR20150015071A (ko) * 2013-07-31 2015-02-10 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 갖는 표시장치 및 이의 제조방법
JP6394171B2 (ja) 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US9864248B2 (en) * 2013-12-27 2018-01-09 Sharp Kabushiki Kaisha Semiconductor device and display device
US9498142B2 (en) * 2014-07-03 2016-11-22 Heraeus Deutschland GmbH & Co. KG Multi-layered structure and method
JP2016111677A (ja) 2014-09-26 2016-06-20 株式会社半導体エネルギー研究所 半導体装置、無線センサ、及び電子機器
CN104392999B (zh) 2014-09-30 2017-03-29 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
US9600112B2 (en) 2014-10-10 2017-03-21 Apple Inc. Signal trace patterns for flexible substrates
JP6582655B2 (ja) * 2015-07-14 2019-10-02 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6828293B2 (ja) 2015-09-15 2021-02-10 株式会社リコー ｎ型酸化物半導体膜形成用塗布液、ｎ型酸化物半導体膜の製造方法、及び電界効果型トランジスタの製造方法
EP4391083A2 (en) * 2015-09-15 2024-06-26 Ricoh Company, Ltd. Coating liquid for forming n-type oxide semiconductor film, method for producing n-type oxide semiconductor film, and method for producing field-effect transistor
US10269293B2 (en) 2015-10-23 2019-04-23 Ricoh Company, Ltd. Field-effect transistor (FET) having gate oxide insulating layer including SI and alkaline earth elements, and display element, image display and system including FET
JP6862805B2 (ja) * 2015-12-08 2021-04-21 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US10600916B2 (en) * 2015-12-08 2020-03-24 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
US10334196B2 (en) 2016-01-25 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP3432348A4 (en) * 2016-02-01 2019-03-20 Ricoh Company, Ltd. FIELD EFFECT TRANSISTOR, METHOD FOR MANUFACTURING THE SAME, DISPLAY ELEMENT, DISPLAY APPARATUS, AND SYSTEM
US10818705B2 (en) * 2016-03-18 2020-10-27 Ricoh Company, Ltd. Method for manufacturing a field effect transistor, method for manufacturing a volatile semiconductor memory element, method for manufacturing a non-volatile semiconductor memory element, method for manufacturing a display element, method for manufacturing an image display device, and method for manufacturing a system
JP6855848B2 (ja) * 2016-03-18 2021-04-07 株式会社リコー 電界効果型トランジスタの製造方法、揮発性半導体メモリ素子の製造方法、不揮発性半導体メモリ素子の製造方法、表示素子の製造方法、画像表示装置の製造方法、システムの製造方法
CN111627924B (zh) * 2016-06-14 2023-05-16 群创光电股份有限公司 显示装置及显示装置的制造方法
EP3258514B1 (en) * 2016-06-15 2020-08-19 Emberion Oy A method of forming an apparatus comprising perovskite
KR102583770B1 (ko) * 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치
JP6698486B2 (ja) * 2016-09-26 2020-05-27 株式会社ジャパンディスプレイ 表示装置
US9726634B1 (en) * 2016-10-03 2017-08-08 International Business Machines Corporation Superhydrophobic electrode and biosensing device using the same
KR102260807B1 (ko) * 2016-11-30 2021-06-07 가부시키가이샤 리코 산화물 또는 산질화물 절연체 막 형성용 도포액, 산화물 또는 산질화물 절연체 막, 전계 효과형 트랜지스터 및 이들의 제조 방법
JP6848405B2 (ja) * 2016-12-07 2021-03-24 株式会社リコー 電界効果型トランジスタの製造方法
CN106684251B (zh) * 2016-12-09 2018-06-01 武汉华星光电技术有限公司 柔性垂直沟道有机薄膜晶体管及其制作方法
KR20180075733A (ko) 2016-12-26 2018-07-05 엘지디스플레이 주식회사 플렉서블 표시장치
KR102363115B1 (ko) * 2017-03-17 2022-02-15 가부시키가이샤 리코 전계 효과형 트랜지스터, 그 제조 방법, 표시 소자, 표시 디바이스 및 시스템
JP6887307B2 (ja) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
JP2019050323A (ja) * 2017-09-12 2019-03-28 シャープ株式会社 アクティブマトリクス基板およびデマルチプレクサ回路
US10141503B1 (en) * 2017-11-03 2018-11-27 International Business Machines Corporation Selective phase change material growth in high aspect ratio dielectric pores for semiconductor device fabrication
JP7305933B2 (ja) 2018-07-23 2023-07-11 株式会社リコー 金属酸化物膜形成用塗布液、酸化物絶縁体膜、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP7190729B2 (ja) 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
US11342447B2 (en) * 2018-11-30 2022-05-24 Ricoh Company, Ltd. Sputtering target for insulating oxide film, method for forming insulating oxide film, and method for producing field-effect transistor
CN114784115A (zh) * 2019-01-29 2022-07-22 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
JP7190740B2 (ja) 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
TW202032226A (zh) * 2020-01-14 2020-09-01 友達光電股份有限公司 軟性電路結構
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
US11296163B2 (en) * 2020-05-27 2022-04-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel and OLED display device
CN112436058A (zh) * 2020-10-29 2021-03-02 深圳技术大学 柔性InGaZnO薄膜晶体管及制备方法
CN113161499B (zh) * 2021-04-13 2022-06-17 浙江大学 光电器件及其制造方法
CN115064641B (zh) * 2022-08-18 2022-10-28 天津大学 一种利用电润湿提高有机半导体高温稳定性的方法
TWI835556B (zh) * 2023-02-14 2024-03-11 國立勤益科技大學 薄膜電晶體結合鈣鈦礦電阻式記憶元件的製作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017687A (ja) * 2001-06-29 2003-01-17 Hitachi Ltd 半導体装置
US20060234852A1 (en) * 2005-03-28 2006-10-19 Il-Doo Kim High K-gate oxide TFTs built on transparent glass or transparent flexible polymer substrate

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5422168A (en) 1977-07-20 1979-02-19 Toshiba Corp Glass coating method for semiconductor element
JPS637325A (ja) 1986-06-26 1988-01-13 Sumitomo Metal Ind Ltd 厚板用ハ−スロ−ラ
JPH05211356A (ja) 1991-10-08 1993-08-20 Fuji Electric Co Ltd 平面型酸化物超電導薄膜ジョセフソン素子の作製方法
US5614018A (en) 1991-12-13 1997-03-25 Symetrix Corporation Integrated circuit capacitors and process for making the same
US5821598A (en) * 1995-02-01 1998-10-13 Research Corporation Technologies, Inc. Uncooled amorphous YBaCuO thin film infrared detector
EP0815595A4 (en) 1995-02-01 1999-05-06 Res Corp Technologies Inc THIN FILM INFRARED RADIATION DETECTOR OF UNCOOLED YBaCuO
US5572060A (en) * 1995-02-01 1996-11-05 Southern Methodist University Uncooled YBaCuO thin film infrared detector
JP2800745B2 (ja) * 1995-11-10 1998-09-21 日本電気株式会社 強誘電体メモリ
KR0163747B1 (ko) 1995-12-18 1998-12-01 양승택 산화물 고온초전도박막/비 초전도박막의 층상구조로 구성된 a-축 수직배향 초전도접합의 제조방법
US5891798A (en) * 1996-12-20 1999-04-06 Intel Corporation Method for forming a High dielectric constant insulator in the fabrication of an integrated circuit
US6218260B1 (en) 1997-04-22 2001-04-17 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby
KR19990014155A (ko) 1997-07-24 1999-02-25 윌리엄 비. 켐플러 고 유전율 실리케이트 게이트 유전체
US6841439B1 (en) 1997-07-24 2005-01-11 Texas Instruments Incorporated High permittivity silicate gate dielectric
JP2000200842A (ja) * 1998-11-04 2000-07-18 Sony Corp 不揮発性半導体記憶装置、製造方法および書き込み方法
US6236076B1 (en) 1999-04-29 2001-05-22 Symetrix Corporation Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material
US6348705B1 (en) * 1999-12-22 2002-02-19 Advanced Technology Materials, Inc. Low temperature process for high density thin film integrated capacitors and amorphously frustrated ferroelectric materials therefor
US6537613B1 (en) 2000-04-10 2003-03-25 Air Products And Chemicals, Inc. Process for metal metalloid oxides and nitrides with compositional gradients
KR100362834B1 (ko) 2000-05-02 2002-11-29 삼성전자 주식회사 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치
WO2002009157A2 (en) * 2000-07-21 2002-01-31 Motorola, Inc. Alkali earth metal oxide gate insulators
JP2002097018A (ja) 2000-09-26 2002-04-02 Japan Carlit Co Ltd:The 金属酸化物薄膜及びその形成方法
KR100436495B1 (ko) 2001-06-07 2004-06-22 삼성전자주식회사 스핀온글래스 조성물을 이용한 반도체 장치의 산화실리콘막 형성방법 및 이를 이용한 반도체 장치의 소자분리 방법
US6479405B2 (en) 2000-10-12 2002-11-12 Samsung Electronics Co., Ltd. Method of forming silicon oxide layer in semiconductor manufacturing process using spin-on glass composition and isolation method using the same method
JP2002134737A (ja) 2000-10-25 2002-05-10 Toshiba Corp 電界効果トランジスタ及びその製造方法
US6501121B1 (en) * 2000-11-15 2002-12-31 Motorola, Inc. Semiconductor structure
JP2002270828A (ja) 2001-03-09 2002-09-20 Toshiba Corp 半導体装置及びその製造方法
US6642131B2 (en) 2001-06-21 2003-11-04 Matsushita Electric Industrial Co., Ltd. Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
JP3773448B2 (ja) 2001-06-21 2006-05-10 松下電器産業株式会社 半導体装置
JP4011320B2 (ja) * 2001-10-01 2007-11-21 株式会社半導体エネルギー研究所 表示装置及びそれを用いた電子機器
US6759249B2 (en) * 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
JP2003258243A (ja) 2002-02-28 2003-09-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP3637325B2 (ja) 2002-03-27 2005-04-13 株式会社東芝 電界効果トランジスタ
JP4543617B2 (ja) 2002-04-22 2010-09-15 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法、電気光学装置の製造方法、電子機器の製造方法、アクティブマトリクス基板の製造装置、電気光学装置の製造装置、及び電気機器の製造装置
JP3873125B2 (ja) 2003-05-16 2007-01-24 国立大学法人名古屋大学 強誘電体薄膜の作製方法、及び強誘電体薄膜
JP3831764B2 (ja) 2003-06-17 2006-10-11 国立大学法人名古屋大学 高誘電率金属酸化物膜の作製方法、高誘電率金属酸化物膜、多層膜構造体、ゲート絶縁膜、及び半導体素子
JP2005167064A (ja) * 2003-12-04 2005-06-23 Sharp Corp 不揮発性半導体記憶装置
JP4216707B2 (ja) * 2003-12-25 2009-01-28 株式会社東芝 半導体装置の製造方法
US7008833B2 (en) * 2004-01-12 2006-03-07 Sharp Laboratories Of America, Inc. In2O3thin film resistivity control by doping metal oxide insulator for MFMox device applications
EP1737044B1 (en) * 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US20050224897A1 (en) * 2004-03-26 2005-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. High-K gate dielectric stack with buffer layer to improve threshold voltage characteristics
GB0414617D0 (en) 2004-06-30 2004-08-04 Koninkl Philips Electronics Nv Active matrix array devices having flexible substrates
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
FR2876497B1 (fr) 2004-10-13 2007-03-23 Commissariat Energie Atomique Revetement a base de mgo pour l'isolation electrique de substrats semi-conducteurs et procede de fabrication
JP2007005028A (ja) 2005-06-21 2007-01-11 Tokyo Ohka Kogyo Co Ltd Ｂｉ系誘電体薄膜形成用組成物およびＢｉ系誘電体薄膜
WO2007007561A1 (ja) 2005-07-11 2007-01-18 Tokyo Ohka Kogyo Co., Ltd. 常誘電体薄膜形成用組成物、常誘電体薄膜および誘電体メモリ
JP2007115807A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP4634923B2 (ja) 2005-12-15 2011-02-16 株式会社東芝 絶縁膜の製造方法、トランジスタの製造方法及び電子デバイスの製造方法
JP5000290B2 (ja) 2006-01-31 2012-08-15 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
KR101243809B1 (ko) 2006-06-30 2013-03-18 엘지디스플레이 주식회사 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법
KR101287211B1 (ko) 2006-06-30 2013-07-16 엘지디스플레이 주식회사 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법
US7598022B2 (en) * 2006-07-21 2009-10-06 National Taiwan University Positive and negative dual function magnetic resist lithography
US7989361B2 (en) 2006-09-30 2011-08-02 Samsung Electronics Co., Ltd. Composition for dielectric thin film, metal oxide dielectric thin film using the same and preparation method thereof
KR20090080522A (ko) 2006-11-14 2009-07-24 이데미쓰 고산 가부시키가이샤 유기 박막 트랜지스터 및 유기 박막 발광 트랜지스터
JP2008205191A (ja) * 2007-02-20 2008-09-04 Toshiba Corp 不揮発性半導体メモリ素子および不揮発性半導体メモリ装置
US8735243B2 (en) 2007-08-06 2014-05-27 International Business Machines Corporation FET device with stabilized threshold modifying material
US7982216B2 (en) 2007-11-15 2011-07-19 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
JP5679622B2 (ja) 2008-01-31 2015-03-04 株式会社東芝 絶縁膜、およびこれを用いた半導体装置
KR20100023151A (ko) 2008-08-21 2010-03-04 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그 제조방법
JP5640478B2 (ja) 2009-07-09 2014-12-17 株式会社リコー 電界効果型トランジスタの製造方法及び電界効果型トランジスタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017687A (ja) * 2001-06-29 2003-01-17 Hitachi Ltd 半導体装置
US20060234852A1 (en) * 2005-03-28 2006-10-19 Il-Doo Kim High K-gate oxide TFTs built on transparent glass or transparent flexible polymer substrate

Also Published As

Publication number Publication date
EP2517255A1 (en) 2012-10-31
CN105097952A (zh) 2015-11-25
US20120248451A1 (en) 2012-10-04
US11271085B2 (en) 2022-03-08
KR101393265B1 (ko) 2014-05-08
WO2011078398A1 (en) 2011-06-30
CN105097952B (zh) 2018-12-21
CN102782858A (zh) 2012-11-14
TW201131772A (en) 2011-09-16
TW201431066A (zh) 2014-08-01
CN102782858B (zh) 2015-10-07
US20180331196A1 (en) 2018-11-15
EP2517255B1 (en) 2019-07-03
KR20120085923A (ko) 2012-08-01
EP2517255A4 (en) 2012-12-12
TWI495103B (zh) 2015-08-01
US10020374B2 (en) 2018-07-10

Similar Documents

Publication Publication Date Title
US11271085B2 (en) Field-effect transistor having amorphous composite metal oxide insulation film, semiconductor memory, display element, image display device, and system
JP5633346B2 (ja) 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
CN107204291B (zh) 场效应晶体管、存储元件、显示元件和装置及系统的制法
JP5776192B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
CN101308781B (zh) 半导体设备、薄膜晶体管基板以及显示设备及其制备方法
JP6855848B2 (ja) 電界効果型トランジスタの製造方法、揮発性半導体メモリ素子の製造方法、不揮発性半導体メモリ素子の製造方法、表示素子の製造方法、画像表示装置の製造方法、システムの製造方法
JP6562089B2 (ja) 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
KR102483109B1 (ko) 금속 산화물, 전계 효과형 트랜지스터, 및 전계 효과형 트랜지스터의 제조 방법
JP5716407B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
KR102363115B1 (ko) 전계 효과형 트랜지스터, 그 제조 방법, 표시 소자, 표시 디바이스 및 시스템
CN106876475B (zh) 场效应晶体管、显示元件、图像显示装置以及系统
TWI673874B (zh) 場效電晶體及其製造方法、顯示元件、顯示裝置及系統
JP2018148145A (ja) 電界効果型トランジスタ、表示素子、表示装置、システム