JP4634923B2 - 絶縁膜の製造方法、トランジスタの製造方法及び電子デバイスの製造方法 - Google Patents

絶縁膜の製造方法、トランジスタの製造方法及び電子デバイスの製造方法 Download PDF

Info

Publication number
JP4634923B2
JP4634923B2 JP2005362233A JP2005362233A JP4634923B2 JP 4634923 B2 JP4634923 B2 JP 4634923B2 JP 2005362233 A JP2005362233 A JP 2005362233A JP 2005362233 A JP2005362233 A JP 2005362233A JP 4634923 B2 JP4634923 B2 JP 4634923B2
Authority
JP
Japan
Prior art keywords
liquid material
insulating film
manufacturing
dangling bonds
applying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005362233A
Other languages
English (en)
Other versions
JP2007165724A (ja
Inventor
和明 岩澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005362233A priority Critical patent/JP4634923B2/ja
Priority to KR1020060084507A priority patent/KR100835026B1/ko
Priority to US11/610,729 priority patent/US7582572B2/en
Publication of JP2007165724A publication Critical patent/JP2007165724A/ja
Application granted granted Critical
Publication of JP4634923B2 publication Critical patent/JP4634923B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L29/4908—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L29/66045—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、絶縁膜の製造方法、トランジスタの製造方法及び電子デバイスの製造方法に関し、特に塗布型絶縁膜の製造方法、塗布型絶縁膜をゲート絶縁膜として使用するトランジスタの製造方法及びトレイン内部に塗布型絶縁膜を埋設する電子デバイスの製造方法に関する。
シリコン（Ｓｉ）基板やガラス基板等の基板上にシリコン酸化膜を成膜する方法には物理的気相成長（ＰＶＤ：physical vapor deposition）法、化学気相成長（ＣＶＤ：chemical vapor deposition）法、塗布（spin on glass）法等が知られている。この中でも塗布法においては、例えば下記特許文献１〜特許文献３に記載されているように、汎用性が高く、更に低コストによりＳｉ酸化膜を成膜することができる。
塗布法にはポリシラザン塗布膜が使用され、ポリシラザン塗布膜は基本骨格中にＳｉ−Ｎ（窒素）結合基、Ｓｉ−Ｈ（水素）結合基及びＮ−Ｈ結合基を含む。ポリシラザン塗布膜は、液体材料であり、一般的にはスピンコート法により塗布される。塗布されたポリシラザン塗布膜に水蒸気雰囲気（Ｈ2Ｏ）中若しくは酸素（Ｏ2）雰囲気中において熱処理を行い、Ｓｉ−Ｎ結合基若しくはＳｉ−Ｈ結合基をＳｉ−Ｏ結合基に転換することにより、Ｓｉ酸化膜を形成することができる。
特開２００１−３１９９２７号公報 特開２００２−３６７９８０号公報 特開２００４−２４１７５１号公報
前述の塗布法は汎用性が高くかつ低コストによりＳｉ酸化膜を成膜することができる特徴があるが、成膜されたＳｉ酸化膜にはＳｉ−Ｎ結合基やＳｉ−Ｈ結合基が残存してしまう。このため、塗布法により成膜されたＳｉ酸化膜の電気的特性特に絶縁耐圧はＰＶＤ法やＣＶＤ法により成膜された燐硼酸ガラス（ＢＰＳＧ：boron phosphorous silicate glass）膜若しくはテトラエソキシシラン（ＴＥＯＳ：tetra ethyl ortho-silicate）膜に比べて低く、リーク電流は高くなってしまう。
例えば、液晶表示デバイスの薄膜トランジスタ（TFT：thin film transistor）のゲート絶縁膜に塗布法により成膜されたＳｉ酸化膜を使用する場合には、ゲート電極とチャネル形成領域（又はソース領域若しくはドレイン領域）との間の絶縁耐圧不良に伴い短絡による欠陥が生じる。また、薄膜トランジスタにおいてリーク電流が増大することにより、液晶表示デバイスの消費電力の増大を招く。
本発明は上記課題を解決するためになされたものであり、本発明の目的は、塗布法により成膜されるＳｉ系絶縁膜の電気的特性を向上することができる絶縁膜の製造方法、トランジスタの製造方法及び電子デバイスの製造方法を提供することである。
本発明の実施の形態に係る第１の特徴は、絶縁膜の製造方法において、ポリシラザンを溶解した第１の液体材料を基板上に塗布する工程と、第１の液体材料中のＳｉの未結合手を減少する工程と、未結合手を減少した後に、第１の液体材料上にその第１の液体材料と同様の第２の液体材料を塗布する工程と、第１の液体材料及び第２の液体材料をＳｉ系絶縁膜に転換する工程とを備える。
本発明の実施の形態に係る第２の特徴は、トランジスタの製造方法において、基板上の第１の半導体薄膜の表面上に、ポリシラザンを溶解した第１の液体材料を塗布する工程と、第１の液体材料中のＳｉの未結合手を減少する工程と、未結合手を減少した後に、第１の液体材料上にその第１の液体材料と同様の第２の液体材料を塗布する工程と、第１の液体材料及び第２の液体材料をＳｉ系絶縁膜に転換し、ゲート絶縁膜を形成する工程と、ゲート絶縁膜上に第２の半導体薄膜又は金属膜を形成する工程とを備える。
本発明の実施の形態に係る第３の特徴は、電子デバイスの製造方法において、基板にその表面から深さ方向に向かってトレンチを形成する工程と、トレンチ内の側面上及び底面上に、ポリシラザンを溶解した第１の液体材料を塗布する工程と、第１の液体材料中のＳｉの未結合手を減少する工程と、未結合手を減少した後に、第１の液体材料上にその第１の液体材料と同様の第２の液体材料を塗布する工程と、第１の液体材料及び第２の液体材料をＳｉ系絶縁膜に転換する工程とを備える。
本発明によれば、塗布法により成膜されるＳｉ系絶縁膜の電気的特性を向上することができる絶縁膜の製造方法、トランジスタの製造方法及び電子デバイスの製造方法を提供することができる。
本発明の実施の形態を図面を参照して詳細に説明する。
（第１の実施の形態）
本発明の第１の実施の形態は、液晶表示デバイス（電子デバイス）の製造方法、特に液晶表示デバイスを構築する薄膜トランジスタ及びそのゲート絶縁膜の製造方法に本発明を適用した例を説明するものである。
［液晶表示デバイスの製造方法］
液晶表示デバイスの製造方法は、まず最初に基板（第１の基板）１を準備する（図１参照。）。基板１には透明石英ガラス基板を使用することができる。
次に、基板１の表面上の全面に下地層２を形成する（図１参照。）。下地層２には、例えば塗布法（スピンコート法）を使用して成膜されたＳｉ酸化膜を実用的に使用することができ、又ＴＥＯＳ膜を使用することができる。
図１に示すように、下地層２の表面上の全面に第１の半導体薄膜（第１層目の半導体薄膜）３を形成する。この第１の半導体薄膜３は、第１の実施の形態において、液晶表示デバイスを構築する薄膜トランジスタのソース領域（主電極領域）、チャネル形成領域及びドレイン領域（主電極領域）として使用される。第１の半導体薄膜３は、例えばスパッタリング法によりＳｉ非晶質膜を成膜し、このＳｉ非晶質膜にエキシマレーザを照射して再結晶化したＳｉ多結晶膜である。
図２に示すように、第１の半導体薄膜３にパターンニングを行い、ソース領域、チャネル形成領域及びドレイン領域を構成する第１の半導体薄膜３を残し、それ以外の第１の半導体薄膜３を除去する。パターンニングは、フォトリソグラフィ技術を利用して形成されたエッチングマスクを用い、第１の半導体薄膜３をエッチングすることにより行われる。
図３に示すように、基板１上の全面であって、第１の半導体薄膜３の表面上に、有機溶媒にポリシラザンを溶解した第１の液体材料４Ａ（下層液体材料）を塗布法を用いて塗布する。この後、第１の液体材料４Ａを乾燥させる。第１の液体材料２Ａのポリシラザンには、構造式−［ＳｉＨ２ＮＨ］ｎ−（ｎは自然数）において表されるポリベルヒドロシニザンを実用的に使用することができる。また、ポリシラザンには、構造式−［ＳｉＲ１Ｒ２−ＮＲ３］ｍ−（ｍは自然数）において表され、側鎖Ｒ１、Ｒ２若しくはＲ３に−ＣＨ3、−ＣＨ＝ＣＨ2若しくは−ＯＣＨ3を有するものを使用することができる。
有機溶媒には芳香族化合物又は脂肪族化合物を使用することができる。具体的には、ベンゼン、トルエン、キシレン、ジエチルエーテル、ジブチルエーテル等の使用が実用的である。逆に、水やアルコール類は反応するために有機溶媒として好ましくない。また、ケトンやエステル類により溶解された水は有機溶媒として好ましくない。
第１の液体材料４Ａは薄膜トランジスタのゲート絶縁膜の下層側の一部のＳｉ酸化膜として形成されている。第１の液体材料４Ａ中のＳｉの未結合手（ダングリングボンド）に水素（Ｈ）又は酸素（Ｏ）を確実に供給することができ、かつ下地層の第１の半導体薄膜３の表面に物理的ダメージを与えないように、第１の液体材料４Ａは数十ｎｍオーダの膜厚に設定する。
次に、基板１を真空チャンバ４内に搬送し、この真空チャンバ４内にＨ2ガス又はＯ2ガスを供給するとともにプラズマ発生させ（プラズマ処理を行い）、図４に示すように、第１の液体材料４ＡをそのＳｉの未結合手を減少させた第１の液体材料４Ｂに改質する。ここで、真空チャンバ４内にアルゴン（Ａｒ）ガス、ヘリウム（Ｈｅ）ガス等の希ガスを供給し、これらの希ガスを希釈ガスとして使用することができる。Ｈ2ガスの供給によってＨ2プラズマを発生させた場合、Ｓｉの未結合手を水素終端化することができる。この終端化されたＨは最終的にはＯに転換し易い。Ｏ2ガスの供給によってＯ2プラズマを発生させた場合、Ｓｉ−Ｈ結合基やＳｉ−Ｎ結合のＳｉ−Ｏ結合基への転換が促進される。すなわち、プラズマ処理は、第１の液体材料４Ａ中のＳｉの未結合手に、変換し易いＨやそのまま使用するＯを供給し、未結合手を減少する処理である。
プラズマ処理前の第１の液体材料４Ａの表面の元素濃度とプラズマ処理後の第１の液体材料４Ｂの表面の元素濃度との関係を、図５においてグラフにより、図６において数値によりそれぞれ示す。図５及び図６に示すように、プラズマ処理前において、Ｘ線光電子分光（ＸＰＳ）により測定したＯ濃度は１４．２７％、Ｎ濃度は３０．４４％、Ｓｉ濃度は５５．２８％であったが、プラズマ処理後において、Ｏ濃度は６０．７４％、Ｎ濃度は４．１３％、Ｓｉ濃度は３５．１２％であった。図７にはＳｉ濃度に対するプラズマ処理前後のＯ濃度及びＮ濃度を示す。プラズマ処理後においては、Ｏ濃度が大幅に増加し、Ｎ濃度が大幅に減少していることから、ポリシラザンのＳｉ−Ｎ結合基及びＮ−Ｈ結合基が減少するとともに、Ｓｉ−Ｏ結合基への転換が促進されている。更に、プラズマ処理後においては、Ｓｉ濃度が大幅に減少していることから、Ｓｉの未結合手が大場に減少されている。
なお、本発明においては、プラズマ処理に限定されるものではなく、同様の処理を実現することができる過酸化水素水を使用したウェット処理を使用してもよい。
次に、図８に示すように、第１の液体材料４Ｂの表面上の全面に、第１の液体材料４Ａと同様の第２の液体材料４Ｃ（上層液体材料）を塗布法を用いて塗布する。この後、第２の液体材料４Ｃを乾燥させる。第２の液体材料４Ｃは、第１の液体材料４Ｂの膜厚との合計によってゲート絶縁膜として適正な膜厚になるような膜厚により塗布される。例えば、第１の液体材料４Ｂ及び第２の液体材料４Ｃの合計の膜厚を、それぞれ５０ｎｍ〜１０００ｎｍの膜厚において２回の塗布を行うことにより、１００ｎｍ〜２０００ｎｍの範囲内に設定することができる。
次に、Ｈ2Ｏ、Ｏ2等のガス雰囲気中、２００℃〜５００℃の温度範囲内において熱処理を行い、第１の液体材料４Ｂ及び第２の液体材料４ＣをＳｉ系絶縁膜すなわちＳｉ酸化膜に転換し、図９に示すように、薄膜トランジスタのゲート絶縁膜４を形成する。第１の実施の形態においては、基板１に石英ガラス基板が使用されているので、この石英ガラス基板の熱による影響を避けるために、熱処理温度の上限が制限されている。この熱処理によって、第１の半導体薄膜３の表面に接する第１の液体材料４Ｂから転換されたＳｉ酸化膜は、Ｓｉの未結合手に既にＯが結合しているか、若しくはＨからＯに確実に転換することができるので、良好な膜質を備えている。
図１０に示すように、ゲート絶縁膜４の表面上の全面に、ゲート電極として使用される第２の半導体薄膜５を成膜する。第２の半導体薄膜５には、例えばスパッタリング法やＣＶＤ法によりＳｉ非晶質膜を成膜し、このＳｉ非晶質膜を再結晶化したＳｉ多結晶膜を実用的に使用することができる。また、第１の半導体薄膜５に代えて、Ｓｉと高融点金属との化合物薄膜、高融点金属薄膜、金属薄膜等を使用してもよい。
次に、第２の半導体薄膜５をフォトリソグラフィ技術及びエッチング技術を用いてパターンニングし、第２の半導体薄膜５からゲート電極５Ｇ（及び垂直走査線）を形成する（図１１参照。）。引き続き、イオン注入法により第１の半導体薄膜３に例えばｎ型不純物を注入し、図１１に示すように、第１の半導体薄膜３にソース領域３Ｓ、チャネル形成領域３Ｃ及びドレイン領域３Ｄを形成する。この工程が終了した時点において、薄膜トランジスタが完成する。
この後、薄膜トランジスタを覆うパッシベーション膜６を形成し、パッシベーション膜６上に薄膜トランジスタのソース領域３Ｓに接続された画素電極７を形成し、更に画素電極７上を覆うパッシベーション膜８を形成する（図１２参照。）。
一方、他の基板（第２の基板）１０を準備し、基板１０の表面上の全面に下地層１１、共通電極１２、パッシベーション膜１３のそれぞれを順次形成する（図１２参照。）。そして、図１２に示すように、基板１と基板１０とを対向配置し、それぞれのパッシベーション膜８と１３との間に液晶２０を封入することにより、第１の実施の形態に係る液晶表示デバイスを完成させることができる。
［効果］
第１の実施の形態においては、第１の液体材料４Ａを塗布した後に第１の液体材料４Ａ中のＳｉの未結合手にＨ又はＯを供給しつつ未結合手を減少して第１の液体材料４Ｂを形成し、この後に第１の液体材料４Ｂ上に第２の液体材料４Ｃを塗布し、第１の液体材料４Ｂ及び第２の液体材料４ＣからＳｉ系絶縁膜を形成したので、第１の液体材料４Ｂを転換したＳｉ系絶縁膜の膜質を向上することができる。従って、薄膜トランジスタにおいては、チャネル形成領域３Ｃとゲート絶縁膜４との間の界面状態を安定に保つことができ、電気的特性に優れた薄膜トランジスタの製造方法を提供することができる。
更に、薄膜トランジスタにおいては、ゲート絶縁膜４のリーク電流を減少することができる。従って、表示性能の高速化や低消費電力化に優れた液晶表示デバイスの製造方法を提供することができる。
（第２の実施の形態）
第２の実施の形態は、半導体装置（電子デバイス）の素子間に配設されるトレンチアイソレーションの製造方法に本発明を適用した例を説明するものである。
［半導体集積回路のトレンチアイソレーションの製造方法］
まず最初に、基板３０を準備し、図１３に示すように、基板３０の表面部分であって素子間に相当する領域に、基板３０表面から深さ方向に向かってトレンチ３１を形成する。基板３０には、第２の実施の形態において、Ｓｉ単結晶基板が使用される。また、基板３０にはＳＯＩ（silicon on insulator）基板、化合物半導体基板等の他の基板を使用してもよい。トレンチ３１は、例えばフォトリソグラフィ技術により形成したマスクを使用し、ＲＩＥ（reactive ion etching）等の異方性エッチングを行うことにより形成する。第２の実施の形態において、トレンチ３１の開口寸法は例えば１００ｎｍ×１００ｎｍに設定され、アスペクト比は４以上に設定されている。
図１４に示すように、少なくともトレンチ３１の側壁及び底面を含む基板３０の表面上に下地絶縁膜３２を形成する。下地絶縁膜３２には基板表面の熱酸化法により形成されたＳｉ酸化膜を使用することができる。
図１５に示すように、下地絶縁膜３２の表面上の全面であって、トレンチ３１内の側面上及び底面上にトレンチ３１内部を埋設するように、有機溶媒にポリシラザンを溶解した第１の液体材料３４Ａ（下層液体材料）を塗布法を用いて塗布する。第１の液体材料３４Ａには第１の実施の形態に係る第１の液体材料４Ａと同一のものを使用することができる。この後、第１の液体材料３４Ａを乾燥させる。第１の液体材料３４Ａにおいては、その流動性から、開口寸法が小さく、深いトレンチ３１において確実に埋設することができ、かつ埋設された表面の平坦化を促進することができる。
次に、基板３０を真空チャンバ４内に搬送し、この真空チャンバ４内にＨ2ガス又はＯ2ガスを供給するとともにプラズマ発生させ（プラズマ処理を行い）、図１６に示すように、第１の液体材料３４ＡをそのＳｉの未結合手を減少させた第１の液体材料３４Ｂに改質する。
次に、図１７に示すように、第１の液体材料３４Ｂの表面上の全面に、第１の液体材料３４Ａと同様の第２の液体材料３４Ｃ（上層液体材料）を塗布法を用いて塗布する。この後、第２の液体材料３４Ｃを乾燥させる。
次に、Ｈ2Ｏ、Ｏ2等のガス雰囲気中、２００℃〜９００℃の温度範囲内において熱処理を行い、第１の液体材料３４Ｂ及び第２の液体材料３４ＣをＳｉ系絶縁膜すなわちＳｉ酸化膜に転換する。第２の実施の形態においては、基板３０にＳｉ単結晶基板が使用されてるいので、熱処理温度を高温度に設定することができる。そして、図１８に示すように、シリコン酸化膜に転換された第２の液体材料３４Ｃ、第１の液体材料３４Ｂ、下地絶縁膜３２のそれぞれをパターンニングすることにより、トレンチ３１、下地絶縁膜３２、第１の液体材料３４Ｂ及び第２の液体材料３４Ｃを含むトレンチアイソレーションを完成させることができる。
この後、トランジスタ、抵抗、容量、配線等の各種製造工程を経て、第２の実施の形態に係る半導体装置を完成させることができる。
［効果］
第２の実施の形態においては、第１の液体材料３４Ａを塗布した後に第１の液体材料３４Ａ中のＳｉの未結合手にＨ又はＯを供給しつつ未結合手を減少して第１の液体材料３４Ｂを形成し、この後に第１の液体材料３４Ｂ上に第２の液体材料３４Ｃを塗布し、第１の液体材料３４Ｂ及び第２の液体材料３４ＣからＳｉ系絶縁膜を形成したので、第１の液体材料３４Ｂを転換したＳｉ系絶縁膜の膜質を向上することができる。従って、リーク電流を減少することができ、絶縁耐圧を向上することができるトレンチアイソレーション（電子デバイス）の製造方法を提供することができる。
更に、第１の液体材料３４Ａに使用されるポリシラザンの残留成分は少なく、クラックの発生を減少することができるので、この点においても絶縁耐圧を向上することができるトレンチアイソレーションの製造方法を提供することができる。
（その他の実施の形態）
本発明は、前述の一実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変形可能である。例えば、前述の実施の形態は液晶表示デバイス、半導体集積回路のそれぞれの電子デバイスに本発明を適用した例を説明したが、本発明は、プリント配線基板を含む電子デバイスにおいて、上下配線間の層間絶縁膜に液体材料を使用してもよい。
本発明の第１の実施の形態に係る液晶表示デバイス（電子デバイス）の製造方法を説明する第１の工程断面図である。 第２の工程断面図である。 第３の工程断面図である。 第４の工程断面図である。 第１の実施の形態に係る製造方法において、プラズマ処理前後の液体材料の表面元素濃度を示すグラフである。 図６に示す表面元素濃度の数値を示す表である。 図６に示す表面元素濃度のＳｉに対する数値を示す表である。 第５の工程断面図である 第６の工程断面図である 第７の工程断面図である 第８の工程断面図である 第９の工程断面図（液晶表示デバイスの完成断面図）である 本発明の第２の実施の形態に係る半導体装置（電子デバイス）のトレンチアイソレーションの製造方法を説明する第１の工程断面図である。 第２の工程断面図である。 第３の工程断面図である。 第４の工程断面図である。 第５の工程断面図である。 第６の工程断面図である。
符号の説明
１、１０、３０…基板、２、１１…下地層、３…第１の半導体薄膜、３Ｓ…ソース領域、３Ｃ…チャネル形成領域、３Ｄ…ドレイン領域、４…ゲート絶縁膜、４Ａ、４Ｂ、３４Ａ、３４Ｂ…第１の液体材料、４Ｃ、３４Ｃ…第２の液体材料、５…第２の半導体薄膜、５Ｇ…ゲート絶縁膜、７…画素電極、１２…共通電極、２０…液晶、３１…トレンチ、３２…下地絶縁膜。

Claims (9)

  1. ポリシラザンを溶解した第１の液体材料を基板上に塗布する工程と、
    前記第１の液体材料中のＳｉの未結合手を減少する工程と、
    前記未結合手を減少した後に、前記第１の液体材料上にその第１の液体材料と同様の第２の液体材料を塗布する工程と、
    前記第１の液体材料及び第２の液体材料をＳｉ系絶縁膜に転換する工程と、
    を備えたことを特徴とする絶縁膜の製造方法。
  2. 前記第１の液体材料及び第２の液体材料を塗布する工程は、有機溶媒にポリシラザンを溶解した液体材料を塗布する工程であることを特徴とする請求項１に記載の絶縁膜の製造方法。
  3. 前記Ｓｉの未結合手を減少する工程は、前記Ｓｉの未結合手にＨ又はＯを供給する工程であることを特徴とする請求項１又は請求項２に記載の絶縁膜の製造方法。
  4. 前記Ｓｉの未結合手にＨ又はＯを供給する工程は、プラズマ処理又はウエット処理を用い、前記Ｓｉの未結合手にＨ又はＯを供給する工程であることを特徴とする請求項３に記載の絶縁膜の製造方法。
  5. 前記第１の液体材料及び前記第２の液体材料のポリシラザンには、構造式−［ＳｉＨ２ＮＨ］ｎ−（ｎは自然数）において表されるポリベルヒドロシニザン、又は構造式−［ＳｉＲ１Ｒ２−ＮＲ３］ｍ−（ｍは自然数）において表され側鎖Ｒ１、Ｒ２若しくはＲ３に−ＣＨ3、−ＣＨ＝ＣＨ2若しくは−ＯＣＨ3を有するものが使用され、
    前記有機溶媒には、芳香族化合物又は脂肪族化合物が使用されることを特徴とする請求項２乃至請求項４のいずれかに記載の絶縁膜の製造方法。
  6. 前記シリコン系絶縁膜に転換する工程は、Ｈ2Ｏ又はＯ2ガス雰囲気中において前記第１の液体材料及び第２の液体材料に熱処理を行い、シリコン酸化膜を形成する工程であることを特徴とする請求項１又は請求項２に記載の絶縁膜の製造方法。
  7. 基板上の第１の半導体薄膜の表面上に、ポリシラザンを溶解した第１の液体材料を塗布する工程と、
    前記第１の液体材料中のＳｉの未結合手を減少する工程と、
    前記未結合手を減少した後に、前記第１の液体材料上にその第１の液体材料と同様の第２の液体材料を塗布する工程と、
    前記第１の液体材料及び第２の液体材料をＳｉ系絶縁膜に転換し、ゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に第２の半導体薄膜又は金属膜を形成する工程と、
    を備えたことを特徴とするトランジスタの製造方法。
  8. 基板にその表面から深さ方向に向かってトレンチを形成する工程と、
    前記トレンチ内の側面上及び底面上に、ポリシラザンを溶解した第１の液体材料を塗布する工程と、
    前記第１の液体材料中のＳｉの未結合手を減少する工程と、
    前記未結合手を減少した後に、前記第１の液体材料上にその第１の液体材料と同様の第２の液体材料を塗布する工程と、
    前記第１の液体材料及び第２の液体材料をＳｉ系絶縁膜に転換する工程と、
    を備えたことを特徴とする電子デバイスの製造方法。
  9. 前記第１の液体材料及び第２の液体材料を塗布する工程は、有機溶媒にポリシラザンを溶解した液体材料を塗布する工程であることを特徴とする請求項７に記載のトランジスタの製造方法又は請求項８に記載の電子デバイスの製造方法。
JP2005362233A 2005-12-15 2005-12-15 絶縁膜の製造方法、トランジスタの製造方法及び電子デバイスの製造方法 Expired - Fee Related JP4634923B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005362233A JP4634923B2 (ja) 2005-12-15 2005-12-15 絶縁膜の製造方法、トランジスタの製造方法及び電子デバイスの製造方法
KR1020060084507A KR100835026B1 (ko) 2005-12-15 2006-09-04 절연막의 제조 방법, 트랜지스터의 제조 방법 및 전자디바이스의 제조 방법
US11/610,729 US7582572B2 (en) 2005-12-15 2006-12-14 Method of manufacturing insulating film, method of manufacturing transistor, and method of manufacturing electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005362233A JP4634923B2 (ja) 2005-12-15 2005-12-15 絶縁膜の製造方法、トランジスタの製造方法及び電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2007165724A JP2007165724A (ja) 2007-06-28
JP4634923B2 true JP4634923B2 (ja) 2011-02-16

Family

ID=38248254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005362233A Expired - Fee Related JP4634923B2 (ja) 2005-12-15 2005-12-15 絶縁膜の製造方法、トランジスタの製造方法及び電子デバイスの製造方法

Country Status (3)

Country Link
US (1) US7582572B2 (ja)
JP (1) JP4634923B2 (ja)
KR (1) KR100835026B1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8048717B2 (en) 2007-04-25 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for bonding 3D semiconductor devices
JP5329825B2 (ja) 2008-02-25 2013-10-30 株式会社東芝 半導体装置の製造方法
KR101445878B1 (ko) * 2008-04-04 2014-09-29 삼성전자주식회사 보호 필름 및 이를 포함하는 봉지 재료
KR20090107882A (ko) * 2008-04-10 2009-10-14 삼성전자주식회사 고정층을 포함하는 경사 조성 봉지 박막 및 그의 제조방법
JP5565314B2 (ja) * 2008-12-08 2014-08-06 富士通株式会社 半導体装置の製造方法及びその製造装置
KR20100071650A (ko) * 2008-12-19 2010-06-29 삼성전자주식회사 가스차단성박막, 이를 포함하는 전자소자 및 이의 제조방법
US8080463B2 (en) * 2009-01-23 2011-12-20 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and silicon oxide film forming method
JP2010283256A (ja) * 2009-06-08 2010-12-16 Toshiba Corp 半導体装置およびｎａｎｄ型フラッシュメモリの製造方法
US8105901B2 (en) * 2009-07-27 2012-01-31 International Business Machines Corporation Method for double pattern density
US10020374B2 (en) 2009-12-25 2018-07-10 Ricoh Company, Ltd. Field-effect transistor, semiconductor memory display element, image display device, and system
JP5899615B2 (ja) * 2010-03-18 2016-04-06 株式会社リコー 絶縁膜の製造方法及び半導体装置の製造方法
WO2016032212A1 (ko) * 2014-08-25 2016-03-03 한국화학연구원 폴리실라잔 화합물을 포함하는 박막 트랜지스터 게이트 절연막 및 이를 포함하는 박막 트랜지스터

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326082A (ja) * 1993-03-25 1994-11-25 Dow Corning Corp 電子基板にボロシリケート含有被覆を付着させる方法
JPH1070118A (ja) * 1996-08-27 1998-03-10 Hitachi Ltd 半導体絶縁膜の成膜法
JPH1079382A (ja) * 1996-09-05 1998-03-24 Hitachi Ltd Ｓｉ−Ｆ結合を有するＳｉＯ２膜の成膜方法および半導体装置
JPH10242139A (ja) * 1997-02-27 1998-09-11 Nec Corp 半導体装置の製造方法
JP2005045230A (ja) * 2003-07-21 2005-02-17 Samsung Electronics Co Ltd スピンオンガラスによるシリコン酸化膜の形成方法
JP2005093700A (ja) * 2003-09-17 2005-04-07 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、並びに電子機器の製造方法
JP2005209783A (ja) * 2004-01-21 2005-08-04 Seiko Epson Corp 半導体装置の製造方法
JP2005209696A (ja) * 2004-01-20 2005-08-04 Seiko Epson Corp 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5747623A (en) * 1994-10-14 1998-05-05 Tonen Corporation Method and composition for forming ceramics and article coated with the ceramics
US5932283A (en) * 1998-05-01 1999-08-03 Nec Corporation Method for fabricating SiO2 film
KR100362834B1 (ko) 2000-05-02 2002-11-29 삼성전자 주식회사 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치
KR100436495B1 (ko) * 2001-06-07 2004-06-22 삼성전자주식회사 스핀온글래스 조성물을 이용한 반도체 장치의 산화실리콘막 형성방법 및 이를 이용한 반도체 장치의 소자분리 방법
US6806021B2 (en) * 2001-04-02 2004-10-19 Kabushiki Kaisha Toshiba Method for forming a pattern and method of manufacturing semiconductor device
JP4543617B2 (ja) 2002-04-22 2010-09-15 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法、電気光学装置の製造方法、電子機器の製造方法、アクティブマトリクス基板の製造装置、電気光学装置の製造装置、及び電気機器の製造装置
US7521378B2 (en) * 2004-07-01 2009-04-21 Micron Technology, Inc. Low temperature process for polysilazane oxidation/densification

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326082A (ja) * 1993-03-25 1994-11-25 Dow Corning Corp 電子基板にボロシリケート含有被覆を付着させる方法
JPH1070118A (ja) * 1996-08-27 1998-03-10 Hitachi Ltd 半導体絶縁膜の成膜法
JPH1079382A (ja) * 1996-09-05 1998-03-24 Hitachi Ltd Ｓｉ−Ｆ結合を有するＳｉＯ２膜の成膜方法および半導体装置
JPH10242139A (ja) * 1997-02-27 1998-09-11 Nec Corp 半導体装置の製造方法
JP2005045230A (ja) * 2003-07-21 2005-02-17 Samsung Electronics Co Ltd スピンオンガラスによるシリコン酸化膜の形成方法
JP2005093700A (ja) * 2003-09-17 2005-04-07 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、並びに電子機器の製造方法
JP2005209696A (ja) * 2004-01-20 2005-08-04 Seiko Epson Corp 半導体装置の製造方法
JP2005209783A (ja) * 2004-01-21 2005-08-04 Seiko Epson Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20070064234A (ko) 2007-06-20
KR100835026B1 (ko) 2008-06-03
US7582572B2 (en) 2009-09-01
US20070196966A1 (en) 2007-08-23
JP2007165724A (ja) 2007-06-28

Similar Documents

Publication Publication Date Title
KR100835026B1 (ko) 절연막의 제조 방법, 트랜지스터의 제조 방법 및 전자디바이스의 제조 방법
CN105355540B (zh) 半导体器件及其制造方法
JP4018596B2 (ja) 半導体装置の製造方法
CN101459116B (zh) 浅沟槽隔离结构的制造方法
JP2008305974A (ja) 酸化膜形成用塗布組成物およびそれを用いた半導体装置の製造方法
JP2006503442A (ja) 埋め込み酸化物層の圧縮材料に導入される伸張性のストレインシリコンを備えた半導体デバイス
JP2007194239A (ja) 半導体装置の製造方法
CN102376644A (zh) 半导体器件的制作方法
TWI236065B (en) Method for providing an integrated active region on silicon-on-insulator devices
JP4472434B2 (ja) 半導体装置の製造方法
KR20130042304A (ko) 반도체 소자의 제조 방법
JP2008010884A (ja) 半導体装置の製造方法
JP2010050145A (ja) 素子分離構造の製造方法および素子分離構造
JPH07307382A (ja) トレンチ素子分離構造およびその形成方法
KR100782789B1 (ko) 반도체 소자의 제조 방법
JP2009164384A (ja) 半導体装置の製造方法
KR100609538B1 (ko) 반도체 소자의 제조 방법
KR20080029151A (ko) 반도체 장치의 절연막 형성 방법
TW201330106A (zh) 半導體製程
KR100753104B1 (ko) 반도체소자의 소자분리막 형성 방법
TWI345595B (en) Nh3 plasma treating method for forming poly-crystalline
KR20090044647A (ko) 소자분리막 제조 방법
TWI257653B (en) Seamless trench fill method utilizing sub-atmospheric pressure chemical vapor deposition technique
JP2010098233A (ja) 半導体装置
CN103681311A (zh) 浅沟槽隔离结构的形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees