JP2005045230A - スピンオンガラスによるシリコン酸化膜の形成方法 - Google Patents

スピンオンガラスによるシリコン酸化膜の形成方法 Download PDF

Info

Publication number
JP2005045230A
JP2005045230A JP2004198243A JP2004198243A JP2005045230A JP 2005045230 A JP2005045230 A JP 2005045230A JP 2004198243 A JP2004198243 A JP 2004198243A JP 2004198243 A JP2004198243 A JP 2004198243A JP 2005045230 A JP2005045230 A JP 2005045230A
Authority
JP
Japan
Prior art keywords
silicon oxide
spin
forming
semiconductor substrate
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004198243A
Other languages
English (en)
Other versions
JP4413694B2 (ja
Inventor
Onki Ko
恩 起 弘
Kokon Kim
弘 根 金
Keitai Ra
圭 泰 羅
Shuzen Gu
珠 善 具
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005045230A publication Critical patent/JP2005045230A/ja
Application granted granted Critical
Publication of JP4413694B2 publication Critical patent/JP4413694B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

【課題】 酸化剤溶液を用いてスピンオンガラスによる膜を硬化させて、シリコン酸化膜を形成する方法を提供する。
【解決手段】 半導体装置の製造工程において、ポリシラザンを含むスピンオンガラス膜を、酸化剤溶液を用いて硬化させ、1回以上の熱処理によりシリコン酸化膜に転換させる、シリコン酸化膜の形成方法により、上記課題は解決される。
【選択図】図1

Description

本発明は、ポリシラザンを含むスピンオンガラス(Spin−On−Glass、SOG)組成物を硬化させてシリコン酸化膜を形成する方法に関し、より詳細には、半導体装置を製造する際に、酸化剤溶液を用いてスピンオンガラス膜を硬化させ、シリコン酸化膜を形成する方法に関する。
近年、より速い応答速度と大容量の貯蔵能力を有する半導体装置を製造するために、半導体装置のデザイン及び製造方法の改善が続けられている。このような最近の要求に対応して、半導体装置の集積度、信頼性、経済性、及び応答速度等を向上させるために、半導体装置のデザイン及び製造工程を改善するための努力が続けられている。
集積回路を製造するためには、単一基板上にトランジスタ、キャパシタ等の多くの回路素子を形成しなければならない。次いで、回路の所望の機能を得るために、多様なトランジスタ及び他の素子を、金属のような導電性物質の一つ以上のパターンを用いて電気的に相互に接続する。例えば、MOS(Metal Oxide Semiconductor)、バイポーラVLSI(Very Large Scale Integration)、及びULSI(Ultra Large Scale Integration)装置は、多くの個々のトランジスタが互いに接続される多層配線構造を有することで、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)のような装置を形成する。このような多層配線構造の加工においては、回路素子及び相互接続パターンが形成されるにつれて、最上層の表面は徐々に不規則となり、平坦ではなくなる。
例えば、金属配線層を有する半導体ウェーハを製造する場合には、基板上に下部回路素子を形成し、次いで前記回路素子を被覆する第1の層間絶縁膜を蒸着させる。その後、前記下部回路素子の特定の領域と電気的に接続するためのコンタクトホールを、前記第1の層間絶縁膜の特定の領域に形成する。更に、第1の金属層を蒸着させ、パタニングし、及びエッチングすることにより、第1の金属パターンを形成する。前記第1の層間絶縁膜の下部回路素子は平坦ではないため、前記第1の層間絶縁膜の表面もまた平坦とはならない場合がある。平坦でない前記第1の層間絶縁膜上に第1の金属層が直接形成される場合、前記第1の層間絶縁膜の突出部やクラックのために、前記金属層には、薄くなったり亀裂が発生したりするといった多様な不良が発生する虞がある。
同様に、1つ以上の追加的な導電性パターンを形成する場合に、1つ以上の絶縁膜が下部の導電性パターン上に形成され、少なくとも最初に積層される絶縁膜は下部導電性パターンの屈曲を反映して平坦ではなくなる。第2の金属層が平坦でない絶縁膜上に直接形成される場合、この第2の金属層にもまた、前記絶縁膜の突出部やクラックのために、薄くなったり亀裂が発生したりするといった多様な不良が発生する虞がある。
このような金属パターンの不良により、得られる半導体装置の歩留まり及び信頼性が低下するので、従来の半導体装置の製造工程では、コンタクトもしくはビア開口部を形成する前に、又は導電性膜を蒸着させる前に、絶縁膜上に比較的平坦な表面を作製するための平坦化工程が必要とされる。複数の金属間の相互接続層が使用される場合、連続する金属層間に形成される絶縁膜が平坦化されると、金属層の均一性が向上し、形成される金属パターンの不良が減少しうる。
高密度プラズマ(High−Density Plasma:HDP)酸化物膜、化学気相蒸着(Chemical Vapor Deposition:CVD)酸化膜、O−テトラエチルオルトシリケート(tetraethylorthosilicate:TEOS)のような多様な物質が、シャロートレンチアイソレーション(Shallow Trench Isolation:STI)工程において溝の開口部を満たすための絶縁膜として、又は導電層の間に位置する層間絶縁膜として用いられうる。しかしながら、このような種類の酸化膜は、ギャップフィル(gap−filling)特性が良好ではなく、例えば、0.13μm及び0.10μm以下のようなデザインルールを有する半導体装置に使用されると、前記酸化膜上にブリッジ(bridges)、ギャップ(gaps)、又はボイド(voids)等が形成されるという問題がある。
層間絶縁膜を平坦化することを目的として、リフロー特性が高いBPSG(BoroPhosphoSilicate Glass)膜を用いたリフロー工程や、スピンオンガラス膜を用いたコーティング工程、及びウェーハ表面の物質を除去するための化学的機械研磨(Chemical Mechanical Polishing;CMP)法等の多様な方法が開発されている。
導電性配線間のギャップを埋めるための層間絶縁膜の材料として、BPSGを用いる方法が広く使用されてきた。しかし、蒸着されたBPSG膜の特性は、装置に特異的な蒸着パラメータに高度に依存する。また、前記BPSGの蒸着工程に用いられるガスは高価であり、毒性が強く、蒸着された後にも、より平坦な平面を得るための高温のリフロー工程が必要である。更に、他の酸化物と比較すると、BPSGはフッ化水素(hydrogen fluoride:HF)、緩衝フッ化水素(Buffered HF:BHF)溶液等を用いるウェットエッチングにおけるエッチング速度が大きいため、エッチング工程の制御が複雑である。
256Mビット以上の容量を有するDRAMのようなVLSIの製造のために、集積度が増加し、デザインルール幅が減少するにつれて、BPSG絶縁膜は、ブリッジやボイドのような欠陥を生成するようになり、装置の歩留まり及び信頼性が低下する。更に、エッチング選択性の問題を解決する目的でエッチング停止層が用いられうるが、BPSG膜の形成はこのエッチング停止層に損傷を与える場合があり、かような更なる膜を形成するために工程が複雑になる。結果的に、従来のBPSG工程では、充分に平坦な表面を得るために、熱的リフロー工程及び/又は高費用のCMP工程を実施するのが一般的である。
前述したBPSG工程に対する代替工程として、スピンオンガラス組成物をスピンコーティングして下部構造上に平坦なスピンオンガラス膜を形成することにより絶縁膜を形成する工程があり、単純なコーティング工程で平坦な絶縁膜を形成することができる工程として広く知られている。例えば、特許文献1には、スピンオンガラス組成物を用いてポリシラザン膜を形成した後、ポリシラザン膜を酸素雰囲気下で仮焼してシリコン酸化膜に転換させる方法が開示されている。特許文献2には、パーヒドロポリシラザン(PHPS)を含むスピンオンガラス膜を熱処理してシリコン酸化膜を形成する方法が開示されている。特許文献3には、無機スピンオンガラス膜を形成した後、2段階の熱処理工程を経て、前記無機スピンオンガラス膜をシリコン酸化膜に転換する方法が開示されている。特許文献4には、基板上にスピンオンガラス膜を形成し、50〜350℃で前記スピンオンガラス膜をソフトベーキングして前記スピンオンガラス膜から溶媒を除去し、350〜500℃でハードベーキングしてパーティクルの発生を抑制し、その後、前記スピンオンガラス膜を600〜1,200℃でアニーリングして酸化膜を形成する方法が開示されている。
特許文献5には、平均分子量100〜100,000の無機ポリシラザンを用いて、気泡が除去されたポリシラザンを製造する方法が開示されている。特許文献6には、塩基触媒の存在下で、ポリアミノシラン化合物を、ポリ水素化された窒素含有化合物と反応させることにより、又は、塩基性固体酸化物触媒の存在下で、ポリ水素化されたシリコン化合物を、ポリ水素化された窒素含有化合物と反応させることにより、ポリシラザンを製造する方法が開示されている。特許文献7には、約1,120の平均分子量を有するPHPSを製造する方法が開示されている。特許文献8及び特許文献9には、一定範囲の分子量を有するポリシラザンを製造する方法が開示されている。
ポリシラザン系のスピンオンガラス材料は、基本構造としてSi−N、Si−H、N−H結合を有する。前記スピンオンガラス材料を、通常は酸素及び水蒸気を含む適当な雰囲気下で充分な温度にまで加熱すると、Si−N結合の大部分がSi−O結合に転換又は置換される。従って、このようなスピンオンガラス材料を用いてシリコン酸化膜に転換する方法は、比較的単純なスピンコーティング工程及び熱硬化工程により行うことができるので、簡便に行うことができ、費用も安いという長所を有している。
しかしながら、前述した硬化工程において全てのSi−N結合がSi−O結合に置換されるわけではない(特許文献10参照)。残留している実質的に全てのSi−N結合をSi−O結合に転換するためには、硬化したスピンオンガラス膜を酸化雰囲気下で約600〜1,200℃の高温でアニーリングする必要がある。前記スピンオンガラス膜を300〜600℃の温度で処理した場合には、スピンオンガラス膜中のポリシラザンの酸化シリコン(SiO)への転換は不完全であり、不安定なSiH(ここで、x、y、zは正の実数である)が生成してしまう。また、このような不安定な構造を有する膜は、SiHを完全にSiO膜に転換させるために、大気中の酸素や水蒸気と長時間にわたって反応してしまう。
図1は、ハードベーキング直後のスピンオンガラス膜、及び前記ハードベーキングの直後に、大気中に7日間放置されたスピンオンガラス膜の吸光度を示すフーリエ変換赤外(FTIR)分光グラフである。前記スピンオンガラス膜は、基板上にスピンオンガラス組成物を約3,400Åの厚さで蒸着して形成した。次いで、蒸着したスピンオンガラス膜を、酸素雰囲気下で約10〜60分間、約400℃の温度にてハードベーキングした。その後、得られたスピンオンガラス膜の吸光度をFTIRにより測定した。また、ハードベーキングされたスピンオンガラス膜を有する基板を大気中に7日間放置し、同様にスピンオンガラス膜の吸光度を測定した。図1に示すように、FTIRグラフaは、スピンオンガラス膜に対するハードベーキング直後に測定されたものであり、FTIRグラフbは、スピンオンガラス膜をハードベーキング後、7日間放置した後に測定されたものである。
図1のグラフのピークを比較すると、前記ハードベーキング段階の直後には、前記スピンオンガラス膜は主要なSi−O結合のみならず、少量のN−H結合及びSi−H結合をも明らかに含む。しかしながら、7日後には不安定な結合である前記N−H結合及びSi−H結合がSi−O結合に転換し、前記N−H結合及びSi−H結合のピークが実質的に消失した。
図2は、約24時間、スピンオンガラス膜の厚さ(Å)及び反射指数(reflective index、以下「RI」)の変化を追跡したグラフであり、図3は、約一週間、同様に前記スピンオンガラス膜の厚さ及びRIの変化を追跡したグラフである。図4は、約24時間、前記スピンオンガラス膜のエッチング速度の変化を追跡したグラフであり、図5は、約1週間、同様に前記スピンオンガラス膜のエッチング速度の変化を追跡したグラフである。
前記スピンオンガラス膜は、基板上にスピンオンガラス組成物を約3,400Åの厚さで蒸着させて形成した。次いで、蒸着させたスピンオンガラス膜を、酸素雰囲気下で約60分間、約400℃の温度でハードベーキングした。次いで、前記スピンオンガラス膜のRI及び厚さを繰り返し測定して、図2及び図3のデータを得た。図2及び図3において、前記RIの測定値は□で示され、前記厚さの測定値は◆で示される。スピンオンガラス膜の形成とウェットエッチングの開始との間の遅延時間の関数としてのスピンオンガラスのエッチング速度を調べる目的で、実質的に一定なエッチング条件下で、フッ化水素(HF)を含む酸化エッチング液を用いて、前記スピンオンガラス膜のエッチング速度を繰り返し測定して、図4及び図5のデータを得た。
図2及び図3、並びに図4及び図5に示すように、前記スピンオンガラス膜のRI、厚さ、及びエッチング速度は時間によって変化し、前記スピンオンガラスのエッチング工程の調節が複雑な影響を受け、スピンオンガラス膜のエッチングの過剰(overetch)や不足(underetch)の機会が増大する。酸素雰囲気下でのエイジングによりかような問題が防止されうるが、エイジングには長時間を要するため、製造工程を遅延させてしまう。
米国特許第5,310,720号明細書 米国特許第6,479,405号明細書 米国特許第5,976,618号明細書 大韓民国特許出願公開第2002−45783号明細書 米国特許第5,494,978号明細書 米国特許第5,905,130号明細書 米国特許第5,436,398号明細書 米国特許第4,937,304号明細書 米国特許第4,950,381号明細書 特開平11−145286号公報
従って、本発明の目的は、酸化剤溶液を用いてスピンオンガラスによる膜を硬化させて、シリコン酸化膜を形成する方法を提供することにある。
前述した本発明の目的を達成するために、本発明は、半導体装置の製造工程中に採用されうる方法として、半導体基板上にポリシラザンを含むスピンオンガラス膜を形成する段階と、前記スピンオンガラス膜を酸化剤溶液で処理して前記ポリシラザンを酸化シリコンに転換させる段階とを含む半導体基板上へのシリコン酸化膜の形成方法を提供する。前記形成方法は、1回以上の熱処理を行う段階を更に含んでもよい。前記酸化剤溶液は、例えば、オゾン、過酸化物(例えば、H)、過マンガン酸塩(例えば、KMnO)、次亜塩素酸塩(例えば、CaCl、NaClO)、亜塩素酸塩(例えば、NaClO)、塩素酸塩(例えば、NaClO)、過塩素酸塩(例えば、KClO)、次亜臭素酸塩(例えば、CaBrO、NaBrO)、亜臭素酸塩(例えば、NaBrO)、臭素酸塩(例えば、NaBrO)、次亜ヨウ素酸塩(例えば、CaI、NaIO)、亜ヨウ素酸塩(例えば、NaIO)、ヨウ素酸塩(例えば、LiIO、Ca(IO、KIO)、及び強酸(例えば、HSO、HNO)のうち一つ以上の酸化剤を含みうる。前記酸化剤溶液中の前記酸化剤濃度は、前記酸化剤の種類に応じて約1質量ppm〜40質量%であり、前記酸化剤溶液の温度は、約5〜125℃であり、好ましくは、約25〜80℃である。前記酸化剤溶液は、従来公知の、酸化剤溶液槽中に半導体基板をディッピング又は浸漬する方法、又は前記酸化剤溶液を前記スピンオンガラス膜の表面にスプレー又はパドリングする方法により、前記スピンオンガラス膜に塗布されうる。
従って、ポリシラザンを含むスピンオンガラス膜を酸化剤溶液で処理することによりシリコン酸化膜を形成する場合には、前記シリコン酸化膜は、たとえ前記スピンオンガラス膜の塗布時とシリコン酸化膜への転換時との間に、又はシリコン酸化膜への転換時と前記シリコン酸化膜のエッチング時との間に遅延が存在しても、ほぼ一定なエッチング速度を示す。これにより短時間での前記シリコン酸化膜の硬化が可能となるため、工程時間を短縮させることができ、後のエッチング工程に対して変動が少なく、安定したシリコン酸化膜に転換されうるスピンオンガラス膜が製造されうる。
以下、本発明の好ましい実施形態を、添付の図面を参照して詳細に説明する。
本発明の一実施形態によれば、酸化剤溶液を用いてスピンオンガラス膜を硬化させて、VLSI及びULSI半導体装置の製造に好ましく用いられるシリコン酸化膜を形成する方法が提供される。本実施形態において用いられうるスピンオンガラス組成物は、PHPSのようなポリシラザンを含み、前記ポリシラザンは、−(SiHNH)−の一般式を有し、この際、nは、正の整数である。ポリシラザンは、ハロシラン(halosilane)をルイス塩基と反応させて複雑な化合物を得て、次いで前記複雑な化合物をアンモニアと反応させることにより得られる。ポリシラザンはまた、(i)SiClやSiHClのようなハロゲン化ケイ素をアミンと反応させることにより;(ii)アルカリ金属ハロゲン化物触媒を用いて、シラザンをポリシラザンに重合させることにより;又は(iii)遷移複合金属化合物とアミン化合物とを用いて、シラン化合物を脱水素することにより、調製されうる。
本実施形態において用いられるスピンオンガラス組成物は、1つ以上のポリシラザン化合物の溶液を含む。無機溶媒及び有機溶媒の双方が前記スピンオンガラス組成物の調製に用いられることができ、トルエン、ベンゼン、キシレン、ジブチルエーテル、ジエチルエーテル、THF、PGME(propylene glycol methoxy ether)、PGEMA(propylene glycol ether monomethyl acetate)、及びヘキサンのような、芳香族溶媒、脂肪族溶媒、又はエーテル系溶媒が使用されうる。PHPSをポリシラザンとして用いる場合、スピンオンガラス組成物中のPHPSの含有量は、約5〜30質量%程度である。スピンオンガラス組成物中のPHPS濃度が約30質量%を超えると安定性が低下し、その結果、前記溶液の使用可能時間が減少したり、得られたスピンオンガラス膜におけるクラックの発生や、均一性の低下といった欠陥が生じる可能性が増加する虞がある。一方、スピンオンガラス組成物中のPHPS濃度が約5質量%未満であると、得られるスピンオンガラス膜の厚さを調節することが困難であり、スピンオンガラス膜の所定の厚さを与える揮発性有機放出(volatile organic emission)が増加する。従って、本実施形態において用いられるスピンオンガラス組成物は、例えば、組成物の全量に対して、約5〜30質量%のPHPS、及び約70〜95質量%の溶媒を含む。前記スピンオンガラス組成物は、スピンコーティング又はスプレーコーティングを用いて半導体基板の表面に塗布され、平坦な表面膜を形成しうる。
本実施形態において用いられるポリシラザンは、所定の分子量の範囲を有するように、上述した方法により調製され、特定の分子量の範囲のポリシラザンを含むスピンオンガラス組成物を調製するために、分子量に応じて更に分画されうる。例えば、PHPSを合成し分留して、約1,000〜8,000の重量平均分子量を有するPHPSを含むスピンオンガラス組成物を調製しうる。また、含まれるポリシラザン化合物の重量平均分子量、スピンオンガラス組成物中のポリシラザン含有量、及び使用される溶媒は、前記スピンオンガラス組成物の粘度に影響を及ぼす。この粘度は、分子のサイズ及びポリシラザン含有量が増加するほど大きくなる。
更に、スピンオンガラス組成物中に含まれるポリシラザンが、約3.0以下の分子量分散度を有する場合、分画効率及び歩留まりが低下する虞がある。ここで、分子量分散度とは、数平均分子量に対する重量平均分子量の比の値を意味する。しかし、本実施形態において用いられるスピンオンガラス組成物中に含まれるポリシラザンが4.0以上の分子量分散度を有する場合、かようなスピンオンガラス組成物を硬化させることにより形成されるシリコン酸化膜の均一性は減少しうる。
前記スピンオンガラス組成物は、得られるスピンオンガラス膜及びシリコン酸化膜の特性を調節するために、ホウ素、フッ素、リン、ヒ素、炭素、酸素、又はこれらの混合物を含んでもよい。例えば、スピンオンガラス組成物中にホウ素化合物及び/又はリン化合物を配合することにより、、従来のホウケイ酸塩ガラス(BSG)、BPSG、又はリンケイ酸塩ガラス(PSG)膜の特徴を有するシリコン酸化膜を製造しうる。
半導体表面に塗布されたスピンオンガラス組成物の粘度は、スピンオンガラス膜及び前記スピンオンガラス膜の硬化により形成されるシリコン酸化膜の平坦性に影響を及ぼす。約10〜1000s−1の剪断速度で、約1〜10mPa・sの範囲の粘度を有するスピンオンガラス組成物により、均一性及び平坦性が向上しうる。
本実施形態において、スピンオンガラス組成物を硬化させて酸化シリコンを形成するために用いられる酸化剤組成物は、一般的に水溶液の形態である。この酸化剤溶液は、オゾン、過酸化物(例えば、H)、過マンガン酸塩(例えば、KMnO)、次亜塩素酸塩(例えば、CaCl、NaClO)、亜塩素酸塩(例えば、NaClO)、塩素酸塩(例えば、NaClO)、過塩素酸塩(例えば、KClO)、次亜臭素酸塩(例えば、CaBrO、NaBrO)、亜臭素酸塩(例えば、NaBrO)、臭素酸塩(例えば、NaBrO)、次亜ヨウ素酸塩(例えば、CaI、NaIO)、亜ヨウ素酸塩(例えば、NaIO)、ヨウ素酸塩(例えば、LiIO、Ca(IO、KIO)、及び強酸(例えば、HSO、HNO)のうちの一つ以上の酸化剤を含みうる。
前記酸化剤溶液中の前記酸化剤濃度は、前記酸化剤の種類に応じて約1質量ppm〜40質量%であり、前記酸化剤溶液の温度は、約5〜125℃であり、好ましくは、約25〜80℃である。前記酸化剤溶液は、従来公知の、酸化剤溶液槽に半導体基板をディッピング又は浸漬する方法、又は前記酸化剤溶液を前記スピンオンガラス膜の表面にスプレー又はパドリングする方法により、前記スピンオンガラス膜に塗布されうる。
処理されるスピンオンガラス膜の厚さ及びポリシラザン含有量に応じて、酸化剤溶液の方法、含まれる酸化剤の組合せ、及び前記酸化剤溶液の温度が選択され、前記スピンオンガラス膜は、前記酸化剤溶液により約1〜30分間処理される。前記酸化剤溶液は、約1〜200質量ppmのオゾン濃度を有するオゾン水溶液であってもよい。本実施形態において、前記酸化剤溶液は、約20〜40℃の温度で約5〜100質量ppmのオゾン濃度を有するオゾンを含む溶液であってもよい。また、前記酸化剤溶液は、約25〜90℃の温度で約0.5〜30質量%の濃度を有する過酸化水素水溶液であってもよい。前記過酸化水素水溶液は、水酸化アンモニウムの濃度が過酸化水素の濃度に対して質量比(水酸化アンモニウム:過酸化水素)で約1:3〜1:10である、過酸化水素及び水酸化アンモニウムの水溶液であってもよい。本発明の一実施形態において、水酸化アンモニウム及び過酸化水素の溶液は、約30〜90℃の温度でそれぞれ1〜30質量%の水酸化アンモニウム及び過酸化水素を含むことが好ましく、1:4(水酸化アンモニウム:過酸化水素)の濃度比を有することがより好ましい。本発明の他の実施形態において、前記酸化剤溶液は、約40〜80℃の温度で、約3〜10質量%の過酸化水素を含み、約0.5〜5質量%の水酸化アンモニウムを含む過酸化水素及び水酸化アンモニウムの水溶液である。
スピンコーティング法を用いると、スピンオンガラス組成物は、不連続な表面を有する半導体基板上にコーティングされ、ほぼ平坦な表面を有するスピンオンガラス塗膜を形成する。前記半導体基板上の不連続な表面は、ゲート電極構造、キャパシタ構造、又はワード線やビット線といった導電性金属配線パターンのような導電性パターンに起因する。かような段差のある表面は、シャロートレンチアイソレーション(STI)構造の製造中に形成される溝のような、半導体表面上の凸部及び/又は凹部を生じる他の構造の結果である場合もある。本発明の一実施形態において、スピンオンガラス膜は、基板表面上の段差構造や不連続な表面の上の、及び/又はその間の、層間絶縁膜として用いられる絶縁性シリコン酸化膜を形成するために用いられうる。
本発明の一実施形態において、前記基板表面上に形成された実質的に平坦なスピンオンガラス膜は、酸化剤溶液を用いた処理及び酸化雰囲気下でのハードベーキングにより、実質的に平坦なシリコン酸化膜へと転換されうる。図6〜図16は、本発明の一実施形態による半導体装置の製造工程における一連のシリコン酸化膜の形成方法を示す断面図である。図6に示すように、シリコンのような半導体物質を含むp型の基板10は、前記基板10内にエッチングされた一連の溝12を有し、アイソレーション領域(アイソレーショントレンチ構造)を定義する。前記溝12の深さ及び幅は、使用される特定のデザインルールに応じて変化しうるが、一例を挙げると、深さが約3,600Å、及び幅が約1,250Åである。ポリシラザン及び第1の溶媒を含むスピンオンガラス組成物は、前記基板10上に塗布されて、前記溝12を満たし、前記基板10の残りの表面を被覆して実質的に平坦な第1のスピンオンガラス膜13を形成する。前記スピンオンガラス膜の厚さは特定の半導体工程に応じて変化しうるが、一例を挙げると、厚さは約2,000〜9,000Åである。
具体的には、スピンオンガラス塗膜から前記第1の溶媒の実質的に全部が蒸発するのに充分な時間、前記スピンオンガラス塗膜を約400℃以下の温度で加熱して、第1のスピンオンガラス膜13を形成する。本発明の一実施形態において、前記第1のスピンオンガラス膜13を、前記第1のスピンオンガラス膜から前記第1の溶媒の大部分を除去するために、約50〜350℃の温度で約10分間以下の間、予備ベーキングしてもよい。前記予備ベーキングは、一定の温度で行われてもよく、前記予備ベーキング工程中に、温度を直線的に又は段階的に変化させてもよい。
前記予備ベーキングの後、前記第1のスピンオンガラス膜13の厚さを減少させ、前記スピンオンガラス膜13の表面の平坦性を向上させ、及び/又は前記半導体基板10の一部を露出させる目的で、前記スピンオンガラス膜13をエッチバック工程に供してもよい。また、前記予備ベーキングの後に、前記第1のスピンオンガラス膜13に、更なる熱処理を施してもよい。更なる熱処理としては、ハードベーキング及びメインベーキングが挙げられる。前記ハードベーキングは、酸素及び/又は水蒸気を含む酸化雰囲気下で行われ、前記メインベーキングは、例えば、窒素及び/又はアルゴン、あるいは、真空のような実質的に非酸化条件の雰囲気下で行われる。例えば、前記第1のスピンオンガラス膜13を緻密化するのに充分な時間、前記第1のスピンオンガラス膜13を約300〜600℃の温度で加熱する方法や、前記第1のスピンオンガラス膜13のフッ化水素(HF)のエッチングに対する抵抗を少なくとも50%上昇させるのに充分な時間、約300〜600℃の温度で加熱する方法が挙げられる。本発明の一実施形態においては、前記第1のスピンオンガラス膜13を、約10〜120分間、約300〜500℃の温度でハードベーキングして、酸化雰囲気下での粒子の生成を抑制する。前記ハードベーキングを酸化雰囲気下で行うと、前記第1のスピンオンガラス膜に含まれるPHPSの一部が酸化シリコンに転換される。
図7に示すように、前記第1のスピンオンガラス膜13を、次いで、約0〜200℃の温度で酸化剤溶液で処理して硬化させ、シリコン酸化膜13aを形成する。前記酸化剤溶液は、例えば、オゾン、過酸化物、過マンガン酸塩、次亜塩素酸塩、亜塩素酸塩、塩素酸塩、過塩素酸塩、次亜臭素酸塩、亜臭素酸塩、臭素酸塩、次亜ヨウ素酸塩、亜ヨウ素酸塩、ヨウ素酸塩、及び強酸のうち、一つ以上の酸化剤を含みうる。処理時間、処理温度、酸化剤の種類及び酸化剤の濃度の多様な組合せが、前記第1のスピンオンガラス膜13を第1のシリコン酸化膜13aに転換するために用いられうる。この硬化工程において、残りのPHPS、即ち、前記第1のスピンオンガラス膜13を酸化雰囲気下でベーキングした際に酸化シリコンに転換されなかった部分、の実質的に全部が、二酸化シリコンに転換される。
前記第1のシリコン酸化膜13aを形成した後、前記膜の厚さを減少させ、表面の平坦性を向上させ、シリコン酸化膜の一部を除去し、及び/又は基板の一部を露出させる目的で、前記第1のシリコン酸化膜13aを更に加工してもよい。更なる加工としては、シリカ、酸化セリウム(CeO)、アルミナ、又はマグネシア(Mn)のような物質を研磨材として用いるCMP工程、NH、CF、又はCH(x、yは正の整数)をエッチングガスとして用いるドライエッチング工程、又はHF溶液などをエッチング液として用いたウェットエッチング工程などが挙げられ、これにより酸化シリコンが除去されうる。
前記第1のシリコン酸化膜13aに更なる熱処理を施すことにより前記膜の密度を増加させてもよい。この更なる熱処理によれば、前記第1のシリコン酸化膜13aは、前記ハードベーキング工程又はメインベーキング工程の温度よりも高い温度でアニーリングされて緻密化される。例えば、前記第1のシリコン酸化膜13aは、約10〜120分間の間、約600〜1200℃の温度でアニーリングされてもよい。前記アニーリング工程は、酸素、水素、窒素、水蒸気、又はこれらの混合物を含む雰囲気下で行われうる。本発明の一実施形態におけるかような高温での熱処理は、かような高温で損傷される金属構造や金属パターンが存在しないために可能となる。なお、このように緻密化されたシリコン酸化膜を、上述した手法により平坦化させてもよい。
図8に示すように、一般的にはCMP工程、ドライエッチング工程、又はウェットエッチング工程により前記シリコン酸化膜13aの上部は除去され、半導体基板10の上部表面が露出する。この際、溝12は、酸化シリコン14により実質的に満たされた状態である。ドライエッチング工程又はウェットエッチング工程が、単独で又はCMP工程と共にもしくはCMP工程に続いて行われると、前記シリコン酸化膜13aは、過度にエッチングされ、前記溝12を満たす酸化シリコンの一部を除去して、前記溝12の上部側壁部分が露出し、酸化シリコンの上部表面14aが生成しうる。前記酸化シリコンの上部表面14aは、半導体基板10の上部表面に対して凹んでいる酸化面である。本発明のシリコン酸化膜の形成方法は、かような凹部パターンを有する半導体基板にも適用されうる。また、後述するような金属などの導電性の物質からなるパターンを有する基板にも適用されうる。更に、シャロートレンチアイソレーション開口部などの構造を有する基板に適用されてもよい。
上述したような過度のエッチングは、溝12におけるボイドの生成を抑制することを目的として、特に、露出したボイドを満たし、過度のエッチングにより溝12の上部に開けられた空間を再度満たす、更なるスピンオンガラス膜を塗布する場合に用いられうる。
図9に示すように、半導体基板10のメモリセルを形成するための所望の領域(セルアレイ領域)に、リンやヒ素のようなn型不純物をドーピングすることにより、n型半導体領域20が形成されうる。p型ウェル30は、半導体基板10のセルアレイ領域及び周辺回路領域に、ホウ素のようなp型不純物をドーピングすることにより形成されうる。同様に、n型ウェル40は、前記周辺回路領域に、リンやヒ素のようなn型不純物をドーピングすることにより形成されうる。
次いで、しきい電圧Vのような装置パラメータを調節することを目的として、ホウ素のような不純物を前記p型ウェル30及び/又は前記n型ウェル40にドーピングしてもよい。その後、前記p型ウェル30及び/又は前記n型ウェル40の表面部分をきれいにし、前記半導体基板10の露出された表面を酸化して、前記p型ウェル30及び/又は前記n型ウェル40の表面上にゲート酸化膜16を形成する。前記ゲート酸化膜16の厚さは、採用される特定の半導体製造工程に応じて変化しうるが、一例を挙げると、厚さは約40〜200Åである。
次いで、低圧化学気相蒸着(LPCVD)法を用いてリンのようなn型不純物がドーピングされた多結晶シリコンを蒸着させることにより、前記基板10及び前記ゲート酸化膜16上に、ポリシリコン膜を形成してもよい。前記ポリシリコン膜の厚さは、採用される特定の半導体製造工程に応じて変化しうるが、一例を挙げると、厚さは約500〜4,000Åである。次いで、スパッタリング法を用いて、前記ポリシリコン膜上にタングステンシリサイド膜及びタングステン膜が順次形成されうる。前記タングステンシリサイド膜及びタングステン膜の厚さは、採用される特定の半導体製造工程に応じて変化しうるが、一例を挙げると、それぞれの膜の厚さが約1,000〜2,000Åである。次いで、LPCVD法やプラズマ助長化学気相蒸着(PECVD)法を用いて、前記タングステン膜上にシリコン窒化膜を蒸着させてもよい。前記シリコン窒化膜の厚さは、採用される特定の半導体製造工程に応じて変化しうるが、一例を挙げると、厚さは約500〜2,000Åである。
続いて、フォトレジスト膜を前記シリコン窒化膜上に形成し、マスクや他の適切なパタニング技術を用いて選択的に露光させてもよい。次いで、露光されたフォトレジスト膜は現像され、ゲート電極を形成するためのフォトレジストパターン22を形成する。その後、図10に示すように、前記フォトレジストパターン22をエッチングマスクとして用いることにより、シリコン窒化膜、タングステン膜、タングステンシリサイド膜、及びポリシリコン膜が順次エッチングされ、それぞれポリシリコンパターン24a、タングステンシリサイドパターン24b、タングステンパターン24c、及びシリコン窒化物パターン24dを有するゲート電極24Ga、24Gb、24Gc、及びワード線24WLが形成される。図示したように、ゲート電極24Ga及びワード線24WLは、前記セルアレイ領域に形成され、ゲート電極24Gb、24Gcは、前記周辺回路領域に形成される。
前記セルアレイ領域に形成された前記ゲート電極24Ga及びワード線24WLは、隣接した電極との間の間隔が約0.4〜1μmとなるように配置されうる。アスペクト比は、前記セルアレイ領域で約5:1〜10:1の範囲である。ここで、アスペクト比とは、前記ゲート電極24Ga及び前記ワード線24WLのような隣接する構造の間隔の幅に対する深さの比を意味する。一方、前記周辺回路領域に形成された前記ゲート電極24Gb、24Gc間の間隔のアスペクト比は、一般に1:1以下であってもよい。
次いで、図11に示すように、フォトレジストパターン22が前記ゲート電極及びワード線から除去される。また、図12に示すように、ホウ素のようなp型不純物をドーピングすることにより、前記n型ウェル40における前記ゲート電極24Gcの両側に、p型不純物がドーピングされた領域25が形成されうる。同様に、p型ウェル30中にリン、ヒ素、又はアンチモンのようなn型不純物をドーピングすることにより、前記p型ウェル30における前記ゲート電極24Gbの両側に、n型不純物がドーピングされた領域27が形成されうる。同様に、前記p型ウェル20における前記ゲート電極24Gaの両側に、n型不純物がドーピングされた領域26が形成されうる。
図12に示すように、化学気相蒸着法を用いて半導体基板10上にシリコン窒化物が蒸着されてシリコン窒化膜32を形成する。前記シリコン窒化膜32の厚さは、採用される特定の半導体製造工程に応じて変化しうるが、一例を挙げると、厚さは約200〜600Åである。次いで、セルアレイ領域上の前記シリコン窒化膜32の一部がフォトレジスト膜により被覆され、周辺回路領域上の前記シリコン窒化膜32は、異方性エッチングされ、前記周辺回路領域中の前記ゲート電極24Gb、24Gc(図11)の両側面に隣接したシリコン窒化物スペーサ32aを形成する。更に、前記シリコン窒化膜は、フォトレジスト膜を用いずにエッチングされ、前記セルアレイ領域及び前記周辺回路領域上にシリコン窒化物スペーサを形成してもよい。
次いで、周辺回路領域の前記n型ウェル40中にホウ素のようなp型不純物をドーピングすることにより、p型の不純物がドーピングされた領域(ソース及びドレイン領域)が形成されうる。また、周辺回路領域の前記p型ウェル30中に、リン、ヒ素、又はアンチモンのようなn型不純物をドーピングすることにより、n型の不純物がドーピングされた領域(ソース及びドレイン領域)が形成されうる。
続いて、図13に示すように、半導体基板10及び前記半導体基板10上に形成された種々のゲート電極及びワード線構造を、スピンオンガラス組成物により被覆し、第2のスピンオンガラス膜50を形成する。前記第2のスピンオンガラス膜50は、例えばスピンコーティング法を用いて、前記ゲート電極24Ga、24Gb、24Gc及びワード線24WL構造を被覆するのに充分な厚さで形成される。前記第2のスピンオンガラス膜50の厚さは、採用される特定の半導体製造工程及び被覆される構造に応じて変化しうるが、一例を挙げると、厚さは約2,000〜8,200Åである。次いで、前記第2のスピンオンガラス膜50は、第1のスピンオンガラス膜13について上述したハードベーキング又はメインベーキング処理に供されうる。このハードベーキング又はメインベーキング処理の後、前記第2のスピンオンガラス膜50は、オゾン、過酸化物、過マンガン酸塩、次亜塩素酸塩、亜塩素酸塩、塩素酸塩、過塩素酸塩、次亜臭素酸塩、亜臭素酸塩、臭素酸塩、次亜ヨウ素酸塩、亜ヨウ素酸塩、ヨウ素酸塩、及び強酸のうちの一つ以上の酸化剤を含む酸化剤溶液を用いて硬化されうる。前記第2のスピンオンガラス膜50を第2のシリコン酸化膜50aに転換する工程においては、処理時間、温度、酸化剤の種類、及び酸化剤の濃度の種々の組合せが採用されうる。
前記硬化工程においては、前記第2のスピンオンガラス膜50中のSi−N結合が酸化されてSi−O結合を形成し、前記第2のスピンオンガラス膜50が第2のシリコン酸化膜50aに転換される。図14に示すように、前記第2のシリコン酸化膜50aの厚さは、前記硬化工程により多少減少しうる。
続いて、前記第2のシリコン酸化膜50aは、前記第1のシリコン酸化膜13aについて上述したように、約600〜1,200℃の温度で熱処理又はアニーリングされうる。かような高温での処理が可能な理由は、前記基板上に形成された金属パターンが高温でも損傷を殆ど受けないタングステンのような耐火性金属で形成されているためである。
図15に示すように、前記第2のシリコン酸化膜50a上にアルミニウム、銅、又はタングステンのような金属を蒸着させることにより金属層が形成されうる。前記金属層は、スパッタリング蒸着法により形成され、その厚さは通常、約4,000〜8,000Åである。酸化シリコン中に開口部を形成してゲート電極構造の一部を露出させる段階、及び前記酸化シリコン上に金属層を蒸着させる段階を含む従来のフォトリソグラフィ工程を用いて前記金属層をパタニング及びエッチングすることにより、金属パターン52が形成されうる。次いで、前記金属パターン52を被覆し、隣接した金属配線間に形成された間隔を満たすために、ほぼ平坦な表面を有する第3のスピンオンガラス膜が半導体基板10上に形成されうる。前記第3のスピンオンガラス膜54は、スピンオンガラス組成物をスピンコーティングすることにより形成されてもよく、例えば、約3,000〜4,500Åの厚さ(テストウェーハ又はダミーウェーハ上での測定値)で形成されうる。
図15及び図16に示すように、前記第3のスピンオンガラス膜54に対して、前記第1及び第2のスピンオンガラス膜13、50について上述したような予備ベーキングを行ってもよい。次いで、前記第1及び第2のスピンオンガラス膜13、50について上述したような一つ以上の酸化剤を含む酸化剤溶液を用いて、前記第3のスピンオンガラス膜54を硬化させてもよい。前記第3のスピンオンガラス膜54をほぼ平坦な表面を有する第3のシリコン酸化膜54aに転換する工程においては、処理時間、温度、酸化剤の種類、及び酸化剤の濃度の種々の組合せが採用されうる。
また、前記酸化シリコン中に開口部を形成して前記金属層の一部を露出させる工程及び前記酸化シリコン上に導電性膜を蒸着させる工程を含む従来のフォトリソグラフィ工程を用いて前記導電性膜をパタニング及びエッチングすることにより、導電性膜(例えば、第2の金属層)を更に形成してもよい。
シリコン酸化膜の吸光度
本発明の一実施形態によって形成されたシリコン酸化膜の吸光度を評価するために、ポリシラザンを含むスピンオンガラス組成物を裸のテストウェーハに塗布し、約3,400Åの厚さを有するスピンオンガラス膜を形成した。前記スピンオンガラス膜を、酸素雰囲気下で約30分間、約400℃の温度でベーキングした。
次いで、ベーキングされたスピンオンガラス膜に酸化剤溶液を約10分間塗布し、前記スピンオンガラス膜をシリコン酸化膜に転換した。次いで、前記酸化剤溶液により前記スピンオンガラス膜から転換されたシリコン酸化膜の吸光度を、FTIR法を用いて分析した。なお、酸化剤溶液を用いた処理は、ハードベーキングの後、時間遅延なしで行った。この結果を図17のグラフcに示す。図17のグラフcは、ウェット酸化と吸光度の測定との間に時間遅延が存在しない場合を示す。前記テストウェーハを前記硬化工程の完了後、大気中で3日間放置し、前記シリコン酸化膜の吸光度を再度分析した。放置されたシリコン酸化膜についての分析結果を図17のグラフdに示す。図17のグラフdは、ウェット酸化と吸光度の測定との間に時間遅延が存在する場合を示す。図17において、グラフc及びグラフdは、プロファイルがより容易に比較できるように、約0.06の垂直補正によりプロットされている。
図17に示すように、前記シリコン酸化膜の形成直後に測定された吸光度(グラフc)及び形成後3日間放置した後に測定された吸光度(グラフd)は、実質的に同一である。この結果から、スピンオンガラス膜のウェット酸化により形成されたシリコン酸化膜は、従来のベーキングされたスピンオンガラス膜(図1)では観察されるN−H、Si−H、Si−N、及びSi−H結合の存在に関連する波長領域では吸収を示さず、むしろ、実質的にSi−O結合のみを含むということが示される。また、この結果から、スピンオンガラス膜のウェット酸化により形成されたシリコン酸化膜は、ベーキングされたスピンオンガラス膜と比較して実質的に完全で均一で比較的安定である。組成物のかような安定性は、シリコン酸化膜のエッチング速度及び誘電特性とも整合し、これにより工程管理及び装置性能が改善される。
スピンオンガラス膜のウェット酸化により形成されたシリコン酸化膜を有するテストウェーハを調製し、硬化されたシリコン酸化膜の吸光度をFTIR法により分析した。この結果を図18のグラフeに示す。その後、硬化されたシリコン酸化膜を有するテストウェーハを、窒素雰囲気下で750℃の温度で約1時間、又は酸化雰囲気下で750℃の温度で約1時間、アニーリングした。次いで、アニーリングされたシリコン酸化膜の吸光度をFTIR法により分析した。この分析の結果を図18に示し、図18のグラフfは、窒素雰囲気下でアニーリングされたシリコン酸化膜に対応し、図18のグラフgは、酸化雰囲気下でアニーリングされたシリコン酸化膜に対応する。図18において、グラフe、グラフf、及びグラフgは、プロファイルがより容易に比較できるように、垂直方向に補正されてプロットされている。
図18に示すデータによれば、本発明の一実施形態により酸化剤溶液を用いてスピンオンガラス膜をシリコン酸化膜に転換させると、得られるシリコン酸化膜は安定であり、続いて窒素のような不活性ガス雰囲気下又は酸化雰囲気下でアニーリングしても、ほとんど影響を受けない。FTIRによる吸光度のデータは、N−H、Si−N、及びSi−H結合に対応する波長のピークを示さない。従って、スピンオンガラス膜中のSi−N結合の実質的に全部が、ウェット酸化硬化工程の間に酸化されてSi−O結合を形成したことがわかる。
ウェットエッチング速度評価
(実験例1)
本発明によるポリシラザンを含むスピンオンガラス組成物を、裸のテストウェーハ上にスピンコーティングして、約3,400Åの厚さのスピンオンガラス膜を形成した。次いで、前記スピンオンガラス膜を約400℃の温度で約30分間ハードベーキングした後、本発明による酸化剤溶液中に約10分間浸漬させて、前記スピンオンガラス膜をシリコン酸化膜に転換させた。得られたシリコン酸化膜の厚さを測定した後、前記テストウェーハを緩衝酸化エッチング液(buffered oxide etchant、NHF+HF緩衝溶液)の水溶液で25℃の温度で20秒間ウェットエッチングした。次いで、残ったシリコン酸化膜の厚さを測定し、この値を最初の測定値から引いて、除去された膜の厚さを算出した。その結果、エッチングによって除去された膜の厚さは、約1,570Åであった。
(実験例2)
前記実験例1と同様の手法により、シリコン酸化膜を有するテストウェーハを調製した。その後、スピンオンガラス膜をシリコン酸化膜に転換させ、前記テストウェーハを大気中に1日間放置した。放置期間の完了後、前記テストウェーハを前記実験例1と同様の手法によりエッチングした。その結果、エッチングによって除去された膜の厚さは、約1,530Åであった。
(実験例3)
前記実験例1と同様の手法により、シリコン酸化膜を有するテストウェーハを調製した。その後、スピンオンガラス膜をシリコン酸化膜に転換させ、前記テストウェーハを大気中に2日間放置した。放置期間の完了後、前記テストウェーハを前記実験例1と同様の手法によりエッチングした。その結果、エッチングによって除去された膜の厚さは、約1,520Åであった。
(実験例4)
本発明によるポリシラザンを含むスピンオンガラス組成物を、裸のテストウェーハ上にスピンコーティングして、約3,400Åの厚さのスピンオンガラス膜を形成した。次いで、前記スピンオンガラス膜を約400℃の温度で約30分間ハードベーキングした後、前記テストウェーハを大気中に2日間放置した。放置期間が経過した後、前記テストウェーハ上の前記スピンオンガラス膜を、本発明の酸化剤溶液中に約10分間浸漬させて、前記スピンオンガラス膜をシリコン酸化膜に転換させた。得られたシリコン酸化膜の厚さを測定した後、前記テストウェーハを大気中に更に1日間放置した。放置期間が経過した後、前記テストウェーハを緩衝酸化エッチング液(NHF+HF緩衝溶液)の水溶液で25℃の温度で20秒間ウェットエッチングした。次いで、残ったシリコン酸化膜の厚さを測定し、この値を最初の測定値から引いて、除去された膜の厚さを算出した。その結果、エッチングにより除去された膜の厚さは、約1,590Åであった。
(比較例1)
ポリシラザンを含むスピンオンガラス組成物を、裸のテストウェーハ上にスピンコーティングして、約3,400Åの厚さのスピンオンガラス膜を形成した。次いで、前記スピンオンガラス膜を約400℃の温度で約30分間ハードベーキングした。ハードベーキングされたスピンオンガラス膜の厚さを測定した後、前記テストウェーハを緩衝酸化エッチング液の水溶液で25℃の温度で20秒間ウェットエッチングした。次いで、残ったシリコン酸化膜の厚さを測定し、この値を最初の測定値から引いて、除去された膜の厚さを算出した。その結果、エッチングによって除去された膜の厚さは、約2,670Åであった。
(比較例2)
前記比較例1と同様の手法により、シリコン酸化膜を有するテストウェーハを調製した。次いで、ハードベーキングされたスピンオンガラス膜を有する前記テストウェーハを大気中に1日間放置した。放置期間が経過した後、前記テストウェーハを前記比較例1と同様の手法によりエッチングした。その結果、エッチングにより除去された膜の厚さは、約1,290Åであった。
前記実験例1〜実験例4によれば、ポリシラザンを含むスピンオンガラス膜を本発明の酸化剤溶液で処理することによりシリコン酸化膜を形成すると、得られるシリコン酸化膜は、たとえ前記スピンオンガラス膜の塗布時とシリコン酸化膜への転換時との間に、又はシリコン酸化膜への転換時とエッチング時との間に遅延が存在しても、ほぼ一定なエッチング速度を示す。従って、本発明によりスピンオンガラス膜をシリコン酸化膜へ転換させると、従来の硬化されないスピンオンガラス膜と比較して、後のエッチング工程に対する変動が少なく、安定したシリコン酸化膜が提供されうる。また本発明によれば、スピンオンガラス膜を短時間で硬化させることが可能であり、製造に要する所要時間も削減されうる。
以上、本発明を実施形態及び実施例を用いて詳細に説明したが、本発明の技術的範囲はこれらに限定されず、当業者であれば本発明の思想と精神を離れることなく、本発明を修正又は変更できる。
ハードベーキング直後の、及びハードベーキングされたスピンオンガラス膜を大気中に7日間放置した後の、スピンオンガラス膜の吸光度を示すフーリエ変換赤外(FTIR)分光グラフである。 約24時間の間、スピンオンガラス膜の厚さ及び反射指数(RI)の変化を追跡したグラフである。 約1週間の間、スピンオンガラス膜の厚さ及び反射指数(RI)の変化を追跡したグラフである。 約24時間の間、前記スピンオンガラス膜のエッチング速度の変化を追跡したグラフである。 約1週間の間、前記スピンオンガラス膜のエッチング速度の変化を追跡したグラフである。 本発明の一実施形態による半導体装置の製造工程におけるシリコン酸化膜の形成方法を示す断面図である。 本発明の一実施形態による半導体装置の製造工程におけるシリコン酸化膜の形成方法を示す断面図である。 本発明の一実施形態による半導体装置の製造工程におけるシリコン酸化膜の形成方法を示す断面図である。 本発明の一実施形態による半導体装置の製造工程におけるシリコン酸化膜の形成方法を示す断面図である。 本発明の一実施形態による半導体装置の製造工程におけるシリコン酸化膜の形成方法を示す断面図である。 本発明の一実施形態による半導体装置の製造工程におけるシリコン酸化膜の形成方法を示す断面図である。 本発明の一実施形態による半導体装置の製造工程におけるシリコン酸化膜の形成方法を示す断面図である。 本発明の一実施形態による半導体装置の製造工程におけるシリコン酸化膜の形成方法を示す断面図である。 本発明の一実施形態による半導体装置の製造工程におけるシリコン酸化膜の形成方法を示す断面図である。 本発明の一実施形態による半導体装置の製造工程におけるシリコン酸化膜の形成方法を示す断面図である。 本発明の一実施形態による半導体装置の製造工程におけるシリコン酸化膜の形成方法を示す断面図である。 本発明の一実施形態によるスピンオンガラス膜の硬化により形成されたシリコン酸化膜の吸光度を示すFTIRグラフである。 本発明の一実施形態によるスピンオンガラス膜の硬化により形成されたシリコン酸化膜の吸光度を示すFTIRグラフである。
符号の説明
10 基板、
12 溝、
13 第1のスピンオンガラス膜、
13a 第1のシリコン酸化膜、
14 酸化シリコン、
14a 酸化シリコンの上部表面、
16 ゲート酸化膜、
20 n型半導体領域、
22 フォトレジストパターン、
24a ポリシリコンパターン、
24b タングステンシリサイドパターン、
24c タングステンパターン、
24d シリコン窒化物パターン、
24Ga、24Gb、24Gc ゲート電極、
24WL ワード線、
25 p型不純物がドーピングされた領域、
26、27 n型不純物がドーピングされた領域、
30 p型ウェル、
32 シリコン窒化膜、
32a シリコン窒化膜スペーサ、
40 n型ウェル、
50 第2のスピンオンガラス膜、
50a 第2のシリコン酸化膜、
52 金属パターン、
54 第3のスピンオンガラス膜。

Claims (51)

  1. 半導体基板上にポリシラザンを含むスピンオンガラス膜を形成する段階と、
    前記スピンオンガラス膜を酸化剤容液で処理して前記ポリシラザンを酸化シリコンに転換する段階と、
    を含む半導体基板上へのシリコン酸化膜の形成方法。
  2. 前記スピンオンガラス膜を形成する段階は、
    第1の溶媒に溶解しているポリシラザンを含むスピンオンガラス組成物を前記半導体基板にスピンコーティングしてスピンオンガラス塗膜を形成する段階と、
    前記スピンオンガラス塗膜から前記第1の溶媒の実質的に全部が蒸発するのに充分な時間、前記スピンオンガラス塗膜を400℃以下の温度で加熱してスピンオンガラス膜を形成する段階と、を更に含むことを特徴とする請求項1記載の半導体基板上へのシリコン酸化膜の形成方法。
  3. 前記酸化剤溶液は、オゾン、過酸化物、過マンガン酸塩、次亜塩素酸塩、亜塩素酸塩、塩素酸塩、過塩素酸塩、次亜臭素酸塩、亜臭素酸塩、臭素酸塩、次亜ヨウ素酸塩、亜ヨウ素酸塩、ヨウ素酸塩、硝酸、及び硫酸からなる群から選択される少なくとも一つの酸化剤を含むことを特徴とする請求項1記載の半導体基板上へのシリコン酸化膜の形成方法。
  4. 前記スピンオンガラス膜を処理する段階は、ディッピング法、スプレー法、又はパドリング法によって、第2の溶媒に溶解している前記酸化剤溶液を前記スピンオンガラス膜に塗布する段階を更に含むことを特徴とする請求項1記載の半導体基板上へのシリコン酸化膜の形成方法。
  5. 前記酸化剤溶液は、オゾン濃度が1〜200質量ppmのオゾン水溶液であることを特徴とする請求項3記載の半導体基板上へのシリコン酸化膜の形成方法。
  6. 前記酸化剤溶液は、20〜40℃の温度で5〜100質量ppmのオゾン濃度を有するオゾン水溶液であることを特徴とする請求項3記載の半導体基板上へのシリコン酸化膜の形成方法。
  7. 前記酸化剤溶液は、25〜90℃の温度で0.5〜30質量%の過酸化水素濃度を有する過酸化水素水溶液であることを特徴とする請求項3記載の半導体基板上へのシリコン酸化膜の形成方法。
  8. 前記過酸化水素水溶液は、水酸化アンモニウムの濃度が前記過酸化水素濃度に対して質量比(水酸化アンモニウム:過酸化水素)で1:3〜1:10である水酸化アンモニウム水溶液を更に含むことを特徴とする請求項7記載の半導体基板上へのシリコン酸化膜の形成方法。
  9. 前記酸化剤溶液は、40〜80℃の温度で3〜10質量%の過酸化水素を含み、0.5〜5質量%の水酸化アンモニウムを含む過酸化水素及び水酸化アンモニウムの水溶液であることを特徴とする請求項3記載の半導体基板上へのシリコン酸化膜の形成方法。
  10. 前記第1の溶媒は有機溶媒であり、前記スピンオンガラス組成物は5〜30質量%のポリシラザンを含むことを特徴とする請求項2記載の半導体基板上へのシリコン酸化膜の形成方法。
  11. 前記第1の溶媒は、芳香族溶媒、脂肪族溶媒、及びエーテル系溶媒からなる有機溶媒群から選択され、前記第1の溶媒の質量は、前記スピンオンガラス組成物の70〜95質量%であることを特徴とする請求項10記載の半導体基板上へのシリコン酸化膜の形成方法。
  12. 前記第1の溶媒は、トルエン、ベンゼン、キシレン、ジブチルエーテル、ジエチルエーテル、THF、PGME、PGEMA、及びヘキサンからなる群から選択される少なくとも一つを含むことを特徴とする請求項11記載の半導体基板上へのシリコン酸化膜の形成方法。
  13. 前記スピンオンガラス膜を形成する段階は、
    前記スピンオンガラス膜を緻密化するのに充分な時間、前記スピンオンガラス膜を300〜600℃の温度で加熱する段階を更に含むことを特徴とする請求項2記載の半導体基板上へのシリコン酸化膜の形成方法。
  14. 前記スピンオンガラス膜を形成する段階は、
    前記スピンオンガラス膜のフッ化水素エッチング抵抗を少なくとも50%以上上昇させるのに充分な時間、前記スピンオンガラス膜を300〜600℃の温度で加熱する段階を更に含むことを特徴とする請求項13記載の半導体基板上へのシリコン酸化膜の形成方法。
  15. 前記スピンオンガラス膜を形成する段階は、
    前記スピンオンガラス膜を酸化雰囲気下において300℃〜500℃の温度で10〜120分間加熱して、二酸化シリコン及びポリシラザンを含む一部転換されたスピンオンガラス膜を形成する段階と、
    前記一部転換されたスピンオンガラス膜を酸化剤溶液で処理して、残留するポリシラザンを二酸化シリコンに転換して二酸化シリコン膜を形成する段階と、を更に含むことを特徴とする請求項2記載の半導体基板上へのシリコン酸化膜の形成方法。
  16. 緻密化されたシリコン酸化膜を形成するのに充分な時間、前記シリコン酸化膜を600℃以上の温度でアニーリングする段階を更に含むことを特徴とする請求項13記載の半導体基板上へのシリコン酸化膜の形成方法。
  17. 前記緻密化されたシリコン酸化膜を平坦化させる段階を更に含むことを特徴とする請求項16記載の半導体基板上へのシリコン酸化膜の形成方法。
  18. 前記緻密化されたシリコン酸化膜を平坦化させる段階は、
    ドライエッチング、ウェットエッチング、又は化学的機械研磨法を用いて前記緻密化されたシリコン酸化膜の上部を除去する段階を更に含むことを特徴とする請求項17記載の半導体基板上へのシリコン酸化膜の形成方法。
  19. 前記緻密化されたシリコン酸化膜を平坦化させる段階は、
    前記緻密化されたシリコン酸化膜の上部を除去して前記半導体基板の上部表面を露出させる段階を更に含むことを特徴とする請求項17記載の半導体基板上へのシリコン酸化膜の形成方法。
  20. 前記緻密化されたシリコン酸化膜を平坦化させる段階は、
    前記緻密化されたシリコン酸化膜の上部を化学的機械研磨により除去して前記半導体基板の上部表面を露出させる段階と、
    前記シリコン酸化膜をエッチングして前記半導体基板の上部表面より凹んでいる酸化面を形成する段階と、を更に含むことを特徴とする請求項17記載の半導体基板上へのシリコン酸化膜の形成方法。
  21. 前記半導体基板は、パターンを含むことを特徴とする請求項1記載の半導体基板上へのシリコン酸化膜の形成方法。
  22. 前記パターンは、導電性物質を含むことを特徴とする請求項21記載の半導体基板上へのシリコン酸化膜の形成方法。
  23. 前記導電性物質は、タングステン又はタングステンシリサイドを含むことを特徴とする請求項22記載の半導体基板上へのシリコン酸化膜の形成方法。
  24. 前記導電性物質は、アルミニウム又は銅を含むことを特徴とする請求項22記載の半導体基板上へのシリコン酸化膜の形成方法。
  25. 前記パターンは、前記半導体基板に形成された凹部を含むことを特徴とする請求項21記載の半導体基板上へのシリコン酸化膜の形成方法。
  26. 前記パターンは、前記半導体基板に形成されたシャロートレンチアイソレーションの開口部を含むことを特徴とする請求項25記載の半導体基板上へのシリコン酸化膜の形成方法。
  27. 半導体基板上にポリシラザンを含むスピンオンガラス膜を形成する段階と、
    前記スピンオンガラス膜を酸化剤溶液で処理して、前記ポリシラザンを酸化シリコンに転換する段階と、
    を含む半導体装置の製造方法。
  28. 前記半導体基板上にアイソレーショントレンチ構造を形成する段階と、
    前記アイソレーショントレンチ構造を前記スピンオンガラス膜で満たす段階と、
    前記酸化シリコンの上部を除去して前記半導体基板の表面を露出させる段階と、を更に含むことを特徴とする請求項27記載の半導体装置の製造方法。
  29. 前記半導体基板上にゲート電極構造を形成する段階と、
    前記ゲート電極構造を前記スピンオンガラス膜で被覆する段階と、
    前記酸化シリコンに開口部を形成して前記ゲート電極構造の一部を露出させる段階と、
    前記酸化シリコン上に第1の金属層を形成する段階と、を更に含むことを特徴とする請求項27記載の半導体装置の製造方法。
  30. 前記半導体基板上に第1の導電性パターンを形成する段階と、
    前記第1の導電性パターンを前記スピンオンガラス膜で被覆する段階と、
    前記酸化シリコンに開口部を形成して前記第1の導電性パターンの一部を露出させる段階と、
    前記酸化シリコン上に第2の導電層を形成する段階と、を更に含むことを特徴とする請求項27記載の半導体装置の製造方法。
  31. 前記半導体基板上に凹部を含むパターンを形成する段階と、
    前記スピンオンガラス膜で前記パターンを被覆して前記凹部を満たす段階と、
    前記酸化シリコンの上部を除去して前記半導体基板の表面を露出させる段階と、を更に含むことを特徴とする請求項27記載の半導体装置の製造方法。
  32. 前記酸化シリコンの付加的な部分を除去して、前記凹部に前記半導体基板の表面より凹んでいる酸化面を形成する段階を更に含むことを特徴とする請求項31記載の半導体装置の製造方法。
  33. 前記酸化シリコンの上部の除去は、エッチバック工程又は化学的機械研磨工程で行われ、
    前記酸化シリコンの付加的な部分の除去は、エッチバック工程で行われることを特徴とする請求項32記載の半導体装置の製造方法。
  34. 半導体基板上にアイソレーショントレンチ構造を形成する段階と、
    前記アイソレーショントレンチ構造を、ポリシラザンを含む第1のスピンオンガラス膜で満たす段階と、
    前記第1のスピンオンガラス膜を第1の酸化剤溶液で処理して第1のシリコン酸化膜を形成する段階と、
    前記第1のシリコン酸化膜の上部を除去して前記半導体基板の表面を露出させる段階と、
    前記半導体基板上にゲート電極構造を形成する段階と、
    前記ゲート電極構造をポリシラザンを含む第2のスピンオンガラス膜により被覆する段階と、
    前記第2のスピンオンガラス膜を第2の酸化剤溶液で処理して第2のシリコン酸化膜を形成する段階と、
    前記第2のシリコン酸化膜にコンタクト開口部を形成して前記ゲート電極構造の一部を露出させる段階と、
    前記第2のシリコン酸化膜上に第1の導電性パターンを形成する段階と、
    前記第1の導電性パターンを、ポリシラザンを含む第3のスピンオンガラス膜により被覆する段階と、
    前記第3のスピンオンガラス膜を第3の酸化剤溶液で処理して第3のシリコン酸化膜を形成する段階と、
    前記第3のシリコン酸化膜に開口部を形成して前記第1の導電性パターンの一部を露出させる段階と、
    前記第3のシリコン酸化膜上に第2の導電性パターンを形成する段階と、を含む半導体装置の製造方法。
  35. 前記酸化剤溶液は、それぞれ、オゾン、過酸化物、過マンガン酸塩、次亜塩素酸塩、亜塩素酸塩、塩素酸塩、過塩素酸塩、次亜臭素酸塩、亜臭素酸塩、臭素酸塩、次亜ヨウ素酸塩、亜ヨウ素酸塩、ヨウ素酸塩、硝酸、及び硫酸からなる群から選択される少なくとも一つの酸化剤を含むことを特徴とする請求項34記載の半導体装置の製造方法。
  36. 半導体基板上にポリシラザンを含むスピンオンガラス膜を形成する段階と、
    前記スピンオンガラス膜をベーキングして前記ポリシラザンの一部を酸化シリコンに転換する段階と、
    前記スピンオンガラス膜を酸化剤溶液で処理して、残留しているポリシラザンを酸化シリコンに転換する段階と、
    を含む半導体基板上へのシリコン酸化膜の形成方法。
  37. 前記スピンオンガラス膜を形成する段階は、
    第1の溶媒に溶解しているポリシラザンを含むスピンオンガラス組成物を前記半導体基板にスピンコーティングしてスピンオンガラス塗膜を形成する段階と、
    前記スピンオンガラス塗膜から前記第1の溶媒の実質的に全部が蒸発するのに充分な時間、前記スピンオンガラス塗膜を400℃以下の温度で加熱してスピンオンガラス膜を形成する段階と、を更に含むことを特徴とする請求項36記載の半導体基板上へのシリコン酸化膜の形成方法。
  38. 前記酸化剤溶液は、オゾン、過酸化物、過マンガン酸塩、次亜塩素酸塩、亜塩素酸塩、塩素酸塩、過塩素酸塩、次亜臭素酸塩、亜臭素酸塩、臭素酸塩、次亜ヨウ素酸塩、亜ヨウ素酸塩、ヨウ素酸塩、硝酸、及び硫酸からなる群から選択される少なくとも一つの酸化剤を含むことを特徴とする請求項36記載の半導体基板上へのシリコン酸化膜の形成方法。
  39. 前記スピンオンガラス膜を処理する段階は、ディッピング法、スプレー法、又はパドリング法によって、第2の溶媒に溶解している前記酸化剤溶液を前記スピンオンガラス膜に塗布する段階を更に含むことを特徴とする請求項36記載の半導体基板上へのシリコン酸化膜の形成方法。
  40. 前記酸化剤溶液は、20〜40℃の温度で5〜100質量ppmのオゾン濃度を有するオゾン水溶液であることを特徴とする請求項38記載の半導体基板上へのシリコン酸化膜の形成方法。
  41. 前記酸化剤溶液は、25〜90℃の温度で0.5〜30質量%の過酸化水素濃度を有する過酸化水素水溶液であることを特徴とする請求項38記載の半導体基板上へのシリコン酸化膜の形成方法。
  42. 前記第1の溶媒は有機溶媒であり、前記スピンオンガラス組成物は5〜30質量%のポリシラザンを含むことを特徴とする請求項37記載の半導体基板上へのシリコン酸化膜の形成方法。
  43. 前記第1の溶媒は、トルエン、ベンゼン、キシレン、ジブチルエーテル、ジエチルエーテル、THF、PGME、PGEMA、及びヘキサンからなる群から選択される少なくとも一つを含むことを特徴とする請求項42記載の半導体基板上へのシリコン酸化膜の形成方法。
  44. 前記スピンオンガラス膜をベーキングする段階は、酸化雰囲気下で行われることを特徴とする請求項37記載の半導体基板上へのシリコン酸化膜の形成方法。
  45. 前記酸化雰囲気は、酸素雰囲気又は水蒸気雰囲気であることを特徴とする請求項44記載の半導体基板上へのシリコン酸化膜の形成方法。
  46. 緻密化されたシリコン酸化膜を形成するのに十分な時間、前記シリコン酸化膜を600℃以上の温度でアニーリングする段階を更に含むことを特徴とする請求項45記載の半導体基板上へのシリコン酸化膜の形成方法。
  47. 前記緻密化されたシリコン酸化膜を平坦化させる段階を更に含むことを特徴とする請求項46記載の半導体基板上へのシリコン酸化膜の形成方法。
  48. 前記半導体基板は、パターンを含むことを特徴とする請求項36記載の半導体基板上へのシリコン酸化膜の形成方法。
  49. 前記パターンは、導電性物質を含むことを特徴とする請求項48記載の半導体基板上へのシリコン酸化膜の形成方法。
  50. 前記導電性物質は、タングステン又はタングステンシリサイドを含むことを特徴とする請求項49記載の半導体基板上へのシリコン酸化膜の形成方法。
  51. 前記パターンは、前記半導体基板に形成された凹部を含むことを特徴とする請求項48記載の半導体基板上へのシリコン酸化膜の形成方法。
JP2004198243A 2003-07-21 2004-07-05 スピンオンガラスによるシリコン酸化膜の形成方法 Expired - Fee Related JP4413694B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20030049920A KR100499171B1 (ko) 2003-07-21 2003-07-21 스핀온글래스에 의한 산화실리콘막의 형성방법

Publications (2)

Publication Number Publication Date
JP2005045230A true JP2005045230A (ja) 2005-02-17
JP4413694B2 JP4413694B2 (ja) 2010-02-10

Family

ID=34270592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004198243A Expired - Fee Related JP4413694B2 (ja) 2003-07-21 2004-07-05 スピンオンガラスによるシリコン酸化膜の形成方法

Country Status (2)

Country Link
JP (1) JP4413694B2 (ja)
KR (1) KR100499171B1 (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088369A (ja) * 2005-09-26 2007-04-05 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法および半導体装置の製造装置
JP2007165724A (ja) * 2005-12-15 2007-06-28 Toshiba Corp 絶縁膜の製造方法、トランジスタの製造方法及び電子デバイスの製造方法
JP2007201428A (ja) * 2005-12-27 2007-08-09 Tokyo Electron Ltd 基板の処理方法及びプログラム
JP2008078627A (ja) * 2006-08-25 2008-04-03 Toshiba Corp 半導体装置の製造方法
US7538047B2 (en) 2005-06-14 2009-05-26 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JP2009200426A (ja) * 2008-02-25 2009-09-03 Toshiba Corp 半導体装置の製造方法
WO2009110449A1 (ja) 2008-03-06 2009-09-11 Azエレクトロニックマテリアルズ株式会社 シリカ質膜の製造に用いる浸漬用溶液およびそれを用いたシリカ質膜の製造法
JP2010087458A (ja) * 2008-09-02 2010-04-15 Hikari Kobayashi 絶縁性被膜の形成方法および半導体装置の製造方法。
WO2011027826A1 (ja) 2009-09-04 2011-03-10 Azエレクトロニックマテリアルズ株式会社 シリカ質膜製造方法およびそれに用いるポリシラザン塗膜処理液
US8080463B2 (en) 2009-01-23 2011-12-20 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and silicon oxide film forming method
US20120058647A1 (en) * 2010-09-02 2012-03-08 Oh Kyung-Seok Oxidation-promoting compositions, methods of forming oxide layers, and methods of fabricating semiconductor devices
WO2012111729A1 (ja) * 2011-02-17 2012-08-23 AzエレクトロニックマテリアルズIp株式会社 二酸化ケイ素膜の製造方法
WO2013065771A1 (ja) * 2011-11-01 2013-05-10 株式会社日立国際電気 半導体装置の製造方法、半導体装置の製造装置及び記録媒体
WO2013118642A1 (ja) 2012-02-08 2013-08-15 アーゼット・エレクトロニック・マテリアルズ(ルクセンブルグ)ソシエテ・ア・レスポンサビリテ・リミテ 無機ポリシラザン樹脂
WO2014080874A1 (ja) 2012-11-22 2014-05-30 信越化学工業株式会社 複合基板の製造方法及び複合基板
KR101624378B1 (ko) 2009-05-25 2016-05-25 메르크 파텐트 게엠베하 에칭액 및 그것을 사용한 트렌치·아이솔레이션 구조의 형성 방법
KR20160149243A (ko) 2014-04-24 2016-12-27 에이제트 일렉트로닉 머티어리얼스 (룩셈부르크) 에스.에이.알.엘. 공중합 폴리실리잔, 이의 제조 방법 및 이를 함유하는 조성물 및 이를 사용한 실리카질막의 형성 방법
JPWO2014126117A1 (ja) * 2013-02-12 2017-02-02 日立化成株式会社 バリア層形成用組成物、バリア層付き半導体基板、太陽電池用基板の製造方法及び太陽電池素子の製造方法
JP2020090420A (ja) * 2018-12-07 2020-06-11 住友金属鉱山株式会社 黒鉛製またはセラミックス製の基板、基板の製造方法、炭化珪素の成膜方法および炭化珪素基板の製造方法
EP3674351A1 (en) 2018-12-25 2020-07-01 Shin-Etsu Chemical Co., Ltd. Transparent coating film forming composition

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010023987A1 (ja) * 2008-08-26 2010-03-04 富士電機ホールディングス株式会社 有機elデバイスおよびその製造方法
KR101586527B1 (ko) * 2012-05-22 2016-01-20 주식회사 엘지화학 실리콘 산화물의 제조방법 및 이를 포함하는 이차전지

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937304A (en) * 1987-06-12 1990-06-26 Chisso Corporation New polysilazane and process for production of the same
US4950381A (en) * 1987-06-12 1990-08-21 Chisso Corporation Polysilazane and method for synthesis thereof
US5310720A (en) * 1992-02-28 1994-05-10 Fujitsu Limited Process for fabricating an integrated circuit device by forming a planarized polysilazane layer and oxidizing to form oxide layer
US5436398A (en) * 1993-04-08 1995-07-25 Tonen Corporation Polymetalosilazane, process of producing same, silicon nitride based ceramic, and process of preparing same
JPH07223867A (ja) * 1993-12-17 1995-08-22 Tonen Corp セラミックスの低温形成方法
US5494978A (en) * 1991-12-04 1996-02-27 Tonen Corporation Modified polysilazane and process for preparation thereof
JPH0899061A (ja) * 1994-09-30 1996-04-16 Tonen Corp SiO2 系セラミック被膜の形成方法
JPH09157544A (ja) * 1995-12-05 1997-06-17 Tonen Corp シリカ系被膜付き基材の製造方法及び本方法で製造されたシリカ系被膜付き基材
JPH09275135A (ja) * 1996-04-02 1997-10-21 Nec Corp 半導体装置の製造方法
JPH1098036A (ja) * 1996-09-20 1998-04-14 Tonen Corp シリカ質パターンの形成方法
JPH10194719A (ja) * 1996-12-28 1998-07-28 Tonen Corp 低誘電率シリカ質膜の形成方法及び同シリカ質膜
US5905130A (en) * 1995-12-28 1999-05-18 Tonen Corporation Process for the production of polysilazane
JPH11145286A (ja) * 1997-11-11 1999-05-28 Hitachi Ltd 半導体集積回路装置の製造方法
US5976618A (en) * 1993-07-29 1999-11-02 Fujitsu Limited Process for forming silicon dioxide film
JPH11307626A (ja) * 1998-04-27 1999-11-05 Nec Corp トレンチ・アイソレーション構造の形成方法
JP2001319927A (ja) * 2000-05-02 2001-11-16 Samsung Electronics Co Ltd スピンオンガラス組成物及びこれを利用した半導体装置のシリコン酸化膜の形成方法
US6479405B2 (en) * 2000-10-12 2002-11-12 Samsung Electronics Co., Ltd. Method of forming silicon oxide layer in semiconductor manufacturing process using spin-on glass composition and isolation method using the same method
JP2002367980A (ja) * 2001-06-07 2002-12-20 Samsung Electronics Co Ltd 半導体装置のシリコン酸化膜形成方法およびこれを用いた素子分離方法

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4950381A (en) * 1987-06-12 1990-08-21 Chisso Corporation Polysilazane and method for synthesis thereof
US4937304A (en) * 1987-06-12 1990-06-26 Chisso Corporation New polysilazane and process for production of the same
US5494978A (en) * 1991-12-04 1996-02-27 Tonen Corporation Modified polysilazane and process for preparation thereof
US5310720A (en) * 1992-02-28 1994-05-10 Fujitsu Limited Process for fabricating an integrated circuit device by forming a planarized polysilazane layer and oxidizing to form oxide layer
US5436398A (en) * 1993-04-08 1995-07-25 Tonen Corporation Polymetalosilazane, process of producing same, silicon nitride based ceramic, and process of preparing same
US5976618A (en) * 1993-07-29 1999-11-02 Fujitsu Limited Process for forming silicon dioxide film
JPH07223867A (ja) * 1993-12-17 1995-08-22 Tonen Corp セラミックスの低温形成方法
JPH0899061A (ja) * 1994-09-30 1996-04-16 Tonen Corp SiO2 系セラミック被膜の形成方法
JPH09157544A (ja) * 1995-12-05 1997-06-17 Tonen Corp シリカ系被膜付き基材の製造方法及び本方法で製造されたシリカ系被膜付き基材
US5905130A (en) * 1995-12-28 1999-05-18 Tonen Corporation Process for the production of polysilazane
JPH09275135A (ja) * 1996-04-02 1997-10-21 Nec Corp 半導体装置の製造方法
JPH1098036A (ja) * 1996-09-20 1998-04-14 Tonen Corp シリカ質パターンの形成方法
JPH10194719A (ja) * 1996-12-28 1998-07-28 Tonen Corp 低誘電率シリカ質膜の形成方法及び同シリカ質膜
JPH11145286A (ja) * 1997-11-11 1999-05-28 Hitachi Ltd 半導体集積回路装置の製造方法
JPH11307626A (ja) * 1998-04-27 1999-11-05 Nec Corp トレンチ・アイソレーション構造の形成方法
JP2001319927A (ja) * 2000-05-02 2001-11-16 Samsung Electronics Co Ltd スピンオンガラス組成物及びこれを利用した半導体装置のシリコン酸化膜の形成方法
US6479405B2 (en) * 2000-10-12 2002-11-12 Samsung Electronics Co., Ltd. Method of forming silicon oxide layer in semiconductor manufacturing process using spin-on glass composition and isolation method using the same method
JP2002367980A (ja) * 2001-06-07 2002-12-20 Samsung Electronics Co Ltd 半導体装置のシリコン酸化膜形成方法およびこれを用いた素子分離方法

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538047B2 (en) 2005-06-14 2009-05-26 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JP2007088369A (ja) * 2005-09-26 2007-04-05 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法および半導体装置の製造装置
JP4634923B2 (ja) * 2005-12-15 2011-02-16 株式会社東芝 絶縁膜の製造方法、トランジスタの製造方法及び電子デバイスの製造方法
JP2007165724A (ja) * 2005-12-15 2007-06-28 Toshiba Corp 絶縁膜の製造方法、トランジスタの製造方法及び電子デバイスの製造方法
JP2007201428A (ja) * 2005-12-27 2007-08-09 Tokyo Electron Ltd 基板の処理方法及びプログラム
JP2008078627A (ja) * 2006-08-25 2008-04-03 Toshiba Corp 半導体装置の製造方法
JP2009200426A (ja) * 2008-02-25 2009-09-03 Toshiba Corp 半導体装置の製造方法
US8058139B2 (en) 2008-02-25 2011-11-15 Kabushiki Kaisha Toshiba Manufacturing method for semiconductor devices
WO2009110449A1 (ja) 2008-03-06 2009-09-11 Azエレクトロニックマテリアルズ株式会社 シリカ質膜の製造に用いる浸漬用溶液およびそれを用いたシリカ質膜の製造法
JP2009212433A (ja) * 2008-03-06 2009-09-17 Az Electronic Materials Kk シリカ質膜の製造に用いる浸漬用溶液およびそれを用いたシリカ質膜の製造法
JP2010087458A (ja) * 2008-09-02 2010-04-15 Hikari Kobayashi 絶縁性被膜の形成方法および半導体装置の製造方法。
US8080463B2 (en) 2009-01-23 2011-12-20 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and silicon oxide film forming method
KR101624378B1 (ko) 2009-05-25 2016-05-25 메르크 파텐트 게엠베하 에칭액 및 그것을 사용한 트렌치·아이솔레이션 구조의 형성 방법
WO2011027826A1 (ja) 2009-09-04 2011-03-10 Azエレクトロニックマテリアルズ株式会社 シリカ質膜製造方法およびそれに用いるポリシラザン塗膜処理液
KR20120056289A (ko) 2009-09-04 2012-06-01 에이제토 엘렉토로닉 마티리알즈 가부시키가이샤 실리카질막 제조방법 및 그것에 사용하는 폴리실라잔 도막 처리액
JP2011054898A (ja) * 2009-09-04 2011-03-17 Az Electronic Materials Kk シリカ質膜製造方法およびそれに用いるポリシラザン塗膜処理液
US9896764B2 (en) 2009-09-04 2018-02-20 Merck Patent Gmbh Method for producing siliceous film and polysilazane coating treatment liquid used therefor
US20120058647A1 (en) * 2010-09-02 2012-03-08 Oh Kyung-Seok Oxidation-promoting compositions, methods of forming oxide layers, and methods of fabricating semiconductor devices
US8697583B2 (en) * 2010-09-02 2014-04-15 Samsung Electronics Co., Ltd. Oxidation-promoting compositions, methods of forming oxide layers, and methods of fabricating semiconductor devices
WO2012111729A1 (ja) * 2011-02-17 2012-08-23 AzエレクトロニックマテリアルズIp株式会社 二酸化ケイ素膜の製造方法
JP2012174717A (ja) * 2011-02-17 2012-09-10 Az Electronic Materials Ip Ltd 二酸化ケイ素膜の製造方法
EP2677536B1 (en) * 2011-02-17 2020-03-25 Merck Patent GmbH Method for producing silicon dioxide film
CN103354948A (zh) * 2011-02-17 2013-10-16 Az电子材料Ip(日本)株式会社 二氧化硅膜的制造方法
WO2013065771A1 (ja) * 2011-11-01 2013-05-10 株式会社日立国際電気 半導体装置の製造方法、半導体装置の製造装置及び記録媒体
US20140235068A1 (en) * 2011-11-01 2014-08-21 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, apparatus for manufacturing semiconductor device, and non-transitory computer-readable recording medium
CN103999198A (zh) * 2011-11-01 2014-08-20 株式会社日立国际电气 半导体器件的制造方法、半导体器件的制造装置及记录介质
WO2013118642A1 (ja) 2012-02-08 2013-08-15 アーゼット・エレクトロニック・マテリアルズ(ルクセンブルグ)ソシエテ・ア・レスポンサビリテ・リミテ 無機ポリシラザン樹脂
US10494261B2 (en) 2012-02-08 2019-12-03 Ridgefield Acquisition Inorganic polysilazane resin
WO2014080874A1 (ja) 2012-11-22 2014-05-30 信越化学工業株式会社 複合基板の製造方法及び複合基板
US9613849B2 (en) 2012-11-22 2017-04-04 Shin-Etsu Chemical Co., Ltd. Composite substrate manufacturing method, and composite substrate
KR20150087229A (ko) 2012-11-22 2015-07-29 신에쓰 가가꾸 고교 가부시끼가이샤 복합 기판의 제조 방법 및 복합 기판
JPWO2014126117A1 (ja) * 2013-02-12 2017-02-02 日立化成株式会社 バリア層形成用組成物、バリア層付き半導体基板、太陽電池用基板の製造方法及び太陽電池素子の製造方法
US10093831B2 (en) 2014-04-24 2018-10-09 Az Electronic Materials (Luxembourg) S.A.R.L. Copolymerized polysilazane, manufacturing method therefor, composition comprising same, and method for forming siliceous film using same
KR20160149243A (ko) 2014-04-24 2016-12-27 에이제트 일렉트로닉 머티어리얼스 (룩셈부르크) 에스.에이.알.엘. 공중합 폴리실리잔, 이의 제조 방법 및 이를 함유하는 조성물 및 이를 사용한 실리카질막의 형성 방법
JP2020090420A (ja) * 2018-12-07 2020-06-11 住友金属鉱山株式会社 黒鉛製またはセラミックス製の基板、基板の製造方法、炭化珪素の成膜方法および炭化珪素基板の製造方法
EP3674351A1 (en) 2018-12-25 2020-07-01 Shin-Etsu Chemical Co., Ltd. Transparent coating film forming composition
US11434390B2 (en) 2018-12-25 2022-09-06 Shin-Etsu Chemical Co., Ltd. Transparent coating film forming composition

Also Published As

Publication number Publication date
KR100499171B1 (ko) 2005-07-01
JP4413694B2 (ja) 2010-02-10
KR20050011079A (ko) 2005-01-29

Similar Documents

Publication Publication Date Title
US7517817B2 (en) Method for forming a silicon oxide layer using spin-on glass
JP4413694B2 (ja) スピンオンガラスによるシリコン酸化膜の形成方法
US7582573B2 (en) Spin-on glass composition and method of forming silicon oxide layer in semiconductor manufacturing process using the same
KR100364026B1 (ko) 층간 절연막 형성방법
KR100362834B1 (ko) 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치
TW506016B (en) Method of forming silicon oxide layer in semiconductor manufacturing process using spin-on glass composition and isolation method using the same method
US6479405B2 (en) Method of forming silicon oxide layer in semiconductor manufacturing process using spin-on glass composition and isolation method using the same method
JP3568537B2 (ja) マイクロエレクトロニクス構造体用電子ビーム加工膜
JP4901221B2 (ja) 半導体装置の製造方法
JP4628743B2 (ja) スピンオンガラス組成物及びこれを用いたシリコン酸化膜形成方法
JP4955314B2 (ja) 多孔性シリコン酸化膜の製造方法
KR100611115B1 (ko) 스핀온글래스 조성물 및 이를 이용한 실리콘 산화막형성방법
KR100492157B1 (ko) 반도체 장치의 산화 실리콘막 형성방법
JPH0563100A (ja) 半導体装置の製造方法
JPH1145884A (ja) 半導体装置及びその製造方法
KR20230011802A (ko) 반도체소자의 도전배선 형성방법
KR20030069375A (ko) 실리콘 산화막의 제조 방법
JPH04230054A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4413694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131127

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees