JP4955314B2 - 多孔性シリコン酸化膜の製造方法 - Google Patents

多孔性シリコン酸化膜の製造方法 Download PDF

Info

Publication number
JP4955314B2
JP4955314B2 JP2006158919A JP2006158919A JP4955314B2 JP 4955314 B2 JP4955314 B2 JP 4955314B2 JP 2006158919 A JP2006158919 A JP 2006158919A JP 2006158919 A JP2006158919 A JP 2006158919A JP 4955314 B2 JP4955314 B2 JP 4955314B2
Authority
JP
Japan
Prior art keywords
silicon oxide
oxide film
porous silicon
film
spin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006158919A
Other languages
English (en)
Other versions
JP2007019486A5 (ja
JP2007019486A (ja
Inventor
俊 賢 趙
晶 植 崔
禎 浩 李
美 愛 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007019486A publication Critical patent/JP2007019486A/ja
Publication of JP2007019486A5 publication Critical patent/JP2007019486A5/ja
Application granted granted Critical
Publication of JP4955314B2 publication Critical patent/JP4955314B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Manufacture Of Porous Articles, And Recovery And Treatment Of Waste Products (AREA)
  • Glass Melting And Manufacturing (AREA)
  • Glass Compositions (AREA)
  • Silicon Compounds (AREA)
  • Paints Or Removers (AREA)

Description

本発明は、半導体製造工程の層間絶縁膜を製造するためのスピンオンガラス（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ；ＳＯＧ）組成物、その製造方法、及びそれを用いた多孔性シリコン酸化膜の製造方法に関わり、より具体的には、本発明は、シルセスキオキサンオリゴマー（Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ Ｏｌｉｇｏｍａｒ）を含むスピンオンガラス組成物、その製造方法、及びそれを用いて半導体装置の多孔性シリコン酸化膜を製造する方法に関する。
近年、急速に成長する情報化社会において、多様な技術の発展と共に大量の情報をより早く処理するために半導体装置は高集積化している。したがって、ＬＳＩ半導体装置、超高速ＳＲＡＭ装置、及びフラッシュメモリ装置などは、さらに多くの導電性パターンを半導体基板上に形成するために前記導電性パターンの間隔及び幅は益々狭くなる傾向にある。
前記半導体装置を製造する工程で形成されるパターンは、半導体基板に形成されるワードライン、ビットライン、及び各種金属配線などである。したがって、導電性パターン間の距離が減少し、導電性パターン間の寄生容量が増加すると、寄生容量の遅延（ＲＣ ｄｅｌａｙ）及び／または相互信号妨害（ｃｒｏｓｓ−ｔａｌｋ）が、半導体素子の演算中に発生する。前記寄生容量は、金属配線と金属配線との間隔が非常に近くなり、前記金属配線の配列がキャパシタと同様の構造を有することによって主として発生する。
したがって、前記寄生容量を減少させるためには、前記金属配線間に形成される層間絶縁膜を、低誘電率を有する絶縁物質として形成しなければならない。前記低誘電率を有する絶縁物質、即ち、低誘電膜は化学気相蒸着（Ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、以下、「ＣＶＤ」と称することがある）方法及びスピンオン方法で形成することができる。
前記スピンオン方法で形成される低誘電膜としては、例えば、水素シルセスキオキサン（ＨＳＱ）膜及びメチルシルセスキオキサン（ＭＳＱ）膜などを挙げることができる。しかし、前記水素シルセスキオキサン膜またはメチルシルセスキオサン膜は、誘電率がせいぜい３．０であり、高速動作が要求される半導体素子の金属配線間に発生する寄生容量を減少させるには限界を有している。したがって、最近では誘電率が２．５以下の多孔性低誘電膜が開発され、半導体素子の製造工程に適用されている。
前記多孔性低誘電膜の製造方法は、特許文献１、特許文献２、及び特許文献３に開示されている。
前記特許文献に開示された多孔性低誘電膜は、導電性配線の間に発生する寄生容量を減少させるために膜内に熱分解性物質を導入し、熱処理工程において、膜内から熱分解性物質を除去することで膜内に誘電率１．０である複数の気孔を形成することにより得られる。よって、当該多孔性低誘電膜の全体での誘電率は非常に低くなり、結果として、導電性パターン間の寄生容量はかなり減少する。
前記多孔性低誘電膜としては、例えば、水素シルセスキオキサン膜、メチルシルセスキオキサン膜などに気孔が導入された形態である多孔性水素シルセスオキサン（Ｐ−ＨＳＱ）膜、多孔性メチルシルセスキオキサン（Ｐ−ＭＳＱ）膜などを挙げることができる。
しかし、前記水素シルセスキオキサン膜の場合、フォトレジストパターンを除去するストリップ工程時、アミン系有機溶液によって水素シルセスキオキサン膜内のＳｉ−Ｈ結合がＳｉ−ＯＨ結合に容易に置換される。Ｓｉ−ＯＨ結合を有する前記水素シルセスキオキサン膜は容易に吸湿するため、誘電率が増加し、さらには、エッチング工程において、過剰エッチングされるという問題点を有する。また、前記メチルシルセスキオキサン膜のＳｉ−ＣＨ３結合は、酸素プラズマを用いるアッシング（Ａｓｈｉｎｇ）工程時、前記水素シルセスキオキサン膜のＳｉ−Ｈ結合よりさらに切れやすい性質を有するので、メチルシルセスキオキサン膜は、後続工程において、より容易に過剰エッチングされるかまたは変形され、上部膜との接着特性が弱化するという問題点を有する。
特に、多孔性水素シルセスキオキサン（Ｐ−ＨＳＱ）膜及び多孔性メチルシルセスキオキサン（Ｐ−ＭＳＱ）膜は、複数の気孔を含んでいるので、水素シルセスキオキサン膜または多孔性メチルシルセスキオキサン膜に比して後続工程による影響がさらに深刻に表れ、下部及び上部酸化膜との接着特性が低下するといる問題点を有する。
韓国特許出願２００５−５００４号公開公報 特開２００４−３１１５３２号公報 米国特許出願第６，７８０，４９９号公開公報
したがって、本発明の目的は、接着特性が優秀であり、過剰エッチングが発生しない多孔性低誘電膜を形成するためのスピンオンガラス組成物を提供することにある。
本発明の他の目的は、シルセスキオキサンオリゴマーを含むスピンオンガラス組成物の製造方法を提供することにある。
本発明のさらに他の目的は、前記スピンオンガラス組成物を用いて、接着特性が優秀であり、後続工程で過剰エッチングが発生しない、半導体装置における多孔性シリコン酸化膜の製造方法を提供することにある。
前述した本発明の目的を達成するための一実施例によるスピンオンガラス組成物は、構造式１を有する、３〜２０質量％のシルセスキオキサンオリゴマー、３〜２０質量％の気孔生成剤、及び残余の溶媒を含む：
前記構造式１において、Ｙ１及びＹ２はそれぞれ独立的に加水分解が可能なアルコキシ基であり、Ｒは低級アルキル基であり、ｎ及びｍはそれぞれ独立的に１〜９の整数である。
前述した本発明の他の目的を達成するための一実施例によるスピンオンガラス組成物は、前記構造式１を有する、シルセスキオキサンオリゴマーを形成した後、前記シルセスキオキサンオリゴマー３〜２０質量％、気孔生成剤３〜２０質量％、及び溶媒６０〜９４質量％を混合することにより製造される。
前述した本発明のまた他の目的を達成するための一実施例による多孔性シリコン酸化膜の製造方法は、まず基板上に、前記の構造式１を有する、３〜２０質量％のシルセスキオキサンオリゴマー、３〜２０質量％の気孔生成剤、及び残余の溶媒を含むスピンオンガラス組成物を塗布してスピンオンガラス膜を形成した後、前記スピンオンガラス膜を硬化することにより製造される。
本発明の多様な実施例によると、前記シルセスキオキサンオリゴマーを含むスピンオンガラス組成物を用いることで実質的に下部膜及び上部膜に対する接着特性が優秀であり、低誘電率を有する多孔性シリコン酸化膜を形成することができる。また、フォトリソグラフィパターンを除去するためのアッシング工程及び／またはストリップ工程時、多孔性シリコン酸化膜の損傷及び変形を減少することができる。
以下、添付した図面を参照して、本発明の望ましい一実施態様におけるスピンオンガラス組成物、その製造方法、及び前記スピンオンガラス組成物を用いた、半導体装置における絶縁膜である多孔性シリコン酸化膜を製造する方法をさらに詳細に説明するが、本発明は下記の一実施態様によって何ら制限されるものではない。
スピンオンガラス組成物
本発明のスピンオンガラス組成物は、シルセスキオキサンオリゴマー、気孔生成剤、及び残余の溶媒を含む。より具体的には、スピンオンガラス組成物は、３〜２０質量％のシルセスキオキサンオリゴマー、３〜２０質量％の気孔生成剤、及び残余の溶媒を含む。
前記スピンオンガラス組成物は、半導体基板に形成された導電性パターン間の寄生容量が減少し、以後の熱処理工程時、上部膜及び下部膜との接着特性が優秀であり、２．５以下の低誘電率を有する多孔性シリコン酸化膜を形成するために適用される。以下、本発明のスピンオンガラス組成物を用いて製造された多孔性シリコン酸化膜を、アルキル水素シルセスキオキサン膜と称することがある。
前記アルキル水素シルセスキオキサン膜を製造するためのスピンオンガラス組成物に含まれるシルセスキオキサンオリゴマーは下記の構造式１を有する。
前記構造式１において、Ｙ１及びＹ２はそれぞれ独立的に加水分解が可能なアルコキシ基であり、Ｒは低級アルキル基であり、ｎ及びｍはそれぞれ独立的に１〜９の整数であり、ｎ及びｍの比は、１：０．４〜１：２．４である。また、前記Ｙ１及びＹ２がそれぞれ独立的に表すアルコキシ基としては、例えば、メトキシ基、エトキシ基、イソプロポキシ基、ブトキシ基などを挙げることができる。前記Ｒが表す低級アルキル基としては、例えば、メチル基、エチル基、プロピル基、ブチル基等を挙げることができ、これらの中でも、メチル基であることが望ましい。
前記シルセスキオキサンオリゴマーは、下記の構造式２を有する第１単量体と下記の構造式３を有する第２単量体を所定の割合で縮合反応させることで製造することができる。
前記構造式２において、Ｙ１、Ｙ２、及びＹ３はそれぞれ独立的に加水分解が可能なアルコキシ基である。前記Ｙ１、Ｙ２、及びＹ３がそれぞれ独立的に表すアルコキシ基としては、例えば、メトキシ基、エトキシ基、イソプロポキシ基、ブトキシ基などを挙げることができる。
前記構造式３において、Ｙ１、Ｙ２、及びＹ３はそれぞれ独立的に加水分解が可能なアルコキシ基であり、Ｒは低級アルキル基である。前記Ｙ１、Ｙ２、及びＹ３がそれぞれ独立的に表すアルコキシ基としては、例えば、メトキシ基、エトキシ基、イソプロポキシ基、ブトキシ基などを挙げることができる。前記Ｒが表す低級アルキル基としては、例えば、メチル基、エチル基、プロピル基、ブチル基などを挙げることができ、これらの中でも、メチル基であることが望ましい。
具体的に、前記シルセスキオキサンオリゴマーを形成するために適用される第１単量体は、水素シルセスキオキサンの単量体であり、前記第２単量体は、例えば、メチルシルセスキオキサン、エチルシルセスキオキサン、プロピルシルセスキオキサン、ブチルシルセスキオキサンなどのアルキルシルセスキオキサンの単量体である。
また、前記シルセスキオキサンオリゴマーは、前記第１単量体と前記第２単量体を、１：０．４〜１：２．４のモル比で、望ましくは１：０．６〜１：１．５で縮合反応させることにより製造することができる。特に、第２単量体の低級アルキル基がメチル基である場合、第１単量体と第２単量体のモル比は、１：１であることが望ましい。
前記シルセスキオキサンオリゴマーを製造するための前記第１単量体と前記第２単量体のモル比が１：０．４未満である場合、形成されるアルキル水素シルセスキオキサン膜の誘電率が増加し、上部膜との接着特性が低下するという問題点を有する。一方、前記シルセスキオキサンオリゴマーを形成するための第１単量体と第２単量体のモル比が１：２．４を超過する場合、形成されるアルキル水素シルセスキオキサン膜の誘電率は減少するものの、エッチング耐性が低下し、アミン系エッチング溶液によって過剰エッチングされるという問題点を有する。
前記シルセスキオキサンオリゴマーは、Ｓｉ−Ｈ結合のみを含む従来の水素シルセスキオキサン（ＨＳＱ）膜の問題点と、Ｓｉ−ＣＨ３結合のみを含む従来のメチルシルセスキオキサン（ＭＳＱ）膜の問題点を補完しうるアルキル水素シルセスキオキサン膜を形成するために適用される。
具体的に、前記水素シルセスキオキサン（ＨＳＱ）膜は、吸水性が高くエッチング工程時、アミン系エッチング溶液によって過剰エッチングされるという問題点を有している。また、前記メチルシルセスキオキサン（ＭＳＱ）膜のＳｉ−ＣＨ３結合は、酸素アッシング工程時、水素シルセスキオキサンのＳｉ−Ｈ結合に比して切断されやすいという特性を有している。したがって、水素シルセスキオキサン及びメチルシルセスキオキサンは、後続工程時、膜の損傷及び変形が生じて上部膜との接着特性がよくないという問題点を有する。
反面、前記シルセスキオキサンオリゴマーを含むスピンオンガラス組成物を用いて製造されたアルキル水素シルセスキオキサン膜は、エッチング工程及び／または洗浄工程時、アミン系エッチング溶液により過剰エッチングされない。また、アッシング工程時、膜の損傷及び変形が抑制されるので、アルキル水素シルセスキオキサン膜と、上部膜及び／または下部膜との接着特性に優れる。
本発明のスピンオンガラス組成物におけるシルセスキオキサンオリゴマーの含有量は、３〜２０質量％の範囲内であり、望ましくは、４〜１２質量％の範囲内であり、より望ましくは４〜１０質量％の範囲内である。前記スピンオンガラス組成物に含まれるシルセスキオキサンオリゴマーが３質量％未満であれば、形成されるアルキル水素シルセスキオキサン膜の厚さの調節が困難となるという問題点を有する。反面、前記スピンオンガラス組成物に含まれるシルセスキオキサンオリゴマーが２０質量％を超過すると、前記組成物に含まれているシルセスキオキサンオリゴマーが不安定になり、製造されるアルキル水素シルセスキオキサン膜にクラックが発生するという問題点を有する。
前記スピンオンガラス組成物に使用する気孔生成剤としては、例えば、ポリアルキレングリコール、ポリエチレングリコールジメチルエーテルなどの熱分解性有機高分子などを挙げることができる。これらは単独でまたは二種以上を混合して用いることができる。ここで、前記ポリアルキレングリコールの例としては、例えば、ポリメチレングリコール、ポリエチレングリコール、ポリプロピレングリコールなどを挙げることができる。これらは、単独でまたは二種以上を混合して用いることができる。
前記気孔生成剤の分子量は、１００〜２０００であり、望ましくは１５０〜１０００の範囲内であり、特に望ましくは２００〜６００の範囲内である。前記気孔生成剤の分子量が１００未満である場合、前記スピンオンガラス組成物を用いて形成されるアルキル水素シルセスキオキサン膜に含まれる気孔の大きさが小さいので、誘電率が大きくなるという問題点を有する。一方、前記分子量が２０００を超過する場合、形成されるアルキル水素シルセスキオキサン膜に含まれる気孔の大きさが大きいため、エッチング工程、洗浄工程などの後続工程において、前記アルキル水素シルセスキオキシサン膜が過剰エッチングされるという問題を有する。また、形成されるアルキル水素シルセスキオキサン膜の物理的特性が低下するという問題点を有する。
また、スピンオンガラス組成物に含まれる気孔生成剤の量は、３〜２０質量％の範囲内であり、望ましくは、約４〜１２質量％の範囲内であり、特に望ましくは、４〜１０質量％の範囲内である。スピンオンガラス組成物に含まれる気孔生成剤の量が、３質量％未満である場合、形成される前記アルキル水素シルセスキオキサン膜に含まれる気孔の量が少なく、前記アルキル水素シルセスキオキサン膜の誘電率が大きくなるという問題点を有する。一方、前記スピンオンガラス組成物に含まれる気孔生成剤の量が、２０質量％を超過する場合、形成されるアルキル水素シルセスキオキサン膜に含まれる気孔の量が多すぎるため、後続工程で前記アルキル水素シルセスキオキサン膜が過剰エッチングされたり、損傷するという問題点を有する。
本発明のスピンオンガラス組成物に使用する溶媒としては、例えば、脂肪族炭化水素溶媒、芳香族炭化水素溶媒、ケトン系溶媒、エーテル系溶媒、エステル系溶媒、アルコール系溶媒、アミド系溶媒などを挙げることができる。これらは単独でまたは二種以上を混合して用いてもよい。特に、前記溶媒として、プロピレングリコールジメチルエーテルを用いるのが望ましい。
前記スピンオンガラス組成物に含まれる溶媒の量は、６０〜９４質量％の範囲内であり、望ましくは７６〜９４質量％の範囲内であり、より望ましくは８０〜９０質量％の範囲内である。前記スピンオンガラス組成物に含まれる溶媒の量が、６０質量％未満であれば、前記組成物に含まれているシルセスキオキサンオリゴマーの重合が不安定になり、形成されるアルキル水素シルセスキオキサン膜にクラックが発生するようになるという問題点を有する。一方、溶媒が９４質量％を超過すると、形成されるアルキル水素シルセスキオキサン膜の厚さの調節を容易に行えなくなるという問題点を有する。
本発明のスピンオンガラス組成物は、シルセスキオキサンオリゴマー、気孔生成剤、及び溶媒に加え、さらに添加剤を含有していてもよく、かかる添加剤の含有量は、１０〜３００ｐｐｍの範囲内であり、望ましくは５０〜２００ｐｐｍの範囲である。添加剤の含有量が増加するほど形成されるアルキル水素シルセスキオキサン膜の誘電率は減少するものの、当該膜の安定性が低下する傾向にあり望ましくない。
前記添加剤としては、上部膜及び／または下部膜に対するアルキル水素シルセスキオキサン膜の接着特性を改善する観点から、例えば、テトラメチルアンモニウムヒドロキシド、テトラブチルアンモニウムヒドロキシド、メチルトリブチルアンモニウムヒドロキシド、ヘキサデシルトリメチルアンモニウムヒドロキシドなどを挙げることができる。これらは単独でまたは二種以上を混合して使用してもよい。
前述したスピンオンガラス組成物は、平坦でない表面を有する基板、例えば、導電性配線が形成された半導体基板上に、スピンコーティング方法によって塗布されることが望ましい。特に、スピンコーティング方法は、平坦なスピンオンガラス膜を形成するのに有用である。前記基板の表面が平坦でないことは導電性パターンに起因する可能性がある。特に、前記スピンオンガラス膜は、金属配線間に発生する寄生容量を減少させるための低誘電率を有する多孔性シリコン酸化膜を形成するために適用される。
本発明のスピンオンガラス組成物は、シルセスキオキサンオリゴマーを含むので、所望の誘電率を有する多孔性シリコン酸化膜を形成することができると同時に、実質的に下部膜及び上部膜に対して接着特性が優秀な多孔性シリコン酸化膜を製造することができる。また、アミン系エッチング溶液を用いたエッチング工程時、多孔性シリコン酸化膜のエッチング損傷が減少し、酸素アッシング工程で変形が生じない多孔性シリコン酸化膜を製造することができる。
スピンオンガラス組成物の製造方法
スピンオンガラス組成物は、前記シルセスキオキサンオリゴマーを製造した後、得ようとする組成物の総質量に対して、前記シルセスキオキサンオリゴマー３〜２０質量％、気孔生成剤３〜２０質量％、及び溶媒６０〜９４質量％、さらに必要に応じて添加剤を混合することにより製造することができる。
当該製造方法により、低誘電率を有する多孔性シリコン酸化膜を製造可能であると同時に、実質的に下部膜及び上部膜に対して接着特性が優秀な多孔性シリコン酸化膜を製造可能な、シルセスキオキサンオリゴマーを含むスピンオンガラス組成物を製造することができる。
多孔性シリコン酸化膜の形成方法
図１は、本発明の一実施態様における、スピンオンガラス組成物を用いて多孔性シリコン酸化膜を製造する方法を示すフローチャートである。
図１に示すとおり、Ｓ１１０工程で、基板上に、シルセスキオキサンオリゴマー、気孔生成剤、及び溶媒、さらに必要に応じて添加剤を含むスピンオンガラス組成物を塗布してスピンオンガラス膜を形成した後、Ｓ１２０、Ｓ１３０、及びＳ１４０工程において、前記スピンオンガラス膜を硬化することで多孔性酸化膜を製造することができる。
前記基板は、導電性パターンが形成された半導体基板などの平坦でない表面を含んでいてもよい。前記導電性パターンとしては、例えば、ゲート電極、ビットライン電極、パッド、金属配線などを挙げることができる。前記スピンオンガラス膜は、基板上に形成された導電性パターンを絶縁するための低誘電率を有する層間絶縁膜（多孔性シリコン酸化膜）を形成するために用いることができる。
その後、前記Ｓ１２０、Ｓ１３０、及びＳ１４０工程において、前記スピンオンガラス膜を硬化させて多孔性シリコン酸化膜に転換する。
前記多孔性シリコン酸化膜は、多孔性アルキル水素シルセスキオキサン膜である。前記多孔性アルキル水素シルセスキオキサン膜は、２．５以下の誘電率を有し、Ｓｉ−Ｈ結合及びＳｉ−Ｒ結合（Ｒは低級アルキル基である）のモル比が、１：０．４〜１：２．４の範囲内である。
以下、スピンオンガラス膜の硬化方法を詳細に説明する。
前記方法によって製造したスピンオンガラス膜は、熱処理により硬化され平坦な表面を有する多孔性シリコン酸化膜に転換される。前記硬化は二段階で構成される予備ベイキング工程（Ｓ１２０及びＳ１３０）と一段階で構成される主ベイキング工程（Ｓ１４０）により行う。
前記予備ベイキング工程（Ｓ１２０及びＳ１３０）は、前記スピンオンガラス膜に含まれる溶媒を除去し、前記スピンオンガラス膜中において、前記シルセスキオキサンオリゴマーを共重合させ、前記気孔生成剤を熱分解させるための工程であり、７０〜３５０℃の範囲内の温度にて３〜１５分間行う。特に、前記予備ベイキング工程は、前記スピンオンガラス膜が酸化されないように酸素を含まない工程ガスの雰囲気下で行う。具体的には、前記予備ベイキング工程は、窒素、アルゴンなどの不活性ガスの雰囲気下で第１予備ベイキング工程（Ｓ１２０）及び第２予備ベイキング工程（Ｓ１３０）により行う。
前記第１予備ベイキング工程（Ｓ１２０）は、７０〜１５０℃の範囲内の温度で、基板に、熱応力を付加することなく前記スピンオンガラス膜に含まれる溶媒の一部を除去するために行うものであり、前記第２予備ベイキング工程（Ｓ１３０）は、１５０〜３５０℃の範囲内の温度で、前記気孔生成剤を熱分解させると同時に、前記スピンオンガラス組成物を、多孔性シリコン酸化物に部分的に転換するために行う。
前記予備ベイキング工程（Ｓ１２０及びＳ１３０）を７０℃未満の温度で行うと、前記スピンオンガラス膜からの溶媒の除去が容易でなく、一方、予備ベイキング工程を３５０℃を超える温度で行うと、後続の主ベイキング工程において、前記スピンオンガラス膜を多孔性シリコン酸化物に完全に転換することができず、また前記膜表面において前記シルセスキオキサンオリゴマーが多孔性シリコン酸化物に急速に転換されてクラックが発生するようになり望ましくない。
前記主ベイキング工程（Ｓ１４０）は、シルセスキオキサンオリゴマーを共重合体して多孔性シリコン酸化物に転換させると同時に、転換された多孔性シリコン酸化物の組織を緻密にする工程であり、前記予備ベイキング工程に比べて高温にて長時間行う。具体的には、前記主ベイキング工程（Ｓ１４０）は、３５０〜５５０℃の範囲内の温度にて行う。
前記主ベイキング工程（Ｓ１４０）の温度が３５０℃未満である場合、スピンオンガラス膜の硬化が不十分であり、前記スピンオンガラス膜を多孔性シリコン酸化物に完全に転換することができず、前記多孔性シリコン酸化物の組織が緻密にならないという問題点を有する。これらはいずれも、多孔性シリコン酸化膜の特性低下を示すため望ましくない。一方、主ベイキング工程の温度が５５０℃より高い場合には、得られる多孔性シリコン酸化膜にクラックが発生するだけでなく、基板に形成された導電性パターンの劣化を招く。前記導電性パターンの劣化は、前記基板に対する多孔性シリコン酸化膜の接着特性の劣化を発生させるため望ましくない。
特に、前記主ベイキング工程（Ｓ１４０）が行われる半導体基板上に、複数の金属配線が形成されている場合、前記主ベイキング工程の温度は３５０℃〜５５０℃の範囲内であり、望ましくは４００℃〜４５０℃の範囲内である。
前記主ベイキング工程時間は、１０〜１００分の範囲内であり、望ましくは２０分〜６０分間である。主ベイキング工程時間が１０分より短い場合には、シルセスキオキサンオリゴマーの共重合が完全には行われないという問題点を有する。一方、主ベイキング工程時間が１００分を超過する場合には、生成される多孔性シリコン酸化膜内の応力が増加し、クラックが発生する。
特に、主ベイキング工程（Ｓ１４０）は、多孔性シリコン酸化物の製造に適した雰囲気である不活性ガスの雰囲気下で行う。特に、窒素またはアルゴンの雰囲気下で行うことが望ましい。
前記スピンオンガラス組成物を用いて製造された多孔性シリコン酸化膜は、半導体装置の製造において、金属配線を絶縁させるかまたはビアを満たすために用いることができる。
半導体素子の製造方法
図２〜図１０は、本発明のスピンオンガラス組成物を用いて半導体素子を製造する方法を示す断面図である。
図２は、半導体基板１００上にゲート構造物１３０及びコンタクト領域１３５及び１４０を形成する工程を説明するための断面図である。
図２に示すとおり、シャロウトレンチ素子分離（ＳＴＩ）工程などの分離工程により、半導体基板１００上に素子分離膜１０５を形成して半導体基板１００をアクティブ領域及びフィールド領域に区分する。その後、酸化物を用いて、半導体基板１００上に酸化膜であるゲート絶縁膜を形成する。その後、前記ゲート絶縁膜上に第１導電膜（図示せず）及びゲートマスク１２０を順次形成する。前記第１導電膜は、不純物でドープされたポリシリコンを用いて形成され、ドープされたポリシリコン膜上に、ドープされたポリシリコン膜及び金属ケイ素化合物膜を有する積層構造を有する。その後、前記第１導電膜をパターニングして、前記ゲート絶縁膜上にゲート電極１１５が形成する。
その後、前記ゲートマスク１２０をエッチングマスクとして用いて前記第１導電膜及び前記ゲート絶縁膜を順次パターニングする。これによって、半導体基板１００上には、それぞれゲート絶縁膜パターン１１０、ゲート電極１１５、及びゲートマスク１２０を含むゲート構造物１３０が形成される。その後、ゲート構造物１３０の両側面にゲートスペーサ１２５を形成する。こうして、半導体基板１００上には、並行に配置された複数のワードラインが形成される。
その後、ゲート構造物１３０をイオン注入マスクとして用いて、ゲート構造物１３０の間に露出した半導体基板１００の表面下に不純物を注入する。この後、熱処理工程を行い、半導体基板１００に、ソース／ドレイン領域に該当する第１コンタクト領域１３５及び第２コンタクト領域１４０を形成する。前記第１コンタクト領域１３５及び第２コンタクト領域１４０は、キャパシタコンタクト領域及びビットラインコンタクト領域にも相当する。
図３は、ゲート構造物１３０及びコンタクト領域が形成された半導体基板１００上に、第１パッド１５０、第２パッド１５５、及び第１層間絶縁膜１４５を形成する方法を示す断面図である。
図３に示すとおり、半導体基板１００上に第１層間絶縁膜１４５を形成する。その後、前記ゲート構造物１３０の上面が露出するまで化学機械研磨（ＣＭＰ）工程またはエッチバック工程を行うことで平坦化した上面を有する第１層間絶縁膜１４５を形成する。その後、前記平坦化された第１層間絶縁膜１４５上に第１フォトレジストパターン（図示せず）を形成した後、エッチングマスクとして前記第１フォトレジストパターンを用いて、第１層間絶縁膜１４５を選択的に異方性エッチングすることにより、前記第１層間絶縁膜内に前記半導体基板の第１コンタクト領域１３５及び第２コンタクト領域１４０をそれぞれ露出させる第１コンタクトホール（図示せず）が形成される。
ここで、前記第１ゲートマスク１２５は、前記第１層間絶縁膜１４５に対して高いエッチング選択性を有する。このため、前記第１コンタクトホールは、ゲート構造物１３０に対して自己整列（ｓｅｌｆ−ａｌｉｇｎｍｅｎｔ）方式で形成される。前記第１コンタクトホールのうち、一部はキャパシタコンタクト領域に相当する第１コンタクト領域１３５を露出させ、前記第１コンタクトホールのうち、他の部分はビットラインコンタクト領域に相当する第２コンタクト領域１４０を露出させる。
この後、前記第１フォトレジストパターンをアッシング及び／またはストリップ工程によって除去する。次いで、第１コンタクト領域１３５及び第２コンタクト領域１４０を露出させる前記第１コンタクトホールを満たすように第１層間絶縁膜１４５上に第２導電膜を形成する。前記第２導電膜は、高濃度の不純物でドープされたポリシリコンやタングステン、アルミニウム、銅などのような金属を用いて形成される。
その後、第１層間絶縁膜１４５の上面が露出するまで化学機械研磨工程もしくはエッチバック工程またはこれらの組み合わせにより、前記第１コンタクトホール内に形成される自己整列コンタクト（ＳＡＣ）パッドである第１パッド１５０及び第２パッド１５５が形成される。第１パッド１５０は、キャパシタコンタクト領域に相当する第１コンタクト領域１３５上に形成され、第２パッド１５５は、ビットラインコンタクト領域に相当する第２コンタクト領域１４０上に形成される。
図４は、半導体基板上に第２層間絶縁膜及び第３層間絶縁膜と、第３パッド及び第４パッドを形成する方法を示す断面図である。
図４に示すとおり、第１パッド１５０、第２パッド１５５、及び第１層間絶縁膜１４５上に第２層間絶縁膜１６０を形成する。第２層間絶縁膜１６０は、ビットライン（図示せず）と第１パッド１５０を電気的に絶縁させる機能を果たす。その後、第２層間絶縁膜１６０上に第２フォトレジストパターン（図示せず）を形成した後、前記第２フォトレジストパターンをエッチングマスクとして用いて第２層間絶縁膜１６０を選択的にエッチングすることで、第２層間絶縁膜１６０に第２パッド１５５を露出させる第２コンタクトホール（図示せず）を形成する。前記第２コンタクトホール内には、ビットラインと第２パッド１５５を互いに連結するための第３パッド（図示せず）が形成される。
第２フォトレジストパターンをアッシング工程及び／またはストリップ工程により除去した後、前記第２コンタクトホールを満たすよう第２層間絶縁膜１６０上に、タングステンなどの金属膜を用いて第３導電膜（図示せず）を形成し、前記第３導電膜上にビットラインマスク（図示せず）を形成する。
その後、エッチングマスクとしてビットラインマスクを用いて、第３導電膜をパターニングして、前記第２コンタクトホールを満たし、かつビットライン電極（図示せず）に相当する前記第３パッドを形成する。結果として、第２層間絶縁膜１６０及び第２パッド１５５上に、第３パッド及びビットラインマスクを含む前記ビットラインが形成される。
第２層間絶縁膜１６０及び前記ビットライン上に窒化膜を形成した後、これを異方性エッチングして各ビットラインの両側面にビットラインスペーサ（図示せず）を形成する。前記ビットラインスペーサは、後続して第４パッド１７０を形成する間、前記ビットラインを保護する役割を果たす。
その後、前記ビットラインスペーサが形成されたビットラインを覆うように、第２層間絶縁膜１６０上に第３層間絶縁膜１６５を形成する。次いで、前記ビットラインの上面が露出されるまで化学機械研磨工程を行って平坦化した上面を有する第３層間絶縁膜１６５を形成する。第３層間絶縁膜１６５上に第３フォトレジストパターン（図示せず）を形成した後、エッチングマスクとして前記第３フォトレジストパターンを用いて、第３層間絶縁膜１６５及び第２層間絶縁膜１６０を選択的に異方性エッチングすることにより、第１パッド１５０を露出させる第３コンタクトホール（図示せず）を形成する。ここで、前記第３コンタクトホールは、前記ビットラインスペーサを具備する前記ビットラインに対して自己整列方式で形成される。
その後、前記第３コンタクトホールを満たすように第３層間絶縁膜１６５上に第４導電膜を形成する。その後、第３層間絶縁膜１６５及び前記ビットラインの上面が露出されるまで前記第４導電膜を化学機械研磨する。その結果、前記第３コンタクトホール内には、第４パッド１７０が形成される。第１コンタクト領域１３５上に形成された第１パッド１５０に接触される第４パッド１７０は、不純物でドープされたポリシリコンまたは金属からなる。第４パッド１７０は、第１パッド１５０と後続して形成される下部電極を電気的に互いに連結させる。
図５は、前記第３層間絶縁膜１６５及び前記第４パッド１７０上に、エッチング防止膜１７５及び開口２１５を含むモールド膜２１０を形成する工程を説明するための断面図である。
図５に示すとおり、第４パッド１７０、第３層間絶縁膜１６５、及び前記ビットライン上にエッチング防止膜１７５を形成する。例えば、前記エッチング防止膜１７５は、後で前記モールド膜２１０に開口２１５を形成するために前記モールド膜２１０を選択的にエッチングする工程を行う際、前記第４パッド１７０のエッチング損傷を防止する役割を果たす。前記エッチング防止膜１７５は、１〜３０ｎｍ（１０〜３００Å）程度の厚さに形成され、前記モールド膜２１０に対してエッチング率が低い窒化物や金属酸化物などで構成される。
その後、前記エッチング防止膜１７５上に酸化物を蒸着してモールド膜２１０を形成する。次いで、前記モールド膜２１０に対するエッチング選択性を有する物質からなるマスクパターン（図示せず）を前記モールド膜２１０上に形成する。その後、エッチングマスクとしてマスクパターンを用いて、モールド膜２１０を選択的に異方性エッチングしてモールド膜２１０に前記エッチング防止膜１７５の表面を露出させる開口２１５を形成する。その後、前記開口２１５に露出したエッチング防止膜１７５を選択的に除去するエッチング工程を行い、第４コンタクト１７０を露出させる。
図６は、前記開口２１５における下部電極２２０を形成する工程を説明するための断面図である。
図６に示すとおり、前記開口２１５に露出されたモールド膜２１０の側面、第４コンタクト１７０の上面、及びマスクパターンの上面に、下部電極膜（図示せず）を連続的に形成する。前記下部電極膜は、例えば、金属を含む導電性物質であるチタン窒化物、不純物でドープされたポリシリコンなどを蒸着することにより形成することができる。特に、前記下部電極膜は、３０〜５０ｎｍ（３００〜５００Å）の厚さに形成することができる。
その後、前記下部電極膜上に開口２１５を満たすように犠牲膜を形成することができる。前記犠牲膜は、例えば、酸化物またはフォトレジストを塗布して形成することができる。その後、化学機械研磨工程もしくはエッチバック工程またはこれらの組み合わせにより、前記モールド膜２１０の上面が露出するまでエッチングすることで開口２１５内に下部電極２２０を形成する。
これと同時に、前記下部電極２２０が形成された開口２１５内に犠牲用フォトレジストパターン２３０が形成される。前記犠牲用フォトレジストパターン２３０は、下部電極２２０を形成するための下部電極膜のノード分離工程及び後続のモールド膜２１０のエッチング工程時、前記下部電極２２０の損傷を防止する役割を果たす。
図７は、前記モールド膜２１０及び前記犠牲用フォトレジストパターン２３０を除去する工程を説明するための断面図である。
図７に示すとおり、前記モールド膜２１０及び前記犠牲フォトレジストパターン２３０を順次除去することで前記第４パッド１７０と電気的に連結される下部電極２２０が形成される。前記下部電極２２０は、側壁と底面を有するシリンダー形状を有する。
図８は、前記下部電極２２０上に、高誘電膜２４０及び上部電極２５０を形成する工程を説明するための断面図である。
図８に示すとおり、原子層蒸着（ＡＬＤ）工程または化学気相蒸着（ＣＶＤ）工程を行い、前記下部電極２２０上に高誘電膜２４０を形成する。前記高誘電膜２４０の形成は、特に、前記原子層蒸着工程により行い、アルミニウム酸化物を含有するアルミニウム酸化物またはハフニウム酸化物などの高誘電率を有する物質を用いるのが望ましい。その後、前記高誘電膜２４０上に上部電極２５０を形成する。前記上部電極２５０は、前記下部電極２２０と同様にドープされたポリシリコン、金属、または窒化チタン（ＴｉＮ）などの金属窒化物で形成することができる。また、前記上部電極２５０も化学気相蒸着工程を行って形成するこができる。これによって、下部電極２２０、高誘電膜２４０、及び上部電極２５０で構成されるキャパシタが、前記第４パッド１７０及び前記第３層間絶縁膜１６５上に形成される。
図９は、下部構造物上に第４金属層間絶縁膜２５５、第５金属層間絶縁膜２６５、及び第１金属配線２６０を形成する工程を説明するための断面図である。
図９に示すとおり、前記半導体基板１００上に形成された下部構造物上に第４金属層間絶縁膜２５５が形成する。前記下部構造物は、ゲート構造物１３０、第１〜第４パッド、ビットライン及びキャパシタなどを含む。第４層間絶縁膜２５５は酸化物を用いて形成される。第１金属配線２６０は第４層間絶縁膜２５５上に形成される。第１金属配線２６０は、アルミニウム、タングステン、銅などの金属を用いて形成され、例えば、アルミニウムを蒸着させることなどによりアルミニウム膜を形成した後、フォトレジストパターンを用いるエッチング工程を行ってアルミニウム金属配線を形成することができる。
その後、前記第１金属配線２６０が形成された第４金属層間絶縁膜２５５上に前記第１金属配線２６０の間の空間を満たすように第１金属配線２６０を覆う第５層間絶縁膜２６５を形成する。図面に示していないが、第５金属層間絶縁膜２６５の形成前に、第５金属層間絶縁膜２６５の埋没特性及び接着特性を向上させるために化学気相蒸着工程を行い別途の酸化薄膜（図示せず）をさらに形成することができる。
第５金属層間絶縁膜２６５は、本発明のスピンオンガラス組成物を用いて形成される低誘電膜であって、第２金属配線を絶縁させる機能を果たす、アルキル水素シルセスキオキサン膜であってもよい。当該膜としては、例えば、Ｓｉ−Ｈ結合とＳｉ−Ｒ結合を１：０．８〜１：１．２のモル比でそれぞれ含み、誘電率が２．５以下である多孔性アルキル水素シルセスキオキサン膜を用いることができる。
前記多孔性アルキル水素シルセスキオキサン膜を形成するためには、まず前記構造式１を有する、３〜２０質量％のシルセスキオキサンオリゴマー、３〜２０質量％の気孔生成剤、及び残余の溶媒、さらに必要に応じて添加物を含む組成物を準備する。その後、前記組成物を前記第１金属配線２６０が形成された第４層間絶縁膜２５５上にスピンコーティングしてスピンオンガラス膜を形成する。ここで、前記スピンオンガラス膜は、前記第１金属配線２６０を完全に覆うように形成される。
その後、形成されたスピンオンガラス膜を８０〜１５０℃（例えば、１００℃）の温度にて第１予備ベイキングを６分間行い、１５０〜３５０℃（例えば、３００℃）の温度にて第２予備ベイキングを３分間行う。その後、３５０〜５５０℃（例えば、４００℃）の温度にて主ベイキングを３５分間行う。ここで、予備ベイキング工程は、酸素を含まない雰囲気下にて行い、前記主ベイキング工程は、酸素雰囲気下、水蒸気雰囲気下、窒素雰囲気下、及び酸素、水蒸気、窒素を組み合わせて得られる混合ガスのいずれか一つの雰囲気下、並びに窒素、アルゴンなどの不活性ガス雰囲気下において行うことができるが、これらの中でも、不活性ガス雰囲気下で行うのが望ましい。
前述した硬化工程を通じて、前記スピンオンガラス膜は、Ｓｉ−Ｈ結合とＳｉ−Ｒ結合（例えば、Ｓｉ−ＣＨ３結合）を１：０．８〜１：１．２のモル比で含む多孔性アルキル水素シルセスキオキサン膜に転換される。前記の方法で形成された金属層間絶縁膜である多孔性アルキル水素シルセスキオキサン膜は、下部金属配線と接着特性が優秀であるだけでなく、後のコンタクトホールを形成する工程時、過剰エッチングを受けない。その後、図面には示していないが、前記第５金属層間絶縁膜２６５の上部を平坦化させる工程を行った後、化学気相蒸着工程を行って前記第５層間絶縁膜２６５上に酸化薄膜（図示せず）をさらに形成することができる。
図１０は、第５金属層間絶縁膜２６５上に、第２金属配線２７０及び第６金属層間絶縁膜２７５を形成する工程を説明するための断面図である。
図１０に示すとおり、前記第５金属層間絶縁膜２６５上に第２金属配線２７０を形成する。前記第２金属配線２７０は、アルミニウム、タングステン、銅などの金属を用いて形成されていてもよく、例えば、アルミニウムを用いて形成される。前記第１金属配線２６０と前記第２金属配線２７０との間には、誘電率２．５以下を有する第５金属層間絶縁膜２６５（多孔性アルキル水素シルセスキオキサン膜）が形成されているので、前記第１金属配線２６０の間の寄生容量だけでなく、前記第１金属配線２６０と第２金属配線２７０との寄生容量も効果的に減少させることができる。前記第５層間絶縁膜２６５上に、第２金属配線２６０を覆うように前記第６層間絶縁膜２７５が形成される。前記第６層間絶縁膜２７５は、前記第５層間絶縁膜２６５の場合と同様の工程により、本発明のスピンオンガラス組成物を用いて形成されていてもよい。
その後、通常の半導体製造工程を経て半導体素子を製造した。ＬＳＩ半導体素子、超高速ＳＲＡＭ素子、及びフラッシュメモリ素子などの半導体素子もまた、本発明のスピンオンガラス組成物を用いて製造される。当業者は、本発明によるスピンオンガラス組成物及びそれを用いた多孔性シリコン酸化膜の製造方法を用いて多様な実施例を通じて半導体素子を製造することができるだろう。
以下、実施例を挙げて本発明をさらに詳細に説明するが、本発明はこれらの実施例等により何ら制限されるものではない。
＜実施例Ａ＞ スピンオンガラス組成物の調製
＜実施例１＞
前記構造式１を有する、６質量％のシルセスキオキサンオリゴマー、６質量％の気孔生成剤、１００ｐｐｍの添加剤、及び残余の溶媒を混合することにより、スピンオンガラス組成物を調製した。前記構造式１において、Ｒはメチル基であり、ｎとｍの比は１：１である。前記シルセスキオキサンオリゴマーは、トリエトキシシランとトリエトキシメチルシランを１：１のモル比で縮合反応させることにより調製した。前記気孔生成剤としては、ポリアルキレングリコールを用い、前記添加剤としては、テトラメチルアンモニウムヒドロキシドを用い、前記溶媒としては、プロピレングリコールジメチルエーテルを用いた。
＜実施例２＞
実施例１に記載の方法において、シルセスキオキサンオリゴマーの含量を３質量％に変更した以外は実施例１と同様にして、スピンオンガラス組成物を調製した。
＜実施例３＞
実施例１に記載の方法において、シルセスキオキサンオリゴマーの含量を１０質量％に変更した以外は実施例１と同様にして、スピンオンガラス組成物を調製した。
＜実施例４＞
実施例１に記載の方法において、シルセスキオキサンオリゴマーの含量を２０質量％に変更した以外は実施例１と同様にして、スピンオンガラス組成物を調製した。
＜比較例１＞
６質量％のトリエトキシシラン、６質量％の気孔生成剤、１００ｐｐｍの添加剤、及び残余の溶媒を混合することにより、スピンオンガラス組成物を調製した。前記気孔生成剤としては、ポリアルキレングリコールを用いた。
＜比較例２＞
６質量％のトリエトキシメチルシラン、６質量％の気孔生成剤、１００ｐｐｍの添加剤、及び残余の溶媒を混合することにより、スピンオンガラス組成物を調製した。前記気孔生成剤としては、ポリアルキレングリコールを用いた。
＜実施例Ｂ＞ シルセスキオキサンオリゴマーの含量による厚さの変化
図１１は、スピンオンガラス組成物中のシルセスキオキサンオリゴマーの含量変化によって形成される多孔性シリコン酸化膜の厚さの変化を示すグラフである。
スピンオンガラス組成物中の前記シルセスキオキサンオリゴマーの含量の変化による多孔性シリコン酸化膜の厚さの変化を測定するために、実施例２〜４で調製した各スピンオンガラス組成物を、ベアウエハ上に２０００ｒｐｍでスピンコーティングしてスピンオンガラス膜をそれぞれ形成した。
図１１に示すとおり、シルセスキオキサンオリゴマーを３質量％含むスピンオンガラス組成物を基板上にスピンコーティングした場合、１５０ｎｍ（１５００Å）以下の厚さを有するスピンオンガラス膜が形成され、シルセスキオキサンオリゴマーを１０質量％含むスピンオンガラス組成物を基板上にスピンコーティングした場合、４５０ｎｍ（４５００Å）の厚さを有するスピンオンガラス膜が形成された。また、シルセスキオキサンオリゴマーを２０質量％含むスピンオンガラス組成物を、基板上にスピンコーティングした場合の１０００ｎｍ（１００００Å）の厚さを有するスピンオンガラス膜が形成された。
したがって、前記スピンオンガラス組成物において、シルセスキオキサンオリゴマーの濃度が３質量％以下である場合、１５０ｎｍ（１５００Å）以下の厚さを有する多孔性シリコン酸化膜が形成されるので、デバイスの適用時、寄生容量の減少によるデバイス速度の向上効果を期待することができない。また、シルセスキオキサンオリゴマーの濃度が２０質量％を超過する場合、１０００ｎｍ（１００００Å）以上の厚さを有する多孔性シリコン酸化膜が形成されるので、膜質クラックが誘発される可能性がある。
＜実施例Ｃ＞ 熱処理温度による炭化水素ガスの生成度評価
図１２は、スピンオンガラス膜の熱処理温度による炭化水素ガスの生成を示すグラフである。
多孔性シリコン酸化膜を形成するためのスピンオンガラス膜の熱処理温度による炭化水素ガスの生成度を評価するために、実施例１で調製したスピンオンガラス組成物を用いて基板上に形成されたスピンオンガラス膜を、７０℃〜１５０℃にて１次予備ベイキングし、１５０℃〜３５０℃にて２次ベイキングして多孔性シリコン酸化膜を形成した。これと共に前記第１予備ベイキング及び第２予ベイキングの工程時、溶媒及び気孔形成剤が熱分解されて生じる炭化水素ガスの生成度を、２０℃〜４００℃の温度範囲において、質量分析計により測定した。前記質量分析は、大気圧イオン化質量分析計（ＡＰＩＭＳ）を用いて行なった。
図１２に示すとおり、炭化水素ガスの生成度は、約８０℃と約２５０℃において増加した。前記約８０℃部分で生成する炭化水素ガスは、スピンオンガラス膜に含まれる溶媒が揮発して生じたものであり、約２５０℃の部分で生成する炭化水素ガスは、気孔形成剤の熱分解により生じたものであることがわかった。
＜実施例Ｄ＞ 第２予備ベイキング工程の温度変化による誘電率変化の評価
図１３は、第２予備ベイキング工程の温度変化による多孔性シリコン酸化膜の誘電率の変化を示すグラフである。
実施例１で調製したスピンオンガラス組成物を用いて得られたスピンオンガラス膜に、前記第２予備ベイキング温度を２００℃から３５０℃まで変化させながら熱処理工程をそれぞれ行った。この後、さらに４００℃にて３０分間主ベイキングを行い、多孔性シリコン酸化膜を形成した後、前記多孔性シリコン酸化膜の誘電率を測定した。その結果を図１３に示した。
図１３に示すとおり、前記スピンオンガラス膜の第２予備ベイキング工程の温度が２５０℃未満である場合、誘電率が２．３以上である多孔性シリコン酸化膜が形成され、一方、第２予備ベイキング工程の温度が２５０℃以上である場合、誘電率が２．２である多孔性シリコン酸化膜が形成されることがわかった。
＜実施例Ｅ＞ 多孔性シリコン酸化膜のエッチング量の評価
以下の第１、第２、及び第３多孔性シリコン酸化膜のそれぞれにつきエッチング量を評価した。前記第１多孔性シリコン酸化膜は、実施例１において調製したスピンオンガラス組成物を用いて形成した多孔性メチル水素シルセスキオキサン（Ｐ−ＭＨＳＱ）膜に相当し、前記第２多孔性シリコン酸化膜は、従来の多孔性水素シルセスキオキサン（Ｐ−ＨＳＱ）膜に相当し、第３多孔性シリコン酸化膜は、従来の多孔性メチルシルセスキオキサン（Ｐ−ＭＳＱ）膜に相当する。
前記第１多孔性シリコン酸化膜を形成するために、実施例１で調製した第１スピンオンガラス組成物をベアウエハ上に塗布して第１スピンオンガラス膜を形成した。前記第１スピンオンガラス膜が形成された基板を８０〜１５０℃の温度にて６分間、第１予備ベイキングし、３００℃の温度にて３分間、第２予備ベイキングをした後、４００℃の温度にて３０分間、主ベイキングを行った。ここで、第１及び第２予備ベイキング工程並びに主ベイキング工程は、窒素ガス雰囲気下にて実施した。前記ベイキング工程により、スピンオンガラス膜は、Ｓｉ−Ｈ結合とＳｉ−ＣＨ３結合を１：１のモル比で含む多孔性メチル水素シルセスキオキサン膜に転換された。得られた多孔性メチル水素シルセスキオキサン（Ｐ−ＭＨＳＱ）膜は、２．２５の誘電率を有し、その厚さは５００ｎｍ（５０００Å）であった。
前記第２多孔性シリコン酸化膜を形成するために、前記比較例１で調製した第２スピンオンガラス組成物をベアウエハ上に塗布して第２スピンオンガラス膜を形成した。前記第２スピンオンガラス膜が形成された基板を１００〜３００℃の温度にて１０分間、予備ベイキングした後、４００℃の温度にて３０分間、主ベイキングを行った。ここで、予備ベイキング及び主ベイキングは、窒素、酸素、及び水蒸気の雰囲気下にて実施した。前記ベイキング工程により、スピンオンガラス膜は、多孔性水素シルセスキオキサン膜に転換された。得られた多孔性水素シルセスキオキサン（Ｐ−ＨＳＱ）膜は、２．５の誘電率を有し、その厚さは５００ｎｍ（５０００Å）であった。
前記第３多孔性シリコン酸化膜は、前記第２多孔性シリコン酸化膜の形成方法において、比較例１で調製したスピンオンガラス組成物に代えて、比較例２で調製したスピンオンガラス組成物を用いた以外は同様の方法により形成された、第３多孔性シリコン酸化膜である多孔性メチルシルセスキオキサン（Ｐ−ＭＳＱ）膜は、２．３の誘電率を有し、その厚さは５００ｎｍ（５０００Å）であった。
その後、前記第１、第２、及び第３多孔性シリコン酸化膜にアッシング工程及びストリップ工程をそれぞれを行い、前記第１、第２、及び第３多孔性シリコン酸化膜のエッチング量を測定した。この結果を図１４に示す。前記アッシング工程は、２８０℃にて酸素プラズマを用いて２分間行った。前記ストリップ工程は、アミンを含む有機洗浄液（商品名；ＥＫＣ２４５、ＤｕＰｏｎｔ Ｅｌｃｔｒｏｎｉｃ Ｔｅｃｈｎｏｌｏｇｙ社製、米国）を用いて２０分間行った。
図１４は、アッシング工程及びストリップ工程による多孔性シリコン酸化膜のエッチング量を示すグラフである。
図１４に示すとおり、前記第２多孔性シリコン酸化膜は、酸素プラズマアッシング工程において第１及び第３多孔性シリコン酸化膜より著しく低いエッチング量を示す反面、前記有機洗浄液を用いたストリップ工程においては前記第１及び第３多孔性シリコン酸化膜より高いエッチング量を示した。したがって、前記第２多孔性シリコン酸化膜は、フォトレジストパターンを除去するためのストリップ工程において過剰エッチングされるという問題点を有する。
前記第３多孔性シリコン酸化膜は、前記有機洗浄液を用いたストリップ工程において、第１及び第２多孔性シリコン酸化膜より著しく低いエッチング量を示す反面、酸素プラズマアッシング工程において、第１及び第２多孔性シリコン酸化膜より顕著に高いエッチング量を示した。したがって、前記第３多孔性シリコン酸化膜は、フォトレジストパターンを除去するためのアッシング工程において過剰エッチングされるという問題点を有する。
これに対し、前記第１多孔性シリコン酸化膜は、酸素プラズマアッシング工程では、第３多孔性シリコン酸化膜より低いエッチング量を示し、前記有機洗浄液を用いたストリップ工程では、前記第２多孔性シリコン酸化膜より低いエッチング量を示すことがわかった。即ち、前記第１多孔性シリコン酸化膜は、第２多孔性シリコン酸化膜のアッシング耐性と第３多孔性シリコン酸化膜のストリップ工程の耐性の双方を具備していることがわかる。
したがって、本発明による第１多孔性シリコン酸化膜は、２．５以下の誘電率を有すると共に、フォトレジストパターンを除去するためのアッシング工程及びストリップ工程において過剰エッチングされないという特性を有する。
＜実施例Ｆ＞ 多孔性シリコン酸化膜の吸光度の評価
前記エッチング量の評価に用いたものと同様にして得られた第１〜第３多孔性シリコン酸化膜をストリップ洗浄した後、それぞれの膜に対して吸光度の評価を行なった。その結果を図１５に示す。前記吸光度の測定は、ＦＴ−ＩＲを用いて行なった。
前記ストリップ工程は、アミンを含む有機洗浄液（商品名；ＥＫＣ２４５、ＤｕＰｏｎｔ Ｅｌｃｔｒｏｎｉｃ Ｔｅｃｈｎｏｌｏｇｙ社製、米国）を用いて２０分間行った。ここで、前記第１多孔性シリコン酸化膜（Ｐ−ＭＨＳＱ）は、Ｓｉ−Ｏ結合、Ｓｉ−Ｈ結合、及びＳｉ−ＣＨ３結合を含み、前記第２多孔性シリコン酸化膜（Ｐ−ＨＳＱ）は、Ｓｉ−Ｏ結合及びＳｉ−Ｈ結合を含み、前記第３多孔性シリコン酸化膜（Ｐ−ＭＳＱ）は、Ｓｉ−Ｏ結合及びＳｉ−ＣＨ３結合を含む。
図１５は、ストリップ工程が行われた多孔性シリコン酸化膜の吸光度を示すＦＴ−ＩＲスペクトルである。前記ＦＴ−ＴＲスペクトルは、波数（ｃｍ−１）による吸光度（ａ．ｕ．）を示したグラフである。
図１５に示すとおり、前記ストリップ工程が行われた第２多孔性シリコン酸化膜においては、Ｓｉ−Ｏ結合、Ｓｉ−ＯＨ結合、及びＨ−ＯＨ結合に対応するピークが観察され、前記ストリップ工程が行われた第１多孔性シリコン酸化膜においても、Ｓｉ−Ｏ結合、Ｓｉ−ＯＨ結合、及びＨ−ＯＨ結合に対応するピークが観察された。
即ち、前記第１及び第２多孔性シリコン酸化膜は、ストリップ工程後、２２５０ｃｍ−１付近のＳｉ−Ｈ結合のピークが全てなくなり、３０００〜３７００ｃｍ−１付近のＳｉ−ＯＨ及びＨ−ＯＨ結合のピークが生成されることがわかった。前記Ｓｉ−ＯＨ及びＨ−ＯＨ結合のピークの生成は、前記有機洗浄液中のアミンが前記Ｓｉ−ＯＨ結合を攻撃し、前記膜が水分を吸収したことを示す。
しかし、前記第１多孔性シリコン酸化膜は、Ｓｉ−Ｈ結合を消失したものの、今なおＳｉ−ＣＨ３結合を有するため、前記ストリップ工程で、第２多孔性シリコン酸化膜に比してエッチング耐性に優れるという特性を有する。
＜実施例Ｇ＞ 第１多孔性シリコン酸化膜の接着特性の評価
基板のセル領域と周辺回路領域に形成されたアルミニウム金属配線上に化学気相蒸着工程を行い、第１シリコン酸化膜を形成した。その後、前記金属配線を覆う第１多孔性シリコン酸化膜を形成した。その後、化学気相蒸着工程を行い、第２シリコン酸化膜を形成した。この結果を図１６及び図１７に示す。前記第１多孔性シリコン酸化膜としては、前記エッチング量評価に適用したものと同様にして得られた多孔性メチル水素シルセスキオキサン（Ｐ−ＭＨＳＱ）膜を用いた。
図１６は、基板のセル領域における第１多孔性シリコン酸化膜の接着特性を示すＳＥＭ写真であり、図１７は、基板の周辺回路領域における第１多孔性シリコン酸化膜の接着特性を示すＳＥＭ写真である。
図１６に示すとおり、第１多孔性シリコン酸化膜は、基板のセル領域のアルミニウム配線の側面及び上面に対して接着特性が高いことがわかる。即ち、前記セル領域のアルミニウム配線の側面及び上面に形成された第１多孔性シリコン酸化膜に対して接着特性が高いことがわかった。図１７に示すとおり、第１多孔性シリコン酸化膜は、基板の周辺回路領域のアルミニウム配線の側面及び上面に対して接着特性が高いことがわかる。特に、前記周辺回路領域のアルミニウム配線の側面及び上面に形成された第２シリコン酸化膜との接着特性に優れることがわかった。
＜実施例Ｈ＞ 第２多孔性シリコン酸化膜の接着特性の評価
基板のセル領域と周辺回路領域に形成されたアルミニウム配線上に化学気相蒸着工程を行い、第１シリコン酸化膜を形成した。その後、前記アルミニウム配線を覆う第２多孔性シリコン酸化膜を形成した。その後、化学気相蒸着工程を行って第２シリコン酸化膜を形成した。この結果を図１８及び図１９に示す。前記第２多孔性シリコン酸化膜としては、前記エッチング量評価に適用したものと同様にして得られた多孔性水素シルセスキオキサン（Ｐ−ＨＳＱ）膜を用いた。
図１８は、基板のセル領域における第２多孔性シリコン酸化膜の接着特性を示すＳＥＭ写真であり、図１９は、基板の周辺回路領域における第２多孔性シリコン酸化膜の接着特性を示すＳＥＭ写真である。
図１８に示すとおり、前記第２多孔性シリコン酸化膜と基板のセル領域に形成されたアルミニウム配線の側面の間にヴォイド（Ｖ）が形成されている。図１９に示すとおり、前記第２多孔性シリコン酸化膜と基板の周辺回路領域に形成されたアルミニウム配線の側面との間にヴォイド（Ｖ）が形成されている。したがって、前記第２多孔性シリコン酸化膜は、アルミニウム配線の側面に形成された第１シリコン酸化膜に対して接着特性が不良であることがわかる。
＜実施例Ｉ＞ 第３多孔性シリコン酸化膜の接着特性の評価
基板のセル領域と周辺回路領域に形成されたアルミニウム配線上に化学気相蒸着工程を行い、第１シリコン酸化膜を形成した。その後、前記アルミニウム配線を覆う第３多孔性シリコン酸化膜を形成した。その後、化学気相蒸着工程を行い第２シリコン酸化膜を形成した。この結果を図２０に示した。前記第３多孔性シリコン酸化膜としては、前記エッチング量の評価に適用したものと同様にして得られた多孔性メチルシルセスキオキサン（Ｐ−ＭＳＱ）膜を用いた。
図２０は、基板の周辺回路領域における第３多孔性シリコン酸化膜の接着特性を示すＳＥＭ写真である。
図２０に示すとおり、第３多孔性シリコン酸化膜と基板の周辺回路領域に形成されたアルミニウム配線の側面及び上面との間に、ヴォイド（Ｖ）が形成されている。したがって、前記第３多孔性シリコン酸化膜は、アルミニウム配線の側面に形成された第１シリコン酸化膜に対して接着特性が不良であり、前記アルミニウム配線の上面に形成された第２シリコン酸化膜とも接着特性が不良であることがわかった。
本発明のスピンオンガラス組成物は、シルセスキオキサンオリゴマーを含んでいるため、所望の低誘電率を有する多孔性シリコン酸化膜を形成することができると同時に、実質的に下部膜及び上部膜に対して接着特性が優秀な多孔性シリコン酸化膜を形成することができる。
また、本発明の多孔性シリコン酸化膜は、Ｓｉ−Ｈ結合及びＳ−Ｒ結合を１：０．８〜１：１．２のモル比で含んでいるので、アミン系エッチング溶液を用いたエッチング工程時、エッチング損傷が減少し、酸素アッシング工程時の変形を受けない。
また、前記多孔性シリコン酸化膜は、第１及び第２予備ベイキング工程並びに主ベイキング工程を、酸素を含まない不活性ガス雰囲気下にて行うことにより、形成される膜質の急激な収縮が発生しないため、下部膜と上部膜との接着特性が優秀である。また、前記多孔性シリコン酸化膜は、平坦性及び熱安定性に優れた特性を有する。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
本発明の一実施態様によるスピンオンガラス組成物を用いて多孔性シリコン酸化膜を形成する方法を示すフローチャートである。 図１のスピンオンガラス組成物が適用される半導体素子の製造方法を示す断面図である。 図１の多孔性シリコン酸化膜が適用される半導体素子の製造方法を示す断面図である。 図１の多孔性シリコン酸化膜が適用される半導体素子の製造方法を示す断面図である。 図１の多孔性シリコン酸化膜が適用される半導体素子の製造方法を示す断面図である。 図１の多孔性シリコン酸化膜が適用される半導体素子の製造方法を示す断面図である。 図１の多孔性シリコン酸化膜が適用される半導体素子の製造方法を示す断面図である。 図１の多孔性シリコン酸化膜が適用される半導体素子の製造方法を示す断面図である。 図１の多孔性シリコン酸化膜が適用される半導体素子の製造方法を示す断面図である。 図１の多孔性シリコン酸化膜が適用される半導体素子の製造方法を示す断面図である。 スピンオンガラス組成物中におけるシルセスキオキサンオリゴマーの濃度変化によって形成される多孔性シリコン酸化膜の厚さの変化を示すグラフである。 スピンオンガラス膜の熱処理温度による炭化水素ガスの生成を示すグラフである。 第２予備ベイキング温度変化による多孔性酸化膜の誘電率の変化を示すグラフである。 アッシング工程及びストリップ工程による多孔性シリコン酸化膜のエッチング量を示すグラフである。 ストリップ工程の後、多孔性シリコン酸化膜のＦＴ−ＩＲ結果を示したグラフである。 基板のセル領域における第１多孔性シリコン酸化膜の接着特性を示すＳＥＭ写真である。 基板の周辺回路領域における第１多孔性シリコン酸化膜の接着特性を示すＳＥＭ写真である。 基板のセル領域における第２多孔性シリコン酸化膜の接着特性を示すＳＥＭ写真である。 基板の周辺回路領域における第２多孔性シリコン酸化膜の接着特性を示すＳＥＭ写真である。 基板の周辺回路領域における第３多孔性シリコン酸化膜の接着特性を示すＳＥＭ写真である。
符号の説明
１００ 半導体基板、
２１０ モールド膜、
２２０ 下部電極、
２３０ 犠牲フォトレジストパターン、
２４０ 高誘電膜、
２５０ 上部電極、
２５５ 第４金属層間絶縁膜、
２６０ 第１金属配線、
２６５ 第５金属層間絶縁膜、
２７０ 第２金属配線。

Claims (11)

  1. 基板上に、下記の構造式１を有する、３〜２０質量％のシルセスキオキサンオリゴマー、３〜２０質量％の気孔生成剤、及び残余の溶媒を含むスピンオンガラス組成物を塗布してスピンオンガラス膜を形成する工程、並びに
    前記スピンオンガラス膜を硬化して多孔性シリコン酸化膜を形成する工程、
    を含む多孔性シリコン酸化膜の製造方法：
    前記構造式１において、Ｙ１及びＹ２はそれぞれ独立的に加水分解が可能なアルコキシ基であり、Ｒはメチル基、エチル基、プロピル基およびブチル基のいずれかであり、ｎ及びｍはそれぞれ独立的に１〜９の整数である。
  2. 前記構造式１において、ｎとｍの比が、１：０．４〜１：２．４であることを特徴とする請求項１記載の多孔性シリコン酸化膜の製造方法。
  3. 前記アルコキシ基が、メトキシ基、エトキシ基、イソプロポキシ基、及びブトキシ基からなる群より選択されるいずれか一つであり、前記低級アルキル基は、メチル基、エチル基、プロピル基、及びブチル基からなる群より選択されるいずれか一つであることを特徴とする請求項１または２記載の多孔性シリコン酸化膜の製造方法。
  4. 前記多孔性シリコン酸化膜を形成する前および前記多孔性シリコン酸化膜を形成した後の少なくとも一方に化学気相蒸着工程を行って酸化膜をさらに形成する段階を更に含むことを特徴とする請求項１〜３のいずれか１項記載の多孔性シリコン酸化膜の製造方法。
  5. 前記基板上に導電性パターンを形成する段階を、さらに含むことを特徴とする請求項１〜４のいずれか１項記載の多孔性シリコン酸化膜の製造方法。
  6. 前記スピンオンガラス組成物が、４〜１２質量％の前記シルセスキオキサンオリゴマー、４〜１２質量％の前記気孔生成剤、及び残余の溶媒を含むことを特徴とする請求項１〜５のいずれか１項記載の多孔性シリコン酸化膜の製造方法。
  7. 前記スピンオンガラス膜を硬化させる工程が、
    前記スピンオンガラス膜に含まれる溶媒の除去、及び気孔生成剤の熱分解のために、前記基板を７０〜３５０℃の温度にて予備ベイキングする工程、並びに
    前記予備ベイキングしたスピンオンガラス膜をシリコン酸化膜に転換するために、前記基板を３５０〜５５０℃の温度にて主ベイキングする工程、
    を含むことを特徴とする請求項１〜６のいずれか１項記載の多孔性シリコン酸化膜の製造方法。
  8. 前記予備ベイキング工程が、不活性ガスの雰囲気下にて３〜１５分間行われることを特徴とする請求項７記載の多孔性シリコン酸化膜の製造方法。
  9. 前記予備ベイキング工程が、
    ７０〜１５０℃の温度にて前記溶媒を除去するための第１予備ベイキング工程、及び１５０〜３５０℃の温度にて前記気孔生成剤を熱分解させるための第２予備ベイキング工
    を含むことを特徴とする請求項７または８記載の多孔性シリコン酸化膜の製造方法。
  10. 前記主ベイキング工程が、不活性ガスの雰囲気下にて１０〜１００分間行われることを特徴とする請求項７〜９のいずれか１項記載の多孔性シリコン酸化膜の製造方法。
  11. 前記多孔性シリコン酸化膜が、Ｓｉ−Ｈ結合及びＳｉ−Ｒ結合（Ｒはメチル基、エチル基、プロピル基およびブチル基のいずれかである）を、１：０．４〜１：２．４のモル比で含むことを特徴とする請求項１〜１０のいずれか１項記載の多孔性シリコン酸化膜の形成方法。
JP2006158919A 2005-06-07 2006-06-07 多孔性シリコン酸化膜の製造方法 Expired - Fee Related JP4955314B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050048147A KR100685734B1 (ko) 2005-06-07 2005-06-07 다공성 스핀 온 글래스 조성물, 이의 제조 방법 및 이를이용한 다공성 실리콘 산화막 제조 방법
KR10-2005-0048147 2005-06-07

Publications (3)

Publication Number Publication Date
JP2007019486A JP2007019486A (ja) 2007-01-25
JP2007019486A5 JP2007019486A5 (ja) 2009-07-23
JP4955314B2 true JP4955314B2 (ja) 2012-06-20

Family

ID=37494723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006158919A Expired - Fee Related JP4955314B2 (ja) 2005-06-07 2006-06-07 多孔性シリコン酸化膜の製造方法

Country Status (3)

Country Link
US (1) US7517815B2 (ja)
JP (1) JP4955314B2 (ja)
KR (1) KR100685734B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009044960A1 (en) * 2007-10-02 2009-04-09 Cheil Industries Inc. Gap-filling composition with excellent shelf life by end-capping
JP5621486B2 (ja) * 2009-10-06 2014-11-12 三菱化学株式会社 シリカ系多孔質体の製造方法
US20110232677A1 (en) * 2010-03-29 2011-09-29 Tokyo Electron Limited Method for cleaning low-k dielectrics
KR20180013520A (ko) * 2016-07-29 2018-02-07 에스케이하이닉스 주식회사 미세 갭필용 중합체 및 이를 이용한 반도체 소자의 제조 방법
KR102650216B1 (ko) 2018-03-09 2024-03-21 삼성전자주식회사 산화물층의 형성 방법 및 반도체 소자의 제조 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE280806T1 (de) 1997-07-15 2004-11-15 Asahi Chemical Ind Zusammensetzungen aus alkoxysilan und organischem polymer zur herstellung von dünnen isolierenden schichten und deren verwendung
RU2195050C2 (ru) * 1998-06-05 2002-12-20 Джорджиэ Тек Рисеч Копэрейшн Способ получения пористой изоляционной композиции (варианты), композиция, используемая для получения пористого изоляционного материала (варианты), и полупроводниковое устройство
US6662631B2 (en) * 1998-08-28 2003-12-16 Interuniversitair Microelektronica Centrum Method and apparatus for characterization of porous films
JP4368498B2 (ja) * 2000-05-16 2009-11-18 Ｎｅｃエレクトロニクス株式会社 半導体装置、半導体ウェーハおよびこれらの製造方法
JP2002261092A (ja) * 2001-02-27 2002-09-13 Nec Corp 半導体装置の製造方法
US6652975B2 (en) * 2001-03-02 2003-11-25 Lucent Technologies Inc. Adherent silicones
US6670285B2 (en) * 2001-03-14 2003-12-30 International Business Machines Corporation Nitrogen-containing polymers as porogens in the preparation of highly porous, low dielectric constant materials
KR100366639B1 (ko) * 2001-03-23 2003-01-06 삼성전자 주식회사 다공성 산화막 플러그에 의한 저저항 컨택 형성방법 및이를 이용한 반도체 장치의 형성방법
US6780499B2 (en) * 2001-05-03 2004-08-24 International Business Machines Corporation Ordered two-phase dielectric film, and semiconductor device containing the same
JP3924501B2 (ja) 2001-06-25 2007-06-06 Ｎｅｃエレクトロニクス株式会社 集積回路装置の製造方法
KR100488347B1 (ko) 2002-10-31 2005-05-10 삼성전자주식회사 실록산계 수지 및 이를 이용한 반도체 층간 절연막의형성방법
TWI272655B (en) * 2002-11-27 2007-02-01 Tokyo Ohka Kogyo Co Ltd Forming method of multi-layer wiring for semiconductor
JP2004311532A (ja) 2003-04-02 2004-11-04 Semiconductor Leading Edge Technologies Inc 多孔質膜の形成方法
JP4465233B2 (ja) * 2003-06-30 2010-05-19 三星電子株式会社 多官能性環状シロキサン化合物、この化合物から製造されたシロキサン系重合体及びこの重合体を用いた絶縁膜の製造方法
KR100507967B1 (ko) 2003-07-01 2005-08-10 삼성전자주식회사 실록산계 수지 및 이를 이용한 반도체 층간 절연막
US7268432B2 (en) * 2003-10-10 2007-09-11 International Business Machines Corporation Interconnect structures with engineered dielectrics with nanocolumnar porosity
KR20050040275A (ko) * 2003-10-28 2005-05-03 삼성전자주식회사 절연막 형성용 조성물 및 이를 이용한 절연막 또는 절연막패턴의 형성방법
US8053159B2 (en) * 2003-11-18 2011-11-08 Honeywell International Inc. Antireflective coatings for via fill and photolithography applications and methods of preparation thereof
KR100572801B1 (ko) * 2003-12-23 2006-04-19 삼성코닝 주식회사 기계적 특성이 우수한 절연막 코팅 조성물
KR100632473B1 (ko) * 2004-08-03 2006-10-09 삼성전자주식회사 염기성 물질 확산 장벽막을 사용하는 미세 전자 소자의듀얼 다마신 배선의 제조 방법
KR100745986B1 (ko) * 2004-12-08 2007-08-06 삼성전자주식회사 다공 생성 물질을 포함하는 충전재를 사용하는 미세 전자소자의 듀얼 다마신 배선의 제조 방법

Also Published As

Publication number Publication date
US7517815B2 (en) 2009-04-14
US20060276053A1 (en) 2006-12-07
JP2007019486A (ja) 2007-01-25
KR100685734B1 (ko) 2007-02-26
KR20060130791A (ko) 2006-12-20

Similar Documents

Publication Publication Date Title
US7192891B2 (en) Method for forming a silicon oxide layer using spin-on glass
JP4368498B2 (ja) 半導体装置、半導体ウェーハおよびこれらの製造方法
US7741224B2 (en) Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics
JP5730471B2 (ja) パターン形成キャップを用いるエアギャップ形成と一体化
US7052932B2 (en) Oxygen doped SiC for Cu barrier and etch stop layer in dual damascene fabrication
JP4538272B2 (ja) 湿式洗浄によるアタックを防止できる半導体装置の製造方法
US6699799B2 (en) Method of forming a semiconductor device
KR100436495B1 (ko) 스핀온글래스 조성물을 이용한 반도체 장치의 산화실리콘막 형성방법 및 이를 이용한 반도체 장치의 소자분리 방법
KR100840782B1 (ko) 실록산 폴리머 조성물 및 이를 이용한 커패시터 제조 방법
CN1234607A (zh) 形成沟槽隔离结构的方法
CN1638091A (zh) 预防双重金属镶嵌结构的金属漏电的氮化物阻障层
KR100571658B1 (ko) 반도체소자 제조 방법
JP2005045230A (ja) スピンオンガラスによるシリコン酸化膜の形成方法
US7202160B2 (en) Method of forming an insulating structure having an insulating interlayer and a capping layer and method of forming a metal wiring structure using the same
JP4955314B2 (ja) 多孔性シリコン酸化膜の製造方法
JP4628743B2 (ja) スピンオンガラス組成物及びこれを用いたシリコン酸化膜形成方法
US20080160782A1 (en) Method for forming insulating film
KR101260945B1 (ko) 실록산 폴리머 조성물 및 이를 이용한 커패시터 제조 방법
KR100611115B1 (ko) 스핀온글래스 조성물 및 이를 이용한 실리콘 산화막형성방법
CN102148216A (zh) 用于互连工艺的半导体结构及其制造方法
US7112530B2 (en) Method of forming contact hole
TW420848B (en) Method of producing dual damascene structure
JP2001110792A (ja) 絶縁層をエッチングして半導体素子を形成する方法
KR20030049159A (ko) 반도체 소자 제조 방법
KR20230011802A (ko) 반도체소자의 도전배선 형성방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090604

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120315

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees