KR101260945B1 - 실록산 폴리머 조성물 및 이를 이용한 커패시터 제조 방법 - Google Patents

실록산 폴리머 조성물 및 이를 이용한 커패시터 제조 방법 Download PDF

Info

Publication number
KR101260945B1
KR101260945B1 KR1020070068625A KR20070068625A KR101260945B1 KR 101260945 B1 KR101260945 B1 KR 101260945B1 KR 1020070068625 A KR1020070068625 A KR 1020070068625A KR 20070068625 A KR20070068625 A KR 20070068625A KR 101260945 B1 KR101260945 B1 KR 101260945B1
Authority
KR
South Korea
Prior art keywords
siloxane
film
siloxane polymer
carboxylic acid
molecular weight
Prior art date
Application number
KR1020070068625A
Other languages
English (en)
Other versions
KR20090005521A (ko
Inventor
김경미
김영호
왕윤경
박미라
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070068625A priority Critical patent/KR101260945B1/ko
Priority to US12/216,682 priority patent/US7776730B2/en
Publication of KR20090005521A publication Critical patent/KR20090005521A/ko
Priority to US12/856,359 priority patent/US8450444B2/en
Application granted granted Critical
Publication of KR101260945B1 publication Critical patent/KR101260945B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08KUse of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00Use of organic ingredients
    • C08K5/04Oxygen-containing compounds
    • C08K5/05Alcohols; Metal alcoholates
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08GMACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04Polysiloxanes
    • C08G77/38Polysiloxanes modified by chemical after-treatment
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08GMACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04Polysiloxanes
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08LCOMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/04Polysiloxanes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Medicinal Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

실록산 폴리머조성물 및 이를 이용한 커패시터의 제조방법이 개시되어 있다. 상기 방법에 따르면, 도전성 구조물이 형성된 기판 상에 도전성 구조물을 노출시키는 개구를 갖는 몰드막 패턴한 후 도전막을 연속적으로 형성한다. 상기 개구를 매몰하면서 상기 도전막 상에 하기 구조식 1로 표기되며 카르복시산이 도입된 실록산 폴리머를 포함하는 실록산막을 형성한다. 상기 실록산막의 상부를 수산화테트라메틸암모늄 용액으로 제거한다. 하부 전극을 형성한 후 몰드막 패턴과 상기 실록산막 패턴을 동시에 제거한다. 이후, 상기 기판의 표면 및 하부 전극의 측벽에 유전막 및 상부 전극을 순차적으로 형성함으로서 커패시터를 완성할 수 있다. 상기 방법은 커패시터를 형성하는 공정의 축소 및 공정 효율을 극대화시킬 수 있다.
Figure 112007049813062-pat00001
---------------[구조식 1]

Description

실록산 폴리머 조성물 및 이를 이용한 커패시터 제조 방법{SILOXANE POLYMER COMPOSITION AND METHOD OF MANUFACTURING A CAPACITOR USING THE SILOXANE POLYMER COMPOSITION}
본 발명은 실록산 폴리머 조성물 및 이를 이용한 반도체 소자의 커패시터 제조 방법에 관한 것으로써, 보다 상세하게는 개구를 충분하게 매몰하는 실록산막을 형성하는데 적용되는 실록산 폴리머 조성물 및 이를 이용한 반도체 소자의 커패시터의 제조 방법에 관한 것이다.
일반적으로, DRAM 장치 등에 포함되는 반도체 소자의 커패시터는 하부 전극, 유전막 및 상부 전극 등으로 구성된다. 이와 같은 구성을 갖는 커패시터를 포함하는 메모리 소자는 그 용량을 향상시키기 위해서는 커패시터의 정전 용량을 증가시키는 것이 매우 중요하다. 현재, DRAM 장치의 집적도가 기가(giga)급 이상으로 증가함에 따라 단위 셀 당 허용 면적의 감소가 지속되면서 커패시터의 커패시턴스를 확보하기 위하여, 초기에는 커패시터의 형상을 평탄한 구조로 제작하다가, 점차로 높은 종횡비(aspect ratio)를 갖는 박스 형상 또는 실린더 형상으로 형성하고 있다.
상기 실린더형 커패시터는 하부 전극이 실린더 형상을 갖는다. 상기 실린더형의 하부 전극을 형성하기 위한 노드 분리 공정서 적용되는 버퍼막 패턴으로 산화막 패턴과 포토레지스트 패턴이 적용될 수 있다.
상기 포토레지스트로 이루어진 버퍼막 패턴을 형성하기 위해서는 포토레지스트막을 형성한 후 상기 포토레지스트막에 노광 공정, 현상 용액을 이용한 현상 공정, 세정 공정, 베이크 공정을 순차적으로 수행해야 한다. 이로 인해, 상기 버퍼막 패턴을 형성하기 위한 공정은 고가의 노광 장비가 요구되며, 이소프로필 알콜을 이용한 건조 공정시 건조 설비의 오염을 방지하기 위해 상기 포토레지스트를 약 270℃이상의 온도에서 경화시키는 베이크 공정이 필수적으로 요구된다. 또한, 상기 고온의 베이크 공정으로 인해 경화된 포토레지스트는 플라즈마 에싱(ashing) 공정시 제거가 용이하지 못한 문제점이 초래된다.
이때, 상기 에싱 공정 및 세정 공정을 수행하는 동안 상기 하부 전극이 손상되는 문제가 발생할 수 있다. 더욱이, 상기 버퍼막 패턴은 일반적인 에싱 공정에 의해 쉽게 제거되지 않기 때문에 상기 개구부 내에 잔류하는 버퍼막 패턴은 저항으로 작용하여 반도체 장치의 커패시터 동작 시 오류를 초래한다. 따라서, 상기 버퍼막 패턴을 제거하기 위한 에싱 공정의 효율을 상승시키기 위해 약 150 내지 250℃의 고온에서 산소 플라즈마 에싱 공정을 수행하였다. 그러나 상기 고온의 에싱 공정은 하부전극의 열화 및 산화를 초래하여 얻고자 하는 커패시터의 정전용량을 얻지 못하는 문제점을 초래한다.
또한, 상기 산화물로 이루어진 버퍼막 패턴은 실록산 폴리머 조성물을 스핀 코팅 공정과 베이킹 공정을 수행하여 버퍼용 실록산막을 형성한 후 상기 버퍼용 실록산막에 에치백 공정을 수행하여 형성할 수 있다. 이때, 실록산막을 형성하기 위한 스핀 코팅 방법은 실록산 폴리머의 계면 특성으로 인해 산화물 증착 공정 대비 평탄화가 현저하게 낮은 문제점이 있다. 이로 인해, 형성되는 실록산막은 기판의 중심 부위와 주변 부위에서 큰 두께 차이를 갖게된다. 이러한 두께 차이는 상기 실록산막의 에치백 공정 이후에도 발생되어 최종적으로 형성되는 커패시터의 캡 값이 달라지는 문제점이 초래한다.
상술한 문제점을 해결하기 위한 본 발명의 제1 목적은 개구에 대하여 매몰특성이 우수하며, 수산화테트라메틸암모늄 용액에 대하여 용해성을 갖는 실록산막을 형성할 수 있는 실록산 폴리머 조성물을 제공하는데 있다.
본 발명의 제2 목적은 수산화테트라메틸암모늄 용액에 대하여 용해성을 갖는 실록산막을 형성할 수 있는 실록산 폴리머 조성물을 이용하여 반도체 소자의 커패시터를 제조하는 방법을 제공하는데 있다.
상술한 제1 목적을 달성하기 위한 본 발명의 일 실시예에 따른 실록산 폴리머 조성물은 하기 구조식 1로 표기되며 카르복시산이 도입된 실록산 폴리머 2 내지 7중량% 및 유기 용매 93 내지 98중량%를 포함한다.
Figure 112007049813062-pat00002
----------------[구조식 1]
상기 구조식 1에서 상기 R1, R2, R3, R4는 독립적으로 H, OH, CH3, C2H5, C3H7, C4H9 또는 C5H11이고, 상기 R'은 CH2, C2H4, C3H6, C4H8, C5H10 또는 C6H10이고, n은 4000 내지 5000의 수평균 분자량을 만족할 수 있는 양의 정수이다.
또한, 상기 카르복실산이 도입된 실록산 폴리머는 4000 내지 5000의 중량평균 분자량을 갖는 정량화된 실록산 폴리머를 주로 포함하고, 1.3 내지 1.8의 PDI(PolyDispersity Index) 값을 갖는다.
일 예로서, 상기 카르복시산이 도입된 실록산 폴리머는 하기 구조식 2로 표기되고, 4000 내지 5000의 분자량으로 정량화된 실리콘 폴리머의 수산기에 염화카르복시산(R'ClCOOH)을 반응시켜 형성될 수 있다.
Figure 112007049813062-pat00003
--------------[구조식 2]
상기 구조식 2에서 상기 R1, R2, R3, R4는 독립적으로 H, OH, CH3, C2H5, C3H7, C4H9 또는 C5H11이고, 상기 n은 4000 내지 5000의 수평균 분자량을 만족할 수 있는 양의 정수이다. 상기 염화 카르복시산에서 상기 R'은 CH2, C2H4, C3H6, C4H8, C5H10 또는 C6H10이다.
특히, 상기 정량화된 실록산 폴리머는 하기 구조식 2-1로 표기되는 실리콘 화합물이 교차 결합하여 형성된 실록산 폴리머를 4000 내지 5000의 분자량을 갖는 실록산 폴리머의 끓은 점을 이용한 분별증류 공정을 수행함으로서 형성할 수 있다.
Figure 112007049813062-pat00004
--------------[구조식 2-1]
상기 RO는 각각 탄소수 1 내지 5의 알콕시기 또는 수산기이다.
상술한 제2 목적을 달성하기 위한 본 발명의 일 실시예에 따른 반도체 소자의 커패시터의 제조 방법에 따르면, 도전성 구조물이 형성된 기판 상에 도전성 구조물을 노출시키는 개구를 갖는 몰드막 패턴을 형성한다. 이어서, 성된 몰드막 패턴 상에 도전막을 연속적으로 형성한다. 이어서, 상기 몰드막 패턴의 개구를 매몰하면서 상기 도전막 상에 하기 구조식 1로 표기되며 카르복시산이 도입된 실록산 폴리머를 포함하는 실록산막을 형성한다. 이어서, 상기 실록산막의 상부를 수산화테트라메틸암모늄(tetra-methyl ammonium hydroxide) 용액으로 제거함으로서 상기 개구 내에 존재하는 실록산막 패턴을 형성한다. 이어서, 상기 몰드막 패턴 상의 도전막을 제거하여 하부 전극을 형성한다. 상기 몰드막 패턴과 상기 실록산막 패턴을 불화수소산을 포함하는 식각액을 이용하여 동시에 제거한다. 상기 기판의 표면 및 하부 전극의 측벽에 유전막을 연속적으로 형성한다. 이후, 상기 유전막 상에 상부 전극을 형성한다. 그 결과 상기 기판 상에는 반도체 소자의 커패시터가 완성된다.
Figure 112007049813062-pat00005
----------------[구조식 1]
상기 구조식 1에서 상기 R1, R2, R3, R4는 독립적으로 H, OH, CH3, C2H5, C3H7, C4H9 또는 C5H11이고, 상기 R'은 CH2, C2H4, C3H6, C4H8, C5H10 또는 C6H10이고, n은 4000 내지 5000의 수평균 분자량을 만족할 수 있는 양의 정수이다.
본 발명에 따른 실록산 폴리머조성물로 형성되는 실록산막은 약 4000 내지 5,000의 분자량으로 정량화되고, 상기 구조식 1로 표기되는 실록산 폴리머를 포함하고 있기 때문에 개구에 대하여 매몰특성이 우수할 뿐만아니라 수산화테트라메틸암모늄 용액에 용해될 수 있는 특성을 갖는다. 이로 인해, 상기 실록산막을 수산화테트라메틸암모늄 용액을 이용한 단순 식각 공정에 의해 몰드막 패턴의 개구 내에 존재하는 실록산막 패턴으로 형성될 수 있다. 이후, 상기 실록산막 패턴은 상기 도전막 패턴의 형성 이후에 습식 식각공정을 수행하여 상기 몰드막 패턴과 함께 제거될 수 있다. 따라서, 상기 실록산 폴리머 조성물로 형성된 실록산막을 이용한 패턴 형성은 반도체 소자의 패턴 및 커패시터의 제조공정의 단순화 및 공정 효율을 극대 화시킬 수 있다.
이하, 본 발명에 따른 바람직한 실시예들에 따른 실록산 폴리머 조성물 및 이를 이용한 패턴 및 커패시터의 제조 방법을 첨부된 도면을 참조하여 상세히 설명한다. 하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 기판, 층(막), 패드, 패턴들 또는 구조물들 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 영역, 패드, 패턴 또는 구조물들이 기판, 각 층(막), 영역 패드 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다. 또한, 각 층(막), 영역, 패드, 패턴 또는 구조물들이 "제1", "제2" 및/또는 "제3"으로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 층(막), 영역, 패드, 패턴 또는 구조물들을 구분하기 위한 것이다. 따라서, "제1", "제2" 및/또는 "제3"은 각 층(막), 영역, 패드, 패턴 또는 구조물들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.
실록산 폴리머 조성물
본 발명에 따른 실록산 폴리머 조성물은 하기 구조식 1로 표기되고, 카르복시산이 도입된 실록산 폴리머 및 유기 용매를 포함한다. 상기 실록산 폴리머 조성물은 개구를 포함하는 패턴 상에 스핀 코팅되어 상기 개구를 충분하게 매몰하는 특성을 갖는 동시에 수산화테트라메틸암모늄 용액에 대하여 용해되는 특성을 갖는 실록산막을 형성하는데 적용된다. 특히, 상기 실록산 폴리머 조성물은 하기 구조식 1로 표기되고, 카르복시산이 도입된 실록산 폴리머 2 내지 7중량%와 유기 용매 93 내지 98중량%를 포함할 수 있다.
Figure 112007049813062-pat00006
----------------[구조식 1]
상기 구조식 1로 표기되고, 카르복시산이 도입된 실록산 폴리머는 약 4000 내지 5000의 수평균 분자량을 갖고, 약 1.3 내지 1.8의 PDI(PolyDispersity Index) 값을 갖는다. 또한, 상기 구조식 1에서 R1, R2, R3, R4는 각각 독립적으로 H, OH, CH3, C2H5, C3H7, C4H9 또는 C5H11이고, R'은 CH2, C2H4, C3H6, C4H8, C5H10 또는 C6H10이고, n은 상기 수평균 분자량을 만족할 수 있는 양의 정수인 것이 바람직하다.
상기 구조식 1로 표기되는 카르복시산이 도입된 실록산 폴리머는 하기 구조식 2로 표기되는 정량화된 실록산 폴리머의 수산기(OH)에 염화 카르복시 산(R'ClCOOH)을 반응시켜 형성될 수 있다 .
Figure 112007049813062-pat00007
-------------[구조식 2]
일 예로서, 상기 구조식 2로 표기되는 실록산 폴리머는 하기 구조식 2-1로 표기되는 실리콘 화합물이 교차 결합됨으로서 형성될 수 있다. 하기 구조식 2-1에서 OR은 탄소수 1 내지 5의 알콕시기이 또는 수산기(OH)이다. 상기 알콕시기의 예로서는 메톡사이드(Methoxide), 에톡사이드(Ethoxide),이소프로포사이드(iso-propoxide), 부톡사이드(butoxide)등을 들 수 있다.
Figure 112007049813062-pat00008
--------------[구조식 2-1]
상기 구조식 2로 표기되며, 정량화된 실록산 폴리머는 약 4000 내지 5000의 수평균 분자량을 가지면서 약 1.3 내지 1.8의 PDI(PolyDispersity Index) 값을 갖는다. 또한, 상기 R1, R2, R3, R4는 각각 독립적으로 OH, CH3, C2H5, C3H7, C4H9 또는 C5H11이다. 상기 n은 상기 4000 내지 5000의 수평균 분자량을 만족할 수 있는 양의 정수인 것이 바람직하다.
일 예로서, 상기 카르복시산이 도입된 실록산 폴리머는 상기 정량화된 실록 산 폴리머 100중량부에 염화 카르복시산인 염화아세트산 300중량부를 투입 반응시킨 이후 형성된 결과물을 유기용매로 추출함으로서 수득된다. 이때, 상기 정량화된 실록산 폴리머와 염화 카르복시산이 반응할 경우 염화수소(HCl)가 생성된다. 상기 염화 카르복시산의 예로서는 CH2ClCOOH, C2H4ClCOOH, C3H6ClCOOH, C4H8ClCOOH 및 C5H10ClCOOH등을 들 수 있다.
특히, 본 발명의 카르복시산이 도입된 실록산 폴리머는 약 4000 내지 5000의 분자량으로 정량화된(정제된) 실록산 폴리머를 사용하는 것이 바람직하고, 약 4200 내지 4900의 분자량으로 정량화된 실록산 폴리머를 사용하는 것이 바람직하다.
일반적으로 상기 실록산 폴리머가 약 4000 내지 5000의 수 평균 분자량을 가질 경우 그 내부에는 약 6000 ~ 8000분자량을 갖는 제1 실록산 폴리머와 약 4000 ~5000의 분자량을 갖는 제1 실록산 폴리머 및 약 3000 내지 4000의 분자량을 갖는 제3 실록산 폴리머들을 포함한다. 즉, 일반적으로 사용되는 실록산 폴리머는 4000 ~ 5000 이외의 분자량을 갖는 실록산 폴리머를 포함하는데 반해 본 발명의 정량화된 실록산 폴리머는 정제 공정을 수행하여 추출된 약 4000 내지 5000의 분자량을 갖는 제1 실록산 폴리머들을 중심으로 구성되는 것을 특징으로 한다.
이와 같은 상기 실록산 폴리머의 정량화는 실록산 폴리머의 분자량 크기에 따라 다른 끓은 점이 각각 다르다는 점을 이용하여 분별 증류 공정을 수행함으로서 달성된다. 이에 따라, 상기 정량화된 실록산 폴리머는 약 4000 내지 5000의 분자량을 갖는 실록산 폴리머의 끓은 점을 이용한 분별증류 공정을 수행함으로서 수득될 수 있다. 여기서, 상기 실록산 폴리머의 정량화는 수산화테트라메틸암모늄(tetra-methyl ammonium hydroxide; TMAH) 용액에 대한 적정 용해도를 갖는 실록산 폴리머를 마련하는데 있다. 또한, 베이킹 온도에 따른 상기 실록산막의 형성 밀도(density)에 영향을 주는 실록산 폴리머의 분산도를 조정하는데 있다.
정량화 분자량에 따른 실록산막의 용해도 평가
하기 표 1은 정량화된 실록산 폴리머의 분자량에 따른 수산화테트라메틸암모늄(tetra-methyl ammonium hydroxide; TMAH) 용액에 대한 실록산막들의 용해도를 평한 것이다.
Figure 112007049813062-pat00009
상기 실록산막들은 상기 표 1의 분자량으로 정량화된 실록산 폴리머(A,B,C,D)들을 포함하는 실록산 폴리머 조성물을 기판에 각각 스핀코팅 코팅한 후 약 90 내지 120℃에서 경화시켜 형성된다. 상기 실록산막의 용해도는 형성된 실록산막이 상기 수산화테트라메틸암모늄 용액(2.8%)에 대하여 용해되는 정도를 평가한 것이다.
표 1을 참조하면, 정량화 전의 실록산 폴리머는 4000 내지 5000의 분자량에서 용해도 특성이 우수함을 확인할 수 있었다. 또한, 상기 실록산 폴리머의 정량화 전 분자량이 동일하여도 정량화 후 분자량 다를 경우 그 용해도가 다르다는 것을 확인할 수 있었다.
실록산 폴리머의 분산도에 따른 실록산막의 용해도 평가
하기 표 2은 정량화된 실록산 폴리머의 분자량과 실록산 폴리머의 분산도에 따른 수산화테트라메틸암모늄(tetra-methyl ammonium hydroxide; TMAH) 용액에 대한 실록산막들의 용해도를 평한 것이다.
Figure 112007049813062-pat00010
상기 실록산막들은 상기 표 2의 정량화된 분자량과 분산도 값을 갖는 실록산 폴리머(A′,B′,C′,D′)들을 포함하는 실록산 폴리머 조성물을 기판에 각각 스핀코팅 코팅한 후 약 90 내지 120℃에서 경화시켜 형성된다. 상기 실록산막의 용해도는 형성된 실록산막이 상기 수산화테트라메틸암모늄 용액에 대하여 용해되는 정도를 평가한 것이다.
표 2를 참조하면, 정량화된 분자량을 갖는 실록산 폴리머는 분산도 값에 따란 형성된 실록산막의 용해도가 변화되는 것을 확인할 수 있었다. 즉, 유사한 분자량을 갖는 실록산 폴리머를 사용하더라도 분산도 값이 클 경우 실록산막의 용해도가 우수해짐을 확인할 수 있었다. 또한, 동일한 분산도를 가질 경우 분자량이 작아 짐에 따라 실록산막의 용해도가 우수해짐을 확인할 수 있었다.
상기 카르복시산이 도입된 실록산 폴리머의 분자량이 5000을 초과할 경우 상기 실록산 폴리머 조성물로 형성되는 실록산 폴리머막은 수산화테트라메틸암모늄(tetra-methyl ammonium hydroxide; TMAH) 용액에 대하여 용해되는 특성이 현저하게 저하되는 문제점이 초래된다. 반면에, 상기 실록산 폴리머의 수평균 분자량이 4000미만이면 최종적으로 형성되는 실리콘 산화막은 수산화테트라메틸암모늄 용액에 의해 너무 빨리 용해되는 문제점이 초래된다. 따라서, 상기 카르복시산이 도입된 실록산 폴리머는 약 4000 내지 5000의 수평균 분자량을 갖고, 바람직하게는 약 4200 내지 4900의 수 평균 분자량을 갖는다. 즉, 상기 카르복시산이 도입된 실록산 폴리머의 분자량 변화에 따라 실록산 폴리머 조성물로 형성되는 실리콘 산화막의 용해도가 변화될 수 있다.
또한, 상기 분자량을 갖는 폴리실록산 폴리머의 분산도(PolyDispersity Index)값이 약 1.3 미만일 경우 최종적으로 형성되는 실리콘 산화막은 수산화테트라메틸암모늄 용액에 용해되는 않는 문제점이 초래되고, 상기 실리콘 산화막을 형성하기 위한 베이킹 공정을 130℃ 이상의 온도에서 수행해야 하는 문제점이 초래된다. 따라서, 본 발명의 카르복시산이 도입된 실록산 폴리머는 약 1.3 내지 1.8의 분산도 값을 갖는 것이 바람직하다.
상기 실록산 폴리머 조성물에서 상기 카르복시산이 도입된 실록산 폴리머의 함량이 7중량%를 초과하거나, 2중량% 미만일 경우 균일한 두께를 갖는 실리콘 산화막을 형성하기 어렵다. 따라서, 상기 실록산 폴리머 조성물은 상기 실록산 폴리머 2 내지 7중량%를 포함하고, 바람직하게 3 내지 6중량% 포함할 수 있다.
상기 실록산 폴리머 조성물에 적용되는 유기 용매는 상기 실록산 폴리머를 용해시키는 동시에 상기 실록산 폴리머 조성물의 점도를 조정하여 스핀코팅 공정을 수행하여 실리콘 산화막을 형성할 수 있도록 한다. 상기 유기 용매는 알콜계 유기 용매를 포함할 수 있으며, 도포성 등의 향상을 목적으로 사용되며 물에 가용성인 유기 용매를 사용할 수 있다. 상기 유기 용매의 예로서는 메탄올(methanol), 에탄올(ethanol), 부탄올(butanol), 프로판올(propanol), 이소프로필알콜(isopropyl alcohol), n-부탄올(n-butanol), 1-메톡시-2-프로판올(1-methoxy-2-propanol), 메톡시 프로필아세테이트(Methoxypropylacetate), 프로필렌 글리콜 모노메틸에테르 아세테이트(Propylene glycol monomethyl ether acetate), 프로필렌 글리콜 모노메틸 에테르(Propylene Glycol Monomethyl Ether) 이소부틸알콜(isobutyl alcohol)및 t-부틸알콜(t-butyl alcohol)등을 들 수 있다. 이들은 단독 또는 둘 이상을 혼합하여 사용할 수 있다. 상기 용매는 상기 실록산 폴리머 조성물이 스핀 코팅될 수 있는 점도를 가질 수 있을 정도로 사용하면 되기 때문에 본 발명에서 상기 용매의 함량은 구체적으로 한정하지 않는다.
패턴의 형성방법
도 1 내지 도 6은 본 발명의 일 실시예에 따른 실록산 폴리머 조성물을 이용한 패턴 형성방법을 나타내는 단면도들이다.
도 1을 참조하면, 기판(100)상에 상기 기판의 상면을 부분적으로 노출시키는 개구(104)를 갖는 절연막 패턴(102)을 형성한다.
구체적으로는, 기판(100) 상에 실리콘 산화물을 증착하여 절연막(도시 안됨)을 형성한다. 예를 들면, 상기 기판(100)은 층간절연막이 형성되고, 상기 층간절연막이 관통하는 콘택 패드가 형성된 실리콘 기판을 사용할 수 있다.
상기 절연막 패턴은 기판에 형성된 절연막을 패터닝하여 형성된다. 상기 절연막을 형성하기 위해 적용되는 절연물의 예로서는 BPSG(boro-phosphor silicate glass), PSG(phosphor silicate glass), USG(undoped silicate glass), SOG(spin on glass), PE-TEOS(plasma enhanced-tetraethylorthosilicate) 등과 같은 실리콘 산화물을 들 수 있다.
본 실시예에 적용되는 절연막은 상기 기판(100)의 상면을 기준으로 약 5000 내지 약 20,000Å 정도의 두께를 갖는다. 여기서, 상기 절연막의 형성 두께는 도전성 패턴을 형성 높이에 따라 적절하게 조절 가능하다. 이후에 형성되는 도전성 패턴의 높이는 절연막의 두께에 의하여 결정되기 때문이다.
이어서, 상기 절연막에 대하여 높은 식각 선택비를 갖는 물질로 이루어진 마스크 패턴(도시 안됨)을 상기 절연막 상에 형성한다. 예를 들면, 상기 마스크 패턴은 실리콘 질화물 또는 실리콘 산질화물로 형성할 수 있다. 이어서, 상기 마스크 패턴에 노출된 절연막을 상기 기판의 상면이 노출될 때가지 식각한다.
예를 들면, 상기 절연막 패턴(102)은 탈 이온수, 불화암모늄 및 불산을 포함하는 LAL 식각 용액을 이용하여 상기 절연막을 습식 식각하는 공정을 수행함으로써 형성할 수 있다. 또한 다른 예로서, 상기 절연막 패턴(102)은 무수 불화수소 산(HF), 이소프로필 알콜(IPA) 및/또는 수증기가 혼합된 식각 가스를 이용하여 상기 절연막을 건식 식각함으로써 형성할 수 있다. 필요한 경우에는, 상기 개구(104)를 갖는 절연막 패턴(102)의 형성시 상기 기판(100)의 손상을 방지하기 위해 절연막을 형성하기 전에 식각 저지막(미도시)을 더 형성할 수 있다.
도 2를 참조하면, 상기 개구(104)를 포함하는 상기 절연막 패턴(102) 상에 도전막(106)을 형성한다.
구체적으로는, 상기 개구(104)의 내벽 및 절연막 패턴(102) 상에 도전성 물질을 증착하여 실질적으로 균일한 두께를 갖는 도전막(106)을 형성한다. 상기 도전성 물질의 예로서는 폴리실리콘, 텅스텐(W), 티타늄(Ti), 티타늄 질화물(TiN)막, 텅스텐 질화물(WiN)등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다. 상기 도전성 물질을 단독으로 사용하여 상기 도전막(106)을 형성할 경우 상기 도전막(106)은 단일막 구조를 갖고, 상기 도전성 물질을 혼합하여 상기 도전막(106)을 형성할 경우 상기 도전막은 다층막 구조를 갖는다. 본 실시예에서는 상기 도전막(106)은 티타늄막/티타늄질화막이 순차적으로 적층된 구조를 갖는다.
도 3을 참조하면, 상기 도전막(106)이 형성된 개구(104)를 매몰하면서, 상기 절연막 패턴(102) 상의 도전막(106)을 덮는 예비 실록산막을 형성한다. 상기 예비 실록산막은 하기 구조식 1로 표기되고, 카르복시산이 도입된 실록산 폴리머 및 유기 용매를 포함하는 실록산 폴리머 조성물을 스핀 코팅하여 형성된다. 이때, 상기 실록산 폴리머 조성물은 하기 구조식 1로 표기되고, 카르복시산이 도입된 실록산 폴리머 2 내지 7중량%와 유기 용매 93 내지 98중량%를 포함할 수 있다.
Figure 112007049813062-pat00011
----------------[구조식 1]
상기 구조식 1로 표기되고, 카르복시산이 도입된 실록산 폴리머는 약 4000 내지 5000의 수평균 분자량을 갖고, 바람직하게는 약 4200 내지 5000의 수평균 분자량을 갖는다. 상기 카르복시산이 도입된 실록산 폴리머는 약 1.3 내지 1.8의 PDI(PolyDispersity Index) 값을 갖는다. 또한, 상기 구조식 1에서 R1, R2, R3, R4는 독립적으로 H, OH, CH3, C2H5, C3H7, C4H9 또는 C5H11이고, R'은 CH2, C2H4, C3H6, C4H8, C5H10 또는 C6H10이고, n은 4000 내지 5000의 수평균 분자량을 만족할 수 있는 양의 정수인 것이 바람직하다. 상기 카르복시산의 예로서는 CH3COOH, C2H5COOH, C3H7COOH, C4H9COOH 및 C5H11COOH 등을 들 수 있다. 특히, 상기 카르복시산이 도입된 실록산 폴리머는 4000 내지 5000의 분자량으로 정량화된 실록산 폴리머의 수산기에 염화카르복시산(염화아세트산)을 반응시켜 형성될 수 있다. 상기 카르복시산이 도입된 실록산 폴리머 및 이를 포함하는 실록산 폴리머 조성물에 대한 구체적인 설명은 상기 위에서 상세히 설명하였기 때문에 생략하기로 한다.
본 실시예에서 사용되는 카르복시산이 도입된 실록산 폴리머는 하기 구조식 1-1로 표기될 수 있다.
Figure 112007049813062-pat00012
--------------[구조식 1-1]
이어서, 상기 예비 실록산막을 경화시키기 위한 베이킹 공정을 수행한다. 상기 베이킹 공정은 약 90 내지 120℃의 온도에서 수행하고, 바람직하게는 90 내지 110℃의 온도에서 수행할 수 있다. 상기 베이킹 공정으로 인해 상기 예비 실록산막은 상기 카르복시산이 도입된 실록산 폴리머를 포함하고, 실리콘 산화물로 이루어진 실록산막(120)으로 형성된다. 상기 실록산막(120)은 상기 절연막 패턴의 개구를 매몰하면서 형성되기 때문에 그 상부가 평탄하지 못 하며, 기판의 중심영역과 주변영역에서 서로 다른 두께를 갖는다.
도 4를 참조하면, 상기 실록산막(120)의 상부를 수산화테트라메틸암모늄(tetra-methyl ammonium hydroxide; TMAH) 용액으로 용해시켜 제거한다. 그 결과 상기 실록산막은 도전막이 형성된 개구 내에 존재하는 실록산막 패턴(125)으로 형성된다. 이로 인해 상기 절연막 패턴(102)의 상면에 존재하는 도전막(106)은 노출된다. 일 예로서, 상기 수산화테트라메틸암모늄 용액은 포토레지스트 패턴을 현상하는 공정에 사용되는 현상액으로서 약 2 내지 3중량%의 수산화테트라메틸암모늄을 포함한다.
도 5를 참조하면, 상기 실록산막 패턴(125)을 식각 마스크로 사용하여 절연 막 패턴(102)의 상면에 존재하는 도전막(106)을 식각한다.
구체적으로, 상기 실록산막 패턴(125)을 식각 마스크로 이용하여 상기 절연막 패턴(102)의 상면 존재하는 도전막(106)을 상기 절연막 패턴(102)의 표면이 노출될 때까지 식각한다. 그 결과, 상기 도전막(106)은 개구(104)들의 내벽에 면접하고, 실린더 형상을 갖는 도전막 패턴(112)으로 형성된다. 이때, 상기 실록산막 패턴(125)은 상기 도전막 패턴 형성시 과도한 식각 손상이 발생되지는 않지만, 그 높이는 일부 낮아질 수 있다.
이후, 상기 도전막 패턴(112)을 형성한 이후에 상기 절연막 패턴(102) 및 도전막 패턴(112)에 잔류하는 식각 잔류물을 제거하기 위한 세정 공정을 더 수행할 수 있다. 본 실시예의 상기 세정 공정에서는 이소프로필알콜(IPA) 또는 탈 이온수가 이용될 수 있다.
도 6을 참조하면, 상기 기판(100) 상에 존재하는 절연막 패턴(102)과 상기 도전막 패턴(112) 내에 존재하는 실록산막 패턴(125)을 동시에 제거한다.
구체적으로, 물, 불화수소산, 불화수소암모늄을 포함하는 LAL 용액을 이용한 습식 식각 공정을 수행하여 절연막 패턴과 실록산막 패턴을 함께 제거한다. 상기 절연막 패턴(102)과 실록산막 패턴은 모두 실리콘 산화물을 포함하기 때문에 상기 LAL 용액에 의해 동시에 제거될 수 있다. 그 결과 상기 기판의 주변 영역과 중심 영역에서 균일한 높이를 갖는 도전막 패턴(112)이 완성된다. 상술한 도전막 패턴(112)의 형성 방법은 반도체 소자의 실린더 형상을 갖는 패턴 형성 방법에 다양하게 적용할 수 있다.
이하, 패턴 형성 방법을 적용되는 커패시터를 포함하는 반도체 소자의 제조하는 방법에 대하여 설명한다.
커패시터를 포함하는 반도체 소자의 제조
도 7 내지 도 15는 본 발명의 일 실시예에 따른 커패시터를 포함하는 반도체 소자의 제조방법을 나타내는 단면도들이다.
도 7을 참조하면, 셸로우 트렌치 소자 분리(STI) 공정을 수행하여 반도체 기판(200) 상에 소자분리막(202)을 형성한다. 그 결과 상기 기판(200)은 액티브 영역 및 필드 영역으로 구분된다.
이어서, 열 산화법, 화학기상증착 공정 또는 원자층적층 공정으로 소자분리막(202)이 형성된 기판(200) 상에 게이트 절연막(미도시)을 형성한다. 여기서, 상기 게이트 절연막은 실리콘 산화막(SiO2)일 수 도 있고, 상기 실리콘 산화막보다 높은 유전율을 갖는 물질로 이루어진 박막일 수 있다.
상기 게이트 절연막 상에 제1 도전막 및 게이트 마스크(206)를 순차적으로 형성한다. 상기 제1 도전막은 불순물로 도핑된 폴리실리콘으로 구성되며, 이후 게이트 전극으로 패터닝된다. 한편, 상기 제1 도전막은 도핑된 폴리실리콘막 및 금속막이 적층된 구조를 가질 수 있다.
상기 게이트 마스크는 후속하여 형성되는 제1 층간절연막(도시 안됨)에 대하여 높은 식각 선택비를 갖는 물질로 형성된다. 예를 들면, 제1 층간절연막이 실리 콘 산화물과 같은 산화물로 이루어질 경우에는, 상기 게이트 마스크는 실리콘 질화물과 같은 질화물로 이루어진다.
이어서, 상기 게이트 마스크(206)를 식각 마스크로 이용하여 상기 제1 도전막 및 상기 게이트 절연막을 순차적으로 패터닝한다. 이에 따라, 기판(200) 상에는 각기 게이트 절연막 패턴, 게이트 전극(204) 및 게이트 마스크(206)를 포함하는 게이트 구조물(210)들이 형성된다.
이어서, 게이트 구조물(210)들이 형성된 기판(200) 상에 실리콘 질화막을 형성한 후, 이를 이방성 식각하여 각 게이트 구조물(210)들의 양 측벽에 게이트 스페이서(미도시)를 형성한다.
상기 게이트 스페이서가 형성된 게이트 구조물(210)들을 이온 주입 마스크로 이용하여 게이트 구조물(210)들 사이에 노출되는 기판(200)에 이온 주입 공정으로 불순물을 주입한다. 이후, 열 처리 공정을 수행함으로써 기판(200)에 소오스/드레인 영역에 해당되는 제1 콘택 영역(212) 및 제2 콘택 영역(214)을 형성한다. 상기 제1 콘택 영역(212)은 제1 패드(222)가 접촉되는 커패시터 콘택 영역에 해당되며, 상기 제2 콘택 영역(214)은 제2 패드(224)가 접속되는 비트 라인 콘택 영역에 해당된다. 이에 따라, 기판(200) 상에는 각기 게이트 구조물(210) 및 제1 및 제2 콘택 영역들(212, 214)을 포함하는 트랜지스터들이 형성된다.
도 8을 참조하면, 상기 트랜지스터를 덮으면서 기판(200)의 전면에 산화물로 이루어진 제1 층간절연막(220)을 형성한다. 제1 층간절연막(220)은 BPSG, PSG, SOG, PE-TEOS, USG 또는 HDP-CVD 산화물을 화학 기상 증착 공정, 플라즈마 증대 화 학 기상 증착 공정, 고밀도 플라즈마 화학 기상 증착 공정 또는 원자층적층 공정을 사용하여 형성한다.
이어서, 제1 층간절연막(220)의 상부를 제거하여 제1 층간절연막(220)의 상면을 평탄화시킨다. 본 발명의 일 실시예에 있어서, 제1 층간절연막(220)은 게이트 마스크(206)의 상면으로부터 소정의 높이를 갖도록 형성된다.
이어서, 상기 제1 층간절연막(220) 상에 제2 포토레지스트 패턴(도시되지 않음)을 형성한 후, 상기 제2 포토레지스트 패턴을 식각 마스크로 이용하여 제1 층간절연막(220)을 부분적으로 이방성 식각함으로써, 제1 층간절연막(220)을 관통하여 제1 콘택 영역(212) 및 제2 콘택 영역(214)을 노출시키는 제1 콘택홀들(미도시)을 형성한다. 상기 제1 콘택홀들 가운데 일부는 커패시터 콘택 영역인 제1 콘택 영역(212)을 노출시키며, 상기 제1 콘택홀들 중 다른 부분은 비트라인 콘택 영역인 제2 콘택 영역(214)을 노출시킨다.
이어서, 상기 제2 포토레지스트 패턴을 에싱 및/또는 스트립 공정을 수행하여 제거한 후, 상기 제1 콘택홀들을 매몰하면서 제1 층간절연막(220)을 덮는 제2 도전막을 형성한다. 상기 제2 도전막은 고농도의 불순물로 도핑된 폴리실리콘, 금속 또는 도전성 금속 질화물을 사용하여 형성할 수 있다.
이어서, 제1 층간절연막(220)의 상면이 노출될 때까지 상기 제2 도전막에 화학 기계적 연마 공정 또는 에치백 공정을 수행함으로써 상기 제1 콘택홀들 내에는 제1 패드(222)와 제2 패드(224)가 형성된다. 상기 제1 패드(222)는 커패시터 콘택 영역에 전기적으로 접촉되며, 제2 패드(224)는 비트 라인 콘택 영역에 전기적으로 접촉된다.
이어서, 제1 패드(222)및 제2 패드(224)를 포함하는 제1 층간절연막(220) 상에 제2 층간절연막(미도시)을 형성한다. 제2 층간절연막은 후속하여 형성되는 비트 라인(230)과 제1 패드(222)를 전기적으로 절연시키는 역할을 한다.
이어서, 화학기계적 연마공정을 수행하여 제2 층간절연막의 상부를 평탄화 한다. 상기 평탄화된 제2 층간절연막 상에 제3 포토레지스트 패턴(미도시)을 형성한 후, 상기 제3 포토레지스트 패턴을 식각 마스크로 이용하여 제2 층간절연막을 부분적으로 식각함으로써, 상기 제2 층간절연막에 제2 패드(224)를 노출시키는 제2 콘택홀(미도시)을 형성한다. 제2 콘택홀은 후속하여 형성되는 비트 라인과 제2 패드(224)를 서로 전기적으로 연결하기 위한 비트 라인 콘택홀에 해당한다.
이어서, 상기 제3 포토레지스트 패턴을 에싱 및/또는 스트립 공정을 이용하여 제거한 후, 제2 콘택홀을 채우면서 제2 층간절연막 상에 제3 도전막(도시 안됨)을 형성한다.
이어서, 상기 제3 도전막을 패터닝하여 상기 제2 패드와 전기적으로 연결되는 비트 라인(230)을 형성한다. 비트 라인(230)은 대체로 금속/금속 화합물로 구성된 제1 층 및 금속으로 이루어진 제2 층으로 이루어진다. 예를 들면, 상기 제1 층은 티타늄/티타늄 질화물(Ti/TiN)로 이루어지며, 상기 제2 층은 텅스텐(W)으로 이루어진다.
이어서, 상기 비트 라인(230)이 형성된 제2 층간절연막을 덮는 제3 층간절연막(240)을 형성한다. 제3 층간절연막(240)은 BPSG, PSG, SOG, PE-TEOS, USG 또는 HDP-CVD 산화물을 사용하여 형성할 수 있다.
이어서, 상기 제3 층간절연막(240) 상에 제4 포토레지스트 패턴(도시 안됨)을 형성한 후, 상기 제4 포토레지스트 패턴을 식각 마스크로 이용하여 제3 층간절연막(240) 및 제2 층간절연막을 부분적으로 식각함으로써, 제1 패드(222)들을 노출시키는 제3 콘택홀(도시 안됨)들을 형성한다. 여기서, 상기 제3 콘택홀들은 각기 커패시터의 콘택패드가 형성되는 콘택홀에 해당된다.
이어서, 제3 콘택홀들을 매몰하면서 제3 층간절연막(240) 상에 제4 도전막을 형성한 후, 화학기계적 연마공정을 수행하여 제3 콘택홀들에 존재하는 제3 패드(250)를 형성한다. 제3 패드(250)는 대체로 불순물로 도핑된 폴리실리콘으로 이루어지며, 제1 패드(222)와 후속하여 형성되는 하부 전극(도시 안됨)을 서로 연결시키는 역할을 한다.
도 9를 참조하면, 제3 패드(250) 및 제3 층간절연막(240) 상에 식각방지막(252)을 형성한다. 예를 들면, 상기 식각방지막(252)은 이후 상기 개구(255)를 갖는 몰드막(260) 형성하기 위해 상기 몰드막을 선택적으로 식각하는 공정을 수행할 경우 상기 제3 패드(250)의 식각 손상을 방지하기 위해 형성된다. 상기 식각방지막(252)은 약 10 내지 200Å 정도의 두께로 형성되며 상기 몰드막에 대하여 식각율이 낮은 질화물이나 금속 산화물로 형성된다.
상기 식각 저지막(252) 상에 몰드막(260)을 형성한다. 상기 몰드막(260)은 실리콘 산화물로 형성할 수 있다. 구체적으로, 상기 몰드막(260)은 TEOS, HDP-CVD 산화물, PSG, USG, BPSG 또는 SOG를 사용하여 형성할 수 있다. 상기 몰드막(260)은 상기한 물질들을 2층 이상 적층하여 형성할 수도 있다. 또한, 상기 물질들 중에서 식각율이 다소 차이가 나는 물질들을 2층 이상 적층시켜 상기 몰드막(260)을 형성함으로서, 후속 공정에서 형성되는 커패시터의 하부 전극의 측벽의 형상을 변경시킬 수 있다.
상기 몰드막(260)의 두께는 커패시터에 요구되는 커패시턴스에 따라 적절하게 조절 가능하다. 즉, 커패시터의 높이는 몰드막(260)의 두께에 의하여 주로 결정되므로, 요구되는 커패시턴스를 갖는 커패시터를 형성하기 위하여 몰드막(260)의 두께를 적절하게 조절할 수 있다.
이어서, 상기 몰드막(260) 및 식각저지막(252)을 부분적으로 식각함으로써, 상기 제3 콘택(250)을 노출시키는 개구(255)를 형성한다. 상기 개구(255)를 형성할 시에, 기판 전 영역에서 개구(255)저 면에 상기 식각저지막(252)이 조금도 남아있지 않도록 하기 위해서 상기 식각저지막(252)을 과도하게 식각한다. 때문에, 도시되지는 않았으나, 상기 식각 공정을 수행하고 나면 상기 제3 콘택(250) 상부면이 다소 식각될 수 있다.
도 10을 참조하며, 상기 개구(255) 측벽 및 저면과 상기 몰드막(260) 상부면에 하부 전극으로 제공되기 위한 하부 전극막(262)을 연속적으로 형성한다. 상기 하부 전극막(262)은 하부의 제3 콘택(250)과 서로 다른 재질의 물질로서 이루어진다. 상기 하부 전극막(262)은 금속 또는 금속을 포함하는 물질로 이루어질 수 있다. 구체적으로, 상기 하부 전극막(262)은 티타늄, 티타늄 질화물 또는 상기 티타늄, 티타늄 질화물이 적층된 다층막으로 이루어질 수 있다. 일 예로, 상기 하부 전 극막(262)은 티타늄/ 티타눔 질화막 구조를 가질 수 있다.
설명한 바와 같이, 상기 하부 전극막(262)을 폴리실리콘 물질을 사용하여 형성하지 않고 금속 또는 금속을 포함하는 물질로 형성하는 경우에는, 후속 공정에 의해 형성되는 하부 전극과 유전막의 계면에 공핍층이 형성되지 않기 때문에 커패시터의 커패시턴스를 증가시킬 수 있다.
상기 하부 전극막(262)은 높은 종횡비를 갖는 개구부의 내부 표면을 따라 형성되어야 하므로 스텝 커버러지 특성이 양호한 증착 방법에 의해 형성되어야 한다. 또한, 상기 하부 전극막(262)은 상기 개구부를 완전히 매립하지 않을 정도의 얇은 두께로 증착되어야 한다. 이를 만족시키기 위하여, 상기 하부 전극막(262)은 화학 기상 증착 방법, 싸이클릭 화학 기상 증착 방법 또는 원자층 적층 방법에 의해 형성할 수 있다.
도 11을 참조하면, 상기 개구를 매몰하면서 하부 전극막(262)을 덮는 실록산막(264)을 형성한다.
구체적으로 하기 구조식 1로 표기되는 실록산 폴리머 2 내지 7중량%, 유기 용매 93 내지 98중량%를 포함하는 실록산 폴리머 조성물을 스핀 코팅하여 예비 실록산막을 형성한다.
Figure 112007049813062-pat00013
----------------[구조식 1]
상기 카르복시산이 도입된 실록산 폴리머는 상기 구조식 1로 표기되고, 약 4000 내지 5000의 수평균 분자량을 가지면서 약 1.3 내지 1.8의 PDI(PolyDispersity Index) 값을 갖는다. 또한, 상기 구조식 1에서 R은 독립적으로 H, OH, CH3, C2H5, C3H7, C4H9 또는 C5H11이고, R'은 CH2, C2H4, C3H6, C4H8, C5H10 또는 C6H10이고, n은 4000 내지 5000의 수평균 분자량을 만족할 수 있는 양의 정수인 것이 바람직하다. 상기 카르복시산의 예로서는 CH3COOH, C2H5COOH, C3H7COOH, C4H9COOH 및 C5H11COOH 등을 들 수 있다. 특히, 상기 카르복시산이 도입된 실록산 폴리머는 4000 내지 5000의 분자량으로 정량화된 실록산 폴리머의 수산기에 염화카르복시산(염화아세트산)을 반응시켜 형성될 수 있다. 상기 카르복시산이 도입된 실록산 폴리머 및 이를 포함하는 실록산 폴리머 조성물에 대한 구체적인 설명은 상기 위에서 상세히 설명하였기 때문에 생략하기로 한다.
상기 구조식 1로 표기되는 실록산 폴리머를 포함하는 실록산 폴리머 조성물에 대한 구체적인 설명은 상기 위에서 상세히 설명하였기 때문에 생략하기로 한다.
이어서, 상기 예비 실록산막을 베이킹 처리하여 경화시킨다. 상기 베이킹 공 정은 약 90 내지 130℃의 온도에서 수행하고, 바람직하게는 95 내지 120℃의 온도에서 수행할 수 있다. 그 결과, 상기 예비 실록산막은 상기 실록산 폴리머를 포함하는 실록산막(264)으로 형성된다. 상기 실록산막(264)은 상기 개구를 매몰하면서 하부 전극막의 상면을 덮는 실리콘 산화막이다.
도 12를 참조하면, 상기 실록산막(264)의 상부를 수산화테트라메틸암모늄(tetra-methyl ammonium hydroxide) 용액으로 제거함으로서 상기 개구 내에 존재하는 실록산막 패턴(266)을 형성한다.
상기 수산화테트라메틸암모늄(tetra-methyl ammonium hydroxide) 용액을 이용한 식각 공정은 상기 몰드막 패턴 상에 위치하는 하부 전극막(262)이 노출될 때까지 상기 실록산막의 상부를 제거하는 공정이다. 그 결과 상기 실록산막은 상기 하부 전극막이 형성된 개구 내에 존재하는 실록산막 패턴(266)으로 형성된다.
도 13을 참조하면, 상기 몰드막(260) 상에 존재하는 하부 전극막(262)을 제거하여 하부 전극(272)을 형성한다.
구체적으로, 상기 실록산막 패턴(266)을 식각마스크로 이용하여 하부 전극막(262)을 상기 몰드막(260)의 표면이 노출될 때까지 식각한다. 그 결과, 상기 하부 전극막(262)은 상기 개구(255)들의 측벽에 면접하고, 실린더 형상을 갖는 하부 전극(270)으로 형성된다. 상기 공정을 수행하고 나면, 상기 하부 전극(270)의 실린더 내부에는 존재하는 실록산막 패턴(266)의 그 높이가 낮아지고, 상기 하부 전극(270)의 외측벽은 몰드막(260)으로 둘러싸여 있게 된다.
도 14를 참조하면, 불화수소산을 포함하는 식각 용액을 이용한 습식 식각 공 정을 수행하여 상기 몰드막(260)과 실록산막 패턴(266)을 동시에 제거한다. 상기 몰드막(260)과 실록산막 패턴(266)은 모두 실리콘 산화물을 포함하기 때문에 물, 불화수소산, 불화수소암모늄을 포함하는 LAL 용액을 이용한 습식 식각 공정에 의해 동시에 제거될 수 있다. 특히, 상기 LAL 용액은 상기 하부 전극의 부식 방지 및 산화물의 재 흡착을 방지할 수 있는 금속부식 방지제 및 계면 활성제를 더 포함할 수 있다.
도 15를 참조하면, 상기 하부 전극(270) 상에 균일한 두께를 갖는 유전막(280)을 형성한다. 상기 유전막(280)은 고유전율을 갖는 금속 산화물을 증착시켜 형성할 수 있다. 상기 금속 산화물의 예로서는 알루미늄 산화물 및 하프늄 산화물을 들 수 있다.
다음에, 상기 유전막(280) 상에 상부 전극(290)을 형성한다. 상기 상부 전극(290)은 금속 또는 금속을 포함하는 물질로 형성될 수 있다. 또는, 상기 상부 전극(290)은 금속 또는 금속을 포함하는 물질을 증착한 이 후에 폴리실리콘을 적층한 다층막으로 형성될 수 있다. 상기 공정을 통해, 디램 장치가 완성된다.
실록산막의 제거 특성 평가 1
기판 상에 하기 구조식 1-1의 카르복실기가 도입된 실록산 폴리머를 포함하는 실록산막을 약 1000Å의 두께로 형성한다. 이후, 2.8중량% 수산화테트라메틸암모늄(tetra-methyl ammonium hydroxide; TMAH) 용액을 상기 실록산막에 제공하여 상기 실록산막의 제거여부를 관찰하였다. 그 결과가 도 16의 그래프에 개시되어 있 다. 도 16은 본 발명의 일 실시예에 따른 TMAH 용액에 대한 실록산막의 제거여부를 나타내는 그래프이다.
도 16을 참조하면, 본 실시예의 실록산막은 상기 수산화테트라메틸암모늄 용액(2.8%)이 제공된 이후 약 10초 이후에 그래프가 양(+) 값으로 반전되는 것을 확인할 수 있었다. 즉, 상기 실록산막은 상기 수산화테트라메틸암모늄 용액에 의해 10초만에 모두 제거되는 특성을 갖는 것을 확인할 수 있었다. 이에 따라, 상기 실록산 폴리머 조성물로 형성된 실록산막은 커패시터 하부전극을 형성하는데 적용될 수 있음이 확인되었다.
Figure 112007049813062-pat00014
-----[구조식 1-1]
상기 구조식 1-1로 표기되는 실록산 폴리머는 약 4200 내지 4900의 수평균 분자량을 갖고 약 1.3 내지 1.8의 PDI(PolyDispersity Index) 값을 갖는다. 또한, 상기 구조식 1에서 R1, R2, R3, R4는 독립적으로 H, OH, CH3, C2H5, C3H7, C4H9 또는 C5H11이고, n은 4200 내지 4900의 수평균 분자량을 만족할 수 있는 양의 정수이다.
실록산막의 제거 특성 평가 2
약 1000Å의 깊이의 개구를 갖는 몰드막 패턴(실리콘 산화막 패턴) 및 상기 몰드막 패턴의 개구 내에 존재하는 실린더 형상의 하부 전극 및 하부 전극 내에 존재하며 상기 구조식 1의 카르복실기가 도입된 실록산 폴리머를 포함하는 버퍼막 패턴이 기판을 마련한다. 이후, 불화수소(HF)산, 불화암모늄(NH4F) 및 물을 포함하는 LAL 식각액을 이용하여 기판 상의 버퍼막 패턴과 몰드막 패턴을 동시에 제거하였다. 이후 상기 결과물의 상부를 이차전자현미경으로 관찰하여 잔류물 존재유무를 관찰하였다. 그 결과가 도 17의 사진에 개시되어 있다. 도 17은 본 발명의 일 실시예에 따른 LAL 식각액에 대한 실록산막 패턴의 제거특성을 나타내는 SEM 사진이다.
도 17을 참조하면, 상기 실록산 폴리머를 포함하는 실록산막 패턴과 몰드막 패턴은 불화수소(HF)산, 불화암모늄(NH4F) 및 물을 포함하는 LAL용액에 의해 동시에 제거될 수 있는 것을 확인 할 수 있었다. 또한, 상기 실록산막 패턴의 제거 이후에 기판 및 하부 전극의 표면에 실록산막 패턴의 식각 잔류물이 존재하지 않음을 확인할 수 있었다. 이에 따라, 상기 실록산 폴리머 조성물로 형성된 실록산막 패턴은 커패시터 하부전극을 형성하는데 적용될 수 있음이 확인되었다.
본 발명에 의하면, 실록산 폴리머조성물로 형성되는 실록산막은 약 4000 내지 5,000의 분자량으로 정량화되고, 상기 구조식 1로 표기되는 실록산 폴리머를 포함하고 있기 때문에 개구에 대하여 매몰특성이 우수할 뿐만 아니라 수산화테트라메틸암모늄 용액에 용해될 수 있는 특성을 갖는다. 이로 인해, 상기 실록산막을 수산화테트라메틸암모늄 용액을 이용한 단순 식각 공정에 의해 몰드막 패턴의 개구 내에 존재하는 실록산막 패턴으로 형성될 수 있다. 이후, 상기 실록산막 패턴은 상기 도전막 패턴의 형성 이후에 습식 식각공정을 수행하여 상기 몰드막 패턴과 함께 제거될 수 있다. 따라서, 상기 실록산 폴리머 조성물로 형성된 실록산막을 이용한 패턴 형성은 반도체 소자의 패턴 및 커패시터의 제조공정의 단순화 및 공정 효율을 극대화시킬 수 있다.
도 1 내지 도 6은 본 발명의 일 실시예에 따른 패턴 형성방법을 나타내는 단면도들이다.
도 7 내지 도 15는 본 발명의 일 실시예에 따른 커패시터의 제조 방법을 나타내는 단면도들이다.
도 16은 본 발명의 일 실시예에 따른 TMAH 용액에 대한 실록산막의 제거특성을 나타내는 그래프이다.
도 17은 본 발명의 일 실시예에 따른 버퍼막 패턴의 제거특성을 나타내는 SEM 사진이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판 102 : 절연막 패턴
104 : 개구 106 : 도전막
120 : 실록산막 125 : 실록산막 패턴

Claims (11)

  1. 하기 구조식 1로 표기되고, 카르복시산이 도입된 실록산 폴리머 2 내지 7중량% 및 유기 용매 93 내지 98중량%를 포함하는 실록산 폴리머 조성물.
    Figure 112007049813062-pat00015
    ----------------[구조식 1]
    (상기 구조식 1에서 상기 R1, R2, R3, R4는 독립적으로 H, OH, CH3, C2H5, C3H7, C4H9 또는 C5H11이고, 상기 R'은 CH2, C2H4, C3H6, C4H8, C5H10 또는 C6H10이고, n은 4000 내지 5000의 수평균 분자량을 만족할 수 있는 양의 정수이다.)
  2. 제 1항에 있어서, 상기 카르복시산이 도입된 실록산 폴리머는 하기 구조식 2로 표기되고, 4000 내지 5000의 분자량으로 정량화된 실리콘 폴리머의 수산기에 염화카르복시산(R'ClCOOH)을 반응시켜 형성하는 것을 특징으로 하는 실록산 폴리머 조성물.
    Figure 112007049813062-pat00016
    --------------[구조식 2]
    (상기 구조식 2에서 상기 R1, R2, R3, R4는 독립적으로 H, OH, CH3, C2H5, C3H7, C4H9 또는 C5H11이고, 상기 n은 4000 내지 5000의 수평균 분자량을 만족할 수 있는 양의 정수이다. 상기 염화 카르복시산에서 상기 R'은 CH2, C2H4, C3H6, C4H8, C5H10 또는 C6H10이다.)
  3. 제 2항에 있어서, 상기 정량화된 실록산 폴리머는 하기 구조식 2-1로 표기되는 실리콘 화합물이 교차 결합하여 형성된 실록산 폴리머를 4000 내지 5000의 분자량을 갖는 실록산 폴리머의 끓은 점을 이용한 분별증류 공정을 수행함으로서 형성하는 것을 특징으로 하는 실록산 폴리머 조성물.
    Figure 112012064534010-pat00017
    --------------[구조식 2-1]
    (상기 RO는 각각 탄소수 1 내지 5의 알콕시기 또는 수산기이다.)
  4. 제 1항에 있어서, 상기 카르복실산이 도입된 실록산 폴리머는 4000 내지 5000의 중량평균 분자량을 갖는 정량화된 실록산 폴리머를 포함하고, 1.3 내지 1.8의 PDI(PolyDispersity Index) 값을 갖는 것을 특징으로 하는 실록산 폴리머 조성물.
  5. 제 1항에 있어서, 상기 유기 용매는 메탄올(methanol), 에탄올(ethanol), 부탄올(butanol), 프로판올(propanol), 이소프로필알콜(isopropyl alcohol), n-부탄올(n-butanol), 1-메톡시-2-프로판올(1-methoxy-2-propanol), 메톡시 프로필아세테이트(Methoxypropylacetate), 프로필렌 글리콜 모노메틸에테르 아세테이트(Propylene glycol monomethyl ether acetate), 프로필렌 글리콜 모노메틸 에테르(Propylene Glycol Monomethyl Ether) 이소부틸알콜(isobutyl alcohol)및 t-부틸알콜(t-butyl alcohol)로 이루어진 군에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 실록산 폴리머 조성물.
  6. 도전성 구조물이 형성된 기판 상에 도전성 구조물을 노출시키는 개구를 갖는 몰드막 패턴을 형성하는 단계;
    상기 개구가 형성된 몰드막 패턴 상에 도전막을 연속적으로 형성하는 단계;
    상기 몰드막 패턴의 개구를 매몰하면서 상기 도전막 상에 하기 구조식 1로 표기되며 카르복시산이 도입된 실록산 폴리머를 포함하는 실록산막을 형성하는 단계;
    상기 실록산막의 상부를 수산화테트라메틸암모늄(tetra-methyl ammonium hydroxide) 용액으로 제거함으로서 상기 개구 내에 존재하는 실록산막 패턴을 형성하는 단계;
    상기 몰드막 패턴 상의 도전막을 제거하여 하부 전극을 형성하는 단계;
    상기 몰드막 패턴과 상기 실록산막 패턴을 불화수소산을 포함하는 식각액을 이용하여 동시에 제거하는 단계;
    상기 기판의 표면 및 하부 전극의 측벽에 유전막을 연속적으로 형성하는 단계; 및
    상기 유전막 상에 상부 전극을 형성하는 단계를 포함하는 반도체 소자의 커패시터 제조방법.
    Figure 112007049813062-pat00018
    ----------------[구조식 1]
    (상기 구조식 1에서 상기 R1, R2, R3, R4는 독립적으로 H, OH, CH3, C2H5, C3H7, C4H9 또는 C5H11이고, 상기 R'은 CH2, C2H4, C3H6, C4H8, C5H10 또는 C6H10이고, n은 4000 내지 5000의 수평균 분자량을 만족할 수 있는 양의 정수이다.)
  7. 제 6항에 있어서, 상기 실록산막은
    상기 기판 상에 카르복시산이 도입된 실록산 폴리머 2 내지 7중량% 및 유기 용매 93 내지 98중량%를 포함하는 실록산 폴리머 조성물을 스핀 코팅하여 상기 개구를 매몰하면서, 상기 도전막을 덮는 예비 실록산막을 형성하는 단계; 및
    상기 예비 실록산막을 90 내지 120℃에서 경화시키는 공정 수행하여 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  8. 제 6항에 있어서, 상기 카르복시산이 도입된 실록산 폴리머는 하기 구조식 2로 표기되고, 4000 내지 5000의 분자량으로 정량화된 실리콘 폴리머의 수산기에 염화카르복시산(R'ClCOOH)을 반응시켜 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
    Figure 112007049813062-pat00019
    --------------[구조식 2]
    (상기 구조식 2에서 상기 R1, R2, R3, R4는 독립적으로 H, OH, CH3, C2H5, C3H7, C4H9 또는 C5H11이고, 상기 n은 4000 내지 5000의 수평균 분자량을 만족할 수 있는 양의 정수이다. 상기 염화 카르복시산에서 상기 R'은 CH2, C2H4, C3H6, C4H8, C5H10 또는 C6H10이다.),
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제 6항에 있어서, 상기 카르복실산이 도입된 실록산 폴리머는 4000 내지 5000의 중량평균 분자량을 갖는 정량화된 실록산 폴리머를 포함하고, 1.3 내지 1.8의 PDI(PolyDispersity Index) 값을 갖는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  10. 제 6항에 있어서, 상기 카르복실산이 도입된 실록산 폴리머는 하기 구조식 1-1로 표기되는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
    Figure 112007049813062-pat00020
    --------------[구조식 1-1]
    (상기 n은 4000 내지 5000의 수평균 분자량을 만족할 수 있는 양의 정수이다.)
  11. 제 6항에 있어서, 상기 식각액은 불화수소(HF)산, 불화암모늄(NH4F) 및 물을 포함하는 것을 LAL 식각액인 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
KR1020070068625A 2007-07-09 2007-07-09 실록산 폴리머 조성물 및 이를 이용한 커패시터 제조 방법 KR101260945B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070068625A KR101260945B1 (ko) 2007-07-09 2007-07-09 실록산 폴리머 조성물 및 이를 이용한 커패시터 제조 방법
US12/216,682 US7776730B2 (en) 2007-07-09 2008-07-09 Siloxane polymer composition, method of forming a pattern using the same, and method of manufacturing a semiconductor using the same
US12/856,359 US8450444B2 (en) 2007-07-09 2010-08-13 Siloxane polymer composition

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070068625A KR101260945B1 (ko) 2007-07-09 2007-07-09 실록산 폴리머 조성물 및 이를 이용한 커패시터 제조 방법

Publications (2)

Publication Number Publication Date
KR20090005521A KR20090005521A (ko) 2009-01-14
KR101260945B1 true KR101260945B1 (ko) 2013-05-06

Family

ID=40253495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070068625A KR101260945B1 (ko) 2007-07-09 2007-07-09 실록산 폴리머 조성물 및 이를 이용한 커패시터 제조 방법

Country Status (2)

Country Link
US (2) US7776730B2 (ko)
KR (1) KR101260945B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101776284B1 (ko) * 2011-03-03 2017-09-20 삼성전자주식회사 반도체 기억 소자의 제조 방법
KR102152909B1 (ko) 2013-12-31 2020-09-07 세메스 주식회사 기판처리방법
KR102262112B1 (ko) 2014-05-26 2021-06-10 세메스 주식회사 기판처리장치 및 방법
KR102406971B1 (ko) 2015-12-24 2022-06-10 삼성전자주식회사 커패시터를 포함하는 반도체 장치 및 이의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840782B1 (ko) 2007-01-16 2008-06-23 삼성전자주식회사 실록산 폴리머 조성물 및 이를 이용한 커패시터 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261769A (ja) 1997-03-19 1998-09-29 Sony Corp 記憶ノードの形成方法
KR100452670B1 (ko) * 1997-08-06 2005-10-11 신에쓰 가가꾸 고교 가부시끼가이샤 고분자실리콘화합물,레지스트재료및패턴형성방법
KR100312178B1 (ko) * 1999-10-06 2001-11-03 서경배 신규한 아미노산 실리콘 폴리머들, 그의 제조방법, 아미노산 실리콘 폴리머로 표면개질된 화장료용 분체 및 이를 함유하는 색조화장료 조성물
KR100682192B1 (ko) 2000-06-23 2007-02-12 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
DE10227338B4 (de) * 2002-06-19 2006-05-24 Byk-Chemie Gmbh Verwendung von Polyacrylat-modifizierten Polysiloxanen als Verlaufmittel in Beschichtungsmitteln
KR20040001227A (ko) 2002-06-27 2004-01-07 주식회사 하이닉스반도체 캐패시터 형성 방법
KR20040046704A (ko) 2002-11-28 2004-06-05 주식회사 하이닉스반도체 캐패시터의 스토리지노드 전극 형성 방법
KR100464654B1 (ko) 2003-01-13 2005-01-03 주식회사 하이닉스반도체 반도체소자의 콘택홀 형성방법
US20080260956A1 (en) * 2004-12-21 2008-10-23 Haruaki Sakurai Film, Silica Film and Method of Forming the Same, Composition for Forming Silica Film, and Electronic Part
JP4775561B2 (ja) * 2005-04-01 2011-09-21 信越化学工業株式会社 シルセスキオキサン系化合物混合物、その製造方法及びそれを用いたレジスト組成物並びにパターン形成方法
KR20070013078A (ko) 2005-07-25 2007-01-30 주식회사 하이닉스반도체 캐패시터의 제조 방법
US20090278178A1 (en) * 2006-12-12 2009-11-12 Nec Corporation Semiconductor device and method for fabricating the same
KR100839360B1 (ko) 2006-12-18 2008-06-19 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 커패시터 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840782B1 (ko) 2007-01-16 2008-06-23 삼성전자주식회사 실록산 폴리머 조성물 및 이를 이용한 커패시터 제조 방법

Also Published As

Publication number Publication date
US7776730B2 (en) 2010-08-17
KR20090005521A (ko) 2009-01-14
US20090017592A1 (en) 2009-01-15
US8450444B2 (en) 2013-05-28
US20100305266A1 (en) 2010-12-02

Similar Documents

Publication Publication Date Title
KR100840782B1 (ko) 실록산 폴리머 조성물 및 이를 이용한 커패시터 제조 방법
US7429637B2 (en) Compositions including perhydro-polysilazane used in a semiconductor manufacturing process and methods of manufacturing semiconductor devices using the same
US20100173470A1 (en) Methods of forming a silicon oxide layer and methods of forming an isolation layer
KR100659391B1 (ko) 공중합체, 버퍼막용 고분자 수지 조성물, 이를 이용한 패턴형성 방법 및 이를 이용한 커패시터 제조 방법
US8241987B2 (en) Methods of forming capacitors
CN1606138A (zh) 能防止湿式清洁过程导致之损坏的半导体装置的制造方法
KR100839360B1 (ko) 패턴 형성 방법 및 이를 이용한 커패시터 제조 방법
KR100571658B1 (ko) 반도체소자 제조 방법
JP2005120373A (ja) 高いエッチング選択比を有するエッチング組成物、その製造方法、これを用いた酸化膜の選択的エッチング方法、及び半導体装置の製造方法
KR101260945B1 (ko) 실록산 폴리머 조성물 및 이를 이용한 커패시터 제조 방법
KR100870746B1 (ko) 패턴 형성 방법 및 이를 이용한 커패시터 제조 방법
KR100685734B1 (ko) 다공성 스핀 온 글래스 조성물, 이의 제조 방법 및 이를이용한 다공성 실리콘 산화막 제조 방법
KR100839357B1 (ko) 패턴 형성 방법 및 커패시터 제조 방법
US7112530B2 (en) Method of forming contact hole
KR100919676B1 (ko) 반도체 소자의 캐패시터 형성방법
JP3077752B2 (ja) 半導体装置の製造方法
US20090012221A1 (en) Compositions including perhydro-polysilazane used in a semiconductor manufacturing process
KR20010058980A (ko) 반도체 소자의 캐패시터 제조 방법
CN117219624A (zh) 深沟槽电容器的形成方法
KR100599441B1 (ko) 인듐주석산화물을 플레이트로 사용하는 캐패시터 및 그제조 방법
KR20150124160A (ko) 다공성 유전막 형성용 조성물 제조 방법 및 이를 이용한 다공성 유전막 제조 방법
KR100384790B1 (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee