KR100599441B1 - 인듐주석산화물을 플레이트로 사용하는 캐패시터 및 그제조 방법 - Google Patents

인듐주석산화물을 플레이트로 사용하는 캐패시터 및 그제조 방법 Download PDF

Info

Publication number
KR100599441B1
KR100599441B1 KR1020040087457A KR20040087457A KR100599441B1 KR 100599441 B1 KR100599441 B1 KR 100599441B1 KR 1020040087457 A KR1020040087457 A KR 1020040087457A KR 20040087457 A KR20040087457 A KR 20040087457A KR 100599441 B1 KR100599441 B1 KR 100599441B1
Authority
KR
South Korea
Prior art keywords
film
capacitor
plate
oxide
storage node
Prior art date
Application number
KR1020040087457A
Other languages
English (en)
Other versions
KR20060038236A (ko
Inventor
김명진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040087457A priority Critical patent/KR100599441B1/ko
Publication of KR20060038236A publication Critical patent/KR20060038236A/ko
Application granted granted Critical
Publication of KR100599441B1 publication Critical patent/KR100599441B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 제조공정을 단순화시키면서도 신뢰성을 확보할 수 있는 캐패시터 및 그 제조 방법을 제공하기 위한 것으로, 본 발명의 캐패시터의 제조 방법은 스토리지노드를 형성하는 단계, 상기 스토리지노드 상에 산화막과 질화막의 순서로 적층하여 유전막을 형성하는 단계, 및 상기 유전막 상에 플레이트로 사용될 인듐주석산화물을 인시튜로 형성하는 단계를 포함하고, 상술한 본 발명은 유전막 위에 형성되는 플레이트 물질로 산화막이 포함되는 인듐주석산화물을 적용하므로써 유전막 공정과 플레이트 공정을 단순화시킬 수 있는 효과가 있으며, 또한, 인듐주석산화물 적용으로 인해 유전막과 플레이트 계면에 불순물막이 형성되는 방지하므로써 캐패시터의 신뢰성을 향상시킬 수 있는 효과가 있다.
캐패시터, 인듐주석산화물, ITO, 신뢰성, ONO

Description

인듐주석산화물을 플레이트로 사용하는 캐패시터 및 그 제조 방법{CAPACITOR WITH PLATE BY ITO AND METHOD FOR FABRICATING THE SAME}
도 1은 종래기술에 따른 DRAM의 셀 구조를 도시한 도면,
도 2는 본 발명의 실시예에 따른 캐패시터의 구조를 도면,
도 3a 내지 도 3e는 본 발명의 실시예에 따른 DRAM 셀의 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 스토리지노드
22 ; 유전막(ON)
23 : 플레이트(ITO)
본 발명은 반도체 제조 기술에 관한 것으로, 특히 캐패시터 및 그 제조 방법 에 관한 것이다.
일반적으로, DRAM의 최소 선폭이 감소하고 집적도가 증가하면서 캐패시터가 형성되는 면적도 점차 좁아져 가고 있다. 이렇듯 캐패시터가 형성되는 면적이 좁아지더라도 셀내 캐패시터는 셀당 최소한 요구하는 대략 25fF 이상의 캐패시턴스를 확보하여야 한다. 이와 같이 좁은 면적 상에 높은 캐패시턴스를 가지는 캐패시터를 형성하기 위해, 실리콘산화막(ε=3.8), 질화막(ε=7)을 대체하여 Ta2O5, Al2 O3 또는 HfO2와 같은 높은 유전율을 가지는 물질을 유전체막으로 이용하는 방법, 스토리지노드를 실린더(cylinder)형, 콘케이브(concave)형 등으로 입체화하거나 스토리지노드표면에 MPS(Meta stable-Poly Silicon)를 성장시켜 스토리지노드의 유효 표면적을 1.7∼2배 정도 증가시키는 방법, 상부전극을 금속막으로 형성하는 방법(Metal Insulator Silicon), 하부전극과 상부전극을 모두 금속막으로 형성하는 방법(Metal Insulator Metal) 등이 제안되었다.
도 1은 종래기술에 따른 DRAM의 셀 구조를 도시한 도면이다.
도 1을 참조하면, 반도체 기판(11)에 소자분리막(12)이 형성되고, 반도체 기판(11)의 전면에 제1절연막(13)이 형성되며, 제1절연막(13)을 관통하여 반도체 기판(11)의 활성영역에 랜딩플러그콘택(14)이 연결된다.
그리고, 랜딩플러그콘택(14)을 포함한 전면에 제2절연막(15)이 형성되고, 제2절연막(15)을 관통하여 랜딩플러그콘택(14)에 스토리지노드콘택(16)이 연결된다. 도시되지 않았지만, 제2절연막(15) 형성전에 비트라인이 형성될 것이다.
그리고, 스토리지노드콘택(16) 상부에 실린더 구조를 갖는 스토리지노드(17)가 형성되고, 스토리지노드(17) 상에 유전막(18)과 플레이트(19)가 적층된다.
도 1과 같은 DRAM 셀에서, 캐패시터의 스토리지노드(17)는 폴리실리콘막 또는 금속막으로 형성하고, 유전막(18)은 NO, ONO, Ta2O5 또는 Al2O3 로 형성하고, 플레이트(19)는 TiN 또는 TiN과 폴리실리콘막의 적층으로 형성한다.
위와 같은 종래기술에서, 유전막(18)이 ONO(Oxide-Nitride-Oxide)를 사용하는 경우에는 플레이트(19)로 폴리실리콘막을 사용하고, 유전막(18)이 Ta2O5가 사용되는 경우에는 플레이트(19)로 TiN을 사용한다.
그러나, 플레이트(19)로 폴리실리콘막을 사용하는 경우는 유전막(18)인 ONO 공정시, 질화막 증착과 산화막 증착 진행후 플레이트 증착을 각각 진행하기 때문에 3번의 공정이 필요하여 공정이 매우 복잡해지는 문제가 있다.
또한, 플레이트(19)로 TiN을 사용하는 경우에는 캐패시터의 신뢰성을 향상시키기 위해 Ta2O5와 TiN 증착 전후에 여러 가지 가스 분위기의 열처리 공정이 반드시 수반되어야 하므로 공정 단계가 많아지는 단점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 제조공정을 단순화시키면서도 신뢰성을 확보할 수 있는 캐패시터 및 그 제조 방법을 제공하는데 목적이 있다.
삭제
그리고, 본 발명의 캐패시터의 제조 방법은 스토리지노드를 형성하는 단계, 상기 스토리지노드 상에 산화막과 질화막의 순서로 적층하여 유전막을 형성하는 단계, 및 상기 유전막 상에 플레이트로 사용될 인듐주석산화물을 인시튜로 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
후술하는 실시예에서는 캐패시터의 플레이트 물질로 주석(Tin)이 함유된 인듐주석산화물(Indium Tin Oxide; ITO)을 사용하고자 한다. 이때, 인듐주석산화물(ITO)은 투명 또는 백색의 전도성 재료이다.
도 2는 본 발명의 실시예에 따른 캐패시터의 구조를 도시한 도면이다.
도 2에 도시된 바와 같이, 본 발명의 캐패시터는 스토리지노드(21), 유전막(22) 및 플레이트(23)로 구성되는데, 이때 플레이트(23)는 인듐주석산화물(ITO)로 형성한 것이다.
여기서, 스토리지노드(21)는 폴리실리콘막, TiN, Pt, Ru 또는 Ir 중에서 선택되고, 유전막(22)은 산화막(22a)과 질화막(22b)(Nitride/oxide)의 순서로 적층된 것이며, 스토리지노드(21)는 3차원 구조(콘케이브, 실린더)일 수 있다.
도 2에서, 플레이트(23)로 사용된 인듐주석산화물(ITO)은 전도성을 가져 플레이트(23) 역할을 하면서 막 내에 산소가 포함되어 있는 물질로서, ONO 구조의 유전막(22)의 최상부층인 산화막 역할을 수행한다. 즉, 유전막(22)을 ONO 구조로 형성할 때, 플레이트(23) 증착시 인듐주석산화물(ITO)이 산화막을 포함하고 있으므로 ONO의 마지막 산화막 공정과 플레이트 공정을 별도로 진행하지 않아도 된다.
상기한 인듐주석산화물(ITO)의 제조방법은 물리적방법인 진공증착, 전자빔 증착, 스퍼터링 증착방법과, 화학적방법인 졸겔(sol-gel)법, 염화물 등의 열분해를 이용한 방법, MOD(Metal-Organic Decomposition) 등이 사용되고 있다. 화학적 방법들은 원료준비 단계에서부터 분자단위에 이르는 혼합이 이루어져 복잡한 조성의 성분도 제조가 가능하고 박막의 조성을 쉽게 조절할 수 있으며, 용액의 농도, 점도, 표면장력 등을 조절이 쉬워 박막 제조방법도 딥핑(dipping), 스피닝(spinning), 스프레이(spraying) 등으로 CVD나 PVD에서는 적용하기 힘든 대용적이나 복잡한 형상의 기판에도 가능하다는 이점이 있다. 또한 장치와 공정이 간단하고 제조비용도 상대적으로 저렴하다는 장점이 있다. 또 같은 습식법 중 졸겔(sol-gel)법은 금속알콕사이드의 수화반응을 이용하므로 원료비가 비싸고, 원료용액이 수분에 민감하기 때문에 조절된 분위기가 필요한 반면 MOD(Metal-Organic Decomposition)법은 소수성 용매를 사용하기 때문에 수분에 대한 안정성이 뛰어나며, 코팅 후 건조과정에서도 용매가 모두 증발한 후 중합반응이 발생하기 때문에 박막의 수축이 기판과 평행하게 일어남으로서 균열이 없는 박막을 얻을 수 있다.
도 2에서는 유전막이 ONO 구조를 갖는 경우에 대해 설명하였으나, 유전막이 Ta2O5인 경우, 플레이트로 인듐주석산화물(ITO)을 형성하면 여러가지 가스 분위기의 열처리 공정을 생략할 수 있다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 DRAM 셀의 제조 방법을 도시한 공정 단면도로서, 실린더 구조를 갖는 캐패시터를 포함하는 셀의 제조 방법에 관한 것이다. 본 발명은 콘케이브, 실린더 또는 스택(Stack) 구조의 캐패시터에 모두 적용 가능하다.
도 3a에 도시된 바와 같이, 반도체기판(31)에 소자간 분리를 위한 소자분리막(32)을 형성하여 활성영역을 정의하고, 반도체기판(31)의 활성영역 상에 제1절연막(33)을 형성한 후 제1절연막(33)을 관통하는 랜딩플러그 콘택(34)을 형성한다.
도시되지 않았지만, 제1절연막(33) 형성전에는 공지된 바와 같이, 게이트산화막과 워드라인, 그리고, 이온주입에 의한 소스/드레인영역이 형성될 것이다.
다음으로, 랜딩플러그콘택(34)이 형성된 반도체기판(31) 상부에 제2절연막(35)을 증착 및 평탄화한 후, 제2절연막(35)을 식각하여 랜딩플러그콘택 상부를 개방시키는 스토리지노드콘택홀을 형성한다. 이어서, 이 스토리지노드콘택홀에 스토리지노드콘택(36)을 매립시킨다.
상기한 스토리지노드콘택(36)은 폴리실리콘플러그(polysilicon-plug), 티타늄실리사이드(TiSi2) 및 티타늄나이트라이드(TiN)의 순서로 적층된 구조물로서, 먼저 스토리지노드콘택홀에 폴리실리콘막을 채운후 리세스시키고, 그 위에 티타늄실리사이드를 증착하고, 티타늄실리사이드 상에 스토리지노드콘택홀을 채울때까지 티타늄나이트라이드를 증착한 후 CMP하여 형성한다. 여기서, 티타늄실리사이드는 오믹층(ohmic layer) 역할을 하고, 티타늄나이트라이드는 폴리실리콘플러그와 하부전극간 상호확산을 방지하는 배리어막이다.
도 3b에 도시된 바와 같이, 스토리지노드콘택(36)을 포함한 제2절연막(35) 상에 식각스톱층(37)을 증착한다. 이때, 식각스톱층(37)은 후속 콘케이브 형성을 위한 식각공정시 과도식각타겟에 의해 스토리지노드콘택(36) 주변의 제2절연막(35)이 손상되는 것을 방지하기 위한 것으로, Si3N4, SiON, Al2O3 또는 TiO2 중에서 선택되며, 물리기상증착법(PVD), 화학기상증착법(CVD) 또는 원자층증착법(ALD)을 이용하여 100Å∼1000Å 두께로 증착한다.
다음으로, 식각스톱층(37) 상에 캐패시터산화막(Capacitor oxide, 38)을 증착한다. 이때, 캐패시터산화막(38)은 3차원 구조의 캐패시터를 형성하기 위한 홀(Hole)을 제공하는 절연막으로서, HDP(High Density Plasma oxide), BPSG(Boro Phopho Silicate Glass), PSG(Phospho Silicate Glass), MTO(Middle Temperature Oxide), HTO(High Temperature Oxide) 및 TEOS(Tetra Ethyl Ortho Silicate oxide)로 이루어진 실리콘산화막 그룹 중에서 선택된다.
다음으로, 캐패시터산화막(38)과 식각스톱층(37)을 선택적으로 순차 식각하여 홀(39)를 형성한다. 이때, 홀(39)를 형성하기 위한 식각공정은 식각스톱층(37)에서 정지할 때까지 캐패시터산화막(38)을 먼저 식각한 후, 식각스톱층(37)을 식각하여 스토리지노드콘택(35) 상부를 개방시킨다.
도 3c에 도시된 바와 같이, 홀(39)의 내벽에 3차원 구조를 갖는 스토리지노드(40)를 형성하는 스토리지노드분리(Storage node isolation) 공정을 진행한다. 이때, 스토리지노드(40)는 불순물이 도핑된 폴리실리콘 또는 금속막(TiN, Ru, Pt, Ir)을 형성한 후, 캐패시터산화막(38) 상부의 폴리실리콘 또는 금속막을 화학적기계적연마 또는 에치백으로 제거하여 형성한다. 여기서, 폴리실리콘 또는 금속막을 제거할 때 연마재나 식각된 입자 등의 불순물이 스토리지노드(40) 내부에 부착되는 등의 우려가 있으므로, 단차피복성이 좋은 예컨대, 감광막으로 콘케이브 내부를 모두 채운 후에, 캐패시터산화막(38)이 노출될 때까지 연마 또는 에치백을 수행하고, 콘케이브 내부의 감광막을 애싱(ashing)하여 제거하는 것이 좋다.
도 3d에 도시된 바와 같이, 스토리지노드(40) 외측의 캐패시터산화막(38)을 습식딥아웃공정을 통해 모두 제거한다. 이때, 습식딥아웃공정은 불산(HF) 용액을 이용한다.
다음으로, 스토리지노드(40) 상에 유전막(41)을 증착하는데, 이때 유전막(41)은 산화막과 질화막의 적층 또는 Ta2O5로 형성한다.
이때, 유전막(41)이 ONO 구조를 갖는 것이나, 후속 플레이트로 인듐주석산화 물(ITO)을 도입함에 따라 ONO의 최상부층인 산화막의 증착공정을 진행하지 않아도 된다. 이는, 후속 플레이트로 사용될 인듐주석산화물(ITO) 형성시 산화막을 인시튜로 증착하는 효과를 얻기 때문이다.
도 3e에 도시된 바와 같이, 유전막(41) 상에 플레이트(42)가 될 인듐주석산화물(ITO)을 인시튜(Insitu)로 형성한다.
상기한 인듐주석산화물(ITO)은 잘 알려진 것처럼 전도성 물질로서 플레이트 역할을 충분히 수행하고, 더불어 막이 산화막 성질을 가지므로 유전막(41)으로 사용된 산화막과 질화막의 적층 위에 곧바로 인듐주석산화물(ITO)을 형성하면 공정 단계가 감소한다.
이와 같이, 유전막(41)으로 사용된 질화막 위에 플레이트(42)로 사용되는 인듐주석산화물(ITO)을 형성하면, 즉 인듐주석산화물 형성시 유전막(41)으로 사용되는 산화막을 인시튜로 증착하는 효과가 발생되므로 유전막(41)과 플레이트(42) 계면에 불순물막이 생성되는 것을 방지한다.
더불어, 인듐주석산화물(ITO)이 갖는 넓은 대면적, 균일도 및 표면특성을 이용하기 때문에 200mm 웨이퍼 공정뿐만 아니라 300mm 웨이퍼 공정에서도 적용가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 유전막 위에 형성되는 플레이트 물질로 산화막이 포함되는 인듐주석산화물을 적용하므로써 유전막 공정과 플레이트 공정을 단순화시킬 수 있는 효과가 있다.
또한, 인듐주석산화물 적용으로 인해 유전막과 플레이트 계면에 불순물막이 형성되는 방지하므로써 캐패시터의 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (8)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 스토리지노드를 형성하는 단계;
    상기 스토리지노드 상에 산화막과 질화막의 순서로 적층하여 유전막을 형성하는 단계; 및
    상기 유전막 상에 플레이트로 사용될 인듐주석산화물을 인시튜로 형성하는 단계
    를 포함하는 캐패시터의 제조 방법.
  6. 삭제
  7. 제5항에 있어서,
    상기 인듐주석산화물은,
    진공증착, 전자빔 증착, 스퍼터링 증착, 졸겔법, 열분해 또는 MOD을 이용하여 형성하는 것을 특징으로 하는 캐패시터의 제조 방법.
  8. 삭제
KR1020040087457A 2004-10-29 2004-10-29 인듐주석산화물을 플레이트로 사용하는 캐패시터 및 그제조 방법 KR100599441B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040087457A KR100599441B1 (ko) 2004-10-29 2004-10-29 인듐주석산화물을 플레이트로 사용하는 캐패시터 및 그제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040087457A KR100599441B1 (ko) 2004-10-29 2004-10-29 인듐주석산화물을 플레이트로 사용하는 캐패시터 및 그제조 방법

Publications (2)

Publication Number Publication Date
KR20060038236A KR20060038236A (ko) 2006-05-03
KR100599441B1 true KR100599441B1 (ko) 2006-07-12

Family

ID=37145865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040087457A KR100599441B1 (ko) 2004-10-29 2004-10-29 인듐주석산화물을 플레이트로 사용하는 캐패시터 및 그제조 방법

Country Status (1)

Country Link
KR (1) KR100599441B1 (ko)

Also Published As

Publication number Publication date
KR20060038236A (ko) 2006-05-03

Similar Documents

Publication Publication Date Title
US7682924B2 (en) Methods of forming a plurality of capacitors
KR0170308B1 (ko) 강유전체 캐패시터의 제조방법
KR100189982B1 (ko) 고유전체 캐패시터의 제조방법
US7273781B2 (en) Method of forming a capacitor in a semiconductor device without wet etchant damage to the capacitor parts
US6762110B1 (en) Method of manufacturing semiconductor device having capacitor
KR100413606B1 (ko) 캐패시터의 제조 방법
KR100505397B1 (ko) 반도체메모리소자의캐패시터제조방법
KR20020031283A (ko) 반도체집적회로장치 및 그 제조방법
KR100599441B1 (ko) 인듐주석산화물을 플레이트로 사용하는 캐패시터 및 그제조 방법
KR100826978B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100677769B1 (ko) 캐패시터 및 그 제조 방법
KR100722997B1 (ko) 반도체 장치의 캐패시터 제조 방법
KR100886626B1 (ko) 반도체 장치의 캐패시터 제조방법
KR100461506B1 (ko) 박막 식각 방법 및 이를 이용한 반도체 소자의 트랜지스터및 캐패시터 제조 방법
KR100476380B1 (ko) 반도체 장치의 실린더형 캐패시터 제조방법
KR100582404B1 (ko) 반도체 장치의 캐패시터 제조방법
KR20010057385A (ko) 캐패시터 및 그의 제조 방법
KR100701688B1 (ko) 반도체소자의 캐패시터 제조방법
KR100628377B1 (ko) 캐패시터 제조 방법
KR20040059970A (ko) 반도체장치의 캐패시터 제조방법
KR100716644B1 (ko) 반도체 소자의 엠아이엠 캐패시터 제조방법
KR100622610B1 (ko) 반도체소자의 캐패시터 및 그의 제조 방법
KR20010106710A (ko) 캐패시터의 제조 방법
KR20010001450A (ko) 반도체소자의 저장전극 형성방법
KR20010106713A (ko) 캐패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee