KR100839357B1 - 패턴 형성 방법 및 커패시터 제조 방법 - Google Patents

패턴 형성 방법 및 커패시터 제조 방법 Download PDF

Info

Publication number
KR100839357B1
KR100839357B1 KR1020060117680A KR20060117680A KR100839357B1 KR 100839357 B1 KR100839357 B1 KR 100839357B1 KR 1020060117680 A KR1020060117680 A KR 1020060117680A KR 20060117680 A KR20060117680 A KR 20060117680A KR 100839357 B1 KR100839357 B1 KR 100839357B1
Authority
KR
South Korea
Prior art keywords
pattern
film
water
forming
buffer layer
Prior art date
Application number
KR1020060117680A
Other languages
English (en)
Other versions
KR20080047795A (ko
Inventor
김경미
김재호
김영호
김명선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060117680A priority Critical patent/KR100839357B1/ko
Priority to US11/945,934 priority patent/US8053308B2/en
Publication of KR20080047795A publication Critical patent/KR20080047795A/ko
Application granted granted Critical
Publication of KR100839357B1 publication Critical patent/KR100839357B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

실린더 형상의 패턴 형성방법 및 이를 이용한 커패시터의 제조방법이 개시되어 있다. 상기 방법에 따르면, 개구를 갖는 몰드막이 형성된 기판을 마련한 후 상기 구의 내벽 및 상기 몰드막 상에 균일한 두께를 갖는 도전막을 형성한다. 도전막이 형성된 개구에 매몰되고, N-비닐-2-피롤리돈 반복단위 및 아크릴레이트 반복단위를 포함하는 수용성 공중합체가 가교 결합되어 경화된 불용성의 버퍼막 패턴을 형성한다. 상기 버퍼막 패턴에 노출된 상기 도전막을 식각한다. 그 결과 반도체 소자의 도전막 패턴이 형성된다. 상술한 패턴 형성방법은 반도체 소자의 패턴 및 커패시터를 형성하는 공정의 축소 및 공정 효율을 극대화시킬 수 있다.

Description

패턴 형성 방법 및 커패시터 제조 방법{METHOD OF FORMING A PATTERN AND METHOD OF MANUFACTURING A CAPACITOR}
도 1 내지 도 6은 본 발명의 일 실시예에 따른 패턴 형성방법을 나타내는 단면도들이다.
도 7 내지 도 15는 본 발명의 일 실시예에 따른 커패시터의 제조 방법을 나타내는 단면도들이다.
도 16은 본 발명의 일 실시예에 따른 공중합체의 온도변화에 따른 열 분석 그래프이다.
도 17은 본 발명의 일 실시예에 따른 열 처리된 공중합체의 열 분해도를 나타내는 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판 102 : 절연막 패턴
104 : 개구 106 : 도전막
110 : 버퍼막 패턴 120 : 예비 버퍼막
112 : 도전막 패턴
본 발명은 패턴 형성 방법 및 반도체 소자의 제조 방법에 관한 것으로써, 보다 상세하게는 실린더 구조를 갖는 패턴 형성 방법 및 이를 이용한 반도체 소자의 커패시터의 제조 방법에 관한 것이다.
일반적으로, DRAM 소자 등에 포함되는 커패시터는 하부 전극, 유전막 및 상부 전극 등으로 구성된다. 이와 같은 커패시터를 포함하는 메모리 장치의 용량을 향상시키기 위해서는 커패시터의 정전 용량을 증가시키는 것이 매우 중요하다.
현재, DRAM 장치의 집적도가 기가(giga)급 이상으로 증가함에 따라 단위 셀 당 허용 면적의 감소가 지속되면서 커패시터의 커패시턴스를 확보하기 위하여, 초기에는 커패시터의 형상을 평탄한 구조로 제작하다가, 점차로 높은 종횡비(aspect ratio)를 갖는 박스 형상 또는 실린더 형상으로 형성하고 있다.
상기 실린더형 커패시터는 하부 전극이 실린더 형상을 갖는다. 상기 실린더형의 하부 전극을 형성하기 위한 노드 분리 공정서 적용되는 버퍼막 패턴으로는 산화물로 이루어진 버퍼막 패턴 또는 포토레지스트 물질로 이루어진 버퍼막 패턴이 적용될 수 있다.
상기 산화물로 이루어진 버퍼막 패턴을 형성하기 위해서는 산화물 증착 공정을 수행하여 버퍼용 산화막을 형성한 후 상기 버퍼용 산화막에 에치백 공정 또는 화학기계적 연마 공정을 수행해야 한다. 이로 인해, 상기 버퍼막 패턴을 형성하기 위한 공정은 산화물 증착 및 식각 공정시 수 시간이 소요될 뿐만 아니라, 형성되는 버퍼막 패턴의 내부에 보이드가 생성되는 문제점이 초래된다. 또한, 상기 보이드가 존재하지 않는 버퍼막 패턴을 형성하기 위해서는 원자층 적층 공정을 수행해야 하는 문제점이 초래된다.
또한, 포토레지스트로 이루어진 버퍼막 패턴을 형성하기 위해서는 포토레지스트막을 형성한 후 상기 포토레지스트막에 노광 공정, 현상 용액을 이용한 현상 공정, 세정 공정, 베이크 공정을 순차적으로 수행해야 한다. 이로 인해, 상기 버퍼막 패턴을 형성하기 위한 공정은 고가의 노광 장비가 요구되며, 이소프로필 알콜을이용한 건조 공정시 건조 설비의 오염을 방지하기 위해 상기 포토레지스트를 약 270℃이상의 온도에서 경화시키는 베이크 공정이 필수적으로 요구된다. 또한, 상기 고온의 베이크 공정으로 인해 경화된 포토레지스트는 플라즈마 에싱(ashing) 공정 시 제거가 용이하지 못한 문제점이 초래된다.
이때, 상기 에싱 공정 및 세정 공정을 수행하는 동안 상기 하부 전극이 손상되는 문제가 발생할 수 있다. 더욱이, 상기 버퍼막 패턴은 일반적인 에싱 공정에 의해 쉽게 제거되지 않기 때문에 상기 개구부 내에 잔류하는 버퍼막 패턴은 저항으로 작용하여 반도체 장치의 커패시터 동작 시 오류를 초래한다. 따라서, 상기 버퍼막을 제거하기 위한 에싱 공정의 효율을 상승시키기 위해 약 150 내지 250℃의 고온에서 산소 플라즈마 애싱 공정을 수행하였다. 그러나 고온의 에싱 공정은 하부전극의 열화 및 산화를 초래하여 얻고자 하는 커패시터의 정전용량을 얻지 못하는 문제점을 초래한다.
상술한 문제점을 해결하기 위한 본 발명의 제1 목적은 N-비닐-2-피롤리돈(N- vinyl-2-pyrrolidone) 반복단위 및 아크릴레이트(acrylate) 반복단위를 갖는 공중합체를 포함하는 버퍼막을 적용하여 반도체 소자의 패턴 형성방법을 제공하는데 있다.
본 발명의 제2 목적은 상기 공중합체를 포함하는 버퍼막을 적용하여 반도체 소자의 커패시터의 제조 방법을 제공하는데 있다.
상술한 제1 목적을 달성하기 위한 본 발명의 일 실시예에 따른 반도체 소자의 패턴 형성 방법에 따르면, 먼저 개구를 갖는 몰드막 패턴이 형성된 기판을 마련한다. 상기 개구 및 상기 몰드막 상에 균일한 두께를 갖는 도전막을 형성한다. 상기 도전막이 형성된 개구에 매몰되고, N-비닐-2-피롤리돈(N-vinyl-2-pyrrolidone) 반복단위 및 아크릴레이트(acrylate) 반복단위로 구성된 수용성 공중합체(copolymers)가 가교 결합된 불용성의 버퍼막 패턴을 형성한다. 상기 버퍼막 패턴을 식각 마스크로 사용하여 상기 몰드막 패턴 상의 도전막을 식각한다. 그 결과 반도체 소자에 적용되는 도전막 패턴이 형성된다.
일 예로서, 수용성 공중합체는 7000 내지 15000의 수 평균 분자량을 갖고, 상기 아크릴레이트(acrylate) 반복단위 25 내지 35몰%와 상기 N-비닐-2-피롤리돈(N-vinyl-2-pyrrolidone) 반복단위 65 내지 75몰%를 포함할 수 있다.
또한, 상기 수용성 공중합체는 하기 구조식으로 표기될 수 있다. 상기 구조식에서 R은 탄소수 1 내지 5의 알킬기 및 메틸 아다만탈기를 포함할 수 있고, 상기 y : x는 1 : 1.8 내지 3의 비율을 만족할 수 있다.
Figure 112006087243475-pat00001
-----------(구조식)
일 예로서, 상기 버퍼막 패턴을 형성하기 위해서는 먼저 상기 도전막이 형성된 개구를 매몰하면서, 상기 몰드막 상의 도전막을 덮는 수용성의 예비 버퍼막을 형성한다. 이어서, 상기 예비 버퍼막을 상부를 수용성 용액을 이용하여 제거함으로써, 상기 개구에 매몰된 예비 버퍼막 패턴을 형성한다. 상기 예비 버퍼막 패턴을 경화시킨다. 그 결과 버퍼막 패턴이 완성될 수 있다.
특히, 상기 예비 버퍼막은 N-비닐-2-피롤리돈(N-vinyl-2-pyrrolidone) 반복단위 및 아크릴레이트(acrylate) 반복단위로 구성된 수용성 공중합체(copolymers) 2 내지 6중량%, 폴리옥시에틸렌계 비이온성 계면활성제 0.01 내지 1중량% 및 여분의 유기 용매를 포함하는 조성물을 스핀 코팅하여 형성할 수 있다.
상술한 제2 목적을 달성하기 위한 본 발명의 일 실시예에 따른 반도체 소자의 커패시터의 제조 방법에 따르면, 도전성 패턴을 노출시키는 개구를 갖는 몰드막 을 기판 상에 형성한다. 상기 개구 및 상기 몰드막 상에 균일한 두께를 갖는 도전막을 연속적으로 형성한다. 상기 도전막이 형성된 개구에 매몰되고, N-비닐-2-피롤리돈(N-vinyl-2-pyrrolidone) 반복단위 및 아크릴레이트(acrylate) 반복단위로 구성된 수용성 공중합체(copolymers)가 가교 결합된 불용성의 버퍼막 패턴을 형성한다. 상기 버퍼막 패턴을 식각 마스크로 사용하여 상기 몰드막 패턴 상의 도전막을 식각하여 하부 전극을 형성한다. 상기 몰드막 패턴을 제거한다. 상기 버퍼막 패턴 을 현상 용액을 이용하여 기판으로부터 제거한다. 상기 기판의 표면 및 하부 전극의 측벽에 유전막을 연속적으로 형성한다. 상기 유전막 상에 상부 전극을 형성한다. 그 결과 반도체 소자의 커패시터가 완성된다.
상술한 패턴 형성 방법에 적용되는 버퍼막 패턴은 약 7000 내지 15000의 수평균 분자량을 갖는 공중합체가 가교 결합되어 형성되기 때문에 우수한 내 식각성을 갖는다. 상기 패턴 형성 방법은 버퍼막 패턴을 식각 마스크로 사용한 이후에, 플라즈마 에싱 공정을 수행하지 않고 현상 용액만으로 완전히 제거할 수 있다. 따라서, 상기 버퍼막 패턴을 이용한 패턴 형성은 반도체 소자의 패턴 및 커패시터의 제조공정의 단순화 및 공정 효율을 극대화시킬 수 있다.
이하, 본 발명에 따른 바람직한 실시예들에 따른 패턴 형성방법 및 이를 이용한 커패시터의 제조 방법을 첨부된 도면을 참조하여 상세히 설명한다. 하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 기판, 층(막), 패드, 패턴들 또는 구조물들 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 영역, 패드, 패턴 또는 구조물들이 기판, 각 층(막), 영역 패드 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다. 또한, 각 층(막), 영역, 패드, 패턴 또는 구조물들이 "제1", "제2" 및/또는 "제3"으로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 층(막), 영역, 패드, 패턴 또는 구조물들을 구분하기 위한 것이다. 따라서, "제1", "제2" 및/또는 "제3"은 각 층(막), 영역, 패드, 패턴 또는 구조물들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.
패턴의 형성방법
도 1 내지 도 6은 본 발명의 일 실시예에 따른 패턴 형성방법을 나타내는 단면도들이다.
도 1을 참조하면, 기판(100)상에 상기 기판의 상면을 부분적으로 노출시키는 개구(104)를 갖는 절연막 패턴(102)을 형성한다.
구체적으로는, 기판(100) 상에 절연물을 증착하여 절연막(도시 안됨)을 형성한다. 예를 들면, 상기 기판(100)은 층간절연막이 형성되고, 상기 층간절연막이 관통하는 콘택 패드가 형성된 실리콘 기판을 사용할 수 있다.
상기 절연막 패턴은 기판에 형성된 절연막을 패터닝하여 형성된다. 상기 절연막을 형성하기 위해 적용되는 절연물의 예로서는 BPSG(boro-phosphor silicate glass), PSG(phosphor silicate glass), USG(undoped silicate glass), SOG(spin on glass), PE-TEOS(plasma enhanced-tetraethylorthosilicate) 등과 같은 산화물을 들 수 있다.
본 실시예에 적용되는 절연막은 상기 기판(100)의 상면을 기준으로 약 5000 내지 약 20,000Å 정도의 두께를 갖는다. 여기서, 절연막의 형성 두께는 도전성 패턴을 형성 높이에 따라 적절하게 조절 가능하다. 이후에 형성되는 도전성 패턴의 높이는 절연막의 두께에 의하여 결정되기 때문이다.
이어서, 상기 절연막에 대하여 높은 식각 선택비를 갖는 물질로 이루어진 마스크 패턴(도시 안됨)을 상기 절연막 상에 형성한다. 예를 들면, 상기 마스크 패턴은 실리콘 질화물 또는 실리콘 산질화물로 형성할 수 있다. 이어서, 상기 마스크 패턴에 노출된 절연막을 상기 기판의 상면이 노출될 때가지 식각한다.
예를 들면, 상기 절연막 패턴은 탈 이온수, 불화암모늄 및 불산을 포함하는 LAL 식각 용액을 이용하여 상기 절연막을 습식 식각하는 공정을 수행함으로써 형성할 수 있다. 또한 다른 예로서, 상기 절연막 패턴(102)은 무수 불화수소산(HF), 이소프로필 알콜(IPA) 및/또는 수증기가 혼합된 식각 가스를 이용하여 상기 절연막을 건식 식각함으로써 형성할 수 있다. 필요한 경우에는, 상기 개구(104)를 갖는 절연막 패턴(102)의 형성시 상기 기판(100)의 손상을 방지하기 위해 절연막을 형성하기 전에 식각 저지막을 더 형성할 수 있다.
도 2를 참조하면, 상기 개구(104) 및 상기 절연막 패턴(102) 상에 도전막(106)을 형성한다.
구체적으로는, 상기 개구(104)의 내벽 및 절연막 패턴(102) 상에 도전성 물질을 증착하여 실질적으로 균일한 두께를 갖는 도전막(106)을 형성한다. 상기 도전성 물질의 예로서는 폴리실리콘, 텅스텐(W), 티타늄(Ti), 티타늄 질화물(TiN)막, 텅스텐 질화물(WiN)등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다. 상기 도전성 물질을 단독으로 사용하여 상기 도전막(106)을 형성할 경우 상기 도전막(106)은 단일막 구조를 갖고, 상기 도전성 물질을 혼합하여 상기 도전막(106)을 형성할 경우 상기 도전막은 다층막 구조를 갖는다. 본 실시예에서는 상기 도전막은 티타늄막/티타늄질화막이 순차적으로 적층된 구조를 갖는다.
도 3을 참조하면, 상기 도전막(106)이 형성된 개구(104)를 매몰하면서, 상기 절연막 패턴(102) 상의 도전막(106)을 덮는 수용성의 예비 버퍼막(120)을 형성한다.
상기 예비 버퍼막(120)은 N-비닐-2-피롤리돈(N-vinyl-2-pyrrolidone) 반복단위 및 아크릴레이트(acrylate) 반복단위로 구성되고, 하기 구조식으로 표기되는 수용성 공중합체(copolymers)를 포함하는 예비 고분자막이다. 상기 예비 고분자막(120)은 상기 공중합체가 서로 가교 결합되지 않은 상태로 수용성 특성을 갖는다. 상기 아크릴레이트 반복단위는 메틸 아다만탈기를 포함한다.
Figure 112006087243475-pat00002
-----------(구조식)
상기 구조식에서 R은 탄소수 1 내지 5의 알킬기 및 메틸 아다만탈기를 포함할 수 있고, 상기 y : x는 1 : 1.8 내지 3의 비율을 만족할 수 있다.
상기 수용성 공중합체의 수평균 분자량이 15000 이상이면 형성되는 예비 버퍼막의 개구 매몰 특성이 저하되는 문제가 발생하고, 상기 수용성 공중합체의 수평 균 분자량이 7000미만이면 최종적으로 형성되는 버퍼막 패턴의 내 식각성이 저하되는 문제점이 초래한다. 따라서, 상기 수용성 공중합체는 약 7000 내지 15000의 수평균 분자량을 갖고, 바람직하게는 약 10000 내지 13000의 분자량을 갖는다. 또한, 약 140 내지 145℃의 유리전이 온도를 갖고, 바람직하게는 142℃의 유리전이 온도를 갖는다.
상기 아크릴레이트 반복단위와 N-비닐-2-피롤리돈 반복단위가 1 : 1.8 내지 3의 몰비로 포함될 수 있다. 일 예로서, 상기 아크릴레이트 반복단위 25 내지 35몰% 및 N-비닐-2-피롤리돈 반복단위가 65 내지 75몰%를 포함할 수 있다.
상기 공중합체에 포함된 상기 N-비닐-2-피롤리돈 반복단위는 친수성 모노머로 상기 공중합체에 친수성을 부여하는 구성요소이다. 이로 인해, 상기 N-비닐-2-피롤리돈 반복단위가 65몰% 미만일 경우 친수성을 갖는 상기 예비 버퍼막 패턴을 형성하기 어렵고, N-비닐-2-피롤리돈 반복단위가 75몰%를 초과할 경우 내 식각성이 향상된 버퍼막 패턴을 형성하기 어렵다. 따라서, 상기 공중합체는 N-비닐-2-피롤리돈 반복단위를 65 내지 75몰%를 포함하고, 바람직하게 약 68 내지 72몰%를 포함할 수 있다.
또한, 상기 아크릴레이트 반복단위는 상기 수용성의 공중합체를 포함하는 예비 버퍼막이 수용성 용액에 대하여 가용성 상태를 갖도록 하면서, 상기 최종 형성되는 버퍼막 패턴에 내식성을 향상시키는 구성요소이다. 이로 인해, 상기 아크릴레이트 반복단위가 35몰%를 초과할 경우 친수성을 갖는 예비 버퍼막을 형성하기 어렵고, 상기 아크릴레이트 반복단위가 25몰% 미만일 경우 내 식각성을 갖는 버퍼막 패 턴을 형성하기 어렵다. 따라서, 상기 공중합체는 아크릴레이트 반복단위를 25 내지 35몰%를 포함하고, 바람직하게 약 27 내지 32몰%를 포함할 수 있다.
구체적으로 상기 예비 버퍼막(120)은 상기 기판 상에 버퍼막용 조성물을 스핀 코팅하여 형성할 수 있다. 상기 버퍼막용 조성물은 N-비닐-2-피롤리돈(N-vinyl-2-pyrrolidone) 반복단위 및 아크릴레이트(acrylate) 반복단위로 구성되고, 상기 구조식으로 표기되는 수용성 공중합체(copolymers) 2 내지 6중량%, 폴리옥시에틸렌계 비이온성 계면활성제 0.01 내지 1중량% 및 여분의 유기 용매를 포함할 수 있다.
상기 조성물에 포함되는 상기 수용성 공중합체의 함량이 6중량%를 초과하거나, 2중량% 미만일 경우 균일한 두께를 갖는 예비 버퍼막을 형성하기 어렵다. 따라서, 상기 버퍼막 조성물은 상기 수용성 공중합체는 2 내지 6중량% 포함하고, 바람직하게 2 내지 5중량% 포함할 수 있다.
상기 비이온성 계면활성제는 폴리옥시에틸렌계 비이온성 계면활성제를 포함하는 것이 바람직하다. 본 발명의 고분자 수지 조성물의 사용할 수 있는 폴리옥시에틸렌계 비이온성 계면활성제의 예로서는 폴리옥시에틸렌 라우릴 에테르(polyoxyethylene lauryl ether), 폴리옥시에틸렌 세틸 에테르(polyoxyethylene cetyl ether), 폴리옥시에틸렌 올레일 에테르(polyoxyethylene oleyl ether), 폴리옥시에틸렌 솔비탄 모노라우레이트(polyoxyethylene sorbitan monolaurate) 및 폴리옥시에틸렌 이소옥틸페닐 에테르(polyoxyethylene isooctylphenyl ether)등을 들 수 있다. 이들은 단독 또는 둘 이상을 혼합하여 사용할 수 있다. 상기 비 이온성 계면활성제는 당 업계에서 널리 사용되는 물질을 사용할 수 있다. 따라서, 이에 대 한 구체적인 설명은 생략한다.
상기 조성물에 적용되는 유기 용매는 상기 조성물의 점도를 조정하여 스핀코팅 공정을 수행하여 형성할 수 있도록 한다. 상기 유기 용매는 알콜계 유기 용매를 포함할 수 있으며, 도포성 등의 향상을 목적으로 사용되며 물에 가용성인 유기 용매를 사용할 수 있다. 상기 유기 용매의 예로서는 메탄올(methanol), 에탄올(ethanol), 부탄올(butanol), 프로판올(propanol), 이소프로필알콜(isopropyl alcohol), n-부탄올(n-butanol), 1-메톡시-2-프로판올(1-methoxy-2-propanol), 메톡시 프로필아세테이트(Methoxypropylacetate), 프로필렌 글리콜 모노메틸에테르 아세테이트(Propylene glycol monomethyl ether acetate), 프로필렌 글리콜 모노메틸 에테르(Propylene Glycol Monomethyl Ether) 이소부틸알콜(isobutyl alcohol)및 t-부틸알콜(t-butyl alcohol)등을 들 수 있다. 이들은 단독 또는 둘 이상을 혼합하여 사용할 수 있다. 상기 용매는 조성물이 스핀 코팅 될 수 있는 정도로 사용되면 되기 때문에 본 발명에서 상기 용매의 함량을 구체체적으로 한정하지 않는다.
일 예로서, 상기 버퍼막용 조성물은 최종 형성되는 버퍼막 패턴의 내 식각성을 향상을 위해 가교 결합제 0.001 내지 0.01중량%를 더 포함할 수 있다. 상기 가교 결합제의 예로서는 멜라민계 수지를 들 수 있다. 상기 가교 결합제는 당 업계에서 널리 사용되는 물질을 모두 사용할 수 있다. 따라서, 이에 대한 구체적인 설명은 생략한다.
본 실시예에서 상기 공중합체는 N-비닐-2-피롤리돈(N-vinyl-2-pyrrolidone) 반복단위 및 아크릴레이트(acrylate) 반복단위의 함량 조절만으로도 최종 형성되는 버퍼막 패턴의 식각 속도(용해 속도)를 용이하게 조절할 수 있다.
일 실시예에 따른 상기 예비 버퍼막은 상부 예비 버퍼막(107) 및 하부 예비 버퍼막(108)으로 구분될 수 있다. 상기 상부 예비 버퍼막(107)은 이후 세정공정에서 제거되는 부분이고, 상기 하부 예비 버퍼막(108)은 상기 개구(104)에 존재하는 부분이다.
도 4를 참조하면, 상기 예비 버퍼막(120)의 상부를 수용성 용액을 이용한 세정공정을 수행하여 제거한다. 그 결과 상기 예비 버퍼막(120)은 상기 개구(104)에 존재하는 예비 버퍼막 패턴(미도시)으로 형성된다. 상기 예비 버퍼막 패턴은 상기 하부 예비 버퍼막(108)에 해당한다. 구체적으로 상기 예비 버퍼막은 수용성 공중합체를 포함하고 있어 상기 수용성 용액에 의해 상기 예비 버퍼막의 상부(107)는 용이하게 제거될 수 있다. 상기 수용성 용액의 예로서는 물, 알콜 등을 들 수 있다. 이들은 단독 또는 둘 이상을 혼합하여 사용할 수 있다.
이어서, 상기 예비 버퍼막 패턴을 경화시킨다. 그 결과 상기 예비 버퍼막 패턴(108)에 포함된 수용성 공중합체는 가교 결합되어 상기 예비 버퍼막 패턴은 불용성의 버퍼막 패턴(110)으로 형성된다. 구체적으로, 상기 버퍼막 패턴(110)은 상기 개구(104)에 존재하는 예비 버퍼막 패턴이 약 130 내지 210℃에서 경화되어 형성된다. 예로서, 상기 경화 온도는 130 내지 210℃이고, 바람직하게는 약 140 내지 190℃일 수 있다. 상기 버퍼막 패턴(110)은 예비 버퍼막 패턴에 포함된 수용성 공중합체 서로 가교 결합된 상태를 갖기 때문에 이후 도전막의 일부를 제거하는 공정시 상기 개구의 내벽에 존재하는 도전막을 손상을 방지할 수 있는 내 식각성을 갖는 다.
또한, 상기 버퍼막 패턴(110)은 LAL 용액, 이소프로필 알콜 및 물에 대하여 불용성의 특성을 갖기 때문에 이후 세정 공정에서 용해되지 않는다. 여기서, 상기 버퍼막 패턴의 형성시 가교 결합되는 상기 수용성 공중합체의 구체적인 설명은 상기 도 3에서 상세히 설명하였기에 생략한다.
도 5를 참조하면, 상기 버퍼막 패턴(110)을 식각 마스크로 사용하여 절연막 패턴(102)의 상면에 존재하는 도전막(106)을 식각한다.
구체적으로, 상기 버퍼막 패턴(110)을 식각마스크로 이용하여 상기 절연막 패턴(102)의 상면 존재하는 도전막(106)을 상기 절연막 패턴(102)의 표면이 노출될 때까지 식각한다. 그 결과, 상기 도전막(106)은 개구(104)들의 내벽에 면접하고, 실린더 형상을 갖는 도전막 패턴(112)으로 형성된다. 이때, 상기 버퍼막 패턴(110)은 상기 도전성 패턴 형성시 과도한 식각 손상이 발생되지 않는다.
상기 도전막 패턴(112)을 형성한 이후에 상기 절연막 패턴(102) 및 도전막 패턴(112)에 잔류하는 식각 잔류물을 제거하기 위한 세정 공정을 더 수행할 수 있다. 본 실시예의 상기 세정 공정에서는 이소프로필알콜(IPA) 또는 탈 이온수가 이용될 수 있다.
도 6을 참조하면, 상기 기판(100) 상에 존재하는 절연막 패턴(102)과 상기 도전막 패턴(112) 내에 존재하는 버퍼막 패턴(110)을 순차적으로 제거한다.
구체적으로, 먼저 식각 용액을 이용한 습식 식각 공정을 수행하여 상기 절연막 패턴(102)을 상기 기판(100)으로부터 제거한다. 상기 절연막 패턴(102)이 산화 물로 이루어질 경우 상기 식각 용액으로 물, 불화수소산, 불화수소암모늄을 포함하는 LAL 용액을 사용한다.
이어서, 현상 용액을 이용한 현상 공정을 수행하여 상기 도전막 패턴(112)의 내에 존재하는 경화된 버퍼막 패턴(110)을 제거한다. 그 결과, 상기 기판 상에 존재하고, 측벽이 노출된 도전막 패턴(112)이 완성된다. 상기 현상 용액은 상기 버퍼막 패턴을 용해시킬 수 있는 수산화 테트라메틸암모늄을 포함한다. 특히, 상기 현상 공정에 적용되는 현상 용액은 수산화 테트라메틸암모늄 약 2.4중량% 및 여분의 물을 포함할 수 있다.
상술한 패턴의 형성방법은 반도체 소자에서 실린더 형상을 갖는 패턴 형성 방법에 다양하게 적용할 수 있다.
이하, 패턴 형성 방법을 적용되는 반도체 소자의 커패시터를 제조하는 방법에 대하여 설명한다.
커패시터의 제조 방법
도 7 내지 도 15는 본 발명의 일 실시예에 따른 커패시터의 제조 방법을 나타내는 단면도들이다.
도 7을 참조하면, 셸로우 트렌치 소자 분리(STI) 공정을 수행하여 반도체 기판(200) 상에 소자 분리막(202)을 형성하여 기판(200)을 액티브 영역 및 필드 영역으로 구분한다.
이어서, 열 산화법, 화학기상증착 공정 또는 원자층적층 공정으로 소자 분리 막(205)이 형성된 기판(200) 상에 게이트 절연막을 형성한다. 여기서, 상기 게이트 절연막은 실리콘 산화막(SiO2)일 수 도 있고, 상기 실리콘 산화막보다 높은 유전율을 갖는 물질로 이루어진 박막일 수 있다.
상기 게이트 절연막 상에 제1 도전막 및 게이트 마스크를 순차적으로 형성한다. 상기 제1 도전막은 불순물로 도핑된 폴리실리콘으로 구성되며, 이후 게이트 전극으로 패터닝된다. 한편, 상기 제1 도전막은 도핑된 폴리실리콘막 및 금속막이 적층된 구조를 가질 수 있다.
상기 게이트 마스크는 후속하여 형성되는 제1 층간절연막(도시 안됨)에 대하여 높은 식각 선택비를 갖는 물질로 형성된다. 예를 들면, 제1 층간절연막이 실리콘 산화물과 같은 산화물로 이루어질 경우에는, 상기 게이트 마스크는 실리콘 질화물과 같은 질화물로 이루어진다.
이어서, 상기 게이트 마스크를 식각 마스크로 이용하여 상기 제1 도전막 및 상기 게이트 절연막을 순차적으로 패터닝한다. 이에 따라, 기판(200) 상에는 각기 게이트 절연막 패턴, 게이트 전극(204) 및 게이트 마스크(206)를 포함하는 게이트 구조물(210)들이 형성된다.
이어서, 게이트 구조물(210)들이 형성된 기판(200) 상에 실리콘 질화막을 형성한 후, 이를 이방성 식각하여 각 게이트 구조물(210)들의 양 측벽에 게이트 스페이서(미도시)를 형성한다.
상기 게이트 스페이서가 형성된 게이트 구조물(210)들을 이온 주입 마스크로 이용하여 게이트 구조물(210)들 사이에 노출되는 기판(200)에 이온 주입 공정으로 불순물을 주입한다. 이후, 열 처리 공정을 수행함으로써 기판(200)에 소오스/드레인 영역에 해당되는 제1 콘택 영역(212) 및 제2 콘택 영역(214)을 형성한다. 상기 제1 콘택 영역(212)은 제1 패드(222)가 접촉되는 커패시터 콘택 영역에 해당되며, 상기 제2 콘택 영역(214)은 제2 패드(224)가 접속되는 비트 라인 콘택 영역에 해당된다.
이에 따라, 기판(200) 상에는 각기 게이트 구조물(210) 및 제1 및 제2 콘택 영역들(212, 214)을 포함하는 트랜지스터들이 형성된다.
도 8을 참조하면, 상기 트랜지스터를 덮으면서 기판(200)의 전면에 산화물로 이루어진 제1 층간절연막(220)을 형성한다. 제1 층간절연막(220)은 BPSG, PSG, SOG, PE-TEOS, USG 또는 HDP-CVD 산화물을 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마 화학 기상 증착 공정 또는 원자층 적층 공정을 사용하여 형성한다.
이어서, 화학기계적연마 공정을 수행하여 제1 층간절연막(220)의 상부를 제거하여 제1 층간절연막(220)의 상면을 평탄화시킨다. 본 발명의 일 실시예에 있어서, 제1 층간절연막(220)은 게이트 마스크(206)의 상면으로부터 소정의 높이를 갖도록 형성된다.
이어서, 상기 제1 층간절연막(220) 상에 제2 포토레지스트 패턴(도시되지 않음)을 형성한 후, 상기 제2 포토레지스트 패턴을 식각 마스크로 이용하여 제1 층간절연막(220)을 부분적으로 이방성 식각함으로써, 제1 층간절연막(220)을 관통하여 제1 콘택 영역(212) 및 제2 콘택 영역(214)을 노출시키는 제1 콘택홀들(미도시)을 형성한다. 상기 제1 콘택홀들 가운데 일부는 커패시터 콘택 영역인 제1 콘택 영역(212)을 노출시키며, 상기 제1 콘택홀들 중 다른 부분은 비트라인 콘택 영역인 제2 콘택 영역(214)을 노출시킨다.
이어서, 상기 제2 포토레지스트 패턴을 에싱 및/또는 스트립 공정을 수행하여 제거한 후, 상기 제1 콘택홀들을 매몰하면서 제1 층간절연막(220)을 덮는 제2 도전막을 형성한다. 상기 제2 도전막은 고농도의 불순물로 도핑된 폴리실리콘, 금속 또는 도전성 금속 질화물을 사용하여 형성할 수 있다.
이어서, 제1 층간절연막(220)의 상면이 노출될 때까지 상기 제2 도전막에 화학 기계적 연마 공정 또는 에치백 공정을 수행함으로써 상기 제1 콘택홀들 내에는 제1 패드(222)와 제2 패드(224)가 형성된다. 상기 제1 패드(222)는 커패시터 콘택 영역에 전기적으로 접촉되며, 제2 패드(224)는 비트 라인 콘택 영역에 전기적으로 접촉된다.
이어서, 제1 패드(222)및 제2 패드(224)를 포함하는 제1 층간절연막(220) 상에 제2 층간절연막(미도시)을 형성한다. 제2 층간절연막은 후속하여 형성되는 비트 라인과 제1 패드(222)를 전기적으로 절연시키는 역할을 한다.
이어서, 화학기계적 연마공정을 수행하여 제2 층간절연막의 상부를 평탄화 한다. 상기 평탄화된 제2 층간절연막 상에 제3 포토레지스트 패턴(미도시)을 형성한 후, 상기 제3 포토레지스트 패턴을 식각 마스크로 이용하여 제2 층간절연막을 부분적으로 식각함으로써, 상기 제2 층간절연막에 제2 패드(224)를 노출시키는 제2 콘택홀(미도시)을 형성한다. 제2 콘택홀은 후속하여 형성되는 비트 라인과 제2 패드(224)를 서로 전기적으로 연결하기 위한 비트 라인 콘택홀에 해당한다.
이어서, 상기 제3 포토레지스트 패턴을 에싱 및/또는 스트립 공정을 이용하여 제거한 후, 제2 콘택홀을 채우면서 제2 층간절연막 상에 제3 도전막(도시 안됨)을 형성한다.
이어서, 상기 제3 도전막을 패터닝하여 상기 제2 패드와 전기적으로 연결되는 비트 라인(230)을 형성한다. 비트 라인(230)은 대체로 금속/금속 화합물로 구성된 제1 층 및 금속으로 이루어진 제2 층으로 이루어진다. 예를 들면, 상기 제1 층은 티타늄/티타늄 질화물(Ti/TiN)로 이루어지며, 상기 제2 층은 텅스텐(W)으로 이루어진다.
이어서, 상기 비트 라인(230)이 형성된 제2 층간절연막을 덮는 제3 층간절연막(240)을 형성한다. 제3 층간절연막(240)은 BPSG, PSG, SOG, PE-TEOS, USG 또는 HDP-CVD 산화물을 사용하여 형성할 수 있다.
이어서, 상기 제3 층간절연막(240) 상에 제4 포토레지스트 패턴(도시 안됨)을 형성한 후, 상기 제4 포토레지스트 패턴을 식각 마스크로 이용하여 제3 층간절연막(240) 및 제2 층간절연막을 부분적으로 식각함으로써, 제1 패드(222)들을 노출시키는 제3 콘택홀(도시 안됨)들을 형성한다. 여기서, 상기 제3 콘택홀들은 각기 커패시터의 콘택패드가 형성되는 콘택홀에 해당된다.
이어서, 제3 콘택홀들을 매몰하면서 제3 층간절연막(240) 상에 제4 도전막을 형성한 후, 화학기계적 연마공정을 수행하여 제3 콘택홀들에 존재하는 제3 패 드(250)를 형성한다. 제3 패드(250)는 대체로 불순물로 도핑된 폴리실리콘으로 이루어지며, 제1 패드(222)와 후속하여 형성되는 하부 전극(도시 안됨)을 서로 연결시키는 역할을 한다.
도 9를 참조하면, 제3 패드(250) 및 제3 층간절연막(240) 상에 식각방지막(252)을 형성한다. 예를 들면, 상기 식각방지막(252)은 이후 상기 개구(255)를 갖는 몰드막(260) 형성하기 위해 상기 몰드막을 선택적으로 식각하는 공정을 수행할 경우 상기 제3 패드(250)의 식각 손상을 방지하기 위해 형성된다. 상기 식각방지막(252)은 약 10 내지 200Å 정도의 두께로 형성되며 상기 몰드막에 대하여 식각율이 낮은 질화물이나 금속 산화물로 형성된다.
상기 식각 저지막(252) 상에 몰드막(260)을 형성한다. 상기 몰드막(260)은 실리콘 산화물로 형성할 수 있다. 구체적으로, 상기 몰드막(260)은 TEOS, HDP-CVD 산화물, PSG, USG, BPSG 또는 SOG를 사용하여 형성할 수 있다. 상기 몰드막(260)은 상기한 물질들을 2층 이상 적층하여 형성할 수도 있다. 또한, 상기 물질들 중에서 식각율이 다소 차이가 나는 물질들을 2층 이상 적층시켜 상기 몰드막(260)을 형성함으로서, 후속 공정에서 형성되는 커패시터의 하부 전극의 측벽의 형상을 변경시킬 수 있다.
상기 몰드막(260)의 두께는 커패시터에 요구되는 커패시턴스에 따라 적절하게 조절 가능하다. 즉, 커패시터의 높이는 몰드막(260)의 두께에 의하여 주로 결정되므로, 요구되는 커패시턴스를 갖는 커패시터를 형성하기 위하여 몰드막(260)의 두께를 적절하게 조절할 수 있다.
이어서, 상기 몰드막(260) 및 식각저지막(252)을 부분적으로 식각함으로써, 상기 제3 콘택(250)을 노출시키는 개구(255)를 형성한다. 상기 개구(255)를 형성할 시에, 기판 전 영역에서 개구(255)저 면에 상기 식각저지막(252)이 조금도 남아있지 않도록 하기 위해서 상기 식각저지막(252)을 과도하게 식각한다. 때문에, 도시되지는 않았으나, 상기 식각 공정을 수행하고 나면 상기 제3 콘택(250) 상부면이 다소 식각될 수 있다.
도 10을 참조하며, 상기 개구(255) 측벽 및 저면과 상기 몰드막(260) 상부면에 하부 전극으로 제공되기 위한 도전막(262)을 연속적으로 형성한다. 상기 도전막(262)은 하부의 제3 콘택(250)과 서로 다른 재질의 물질로서 이루어진다. 상기 도전막(262)은 금속 또는 금속을 포함하는 물질로 이루어질 수 있다. 구체적으로, 상기 도전막(262)은 티타늄, 티타늄 질화물 또는 상기 티타늄, 티타늄 질화물이 적층된 다층막으로 이루어질 수 있다. 일 예로, 상기 도전막(262)은 티타늄/ 티타눔 질화막 구조를 가질 수 있다.
설명한 바와 같이, 상기 도전막(262)을 폴리실리콘 물질을 사용하여 형성하지 않고 금속 또는 금속을 포함하는 물질로 형성하는 경우에는, 후속 공정에 의해 형성되는 하부 전극과 유전막의 계면에 공핍층이 형성되지 않기 때문에 커패시터의 커패시턴스를 증가시킬 수 있다.
상기 도전막(262)은 높은 종횡비를 갖는 개구부의 내부 표면을 따라 형성되어야 하므로 스텝 커버러지 특성이 양호한 증착 방법에 의해 형성되어야 한다. 또한, 상기 도전막(262)은 상기 개구부를 완전히 매립하지 않을 정도의 얇은 두께로 증착되어야 한다. 이를 만족시키기 위하여, 상기 도전막(262)은 화학 기상 증착 방법, 싸이클릭 화학 기상 증착 방법 또는 원자층 적층 방법에 의해 형성할 수 있다.
도 11을 참조하면, 상기 개구를 매몰하면서 도전막(262)을 덮는 수용성의 예비 버퍼막(264)을 형성한다.
구체적으로 상기 예비 버퍼막(264)은 N-비닐-2-피롤리돈(N-vinyl-2-pyrrolidone) 반복단위 및 아크릴레이트(acrylate) 반복단위로 구성된 수용성 공중합체(copolymers) 2 내지 6중량%, 폴리옥시에틸렌계 비이온성 계면활성제 0.01 내지 1.0중량% 및 여분의 유기 용매를 포함하는 조성물을 스핀 코팅하여 형성한다. 따라서, 상기 버퍼막은 수용성 공중합체 폴리머를 포함한다.
상기 버퍼막(264)에 포함된 수용성 공중합체는 상기 구조식으로 표기되고, 약 7000 내지 15000의 수평균 분자량을 갖고, 상기 아크릴레이트(acrylate) 반복단위 25 내지 35몰%와 상기 N-비닐-2-피롤리돈(N-vinyl-2-pyrrolidone) 반복단위 65 내지 75몰%를 포함한다. 상기 공중합체 및 조성물에 대한 구체적인 설명은 상기 위에서 상세히 설명하였기 때문에 생략하기로 한다.
본 실시예에서 적용되는 예비 버퍼막(264)은 수용성 공중합체를 포함하고 있기 때문에 노광 공정 없이 수성 용액을 이용한 세정공정을 수행하여 제거할 수 있다. 따라서, 양산 공정시 고가의 노광 장비가 요구되지 않는다. 또한, 상기 예비 버퍼막은 열 처리될 경우 상기 수용성 공중합체의 가교 결합으로 경화되어 불용성 버퍼막으로 형성될 수 있다. 이렇게 형성된 버퍼막은 이후 세정 공정과 건조 공정에서 사용되는 물과 이소프로필 알콜에 대하여 불용성의 특성을 갖는다.
도 12를 참조하면, 상기 예비 버퍼막(264)의 상부를 수용성 용액을 이용한 세정공정을 수행하여 제거한다. 그 결과 상기 예비 버퍼막(264)은 상기 개구(255)에 존재하는 예비 버퍼막 패턴(미도시)으로 형성된다. 상기 수용성 용액의 예로서는 물, 알콜 등을 들 수 있다. 이들은 단독 또는 둘 이상을 혼합하여 사용할 수 있다.
이어서, 상기 예비 버퍼막 패턴을 경화시킨다. 그 결과 상기 예비 버퍼막 패턴에 포함된 수용성 공중합체가 가교 결합되어 경환된 불용성의 버퍼막 패턴(266)이 형성된다. 구체적으로, 상기 버퍼막 패턴(266)은 상기 예비 버퍼막 패턴이 약 100 내지 190℃에서 열 처리됨으로써 형성된다. 예로서, 상기 경화 온도는 130 내지 210℃이고, 바람직하게는 약 140 내지 190℃일 수 있다.
상기 버퍼막 패턴(266)은 LAL 용액, 이소프로필알콜 및 물에 대하여 불용성의 특성을 갖기 때문에 이후 세정 공정에서 용해되지 않는다. 여기서, 상기 버퍼막 패턴의 형성시 가교 결합되는 상기 수용성 공중합체의 구체적인 설명은 상기 도 3에서 상세히 설명하였기에 생략한다.
도 13을 참조하면, 상기 몰드막(260) 상에 존재하는 도전막(262)을 제거하여 하부 전극(272)을 형성한다.
구체적으로, 상기 버퍼막 패턴(266)을 식각마스크로 이용하여 도전막(262)을 상기 몰드막(260)의 표면이 노출될 때까지 식각한다. 그 결과, 상기 도전막(262)은 상기 개구(255)들의 측벽에 면접하고, 실린더 형상을 갖는 하부 전극(270)으로 형성된다. 상기 공정을 수행하고 나면, 상기 하부 전극(270)의 실린더 내부에는 하부 절연층(126)이 남아있게 되고, 상기 하부 전극(122a)의 외측벽은 몰드막(260)으로 둘러싸여 있게 된다
도 14를 참조하면, 식각 용액을 이용한 습식 식각 공정을 수행하여 상기 몰드막(260)을 제거한다. 상기 몰드막이 실리콘 산화막일 경우 본 실시예에 사용되는 식각 용액은 물, 불화수소산, 불화수소암모늄을 포함하는 LAL 용액이다. 특히, 상기 LAL 용액은 상기 하부전극의 부식 방지 및 산화물의 재흡착을 방지할 수 있는 금속부식 방지제 및 계면 활성제를 더 포함할 수 있다.
이어서, 현상용액을 이용한 현상공정을 수행하여 버퍼막 패턴(266)을 제거한다. 상기 버퍼막 패턴(266)은 현상용액에 대하여 가용성을 갖기 때문에 상기 현상공정에 의해 용이하게 제거될 수 있다. 상기 현상 용액은 테트라메틸암모늄 하이드록사이드 및 물을 포함하는 조성을 갖는다.
도 15를 참조하면, 상기 하부 전극(270) 상에 균일한 두께를 갖는 유전막(280)을 형성한다. 상기 유전막(280)은 고유전율을 갖는 금속 산화물을 증착시켜 형성할 수 있다. 상기 금속 산화물의 예로서는 알루미늄 산화물 및 하프늄 산화물을 들 수 있다.
다음에, 상기 유전막(280) 상에 상부 전극(290)을 형성한다. 상기 상부 전극(290)은 금속 또는 금속을 포함하는 물질로 형성될 수 있다. 또는, 상기 상부 전극(290)은 금속 또는 금속을 포함하는 물질을 증착한 이 후에 폴리실리콘을 적층한 다층막으로 형성될 수 있다. 상기 공정을 통해, 디램 장치가 완성된다.
공중합체의 합성
환류냉각기와 교반기를 갖춘 1000㎖ 플라스크에 용매인 테트라하이드로퓨란(tetrahydrofuran)(대만, 시니사(Shiny)제품)을 투입한 후, 교반하면서 반응온도를 80℃까지 상승시켰다. 반응온도를 80℃로 유지하고, 교반하면서 상기 플라스크 내부에 N-비닐-2-피롤리돈(N-vinyl-2-pyrrolidone)과 메틸 아다만탈기를 포함하는 아크릴레이트 화합물을 3:1의 비율로 투입하였다. 상기 혼합물을 모두 적하한 후, 반응온도를 80℃로 유지하고, 교반하면서 2시간 동안 반응시켜, 하기 구조식으로 표기되는 화합물인 수용성 공중합체를 수득하였다. 상기 수득한 공중합체를 겔 투과 크로마토그래피(Gel Permission Chromatography)법으로 측정한 결과, 폴리스티렌환산 중량평균분자량은 20,000이고, 수 평균 분자량은 12000이었고 고형분 측정결과 78%(150℃, 3시간 건조) 이었다. 상기 수득한 공중합체중에서 N-비닐-2-피롤리돈(N-vinyl-2-pyrrolidone) 반복단위의 함량은 68.8%이고, 아크릴레이트(acrylate) 반복단위의 함량은 31.2%이었다. 하기 구조식에서 m : n은 1 : 1.8 내지 3의 비율을 만족한다.
Figure 112006087243475-pat00003
공중합체 유리전이 온도 평가
상기 합성 방법으로 형성된 공중합체의 유리전이 온도를 평가하기 위해 상기 공중합체를 120 및 130℃의 온도에서 각각 큐어링한 이후에 상기 큐어링된 각각의 공중합체를 열 분석하였다. 상기 열 분석은 시차주사열량계(Differential Scanning Calorymeter;DSC)를 이용하여 수행하였다. 그 결과가 도 16에 개시된 그래프에 개시되어 있다.
도 16은 본 발명의 일 실시예에 따른 공중합체의 온도변화에 따른 열 분석 그래프이다.
도 16을 참조하면, 120℃에서 큐어링된 열 분석 그래프(A)에서는 약 142℃ 부근에서 급격한 기울기의 변화가 관찰되었다. 또한, 130℃에서 큐어링된 공중합체의 열 분석 그래프(B)에서는 약 142℃부근에서 급격한 기울기의 변화가 관찰되었다. 즉, 상기 공중합체의 유리 전이 온도는 약 142℃인 것을 확인할 수 있었다.
공중합체의 열처리 온도 평가
상기 합성 방법으로 형성된 공중합체의 열 처리 온도를 평가하기 위해 상기 공중합체를 7가지의 온도에서 열 처리한 이후에 상기 열 처리된 공중합체의 열 분해도를 관찰하였다. 그 결과가 도 17에 개시된 그래프에 개시되어 있다.
도 17은 본 발명의 일 실시예에 따른 열 처리된 공중합체의 열 분해도를 나타내는 그래프이다.
도 17을 참조하면, 약 130 내지 160℃에서 열처리된 공중합체는 160℃에서 열분해가 급격히 진행되고 있는 것을 관찰할 수 있었다. 반면에 180 내지 190℃에 서는 열처리된 공중합체는 160℃에서 열분해가 거의 발생하지 않는 것을 확인할 수 있었다. 이에 따라 상기 공중합체는 약 180℃ 내지 190℃의 온도에서 열처리하는 것이 바람직하다는 것을 확인할 수 있었다.
본 발명에 의하면, 상술한 패턴 형성 방법에 적용되는 버퍼막 패턴은 약 7000 내지 15000의 분자량을 갖는 공중합체가 가교 결합되어 형성되기 때문에 우수한 내 식각성을 가질 수 있다. 또한, 상기 버퍼막 패턴은 예비 버퍼막을 형성한 이후에 노광 장비를 이용한 노광/현상 공정 없이 수용성 용액을 이용한 세정 공정을 수행하여 형성할 수 있기 때문에 고가의 노광장치가 요구되지 않는다.
또한 상기 패턴 형성 방법에서 상기 버퍼막 패턴은 도전성 패턴의 식각 마스크로 사용한 이후에 플라즈마 에싱 공정을 수행하지 않고 현상액을 이용한 현상공정으로 제거될 수 있다. 따라서, 상기 버퍼막 패턴을 이용한 패턴 형성방법은 반도체 소자의 커패시터의 제조공정의 단순화 및 공정 효율을 극대화시킬 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (13)

  1. 개구 갖는 몰드막이 형성된 기판을 마련하는 단계;
    상기 개구 및 상기 몰드막 상에 균일한 두께를 갖는 도전막을 형성하는 단계;
    상기 도전막이 형성된 개구에 매몰되고, N-비닐-2-피롤리돈(N-vinyl-2-pyrrolidone) 반복단위 및 아크릴레이트(acrylate) 반복단위를 포함하는 수용성 공중합체(copolymers)가 가교 결합된 불용성의 버퍼막 패턴을 형성하는 단계; 및
    상기 버퍼막 패턴에 노출된 상기 도전막을 식각하여 도전막 패턴을 형성하는 단계를 포함하는 패턴 형성 방법.
  2. 제 1항에 있어서, 상기 수용성 공중합체는 7000 내지 15000의 수 평균 분자량을 갖는 것을 특징으로 하는 패턴 형성 방법.
  3. 제 1항에 있어서, 상기 수용성 공중합체는 상기 아크릴레이트(acrylate) 반복단위 25 내지 35몰%와 상기 N-비닐-2-피롤리돈(N-vinyl-2-pyrrolidone) 반복단위 65 내지 75몰%를 포함하는 것을 특징으로 하는 패턴 형성 방법.
  4. 제 1항에 있어서, 상기 수용성 공중합체는 하기 구조식으로 표기되는 것을 특징으로 하는 패턴 형성 방법.
    Figure 112006087243475-pat00004
    -----------(구조식)
    (상기 구조식에서 R은 탄소수 1 내지 5의 알킬기 및 메틸 아다만탈기를 포함하고, 상기 y : x는 1 : 1.8 내지 3의 비율을 만족한다.)
  5. 제 1항에 있어서, 상기 버퍼막 패턴은
    상기 도전막이 형성된 개구를 매몰하면서, 상기 몰드막 상의 도전막을 덮는 수용성의 예비 버퍼막을 형성하는 단계;
    상기 예비 버퍼막의 상부를 수용성 용액을 이용하여 제거함으로써, 상기 개구에 매몰된 예비 버퍼막 패턴을 형성하는 단계; 및
    상기 예비 버퍼막 패턴을 경화시키는 단계를 수행함으로서 형성하는 것을 특징으로 하는 패턴 형성 방법.
  6. 제 5항에 있어서, 상기 예비 버퍼막은
    N-비닐-2-피롤리돈(N-vinyl-2-pyrrolidone) 반복단위 및 아크릴레이트(acrylate) 반복단위로 구성된 수용성 공중합체(copolymers) 2 내지 6중량%, 폴리옥시에틸렌계 비이온성 계면활성제 0.01 내지 1중량% 및 여분의 유기 용매를 포함하는 조성물을 스핀 코팅하여 형성하는 것을 특징으로 하는 패턴 형성 방법.
  7. 제 5항에 있어서, 상기 수용성 용액은 물, 알콜 또는 이들의 혼합물을 포함하는 것을 특징으로 하는 패턴 형성 방법.
  8. 제 1항에 있어서, 상기 버퍼막 패턴은 130 내지 210℃에서 수용성 공중합체가 가교 결합되어 형성되는 것을 특징으로 하는 패턴 형성 방법.
  9. 도전성 패턴을 노출시키는 개구를 갖는 몰드막을 기판 상에 형성하는 단계;
    상기 개구 및 상기 몰드막 상에 균일한 두께를 갖는 도전막을 형성하는 단계;
    상기 도전막이 형성된 개구에 매몰되고, N-비닐-2-피롤리돈(N-vinyl-2-pyrrolidone) 반복단위 및 아크릴레이트(acrylate) 반복단위를 포함하는 수용성 공중합체(copolymers)가 가교 결합된 불용성의 버퍼막 패턴을 형성하는 단계;
    상기 버퍼막 패턴을 식각 마스크로 사용하여 상기 몰드막 상의 도전막을 식각하여 하부 전극을 형성하는 단계;
    상기 몰드막을 제거하는 단계;
    상기 버퍼막 패턴을 현상 용액을 이용하여 제거함으로서 상기 하부 전극을 기판 상에 노출시키는 단계;
    상기 기판 상면 및 하부 전극의 측벽에 유전막을 연속적으로 형성하는 단계; 및
    상기 유전막 상에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하 는 반도체 소자의 커패시터 제조방법.
  10. 제 9항에 있어서, 상기 수용성 공중합체는 7000 내지 15000의 수 평균 분자량을 갖고, 상기 아크릴레이트(acrylate) 반복단위 25 내지 35몰%와 상기 N-비닐-2-피롤리돈(N-vinyl-2-pyrrolidone) 반복단위 65 내지 75몰%를 포함하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  11. 제 9항에 있어서, 상기 수용성 공중합체는 하기 구조식으로 표기되는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
    Figure 112006087243475-pat00005
    -----------(구조식)
    (상기 구조식에서 R은 탄소수 1 내지 5의 알킬기 및 메틸아다만탈기를 포함하고, 상기 y : x는 1 : 1.8 내지 3의 비율을 만족한다.)
  12. 제 9항에 있어서, 상기 버퍼막 패턴은
    상기 도전막이 형성된 개구를 매몰하면서, 상기 몰드막 패턴 상에 도전막을 덮는 예비 버퍼막을 형성하는 단계;
    상기 예비 버퍼막의 상부를 수용성 용액을 이용하여 제거함으로써, 상기 개구에 매몰된 예비 버퍼막 패턴을 형성하는 단계; 및
    상기 예비 버퍼막 패턴을 경화시키는 단계를 수행하여 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  13. 제 12항에 있어서, 상기 예비 버퍼막은
    N-비닐-2-피롤리돈(N-vinyl-2-pyrrolidone) 반복단위 및 아크릴레이트(acrylate) 반복단위로 구성된 수용성 공중합체(copolymers)75 내지 93중량%, 폴리옥시에틸렌계 비이온성 계면활성제 0.01 내지 1중량% 및 여분의 유기 용매를 포함하는 조성물을 스핀 코팅하여 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
KR1020060117680A 2006-11-27 2006-11-27 패턴 형성 방법 및 커패시터 제조 방법 KR100839357B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060117680A KR100839357B1 (ko) 2006-11-27 2006-11-27 패턴 형성 방법 및 커패시터 제조 방법
US11/945,934 US8053308B2 (en) 2006-11-27 2007-11-27 Method of forming a pattern and method of manufacturing a capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060117680A KR100839357B1 (ko) 2006-11-27 2006-11-27 패턴 형성 방법 및 커패시터 제조 방법

Publications (2)

Publication Number Publication Date
KR20080047795A KR20080047795A (ko) 2008-05-30
KR100839357B1 true KR100839357B1 (ko) 2008-06-19

Family

ID=39462566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060117680A KR100839357B1 (ko) 2006-11-27 2006-11-27 패턴 형성 방법 및 커패시터 제조 방법

Country Status (2)

Country Link
US (1) US8053308B2 (ko)
KR (1) KR100839357B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101776284B1 (ko) * 2011-03-03 2017-09-20 삼성전자주식회사 반도체 기억 소자의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH063822A (ja) * 1992-06-23 1994-01-14 Sekisui Chem Co Ltd 立体画像表示盤の製造方法
KR20040040346A (ko) * 2002-11-05 2004-05-12 인터내셔널 비지네스 머신즈 코포레이션 자가 정렬 마스크를 생성시키는 비리쏘그래픽 방법, 이방법에 의해 제조된 물품 및 이 방법을 실시하기 위한조성물
KR20040066678A (ko) * 2003-01-20 2004-07-27 삼성전자주식회사 반도체 장치의 커패시터 제조방법
KR20060004508A (ko) * 2004-07-09 2006-01-12 삼성전자주식회사 커패시터 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5061601A (en) * 1990-07-17 1991-10-29 Eastman Kodak Company Radiation-sensitive composition containing a vinyl pyrrolidone polymer and use thereof in lithographic printing plates
KR100355254B1 (en) * 1993-02-15 2003-03-31 Clariant Finance Bvi Ltd Positive type radiation-sensitive mixture
US7208260B2 (en) * 1998-12-31 2007-04-24 Hynix Semiconductor Inc. Cross-linking monomers for photoresist, and process for preparing photoresist polymers using the same
US6136643A (en) * 1999-02-11 2000-10-24 Vanguard International Semiconductor Company Method for fabricating capacitor-over-bit-line dynamic random access memory (DRAM) using self-aligned contact etching technology
JP3169929B2 (ja) * 1999-02-23 2001-05-28 日本電気株式会社 シリンダー型キャパシタ形成方法
KR100315040B1 (ko) 1999-12-17 2001-11-24 박종섭 디램 소자의 캐패시터 형성방법
KR20040046704A (ko) 2002-11-28 2004-06-05 주식회사 하이닉스반도체 캐패시터의 스토리지노드 전극 형성 방법
JP2009513725A (ja) * 2003-06-24 2009-04-02 ポリマーズ オーストラリア プロプライアタリー リミティド ナノ複合材料におけるアクリル系分散剤
US7122424B2 (en) * 2004-02-26 2006-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method for making improved bottom electrodes for metal-insulator-metal crown capacitors
KR100589078B1 (ko) 2004-11-29 2006-06-12 삼성전자주식회사 커패시터 제조 방법 및 이를 채용한 디램 장치의 제조 방법
KR100655801B1 (ko) * 2005-01-18 2006-12-08 삼성전자주식회사 포토레지스트 조성물 및 이를 이용한 포토레지스트 패턴형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH063822A (ja) * 1992-06-23 1994-01-14 Sekisui Chem Co Ltd 立体画像表示盤の製造方法
KR20040040346A (ko) * 2002-11-05 2004-05-12 인터내셔널 비지네스 머신즈 코포레이션 자가 정렬 마스크를 생성시키는 비리쏘그래픽 방법, 이방법에 의해 제조된 물품 및 이 방법을 실시하기 위한조성물
KR20040066678A (ko) * 2003-01-20 2004-07-27 삼성전자주식회사 반도체 장치의 커패시터 제조방법
KR20060004508A (ko) * 2004-07-09 2006-01-12 삼성전자주식회사 커패시터 제조 방법

Also Published As

Publication number Publication date
US8053308B2 (en) 2011-11-08
KR20080047795A (ko) 2008-05-30
US20080121609A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
KR100840782B1 (ko) 실록산 폴리머 조성물 및 이를 이용한 커패시터 제조 방법
KR100659391B1 (ko) 공중합체, 버퍼막용 고분자 수지 조성물, 이를 이용한 패턴형성 방법 및 이를 이용한 커패시터 제조 방법
US7429637B2 (en) Compositions including perhydro-polysilazane used in a semiconductor manufacturing process and methods of manufacturing semiconductor devices using the same
KR100655788B1 (ko) 반도체 소자의 세정방법 및 이를 이용한 반도체 소자의제조방법.
KR100839360B1 (ko) 패턴 형성 방법 및 이를 이용한 커패시터 제조 방법
US7311857B2 (en) Etching composition, method of preparing the same, method of etching an oxide film, and method of manufacturing a semiconductor device
KR100870746B1 (ko) 패턴 형성 방법 및 이를 이용한 커패시터 제조 방법
KR101260945B1 (ko) 실록산 폴리머 조성물 및 이를 이용한 커패시터 제조 방법
JP2007056262A (ja) 共重合体、バッファ膜用組成物、それを用いたパターン形成方法及びそれを用いたキャパシタの製造方法
KR100672816B1 (ko) 반도체 메모리 장치의 캐패시터 형성방법
KR100685734B1 (ko) 다공성 스핀 온 글래스 조성물, 이의 제조 방법 및 이를이용한 다공성 실리콘 산화막 제조 방법
KR100839357B1 (ko) 패턴 형성 방법 및 커패시터 제조 방법
KR100558194B1 (ko) 높은 식각 선택비를 갖는 식각 조성물, 이의 제조 방법,이를 이용한 산화막의 선택적 식각 방법 및 반도체 장치의제조 방법
US6800558B1 (en) Photoresist scum for copper dual damascene process
JP3077752B2 (ja) 半導体装置の製造方法
KR100620458B1 (ko) 질화 붕소막이 노출되어 있는 기판의 세정 방법 및 이를이용한 콘택홀 형성 방법 및 스페이서 형성 방법
US20090012221A1 (en) Compositions including perhydro-polysilazane used in a semiconductor manufacturing process
KR100384790B1 (ko) 반도체장치의 제조방법
KR20010058980A (ko) 반도체 소자의 캐패시터 제조 방법
KR20070096255A (ko) 커패시터의 제조 방법
KR20060072383A (ko) 반도체 소자의 컨택 플러그 형성방법
KR20150124160A (ko) 다공성 유전막 형성용 조성물 제조 방법 및 이를 이용한 다공성 유전막 제조 방법
KR20060119190A (ko) 반도체 소자의 실린더형 캐패시터 하부전극막 형성방법
KR20040055161A (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 12