KR20040040346A - 자가 정렬 마스크를 생성시키는 비리쏘그래픽 방법, 이방법에 의해 제조된 물품 및 이 방법을 실시하기 위한조성물 - Google Patents

자가 정렬 마스크를 생성시키는 비리쏘그래픽 방법, 이방법에 의해 제조된 물품 및 이 방법을 실시하기 위한조성물 Download PDF

Info

Publication number
KR20040040346A
KR20040040346A KR1020030074805A KR20030074805A KR20040040346A KR 20040040346 A KR20040040346 A KR 20040040346A KR 1020030074805 A KR1020030074805 A KR 1020030074805A KR 20030074805 A KR20030074805 A KR 20030074805A KR 20040040346 A KR20040040346 A KR 20040040346A
Authority
KR
South Korea
Prior art keywords
poly
substrate
polymer
region
composition
Prior art date
Application number
KR1020030074805A
Other languages
English (en)
Other versions
KR100561493B1 (ko
Inventor
콜번매튜이.
게이츠스티븐엠.
헤드릭제프리씨.
니타사티야나라야나브이.
푸루쇼다만삼파스
후앙엘버트
산카라판디안무두마니캄
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20040040346A publication Critical patent/KR20040040346A/ko
Application granted granted Critical
Publication of KR100561493B1 publication Critical patent/KR100561493B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0079—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the method of application or removal of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173—Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 캐리어 중에 마스킹 물질을 함유하는 용액의 코팅을 도포하는 단계로서, 상기 마스킹 물질은 기존 패턴의 일부에 친화성을 갖는 것인 단계 및 마스킹 물질의 적어도 일부를 기존 패턴의 일부에 우선적으로 어셈블링시키는 단계를 포함하는, 기판 상의 기존 패턴 위에 자가 정렬 패턴을 형성시키는 방법에 관한 것이다. 상기 패턴은 제1 원자 조성을 갖는 기판의 제1 세트 영역 및 제1 조성과는 상이한 제2 원자 조성을 갖는 기판의 제2 세트 영역으로 구성될 수 있다. 상기제1 세트 영역은 1 이상의 금속 원소를 포함할 수 있고, 상 제2 세트 영역은 유전체를 포함할 수 있다. 상기 제1 영역 및 제2 영역은 상이한 표면 특성을 갖도록 처리할 수 있다. 또한, 본 발명은 상기 방법에 따라 제조된 구조체에 관한 것이다. 또한, 본 발명은 상기 방법을 실시하는 데 유용한 조성물에 관한 것이다.

Description

자가 정렬 마스크를 생성시키는 비리쏘그래픽 방법, 이 방법에 의해 제조된 물품 및 이 방법을 실시하기 위한 조성물{NONLITHOGRAPHIC METHOD TO PRODUCE SELF-ALIGNED MASK, ARTICLES PRODUCED BY SAME, AND COMPOSTIONS FOR SAME}
관련 출원의 상호 참조
본 출원은 본 출원과 동일자로 출원되고, 본 출원과 동일한 양수인에게 양도된, 본 발명과 동일한 발명자에 의해 "선택적 반응에 의해 마스크를 생성시키는 비리쏘그래픽 방법, 이 방법에 의해 제조된 물품 및 이 방법을 실시하기 위한 조성물"(대리인 번호 YOR920020155US1)으로 명칭된 출원과 관련이 있으며, 상기 출원은 본 명세서 내에 그 전체가 설명되어 있는 바와 같이 본 명세서에서 참고 인용한다.
발명의 분야
본 발명은 상이한 조성 또는 상이한 표면 처리를 지닌 영역을 갖는 기판 상에 패턴을 생성시키는 방법에 관한 것이다. 보다 구체적으로, 본 발명은 예를 들면, 전자 장치가 제작되는 마이크로전자 산업에 사용된 기판 상에 미세한 패턴을 생성시키는 방법에 관한 것이다. 또한, 본 발명은 상기 방법에 따라 제작된 장치에 관한 것이다. 상기 패턴은 리쏘그래피를 이용하지 않으면서 정밀하고, 저렴하게 제작된다. 또한, 본 발명은 많은 추가 이점을 제공하며, 이들 이점은 하기 설명한 바와 같이 명백하게 이해할 수 있다.
발명의 배경
다수의 적용 및 기술은 화학적으로 뚜렷한 성분들의 잘 한정된 배열을 갖는 구조체를 수반한다. 보통, 이러한 구조체는 리토그래피, 엠보싱 및 스탬핑과 같은 패턴화 공정에 의해 한정되며, 10 nm 내지 수 ㎛ 범위의 길이 척도를 갖는다. 이러한 시스템 중 많은 시스템에서, 추가의 성분 또는 처리를 표면에서 성분 중 단지하나의 성분에 도포하거나 부가하는 것은 필요하거나, 매우 유리할 수 있다. 이를 수행하기 위해 통상적으로 이용되는 한가지 기법은 그러한 추가의 도포 또는 처리가 요망되지 않는 영역을 보호하는 마스크를 사용하는 것이다. 효과적으로, 마스크 물질은 충분히 노출되어 있는 소정 표면에 그러한 처리를 유도한다. 유감스럽게도, 리쏘그래픽 수단 또는 다른 수단에 의해 마스크를 발생시키는 데 이용되는 통상적인 절차는 고가의 비용이 들 수 있고, 오차가 생기는 경향이 있을 수 있다. 따라서, 이러한 종래의 접근법을 회피할 수 있는 기법이 매우 유리하다.
그러한 전략이 유용한 구체적인 예는 금속 성분 및 유전체 성분으로 구성된 집적 회로를 수반한다. 형상 크기가 감소되고, 단위 면적당 장치의 수가 증가함에 따라 상호접속 신호의 전파 속도는 전체 회로 속도를 제어하는 가장 중요한 인자 중 하나인 것으로 널리 알려져 있다. 반도체 산업 전반에 걸쳐서 금속 라인 사이에 존재하는 유전체 물질의 유전 상수 k를 감소시키고/시키거나, 비교적 더 큰 유전 상수를 갖는 층, 예컨대 캡 배리어 층의 두께를 최소화시키는 것이 강력한 정책이 되고 있다. 이러한 접근법 둘 다 금속 라인 사이 성분의 유효 유전 상수 keff를 감소시키고, 그 결과 상호접속 신호는 저항-커패시턴스(RC) 지체 감소로 인하여 전도체를 통해 더 빠르게 이동한다. 유감스럽게도, 이들 전략은 층의 두께 감소 또는 층의 화학 변화를 결과로서 감수하게 되는, 충분한 특성, 즉 기계적 특성, 배리어 특성, 전기적 특성 등을 유지하는데 있어 한계점들로 인하여 수행하기가 어렵다.
본 발명은 2 이상의 화학적으로 뚜렷한 표면 영역, 또는 상이한 표면 처리를수행한 2 이상의 표면 영역을 갖는 예비 패턴화 기판 상에 마스크 층을 제작하는 방법에 관한 것이다. 상기 마스크 층은 층의 자가 정렬을 제공하는 자가 어셈블리 접근법에 의해 침착시킨다. 이 방법은 고속 마이크로프로세서용 상호접속 구조체, 도포 특이성 집적 회로(ASIC), 가요성 유기 반도체 칩 및 메모리 스토리지를 비롯한 화학적 또는 물리적으로 불균일한 기판을 수반하는 임의의 기술 또는 적용에 응용할 수 있다. 이 방법을 이용하여 제작할 수 있는 다른 구조체로는 디스플레이, 회로판, 칩 캐리어, 마이크로전자기계 시스템(MEMS), 고처리량 스크리닝용 칩, 마이크로제작된 유체 장치 등을 들 수 있다. 이 방법의 이용성은 마스크 층을 생성시키는 패턴화 기판의 복제를 수행할 수 있는 간단하고 확고한 수단으로부터 비롯되므로, 난이하고 오차가 나기 쉬운 방법, 예컨대 리쏘그래피에 대한 요건을 회피할 수 있다. 따라서, 본 발명은 종래 기술의 기법에 대한 매우 유리한 대안을 제공한다.
집적 회로의 예에서는, 층을 금속 라인에 선택적으로 배치하는 공정을 이용함으로써 유효 유전 상수를 감소시킨다. 이를 수행하기 위해서는, 마스크 층을 유전체 또는 경질 마스크 표면에 먼저 도포한다. 이러한 층은 하기 설명한 자가 어셈블리 메카니즘에 의해 발생시킨다. 이러한 공정을 이용함으로써, 상기 층은 형상을 한정하는 데 리쏘그래픽 공정이 요구되지 않도록 자가 정렬시킬 수 있다. 유전체/경질 마스크 표면 상에 자가 정렬시, 이러한 층은 구리, 산소 및/또는 물에 대한 확산 배리어로서, 금속 라인의 전자 이동 속성을 감소시키는 층으로서, 그리고 시드 층으로서 작용을 하는 다른 층의 후속 침착을 위한 마스크로서 사용할 수 있다.
따라서, 집적 회로의 예에서, 자가 정렬 마스크의 사용은 다양한 물질을 금속 라인에 선택적으로 도포하는 것을 통해 금속 라인 사이의 유효 유전 상수를 감소시킬 수 있는 단순화 제작 공정을 허용한다. 이것은 상호접속 신호의 전파 속도를 최대화시키는 데 매우 중요하며, 궁극적으로 더 빠른 전체 회로 성능을 제공한다. 또한, 본 발명은 상호접속 구조체의 보호 및 신뢰도를 보다 높은 수준으로 유도하고, 공정 비용을 감소시킨다.
본 발명의 다른 적용은 서로 인접하게 배치된 전도체(대체로, 구리) 및 절연체(대체로, 에폭시, 폴리이미드, 알루미나, 코디어라이트 유리 세라믹 등)로 이루어진 반도체 패키징 기판에 대한 용도이다. 상기 전도체는 외부 주위 및 공정 노출, 예컨대 납땜 및 습식 에칭으로부터 보호할 수 있다. 이러한 보호는 전도체 상에 선택적 코팅을 형성시키는 다양한 방법을 이용함으로써 달성할 수 있다. 대안으로, 예시적인 방법 중 하나에 의한 유전체 상에서의 선택적 코팅은 무전해 도금(electroless plating)과 같은 방법에 의한 추가 가공에 노출되는 금속을 잔류시켜서 유전체를 그러한 공정 단계에 노출시키지 않으면서 니켈, 코발트, 팔라듐, 금 등과 같은 추가의 금속 층을 상부에 부가할 수 있다. 리쏘그래픽 가공을 이용하지 않으면서 이러한 선택적 개질을 달성할 수 있는 성능은 비용 감소를 유도하므로, 비용 측면에서 매우 민감한 마이크로전자 패키징에 특히 유리하다.
자가 정렬 마스크의 이용을 마이크로전자 부품에 대해 기술하였지만, 이 방법은 예비 패턴화 기판 내 특이적 성분의 개질이 유리한 임의의 적용에 유용할 것으로 생각된다.
따라서, 본 발명은 캐리어(또는 용매) 중에 마스킹 물질을 함유하는 용액의 코팅을 도포하는 단계로서, 상기 마스킹 물질은 기존 패턴의 일부에 대한 친화성을 갖는 것인 단계 및 마스킹 물질의 적어도 일부를 기존 기판 패턴의 일부에 우선적으로 어셈블링시키는 단계를 포함하는, 기판 상의 기존 패턴 상에 자가 정렬 패턴을 형성시키는 방법에 관한 것이다. 상기 마스킹 물질은 (선상, 망상, 분지상, 수상을 비롯한) 임의의 사슬 구조를 갖는 무정형 중합체 시스템일 수 있으며, 1 이상의 단량체 단위를 함유할 수 있다. 일반적으로, 상기 마스킹 물질은 폴리(비닐 피리딘), 폴리(비닐 피롤리돈), 폴리(비닐 이미다졸), 폴리(스티렌), 폴리(에스테르), 폴리(메타크릴레이트), 폴리(아크릴레이트) 및 폴리(글리콜), 폴리카르보네이트, 폴리비닐아세테이트, 폴리알킬, 폴리아미드, 폴리니트릴, 폴리우레아, 폴리우레탄, 폴리에테르, 폴리설폰, 폴리티오에테르, 폴리옥사졸, 폴리이미드, 폴리헤테로시클릭, 폴리실리콘 및 폴리실란으로 이루어진 군 중에서 선택될 수 있다. 일반적으로, 이들 물질은 유전체에 대한 친화성을 갖는다. 패턴화 기판은 제1 원자 조성을 갖는 기판의 제1 세트 영역 및 제1 조성과는 상이한 제2 원자 조성을 갖는 기판의 제2 세트 영역으로 구성될 수 있다. 제1 세트 영역은 1종 이상의 금속 원소를 포함할 수 있고, 제2 세트 영역은 유전체를 포함할 수 있다.
마스킹 물질은 제1 중합체 및 제2 중합체를 포함할 수 있고, 제1 중합체는 제1 세트 영역에 대한 친화성을 가지며, 제2 중합체는 제2 세트 영역에 대한 친화성을 가지므로, 제1 중합체는 제1 영역을 코팅하고, 제2 중합체는 제2 영역을 코팅한다. 상기 방법은 제1 중합체를 선택적으로 제거하고, 패턴화 층으로서 작용할 수있는 제2 세트 영역 상에 제2 중합체를 잔류시키는 단계를 더 포함할 수 있다. 이것은 세정(rinsing), 초음파 처리, 용해, 열분해, 화학 반응, 조사 및/또는 분해에 의해 달성할 수 있다. 제1 세트 영역은 1 종 이상의 금속 원소를 포함할 수 있고, 제2 세트 영역은 유전체를 포함할 수 있다.
제1 중합체는 폴리(비닐 피리딘), 폴리(비닐 피롤리돈), 폴리(비닐 이미다졸), 폴리(스티렌) 및 폴리(에스테르), 폴리포스파젠, 폴리티오펜, 폴리이민, 폴리헤테로시클릭, 즉 폴리이미드, 폴리옥사졸, 폴리벤즈옥사졸, 폴리티아졸, 폴리피라졸, 폴리트리아졸, 및 폴리티오펜으로 이루어진 군 중에서 선택된다. 일반적으로, 이들 물질은 금속에 대한 친화성을 갖는다. 제2 중합체는 폴리(비닐 피리딘), 폴리(비닐 피롤리돈), 폴리(비닐 아미다졸), 폴리(스티렌), 폴리(에스테르), 폴리(메타크릴레이트), 폴리(아크릴레이트) 및 폴리(글리콜), 폴리카르보네이트, 폴리비닐 아세테이트, 폴리알킬, 폴리아미드, 폴리니트릴, 폴리우레아, 폴리우레탄, 폴리에테르, 폴리설폰, 폴리티오에테르, 폴리옥사졸, 폴리이미드, 폴리헤테로시클릭, 폴리실리콘 및 폴리실란으로 이루어진 군 중에서 선택될 수 있다. 상기 언급한 바와 같이, 일반적으로 이들 물질은 유전체에 대한 친화성을 갖는다.
마스킹 물질은 혼화성인 제1 중합체 및 제2 중합체를 포함할 수 있다. 중합체 중 하나는 표면 유도된 상 분리로 인하여 패턴의 일부에 우선적으로 어셈블링시킬 수 있다.
마스킹 물질은 블록들이 공유 결합되어 있는 블록 공중합체로 구성될 수 있다. 패턴이 제1 원자 조성을 갖는 기판의 제1 세트 영역 및 제1 조성과는 상이한제2 원자 조성을 갖는 기판의 제2 세트 영역으로 구성되어 있는 경우, 블록의 제1 중합체는 제1 영역에 인력으로 이끌리고, 제2 중합체는 제2 영역에 인력으로 이끌린다. 블록 공중합체의 특이적인 경우에는, 1 영역 및 제2 영역에 상응하는 테라스형(terraced) 토포그래피가 형성될 수 있으며, 코팅은 제2 영역 위에 더 두껍다. 상기 본 발명의 방법은 제1 영역을 노출시키는 데 충분한 마스킹 물질의 두께를 제거하는 단계를 더 포함할 수 있다. 이 제거 단계는 건식 에칭 공정을 이용하여 달성할 수 있다. 블록의 제1 공중합체는 폴리(비닐 피리딘), 폴리(비닐 피롤리돈), 폴리(비닐 이미다졸) 및 폴리(스티렌)으로 이루어진 군 중에서 선택될 수 있다. 제2 공중합체는 폴리(스티렌), 폴리(메타크릴레이트), 폴리(아크릴레이트) 및 폴리(글리콜)로 이루어진 군 중에서 선택될 수 있다.
패턴이 제1 원자 조성을 갖는 기판의 제1 세트 영역 및 제1 조성과는 상이한 제2 원자 조성을 갖는 기판의 제2 세트 영역으로 구성되는 경우, 마스킹 물질은 제1 원자 조성의 영역으로부터 탈습윤되고, 제2 원자 조성의 영역을 습윤시키도록 특성을 가질 수 있다. 제1 영역은 금속을 포함할 수 있고, 제2 영역은 유전체를 포함할 수 있다.
마스킹 물질은 제2 원자 조성을 갖는 기판 표면 영역에 대하여 강력한 물리적 인력을 형성하는 기에 의해 작용화될 수 있다. 이 작용화된 기는 히드록시, 에스테르, 에테르, 알데히드, 케톤, 카르보네이트, 산, 페놀, 아민, 아미드, 이미드, 티오에스테르, 티오에테르, 우레아, 우레탄, 니트릴, 이소시아네이트, 티올, 설폰, 할라이드, 포스핀, 포스핀 옥사이드, 포스폰이미드, 니트로 및 아조 중에서 선택될수 있다.
마스킹 물질은 스핀-코팅, 딥 코팅, 스프레이 코팅, 스캔 코팅을 비롯한 해당 기술 분야에 공지된 임의의 방법을 이용하고, 닥터 블레이드를 사용하여 기판 상에 도포할 수 있지만, 이들 방법에 국한되는 것은 아니다.
기판의 영역은 구리로 이루어질 수 있으며, 패턴화 전기 상호접속부(petterned electrical interconnect)일 수 있다. 기판은 마이크로전자 장치를 함유하는 규소 웨이퍼, 세라믹 칩 캐리어, 유기 칩 캐리어, 유리 기판, 비소화갈륨, 탄화규소 또는 다른 반도체 웨이퍼, 회로판, 또는 플라스틱 기판일 수 있다.
상기 본 발명의 방법은 코팅을 도포하기 전에 기판의 영역을 화학적으로 처리하는 단계를 더 포함할 수 있다. 이 화학적으로 처리하는 단계는 플라즈마 처리, 산화 또는 환원 용액의 도포, 산화 또는 환원 대기에서의 어닐링, 및 도포시 기판의 표면 일부를 소수성 또는 친수성으로 만드는 물질의 도포 중 적어도 하나로 구성될 수 있다. 화학 처리는 기판 영역의 습윤 특성을 변화시킬 수 있다. 상기 화학적으로 처리하는 단계는 표면 개질 물질, 예컨대 SiXLYRZ중 하나를 도포하는 과정을 포함할 수 있으며, 상기 식에서 L은 히드록시, 메톡시, 에톡시, 아세톡시, 알콕시, 카르복시, 아민, 할로겐으로 이루어진 군 중에서 선택되며, R은 히드리도, 메틸, 에틸, 비닐, 페닐(임의의 알킬 또는 아릴)로 이루어진 군 중에서 선택된다. 이러한 물질은 헥사메틸디실라잔, 비닐트리아세톡시실란, 아미노프로필트리메톡시실란, 트리메틸클로로실란, 트리메틸아세톡시실란, 및 다른 다양한 실란 커플링제를 포함할수 있다. 상기 화학적 처리 단계는 산/염기 상호작용 또는 수소 결합을 포함할 수 있는 다양한 작용기를 갖는 표면 개질 물질을 도포하는 과정을 포함할 수 있다.
상기 본 발명의 방법은 금속에 대한 친화성을 갖는 물질로 코팅하기 전에 기판의 영역을 화학적으로 처리하는 단계를 더 포함할 수 있다. 이러한 물질은 히드록시, 에스테르, 에테르, 알데히드, 케톤, 카르보네이트, 산, 페놀, 아민, 아미드, 이미드, 티오에스테르, 티오에테르, 우레아, 우레탄, 니트릴, 이소시아네이트, 티올, 설폰, 할라이드, 포스핀, 포스핀 옥사이드, 포스폰이미드, 니트로, 아조, 티오에스테르 및 티오에테르를 포함하는 작용기를 갖는 분자를 포함한다. 그러한 물질은 벤조트리아졸, 피리딘, 이미다졸, 이미드, 옥사졸, 벤즈옥사졸, 티아졸, 피라졸, 트리아졸, 티오펜, 옥사디아졸, 티아진, 티아졸, 퀴온옥살린, 벤즈이미다졸, 옥시인돌 및 인돌린을 비롯한 헤테로시클릭일 수 있다.
상기 본 발명의 방법은 코팅을 도포하는 단계 후 기판을 어닐링시키는 단계를 더 포하할 수 있다.
또한, 본 발명은 기판 상의 기존 패턴 상에 자가 정렬 패턴을 포함하는 구조체에 관한 것으로, 상기 자가 정렬 패턴은 기존 패턴의 일부에 대한 친화성을 갖는 마스킹 물질을 포함하므로, 마스킹 물질은 기존 패턴의 일부에 우선적으로 어셈블링하게 된다. 상기 패턴은 제1 원자 조성을 갖는 기판의 제1 세트 영역 및 제1 조성과는 상이한 제2 원자 조성을 갖는 기판의 제2 세트 영역으로 구성될 수 있다. 제1 세트 영역은 1 이상의 금속 원소를 포함할 수 있고, 제2 세트 영역은 유전체를 포함할 수 있다. 자가 정렬 패턴은 제2 세트 영역 상에 배치될 수 있거나, 오직제2 세트 영역에만 배치될 수 있다. 자가 정렬 패턴은 일반적으로 제1 세트 영역 위에 배치되지 않는다.
구조체는 기판 상에 형성되는, 적어도 1 이상의 전도 형상으로 구성될 수 있으며, 상기 기판은 전도 형상을 둘러싸고 있는 1 이상의 절연 층을 더 포함한다. 상기 절연 층은 저부 및 측부 표면에서 1 이상의 전도 형상을 둘러쌀 수 있다. 상기 구조체는 절연 층과 1 이상의 전도 형상 사이의 1 이상의 계면에 배치된 1 이상의 전도 배리어 층을 더 포함할 수 있다. 1 이상의 전도 형상 및 절연 층의 조합은 반복하여 다중 레벨 상호접속 스택을 형성할 수 있다.
상기 구조체는 마이크로전자 장치를 함유하는 규소 웨이퍼, 세라믹 칩 캐리어, 유기 칩 캐리어, 유리 기판, 비소화갈륨, 또는 다른 반도체 웨이퍼, 회로판, 또는 플라스픽 기판일 수 있다.
본 발명의 다른 추가 목적, 이점 및 특성은 첨부된 도면과 함께 후술하는 명세서를 참조하면 이해할 수 있을 것이다. 도면에서 동일 부품은 동일 번호로 표시되어 있다.
도 1은 본 발명에 따른 자가 정렬 마스크를 발생시키는 공정에 대한 일반 흐름도이다.
도 2a, 2b 및 2c는 중합체의 혼합물을 사용하여 본 발명에 따른 자가 정렬 마스크를 발생시키는 제1, 제2 및 제3 방법을 예시한 것이다.
도 3은 블록 공중합체 테라싱(terracing)에 의해 본 발명에 따른 자가 정렬 마스크를 발생시키는 제4 방법을 예시한 것이다.
도 4는 선택적 습윤화(selective wetting)에 의해 본 발명에 따른 자가 정렬 마스크를 발생시키는 제5 방법을 예시한 것이다.
도 5는 우선적인 흡착(preferential adsorption)에 의해 본 발명에 따른 자가 정렬 마스크를 발생시키는 제6 방법을 예시한 것이다.
도 6은 본 발명에 따른 반도체 장치의 단면도이다.
도 7은 본 발명에 따른 또 다른 반도체 장치의 단면도이다.
본 발명에 따르면, 2 이상의 뚜렷한 성분을 갖는 구조체를 함유하는 패턴화 기판은 층이 선택된 성분 표면에 도포될 수 있는 경로에 의해 가공된다. 이러한 층은 후술되는 다수의 자가 어셈블리 접근법에 의해 발생할 수 있으며, 소정의 성분 표면으로의 후속 처리 또는 물질 침착을 위한 마스크 층으로서 사용될 수 있다. 이러한 구조체는 희생성일 수 있으며, 일반적으로 최종 구조체에 잔존하지 않는다.자가 어셈블링된 배리어 층의 발생을 위한 마스크의 사용은 블랭킷 침착 후, 리프트 오프(lift-off), 블랭킷 침착 후 화학 기계적 연마(CMP: chemical mechanical polishing), 및 선택적인 전자화학 및 무전해 금속 침착 공정의 강화를 비롯한 다수의 경로에 의해 진행시킬 수 있다. 당업자라면, 하기 설명되는 접근법 중 어느 것에 의해서라도 자가 정렬 층의 도포는 선택적 마스크를 발생시키는 공정으로서 이용될 수 있다는 점을 명백히 이해할 것이다.
일반적인 접근법은 단순하고, 도 1에 개략적으로 예시되어 있다. 제1 단계에서는 1 이상의 성분을 갖는 자가 정렬 시스템을 함유하는 용액을 발생시킨다. 이어서, 제2 단계에서는 이러한 용액으로부터 코팅을 발생시킨다. 코팅 공정은 하기 설명한 각각의 방법을 스핀 코팅, 딥 코팅, 스캔 코팅, 스프레이 코팅을 비롯한 다수의 수단 중 어느 것이라도 이용하고 닥터 블레이드를 사용하여 수행할 수 있다. 임의로, 제3 단계에서는 자가 정렬 마스크 층을 도포하기 전에 1 이상의 노출 표면의 표면 특성을 화학적으로 개질시켜서 하기 설명한 각각의 방법을 용이하게 할 수 있다. 게다가, 최종 자가 정렬 마스크 층을 한정하기 위해서는 열적 어닐링 단계(4) 및 건식 에칭 단계(5)를 포함시킬 수 있다. 제6 단계에서는 선택된 성분을 세정, 초음파 처리, 용해, 열분해, 화학 반응, 조사 및 분해를 비롯한 다양한 기법에 의해 기판으로부터 제거할 수 있다.
자기 정렬 마스크 층을 도포하기 전에 임의의 화학적 개질 단계는, 도1의 제3 단계에서 설명한 것으로, 플라즈마 처리, 산화 또는 환원 용액의 도포, 환원 또는 산화 대기 중에서 어닐링, 및 도포시 기판의 표면 일부를 소수성 또는 친수성으로 만드는 물질의 도포를 비롯한 개질 수단들의 임의의 조합에 의해 수행할 수 있다. 유전체 표면(10)에 유도된 특이적 화학 처리는 SiXLYRZ로 구성된 유기실란을 도포하는 과정을 포함할 수 있으며, 상기 식 중 L은 히드록시, 메톡시, 에톡시, 아세톡시, 알콕시, 카르복시, 아민, 할로겐으로 이루어진 군 중에서 선택되며, R은 히드리도, 메틸, 에틸, 비닐, 및 페닐(임의의 알킬 또는 아릴)로 이루어진 군 중에서 선택된다. 금속 표면(20)에 유도된 특이적 화학 처리는, 다음과 같은 작용기, 즉 히드록시, 에스테르, 에테르, 알데히드, 케톤, 카르보네이트, 산, 페놀, 아민, 아미드, 이미드, 티오에스테르, 티오에테르, 우레아, 우레탄, 니트릴, 이소시아네이트, 티올, 설폰, 할라이드, 포스핀, 포스핀 옥사이드, 포스폰이미드, 니트로, 아조, 티오에스테르, 티오에테르, 벤조트리아졸, 피리딘, 이미다졸, 이미드, 옥사졸, 벤즈옥사졸, 티아졸, 피라졸, 트리아졸, 티오펜, 옥사디아졸, 티아진, 티아졸, 퀴온옥살린, 벤즈이미다졸, 옥시인돌, 인돌린, 질소 화합물 및 인산을 갖는 분자를 비롯하여 금속 표면과 우선적인 상호작용을 하는 분자를 도포하는 과정을 포함할 수 있다.
도 2a, 2b 및 2c를 참조하면, 패턴화 기판의 바람직한 실시양태는 금속 표면 또는 영역(20) 및 유전체 표면 또는 영역(10)을 갖는 상호접속 구조체이다.
도 2a를 참조하면, 패턴 자가 복제를 위한 본 발명에 따른 제1 방법은 2원 물질 시스템의 패턴화 조화 상 분리(petterned matched phase separation)를 이용한다. 유전체 표면(10) 또는 금속 표면(20)의 임의의 화학적 개질은, 앞에서 설명한 바와 같이, 제일 먼저 수행할 수 있다. 중합체 성분 A 및 B를 갖는 2원 시스템은, 예를 들면 스핀 코팅 또는 딥 코팅으로 용매로부터 패턴화 기판에 균일하게 도포한다. 불연속 A 및 B 농후 도메인(각각 200 및 100)으로의 상 분리는 캐스팅 동안 발생하거나 또는 열적 어닐링에 의해 발생할 수 있다. 도메인의 선택적인 정렬 또는 형태는, A 농후 도메인(200)이 금속 표면(20)과 격리되고, B 농후 도메인(100)이 유전체 표면(10)과 격리됨에 따라, 발생한다. A 농후 도메인(200)의 선택적인 제거는 유전체 표면(10) 상의 B 농후 도메인(100) 및 금속 표면(200)을 갖는 구조체를 유도한다. 따라서, 이러한 구조체는 금속 표면(20)에 상기 언급한 공정으로 선택적 침착시키기 위한 마스크 층으로서 사용할 수 있다.
제1 방법의 경우, 중합체 A는 금속 표면(20)에 대한 고도의 친화성이 존재하고, 어떠한 계면 상호작용 또는 바람직하지 못한 계면 상호작용이 유전체 표면(10)에 존재하지 않도록 선택될 수 있다. 중합체 A는 (선상, 분지상, 수상(dendrimeric)을 비롯한) 임의의 사슬 구조를 갖는 무정형 중합체 시스템일 수 있고, 1 이상의 단량체 단위를 함유할 수 있다. 이 중합체 A는 다음과 같은 시스템, 즉 폴리(비닐 피리딘), 폴리(비닐 피롤리돈), 폴리(비닐 이미다졸), 폴리(스티렌), 폴리(에스테르), 폴리포스파젠, 폴리티오펜, 폴리이민, 폴리헤테로시클릭, 즉 폴리이미드, 폴리옥사졸, 폴리벤즈옥사졸, 폴리티아졸, 폴리피라졸, 폴리트리아졸 및 폴리티오펜으로 구성될 수 있지만, 이들에 국한되는 것은 아니다. 또한, 중합체 B는 무정형일 수 있으며, 반대 속성, 즉 유전체 표면(10)에 대한 고도의 친화성 및 어떠한 계면 상호작용 또는 바람직하지 못한 계면 상호작용이 금속 표면(20)에 존재하지 않는 속성을 갖도록 선택할 수 있으며, 다음과 같은 시스템, 즉 폴리(비닐피리딘), 폴리(비닐 피롤리돈), 폴리(비닐 이미다졸), 폴리(스티렌), 폴리(에스테르), 폴리(메타크릴레이트), 폴리(아크릴레이트) 및 폴리(글리콜), 폴리카르보네이트, 폴리비닐아세테이트, 폴리알킬, 폴리아미드, 폴리니트릴, 폴리우레아, 폴리우레탄, 폴리에테르, 폴리설폰, 폴리티오에테르, 폴리옥사졸, 폴리이미드, 폴리헤테로시클릭, 폴리실리콘 및 폴리실란으로 구성될 수 있지만, 이들에 국한되는 것은 아니다. 그러나, 중합체 A 및 중합체 B는 조성상 상이해야 한다.
도 2b를 참조하면, 이 접근법은 단지 A 및 B 농후 도메인(200 및 100)만이 금속 및 유전체 표면(20 및 10) 위로 전체 코팅 두께에 걸쳐 위치한다. 패턴 자가 복제를 위한 본 발명에 따른 제2 방법은 보다 큰 형태적 복합성을 지닌 코팅, 예컨대 이중 층, 다층 및 분산 구조체를 지닌 코팅을 허용하지만, 이에 국한되는 것은 아니다. 그러한 보다 복잡한 코팅은 패턴화 기판 계면에 선택적인 정렬이 발생하는 경우 자가 정렬 마스크 층으로서 여전히 이용할 수 있다. 이러한 접근법의 예는 도 2에 예시되어 있으며, 여기서 이중 층 구조체는 유전체 표면(10) 상부에 위치하고, B 농후 도메인(100A)로 구성된 형태는 A 농후 도메인(200)으로 구성된 연속 매트릭스 중에 분산되어 있다. B 농후 도메인(100A)을 함유하는 물질(200)의 선택적인 제거는 자가 정렬 마스크를 유도한다.
제2 방법에 바람직한 물질은 제1 방법의 물질과 기본적으로 동일하다.
도 2c를 참조하면, 자가 복제를 패턴화시키기 위한 본 발명에 따른 제3 방법은 보통 상 분리가 일어나지 않는 A-B 시스템을 이용한다. 이러한 경우, 의도한 표면 상으로의 A 또는 B의 선택적 축척은 표면 유도된 상 분리 메카니즘을 기본으로한다. 예를 들면, A-B 시스템은 A 및 B가 혼화성 A-B 상(150)을 형성하도록 선택될 수 있다. 그러나, 유전체 표면(10)의 존재는 유전체 표면(10)에서 B 농후 도메인의 농후화를 유도한다. 이어서, 혼화성 A-B 상(150)의 선택적인 제거는 수행할 수 있는데, 이는 자가 정렬 마스크로서 이용할 수 있는 구조체를 잔류시킨다.
제3 방법에 바람직한 물질은 제1 방법의 물질과 기본적으로 동일하다.
도 3을 참조하면, 본 발명에 따른 제4 방법은 블록 공중합체 테라스 형성을 이용하여 기존 패턴을 복제한다. 유전체 표면(10) 또는 금속 표면(20)의 임의 화학 개질은, 앞에서 설명한 바와 같이, 제일 먼저 수행할 수 있다. A 블록 및 B 블록으로 구성된 블록 공중합체는 기판 표면에 균일하게 도포한다. 이 2개의 블록은 2개의 표면에 대하여 다양한 친화성을 갖는데, 그 결과 A 블록은 금속 표면(20)과 격리되고, B 블록은 유전체 표면(10)과 격리된다. 블록 공중합체 도메인의 순서 및 정렬은 이면 표면 화학 불균일성 복제물인 토포그래피(300)를 갖는 코팅을 생성시킨다. 이 필름 두께는 순서화 할 때 필름의 보다 두꺼운 영역이 유전체 표면(10) 상에 발생하도록 선택된다. 이어서, 제어된 에칭은 가하여 금속 표면을 노출시키고, 유전체 표면 상에 위치한 A-B 물질의 일부를 잔류시킨다. 이어서, 형성된 필름 구조체는 금속 표면(20) 상에 배리어 층을 침착시키기 위한 마스크 층으로서 사용할 수 있다.
이러한 제4 방법의 경우, 블록 공중합체는 마이크로상이 불연속 형태(라멜라 형태, 실린더 형태, 구 형태 등)로 분리되는 무정형 중합체 블록을 포함한다. A 블록은 금속 표면(20)에 대한 고도의 친화성이 존재하고, 어떠한 계면 상호작용 또는바람직하지 못한 계면 상호작용이 유전층 표면(10)에 존재하지 않도록 선택할 수 있으며, 다음과 같은 시스템, 즉 폴리(비닐 피리딘), 폴리(비닐 피롤리돈), 폴리(비닐 이미다졸), 폴리(스티렌)으로 구성될 수 있지만, 이들에 국한되는 것은 아니다. B 블록은 반대의 속성, 즉 유전체 표면(10)에 대한 고도의 친화성 및 어떠한 계면 상호작용 또는 바람직하지 못한 계면 상호작용이 금속 표면(20)에 존재하지 않는 속성을 갖도록 선택할 수 있으며, 다음과 같은 시스템, 즉 폴리(스티렌), 폴리(메타크릴레이트), 폴리(아크릴레이트), 폴리(글리콜) 등으로 구성될 수 있지만, 이에 국한되는 것은 아니다.
도 4를 참조하면, 본 발며에 따른 제5 방법은 선택적인 탈습윤화 공정을 이용하여 기존 패턴을 복제한다. 유전체 표면(10) 또는 금속 표면(20)의 임의의 화학적 개질은, 앞에서 설명한 바와 같이, 제일 먼저 수행할 수 있다. 이어서, 마스킹 물질(400)을 패턴화 기판에 도포한다. 캐스팅 동안 또는 열적 어닐링에 의해, 마스킹 물질(400)은 바람직하지 못한 물리적 상호작용에 기인하여 금속 표면(20)으로부터 선택적으로 탈습윤된다.
제5 방법의 경우, 마스킹 물질은 (선상, 분지상, 수상을 비롯한) 임의의 사슬 구조를 갖는 무정형 중합체 물질이며, 1 종 이상의 단량체 단위를 함유할 수 있다. 마스킹 물질은 다음과 같은 시스템, 즉 폴리(비닐 피리딘), 폴리(비닐 피롤리돈), 폴리(비닐 이미다졸), 폴리(스티렌), 폴리(에스테르), 폴리(메타크릴레이트), 폴리(아크릴레이트) 및 폴리(글리콜), 폴리카르보네이트, 폴리비닐아세테이트, 폴리알킬, 폴리아미드, 폴리니트릴, 폴리우레아, 폴리우레탄, 폴리에테르, 폴리설폰,폴리티오에테르, 폴리옥사졸, 폴리이미드, 폴리헤테로시클릭, 폴리실리콘, 폴리실란 등으로 구성될 수 있지만, 이들에 국한되는 것은 아니다.
도 5를 참조하면, 자가 복제를 패턴화시키기 위한 본 발명에 따른 제6 방법은 유전체 표면(10)에 선택적으로 흡착되는 1 이상의 작용기를 갖는 마스크 물질(500)을 사용한다. 유전체 표면(10) 및 금속 표면(20)의 임의의 화학 개질은, 앞에서 설명한 바와 같이, 제일 먼저 수행할 수 있다. 상기 물질은 예비 패턴화 기판에 임의의 적합한 코팅 방법에 의해 스핀 코팅되거나 도포된다. 이어서, (예를 들면, 용매를 사용한 세정에 의한) 마스킹 물질(500)의 선택적인 제거를 수행하여 물리적 흡착이 일어나지 않은 금속 표면(20)으로부터 마스킹 물질(500)을 제거한다. 이러한 영역에서 물질의 치환은 유전체 표면(10)상에 단독으로 위치한 자가 정렬 마스크 층을 형성시킨다.
제6 방법의 경우, 마스킹 물질은 (선상, 분지상, 가교된 수상을 비롯한) 임의의 사슬 구조를 갖는 무정형 중합체 물질이고, 1 종 이상의 단량체 단위를 함유할 수 있다. 마스킹 물질은 중합체에 공유 결합되어 있는 1 이상의 작용기(도 5에서 A로 표시됨)를 함유한다. 1 이상의 작용기는 중합체가 말단-작용화된 중합체, 랜덤 중합체, 블록 공중합체 등으로 간주될 수 있도록 임의의 배열로 중합체 물질 내에 위치할 수 있다. 이들 작용기로는 히드록시, 에스테르, 에테르, 티올, 알데히드, 케톤, 카르보네이트, 산, 페놀, 아민, 아미드, 이미드, 티오에스테르, 티오에테르, 우레아, 우레탄, 니트릴, 이소시아네이트, 티올, 설폰, 할라이드, 포스핀, 포스핀 옥사이드, 포스폰이미드, 니트로, 아조 등을 들 수 있지만, 이들에 국한되는 것은 아니다.
IC 칩, 칩 캐리어 및 회로판의 제작에 상기 본 발명의 방법의 이용
몇 가지 유도된 구조체는 상기 설명한 선택적 마스킹 방법을 이용하여 제작할 수 있다. 하기 설명한 예를 목적으로 하는 경우, 1 이상의 금속 원소를 포함하는 제1 원자 조성을 갖는 기판 표면의 제1 세트 영역 및 유전체이고 제1 조성과는 상이한 제2 원자 조성을 갖는 기판 표면의 제2 세트 영역으로 구성된 패턴을 함유하는 기판이 예비 존재한 것으로 가정한다. 유전체 표면의 선택적 도포(coverage)는 상기 설명한 방법 중 하나에 의해 제일 먼저 수행한다. 1 이상의 금속 원소를 포함하는 제1 세트 영역 부위는 노출시킨 후, 스퍼터링, 증발, 화학 증착(CVD), 플라즈마 강화형 화학 증착(PECVD) 등에 의한 무전해 침착 단독, 또는 금속의 무전해 침착, 금속 또는 유전체 침착과 같은 가공 단계로 처리한 다음, 임의의 편평화(planarization) 단계를 수행하여 일반적으로 제1 세트 영역에만 첨가된 층을 형성시킨다.
형성된 구조체는 기판 상에 형성된 그 상부 표면 상에 선택적 캡을 갖는 1 이상의 전도 형상으로 구성된 마이크로전자 상호접속 구조체이며, 상기 기판은 그 저부 및 측부 표면에서 전도 형상을 둘러싸는 1 이상의 절연 층 및 절연체와 전도 형상 사이의 1 이상의 계면에 배치된 1 이상의 임의의 전도성 배리어 층을 더 포함한다.
이러한 구조체의 실시양태의 예로는 절연체, 전도 및 절연 배리어 층 등을 함유하는 장치 칩 상호접속 스택에 캡핑되고 매립되어 있는 전기 전도성 상호접속배선; 세라믹 칩 캐리어 패키지 상에 배치된 금속의 상호접속 배선; 및 인쇄 회로판과 같은 유기 칩 또는 장치 캐리어 상에 및 내에 배치된 상호접속 배선; 및 정보 디스플레이 및 관련 휴대용 장치의 제작에 사용되는 유리 또는 중합체 기판 상의 박막 배선 어레이가 있지만, 이들에 국한되는 것은 아니다.
도 6을 참조하면, 층간 유전체(31), 금속 배선(32), 선형 배리어 층(34) 및 캡 배리어 층(36)을 갖는 상호접속 구조체(30)가 예시되어 있다. 상호접속 구조체는 바이어(1100) 레벨 및 라인(1200) 레벨로 구성된 다중 레벨(1000)을 갖는다. 층간 유전체(31)에 대한 바람직한 물질은 유전 상수가 낮으며(k<3), 탄소 도핑된 이산화규소(또한, 규소 옥시카바이드 또는 SiCOH 유전체로도 알려짐); 불소 도핑된 산화규소(또한, 플루오로실리케이트 유리 또는 FSG로도 알려짐); 스핀-온 유리; 실세스퀴옥산, 예컨대 수소 실세스퀴옥산(HSSQ), 메틸 실세스퀴옥산(MSSQ) 및 HSSQ와 MSSQ의 혼합물 또는 공중합체; 및 임의의 규소 함유 저 k 유전체를 포함한다. 당업계에 공지되어 있는 바와 같이, 이 층간 유전체는 유전 상수를 더 감소시키기 위하여 공극을 포함할 수 있으며, 다른 유전체를 사용할 수 있다.
도 7을 참조하면, 층간 유전체(31), 유전체 경질 마스크(41), 금속 배선(32), 선형 배리어 층(34) 및 캡 배리어 층(36)을 갖는 상호접속 구조체(40)가 예시되어 있다. 상호접속 구조체는 바이어(1100) 레벨 및 라인(1200) 레벨로 구성된 다중 레벨(1000)을 갖는다. 층간 유전체(31)에 대한 바람직한 물질은 유전 상수가 낮으며(k<3), 유기 중합체 열경화성 물질일 수 있고, SiLKTM(다우 케미컬 컴파니제품), FlareTM(하니웰 제품) 및 기타 폴리아릴렌 에테르로 구성된 군 중에서 선택될 수 있다. 당업계에 공지되어 있는 바와 같이, 이 유기 중합체 유전체는 유전 상수를 더 감소시키기 위하여 공극을 포함할 수 있으며, 다른 유기 중합체 열경화성 유전체를 사용할 수 있다. 유전체 경질 마스크(41)에 대한 바람직한 물질로는 탄화규소, 탄소 도핑된 이산화규소(또한, 규소 옥시카바이드 또는 SiCOH 유전체로도 알려짐); 불소 도핑된 산화규소(또한, 플루오로실리케이트 유리 또는 FSG로도 알려짐); 스핀-온 유리; 실세스퀴옥산을 포함한다.
패턴화 금속 상호접속부 상에 선택적 캡 배리어 층(36)을 형성시키는 본 발명의 방법의 적용은 본 명세서에 설명한 방법 중 어느 것이라도 이용하여 제조할 수 있는, 도 6 및 7에 도시된 구조체를 참고로 하여 이하 설명하고자 한다. 구조체는 포토리쏘그래피, 즉 스핀 코팅 또는 화학 증착에 의한 유전체 침착; 전기 도금, 무전해 도금, 열 증발, 스퍼터링에 의한 금속 침착; 화학 기계적 연마에 의한 평탄화; 반응성 이온 에칭과 같은 습식 및 건식 에칭 공정; 열적 어닐링; 습식 및 건식 세정 등을 수반하는 당업계에 공지된 일련의 단계를 통하여 발생시킬 수 있다. 주어진 예는 구체적인 상세한 설명을 포함하지만, 다수의 대안예, 변경예 및 변형예가 상기 주어진 방법 설명에 비추어 볼 때 당업자에게 자명하다는 것이 분명하다. 다양한 물질은 선택적 캡(예컨대, 질화규소 또는 다양한 내화성 금속 및 상기 금속들의 화합물)을 형성할 수 있다. 또한, 본 발명은 임의의 특정한 형상이나 조성의 구조체에 한정되지 않는다.
본 명세서에 설명한 방법의 적용은 도 2 내지 5에 도시된 바와 같이 패턴화상부 표면을 형성시키는 화학 기계 연마 단계 후에 이용할 수 있다. 자가 정렬 마스크를 생성시키는 바람직한 경로는 패턴화 표면 상에 톨루엔 용액으로부터 스핀 코팅에 의해 폴리스티렌(PS) 및 폴리메틸메타크릴레이트(PMMA)의 중합체 혼합물을 도포하고, 이어서 시클로헥산 중에서 용해에 의해 폴리스티렌을 선택적으로 제거하여 금속 라인을 노출시킴으로써 구조체를 형성시키는데, 이로써 잔류 폴리메틸메타크릴레이트 도메인은 자가 정렬 마스크로서 사용되는 토포그래피를 발생시킨다.
다음 단계에서, 이 PMMA는 자가 정렬 마스크로서 사용된다. 이어서, 질화탄탈륨(TaN)과 탄탈륨의 이중 층은 자가 정렬 마스크를 함유하는 패턴화 기판 상에 스퍼터 침착 도구(당업계에 공지됨)로 스퍼터링함으로써 침착된다. TaN/Ta 이중 층은 금속 영역과 접촉하고, PMMA를 정합 코팅한다. 이어서, 웨이퍼를 화학 기계 연마(CMP) 도구에 배치시키고, 이중 층을 PMMA으로부터 제거하며, 금속 영역 상에 완전하게 잔류시킨다. 이어서, 톨루엔 중에 용해시킴으로써 폴리메틸메타크릴레이트를 제거하는 것은 금속 영역 상에만 TaN 및 Ta로 구성된 선택적 캡 배리어 층(36)을 생성시킨다.
본 발명자들은 본 발명에 따른 몇 가지 실시양태를 나타내고 설명하였지만, 당업자라면 본 발명이 명백한 다수의 변화가 가능하다는 것을 분명히 이해할 수 있을 것이다. 그러므로, 본 발명자들은 나타내고 설명한 상세한 설명으로 국한시키려는 것이 아니라, 첨부된 특허 청구의 범위 내에 속하게 되는 모든 변형과 변경을 나타내고자 한다.
본 발명은, 자가 어셈블리에 의해 자가 정렬 마스크를 패턴화 기판 상에 형성시키는 개선된 방법을 제공함으로써, 마이크로전자 장치에서 리쏘그래픽 공정을 이용하지 않고도 정밀하고 저렴하게 기판 상에 미세한 패턴을 생성시키는 데 이용할 수 있다.

Claims (60)

  1. 상부 표면을 갖는 기판 상의 기존 패턴 상에 자가 정렬 패턴을 형성시키는 방법으로서,
    캐리어 중에 마스킹 물질을 함유하는 용액의 코팅을 상기 상부 표면에 도포하는 단계로서, 상기 마스킹 물질은 상기 기존 패턴의 일부에 대하여 친화성을 갖는 것인 단계, 및
    상기 마스킹 물질의 적어도 일부를 상기 상부 표면 상의 상기 기존 패턴의 일부에 우선적으로 어셈블링시키는 단계
    를 포함하는 것인 방법.
  2. 제1항에 있어서, 상기 상부 표면 상의 패턴은 제1 원자 조성을 갖는 기판의 제1 세트 영역 및 제1 조성과는 상이한 제2 원자 조성을 갖는 기판의 제2 세트 영역을 포함하는 것인 방법.
  3. 제2항에 있어서, 상기 제1 세트 영역은 1 이상의 금속 원소를 포함하고, 상기 제2 세트 영역은 유전체를 포함하는 것인 방법.
  4. 제2항에 있어서, 상기 마스킹 물질은 제1 중합체 및 제2 중합체를 포함하고, 상기 제1 중합체는 상기 제1 세트 영역에 대한 친화성을 가지며, 상기 제2 중합체는 상기 제2 세트 영역에 대한 친화성을 가지므로, 상기 제1 중합체는 상기 제1 영역을 코팅하고, 상기 제2 중합체는 상기 상부 표면 상의 제2 영역을 코팅하는 것인 방법.
  5. 제4항에 있어서, 상기 제1 중합체 및 상기 제2 중합체 중 하나를 제거하는 단계를 더 포함하는 방법.
  6. 제5항에 있어서, 상기 제거 단계는 세정, 초음파 처리, 용해, 열분해, 화학 반응, 조사 및 분해 중 1 이상에 의해 달성하는 것인 방법.
  7. 제4항에 있어서, 상기 제1 세트 영역은 1 이상의 금속 원소를 포함하고, 상기 제2 세트 영역은 유전체를 포함하는 것인 방법.
  8. 제7항에 있어서, 상기 제1 중합체는 폴리(비닐 피리딘), 폴리(비닐 피롤리돈), 폴리(비닐 이미다졸), 폴리(스티렌) 및 폴리(에스테르), 폴리포스파젠, 폴리티오펜, 폴리이민, 폴리헤테로시클릭, 즉 폴리이미드, 폴리옥사졸, 폴리벤즈옥사졸, 폴리티아졸, 폴리피라졸, 폴리트리아졸 및 폴리티오펜으로 이루어진 군 중에서 선택되는 것인 방법.
  9. 제7항에 있어서, 상기 제2 중합체는 폴리(비닐 피리딘), 폴리(비닐 피롤리돈), 폴리(비닐 이미다졸), 폴리(스티렌), 폴리(에스테르), 폴리(메타크릴레이트), 폴리(아크릴레이트), 폴리(글리콜), 폴리카르보네이트, 폴리비닐아세테이트, 폴리알킬, 폴리아미드, 폴리니트릴, 폴리우레아, 폴리우레탄, 폴리에테르, 폴리설폰, 폴리티오에테르, 폴리옥사졸, 폴리이미드, 폴리헤테로시클릭, 폴리실리콘 및 폴리실란으로 이루어진 군 중에서 선택되는 것인 방법.
  10. 제1항에 있어서, 상기 마스킹 물질은 제1 중합체 및 제2 중합체를 포함하고, 상기 제1 중합체와 제2 중합체는 혼화성을 갖는 것인 방법.
  11. 제1항에 있어서, 상기 마스킹 물질은 제1 중합체 및 제2 중합체를 포함하고, 상기 중합체 중 하나는 표면 유도된 상 분리로 인하여 상기 상부 표면 상의 상기 패턴의 일부에 우선적으로 어셈블링되는 것인 방법.
  12. 제1항에 있어서, 상기 마스킹 물질은 블록들이 공유 결합되어 있는 블록 공중합체를 포함하는 것인 방법.
  13. 제12항에 있어서, 상기 패턴은 제1 원자 조성을 갖는 기판의 제1 세트 영역 및 제1 조성과는 상이한 제2 원자 조성을 갖는 기판의 제2 세트 영역으로 구성되고, 상기 블록의 제1 중합체는 상기 제1 영역에 인력으로 이끌려 가고, 상기 블록의 제2 중합체는 상기 제2 영역에 인력으로 이끌려 가는 것인 방법.
  14. 제13항에 있어서, 테라스형 토포그래피는 상기 제1 영역 및 제2 영역에 상응하게 형성되고, 코팅은 상기 제2 영역 위로 보다 두꺼운 것인 방법.
  15. 제14항에 있어서, 상기 제1 영역을 노출시키기에 충분한 상기 마스크 물질의 두께를 제거하는 단계를 더 포함하는 방법.
  16. 제15항에 있어서, 상기 제거 단계는 건식 에칭 공정을 이용하여 달성하는 것인 방법.
  17. 제12항에 있어서, 상기 블록의 제1 공중합체는 폴리(비닐 피리딘), 폴리(비닐 피롤리돈), 폴리(비닐 이미다졸), 폴리(스티렌) 및 폴리(에스테르)로 이루어진 군 중에서 선택되고, 제2 공중합체는 폴리(스티렌), 폴리(메타크릴레이트), 폴리(아크릴레이트) 및 폴리(글리콜)로 이루어진 군 중에서 선택되며, 제1 공중합체는 조성상 제2 공중합체와 상이한 것인 방법.
  18. 제1항에 있어서, 마스킹 물질은 폴리(비닐 피리딘), 폴리(비닐 피롤리돈), 폴리(비닐 이미다졸), 폴리(스티렌), 폴리(에스테르), 폴리(메타크릴레이트), 폴리(아크릴레이트) 및 폴리(글리콜), 폴리카르보네이트, 폴리비닐 아세테이트, 폴리알킬, 폴리아미드, 폴리니트릴, 폴리우레아, 폴리우레탄, 폴리에테르, 폴리설폰,폴리티오에테르, 폴리옥사졸, 폴리이미드, 폴리헤테로시클릭, 폴리실리콘 및 폴리실란으로 이루어진 군 중에서 선택되는 것인 방법.
  19. 제18항에 있어서, 상기 패턴은 제1 원자 조성을 갖는 기판의 제1 세트 영역및 제1 조성과는 상이한 제2 원자 조성을 갖는 기판의 제2 세트 영역을 포함하고, 마스킹 물질은 상기 제1 원자 조성의 영역으로부터 탈습윤되고, 제2 원자 조성의 영역을 습윤시키는 것인 방법.
  20. 제19항에 있어서, 제1 영역은 금속을 포함하고, 제2 영역은 유전체를 포함하는 것인 방법.
  21. 제18항에 있어서, 마스킹 물질은 제2 원자 조성을 갖는 기판 표면 영역에 대한 강력한 물리적 인력을 형성하는 기에 의해 작용화되는 것인 방법.
  22. 제21항에 있어서, 마스킹 물질은 히드록시, 에스테르, 에테르, 알데히드, 케톤, 카르보네이트, 산, 페놀, 아민, 아미드, 이미드, 티올, 티오에스테르, 티오에테르, 우레아, 우레탄, 니트릴, 이소시아네이트, 티올, 설폰, 할라이드, 포스핀, 포스핀 옥사이드, 포스폰이미드, 니트로 및 아조로 이루어진 군 중에서 선택된 작용화된 기를 함유하는 것인 방법.
  23. 제21항에 있어서, 마스킹 물질이 블록 공중합체인 방법.
  24. 제21항에 있어서, 마스킹 물질은 히드록시, 에스테르, 에테르, 알데히드, 케톤, 카르보네이트, 산, 페놀, 아민, 아미드, 이미드, 티올, 티오에스테르, 티오에테르, 우레아, 우레탄, 니트릴, 이소시아네이트, 티올, 설폰, 할라이드, 포스핀, 포스핀 옥사이드, 포스폰이미드, 니트로 및 아조로 이루어진 군 중에서 선택된 작용기에 의해 단부 말단화되어 있는 중합체 분자를 포함하는 것인 방법.
  25. 제1항에 있어서, 마스킹 물질은 스핀 코팅, 딥 코팅, 스캔 코팅, 스프레이 코팅 중에서 선택된 방법으로 닥터 블레이드를 사용하여 기판에 도포하는 것인 방법.
  26. 제1항에 있어서, 상기 패턴은 제1 원자 조성을 갖는 기판의 제1 세트 영역 및 제1 조성과는 상이한 제2 원자 조성을 갖는 기판의 제2 세트 영역을 포함하고, 제1 원자 조성의 영역은 주로 구리를 포함하고, 패턴화 전기 상호접속부인 것인 방법.
  27. 제1항에 있어서, 기판이 전자 장치를 함유하는 규소 웨이퍼인 방법.
  28. 제1항에 있어서, 기판은 세라믹 칩 기판, 유기 칩 캐리어, 유기 기판, 비소화갈륨, 탄화규소 또는 다른 반도체 웨이퍼, 회로판, 또는 플라스픽 기판인 방법.
  29. 제1항에 있어서, 상기 코팅을 도포하기 전에 기판의 영역을 화학적으로 처리하는 단계를 더 포함하는 방법.
  30. 제29항에 있어서, 상기 화학 처리 단계는 플라스마 처리, 산화 또는 환원 용액의 도포, 환원 또는 산화 대기에서의 어닐링, 및 도포시 기판의 표면 일부를 소수성 또는 친수성으로 만드는 물질의 도포 중 적어도 하나를 포함하는 것인 방법.
  31. 제29항에 있어서, 상기 화학 처리 단계는 기판의 영역의 습윤 특성을 변화시키는 것인 방법.
  32. 제29항에 있어서, 상기 화학 처리 단계는 상기 제2 영역을 개질시키기 위해서 SiXLYRZ로 이루어진 군 중에서 선택된 유기 실란 및 실레이트화제를 도포하는 과정을 포함하고, 상기 식 중, L은 히드록시, 메톡시, 에톡시, 아세톡시, 알콕시, 카르복시, 아민, 할로겐으로 이루어진 군 중에서 선택되며, R은 히드리도, 메틸, 에틸, 비닐, 페닐(임의의 알킬 또는 아릴)로 이루어진 군 중에서 선택되는 것인 방법.
  33. 제29항에 있어서, 상기 화학 처리 단계는 상기 제2 영역을 개질시키기 위해서 헥사페닐 디실라잔, 할로겐화 알킬 실란, 헥사메틸디실라잔, 비닐트리아세톡시실란, 아미노프로필트리메톡시실란, 트리메틸클로로실란 및 트리메틸아세톡시실란으로 이루어진 군 중에서 선택된 유기실란을 도포하는 과정을 포함하는 것인 방법.
  34. 제29항에 있어서, 상기 화학 처리 단계는 상기 제1 영역을 개질시키기 위해서 히드록시, 에스테르, 에테르, 알데히드, 케톤, 카르보네이트, 산, 페놀, 아민, 아미드, 이미드, 티오에스테르, 티오에테르, 우레아, 우레탄, 니트릴, 이소시아네이트, 티올, 설폰, 할라이드, 포스핀, 포스핀 옥사이드, 포스폰이미드, 니트로, 아조, 티오에스테르, 티오에테르, 벤조트리아졸, 피리딘, 이미다졸, 이미드, 옥사졸, 벤즈옥사졸, 티아졸, 피라졸, 트리아졸, 티오펜, 옥사디아졸, 티아진, 티아졸, 퀴온옥살린, 벤즈이마다졸, 옥시인돌, 인돌린, 질소 화합물 및 인산 중 하나를 도포하는 과정을 포함하는 것인 방법.
  35. 제1항에 있어서, 코팅을 도포한 후 기판을 어닐링시키는 단계를 더 포함하는 방법.
  36. 기판 상의 기존 패턴 상의 자가 정렬 패턴을 포함하는 구조체로서,
    상기 자가 정렬 패턴은 상기 기존 패턴의 일부에 대한 친화성을 갖는 마스킹 물질을 포함하므로, 상기 마스킹 물질은 상기 기존 패턴의 일부에 우선적으로 어셈블링되는 것인 구조체.
  37. 제36항에 있어서, 상기 패턴은 제1 원자 조성을 갖는 기판의 제1 세트 영역 및 제1 조성과는 상이한 제2 원자 조성을 갖는 기판의 제2 세트 영역을 포함하는 것인 구조체.
  38. 제36항에 있어서, 상기 제1 세트 영역은 1 이상의 금속 원소를 포함하고, 상기 제2 세트 영역은 유전체를 포함하는 것인 구조체.
  39. 제38항에 있어서, 상기 자가 정렬 패턴은 상기 제2 세트 영역 상에 배치되어 있는 것인 구조체.
  40. 제38항에 있어서, 상기 자가 정렬 패턴은 상기 제2 세트 영역 위에만 배치되어 있는 것인 구조체.
  41. 제38항에 있어서, 상기 자가 정렬 패턴은 상기 제1 세트 영역 상에 배치되어 있지 않는 것인 구조체.
  42. 제36항에 있어서, 상기 기판 상에 형성된 1 이상의 전도 형상을 포함하고, 상기 기판은 상기 전도 형상을 둘러싸는 1 이상의 절연 층을 더 포함하는 것인 구조체.
  43. 제42항에 있어서, 상기 절연 층은 저부 및 측부 표면에서 상기 1 이상의 전도 형상을 둘러싸는 것인 구조체.
  44. 제42항에 있어서, 상기 절연 층과 상기 1 이상의 전도 형상 사이의 1 이상의 계면에 배치되어 있는 1 이상의 전도성 배리어 층을 더 포함하는 구조체.
  45. 제42항에 있어서, 1 이상의 전도 형상과 절연 층의 조합은 반복하여 다중 레벨 상호접속 스택을 형성시키는 것인 구조체.
  46. 제45항에 있어서, 상기 절연 층과 상기 1 이상의 전도 형상 사이의 1 이상의 계면에 배치된 1 이상의 전도성 배리어 층을 더 포함하는 구조체.
  47. 제36항에 있어서, 상기 기판은 마이크로전자 장치를 함유하는 규소 웨이퍼, 세라믹 칩 캐리어, 유기 칩 캐리어, 유리 기판, 비소화갈륨, 탄화규소 또는 다른 반도체 웨이퍼, 회로판, 또는 플라스틱 기판 중 하나인 것인 구조체.
  48. 제36항에 있어서, 상기 기존 패턴의 일부는 표면 처리의 결과로서 상기 친화성을 나타내는 것인 구조체.
  49. 제48항에 있어서, 상기 표면 처리는 플라스마 처리, 산화 또는 환원 용액의 도포, 환원 또는 산화 대기에서의 어닐링, 및 도포시 기판의 표면 일부를 소수성 또는 친수성으로 만드는 물질의 도포 중 하나를 포함하는 것인 구조체.
  50. 기판 상의 패턴을 선택적으로 코팅하기 위한 조성물로서,
    상기 기판에 도포하기 위한 캐리어 물질,
    제1 화학 특성을 갖는 상기 기판의 영역에 대하여 친화성을 갖는 제1 중합체, 및
    상기 제1 특성과는 상이한 제2 화학 특성을 갖는 상기 기판의 영역에 대하여 친화성을 갖는 제2 중합체
    를 포함하는 조성물.
  51. 제50항에 있어서, 상기 제1 중합체는 폴리(비닐 피리딘), 폴리(비닐 피롤리돈), 폴리(비닐 이미다졸), 폴리(스티렌), 폴리(에스테르), 폴리포스파젠, 폴리티오펜, 폴리이민, 폴리헤테로시클릭, 폴리이미드, 폴리옥사졸, 폴리벤즈옥사졸, 폴리티아졸, 폴리피라졸, 폴리트리아졸 및 폴리티오펜으로 이루어진 군 중에서 선택되는 것인 조성물.
  52. 제50항에 있어서, 상기 제2 중합체는 폴리(비닐 피리딘), 폴리(비닐 피롤리돈), 폴리(비닐 이미다졸), 폴리(스티렌), 폴리(에스테르), 폴리(메타크릴레이트),폴리(아크릴레이트), 폴리(글리콜), 폴리카르보네이트, 폴리비닐아세테이트, 폴리알킬, 폴리아미드, 폴리니트릴, 폴리우레아, 폴리우레탄, 폴리에테르, 폴리설폰, 폴리티오에테르, 폴리옥사졸, 폴리이미드, 폴리헤테로시클릭, 폴리실리콘 및 폴리실란으로 이루어진 군 중에서 선택되는 것인 조성물.
  53. 제50항에 있어서, 제2 중합체는 히드록시, 에스테르, 에테르, 알데히드, 케톤, 카르보네이트, 산, 페놀, 아민, 아미드, 이미드, 티오에스테르, 티오에테르, 우레아, 우레탄, 니트릴, 이소시아네이트, 티올, 설폰, 할라이드, 포스핀, 포스핀 옥사이드, 포스폰이미드, 니트로 및 아조로 이루어진 군 중에서 선택된 작용기를 함유하는 것인 조성물.
  54. 제50항에 있어서, 제1 중합체와 제2 중합체는 혼화성을 갖는 것인 조성물.
  55. 제50항에 있어서, 제1 중합체 및 제2 중합체는 블록들이 공유 결합되어 있는 블록 공중합체를 포함하는 것인 조성물.
  56. 제55항에 있어서, 블록의 제1 공중합체는 폴리(비닐 피리딘), 폴리(비닐 피롤리돈), 폴리(비닐 이미다졸) 및 폴리(스티렌)으로 이루어진 군 중에서 선택되는 것인 조성물.
  57. 제55항에 있어서, 블록의 제2 공중합체는 폴리(스티렌), 폴리(메타크릴레이트), 폴리(아크릴레이트) 및 폴리(글리콜)로 이루어진 군 중에서 선택되는 것인 조성물.
  58. 제50항에 있어서, 상기 조성물보다 먼저 상기 기판에 도포하기 위한 표면 개질 물질을 조합으로 더 포함하며, 상기 표면 개질 물질은 SiXLYRZ로 이루어진 군 중에서 선택되고, 상기 식 중, L은 히드록시, 메톡시, 에톡시, 아세톡시, 알콕시, 카르복시, 아민, 할로겐으로 이루어진 군 중에서 선택되며, R은 히드리도, 메틸, 에틸, 비닐, 페닐(임의의 알킬 또는 아릴)로 이루어진 군 중에서 선택되는 것인 조성물.
  59. 제50항에 있어서, 상기 조성물보다 먼저 상기 기판에 도포하기 위한 표면 개질 물질을 조합으로 더 포함하고, 상기 표면 개질 물질은 헥사메틸디실라잔, 비닐트리아세톡시실란, 아미노프로필트리메톡시실란, 트리메틸클로로실란 및 트리메틸아세톡시실란으로 이루어진 군 중에서 선택되는 것인 조성물.
  60. 제50항에 있어서, 상기 조성물보다 먼저 상기 기판에 도포하기 위한 표면 개질 물질을 조합으로 더 포함하고, 상기 표면 개질 물질은 히드록시, 에스테르, 에테르, 알데히드, 케톤, 카르보네이트, 산, 페놀, 아민, 아미드, 이미드, 티오에스테르, 티오에테르, 우레아, 우레탄, 니트릴, 이소시아네이트, 티올, 설폰, 할라이드, 포스핀, 포스핀 옥사이드, 포스폰이미드, 니트로, 아조, 티오에스테르, 티오에테르, 벤조트리아졸, 피리딘, 이미다졸, 이미드, 옥사졸, 벤즈옥사졸, 티아졸, 피라졸, 트리아졸, 티오펜, 옥사디아졸, 티아진, 티아졸, 퀴온옥살린, 벤즈이미다졸, 옥시인돌 및 인돌린으로 이루어진 군 중에서 선택되는 것인 조성물.
KR1020030074805A 2002-11-05 2003-10-24 자가 정렬 마스크를 생성시키는 비리쏘그래픽 방법, 이방법에 의해 제조된 물품 및 이 방법을 실시하기 위한조성물 KR100561493B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/287,905 US6911400B2 (en) 2002-11-05 2002-11-05 Nonlithographic method to produce self-aligned mask, articles produced by same and compositions for same
US10/287,905 2002-11-05

Publications (2)

Publication Number Publication Date
KR20040040346A true KR20040040346A (ko) 2004-05-12
KR100561493B1 KR100561493B1 (ko) 2006-03-20

Family

ID=32175787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030074805A KR100561493B1 (ko) 2002-11-05 2003-10-24 자가 정렬 마스크를 생성시키는 비리쏘그래픽 방법, 이방법에 의해 제조된 물품 및 이 방법을 실시하기 위한조성물

Country Status (3)

Country Link
US (4) US6911400B2 (ko)
KR (1) KR100561493B1 (ko)
CN (1) CN1305111C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839357B1 (ko) * 2006-11-27 2008-06-19 삼성전자주식회사 패턴 형성 방법 및 커패시터 제조 방법

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911400B2 (en) * 2002-11-05 2005-06-28 International Business Machines Corporation Nonlithographic method to produce self-aligned mask, articles produced by same and compositions for same
US7205228B2 (en) * 2003-06-03 2007-04-17 Applied Materials, Inc. Selective metal encapsulation schemes
US7378738B2 (en) * 2003-09-02 2008-05-27 International Business Machines Corporation Method for producing self-aligned mask, articles produced by same and composition for same
US7138333B2 (en) * 2003-09-05 2006-11-21 Infineon Technologies Ag Process for sealing plasma-damaged, porous low-k materials
US7390739B2 (en) * 2005-05-18 2008-06-24 Lazovsky David E Formation of a masking layer on a dielectric region to facilitate formation of a capping layer on electrically conductive regions separated by the dielectric region
US7309658B2 (en) * 2004-11-22 2007-12-18 Intermolecular, Inc. Molecular self-assembly in substrate processing
US7964440B2 (en) * 2004-12-20 2011-06-21 Palo Alto Research Center Incorporated Phase-separated composite films and methods of preparing the same
US7132316B2 (en) * 2005-01-05 2006-11-07 International Business Machines Corporation After deposition method of thinning film to reduce pinhole defects
EP1905072A4 (en) * 2005-05-18 2010-11-03 Intermolecular Inc SUBSTRATES WITH A CAPS LAYER ON ELECTRICALLY CONDUCTIVE REGIONS
GR1006890B (el) * 2005-09-16 2010-07-19 Ευαγγελος Γογγολιδης Μεθοδος για την κατασκευη επιφανειων μεγαλου επιφανειακου λογου και μεγαλου λογου ασυμμετριας σε υποστρωματα.
US7579278B2 (en) 2006-03-23 2009-08-25 Micron Technology, Inc. Topography directed patterning
DE102006016090B4 (de) * 2006-04-04 2011-12-08 Albert-Ludwigs-Universität Freiburg Verfahren zum Herstellen mehrerer Lotdepots auf einem Substrat
US7723009B2 (en) 2006-06-02 2010-05-25 Micron Technology, Inc. Topography based patterning
KR101242031B1 (ko) * 2006-06-21 2013-03-11 엘지디스플레이 주식회사 말단 작용기의 자기배열을 이용한 패턴 형성 방법
US7749892B2 (en) * 2006-11-29 2010-07-06 International Business Machines Corporation Embedded nano UV blocking and diffusion barrier for improved reliability of copper/ultra low K interlevel dielectric electronic devices
US8083953B2 (en) 2007-03-06 2011-12-27 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
US8557128B2 (en) 2007-03-22 2013-10-15 Micron Technology, Inc. Sub-10 nm line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers
US7999160B2 (en) * 2007-03-23 2011-08-16 International Business Machines Corporation Orienting, positioning, and forming nanoscale structures
US8097175B2 (en) 2008-10-28 2012-01-17 Micron Technology, Inc. Method for selectively permeating a self-assembled block copolymer, method for forming metal oxide structures, method for forming a metal oxide pattern, and method for patterning a semiconductor structure
US7959975B2 (en) * 2007-04-18 2011-06-14 Micron Technology, Inc. Methods of patterning a substrate
US8294139B2 (en) * 2007-06-21 2012-10-23 Micron Technology, Inc. Multilayer antireflection coatings, structures and devices including the same and methods of making the same
US8372295B2 (en) 2007-04-20 2013-02-12 Micron Technology, Inc. Extensions of self-assembled structures to increased dimensions via a “bootstrap” self-templating method
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8404124B2 (en) 2007-06-12 2013-03-26 Micron Technology, Inc. Alternating self-assembling morphologies of diblock copolymers controlled by variations in surfaces
US8080615B2 (en) 2007-06-19 2011-12-20 Micron Technology, Inc. Crosslinkable graft polymer non-preferentially wetted by polystyrene and polyethylene oxide
US7790350B2 (en) * 2007-07-30 2010-09-07 International Business Machines Corporation Method and materials for patterning a neutral surface
KR101291223B1 (ko) * 2007-08-09 2013-07-31 한국과학기술원 블록 공중합체를 이용한 미세 패턴 형성 방법
US20090075470A1 (en) * 2007-09-14 2009-03-19 International Business Machines Corporation Method for Manufacturing Interconnect Structures Incorporating Air-Gap Spacers
US20090072409A1 (en) * 2007-09-14 2009-03-19 International Business Machines Corporation Interconnect Structures Incorporating Air-Gap Spacers
US7828986B2 (en) 2007-10-29 2010-11-09 International Business Machines Corporation Forming surface features using self-assembling masks
US8999492B2 (en) 2008-02-05 2015-04-07 Micron Technology, Inc. Method to produce nanometer-sized features with directed assembly of block copolymers
US8101261B2 (en) 2008-02-13 2012-01-24 Micron Technology, Inc. One-dimensional arrays of block copolymer cylinders and applications thereof
US8426313B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
US8425982B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Methods of improving long range order in self-assembly of block copolymer films with ionic liquids
US7670894B2 (en) * 2008-04-30 2010-03-02 Intel Corporation Selective high-k dielectric film deposition for semiconductor device
US8114301B2 (en) 2008-05-02 2012-02-14 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of downward facing half-cylinders
US8404600B2 (en) * 2008-06-17 2013-03-26 Micron Technology, Inc. Method for forming fine pitch structures
US8088551B2 (en) * 2008-10-09 2012-01-03 Micron Technology, Inc. Methods of utilizing block copolymer to form patterns
US7560141B1 (en) * 2008-11-11 2009-07-14 International Business Machines Corporation Method of positioning patterns from block copolymer self-assembly
US8900963B2 (en) 2011-11-02 2014-12-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and related structures
US9087699B2 (en) 2012-10-05 2015-07-21 Micron Technology, Inc. Methods of forming an array of openings in a substrate, and related methods of forming a semiconductor device structure
US9107291B2 (en) * 2012-11-21 2015-08-11 International Business Machines Corporation Formation of a composite pattern including a periodic pattern self-aligned to a prepattern
US9229328B2 (en) 2013-05-02 2016-01-05 Micron Technology, Inc. Methods of forming semiconductor device structures, and related semiconductor device structures
US9177795B2 (en) 2013-09-27 2015-11-03 Micron Technology, Inc. Methods of forming nanostructures including metal oxides
US9460932B2 (en) * 2013-11-11 2016-10-04 Applied Materials, Inc. Surface poisoning using ALD for high selectivity deposition of high aspect ratio features
US9738765B2 (en) 2015-02-19 2017-08-22 International Business Machines Corporation Hybrid topographical and chemical pre-patterns for directed self-assembly of block copolymers
US9607887B1 (en) * 2015-09-09 2017-03-28 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US10155879B2 (en) 2015-12-21 2018-12-18 AZ Electronic Materials (Luxembourg) S.à.r.l. Compositions and use thereof for modification of substrate surfaces
US9570302B1 (en) * 2016-02-10 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method of patterning a material layer
US9797043B1 (en) * 2016-09-13 2017-10-24 Rohm And Haas Electronic Materials Llc Shielding coating for selective metallization
US9850578B1 (en) * 2016-09-13 2017-12-26 Rohm And Haas Electronic Materials Llc Shielding coating for selective metallization
CN107010998B (zh) * 2017-02-27 2020-07-31 广东长盈精密技术有限公司 陶瓷的表面处理方法、陶瓷制品及陶瓷塑料复合体
US11312048B2 (en) 2017-01-10 2022-04-26 Guangdong Everwin Precision Technology Co., Ltd. Surface treatment method of material, material product and composite material
FR3069701B1 (fr) * 2017-07-31 2019-12-20 Centre National De La Recherche Scientifique Masque perfectionne de protection d'un materiau semiconducteur pour des applications de gravure localisee
CN112005343A (zh) * 2018-03-02 2020-11-27 朗姆研究公司 使用水解的选择性沉积
KR102655137B1 (ko) * 2018-03-20 2024-04-04 도쿄엘렉트론가부시키가이샤 계측 통합형 기판 프로세싱 툴 및 그 이용 방법
US10978300B2 (en) * 2018-07-11 2021-04-13 Tokyo Electron Limited Methods to reduce gouging for core removal processes using thermal decomposition materials
US10662526B2 (en) * 2018-10-02 2020-05-26 Lam Research Corporation Method for selective deposition using a base-catalyzed inhibitor
US20220020635A1 (en) * 2018-11-14 2022-01-20 Northwestern University Nanoscale resolution, spatially-controlled conductivity modulation of dielectric materials using a focused ion beam
KR20210110891A (ko) * 2019-01-29 2021-09-09 램 리써치 코포레이션 기판들의 환경에 민감한 표면들을 위한 희생적 보호 층
US11862473B2 (en) 2020-05-12 2024-01-02 Lam Research Corporation Controlled degradation of a stimuli-responsive polymer film
US11882770B2 (en) * 2020-12-10 2024-01-23 International Business Machines Corporation Area-selective deposition of metal nitride to fabricate devices

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4565854A (en) * 1983-04-07 1986-01-21 Kuraray Co., Ltd. Polymer having thiol end group
US4820781A (en) * 1987-06-29 1989-04-11 General Electric Company Blends of silicone copolymer and polyetherimide
US5137985A (en) * 1989-09-22 1992-08-11 Hoechst Celanese Corp. Miscible blends of polybenzimidazoles and polyamide-imides having fluorine-containing linking groups and process for preparation of the blends
US5171777A (en) * 1990-12-26 1992-12-15 Air Products And Chemicals, Inc. Miscible blends of poly(vinyl acetate) and polymers of acrylic acid
DK0568651T3 (da) * 1991-02-01 2002-08-05 Massachusetts Inst Technology Bionedbrydelige polymerblandinger til afgivelse af lægemidler
KR100274764B1 (ko) * 1991-11-29 2001-01-15 이사오 우치가사키 배선판의 제조법
US5223550A (en) * 1991-12-19 1993-06-29 Hoechst Celanese Corp. Fine polybenzimidazole-containing particles
US5284916A (en) * 1992-09-30 1994-02-08 Istituto Guido Donegani S.P.A. Block copolymers containing polyaromatic(alkyl)methacrylates and their blends with polycarbonates
US6043322A (en) * 1996-12-28 2000-03-28 Eastman Chemical Company Clear polycarbonate and polyester blends
US5954966A (en) * 1997-01-31 1999-09-21 University Of Ottawa Membrane composition and method of preparation
WO1998035248A1 (en) * 1997-02-11 1998-08-13 Massachusetts Institute Of Technology Polymeric photonic band gap materials
US6156393A (en) * 1997-11-12 2000-12-05 John C. Polanyi Method of molecular-scale pattern imprinting at surfaces
JP3940546B2 (ja) * 1999-06-07 2007-07-04 株式会社東芝 パターン形成方法およびパターン形成材料
WO2001007505A1 (en) * 1999-07-21 2001-02-01 The Penn State Research Foundation Polyphosphazene polymers
US6261730B1 (en) * 1999-11-29 2001-07-17 Xerox Corporation Cross-linked phenoxy anticurl back coating for electrostatographic imaging members
JP3861197B2 (ja) * 2001-03-22 2006-12-20 株式会社東芝 記録媒体の製造方法
US6602974B1 (en) * 2001-12-04 2003-08-05 Carnegie Mellon University Polythiophenes, block copolymers made therefrom, and methods of forming the same
US6787277B2 (en) * 2002-10-08 2004-09-07 Xerox Corporation Imaging members
US6911400B2 (en) * 2002-11-05 2005-06-28 International Business Machines Corporation Nonlithographic method to produce self-aligned mask, articles produced by same and compositions for same
US6641899B1 (en) * 2002-11-05 2003-11-04 International Business Machines Corporation Nonlithographic method to produce masks by selective reaction, articles produced, and composition for same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839357B1 (ko) * 2006-11-27 2008-06-19 삼성전자주식회사 패턴 형성 방법 및 커패시터 제조 방법

Also Published As

Publication number Publication date
CN1499290A (zh) 2004-05-26
US20080265415A1 (en) 2008-10-30
US20040087176A1 (en) 2004-05-06
US20050233597A1 (en) 2005-10-20
US7948051B2 (en) 2011-05-24
KR100561493B1 (ko) 2006-03-20
CN1305111C (zh) 2007-03-14
US6911400B2 (en) 2005-06-28
US8491987B2 (en) 2013-07-23
US20080265382A1 (en) 2008-10-30

Similar Documents

Publication Publication Date Title
KR100561493B1 (ko) 자가 정렬 마스크를 생성시키는 비리쏘그래픽 방법, 이방법에 의해 제조된 물품 및 이 방법을 실시하기 위한조성물
US6641899B1 (en) Nonlithographic method to produce masks by selective reaction, articles produced, and composition for same
US10192752B2 (en) Self-assembled monolayer blocking with intermittent air-water exposure
US7553760B2 (en) Sub-lithographic nano interconnect structures, and method for forming same
KR102205853B1 (ko) 논-리소그래피식으로 패터닝된 지향성 자가 조립 정렬 촉진 층들
US7993816B2 (en) Method for fabricating self-aligned nanostructure using self-assembly block copolymers, and structures fabricated therefrom
TWI419258B (zh) 以無電鍍銅方式形成圖案化銅線的系統及方法
US8119322B2 (en) Method for producing self-aligned mask, articles produced by same and composition for same
US7125793B2 (en) Method for forming an opening for an interconnect structure in a dielectric layer having a photosensitive material
JP3173723B2 (ja) 集積回路装置およびその製法
TW200845235A (en) Sub-lithographic interconnect patterning using self-assembling polymers
WO2008027205A2 (en) Self assembled monolayer for improving adhesion between copper and barrier layer
US20090170342A1 (en) Dielectric nanostructure and method for its manufacture
US20210057337A1 (en) Multifunctional molecules for selective polymer formation on conductive surfaces and structures resulting therefrom
KR100819038B1 (ko) 저 ｋ 유전 장벽막을 사용한 상호연결 구조들
US6630404B1 (en) Reducing feature dimension using self-assembled monolayer
US20060060301A1 (en) Substrate processing using molecular self-assembly
TW200407957A (en) Method of forming a copper wiring in a semiconductor device
US7476412B2 (en) Method for the metalization of an insulator and/or a dielectric
US20010036721A1 (en) Process for metallizing at least one insulating layer of a component
WO2001013415A1 (fr) Procede de fabrication d&#39;un dispositif a semi-conducteurs et fabrication dudit dispositif
US20230154757A1 (en) Selective deposition on metals using porous low-k materials
KR100338329B1 (ko) 반도체 소자의 금속 배선 형성 방법
TWI321144B (en) Polycarbosilane buried etch stops in interconnect structures
JP2004221414A (ja) 微細配線構造の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee