KR20210110891A - 기판들의 환경에 민감한 표면들을 위한 희생적 보호 층 - Google Patents

기판들의 환경에 민감한 표면들을 위한 희생적 보호 층 Download PDF

Info

Publication number
KR20210110891A
KR20210110891A KR1020217027191A KR20217027191A KR20210110891A KR 20210110891 A KR20210110891 A KR 20210110891A KR 1020217027191 A KR1020217027191 A KR 1020217027191A KR 20217027191 A KR20217027191 A KR 20217027191A KR 20210110891 A KR20210110891 A KR 20210110891A
Authority
KR
South Korea
Prior art keywords
substrate
protective layer
sacrificial protective
temperature
copolymer
Prior art date
Application number
KR1020217027191A
Other languages
English (en)
Inventor
스티븐 엠. 시라드
라챠나 리마리
양 판
다이앤 히메스
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20210110891A publication Critical patent/KR20210110891A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D5/00—Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes
    • C09D5/16—Antifouling paints; Underwater paints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Formation Of Insulating Films (AREA)
  • Micromachines (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

프로세싱 동안 기판의 표면을 보호하기 위한 방법은 a) 상한 온도 (ceiling temperature) 를 갖는 공중합체를 형성하는 용액을 제공하는 단계; b) 희생적 보호 층을 형성하도록 기판의 표면 상에 용액을 디스펜싱하는 단계로서, 공중합체는 상한 온도보다 높은 온도에서의 저장을 허용하도록 동역학적으로 트랩핑되는, 디스펜싱 단계; c) 미리 결정된 기간 동안 대기 조건들 (ambient conditions) 에 기판을 노출시키는 단계; 및 d) UV 광 및 열로 구성된 그룹으로부터 선택된 자극들을 사용함으로써 희생적 보호 층을 해중합하는 (de-polymerizing) 단계를 포함한다.

Description

기판들의 환경에 민감한 표면들을 위한 희생적 보호 층
본 개시는 기판 프로세싱에 관한 것이고, 보다 구체적으로 기판들의 환경에 민감한 (environmentally sensitive) 표면들에 희생적 보호 층들을 부가하고 제거하기 위한 시스템들 및 방법들에 관한 것이다.
본 명세서에 제공된 배경기술 기술 (description) 은 본 개시의 맥락을 일반적으로 제시할 목적이다. 이 배경기술 섹션에 기술된 정도의 본 명세서에 명명된 발명자들의 업적, 뿐만 아니라 출원 시 종래 기술로서 달리 인증되지 않을 수도 있는 본 기술의 양태들은 본 개시에 대한 종래 기술로서 명시적으로나 암시적으로 인정되지 않는다.
기판 프로세싱 시스템들은 반도체 웨이퍼들과 같은 기판들 상에서 처리들을 수행하도록 사용될 수도 있다. 프로세싱 동안, 기판들은 상이한 처리들을 위해 상이한 기판 프로세싱 툴들로 그리고 상이한 기판 프로세싱 툴들로부터 이송된다. 이송 및/또는 저장 동안, 기판들의 표면들은 오염물들, 외기 (ambient air), 광, 수분, 등에 노출될 수도 있다. 이송 및/또는 저장 동안 노출은 결함들, 재료 개질들을 유발할 수도 있고, 그리고/또는 그렇지 않으면 다운스트림 프로세스에 부정적 영향을 줄 수도 있다.
참조로서 인용
PCT 신청 양식은 본 출원의 일부로서 본 명세서와 동시에 제출되었다. 본 출원이 동시에 제출된 PCT 신청 양식에서 식별된 바와 같이 우선권 또는 이익을 주장하는 출원 각각은 전체가 모든 목적들을 위해 참조로서 인용되었다.
프로세싱 동안 기판의 표면을 보호하기 위한 방법은 a) 상한 온도 (ceiling temperature) 를 갖는 공중합체를 형성하는 용액을 제공하는 단계; b) 희생적 보호 층을 형성하도록 기판의 표면 상에 용액을 디스펜싱하는 단계로서, 공중합체는 상한 온도보다 높은 온도에서의 저장을 허용하도록 동역학적으로 트랩핑되는, 디스펜싱 단계; c) 미리 결정된 기간 동안 대기 조건들 (ambient conditions) 에 기판을 노출시키는 단계; 및 d) UV 광 및 열로 구성된 그룹으로부터 선택된 자극들을 사용함으로써 희생적 보호 층을 해중합하는 (de-polymerizing) 단계를 포함한다.
다른 특징들에서, 공중합체는 폴리(알데히드)공중합체를 포함한다. 상한 온도는 실온보다 낮다. 방법은 기판 상에 용액을 디스펜싱하기 전에 기판 상에 캐스팅 용매를 디스펜싱하는 단계를 포함한다.
방법은 용액을 디스펜싱하기 전에 용액에 열적 촉매를 첨가하는 단계를 포함한다. 열적 촉매는 열적 산 생성제 및 열적 염기 생성제로 구성된 그룹으로부터 선택된다.
다른 특징들에서, 방법은 용액을 디스펜싱하기 전에 용액에 광촉매를 첨가하는 단계를 포함한다. 광촉매는 광 산 생성제 및 광 염기 생성제로 구성된 그룹으로부터 선택된다. 방법은 광촉매에 염료를 첨가하는 단계를 포함한다.
다른 특징들에서, 단계 d) 는 d1) 열적 촉매를 희생적 보호 층 상에 디스펜싱하는 단계; 및 d2) 촉매작용된 (catalyzed) 공중합체 열화 온도보다 높고 촉매작용되지 않은 공중합체 온도보다 낮은 온도로 기판을 가열하는 단계를 포함한다.
다른 특징들에서, 방법은 희생적 보호 층이 제거될 때까지 단계 d1) 및 단계 d2) 를 1 회 이상 반복하는 단계를 포함한다.
다른 특징들에서, 방법은 d3) 희생적 보호 층의 남아 있는 부분들을 제거하기 위해 촉매작용되지 않은 공중합체 온도보다 높은 온도로 기판을 가열하는 단계를 포함한다.
다른 특징들에서, 열적 촉매는 열적 산 생성제 및 열적 염기 생성제로 구성된 그룹으로부터 선택된다.
다른 특징들에서, 단계 b) 전에, 제 1 기판 프로세싱 툴에서 기판 상에 제 1 처리 프로세스를 수행하는 단계; 제 1 기판 프로세싱 툴에서 단계 a) 및 단계 b) 를 수행하는 단계; 제 2 기판 프로세싱 툴에서 단계 d) 를 수행하는 단계; 및 제 2 기판 프로세싱 툴에서 기판 상에 제 2 처리 프로세스를 수행하는 단계를 포함한다.
다른 특징들에서, 제 1 처리 프로세스는 기판의 증착, 에칭, 스트립핑, 세정, CMP (chemical mechanical planarization), 패터닝, 또는 전기적 특성들의 개질로 구성된 그룹으로부터 선택된다. 제 2 처리 프로세스는 기판의 증착, 에칭, 스트립핑, 세정, CMP (chemical mechanical planarization), 패터닝, 또는 전기적 특성들의 개질로 구성된 그룹으로부터 선택된다.
프로세싱 동안 기판의 표면을 보호하기 위한 방법은 a) 상한 온도를 갖는 공중합체를 형성하는 용액을 제공하는 단계; b) 희생적 보호 층을 형성하도록 기판의 표면 상에 용액을 디스펜싱하는 단계로서, 공중합체는 상한 온도보다 높은 온도에서의 저장을 허용하도록 동역학적으로 트랩핑되는, 디스펜싱 단계; c) 미리 결정된 기간 동안 대기 조건들에 기판을 노출시키는 단계; 및 d) 기판을 산성 증기에 노출함으로써 희생적 보호 층을 해중합하는 단계를 포함한다.
다른 특징들에서, 상한 온도는 실온보다 낮다. 방법은 기판 상에 용액을 디스펜싱하기 전에 기판 상에 캐스팅 용매를 디스펜싱하는 단계를 포함한다. 다른 특징들에서, 방법은 b) 전에, 제 1 기판 프로세싱 툴에서 기판 상에 제 1 처리 프로세스를 수행하는 단계; 제 1 기판 프로세싱 툴에서 a) 및 b) 를 수행하는 단계; d) 제 2 기판 프로세싱 툴에서 수행하는 단계; 및 제 2 기판 프로세싱 툴 내의 기판 상에 제 2 처리 프로세스를 수행하는 단계를 포함한다.
다른 특징들에서, 제 1 처리 프로세스는 기판의 증착, 에칭, 스트립핑, 세정, CMP (chemical mechanical planarization), 패터닝, 또는 전기적 특성들의 개질로 구성된 그룹으로부터 선택된다. 제 2 처리 프로세스는 기판의 증착, 에칭, 스트립핑, 세정, CMP (chemical mechanical planarization), 패터닝, 또는 전기적 특성들의 개질로 구성된 그룹으로부터 선택된다.
본 개시의 추가 적용 가능성의 영역들은 상세한 기술, 청구항들 및 도면들로부터 명백해질 것이다. 상세한 기술 및 구체적인 예들은 단지 예시의 목적들을 위해 의도되고, 본 개시의 범위를 제한하도록 의도되지 않는다.
본 개시는 상세한 기술 및 첨부된 도면들로부터 보다 완전히 이해될 것이다.
도 1은 본 개시에 따른, 복수의 기판 프로세싱 툴들 및 저장 버퍼를 포함하는 기판 프로세싱 시스템의 일 예의 기능적 블록도이다.
도 2a는 본 개시에 따른 예시적인 기판의 측단면도이다.
도 2b는 본 개시에 따른 희생적 보호 층을 포함하는 기판의 일 예의 측단면도이다.
도 3a는 본 개시에 따른 희생적 보호 층 및 제 1 촉매 층을 포함하는 기판의 일 예의 측단면도이다.
도 3b는 본 개시에 따라 부분적으로 제거된 희생적 보호 층을 포함하는 기판의 일 예의 측단면도이다.
도 3c는 본 개시에 따른 희생적 보호 층 및 제 2 촉매 층을 포함하는 기판의 일 예의 측단면도이다.
도 3d는 본 개시에 따라 더 제거된 희생적 보호 층을 포함하는 기판의 일 예의 측단면도이다.
도 4는 본 개시에 따른 기판으로부터 희생적 보호 층을 부가하고 제거하기 위한 방법의 일 예의 플로우 차트이다.
도 5는 본 개시에 따른 촉매를 사용하여 붕괴를 방지하는 단계들에서 기판으로부터 희생적 보호 층을 부가하고 제거하기 위한 방법의 일 예의 플로우 차트이다.
도 6은 본 개시에 따른 희생적 보호 층을 부가하고 제거하기 위한 기판 프로세싱 챔버의 일 예의 기능적 블록도이다.
도 7은 본 개시에 따른 촉매를 사용하는 단계들에서 희생적 보호 층을 제거하기 위한 프로세스 윈도우의 일 예의 온도기록 분석 (thermographic analysis) 을 예시하는 그래프이다.
도면들에서, 참조 번호들은 유사한 그리고/또는 동일한 엘리먼트들을 식별하기 위해 재사용될 수도 있다.
기판 표면들은 반도체 제조 동안 대기 조건들 (ambient conditions) 에 노출될 수도 있다. 많은 기판 표면들은 주변 또는 환경 노출로 인한 개질에 민감하다. 발생하는 표면 변화들은 후속 프로세스에 부정적으로 영향을 줄 수 있고 그리고/또는 디바이스 성능을 저하시킬 수 있다. 이 노출 현상은 본 명세서에서 큐 시간 효과들 (queue time effects) 로서 지칭될 수도 있다.
큐 시간 효과들을 관리하기 위해, 통합된 기판 프로세싱 툴들은 프로세싱으로 하여금 대기 조건들에 거의 또는 전혀 노출되지 않는 고도로 제어된 환경에서 발생하게 하도록 개발되었다. 이 방법은 보통 기판 프로세싱 툴들에 대한 상당한 설계 변화들을 필요로 한다. 이에 더하여, 통합된 기판 프로세싱 툴이 수리를 위해 오프라인 상태가 되면 상당한 물류 문제들이 있다.
큐 시간 효과들을 완화하기 위한 또 다른 솔루션은 전송 동안 환경을 제어하는 것이다. 예를 들어, FOUPS (front opening unified pods) 는 기판 프로세싱 툴들 사이에서 기판들의 이송 동안 제어된 분위기를 제공하도록 수정될 수도 있다. 예를 들어, FOUP는 분자 질소 분위기를 제공할 수도 있다. 그러나, 기판들의 표면들을 오염시킬 수도 있는 가스 배출, 누설, 및/또는 웨이퍼 이송과 연관된 위험들이 여전히 있다.
중합체들은 식품 포장 및 제약을 포함한 여러 산업들에서 배리어들로서 사용되었다. 중합체 막이 도포되고 나중에 제거된다. 중합체 막은 환경적 위협으로부터 기판들의 표면들을 보호하도록 사용될 수 있다. 그러나, 어느 시점에서, 중합체 막은 제거되어야 한다. 일반적인 제거 프로세스들은 건식 플라즈마 프로세스 및/또는 습식 세정 프로세스 모두를 포함한다. 그러나, 제거 프로세스들은 공격적인 경향이 있고 보통 기판들의 표면들을 개질한다.
실온 (예를 들어, 20 내지 25 ℃) 에서 안정한 중합체들이 희생적 중합체 적용 예들에서 사용되었다. 예를 들어, 폴리(카보네이트)가 사용될 수 있다. 그러나, 이들 타입들의 중합체들을 사용하는 데는 몇 가지 단점들이 있다. 제거 프로세스 동안, 중합체들이 실온에서 안정하기 때문에, 화학적 결합-파괴를 보조하기 위해 상대적으로 높은 온도들 (즉, 160 ℃ 내지 300 ℃) 이 필요하다. 제거 프로세스는 화학 단위 (chemical unit) 각각이 활성화되어야 하기 때문에 느리다.
이에 더하여, 이들 타입들의 중합체들은 분해될 때 비휘발성 잔류물들을 생성하는, 의도하지 않은, 비-카보네이트 결합들 (예를 들어, 에테르 결합들) 을 포함한다. 따라서, 이들 중합체들은 단층 불순물들이 용인될 수 없는 적용 예들에서 제한된 유용성을 갖는다. 순수 폴리(카보네이트)는 현재 사용할 수 없다.
본 개시에 따른 시스템들 및 방법들은 저 상한 온도 (ceiling temperature) (Tc) 공중합체를 포함하는 기판 상에 희생적 보호 층을 도포한다. Tc는 공중합체와 그 단량체들 사이의 평형 온도이다. 본 명세서에 사용된 바와 같이, 용어 저 Tc는 실온 이하의 Tc 값들을 지칭한다. 즉, 공중합체들은 실온에서 열역학적으로 불안정하다. 대신, 저 Tc 공중합체는 실온에서 장기간 저장을 허용하도록 동역학적으로 트랩핑된다. 일부 예들에서, 안정한 저장 기간은 대략 몇개월 또는 몇년이다. 저 Tc 공중합체들은 말단 또는 주쇄 결합이 파괴되면 그 단량체 구성 성분들 (constituents) 로 신속하게 해중합될 (de-polymerize) 것이다. 따라서, 공중합체는 자외선 (UV) 광, 열, 또는 산성/염기성 촉매와 같은 자극들에 반응하여 해중합된다.
희생적 보호 층은 집적 회로 (IC) 제조 동안 그리고/또는 프로세싱 후에 기판들의 노출된 표면들에 대한 보호를 제공한다. 예를 들어, 희생적 보호 층은 주변 오염물들에 대한 확산 배리어로서 작용하고 반응성 표면 사이트들을 차단함으로써 기판이 대기 조건들에 노출될 때 연장된 기간들 동안 민감한 박막을 보호한다.
희생적 보호 층은 플라즈마 또는 (표면 개질을 유발하는) 습식 프로세싱의 사용을 필요로 하지 않고 상대적으로 저온에서 제거된다. 열, UV 광, 및/또는 산성/염기성 촉매들은 희생적 보호 층의 자연 (spontaneous) 해중합 및 기화를 촉발한다. 이러한 타입의 제거 프로세스는 기판의 민감한 표면들에 대한 영향을 최소화한다. 환경적 큐 시간 효과들에 민감할 수 있는 기판 표면들의 예들은 핀들 (fins) 및 나노 와이어들과 같은 실리콘, 실리콘 게르마늄, 및 게르마늄 구조체들, 텅스텐 콘택트들, 및/또는 다른 구조체들 및 재료들을 포함한다.
상기 기술된 바와 같이, 저 Tc 공중합체들은 실온에서 열역학적으로 불안정하다. Tc 이하에서, 재료는 공중합체이다. Tc 이상에서, 재료는 2 이상의 휘발성 단량체들을 포함한다. 저 Tc 공중합체들은 우수한 저장 수명으로 Tc보다 훨씬 높은 온도들에서 동역학적으로 트랩핑될 수 있다. 안정성은 해중합 메커니즘을 동역학적으로 억제함으로써 달성된다.
일부 예들에서, 저 Tc 공중합체들은 폴리(알데하이드들)을 포함한다. 예를 들어, PPHA (poly(phthalaldehyde)) (Tc = -40 ℃) 는 실온에서 2.5 년 동안 안정하다. 저 Tc 공중합체들의 부가적인 예들은 2018 년 6 월 7 일에 공개되고 전체가 본 명세서에 참조로서 인용된 미국 특허 출원 공보 제 2018/0155483 호에 기술된다.
본 명세서에 기술된 시스템들 및 방법들은 반도체 웨이퍼들과 같은 기판들의 환경에 민감한 표면들 상에 저 Tc 공중합체를 포함하는 희생적 보호 층을 도포한다. 희생적 보호 층은 산소 및 물과 같은 대기 오염 물질에 대한 배리어를 제공한다. 또 다른 예에서, 희생적 보호 층은 FOUP 캐리어들로부터 가스를 배출할 수 있는 불소와 같은 할로겐들에 대한 배리어를 제공한다. 그 결과, 기판들의 표면들은 원치 않은 오염 물질들의 표면으로의 투과 (수착 및 확산) 를 느리게함으로써 확대된 큐 시간 안정성을 갖는다. 게다가, 희생적 보호 층은 표면 상의 반응성 사이트들을 차단할 수 있다.
본 명세서에 기술된 저 Tc 공중합체들은 열, UV 광, 산성/염기성 촉매들, 및/또는 산성 증기들에 노출함으로써 중간 온도들 (<150 ℃) 에서 용이하게 제거될 수 있다. 일부 예들에서, 촉매는 광촉매 또는 열적 촉매를 포함한다. 일부 예들에서, 광촉매는 PAG (photo acid generator) 또는 광 염기 생성제를 포함한다. 일부 예들에서, 열적 촉매는 TAG (thermal acid generator) 또는 열적 염기 생성제를 포함한다. 본 명세서에 기술된 공중합체 중 일부는 산 또는 염기에 민감하다. 산 또는 염기의 방출은 휘발성 단량체들로의 해중합을 유발한다. 촉매들은 UV 광 및/또는 열에 반응하여 희생적 보호 층으로 하여금 휘발성 단량체들로 해중합되게 한다. 일부 예들에서, 공중합체를 형성하는 용액은 캐스트될 (cast) 때 광촉매들 또는 열적 촉매들과 혼합된다. 일부 예들에서, PAG 촉매가 사용될 때 광자 침투 깊이 및 따라서 열화 깊이를 제어하기 위해 캐스팅 전에 염료가 용액에 첨가될 수도 있다.
다른 예들에서, TAG 또는 PAG 촉매는 희생적 공중합체 층의 제거 전에 촉매작용되지 않은 공중합체 층 위에 부가적인 층으로서 첨가된다. TAG 촉매가 사용될 때, 촉매작용되지 않은 공중합체는 촉매작용된 공중합체보다 높은 열화 온도를 갖는다. 따라서, 부분적인 열화는 HAR 구조들의 붕괴를 방지하도록 수행될 수 있다. 기판의 온도는 촉매작용된 공중합체의 열화 온도보다 높지만 촉매작용되지 않은 공중합체의 열화 온도보다 낮다.
이하에 더 기술될 바와 같이, 도포되는 촉매의 체적은 단계에서 제거되는 촉매작용되지 않은 공중합체의 수직 두께를 제어하도록 사용될 수도 있다. 일부 예들에서, 연속적인 단계들에서 촉매작용되지 않은 공중합체를 제거하기 위해 TAG 또는 PAG 촉매를 도포할 때, 분해된 단량체는 촉매의 확산/반응보다 빠르게 제거된다.
저 Tc 공중합체들은 희생적 보호 층에 사용될 때 몇몇 장점들을 갖는다. 폴리(알데하이드들) 과 같은 저 Tc 공중합체들은 합성하기 간단하고 폴리(알데하이드들)만이 원치 않은 부산물없이 형성된다. 따라서, 저 Tc 공중합체의 잔류물이 없는 기화가 달성될 수 있다.
폴리(알데하이드들)이 Tc를 훨씬 초과하는 온도에서 해중합되기 때문에, 운동 안정화를 극복하고 완전하고 신속한 해중합을 개시하기 위해 단 하나의 (또는 소수의) 화학적 결합들이 파괴되어야 한다. 모든 결합들이 동일하기 때문에 (의도하지 않은 불순물들이 없음), 제거 후 잔류물이 거의 또는 전혀 남지 않는다. 희생적 보호 층들은 통합된 기판 프로세싱 툴 플랫폼들 또는 특수화된 FOUP 환경들에 대한 필요성을 제거한다.
일부 예들에서, 희생적 보호 층은 프로세싱 후 그리고 이송 또는 저장 동안 대기 조건들에 대한 노출 전에 기판 프로세싱 툴에 도포된다. 일부 예들에서, 기판들은 저장 버퍼 또는 다른 위치로의 이송 및/또는 저장 동안 대기 조건들에 노출될 수도 있다. 다른 예들에서, 기판들은 일 기판 프로세싱 챔버 또는 툴로부터 또 다른 기판 프로세싱 챔버 또는 툴로의 이송 동안 대기 조건들에 노출될 수도 있다.
저장 및/또는 이송 후 그리고 부가적인 기판 프로세싱 전에, 희생적 보호 층이 제거된다. 일부 예들에서, 희생적 보호 층의 제거는 기판 프로세싱 툴에서 수행되고 이어서 다른 프로세스들이 대기 조건들에 대한 노출없이 동일한 기판 프로세싱 툴에서 기판 상에서 수행된다. 일부 예들에서, 단일 기판은 기판 프로세싱 동안 복수 회 도포되고 제거된 희생적 보호 층을 갖는다.
이제 도 1을 참조하면, 기판 프로세싱 시스템 (100) 은 하나 이상의 기판 프로세싱 툴들 (102) (기판 프로세싱 툴들 (102-1 및 102-2) 은 예시를 목적으로 도시됨) 및 기판 버퍼 (130) 또는 다른 기판 저장부를 포함한다. 기판 프로세싱 툴들 (102-1 및 102-2) 각각은 복수의 프로세싱 챔버들 (104-1, 104-2, … 및 104-M) (집합적으로 프로세싱 챔버들 (104)) (여기서 M은 1보다 큰 정수) 을 포함한다. 단지 예를 들면, 프로세싱 챔버들 (104) 각각은 기판 처리를 수행하도록 구성될 수도 있다. 일부 예들에서, 기판들은 프로세싱 챔버들 (104) 중 하나 내로 로딩될 수도 있고, 프로세싱될 수도 있고, 이어서 프로세싱 챔버들 (104) 중 하나 이상의 다른 챔버들로 이동될 수도 있고 그리고/또는 (예를 들어, 모두가 동일한 처리를 수행한다면) 기판 프로세싱 툴 (100) 로부터 제거될 수도 있다.
프로세싱될 기판들은 ATV (atmospheric-to-vacuum) 이송 모듈 (108) 의 로딩 스테이션의 포트들을 통해 기판 프로세싱 툴들 (102-1 및 102-2) 내로 로딩된다. 일부 예들에서, ATV 이송 모듈 (108) 은 EFEM (equipment front end module) 을 포함한다. 이어서 기판들은 프로세싱 챔버들 (104) 중 하나 이상으로 이송된다. 예를 들어, 이송 로봇 (112) 은 로딩 스테이션들 (116) 로부터 로드 록들 (120) 로 기판들을 이송하도록 배치된다. 진공 이송 모듈 (128) 의 진공 이송 로봇 (124) 은 기판들을 로드 록들 (120) 로부터 다양한 프로세싱 챔버들 (104) 로 이송하도록 배치된다.
기판 프로세싱 툴들 (102-1 및 102-2) 중 하나 이상의 프로세싱 후, 기판들은 진공 환경 외부로 이송될 수도 있다. 예를 들어, 기판들은 (기판 버퍼 (130) 와 같은) 저장을 위한 위치로 이동될 수도 있다. 다른 예들에서, 기판들은 추가 프로세싱을 위해 기판 프로세싱 툴로부터 또 다른 기판 프로세싱 툴로 또는 추가 프로세싱을 위해 저장 버퍼 (130) 로부터 또 다른 기판 프로세싱 툴로 직접 이동될 수도 있다.
상기 이전에 기술된 바와 같이, 대기 조건들에 대한 기판의 노출은 결함들을 유발할 수도 있고 그렇지 않으면 다운스트림 프로세싱에 부정적 영향을 줄 수도 있다. 본 개시에 따른 시스템들 및 방법들은 대기 조건들에 대한 노출 전에 기판에 희생적 보호 층을 부가하도록 사용된다. 일부 예들에서, 희생적 보호 층은 저장을 위해 기판을 기판 버퍼로 또는 또 다른 기판 프로세싱 툴로 이송하기 전에 기판 프로세싱 툴에 도포된다. 다른 예들에서, 희생적 보호 층은 (기판 프로세싱 툴과 연관되지 않은) 또 다른 프로세싱 챔버에 도포된다.
기판 상에서 또 다른 처리를 수행하기 전에, 희생적 보호 층이 제거된다. 예를 들어, 기판은 저장 버퍼 (130) 내의 저장 기간 후 또는 기판 프로세싱 툴 (102-1) 내의 프로세싱 후에 기판 프로세싱 툴 (102-2) 로 이송될 수도 있다. 희생적 보호 층은 기판 프로세싱 툴 (102-2) 내의 프로세싱 챔버들 중 하나 또는 (기판 프로세싱 툴 (102-2) 과 연관되지 않은) 또 다른 프로세싱 챔버에 의해 제거될 수도 있다.
일부 예들에서, 희생적 보호 층은 대기 조건들에 대한 노출 전에 (기판 처리를 수행하는) 동일한 기판 프로세싱 툴 내의 프로세싱 챔버에 의해 도포된다. 기판 프로세싱 툴이 진공에서 동작하기 때문에, 대기 조건들에 대한 기판의 노출이 방지된다.
일부 예들에서, 희생 층은 습식 세정 프로세스 후에 증착된다. 이 경우, 옥사이드들 및 잔류물들은 습식 세정 프로세스에 의해 제거될 수도 있고 희생 층은 웨이퍼를 건조하기 전에 순차적으로 증착된다. 일부 예들에서, 이 프로세스는 진공 하에서 행해지지 않고 건조하고 깨끗한 표면의 대기로의 어떠한 노출도 없이 행해진다.
다른 예들에서, 기판은 기판 프로세싱 툴로부터 희생적 보호 층을 부가하는 기판 프로세싱 툴의 외부에 위치된 또 다른 프로세싱 챔버로 이송된다. 이 방법을 사용하는 것은 대기 조건들에 대한 기판의 노출 기간을 제한하거나 감소시킨다. 노출은 기판 프로세싱 툴로부터 희생적 보호 층이 도포되는 프로세싱 챔버로의 짧은 기간의 이송으로 제한된다. 기판의 저장은 대기 조건들에 대한 부가적인 노출없이 보다 긴 기간들 동안 수행될 수도 있다.
후속하여, 희생적 보호 층은 추가 프로세싱 전에 제거될 수도 있다. 일부 예들에서, 희생적 보호 층은 동일한 기판 프로세싱 툴의 프로세싱 챔버들에서 기판 처리 전에 진공 조건들 하에서 또 다른 기판 프로세싱 툴에서 제거된다. 다른 예들에서, 기판은 희생적 보호 층을 제거하는 프로세싱 챔버로 이송되고 이어서 추가 프로세싱을 위해 기판 프로세싱 툴로 이송된다. 이 방법은 또한 프로세싱 챔버와 기판 프로세싱 툴 또는 다른 환경 사이의 대기 조건들에 대한 노출을 제한한다.
이제 도 2a 및 도 2b를 참조하면, 대기 조건들에 대한 기판의 노출 효과를 감소시키거나 방지하기 위해 희생적 보호 층이 기판에 부가될 수 있다. 도 2a에서, 기판 (200) 이 도시된다. 기판은 하나 이상의 하부 층들 (212) 상에 배치된 층 (204) 을 포함한다. 일부 예들에서, 층 (204) 은 필라들 (216) 및 트렌치들 (220) 과 같은 피처들을 포함한다. 다른 예들에서, 층 (204) 은 평면형일 수 있고 그리고/또는 다른 타입들의 피처들을 가질 수 있다. 이해될 수 있는 바와 같이, 단일 재료 또는 2 이상의 상이한 타입들의 재료들 또는 막들이 노출될 수도 있다. 도 2b에서, 희생적 보호 층 (224) 이 기판 (200) 상에 증착되고 층 (204) 을 커버한다.
희생적 보호 층 (224) 이 부가된 후, 기판 (200) 은 오염의 상당한 감소 또는 제거와 함께 연장된 기간들 동안 대기 조건들에서 이송 및/또는 저장될 수 있다. 이하에 더 기술될 바와 같이, 희생적 보호 층 (224) 은 열, UV 광을 인가하고, 기판을 산성 증기에 노출시킴으로써 그리고/또는 촉매를 사용함으로써 제거된다.
이제 도 3a 내지 도 3d를 참조하면, 희생적 보호 층은 도 2a 및 도 2b에 도시된 바와 같이 일 단계에서 제거되거나 피처들의 붕괴를 방지하기 위해 단계적으로 제거될 수 있다. 도 3a에서, 기판 (300) 은 하나 이상의 하부 층들 (312) 상에 배치된 층 (304) 을 포함하는 것으로 도시된다. 일부 예들에서, 층 (304) 은 필라들 (316) 및 트렌치들 (320) 과 같은 고 종횡비 (high aspect ratio; HAR) 피처들을 포함한다.
희생적 보호 층 (324) (도 2b와 유사) 이 기판 (300) 상에 증착되고 층 (304) 을 덮는다. 희생적 보호 층 (324) 이 부가된 후, 기판 (300) 은 오염의 상당한 감소 또는 제거와 함께 연장된 기간 동안 대기 조건들에서 이송 및/또는 저장될 수 있다.
희생적 보호 층 (324) 을 제거할 때가 되면, 촉매 층 (310) 이 희생적 보호 층 (324) 상에 캐스트, 스프레이, 도포 또는 증착된다. 사용되는 촉매 용액의 체적은 희생적 보호 층 (324) 이 얼마나 많이 제거되는지에 의해 결정된다. 촉매 층 (310) 을 증착한 후, 기판 (300) 은 촉매 층 (310) 을 활성화시키기 위해 열 또는 UV 광에 노출된다. 촉매 층 (310) 은 희생적 보호 층 (324) 의 부분 (340) 을 제거하기 위해 필요한 온도를 국부적으로 낮춘다. 희생적 보호 층 (224) 의 부분 (340) 은 도 3b에 도시된 바와 같이 제거된다.
희생적 보호 층 (324) 을 점진적으로 제거하는 프로세스는 촉매 층을 증착하는 부가적인 사이클들을 포함할 수도 있고 그리고/또는 촉매의 톱다운 확산을 제어하고 희생적 보호 층 (324) 의 다른 부분들을 제거함으로써 단일 촉매 층으로 행해질 수도 있다. 도 3c에서, 촉매 층 (344) 이 캐스트, 스프레이, 도포 또는 증착된다. 도 3d에서, 열 또는 UV 광이 인가되고 희생적 보호 층 (324) 의 또 다른 부분 (350) 이 제거된다. 프로세스는 모든 희생적 보호 층 (324) 이 제거될 때까지 계속된다. 이해될 수 있는 바와 같이, 제어된 방식으로 희생적 보호 층을 점진적으로 제거하기 위한 프로세스는 그렇지 않으면 단일 단계 제거 프로세스로 발생할 수도 있는 피처들에 대한 손상 (예컨대 붕괴) 을 감소시키거나 방지한다. 붕괴는 촉발된 열화가 희생적 보호 층으로 하여금 단량체들의 증발 전에 모세관 힘으로 인해 HAR 구조들을 붕괴시키는 액체-유사 재료로 일시적으로 전이하게 할 때 발생할 수도 있다.
이제 도 4를 참조하면, 기판으로부터 희생적 보호 층을 부가하고 제거하기 위한 방법 (400) 이 도시된다. 422에서, 프로세스가 기판 (200) 상에서 수행된다. 일부 예들에서, 프로세스는 증착, 에칭, 스트립핑, 세정, CMP (chemical mechanical planarization), 패터닝, 전기적 특성들의 개질 (예를 들어, 유전 상수를 변경하기 위해 도핑 및 선택 가능하게 어닐링 또는 UV (ultraviolet) 광에 대한 노출) 또는 또 다른 프로세스를 포함한다. 424에서, 기판은 후 린스 (post rinse) 용액을 사용하여 프로세싱 후 린싱을 수행함으로써 세정된다. 일부 예들에서, 희석 플루오르화수소 (HF) 산 또는 또 다른 용액이 천연 옥사이드를 제거하기 위해 사용된다.
426에서, 후 린스 용액은 캐스팅 용매에 의해 선택 가능하게 대체된다. 428에서, 희생적 보호 층을 형성할 용액이 기판 상에 캐스트, 스프레이, 도포 또는 증착된다. 일부 예들에서, 용액은 TAG 촉매를 포함한다. 일부 예들에서, 용액은 PAG 촉매 및/또는 염료를 포함한다. 430에서, 기판은 기판을 건조하기 위해 선택 가능하게 회전 또는 스핀된다. 434에서, 기판은 주변 환경에서 이송되고 그리고/또는 저장된다.
436에서, 방법은 희생적 보호 층이 제거되어야 하는지 여부 (예를 들어, 기판이 부가적인 프로세싱을 위해 준비될 때) 를 결정한다. 436이 참이면, 기판은 438에서 프로세싱 챔버 또는 기판 프로세싱 툴로 이송된다. 440에서, 희생적 보호 층이 제거된다.
일부 예들에서, 희생적 보호 층은 50 ℃ 내지 300 ℃의 미리 결정된 온도 범위의 온도의 열을 사용하여 제거된다. 일부 예들에서, 희생적 보호 층은 50 ℃ 내지 150 ℃의 미리 결정된 온도 범위의 온도의 열을 사용하여 제거된다. 일부 예들에서, 희생적 보호 층은 UV (ultraviolet) 광에 대한 노출을 사용하여 제거된다. 일부 예들에서, 촉매는 공중합체를 형성하는 용액에 첨가된다. 일부 예들에서, 염료는 또한 공중합체의 열화를 제어하기 위해 광촉매가 첨가될 때 용액에 첨가된다. 다른 예들에서, 촉매작용되지 않은 공중합체가 증착되고 촉매는 희생적 보호 층의 제거 동안 기판 상에 디스펜싱된다 (도 5 참조).
일부 예들에서, 희생적 보호 층은 산성 증기 종에 노출함으로써 제거된다. 일부 예들에서, 산성 증기는 브롬화 수소 (HBr) 또는 다른 산성 증기를 포함한다. 일부 예들에서, HBr 증기가 사용될 때, 기판의 온도는 5 mT 내지 5000 mT 범위의 압력 및 0 ℃ 내지 100 ℃ 범위의 온도로 유지된다. 일부 예들에서, 기판의 온도는 750 mT 내지 1500 mT 범위의 압력 및 35 ℃ 내지 70 ℃ 범위의 온도로 유지된다. 일부 예들에서, 기판의 온도는 1000 mT의 압력 및 60 ℃의 온도로 유지된다. 442에서, 기판의 추가 프로세싱은 기판 프로세싱 툴, 프로세싱 챔버 또는 다른 위치에서 수행될 수도 있다.
이제 도 5를 참조하면, 기판에 희생적 보호 층을 부가하고 단계들에서 희생적 보호 층을 순차적으로 제거하기 위한 방법 (500) 이 도시된다. 422에서, 프로세스가 기판 상에서 수행된다. 일부 예들에서, 프로세스는 증착, 에칭, 스트립핑, 세정, CMP (chemical mechanical planarization), 패터닝, 전기적 특성들의 개질 (예를 들어, 유전 상수를 변경하기 위해 도핑 및 선택 가능하게 어닐링 또는 UV (ultraviolet) 광에 대한 노출) 또는 또 다른 기판 처리 프로세스를 포함한다. 424에서, 기판은 프로세싱 후 린싱을 수행함으로써 세정된다.
426에서, 후 린스 용액은 선택 가능하게 캐스팅 용매로 대체된다. 428에서, 희생적 보호 층을 형성할 용액이 기판 상에 캐스트, 스프레이, 도포 또는 증착된다. 430에서, 기판은 기판을 건조하기 위해 선택 가능하게 회전 또는 스핀된다. 434에서, 기판은 주변 환경에 이송 및/또는 저장될 준비가 된다.
436에서, 방법은 (예를 들어, 추가 프로세싱 전에) 기판이 제거될 희생적 보호 층을 위해 준비되었는지 여부를 결정한다. 436이 참이면, 기판은 희생적 보호 층이 제거되는 438에서 프로세싱 챔버 또는 기판 프로세싱 툴로 이송된다. 510에서, 촉매 층을 형성할 용액이 희생적 보호 층에 캐스팅, 스프레이, 도포 또는 증착된다. 514에서, 희생적 보호 층은 기판을 열 또는 UV 광에 노출시킴으로써 부분적으로 제거된다. 518에서, 방법은 희생적 보호 층이 완전히 제거되었는지 여부를 결정한다. 그렇지 않다면, 방법은 520에서 계속되고 광 또는 열과 같은 자극들을 사용하여 희생적 보호 층의 남아 있는 부분을 제거한다. 일부 예들에서, 열 또는 광은 촉매의 부재시 희생적 보호 층의 남아 있는 부분을 제거하기에 충분하다. 다른 예들에서, 방법은 보호 층이 소진될 (gone) 때까지 1 회 이상 단계 520으로 돌아간다.
열적 촉매가 사용될 때, 촉매작용되지 않은 공중합체는 촉매작용된 공중합체보다 높은 열화 온도를 갖는다. 따라서, 부분적인 열화는 HAR 구조들의 붕괴를 방지하도록 수행될 수 있다. 기판의 온도는 촉매작용된 공중합체의 열화 온도보다 높지만 촉매작용되지 않은 공중합체의 열화 온도보다 낮다. PAG 촉매가 사용될 때, 염료는 열화를 제한하도록 사용될 수 있다.
이제 도 6을 참조하면, 희생적 보호 층을 부가하고 제거하기 위한 기판 프로세싱 챔버 (600) 가 도시된다. 프로세싱 챔버 (604) 는 기판 (610) 을 지지하는 기판 지지부 (608) 를 포함한다. 히터 (622) 가 기판 지지부 (608) 를 가열하도록 사용될 수도 있다. 일부 예들에서, 히터 (622) 는 하나 이상의 저항성 히터들을 포함한다. 다른 예들에서, 냉각제는 기판 지지부 (608) 를 가열 및/또는 냉각하기 위해 단독으로 또는 히터 (622) 와 조합하여 사용될 수도 있다. 모터 (612) 가 기판 지지부 (608) 를 회전시키도록 사용될 수도 있다.
유체 전달 시스템 (624) 은 하나 이상의 유체 소스들 (626-1, 626-2, … 및 626-N) (집합적으로 유체 소스들 (626)) 을 포함한다. 유체 소스들 (626) 은 희생적 보호 층을 형성할 용액, 촉매를 형성할 용액 및/또는 다른 용액들과 같은 액체를 공급할 수도 있다. 일부 예들에서, 앰플 또는 버블러 (미도시) 를 포함하는 증기 소스 (634) 는 밸브 (638) 를 통해 HBr 증기와 같은 증기를 공급하도록 사용될 수 있다. 유체 소스들 (626) 의 출력들은 밸브들 (628-1, 628-2, … 및 628-N) (집합적으로 밸브들 (628)) 및 밸브 (630) 에 의해 프로세싱 챔버 (604) 로 전달된다.
밸브 (652) 및 펌프 (654) 가 필요에 따라 프로세싱 챔버 (604) 로부터 반응물질들을 배기시키도록 그리고/또는 프로세싱 챔버 (604) 내의 압력을 제어하도록 사용될 수도 있다. 압력 센서 (658) 가 프로세싱 챔버 (658) 내의 압력을 센싱하도록 사용될 수도 있다. UV (ultraviolet) 광원들 (660) 과 같은 하나 이상의 광원들이 프로세싱 동안 기판을 노출하도록 사용될 수도 있다. 제어기 (670) 는 밸브 (652) 및 펌프 (654), 밸브 (630), 밸브 (638), 유체 전달 시스템 (624), 모터 (612), 및/또는 프로세싱 챔버 (600) 의 다른 컴포넌트들을 제어하도록 사용될 수도 있다. 일부 예들에서, 제어기 (670) 는 압력 센서들, 온도 센서들 등과 같은 센서들로부터 피드백에 기초하여 프로세싱 챔버 내 압력을 제어한다.
이제 도 7을 참조하면, 그래프는 촉매를 사용하여 희생적 보호 층의 일부를 제거하기 위한 프로세스 윈도우의 일 예를 예시한다. 촉매작용되지 않은 희생적 보호 층의 부분들은 희생적 보호 층의 촉매작용된 부분들과 비교하여 보다 높은 열화 온도를 필요로 한다. 따라서, 촉매 층은 희생적 보호 층을 해중합할 보다 높은 열화 온도 이하 그리고 촉매작용된 희생적 보호 층을 해중합할 보다 낮은 열화 온도 이상의 온도 윈도우에서 온도를 제어함으로써 희생적 보호 층의 부분들을 점진적으로 제거하도록 사용될 수 있다. 즉, 열적 촉매가 사용될 때, 촉매작용되지 않은 공중합체는 촉매작용된 공중합체보다 높은 열화 온도를 갖는다. 따라서, 부분적인 열화는 HAR 구조들의 붕괴를 방지하도록 수행될 수 있다. 기판의 온도는 촉매작용된 공중합체의 열화 온도보다 높지만 촉매작용되지 않은 공중합체의 열화 온도보다 낮다. PAG 촉매가 염료와 함께 사용될 때, UV 광을 사용한 열화는 또한 염료에 의해 제한된다.
일부 예들에서, 각각 촉매는 제한된 회수 (예를 들어, 1 회 또는 미리 결정된 회수) 로 도포되고 기판은 촉매작용된 공중합체의 열화 온도 (1 회 또는 미리 결정된 회수) 로 가열된다. 미리 결정된 수의 촉매 도포들 중 마지막 도포 후에 보호 층이 남아 있다면, 기판의 온도는 보호 층의 남아 있는 부분을 제거하기 위해 필요하다면 촉매작용되지 않은 공중합체의 열화 온도로 상승될 수 있다.
전술한 기술은 본질적으로 단지 예시이고, 어떠한 방식으로도 본 개시, 이의 적용 예, 또는 사용들을 제한하도록 의도되지 않는다. 본 개시의 광범위한 교시들은 다양한 형태들로 구현될 수 있다. 따라서, 본 개시가 특정한 예들을 포함하지만, 본 개시의 진정한 범위는 다른 수정들이 도면들, 명세서, 및 이하의 청구항들의 연구 시 자명해질 것이기 때문에 이렇게 제한되지 않아야 한다. 방법의 하나 이상의 단계들은 본 개시의 원리들을 변경하지 않고 상이한 순서로 (또는 동시에) 실행될 수도 있다는 것이 이해되어야 한다. 또한, 실시 예들 각각이 특정한 피처들을 갖는 것으로 상기 기술되었지만, 본 개시의 임의의 실시 예에 대해 기술된 이들 피처들 중 임의의 하나 이상의 피처들은, 조합이 명시적으로 기술되지 않더라도 임의의 다른 실시 예들의 피처들에서 그리고/또는 피처들과 조합하여 구현될 수 있다. 즉, 기술된 실시 예들은 상호 배타적이지 않고, 하나 이상의 실시 예들의 다른 실시 예들과의 치환들이 본 개시의 범위 내에 남는다.
엘리먼트들 간 (예를 들어, 모듈들, 회로 엘리먼트들, 반도체 층들, 등 간) 의 공간적 및 기능적 관계들은, "연결된 (connected)", "인게이지된 (engaged)", "커플링된 (coupled)", "인접한 (adjacent)", "옆에 (next to)", "의 상단에 (on top of)", "위에 (above)", "아래에 (below)" 및 "배치된 (disposed)"을 포함하는, 다양한 용어들을 사용하여 기술된다. "직접적 (direct)"인 것으로 명시적으로 기술되지 않는 한, 제 1 엘리먼트와 제 2 엘리먼트 간의 관계가 상기 개시에서 기술될 때, 이 관계는 제 1 엘리먼트와 제 2 엘리먼트 사이에 다른 중개하는 엘리먼트들이 존재하지 않는 직접적인 관계일 수 있지만, 또한 제 1 엘리먼트와 제 2 엘리먼트 사이에 (공간적으로 또는 기능적으로) 하나 이상의 중개하는 엘리먼트들이 존재하는 간접적인 관계일 수 있다. 본 명세서에 사용된 바와 같이, 구 A, B, 및 C 중 적어도 하나는 비배타적인 논리 OR를 사용하여, 논리적으로 (A 또는 B 또는 C) 를 의미하는 것으로 해석되어야 하고, "적어도 하나의 A, 적어도 하나의 B, 및 적어도 하나의 C"를 의미하는 것으로 해석되지 않아야 한다.
일부 구현 예들에서, 제어기는 상기 기술된 예들의 일부일 수도 있는 시스템의 일부이다. 이러한 시스템들은 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 가스 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이들 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 이전에, 프로세싱 동안에 그리고 프로세싱 이후에 그들의 동작을 제어하기 위한 전자장치와 통합될 수도 있다. 전자장치는 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부분들을 제어할 수도 있는 "제어기"로서 지칭될 수도 있다. 제어기는, 시스템의 프로세싱 요건들 및/또는 타입에 따라서, 프로세싱 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, 무선 주파수 (RF) 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴 및 다른 이송 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드 록들 내외로의 웨이퍼 이송들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스들을 제어하도록 프로그래밍될 수도 있다.
일반적으로 말하면, 제어기는 인스트럭션들을 수신하고, 인스트럭션들을 발행하고, 동작을 제어하고, 세정 동작들을 가능하게 하고, 엔드포인트 측정들을 가능하게 하는, 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSPs), ASICs (Application Specific Integrated Circuits) 로서 규정되는 칩들, 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기로 또는 시스템으로 전달되는 인스트럭션들일 수도 있다. 일부 실시 예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 옥사이드들, 실리콘, 실리콘 다이옥사이드, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어들에 의해서 규정된 레시피의 일부일 수도 있다.
제어기는, 일부 구현 예들에서, 시스템과 통합되거나, 시스템에 커플링되거나, 그렇지 않으면 시스템에 네트워킹되거나, 또는 이들의 조합으로될 수 있는 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어, 제어기는 웨이퍼 프로세싱의 원격 액세스를 가능하게할 수 있는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현 진행을 모니터링하거나, 과거 제조 동작들의 이력을 조사하거나, 복수의 제조 동작들로부터 경향들 또는 성능 계측치들을 조사하거나, 현 프로세싱의 파라미터들을 변경하거나, 현 프로세싱을 따르는 프로세싱 단계들을 설정하거나, 새로운 프로세스를 시작하기 위해서, 시스템으로의 원격 액세스를 가능하게할 수도 있다. 일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 는 로컬 네트워크 또는 인터넷을 포함할 수도 있는 네트워크를 통해 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 가능하게 하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 제어기는 하나 이상의 동작들 동안 수행될 프로세싱 단계들 각각에 대한 파라미터들을 특정하는, 데이터의 형태의 인스트럭션들을 수신한다. 파라미터들은 제어기가 제어하거나 인터페이싱하도록 구성되는 툴의 타입 및 수행될 프로세스의 타입에 특정적일 수도 있다는 것이 이해되어야 한다. 따라서 상기 기술된 바와 같이, 제어기는 예컨대 본 명세서에 기술된 프로세스들 및 제어들과 같은, 공동의 목적을 향해 함께 네트워킹되고 작동하는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적들을 위한 분산형 제어기의 예는 챔버 상의 프로세스를 제어하도록 조합되는 (예컨대 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 원격으로 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 것이다.
비한정적으로, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD (Physical Vapor Deposition) 챔버 또는 모듈, CVD (Chemical Vapor Deposition) 챔버 또는 모듈, ALD (Atomic Layer Deposition) 챔버 또는 모듈, ALE (Atomic Layer Etch) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 제어기는, 반도체 제작 공장 내의 툴 위치들 및/또는 로드 포트들로부터/로드 포트들로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 또 다른 제어기, 또는 툴들 중 하나 이상과 통신할 수도 있다.

Claims (20)

  1. 프로세싱 동안 기판의 표면을 보호하기 위한 방법에 있어서,
    a) 상한 온도 (ceiling temperature) 를 갖는 공중합체 (co-polymer) 를 형성하는 용액을 제공하는 단계;
    b) 희생적 보호 층을 형성하기 위해 기판의 표면 상에 상기 용액을 디스펜싱하는 단계로서,
    상기 공중합체는 상기 상한 온도 이상의 온도에서 저장을 허용하도록 동역학적으로 트랩핑되는 (kinetically trapped), 상기 용액을 디스펜싱하는 단계;
    c) 미리 결정된 기간 동안 대기 조건들 (ambient conditions) 에 상기 기판을 노출하는 단계; 및
    d) 자외선 (UV) 광 및 열로 구성된 그룹으로부터 선택된 자극들을 사용함으로써 상기 희생적 보호 층을 해중합하는 (de-polymerizing) 단계를 포함하는, 표면 보호 방법.
  2. 제 1 항에 있어서,
    상기 공중합체는 폴리(알데히드)공중합체를 포함하는, 표면 보호 방법.
  3. 제 1 항에 있어서,
    상기 상한 온도는 실온보다 낮은, 표면 보호 방법.
  4. 제 1 항에 있어서,
    상기 용액을 상기 기판 상에 디스펜싱하기 전에 상기 기판 상에 캐스팅 용매 (casting solvent) 를 디스펜싱하는 단계를 더 포함하는, 표면 보호 방법.
  5. 제 1 항에 있어서,
    상기 용액을 디스펜싱하기 전에 상기 용액에 열적 촉매를 첨가하는 단계를 더 포함하는, 표면 보호 방법.
  6. 제 5 항에 있어서,
    상기 열적 촉매는 열적 산 생성제 및 열적 염기 생성제로 구성된 그룹으로부터 선택되는, 표면 보호 방법.
  7. 제 1 항에 있어서,
    상기 용액을 디스펜싱하기 전에 상기 용액에 광촉매를 첨가하는 단계를 더 포함하는, 표면 보호 방법.
  8. 제 7 항에 있어서,
    상기 광촉매는 광 산 생성제 및 광 염기 생성제로 구성된 그룹으로부터 선택되는, 표면 보호 방법.
  9. 제 7 항에 있어서,
    상기 광촉매에 염료를 첨가하는 단계를 더 포함하는, 표면 보호 방법.
  10. 제 1 항에 있어서,
    상기 단계 d) 는,
    d1) 열적 촉매를 상기 희생적 보호 층 상에 디스펜싱하는 단계; 및
    d2) 상기 기판을 촉매작용된 (catalyzed) 공중합체 열화 온도보다 높고 촉매작용되지 않은 공중합체 온도보다 낮은 온도로 가열하는 단계를 포함하는, 표면 보호 방법.
  11. 제 10 항에 있어서,
    상기 희생적 보호 층이 제거될 때까지 상기 단계 d1) 및 상기 단계 d2) 를 1 회 이상 반복하는 단계를 더 포함하는, 표면 보호 방법.
  12. 제 10 항에 있어서,
    d3) 상기 희생적 보호 층의 남아 있는 부분들을 제거하기 위해 상기 촉매작용되지 않은 공중합체 온도보다 높은 온도로 상기 기판을 가열하는 단계를 더 포함하는, 표면 보호 방법.
  13. 제 10 항에 있어서,
    상기 열적 촉매는 열적 산 생성제 및 열적 염기 생성제로 구성된 그룹으로부터 선택되는, 표면 보호 방법.
  14. 제 1 항에 있어서,
    상기 단계 b) 전에, 제 1 기판 프로세싱 툴에서 상기 기판 상에 제 1 처리 프로세스를 수행하는 단계;
    상기 제 1 기판 프로세싱 툴에서 상기 단계 a) 및 상기 단계 b) 를 수행하는 단계;
    제 2 기판 프로세싱 툴에서 상기 단계 d) 를 수행하는 단계; 및
    상기 제 2 기판 프로세싱 툴에서 상기 기판 상에 제 2 처리 프로세스를 수행하는 단계를 더 포함하는, 표면 보호 방법.
  15. 제 14 항에 있어서,
    상기 제 1 처리 프로세스는 상기 기판의 증착, 에칭, 스트립핑, 세정, CMP (chemical mechanical planarization), 패터닝, 또는 전기 특성들의 개질로 구성된 그룹으로부터 선택되고; 그리고
    상기 제 2 처리 프로세스는 상기 기판의 증착, 에칭, 스트립핑, 세정, CMP, 패터닝, 또는 전기 특성들의 개질로 구성된 그룹으로부터 선택되는, 표면 보호 방법.
  16. 프로세싱 동안 기판의 표면을 보호하기 위한 방법에 있어서,
    a) 상한 온도를 갖는 공중합체를 형성하는 용액을 제공하는 단계;
    b) 희생적 보호 층을 형성하기 위해 기판의 표면 상에 상기 용액을 디스펜싱하는 단계로서,
    상기 공중합체는 상기 상한 온도 이상의 온도에서 저장을 허용하도록 동역학적으로 트랩핑되는, 상기 용액을 디스펜싱하는 단계;
    c) 미리 결정된 기간 동안 대기 조건들에 상기 기판을 노출하는 단계; 및
    d) 상기 기판을 산성 증기에 노출시킴으로써 상기 희생적 보호 층을 해중합하는 단계를 포함하는, 표면 보호 방법.
  17. 제 16 항에 있어서,
    상기 상한 온도는 실온보다 낮은, 표면 보호 방법.
  18. 제 16 항에 있어서,
    상기 용액을 상기 기판 상에 디스펜싱하기 전에 상기 기판 상에 캐스팅 용매를 디스펜싱하는 단계를 더 포함하는, 표면 보호 방법.
  19. 제 16 항에 있어서,
    상기 단계 b) 전에, 제 1 기판 프로세싱 툴에서 상기 기판 상에 제 1 처리 프로세스를 수행하는 단계;
    상기 제 1 기판 프로세싱 툴에서 상기 단계 a) 및 상기 단계 b) 를 수행하는 단계;
    제 2 기판 프로세싱 툴에서 상기 단계 d) 를 수행하는 단계; 및
    상기 제 2 기판 프로세싱 툴 내의 상기 기판 상에 제 2 처리 프로세스를 수행하는 단계를 더 포함하는, 표면 보호 방법.
  20. 제 19 항에 있어서,
    상기 제 1 처리 프로세스는 상기 기판의 증착, 에칭, 스트립핑, 세정, CMP, 패터닝, 또는 전기 특성들의 개질로 구성된 그룹으로부터 선택되고; 그리고
    상기 제 2 처리 프로세스는 상기 기판의 증착, 에칭, 스트립핑, 세정, CMP, 패터닝, 또는 전기 특성들의 개질로 구성된 그룹으로부터 선택되는, 표면 보호 방법.
KR1020217027191A 2019-01-29 2020-01-28 기판들의 환경에 민감한 표면들을 위한 희생적 보호 층 KR20210110891A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962798015P 2019-01-29 2019-01-29
US62/798,015 2019-01-29
PCT/US2020/015451 WO2020160016A1 (en) 2019-01-29 2020-01-28 Sacrificial protection layer for environmentally sensitive surfaces of substrates

Publications (1)

Publication Number Publication Date
KR20210110891A true KR20210110891A (ko) 2021-09-09

Family

ID=71841495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217027191A KR20210110891A (ko) 2019-01-29 2020-01-28 기판들의 환경에 민감한 표면들을 위한 희생적 보호 층

Country Status (7)

Country Link
US (1) US20240030023A1 (ko)
JP (1) JP2022523709A (ko)
KR (1) KR20210110891A (ko)
CN (1) CN113366617A (ko)
SG (1) SG11202108294UA (ko)
TW (1) TW202043383A (ko)
WO (1) WO2020160016A1 (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1121496A (ja) * 1997-06-30 1999-01-26 Nippon Shokubai Co Ltd 保護被膜形成材および基材の一時的保護処理方法
CN1717437B (zh) * 2002-11-01 2012-03-28 佐治亚技术研究公司 牺牲组合物、其应用以及分解方法
US6911400B2 (en) * 2002-11-05 2005-06-28 International Business Machines Corporation Nonlithographic method to produce self-aligned mask, articles produced by same and compositions for same
JP4679809B2 (ja) * 2003-08-26 2011-05-11 Ｊｓｒ株式会社 位相差膜形成用組成物
KR100931195B1 (ko) * 2007-07-12 2009-12-10 주식회사 실트론 웨이퍼의 표면처리방법
US7666754B2 (en) * 2007-10-18 2010-02-23 Tokyo Electron Limited Method and system for forming an air gap structure
US8530262B2 (en) * 2008-02-28 2013-09-10 Nanosolar, Inc. Roll-to-roll non-vacuum deposition of transparent conductive electrodes
US9478809B2 (en) * 2013-07-16 2016-10-25 Ford Global Technologies, Llc Flexible composite solid polymer electrochemical membrane
US10276440B2 (en) * 2017-01-19 2019-04-30 Honeywell International Inc. Removable temporary protective layers for use in semiconductor manufacturing

Also Published As

Publication number Publication date
SG11202108294UA (en) 2021-08-30
JP2022523709A (ja) 2022-04-26
TW202043383A (zh) 2020-12-01
WO2020160016A1 (en) 2020-08-06
US20240030023A1 (en) 2024-01-25
CN113366617A (zh) 2021-09-07

Similar Documents

Publication Publication Date Title
US9466511B2 (en) Systems and methods for drying high aspect ratio structures without collapse using stimuli-responsive sacrificial bracing material
KR101931134B1 (ko) 2개의 스테이지들에서의 균일한 건식 에칭
CN105489529B (zh) 用牺牲支撑材料无塌陷干燥高深宽比结构的系统和方法
US9818633B2 (en) Equipment front end module for transferring wafers and method of transferring wafers
JP2016103595A (ja) 基板処理方法、基板処理装置および記憶媒体
JP6275578B2 (ja) 処理装置、処理方法、および電子デバイスの製造方法
US20230035732A1 (en) Efficient cleaning and etching of high aspect ratio structures
KR20210110891A (ko) 기판들의 환경에 민감한 표면들을 위한 희생적 보호 층
JP2017157660A (ja) 半導体装置の製造方法および基板処理装置
US20230178364A1 (en) Removable cvd polymer film for surface protection and queue period extension
US20190189426A1 (en) Sublimation in forming a semiconductor
US20190051540A1 (en) Systems and methods for plasma-less de-halogenation
US20050284572A1 (en) Heating system for load-lock chamber
WO2020028119A1 (en) Non-selective and selective etching through alternating layers of materials
US20230207305A1 (en) Residue-free removal of stimulus responsive polymers from substrates
KR102676684B1 (ko) 금속 함유 포토레지스트로부터 금속성 (metallic) 오염의 제어
US20240036474A1 (en) Control of metallic contamination from metal-containing photoresist
US20230066676A1 (en) Core removal
WO2024076679A1 (en) Dry chamber clean using thermal and plasma processes
KR20240095473A (ko) 금속 함유 포토레지스트로부터 금속성 오염의 제어

Legal Events

Date Code Title Description
A201 Request for examination