KR100338329B1 - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100338329B1
KR100338329B1 KR1020000009269A KR20000009269A KR100338329B1 KR 100338329 B1 KR100338329 B1 KR 100338329B1 KR 1020000009269 A KR1020000009269 A KR 1020000009269A KR 20000009269 A KR20000009269 A KR 20000009269A KR 100338329 B1 KR100338329 B1 KR 100338329B1
Authority
KR
South Korea
Prior art keywords
metal
forming
substrate
metal wiring
layer
Prior art date
Application number
KR1020000009269A
Other languages
English (en)
Other versions
KR20010084331A (ko
Inventor
이홍희
김연상
서갑양
Original Assignee
백승준
주식회사 미뉴타텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 백승준, 주식회사 미뉴타텍 filed Critical 백승준
Priority to KR1020000009269A priority Critical patent/KR100338329B1/ko
Publication of KR20010084331A publication Critical patent/KR20010084331A/ko
Application granted granted Critical
Publication of KR100338329B1 publication Critical patent/KR100338329B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 보다 간단한 공정으로 구현 가능하며, 배선용 구리 형성을 위한 패터닝에 사용되는 주형의 반복 사용 횟수를 대폭 증가시킬 수 있는 반도체 소자의 금속 배선 형성 기법에 관한 것으로, 이를 위하여 본 발명은, 임의의 패턴을 갖는 주형의 패턴 표면에 배선용 금속 물질이 성장할 수 있는 시드 역할을 하는 시드 물질을 묻히고 이를 기판상에 접촉시켜 시드 물질을 선택적으로 붙인 후 시드 물질이 붙은 부분에만 배선용 금속 물질을 선택적으로 성장시켜 금속 배선을 형성하는 전술한 종래 방법과는 달리, 주형을 이용하여 성장 선택성을 갖도록 패터닝된 시드층을 기판상에 형성한 후에 활성화된 영역에만 금속 물질을 선택적으로 성장시켜 목표로 하는 금속 배선을 형성하거나 혹은 기판상에 금속 물질을 형성하고 주형을 이용하여 금속 물질의 상부 일부를 식각 장벽층으로 변형시키며 변형된 식각 장벽층을 이용하는 식각 공정을 통해 목표로 하는 금속 배선을 형성함으로서, 시드 물질 입자에 의해 고분자 주형의 패턴 표면이 오염되는 것을 확실하게 방지할 수 있기 때문에 고분자 주형을 거의 반영구적으로 사용할 수 있는 것이다.

Description

반도체 소자의 금속 배선 형성 방법{METHOD FOR FORMING METAL LINE SEMICONDUCTOR}
본 발명은 기판상에 미세 패턴을 형성하는 방법에 관한 것으로, 더욱 상세하게는 반도체 소자, 디스플레이 소자 등의 제조 공정시에 필요로 하는 초미세 패턴의 구리 금속 배선을 형성하는 데 적합한 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
잘 알려진 바와 같이, 반도체, 전자, 광전, 자기, 표시 소자 등을 제조할 때 기판상에 미세 패턴, 예를 들면 금속 배선을 형성하는 공정을 수행하게 되는 데, 이와 같이 기판상에 금속 배선을 형성하는 대표적인 기법으로는 빛을 이용하여 미세 패턴을 형성하는 포토리쏘그라피(phtolithography) 방법이 있다.
여기에서, 포토리쏘그라피 방법은 빛에 대한 반응성을 갖는 고분자 물질(예를 들면, 포토레지스트 등)을 패터닝하고자 하는 물질(예를 들면, 알루미늄 등의 금속 물질)이 적층(또는 증착)된 기판상에 도포하고, 목표로 하는 임의의 패턴(예를 들면, 금속 배선 패턴)으로 설계된 레티클을 통해 고분자 물질상에 빛을 투과시켜 노광하며, 현상 공정을 통해 노광된 고분자 물질을 제거함으로써, 패터닝하고자 하는 물질 위에 목표로 하는 미세 패턴을 갖는 패턴 마스크(또는 식각 마스크)를 형성한다. 이후에, 패턴 마스크를 이용하는 식각 공정을 수행함으로써, 기판상에 적층된 물질(금속 물질)을 원하는 패턴으로 패터닝함으로써 원하는 미세 패턴의 금속 배선을 형성한다.
잘 알려진 바와 같이, 알루미늄(Al) 및 그 합금 박막은, 높은 전기 전도도, 건식 식각에 의한 패턴 형성의 우수성, 실리콘 산화막과의 우수한 접착성 및 저렴한 가격으로 인해서, 반도체 소자 등의 금속 배선으로 널리 사용되어 왔다.
최근의 추세에 비추어 볼 때, 반도체 소자의 집적도 증가에 비례하여 금속 배선의 선폭 감소가 수반되는 데, 그와 같은 선폭 감소는 알루미늄(Al)의 전기적 물질 이동(Electromigration)이나 스트레스 마이그레이션(stressmigration) 등을 심화시켜 단선 발생 가능성을 증가시키는 원인으로 작용하게 되므로써, 반도체 소자 등의 신뢰도를 저하시키는 큰 요인 중 하나가 되고 있다.
따라서, 상술한 바와 같이 고집적화되는 반도체 소자 등의 금속 배선 재료로 널리 사용되던 알루미늄(Al)을 대체할 금속 재료로써 최근 들어 구리(Copper : Cu)가 각광받고 있다. 여기에서, 구리는 알루미늄에 비해 비저항이 낮고 전기적 물질 이동이나 스트레스 마이그레이션 특성이 우수하다는 장점을 갖는다.
특히, 구리 배선은 PCB 기판 등에 일부 적용되고 있는 데, 이때 적용되는 구리 배선의 폭은 수백 미크론 정도이다. 그러나, 휴대폰, 소형 액정 표시 소자 등의 발전 경향을 고려할 때 조만간에 수 내지 수십 미크론 정도의 구리 배선을 필요로 하게 될 것이다.
한편, 알루미늄 배선에서와 같이 포토리쏘그라피 방법을 이용하여 구리 배선을 형성하고자 하는 경우, 노광 공정의 특성상 천문학적인 설비비와 공정비가 요구되어 제품의 제조 원가를 기하급수적으로 증가시키게 되는 문제가 있으며, 이러한 문제 때문에 실제 적용이 대단히 어렵다는 문제가 있다.
따라서, 상기한 문제점을 해결하기 위하여, 노광 공정을 대체할 수 있는 기술의 하나로써 최근에 제시된 것이 고분자 주형을 기판상에 각인(stamping)시켜 원하는 패턴을 얻는 미세 접촉 프린팅(microcontact printing) 방법이다.
이러한 미세 접촉 프린팅 방법은, 원하는 모양의 패턴을 갖는 PDMS(polydimethylsiloxane) 주형(mold)을 준비하고, 주형의 패턴 표면에 구리가 성장할 수 있는 시드(seed) 역할을 하는 팔라듐(Pd)을 콜로이드 형태로 묻히며, 팔라듐이 묻혀진 주형을 기판상에 접촉시켜 팔라듐을 선택적으로 붙이고, 팔라듐이 붙은 부분에만 선택적으로 구리가 성장하도록 하여 구리 배선을 형성하는 방식이다.
그러나, 상술한 바와 같은 종래 방법은 표면의 고청정도를 필요로 하기 때문에 공정 조건이 까다롭다는 문제(즉, 생산 수율과 직결되는 문제)가 있으며, 팔라듐을 주형의 패턴 표면에 직접 묻히기 때문에 주형의 패턴 표면이 팔라듐 입자에 의해 오염되어 주형의 반복 사용 횟수를 현저하게 떨어뜨리게 되는 치명적인 단점을 갖는다. 여기에서, 주형의 반복 사용 횟수가 떨어진다는 것은 결국 반도체 소자의 제조 원가를 상승시키는 주요한 요인으로 작용하게 되며, 이러한 점은 결국 시장 경쟁력을 약화시키는 요인으로 작용하게 될 것이다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 보다 간단한 공정으로 구현 가능하며, 금속 배선의 형성을 위한 패터닝에 사용되는 주형의 반복 사용 횟수를 대폭 증가시킬 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 보다 간단한 공정으로 구현 가능하며, 금속 배선용 구리 식각을 위한 패터닝에 사용되는 주형의 반복 사용 횟수를 대폭 증가시킬 수있는 반도체 소자의 금속 배선 형성 방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 일 형태에 따른 본 발명은, 임의의 미세 패턴이 형성된 고분자 주형을 이용하여 기판상에 금속 배선을 형성하는 방법에 있어서, 상기 기판상에 소정 두께의 금속 성장용 시드층을 형성하는 제 1 과정; 임의의 미세 패턴을 가지며, 상기 미세 패턴의 표면상에 상기 시드층에서의 성장 선택성을 부여하기 위한 변형 물질이 형성된 고분자 주형을 준비하는 제 2 과정; 상기 고분자 주형의 미세 패턴 형성측을 상기 금속 성장용 시드층의 접촉시켜 상기 시드층의 일부를 선택적으로 비활성화시킴으로서, 상기 금속 성장용 시드층을 활성 영역과 비활성 영역으로 패터닝하는 제 3 과정; 및 증착 공정을 통해 상기 활성 영역에만 소정 두께의 금속 물질을 선택적으로 성장시킴으로서 상기 기판상에 목표로 하는 금속 배선을 형성하는 제 4 과정으로 이루어진 반도체 소자의 금속 배선 형성 방법을 제공한다.
상기 목적을 달성하기 위한 다른 형태에 따른 본 발명은, 임의의 미세 패턴이 형성된 고분자 주형을 이용하여 기판상에 금속 배선을 형성하는 방법에 있어서, 상기 기판상에 소정 두께의 금속 형성용 시드층을 형성하는 제 1 과정; 상기 시드층의 상부 전면에 걸쳐 균일한 목표 두께를 갖는 금속 배선층을 형성하는 제 2 과정; 임의의 미세 패턴을 가지며, 상기 미세 패턴의 표면상에 상기 금속 배선층에 대한 식각 선택성을 부여하기 위한 변형 물질이 형성된 고분자 주형을 준비하는 제 3 과정; 상기 고분자 주형의 미세 패턴 형성측을 상기 금속 배선층에 접촉시켜 상기 금속 배선층의 일부를 선택적으로 변형시킴으로서, 임의의 패턴을 갖는 금속 변형층을 형성하는 제 4 과정; 및 상기 금속 변형층을 식각 장벽층으로 이용하는 식각 공정을 통해 상기 금속 변형층이 형성되지 않은 상기 금속 배선층을 선택적으로 제거함으로서, 상기 기판상에 목표로 하는 금속 배선을 형성하는 제 5 과정으로 이루어진 반도체 소자의 금속 배선 형성 방법을 제공한다.
도 1a 내지 1i는 본 발명의 일 실시예에 따라 기판상에 금속 배선을 형성하는 과정을 도시한 공정 순서도,
도 2a 내지 2d는 본 발명의 다른 실시예에 따라 기판상에 금속 배선을 형성하는 과정을 도시한 공정 순서도,
도 3a 내지 3d는 본 발명의 변형 실시예에 따라 기판상에 후막의 금속 배선을 형성하는 과정을 도시한 공정 순서도.
<도면의 주요부분에 대한 부호의 설명>
104, 204, 304 : 에폭시 기판 110, 206 : 시드층
110a, 310a : 활성 영역 110b, 310b : 비활성 영역
114, 210, 322 : 고분자 주형 116, 212, 324 : 변형 물질
120, 208, 320: 금속 배선 208', 320' : 금속 배선층
320a : 잉여 금속층 214, 326 : 금속 변형층
본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 고안의 바람직한 실시예에 대하여 상세하게 설명한다.
[실시예 1]
먼저, 본 실시예의 핵심 기술사상은, 원하는 모양의 패턴을 갖는 주형(mold)의 패턴 표면에 배선용 금속 물질(예를 들면, 구리)이 성장할 수 있는 시드(seed) 역할을 하는 팔라듐(Pd)을 콜로이드 형태로 묻히고 이를 기판상에 접촉시켜 팔라듐을 선택적으로 붙인 다음 팔라듐이 붙은 부분에만 배선용 금속 물질을 선택적으로 성장시켜 배선을 형성하는 전술한 종래 방법과는 달리, 배선을 형성하고자 하는 기판(에폭시 기판)의 상부 전면에 팔라듐(Pd) 입자를 도포하고, 배선용 금속 물질(예를 들면, 구리, 알루미늄 등)를 성장시키고자 하는 팔라듐 입자 영역을 제외한 나머지 팔라듐 입자 영역의 활성을 제거(즉, 비활성화)하며, 이러한 팔라듐 입자의 활성 제거 영역을 이용하여 목표로 하는 금속 배선을 형성한다는 것으로, 이러한기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.
이를 위하여, 본 실시예에서는 기판상에 형성된 팔라듐 입자를 선택적으로 비활성화(즉, 금속 물질의 성장 선택성 부여)시키기 위한 물질로써, 산계열 용액(예를 들면, 불산(Hf) 또는 염산(Hcl) 등)이나 기타 산화제를 이용할 수 있다.
도 1a 내지 1i는 본 발명의 일 실시예에 따라 기판상에 금속 배선을 형성하는 과정을 도시한 공정 순서도이다.
본 발명에서는 구리, 알루미늄 등과 같은 여러 가지 형태의 금속 배선을 기판(에폭시 기판)상에 형성할 수 있는 데, 본 실시예에서는 기판상에 구리 배선을 형성하는 것을 일예로서 설명한다.
도 1a를 참조하면, 구리 배선을 형성하고자 하는 에폭시 기판(104)을 통상적인 세척 용액(102)이 담긴 용기(100)에 넣고 기설정된 소정 시간(예를 들면, 5분 등) 동안 세척한 후, 용기(100)로부터 에폭시 기판(104)을 꺼내어 증류수로 다시 세척한다.
이어서, 도 1b에 도시된 바와 같이, 프리-딥(pre-dip) 용액(106)이 담겨진 용기(100)에 에폭시 기판(104)을 넣어 기설정된 소정 시간(예를 들면, 5분 등) 동안 방치시킨다. 여기에서, 에폭시 기판(104)을 프리-딥 용액(106)에 담가 소정 시간 동안 방치하는 것은 에폭시 기판(104)의 표면에 잔류하는 수분을 완전히 제거하여 에폭시 기판(104)의 표면에 구리(Cu)가 성장할 수 있는 시드(seed) 역할을 하는 팔라듐(Pd)이 잘 달라붙도록 하기 위해서이다.
그런 다음, 도 1c에 도시된 바와 같이, 팔라듐 촉매 용액(108)이 담긴용기(100)에 수분이 완전히 제거된 에폭시 기판(104)을 넣어 기설정된 소정 시간(예를 들면, 5분 등) 동안 넣어 둠으로서, 에폭시 기판(104)의 표면에 팔라듐층(110')을 형성하는 데, 여기에서 팔라듐층(110')은 실질적으로 Pd-Sn3형태로 에폭시 기판(104)의 표면에 달라붙어 있다.
다음에, 팔라듐층(110')이 형성된 에폭시 기판(104)을 증류수로 세척한 후, 도 1d에 도시된 바와 같이, 통상적인 엑셀레이터 용액(112)이 담긴 용기(100)에 기설정된 소정 시간(예를 들면, 1분 등) 동안 넣어 둠으로서 에폭시 기판(104) 표면의 주석(Sn)을 제거한다.
이어서, 주석이 제거된 에폭시 기판(104)을 용기(100)로부터 꺼내어 증류수로 세척하고, 질소를 불어 넣어 소정 시간 동안 말림으로서, 도 1e에 도시된 바와 같은 형태의 순수 팔라듐(Pd)으로 된 구리 성장용 시드층(110)이 형성된 에폭시 기판(104)을 완성한다.
한편, 본 발명에 따라 에폭시 기판상에 금속 배선을 형성하기 위하여, 원하는 모양의 패턴이 형성된 PDMS 고분자 주형이 준비되는 데, 이 준비된 고분자 주형을 산계열 용액, 예를 들면 Hf : MeOH(부피비 2 : 8) 용액 또는 Hcl(35%) 용액에 담가 용액을 침투시킴으로서, 주형에 형성된 패턴의 표면에 불화 수소(Hf), 즉 시드층 변형 물질을 형성(또는 도포)한다.
이어서, 도 1f에 도시된 바와 같이, 패턴의 표면상에 시드층 변형 물질(116)이 묻혀진 고분자 주형(114)을 구리 성장용 시드층(110)에 기설정된 소정 시간(예를 들면, 5분 내지 10분 등) 동안 접촉시킴으로써, 구리 성장용 시드층(110)의 일부를 선택적으로 비활성화시킨다. 즉, 시드층 변형 물질이 접촉되는 구리 성장용 시드층(110)은 산의 수소 이온 때문에 팔라듐이 비활성화된다.
따라서, 구리 성장용 시드층(110)은, 일예로서 도 1g에 도시된 바와 같이, 일정한 패턴(즉, 고분자 주형에 새겨진 패턴)을 가지고 활성 영역(110a)과 비활성 영역(110b)으로 구분된다.
다음에, 도 1h에 도시된 바와 같이, 비전해 용액(118)이 담긴 용기(100)에 기설정된 소정 시간 동안 넣어 활성 영역(110a)상에 목표로 하는 두께의 구리를 선택적으로 성장시킴으로서, 도 1i에 도시된 바와 같이, 원하는 두께의 금속 배선층(120)을 형성한다. 여기에서, 비활성 영역(110b)은 구리에 대한 성장 억제층으로 작용하여 구리의 성장을 억제시키기 때문에 활성 영역(110a)상에만 금속 배선층(120)이 형성된다.
즉, 본 실시예에 따르면, 팔라듐을 주형의 패턴에 묻혀 금속 물질(구리 등)의 성장 억제를 위한 패터닝을 실현하는 전술한 종래 방법과는 달리, 팔라듐을 에폭시 기판의 표면에 균일하게 도포한 후 산의 수소 이온을 이용하여 도포된 팔라듐을 선택적으로 비활성화 시킴으로서 금속 물질(구리 등)의 성장 억제를 위한 패터닝을 실현한다.
한편, 본 실시예에서는 비전해 용액에 담아 구리를 성장시키는 것으로 하여 설명하였으나, 구리가 자라는 속도가 느린 경우, 상기와는 달리, 비전해 용액으로 조금만 성장(1차 성장)시킨 후 곧바로 전해 용액에 담가 전기 증착(2차 성장)시킴으로서 그 성장 속도를 빠르게 조절할 수도 있다.
또한, 본 실시예에서는 일예로서 구리 금속을 형성하는 과정에 대해 설명하였으나 본 발명이 반드시 이에 국한되는 것은 아니며, 이 기술분야의 숙련자라면 알루미늄 등과 같은 다른 금속 배선을 형성하는 경우에도 쉽게 적용할 수 있음을 명백하게 이해할 수 있을 것이다.
이상 설명한 바와 같이, 본 실시예에 따른 반도체 소자의 금속 배선 형성 방법은, 종래 방법에서와 같이 팔라듐을 주형의 패턴 표면에 직접 묻히지 않고, 기판의 표면상에 팔라듐을 균일하게 도포한 후 팔라듐을 비활성화시키는 변형 물질이 붙은 고분자 주형의 패턴을 팔라듐에 접촉시켜 팔라듐을 선택적으로 비활성화시키고, 이 비활성화된 팔라듐 영역을 금속 물질 성장 억제층으로 이용하여 기판상에 금속 배선을 형성하기 때문에 팔라듐 입자에 의해 고분자 주형의 패턴 표면이 오염되는 것을 확실하게 방지할 수 있다. 따라서, 본 실시예에 따르면, 고분자 주형을 거의 반영구적으로 사용할 수 있다.
[실시예 2]
본 실시예에 따른 금속 배선 형성 방법은, 부가적 방법, 즉 성장 선택성을 갖도록 금속 성장용 시드층을 활성 영역과 비활성 영역으로 패터닝한 후 증착 공정을 통해 활성 영역에만 금속 물질을 성장시킴으로서 금속 배선을 형성하는 전술한 실시예 1과는 달리, 금속 배선용 물질을 기판상에 먼저 증착한 후에 식각 저항력을 갖도록 금속 물질의 일부를 선택적으로 변형(즉, 식각 선택성 부여)시켜 패터닝하며, 변형된 금속 물질을 식각 장벽층으로 하는 식각 공정을 금속 물질의 일부를 제거하는 감쇄적 방법을 통해 목표로 하는 금속 배선을 형성한다는 점이 다르며, 이러한 점을 제외한 다른 공정들은 전술한 실시예 1에서의 공정들과 실질적으로 동일하다.
즉, 본 실시예에 따른 금속 배선 형성 방법은, 도 1a 내지 1e에 도시된 바와 같은 공정을 통해 기판상에 팔라듐층(또는 시드층)을 형성하는 과정이 전술한 실시예 1에서의 과정들과 실질적으로 동일하다.
따라서, 시드층(또는 팔라듐층)(206)이 형성된 에폭시 기판(204)을 통상적인 구리 비전해 용액(202)이 담긴 용기(200)에 소정 시간 동안 넣어 성장시킴으로서, 도 2a에 도시된 바와 같이, 시드층(206)상에 균일한 목표 두께를 갖는 금속 배선층(208')을 형성한다.
다음에, 본 발명에 따라 에폭시 기판상에 금속 배선을 형성하기 위하여, 원하는 모양의 패턴이 형성된 PDMS 고분자 주형이 준비되는 데, 이 준비된 고분자 주형을 산계열 용액, 예를 들면 Hf : MeOH(부피비 2 : 8) 용액 또는 Hcl(35%) 용액에 담가 용액을 침투시킴으로서, 주형에 형성된 패턴의 표면에 불화 수소(Hf), 즉 금속 배선층 변형 물질(212)을 형성(또는 도포)한다.
이어서, 금속 배선층(208')이 형성된 에폭시 기판(204)을 용기(200)로부터 꺼내어 증류수로 세척하고 질소를 불어넣어 잘 말린 후, 도 2b에 도시된 바와 같이, 패턴의 표면상에 금속 배선층 변형 물질(212)이 묻혀진 고분자 주형(210)을 금속 배선층(208')에 기설정된 소정 시간(예를 들면, 5분 내지 10분 등) 동안 접촉시킴으로써, 금속 배선층(208')의 일부를 선택적으로 변형(즉, 식각을 위한 패터닝)시킨다. 즉, 금속 배선층 변형 물질(212)이 접촉되는 금속 배선층(208')은 산의 수소 이온에 의해 변형되는 데, 이와 같이 형성된 금속 변형층(214)은 후속하는 식각 공정을 수행할 때 식각 장벽층으로써 기능하게 된다. 이때, 형성되는 금속 변형층(214)의 두께는 금속 배선을 기능성 등을 고려할 때 대략 수십 나노미크론 정도로 하는 것이 바람직하며, 이러한 두께는 기판에 대한 주형의 접촉 시간을 조절하여 제어할 수 있다.
마지막으로, 도 2c에 도시된 바와 같이, 식각 용액(216)이 담긴 용기(200)에 기설정된 소정 시간 동안 넣어 식각 공정을 수행함으로서, 도 2d에 도시된 바와 같이, 임의의 패턴 형상을 갖는 금속 배선(208)을 형성한다. 즉, 금속 변형층(214)을 식각 장벽층으로 하는 식각 공정을 수행하여 금속 변형층(214)이 형성되지 않은 금속 배선층(208')을 시드층(206)이 노출될 때까지 제거함으로서 임의의 패턴을 갖는 금속 배선(208)을 형성한다. 이때, 금속 변형층(214)은 식각 공정을 통해 대부분이 제거될 수 있으며, 필요하다면 임의의 공정을 통해 제거할 수도 있다.
따라서, 본 실시예에 따른 금속 배선 형성 방법은, 전술한 실시예 1에서와 마찬가지로, 실질적으로 동일한 효과(또는 결과)를 얻을 수 있다.
[변형 실시예]
본 변형 실시예에 따른 금속 배선 형성 방법은, 실질적으로 전술한 실시예 1과 실시예 2를 결합시킨 형태라고 볼 수 있다.
즉, 전술한 실시예 1에 따른 부가적 방법을 이용하여 금속 배선을 형성할 때 금속 배선층을 상대적으로 두껍게 형성(후막의 금속 배선 형성)하고자 하는 경우에는 비전해 용액에 기판을 담수시키는 시간을 더 길게 가져가야 하는 데, 이 경우 활성 영역에만 금속 물질이 성장되는 것이 아니라 비활성 영역에도 금속 물질이 형성될 수 있다.
따라서, 상기한 요인으로 인해 금속 배선의 패턴 정밀도가 저하되면 인접하는 금속 배선간에 숏트 등이 야기되어 반도체 소자의 신뢰도를 떨어뜨릴 수 있기 때문에 반드시 이를 제거해야 할 필요가 있으며, 본 변형 실시예는 이러한 점들을 고려한 금속 배선 형성 방법의 개선에 관련된다.
도 3a 내지 3d는 본 발명의 변형 실시예에 따라 기판상에 후막의 금속 배선을 형성하는 과정을 도시한 공정 순서도이다.
본 변형 실시예에 따른 방법은, 성장 선택성을 갖도록 금속 성장용 시드층을 활성 영역과 비활성 영역으로 패터닝한 후 증착 공정을 통해 활성 영역에 상대적으로 두꺼운(후막의) 금속 물질을 성장시키는 과정은 전술한 실시예 1에서의 과정(도 1a 내지 1i)과 실질적으로 동일하다.
다만, 다른 점이 있다면, 활성 영역(310a)에 후막의 금속 배선층(320')을 형성하기 때문에, 도 3a에 도시된 바와 같이, 바람직하지 않게 금속 배선층이 형성되지 않아야 할 비활성 영역(310b)에도 잉여 금속 배선층(320a)이 형성된다는 것이다.
따라서, 전술한 실시예 2에서와 동일한 방법으로 제조, 즉 형성을 목표로 하는 금속 배선과 동일한 패턴을 가지며 그 표면상에 금속 배선층 변형 물질(324)이 묻혀진 고분자 주형(322)을 금속 배선층(320')의 상부에 기설정된 소정 시간(예를들면, 5분 내지 10분 등) 동안 접촉시킴으로써, 금속 배선층(320')의 상부를 변형시킨다. 즉, 금속 배선층 변형 물질(324)이 접촉되는 금속 배선층(320')의 상부는 산의 수소 이온에 의해 변형되는 데, 이와 같이 형성된 금속 변형층(326)은 후속하는 식각 공정을 수행할 때 식각 장벽층으로써 기능하게 된다. 이때, 형성되는 금속 변형층(326)의 두께는 금속 배선을 기능성 등을 고려할 때 대략 수십 나노미크론 정도로 하는 것이 바람직하며, 이러한 두께는 기판에 대한 주형의 접촉 시간을 조절하여 제어할 수 있다.
이어서, 도 3c에 도시된 바와 같이, 금속 배선층(320')과 잉여 금속 배선층(320a)이 형성된 에폭시 기판(304)을 식각 용액(328)이 담긴 용기(300)에 기설정된 소정 시간 동안 넣어 식각 공정을 수행함으로서, 도 3d에 도시된 바와 같이, 임의의 패턴 형상을 갖는 후막의 금속 배선(320)을 형성한다. 즉, 금속 변형층(326)을 식각 장벽층으로 하는 식각 공정을 수행하여 비활성 영역(310b)상에 형성된 잉여 금속 배선층(320a)을 제거함으로서 임의의 패턴을 갖는 후막의 금속 배선(320)을 형성한다. 이때, 금속 변형층(326)은 식각 공정을 통해 대부분이 제거될 수 있으며, 필요하다면 임의의 공정을 통해 제거할 수도 있다.
따라서, 본 변형 실시예에 따른 금속 배선 형성 방법은, 전술한 실시예 1 및 실시예 2에서와 마찬가지로, 실질적으로 동일한 효과(또는 결과)를 얻을 수 있을 뿐만 아니라 후막의 금속 배선 또한 효과적으로 형성할 수 있다.
이상 설명한 바와 같이 본 발명에 따르면, 임의의 패턴을 갖는 주형의 패턴표면에 배선용 금속 물질이 성장할 수 있는 시드 역할을 하는 시드 물질(팔라듐)을 묻히고 이를 기판상에 접촉시켜 시드 물질을 선택적으로 붙인 후 시드 물질이 붙은 부분에만 배선용 금속 물질을 선택적으로 성장시켜 금속 배선을 형성하는 전술한 종래 방법과는 달리, 주형을 이용하여 성장 선택성을 갖도록 패터닝된 시드층(팔라듐층)을 기판상에 형성한 후에 활성화된 영역에만 금속 물질을 선택적으로 성장(부가적 방법)시켜 목표로 하는 금속 배선을 형성하거나 혹은 기판상에 금속 물질을 형성하고 주형을 이용하여 금속 물질의 상부 일부를 식각 장벽층으로 변형시키며 변형된 식각 장벽층을 이용하는 식각 공정을 통해 목표로 하는 금속 배선을 형성(감쇄적 방법)함으로서, 시드 물질(팔라듐) 입자에 의해 고분자 주형의 패턴 표면이 오염되는 것을 확실하게 방지할 수 있기 때문에 고분자 주형을 거의 반영구적으로 사용할 수 있으며, 이를 통해 반도체 소자의 제조 비용을 대폭 절감할 수 있다.

Claims (19)

  1. 임의의 미세 패턴이 형성된 고분자 주형을 이용하여 기판상에 금속 배선을 형성하는 방법에 있어서,
    상기 기판상에 소정 두께의 금속 성장용 시드층을 형성하는 제 1 과정;
    임의의 미세 패턴을 가지며, 상기 미세 패턴의 표면상에 상기 시드층에서의 성장 선택성을 부여하기 위한 변형 물질이 형성된 고분자 주형을 준비하는 제 2 과정;
    상기 고분자 주형의 미세 패턴 형성측을 상기 금속 성장용 시드층의 접촉시켜 상기 시드층의 일부를 선택적으로 비활성화시킴으로서, 상기 금속 성장용 시드층을 활성 영역과 비활성 영역으로 패터닝하는 제 3 과정; 및
    증착 공정을 통해 상기 활성 영역에만 소정 두께의 금속 물질을 선택적으로 성장시킴으로서 상기 기판상에 목표로 하는 금속 배선을 형성하는 제 4 과정으로 이루어진 반도체 소자의 금속 배선 형성 방법.
  2. 제 1 항에 있어서, 상기 방법은:
    형성하고자 하는 금속 배선에 대응하는 미세 패턴을 가지며, 상기 미세 패턴의 표면상에 상기 금속 배선에 대한 식각 선택성을 부여하기 위한 변형 물질이 형성된 다른 고분자 주형을 준비하는 제 5 과정;
    상기 다른 고분자 주형의 미세 패턴 형성측을 상기 금속 배선의 상부에 접촉시켜 상기 금속 배선의 상부를 변형시킴으로서, 금속 변형층을 형성하는 제 6 과정; 및
    상기 금속 변형층을 식각 장벽층으로 이용하는 식각 공정을 통해 상기 비활성 영역상에 형성된 잉여 금속 배선을 제거함으로서, 상기 기판상에 목표로 하는 최종 금속 배선을 형성하는 제 7 과정을 더 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  3. 제 2 항에 있어서, 상기 금속 변형층의 두께는, 상기 다른 고분자 주형의 접촉 시간 조절을 통해 임의로 조절 가능한 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  4. 제 1 항, 제 2 항 또는 제 3 항에 있어서, 상기 제 1 과정은:
    세척 용액을 이용하여 상기 기판을 세척한 후, 상기 기판의 상부 표면에 잔류하는 수분 성분을 제거하는 제 11 과정;
    상기 기판을 프리-딥 용액에 소정 시간 동안 담수시켜 상기 기판상에 주석이 함유된 팔라듐을 형성하는 제 12 과정;
    상기 기판을 엑셀레이터 용액에 소정 시간 동안 담수시켜 상기 함유된 주석을 제거하여 팔라듐층을 형성하는 제 13 과정; 및
    상기 팔라듐층이 형성된 기판을 건조시킴으로서, 팔라듐으로 된 상기 금속 성장용 시드층을 형성하는 제 14 과정을 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  5. 제 1 항, 제 2 항 또는 제 3 항에 있어서, 상기 변형 물질은, 산계열 용액인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  6. 제 5 항에 있어서, 상기 산계열 용액은, Hf-MeOH 혼합물 또는 Hcl 용액인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  7. 제 6 항에 있어서, 상기 Hf-MeOH 혼합물의 부피비는, 2 : 8인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  8. 제 1 항, 제 2 항 또는 제 3 항에 있어서, 상기 변형 물질은, 산화제인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  9. 제 1 항, 제 2 항 또는 제 3 항에 있어서, 상기 제 4 과정은, 상기 활성 영역과 비활성 영역을 갖는 기판을 비전해 용액에 소정 시간 동안 담수시켜 상기 활성 영역에만 상기 금속 물질을 성장시킴으로서, 목표로 하는 상기 금속 배선을 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  10. 제 1 항, 제 2 항 또는 제 3 항에 있어서, 상기 제 4 과정은:
    상기 기판을 비전해 용액에 소정 시간 동안 담수시켜 상기 금속 물질을 소정 두께만큼 1차 성장시키는 제 41 과정; 및
    상기 금속 물질이 1차 성장된 상기 기판을 전해 용액에 담수시킨 후 전기 증착을 통해 상기 금속 물질을 소정 두께만큼 2차 성장시킴으로서 목표로 하는 상기 금속 배선을 형성하는 제 42 과정을 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  11. 제 1 항, 제 2 항 또는 제 3 항에 있어서, 상기 금속 배선은, 구리 또는 알루미늄 배선인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  12. 임의의 미세 패턴이 형성된 고분자 주형을 이용하여 기판상에 금속 배선을 형성하는 방법에 있어서,
    상기 기판상에 소정 두께의 금속 형성용 시드층을 형성하는 제 1 과정;
    상기 시드층의 상부 전면에 걸쳐 균일한 목표 두께를 갖는 금속 배선층을 형성하는 제 2 과정;
    임의의 미세 패턴을 가지며, 상기 미세 패턴의 표면상에 상기 금속 배선층에 대한 식각 선택성을 부여하기 위한 변형 물질이 형성된 고분자 주형을 준비하는 제 3 과정;
    상기 고분자 주형의 미세 패턴 형성측을 상기 금속 배선층에 접촉시켜 상기 금속 배선층의 일부를 선택적으로 변형시킴으로서, 임의의 패턴을 갖는 금속 변형층을 형성하는 제 4 과정; 및
    상기 금속 변형층을 식각 장벽층으로 이용하는 식각 공정을 통해 상기 금속 변형층이 형성되지 않은 상기 금속 배선층을 선택적으로 제거함으로서, 상기 기판상에 목표로 하는 금속 배선을 형성하는 제 5 과정으로 이루어진 반도체 소자의 금속 배선 형성 방법.
  13. 제 12 항에 있어서, 상기 제 1 과정은:
    세척 용액을 이용하여 상기 기판을 세척한 후, 상기 기판의 상부 표면에 잔류하는 수분 성분을 제거하는 제 11 과정;
    상기 기판을 프리-딥 용액에 소정 시간 동안 담수시켜 상기 기판상에 주석이 함유된 팔라듐을 형성하는 제 12 과정;
    상기 기판을 엑셀레이터 용액에 소정 시간 동안 담수시켜 상기 함유된 주석을 제거하여 팔라듐층을 형성하는 제 13 과정; 및
    상기 팔라듐층이 형성된 기판을 건조시킴으로서, 팔라듐으로 된 상기 금속 형성용 시드층을 형성하는 제 14 과정을 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  14. 제 12 항에 있어서, 상기 변형 물질은, 산계열 용액인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  15. 제 14 항에 있어서, 상기 산계열 용액은, Hf-MeOH 혼합물 또는 Hcl 용액인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  16. 제 15 항에 있어서, 상기 Hf-MeOH 혼합물의 부피비는, 2 : 8인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  17. 제 12 항에 있어서, 상기 변형 물질은, 산화제인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  18. 제 12 항에 있어서, 상기 금속 변형층의 두께는, 상기 고분자 주형의 접촉 시간 조절을 통해 임의로 조절 가능한 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  19. 제 12 항 내지 제 18 항 중 어느 한 항에 있어서, 상기 금속 배선은, 구리 또는 알루미늄 배선인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
KR1020000009269A 2000-02-25 2000-02-25 반도체 소자의 금속 배선 형성 방법 KR100338329B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000009269A KR100338329B1 (ko) 2000-02-25 2000-02-25 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000009269A KR100338329B1 (ko) 2000-02-25 2000-02-25 반도체 소자의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20010084331A KR20010084331A (ko) 2001-09-06
KR100338329B1 true KR100338329B1 (ko) 2002-05-27

Family

ID=19649906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000009269A KR100338329B1 (ko) 2000-02-25 2000-02-25 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100338329B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778748A (ja) * 1993-09-09 1995-03-20 Toshiba Corp アパーチャマスク及びその製造方法
WO1997034025A1 (en) * 1996-03-15 1997-09-18 President And Fellows Of Harvard College Microcontact printing of catalytic colloids
KR19980071549A (ko) * 1997-02-21 1998-10-26 후루카와 마사노리 凹판 인쇄방법 및 장치, 범프 또는 배선 패턴의 형성방법 및 장치, 범프전극 및 프린트 배선기판
US5900160A (en) * 1993-10-04 1999-05-04 President And Fellows Of Harvard College Methods of etching articles via microcontact printing
KR19990078180A (ko) * 1998-03-27 1999-10-25 슈나이티 비.에스. 미세 구조체 제조 방법 및 미세 구조체 제조용 주형

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778748A (ja) * 1993-09-09 1995-03-20 Toshiba Corp アパーチャマスク及びその製造方法
US5900160A (en) * 1993-10-04 1999-05-04 President And Fellows Of Harvard College Methods of etching articles via microcontact printing
WO1997034025A1 (en) * 1996-03-15 1997-09-18 President And Fellows Of Harvard College Microcontact printing of catalytic colloids
KR19980071549A (ko) * 1997-02-21 1998-10-26 후루카와 마사노리 凹판 인쇄방법 및 장치, 범프 또는 배선 패턴의 형성방법 및 장치, 범프전극 및 프린트 배선기판
KR19990078180A (ko) * 1998-03-27 1999-10-25 슈나이티 비.에스. 미세 구조체 제조 방법 및 미세 구조체 제조용 주형

Also Published As

Publication number Publication date
KR20010084331A (ko) 2001-09-06

Similar Documents

Publication Publication Date Title
KR100279323B1 (ko) 집적 회로에서 금속 와이어를 제공하는 방법
US5380560A (en) Palladium sulfate solution for the selective seeding of the metal interconnections on polyimide dielectrics for electroless metal deposition
EP2745658B1 (en) Method of forming a conductive image on a non-conductive surface
KR20040040346A (ko) 자가 정렬 마스크를 생성시키는 비리쏘그래픽 방법, 이방법에 의해 제조된 물품 및 이 방법을 실시하기 위한조성물
JPS62102545A (ja) 導体パタ−ンの形成方法
JP2951215B2 (ja) 位相マスクレーザによる微細なパターンの電子相互接続構造の製造方法
EP2100319B1 (en) Formation of vertical devices by electroplating
US20080070349A1 (en) Formation of holes in substrates using dewetting coatings
JP2000252281A (ja) 半導体装置の製造方法及び露光用マスク
KR100338329B1 (ko) 반도체 소자의 금속 배선 형성 방법
US20040063334A1 (en) Method for forming a mask pattern
JPH031830B2 (ko)
JP2002275639A5 (ko)
KR100275372B1 (ko) 회로기판 제조방법
US20080160177A1 (en) Methods for electroless plating of metal traces on a substrate and devices and systems thereof
KR100407601B1 (ko) 열처리 및 모세관 현상을 이용한 열경화성 고분자박막상의 미세 패턴 형성 방법
US6284645B1 (en) Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process
JP4128698B2 (ja) 半導体装置の製造方法
KR100437614B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100530737B1 (ko) 멀티 칩 모듈 기판 제조공정에서 전기 도금에 의한 금속배선 제조 방법
KR100596750B1 (ko) 구리 인덕터 형성방법
JP2001127062A (ja) 配線の形成方法
TW202233034A (zh) 電路板之製造方法及其結構
JPS61119062A (ja) 金属配線パタ−ンの形成方法
KR0144227B1 (ko) 반도체 소자의 콘택 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130514

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140515

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150427

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee