JP2000252281A - 半導体装置の製造方法及び露光用マスク - Google Patents

半導体装置の製造方法及び露光用マスク

Info

Publication number
JP2000252281A
JP2000252281A JP4862499A JP4862499A JP2000252281A JP 2000252281 A JP2000252281 A JP 2000252281A JP 4862499 A JP4862499 A JP 4862499A JP 4862499 A JP4862499 A JP 4862499A JP 2000252281 A JP2000252281 A JP 2000252281A
Authority
JP
Japan
Prior art keywords
pattern
wafer
mask
metal layer
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4862499A
Other languages
English (en)
Inventor
Yoshihisa Matsubara
義久 松原
Kazumi Sugai
和己 菅井
Nobukazu Ito
信和 伊藤
Kazuyoshi Ueno
和良 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4862499A priority Critical patent/JP2000252281A/ja
Priority to EP00103809A priority patent/EP1032025A2/en
Priority to US09/512,352 priority patent/US6268090B1/en
Priority to KR1020000009202A priority patent/KR20000058186A/ko
Priority to TW089103404A priority patent/TW464987B/zh
Publication of JP2000252281A publication Critical patent/JP2000252281A/ja
Priority to US09/875,037 priority patent/US20010026906A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】 【課題】 ウエハ周辺部における剥がれの問題を生じ
ることのない銅埋め込み配線を有する半導体装置の製造
方法を提供する。 【解決手段】 １枚のウエハに複数の素子を一括して
形成するものであって、ウエハ上に形成された絶縁層に
溝パターンを形成し、前記溝にスパッタ法によりシード
金属層を形成し、メッキ法でシード金属層上に配線金属
層を形成し、絶縁層表面まで平坦化して埋め込み配線を
形成する工程を有する半導体装置の製造方法において、
前記絶縁層への溝パターン形成時にウエハ上の素子取り
の行ない得る領域に前記溝パターンを形成するととも
に、素子取りの行えないウエハ周辺領域にその最大長が
３０μｍ以下のダミーパターンを形成するもので、例え
ば、ウエハ１周辺部を該ダミーパターンに対応した第２
のマスク３で露光してパターンを形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、詳しくは絶縁層に形成した溝に配線金属を
埋め込み形成するダマシン法、特に銅ダマシン配線を用
いた半導体装置の製造方法に関する。また本発明は、こ
の方法に最適化された露光用マスクに関する。
【０００２】
【従来の技術】従来、半導体装置の配線層としては、ア
ルミニウムが多用されてきたが、近年、より低抵抗の銅
を配線材料として用いることが提案され、一部実用に供
されている。
【０００３】銅は、ドライエッチングしづらいため、従
来のアルミ配線にみられるようなフォトリソグラフィ法
によるパターン化が困難であることから、主に、層間絶
縁膜に形成した溝に銅を埋め込み、表面を平坦化するこ
とで配線化する方法（ダマシン法）が採られている。
【０００４】半導体装置の一般的な製造では、１枚のウ
エハ上に複数の半導体装置を同時に形成して、最後に個
々の半導体装置に分割している。特に製造コストを低減
するために、ウエハサイズも年々大きくなってきてお
り、現在は直径２００ｍｍのウエハが主流であるが、さ
らに３００ｍｍのウエハへの実装技術が確立されつつあ
る。
【０００５】この傾向は、銅配線などの埋め込み配線の
形成にも共通するもので、銅を埋め込むための溝パター
ンを一枚のウエハ上に形成し、バリアメタル層、シード
メタル層をスパッタ法で形成した後、銅を電解メッキな
どの方法で厚くつけ、表面を平坦化して銅を溝に埋め込
み形成する。
【０００６】溝パターンを形成するには、シリコンなど
のウエハ上にシリコン酸化膜などの絶縁層を形成し、そ
の上にフォトレジストを塗布し、ウエハ単位で露光を行
い、現像して、レジストパターンを形成し、ドライエッ
チングなどの異方性エッチングにより該レジストパター
ンをマスクに絶縁層をエッチングして溝を形成する。
【０００７】このとき使用される露光パターンとして
は、図６に示すようにウエハ１の素子取りの行える領域
へ配線パターンに対応したマスク（第１のマスク２）を
用いて配線パターンを、ウエハ周辺部の素子取りのでき
ない領域にはパターンのないすりガラスなどのマスク
（ブランクマスク４）を用いて無パターン（すなわち、
レジストパターンが残らない）露光を実施するか、図７
に示すように全面を同じ配線パターンに対応した第１の
マスク２のみで露光して配線パターンのみを形成するか
のいずれかの方法が行われていた。
【０００８】図８，９は、銅配線形成の製造工程におけ
るウエハ端部の状態を示す工程断面図であり、すべて配
線パターンに対応した第１のマスクで露光した場合を示
している。なお、ここでは、第１配線層に銅を適用した
場合を例に挙げて説明する。
【０００９】まず、トランジスタ部（不図示）とコンタ
クト（不図示）を形成したシリコン基板１０１上に絶縁
膜１０２を成膜する（図８（Ａ））。続いて、ＳｉＮな
どのストッパ膜１０３を５０ｎｍ程度の膜厚に成膜した
後、銅を埋め込む溝を形成するためのシリコン酸化膜か
らなる平坦化絶縁膜１０４を４００ｎｍ程度成膜する。
その上にポジ型フォトレジストを塗布形成し、前記図７
に示すように配線パターンの反転パターンを有するマス
クのみを用いて露光し、現像して露光部のみにレジスト
パターンを残し（不図示）、これをマスクに平坦化絶縁
膜１０４をエッチングして図８（Ｂ）に示すような溝パ
ターンを形成する。
【００１０】次に、このように溝パターンの形成された
基板をスパッタ装置内に設置して、まず、ＴａＮなどの
高融点金属窒化物からなるバリア膜１０５を２０ｎｍ程
度、続いて、Ｃｕ膜１０６を１００ｎｍ程度の膜厚でス
パッタ成膜する。このとき、ウエハ周辺部は、ウエハ裏
面への回り込みを防止するため、図８（Ｃ）に示すよう
に、クランプ１０７で押さえ込んでいる。クランプ１０
７は、ウエハ端から３ｍｍ程度の外周を覆っており、ま
たスパッタにより成膜した材料でクランプと基板とがつ
ながらないように、その先端部がオーバーハング状のひ
さしを有している。
【００１１】このとき、クランプ先端のひさし部周辺で
は、図９（Ａ）に示すように、ひさしの内側に銅の成膜
中に飛来した銅粒子１０８が付着する。この付着した銅
粒子１０８は、スパッタ成膜されたＣｕ膜１０６に比べ
て下地との密着性は遙かに低い。
【００１２】続いて、膜厚８００ｎｍの膜厚に銅を電解
メッキ法などにより成膜するが、このとき、付着してい
た銅粒子１０８周囲にもメッキ銅１０９が成長し、スパ
ッタ銅膜１０６上に成膜されたメッキ銅１０９とつなが
る（図９（Ｂ））。
【００１３】その後、ＣＭＰ法にて溝酸化膜１０４表面
が露出するまでメッキ銅１０９、スパッタ銅１０６、バ
リア膜１０５を研磨し、表面を平坦化して、銅を溝に埋
め込む。
【００１４】
【発明が解決しようとする課題】しかしながら、銅粒子
１０８周囲のメッキ銅１０９は、銅粒子の密着性が低い
ことからＣＭＰ工程の途中で図９（Ｃ）に示すように剥
がれを生じ、更にその剥がれた部分がウエハキャリアに
戻された際に分離し、素子形成領域の配線パターン間に
付着して配線ショートを引き起こす、あるいはウエハキ
ャリアに付着したものが他のウエハを汚染するなどの問
題が発生していた。なおこの問題は、図６に示す周辺部
を無パターンで露光した場合により顕著になる。
【００１５】またこの問題は、ウエハサイズが大きくな
るほどウエハ外周距離が長くなるため、発生頻度が高く
なっていく。
【００１６】そこで、本発明の目的は、このような剥が
れの問題を生じることのない銅埋め込み配線を有する半
導体装置の製造方法を提供することにある。
【００１７】
【課題を解決するための手段】本発明者らは、上記課題
を解決するために鋭意検討した結果、素子取りのできな
いウエハ周辺部分に所定のパターンを有するマスクで露
光して所定形状のダミーパターンを形成し、そこに銅を
埋め込み形成することで、剥がれの発生を防止できるこ
とを見いだした。
【００１８】即ち本発明は、１枚のウエハに複数の素子
を一括して形成するものであって、ウエハ上に形成され
た絶縁層に溝パターンを形成し、前記溝にスパッタ法に
よりシード金属層を形成し、メッキ法でシード金属層上
に配線金属層を形成し、絶縁層表面まで平坦化して埋め
込み配線を形成する工程を有する半導体装置の製造方法
において、前記絶縁層への溝パターン形成時にウエハ上
の素子取りの行ない得る領域に前記溝パターンを形成す
るとともに、素子取りの行えないウエハ周辺領域にその
最大長が３０μｍ以下のダミーパターンを形成すること
を特徴とする半導体装置の製造方法である。
【００１９】又、本発明は、上記の方法に最適化された
露光用マスクに関する。
【００２０】
【実施の形態】以下、実施例により本発明を具体的に説
明するが、本発明はこれらの実施例のみに限定されるも
のではない。
【００２１】実施例１ 図２及び図３は本発明の製造方法の一実施形態を説明す
るための工程断面図であり、第１層目配線に銅を適用し
た場合を示している。
【００２２】まず、トランジスタ部（不図示）とコンタ
クト（不図示）を形成したシリコン基板１０１上に絶縁
膜１０２を成膜する（図２（Ａ））。続いて、ＳｉＮな
どのストッパ膜１０３を５０ｎｍ程度の膜厚に成膜した
後、銅を埋め込む溝を形成するためのシリコン酸化膜か
らなる平坦化絶縁膜１０４を４００ｎｍ程度成膜する。
その上にポジ型フォトレジストを塗布形成し、反転パタ
ーンを有する２種類のマスクを用いて周辺露光し、続い
て中心露光した後、現像して露光部のみにレジストパタ
ーンを残し（不図示）、これをマスクに平坦化絶縁膜１
０４をエッチングして図２（Ｂ）に示すような溝パター
ンを形成する。ここで、露光に用いる２種類のマスクの
構成を図１に示す。まず、第１のマスク２はウエハ１の
内部の素子形成領域に対して行うもので、所望の配線パ
ターンを有するものである。第２のマスク３は同一の矩
形のドットパターンのみを有するマスクである。露光方
法としては、露光してから現像までの時間が長くなると
パターンの解像度が低下するため、まず、前記のように
周辺領域を第２のマスク３で露光し、製品となる中心部
分を第１のマスク２で露光する方法が好ましい。
【００２３】次に、このように溝パターンの形成された
基板をスパッタ装置内に設置して、まず、ＴａＮなどの
高融点金属窒化物からなるバリア膜１０５を２０ｎｍ程
度、続いて、Ｃｕ膜１０６を１００ｎｍ程度の膜厚でス
パッタ成膜する。このとき、ウエハ周辺部は、ウエハ裏
面への回り込みを防止するため、図２（Ｃ）に示すよう
に、クランプ１０７で押さえ込んでいる。
【００２４】続いて、膜厚８００ｎｍの膜厚に銅を電解
メッキ法などにより成膜し（図３（Ａ））、その後、Ｃ
ＭＰ法にて溝酸化膜１０４表面が露出するまでメッキ銅
１０９、スパッタ銅１０６、バリア膜１０５を研磨し、
表面を平坦化して、銅を溝に埋め込むことで、図３
（Ｂ）に示す構造が得られる。
【００２５】ここで、周辺露光により形成したダミーパ
ターンについて詳細に説明する。
【００２６】ダミーパターンサイズ 次にダミーパターンサイズに対する剥がれ面積について
検討した。結果を図４に示す。同図においては２００ｍ
ｍのウエハに対して２５×２５ｍｍのチップサイズに対
応するマスクに矩形のドット形状の反転パターンを形成
してウエハ全面をこのパターンで露光して、現像、エッ
チングし、バリア膜及び銅のスパッタ膜を前記の実施例
と同様に形成し、銅メッキを同様に行ってＣＭＰ処理を
施した後、ウエハ周辺部を顕微鏡観察し、剥がれ距離を
測定した。同図から明らかなように、サイズが大きくな
るにつれて剥がれ距離が長くなってていることが分か
る。これに対して、ドットサイズが３０μｍ以下では剥
がれが殆ど発生していない。従って、本発明ではダミー
パターンサイズの上限を３０μｍと規定する。下限につ
いては特に制限はなく、銅を溝に埋め込むために形成す
るバリア膜１０５とＣｕスパッタ膜１０６の合計膜厚の
２倍より大きく形成すればよい。前記の例で説明すれ
ば、｛バリア膜（２０ｎｍ）＋Ｃｕスパッタ膜（１００
ｎｍ）｝の２倍より大きくするために、０．２５μｍ以
上必要である。なお、実際にこのようなダミーパターン
を形成するために使用する露光マスクの設計に当たって
は、配線ピッチの設計ルールに則って設計される。つま
り、配線ピッチが０．２８μｍルールで設計される場
合、ダミーパターンの寸法はその整数倍（１，２・・・
ｎ倍）に相当する０．２８，０．５６・・・０．２８ｎ
μｍに設計される。設計ルールからずれたパターンの形
成も不可能ではないが、パターンチェックのシーケンス
が煩雑化するため実用的とは言い難い。
【００２７】ダミーパターンの形状は個々のダミーパタ
ーンの最大長が３０μｍ以下であれば特に制限はなく、
例えば、正方形、長方形、Ｌ字状、十字状、コの字状な
どのいずれの形状でも良い。
【００２８】データ率 ウエハ周辺部において、全面積に対する形成されるパタ
ーンの面積の割合（データ率）のＣＭＰ工程における研
磨レートに対する影響について検討した。結果を図５に
示す。パターンが少なくなると研磨レートが低下し、工
程負荷が高くなる。実用的には１０００Å／分以上あれ
ば良く、従って、データ率としては１０％以上であるこ
とが好ましいことが分かる。データ率の上限については
特に制限はないが、データ率が高くなるほど使用するマ
スクの設計計算に時間がかかるため、通常は３０％程度
である。
【００２９】なお、上記の説明では銅ダマシン配線につ
いて説明したが、これに限定されるものではなく、ダマ
シン法による配線、あるいはコンタクトプラグ形成のい
ずれにも適用することができる。
【００３０】又、パターンの形成方法としてマスクを用
いたフォトリソグラフィー法について説明したが、電子
ビームを用いた直接描画法による形成も可能である。
【００３１】
【発明の効果】以上説明したように、本発明によれば素
子取りのできないウエハ周辺部に所定形状のダミーパタ
ーンを形成することにより、ＣＭＰ工程における膜剥が
れを抑制でき、配線間ショートやキャリア汚染などが防
止できる。又、ダミーパターンのデータ率を最適化する
ことで、ＣＭＰ工程における研磨レートの低下も抑制で
きる。
【図面の簡単な説明】
【図１】本発明で使用するマスク構成を説明する概念図
である。
【図２】本発明の一実施形態になる銅配線層の形成工程
を説明する工程断面図である。
【図３】本発明の一実施形態になる銅配線層の形成工程
を説明する工程断面図である。
【図４】ウエハ周辺部に形成するダミーパターンサイズ
に対する剥がれ距離の変化を示すグラフである。
【図５】ウエハ周辺部に形成するダミーパターンのデー
タ率に対するＣＭＰ研磨レートの変化を示すグラフであ
る。
【図６】従来の露光方法に使用するマスク構成を説明す
る概念図である。
【図７】従来の別の露光方法に使用するマスク構成を説
明する概念図である。
【図８】従来の銅配線層の形成工程を説明する工程断面
図である。
【図９】従来の課題を説明する拡大断面図である。
【符号の説明】
１ ウエハ ２ 第１のマスク ３ 第２のマスク １０１ シリコン基板 １０２ 酸化膜 １０３ ストッパ膜 １０４ 溝酸化膜 １０５ バリア膜 １０６ Ｃｕスパッタ膜 １０７ クランプ １０８ 銅粒子 １０９ メッキ銅
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 信和 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 上野 和良 東京都港区芝五丁目７番１号 日本電気株 式会社内 Ｆターム(参考） 2H095 BA01 BB02 5F033 HH11 HH32 MM01 MM08 MM12 MM13 PP15 PP27 PP33 QQ01 QQ09 QQ25 QQ48 RR04 RR06 TT02 VV01 WW01 XX01 XX12 5F046 AA11 AA20 AA26 CB17

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 １枚のウエハに複数の素子を一括して形
    成するものであって、ウエハ上に形成された絶縁層に溝
    パターンを形成し、前記溝にスパッタ法によりシード金
    属層を形成し、メッキ法でシード金属層上に配線金属層
    を形成し、絶縁層表面まで平坦化して埋め込み配線を形
    成する工程を有する半導体装置の製造方法において、前
    記絶縁層への溝パターン形成時にウエハ上の素子取りの
    行ない得る領域に前記溝パターンを形成するとともに、
    素子取りの行えないウエハ周辺領域にその最大長が３０
    μｍ以下のダミーパターンを形成することを特徴とする
    半導体装置の製造方法。
  2. 【請求項２】 前記素子取りの行えないウエハ周辺領域
    に形成するダミーパターンを形成するためのマスクのデ
    ータ率が１０％以上である請求項１に記載の半導体装置
    の製造方法。
  3. 【請求項３】 前記溝パターン及びダミーパターンをフ
    ォトリソグラフィー法により形成するものであって、ダ
    ミーパターンの露光後に素子領域への溝パターン露光を
    行うことを特徴とする請求項１又は２に記載の半導体装
    置の製造方法。
  4. 【請求項４】 前記配線金属層が銅又は銅合金からなる
    ことを特徴とする請求項１乃至３のいずれか１項に記載
    の半導体装置の製造方法。
  5. 【請求項５】 シード金属層が銅スパッタ膜である請求
    項４に記載の半導体装置の製造方法。
  6. 【請求項６】 シード金属層と絶縁層との間にバリアメ
    タル層を有する請求項１乃至５のいずれか１項に記載の
    半導体装置の製造方法。
  7. 【請求項７】 請求項３に記載のダミーパターンに対応
    したマスクパターンを有する露光用マスク。
  8. 【請求項８】 前記マスクパターンが半導体装置設計ル
    ールの整数倍の大きさのパターンに対応したマスクであ
    る請求項７に記載の露光用マスク。
  9. 【請求項９】 前記マスクパターンは、ダミーパターン
    の反転パターンである請求項７又は８に記載の露光用マ
    スク。
JP4862499A 1999-02-25 1999-02-25 半導体装置の製造方法及び露光用マスク Pending JP2000252281A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP4862499A JP2000252281A (ja) 1999-02-25 1999-02-25 半導体装置の製造方法及び露光用マスク
EP00103809A EP1032025A2 (en) 1999-02-25 2000-02-23 Process for patterning a semiconductor wafer and lithography exposure masks
US09/512,352 US6268090B1 (en) 1999-02-25 2000-02-24 Process for manufacturing semiconductor device and exposure mask
KR1020000009202A KR20000058186A (ko) 1999-02-25 2000-02-24 반도체장치의 제조방법 및 노광용 마스크
TW089103404A TW464987B (en) 1999-02-25 2000-02-25 Process for manufacturing semiconductor device and exposure mask
US09/875,037 US20010026906A1 (en) 1999-02-25 2001-06-07 Process for manufacturing semiconductor device and exposure mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4862499A JP2000252281A (ja) 1999-02-25 1999-02-25 半導体装置の製造方法及び露光用マスク

Publications (1)

Publication Number Publication Date
JP2000252281A true JP2000252281A (ja) 2000-09-14

Family

ID=12808570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4862499A Pending JP2000252281A (ja) 1999-02-25 1999-02-25 半導体装置の製造方法及び露光用マスク

Country Status (5)

Country Link
US (2) US6268090B1 (ja)
EP (1) EP1032025A2 (ja)
JP (1) JP2000252281A (ja)
KR (1) KR20000058186A (ja)
TW (1) TW464987B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002367897A (ja) * 2001-06-11 2002-12-20 Denso Corp 半導体装置の製造方法
CN105244258A (zh) * 2015-10-23 2016-01-13 京东方科技集团股份有限公司 阵列基板的制作方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002080262A1 (en) * 2001-03-30 2002-10-10 The Penn State Research Foundation Lateral nanostructures by vertical processing
KR20020092118A (ko) * 2001-06-02 2002-12-11 삼성전자 주식회사 균일하게 평탄한 금속간 유전막을 구비하는 반도체 소자의제조 방법
JP2002367939A (ja) * 2001-06-05 2002-12-20 Speedfam Co Ltd 半導体装置の製造方法及びそのための周辺部不要膜除去装置
KR100431527B1 (ko) * 2001-10-22 2004-05-14 주식회사 하이닉스반도체 반도체 웨이퍼 최외각 영역에 더미패턴을 포함하는반도체장치의 형성방법
US6833323B2 (en) 2003-01-29 2004-12-21 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming patterned features at a semiconductor wafer periphery to prevent metal peeling
US20040266174A1 (en) * 2003-06-27 2004-12-30 Chin-Tien Yang Method and apparatus of preventing tungsten pullout during tungsten chemical mill processing
US7074710B2 (en) * 2004-11-03 2006-07-11 Lsi Logic Corporation Method of wafer patterning for reducing edge exclusion zone
JP4817912B2 (ja) * 2006-03-23 2011-11-16 富士通セミコンダクター株式会社 レイアウト決定方法、半導体装置の製造方法、プログラム及び記憶媒体
KR100823035B1 (ko) * 2006-12-18 2008-04-17 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR100944331B1 (ko) * 2007-06-29 2010-03-03 주식회사 하이닉스반도체 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법
US8884402B2 (en) 2010-04-28 2014-11-11 United Microelectronics Corp. Circuit layout structure
US20150371956A1 (en) * 2014-06-19 2015-12-24 Globalfoundries Inc. Crackstops for bulk semiconductor wafers
US10777424B2 (en) * 2018-02-27 2020-09-15 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
KR20220040124A (ko) * 2020-09-23 2022-03-30 삼성전자주식회사 반도체 소자 제조 방법 및 상기 제조 방법을 통해 제조된 반도체 메모리 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5854125A (en) * 1997-02-24 1998-12-29 Vlsi Technology, Inc. Dummy fill patterns to improve interconnect planarity

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002367897A (ja) * 2001-06-11 2002-12-20 Denso Corp 半導体装置の製造方法
CN105244258A (zh) * 2015-10-23 2016-01-13 京东方科技集团股份有限公司 阵列基板的制作方法

Also Published As

Publication number Publication date
US6268090B1 (en) 2001-07-31
TW464987B (en) 2001-11-21
EP1032025A2 (en) 2000-08-30
US20010026906A1 (en) 2001-10-04
KR20000058186A (ko) 2000-09-25

Similar Documents

Publication Publication Date Title
JP2000252281A (ja) 半導体装置の製造方法及び露光用マスク
US4430365A (en) Method for forming conductive lines and vias
JP3319513B2 (ja) 銅配線の形成方法
US6242337B1 (en) Semiconductor device and method of manufacturing the same
CN112259466A (zh) 一种重新布线层的制备方法
WO2002063670A2 (en) Method for removing copper from a wafer edge
TW548789B (en) Method of forming metal line
US9953940B2 (en) Corrosion resistant aluminum bond pad structure
US20040175918A1 (en) Novel formation of an aluminum contact pad free of plasma induced damage by applying CMP
KR100571696B1 (ko) 반도체 소자의 제조 방법
KR100347533B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2001345324A (ja) 半導体装置の製造方法
US7820544B2 (en) Method for forming metal wiring of semiconductor device and a semiconductor device manufactured by the same
JPH02262338A (ja) 半導体装置の製造方法
JP2001176872A (ja) 半導体装置の製造方法
JP2007116149A (ja) 電子相互接続及びその製作方法
JP2770653B2 (ja) 半導体集積回路装置の製造方法
US20060286731A1 (en) Method of fabricating conductive lines and structure of the same
US20050136664A1 (en) Novel process for improved hot carrier injection
KR20040010355A (ko) 반도체 소자의 금속 배선 형성 방법
KR19990060819A (ko) 반도체 소자의 금속 배선 형성 방법
KR100315035B1 (ko) 반도체소자의금속배선형성방법
KR100617044B1 (ko) 반도체 소자의 금속배선 형성방법
JPH05114537A (ja) 半導体集積回路の製造方法
JPH04255252A (ja) 半導体装置の製造方法