JP4817912B2 - レイアウト決定方法、半導体装置の製造方法、プログラム及び記憶媒体 - Google Patents

レイアウト決定方法、半導体装置の製造方法、プログラム及び記憶媒体 Download PDF

Info

Publication number
JP4817912B2
JP4817912B2 JP2006080576A JP2006080576A JP4817912B2 JP 4817912 B2 JP4817912 B2 JP 4817912B2 JP 2006080576 A JP2006080576 A JP 2006080576A JP 2006080576 A JP2006080576 A JP 2006080576A JP 4817912 B2 JP4817912 B2 JP 4817912B2
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
coordinates
exposure
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006080576A
Other languages
English (en)
Other versions
JP2007258429A (ja
Inventor
博 滝田
隆司 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2006080576A priority Critical patent/JP4817912B2/ja
Priority to US11/509,617 priority patent/US7587703B2/en
Publication of JP2007258429A publication Critical patent/JP2007258429A/ja
Application granted granted Critical
Publication of JP4817912B2 publication Critical patent/JP4817912B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)

Description

本発明は、レイアウト決定方法、半導体装置の製造方法、プログラム及び記憶媒体に係り、特にパターンを電子ビームで露光して半導体装置を製造する際のレイアウト決定方法、そのようなレイアウト決定方法を用いる半導体装置の製造方法、コンピュータにそのようなレイアウト決定方法又は半導体装置の製造方法を実行させるプログラム、及びそのようなプログラムを格納したコンピュータ読み取り可能な記憶媒体に関する。
〔電子ビーム露光装置〕
半導体装置の製造方法の露光工程では、ウエハに塗布したレジスト上にパターンを転写する。電子ビーム露光は、紫外光を使用する露光よりも微細なパターンの転写が可能であり、次世代の露光方法として開発されている。
図1は、電子ビーム露光装置の一例を示す図である。同図(a)は可変矩形露光を行う場合を示し、同図(b)は一括露光を行う場合を示す。
電子銃1から放射された電子ビームは、第1のアパーチャ2で、例えば5μm四方の矩形に成形される。図1(a)に示すように、パターンを1つずつ露光する可変矩形露光の場合は、第1のアパーチャ2で成形された電子ビームを第2のアパーチャ3で任意のサイズに成形し、ウエハ6上にパターンを露光する。
図1(b)に示すように、一括露光の場合は、第2のアパーチャに、例えば100〜400種類の一括露光するパターン群(以下、ブロックと言う)を搭載することができるマスク(以下、ブロックマスクと言う)4を設置し、第1のアパーチャ2で成形された電子ビームをブロックマスク4のブロック配置位置5に照射する。ブロック配置位置5には、例えば25〜60倍のサイズに拡大したパターン形状の開口が形成されており、この開口により成形された電子ビームがウエハ6上にパターンを露光される。
一括露光は、可変矩形露光よりもショット数が少ないので、半導体装置製造のスループットを向上させることができる。又、ブロックマスク4の作成をマスク製造業者に発注すると、完成するまでに例えば2週間程度かかるので、ブロックマスク4は半導体装置毎には作成せず、90nmテクノロジ用、65nmテクノロジ用等のトランジスタゲート層の幅(nm)に応じたテクノロジ毎に共通のブロックマスクを作成する。つまり、例えば90nmテクノロジ用のブロックマスクを使用する場合には、全ての半導体装置の露光工程を共通のブロックマスクを使用して行う。ブロックマスクには、RAM、ROM、入出力部(I/O部)等がブロックとして搭載されている。
〔露光データ処理〕
電子ビーム露光を行う際に用いる露光データを処理する露光データ処理では、半導体装置のパターンが格納されている設計データを露光データに変換する。露光データには、可変矩形露光パターン、ブロック等が格納されている。電子ビーム露光装置は、露光データを読み込み、露光に適したフォーマットに変換する。又、露光データは、半導体装置の配線層やビア層等の露光を行う層毎に作成する。
〔レイアウト及び露光順序〕
図2は、ウエハ6上の半導体装置のレイアウトの一例を示す図である。図2に示すように、ウエハ6上には、複数の半導体装置11が配置されている。各半導体装置11は、X方向上のサイズ12とY方向上のサイズ13を有する。
例えば、半導体装置11のレイアウト仕様はウエハサイズ毎に決められており、ウエハ6の中心14に半導体装置11の中心を合わせて配置し、更に点線15に合わせてY方向に沿った1列分の半導体装置11を配置する。次に、点線16〜20に半導体装置11の中心を合わせて配置する。ウエハ6の中心14から左側も同様の仕様で半導体装置11を配置する。X方向上のサイズ21は、半導体装置11のX方向上のサイズ12に、ダイシング等のために、例えば50μmのサイズを加算した値であり、同様に、Y方向上のサイズ22もY方向上のサイズ13に、例えば50μmのサイズを加算した値である。尚、全ての半導体装置11がウエハ6内に収まらない場合、例えば図2中ハッチングで示す半導体装置11の露光は行わないので、ハッチングで示す半導体装置11は実際には製造されない。
図3は、半導体装置11の露光順序を説明する図である。電子ビーム露光装置には、電子ビームを照射できる範囲(以下、フィールドと言う)が設定されており、例えば図3(a)に示すように、半導体装置11をフィールドのサイズ25で区切る。露光は、例えば図3(b)に示すように、フィールドサイズ25を下から上へ、上から下へと、矢印23の順に行う。具体的には、電子ビーム露光装置は、ウエハ6が載置されている台を移動させることで、図2の矢印23の順に露光を行う。折り返しの際は、移動速度の調整や、正しい位置に露光するために位置合わせ等が行われ、一定の時間露光が行わない。
〔ウエハプロセス〕
ウエハプロセスとは、ウエハ6上に半導体装置を作成する工程のことであり、主にトランジスタを形成する工程(以下、基板工程と言う)と配線を形成する工程(以下、配線工程と言う)に分けられる。
詳細には、露光、現像、エッチング、洗浄、熱処理、イオン注入、薄膜形成、層間絶縁膜平坦化等の基本的なプロセス処理(以下、基本プロセス工程と言う)が行われる。例えば、配線工程では複数の配線層とビア層を形成するが、配線層及びビア層においては、夫々複数の基本プロセス工程が行われる。配線層とビア層の数は夫々例えば5〜8層、合計で例えば10〜16層であり、基本プロセス工程の総数は例えば100以上にもなる。
特許文献1には、試作品用のウエハの前工程後に移行する時には、その前工程後に使用する条件や評価のデータが既に作成されているようにした半導体装置の製造方法が提案されている。
特開2005−268611号公報
例えば、半径が300mmのウエハ上に幅と高さが共に10mmの半導体装置を作成する場合、約700個の半導体装置をウエハ上に配置することができる。配線1層分のショット数が100Mであれば、ウエハ全体でのショット数は70Gにもなり、現在の電子ビーム露光装置の能力では、例えば露光に12時間以上かかってしまい、発注から納品までの納期が比較的短いと、半導体装置を納期までに製造することが難しい。通常、半導体装置は量産される前に、信頼度保証を行わない半導体装置をエンジニアリングサンプル(ES:Engineering Sample)として顧客に出荷するが、このようなESの納期は比較的短いことが多い。
又、半径が200mmウエハを使用すれば、同じサイズの半導体装置の配置数が約300個になり、露光時間も約6時間程度になるが、現在、90nmテクノロジ以降の半導体装置は半径が300mmウエハ専用の製造ラインで製造されており、半径が300mmウエハ専用の製造ラインでは半径が200mmウエハを使用することはできない。つまり、半径が200mmウエハを使用するには、半径が200mmウエハ専用の製造ラインが必要となるので、半径が300mmウエハ専用の製造ラインが設置されている環境下では、例えばESの納期に間に合わせるために半径が200mmのウエハを使用することはできない。
そこで、本発明は、納期までに確実に半導体装置を製造可能とするレイアウト決定方法、半導体装置の製造方法、プログラム及び記憶媒体を提供することを目的とする。
上記の課題は、露光処理を行って基板上に作成する半導体装置のレイアウト決定方法であって、半導体装置の露光データ、半導体装置の納期及び半導体装置の製造に使用する基板の枚数に基づいて、1枚の基板上に作成するべき半導体装置の個数を決定するステップと、該露光データに基づいて、該基板上に配置可能な半導体装置の座標を求めるステップと、該露光データ、該個数及び該座標に基づいて、該作成するべき半導体装置の該基板上のレイアウトを決定するステップとを含むことを特徴とするレイアウト決定方法によって達成できる。
上記の課題は、半導体装置の露光データ、半導体装置の納期及び半導体装置の製造に使用する基板の枚数に基づいて、1枚の基板上に作成するべき半導体装置の個数を決定するステップと、該露光データに基づいて、該基板上に配置可能な半導体装置の座標を求めるステップと、該露光データ、該個数及び該座標に基づいて、該作成するべき半導体装置の該基板上のレイアウトを決定するステップと、該レイアウトに基づいて、該露光データのパターンを該基板上に露光するステップとを含むことを特徴とする半導体装置の製造方法によっても達成できる。
上記の課題は、コンピュータに、露光処理を行って基板上に作成する半導体装置のレイアウト決定させるプログラムであって、該コンピュータに、半導体装置の露光データ、半導体装置の納期及び半導体装置の製造に使用する基板の枚数に基づいて、1枚の基板上に作成するべき半導体装置の個数を決定させる手順と、該コンピュータに、該露光データに基づいて、該基板上に配置可能な半導体装置の座標を求めさせる手順と、該コンピュータに、該露光データ、該個数及び該座標に基づいて、該作成するべき半導体装置の該基板上のレイアウトを決定させる手順とを含むことを特徴とするプログラムによっても達成できる。
上記の課題は、コンピュータに、基板上に半導体装置を作成させるプログラムであって、該コンピュータに、半導体装置の露光データ、半導体装置の納期及び半導体装置の製造に使用する基板の枚数に基づいて、1枚の基板上に作成するべき半導体装置の個数を決定させる手順と、該コンピュータに、該露光データに基づいて、該基板上に配置可能な半導体装置の座標を求めさせる手順と、該コンピュータに、該露光データ、該個数及び該座標に基づいて、該作成するべき半導体装置の該基板上のレイアウトを決定させる手順と、該コンピュータに、該レイアウトに基づいて、該露光データのパターンを該基板上に露光させる手順とを含むことを特徴とするプログラムによっても達成できる。
上記の課題は、上記のいずれかのプログラムを格納したことを特徴とするコンピュータ読み取り可能な記憶媒体によっても達成できる。
本発明によれば、納期までに確実に半導体装置を製造可能とするレイアウト決定方法、半導体装置の製造方法、プログラム及び記憶媒体を実現することができる。
本発明では、ウエハ等の基板上に電子ビーム等の荷電粒子ビームを用いてパターンを露光して半導体装置を製造する際に、半導体装置の設計データを露光データに変換し、納期に間に合うようにウエハ上に作成する半導体装置の個数を決定し、決定した個数分、ウエハ上の半導体装置の配置(即ち、レイアウト)を決定し、決定した半導体装置のレイアウトに従ってウエハ上にパターンを露光する。
本発明によれば、例えば半径が300mmのウエハ上に、納期に間に合うように決定された個数の半導体装置を作成するので、例えば露光に12時間以上かかることはない。又、通常、ESの個数は数個から数十個程度であり、半径が200mmのウエハを用いる場合でも、半径が300mmのウエハを用いる場合でも、製造ラインに投入するウエハの枚数は1枚で十分である。
従って、本発明をESの製造に適用すれば、紫外光の露光で必要となる高額なレチクルを作成することなくESを製造することができ、開発費を大幅に圧縮することができる。
更に、顧客がESの動作速度、消費電力等を検査し、設計仕様を満たしていなければ、設計データを修正してESを再作成する必要がある。このようなESの再作成依頼は、比較的頻繁に発生するので、納期までに確実にESを製造可能とする本発明の効果は大きい。
以下に、本発明のレイアウト決定方法、半導体装置の製造方法、プログラム及び記憶媒体の各実施例を、図4以降と共に説明する。
図4は、本発明の半導体装置の製造方法の第1実施例を説明するフローチャートである。半導体装置の製造方法の第1実施例は、本発明のレイアウト決定方法の第1実施例を採用する。本発明のプログラムの第1実施例は、コンピュータにレイアウト決定方法又は半導体製造方法の第1実施例を実行させる。プログラムは、CPU等のプロセッサ及び記憶部を有する周知の汎用コンピュータにより実行可能である。本発明の記憶媒体の第1実施例は、プログラムの第1実施例を格納したコンピュータ読み取り可能な記憶媒体である。コンピュータ読み取り可能な記憶媒体は、磁気記録媒体、光記録媒体、光磁気記録媒体、半導体記憶装置等により構成される。
図4において、ステップ40は、半導体装置を電子ビーム露光によりウエハ上に作成するための露光データを作成する露光データ作成処理を行う。ここでは説明の便宜上、ウエハ上に同一、又は、同種の半導体装置が作成されるものとする。ステップ41は、ウエハ上に作成するべき半導体装置の個数を決定する製造個数決定処理を行う。ステップ42は、半導体装置のウエハ上のレイアウトを決定するレイアウト決定処理を行う。ステップ43は、作成された露光データ、決定された半導体装置の個数及び決定された半導体装置のレイアウトに基づいて、ウエハ上に半導体装置のパターンを露光する露光処理を行う。
〔露光データ作成処理〕
図5は、ステップ40の露光データ作成処理及びショット数カウント処理を説明するフローチャートである。処理カードファイル59及び設計データファイル60は、例えばコンピュータシステムの記憶部に格納されている。処理カードファイル59には、図形演算処理におけるパターンのサイズ変更値、半導体装置に対して定義した固有の番号(以下、半導体装置番号と言う)等が記述されている。尚、半導体装置番号は1種類記述されているものとする。設計データファイル60には、製造するべき半導体装置に関する設計データが記述されている。
ステップ40は、図5に示すようにステップ52〜55を有する。ステップ52は、設計データファイル50の設計データを入力し、OR処理、シフト処理等の論理演算及び幾何演算の処理や、パターン同士の重なり除去、パターンのサイズ変更等を行う図形演算処理を行う。
ステップ53は、ブロックを抽出するブロック抽出処理を行う。このブロック抽出処理では、例えばSRAM部のパターン群のような、繰り返し配置されているパターン群をブロックとして抽出される。ブロック以外のパターンは可変矩形露光パターンとなる。
ステップ54は、ブロックと可変矩形露光パターンの露光量を設定する露光量補正処理を行う。
ステップ55は、露光データフォーマット仕様に従って露光データを作成し、ブロックと可変矩形露光パターン及び半導体装置番号を格納した露光データファイル56を出力する露光データフォーマット変換処理を行う。露光データファイル56は、コンピュータの記憶部に格納される。
ステップ57は、入力された露光データファイル56の露光データのショット数をカウントし、ショット数と半導体装置番号を記述したログファイル58を出力するショット数カウント処理を行う。ログファイル58は、コンピュータの記憶部に格納される。
例えば、電子ビーム露光を適用する層が複数の配線層と複数のビア層である場合、図6に示すように、ステップ40の露光データ作成処理及びステップ57ショット数カウント処理を複数のコンピュータ、或いは、1台のコンピュータ内の複数のCPUで並列に行う。図6中、図5と同一部分には同一符号を付し、その説明は省略する。尚、夫々の処理カードファイル59には、同一の半導体装置番号を1種類記述するものとする。例えば、設計データファイル60−M1,60−M2には第1及び第2の金属配線層に関する設計データが記述されており、設計データファイル60−V1,60−V2には第1及び第2のビア層に関する設計データが記述されている。露光データファイル56−M1,56−M2は第1及び第2の金属配線層に関する露光データ、露光データファイル56−V1,56−V2は第1及び第2のビア層に関する露光データが含まれる。ステップ57のショット数カウント処理により、ログファイル58−1〜58−4がコンピュータの記憶部に格納される。
〔製造個数決定処理〕
図7は、ステップ41の製造個数決定処理を説明するフローチャートである。例えば、図6のログファイル58−1〜58−4と処理カードファイル159を入力し、第1の金属配線層、第1のビア層、第2の金属配線層及び第2のビア層を電子ビーム露光により露光する場合の半導体装置の製造個数を決定する。尚、処理カードファイル159には以下の項目k1〜k9を記述する。
k1:ロット番号
k2:ウエハサイズ(単位は例えばインチ又はミリメートル)
k3:ウエハ枚数
製造するべき半導体装置がES(Engineering Sample)であれば、ウエハ1枚で所要数のESを製造することができるが、以下のような場合には複数のウエハを使用する。
・ウエハプロセスにおけるトラブル(例えば、搬送中にウエハの破損が発生した等)を想定し、複数のウエハに半導体装置を製造する。
・ウエハプロセスのイオン注入において、複数の注入量を与えた半導体装置を製造したい場合。
k4:半導体装置サイズ(単位は例えばミリメートル)
図2を例にすると、サイズ12とサイズ13を記述する。
k5:電子ビーム露光適用層数
項目k5は、電子ビーム露光適用層数、即ち、電子ビーム露光を行う層の数を示し、例えば図7の例では4層である。他の層はレチクルを用いて、紫外光等で露光する。
k6:ウエハプロセスの基本プロセス工程数
項目k6が示すウエハプロセスの基本プロセス工程数は、半導体装置のテクノロジ(例えば、130nmテクノロジ、90nmテクノロジ)や層数により変化する。
k7:ウエハプロセスに割り当てる日数
項目k7が示すウエハプロセスに割り当てる日数は、納期日までの日数から検査工程、組み立て工程に費やす日程を除いて求める。
k8:電子ビーム露光装置係数
項目k8が示す電子ビーム露光装置係数としては、露光時間(例えば、時間Eとする)とショット数Sの一次関数を表す計算式の係数を2種類(C1,C2)記述する。露光時間Eは、露光時間E=(C1×S)+C2で表され、ショット数Sの単位は例えばギガ(G)である。つまり、電子ビーム露光装置係数C1,C2は、横軸をショット数S、縦軸を露光時間Eとした一次関数であり、電子ビーム露光装置係数C1と電子ビーム露光装置係数C2は実際に露光を行って計測する。例えば、電子ビーム露光を適用したウエハプロセスの立ち上げのために、回路特性等を検証するパターンの露光を事前に行うのが一般的であり、電子ビーム露光装置係数C1,C2はその際の露光時間E、ショット数Sから求めることができる。尚、露光時間Eの単位は時間でも分でも秒でも良い。
k9:歩留まり
項目k9には、半導体装置の歩留まりYdを記述する。例えば、歩留まりYdは過去に製造した半導体装置の平均歩留まり等を示す。
ステップ41は、図7に示すようにステップ72〜76を有する。ステップ72は、全ログファイル58−1〜58−4に記述されているショット数を読み込み、露光データの総ショット数を算出する。露光データの総ショット数は、半導体装置1個当たりの総ショット数Stとなる。
ステップ73は、ウエハプロセスにおいて、1日(24時間)で実行する工程数Snを算出する。1日に実行する工程数(即ち、1日に実行するべき工程数)Snは、ウエハプロセスの基本プロセス工程数Sbとウエハプロセスに割り当てる日数(即ち、納期から逆算してウエハプロセスに割り当てることのできる日数)Dnを用いて、Sn=Sb/Dnから算出できる。Sb/Dnが割り切れない場合には値を切り上げる。製造ラインでは、算出した1日に実行する工程数Snを遵守するように作業を進める。
ステップ74は、1層当たりの露光時間Elを算出する。例えば、ステップ73で算出した1日に実行する工程数Snが6である場合、1工程当たり例えば4時間(=24時間/6)で処理しなければならないものとする。又、ウエハ枚数が4枚であれば、ウエハ1枚当たりの露光時間は1時間(=4時間/4枚)となる。このように、露光時間Elは、1日に実行する工程数Sn(=Sb/Dn)と半導体装置の製造に使用するウエハの枚数に基づいて算出できる。
図7の例では、第1の金属配線層、第1のビア層、第2の金属配線層、第2のビア層の順に露光が行われ、各層の露光時間を1時間以内に、又は、4層平均で1時間以内に抑えなければならないものとする。
実際に半導体装置1個当たりの露光に要する時間Etと、1層当たりの露光時間Elとの関係は、次の式で表すことができる。ここで、Stは半導体装置1個当たりの総ショット数、Esは1ショット当たりの露光時間、Mは半導体装置製造個数、Lnは層数を示す。
St×Es×M=El×Ln
ステップ75は、1層当たりのショット数Slを算出する。1層当たりのショット数Slは、上記項目k8の電子ビーム露光装置係数C1,C2の計算式El=(C1×Sl)+C2から算出できる。例えば、ステップ74より、1層当たりの露光時間Elが1時間であり、処理カードファイル159より電子ビーム露光装置係数C1と電子ビーム露光装置係数C2が共に0.5であった場合、1層当たりのショット数Slは1Gとなる。図7の例では、第1の金属配線層、第1のビア層、第2の金属配線層、第2のビア層の各層において、ウエハ1枚当たりのショット数を1G以内に、又は、4層平均で1G以内に抑えなければならないものとする。
ステップ76は、1枚のウエハ上に作成するべき半導体装置の個数、即ち、半導体装置製造個数Mを次の式から算出する。
St×(M×Yd)=Sl×Ln
上記の式は、半導体装置製造個数Mについて次のように書き換えることができる。
M=(Sl×Ln)/(St×Yd)
半導体装置1個当たりの総ショット数Stはステップ72で求めた値、1層当たりのショット数Slはステップ75で求めた値、歩留まりYdと層数Lnは処理カードファイル159に記述されているので、上記の式から半導体装置製造個数Mを算出することができる。つまり、半導体装置製造個数Mは、半導体装置の納期や半導体装置の製造に使用するウエハの枚数等に基づいて算出することができる。
このようにして、ログファイル58−1〜58−4に記述された半導体装置番号、処理カードファイル159に記述されたロット番号、ウエハサイズ及び半導体装置サイズ、ステップ73で求めた1日で実行する工程数Sn、及びステップ76で求めた半導体装置製造個数Mを記述したログファイル77が出力されてコンピュータの記憶部に格納される。ログファイル77は、例えば製造ライン担当ロボット又は製造ライン担当者にインターネット回線等を介して送信される。この場合、製造ライン担当ロボット又は製造ライン担当者は、ログファイル77に記述されたロット番号と1日に実行する工程数Sn等を参照し、工程数Snを遵守するように作業を進める。
〔レイアウト決定処理〕
図8は、ステップ42のレイアウト決定処理を説明するフローチャートである。例えば、図7のログファイル77を入力し、これに基づいて半導体装置のレイアウトを作成する。
ステップ81は、ログファイル77を読み込んでウエハサイズと半導体装置のサイズを参照して、例えば図2の仕様通りに半導体装置のウエハ上の配置を決定し、半導体装置のウエハ上の配置座標を決定するための中間テーブル500を作成する。図9は、中間テーブル500の一例を示す図である。
図9に示すように、中間テーブル500は、配置位置数N、配置フラグF、座標X及び座標Yを含む。配置位置数Nは、半導体装置製造個数Mではなく、ウエハ上に配置できる半導体装置の座標の数を示す。配置位置数Nは、ウエハサイズと半導体装置のサイズに応じて異なる。ただし、図2中ハッチングで示す半導体装置のように、半導体装置全体をウエハ上に配置できないウエハ上の座標は含まない。
配置フラグFは、ウエハ上に配置できる半導体装置の座標における半導体装置の配置の有無を示す。例えば、ウエハ上に配置できる半導体装置の座標に、実際に半導体装置を配置している場合には配置フラグFに「1」を格納し、配置していない場合には「0」を格納する。
座標Xと座標Yは、ウエハ上の半導体装置の配置位置を示し、例えばウエハ上における各半導体装置の中心の位置を座標Xと座標Yで示す。尚、XY座標の原点は、例えばウエハ上の中心とする。又、座標Xと座標Yの対は、配置位置数N分存在する。
ステップ82は、各半導体装置の配置位置を決定し、該当する座標の配置フラグに「1」を格納する。配置位置を決定する半導体装置の個数は、ログファイル77に格納されている半導体装置製造個数Mである。
次に、ウエハ上に半導体装置を配置する優先順位を、図10と共に説明する。図10は、ウエハ上の半導体装置のレイアウトの一例を示す図である。図10に示すウエハ90(図1及び図2に示すウエハ6に相当)上には、半導体装置の配置位置「1」〜「73」が破線の矩形で示されており、配置位置の番号は半導体装置の配置の優先順位を示す。例えば図2において、矢印23の通りに露光が行われるが、折り返しの際には一定の時間露光が行われないので、1列に多くの半導体装置を配置する程、折り返しの数が少なくなり、露光時間も少なくなる。又、ウエハ90の中心に近い位置に配置された半導体装置程、不良品になる確率が低い傾向があるので、ウエハ90の中心の縦の列から半導体装置の配置を始め、且つ、各列においてはウエハ90の中心に近い位置から配置を始める。
図11は、ウエハ上の半導体装置のレイアウト他の例を示す図である。図11に示すウエハ90上には、半導体装置の配置位置「1」〜「73」が破線の矩形で示されており、配置位置の番号は半導体装置の配置の優先順位を示す。ウエハ90の中心に近い位置に配置された半導体装置程、不良品になる確率が低い傾向があるので、ウエハ90の中心から渦巻状に半導体装置の配置を行う。
尚、中間テーブル500の配置フラグFには、上記半導体装置の配置の優先順位を示す番号順に、半導体装置製造個数N分、該当する座標において「1」を格納する。
ステップ83は、半導体装置配置座標テーブル501を作成し、半導体装置レイアウトファイル84に出力する。半導体装置配置座標テーブル501を含む半導体装置レイアウトファイル84は、コンピュータの記憶部に格納される。
図12は、半導体装置配置座標テーブル501の一例を示す図である。半導体装置配置座標テーブル501は、全ワード数、半導体装置番号、半導体装置個数M、ウエハサイズ、半導体装置サイズ(X)、半導体装置サイズ(Y)、座標X及び座標Yを含む。
全ワード数は、半導体装置配置テーブル501内のワード数を示す。図12の場合、全ワード数は、(6+(M×2))である。半導体装置番号は、ログファイル77に記述されている半導体装置の番号である。半導体装置製造個数Mは、ウエハ上に製造する半導体装置の数を示し、ログファイル77を参照して格納される。ウエハサイズは、ログファイル77を参照して格納される。半導体装置サイズ(X)及び半導体装置サイズ(Y)は、ログファイル77を参照して格納される半導体装置のX方向のサイズ及びY方向のサイズである。座標X及び座標Yは、ウエハ上の半導体装置の配置位置を示し、中間テーブル500を参照して配置フラグFに「1」が格納されている座標X及び座標Yが格納される。この場合の座標Xと座標Yの対は、半導体装置製造個数M分存在する。
半導体装置レイアウトファイル84は、例えばインターネット回線等を介して電子ビーム露光装置に送信される。
〔露光処理〕
電子ビーム露光装置に露光データファイル56の露光データと半導体装置レイアウトファイル84を入力し、露光処理を行う。電子ビーム露光装置は、例えば図1の如き構成を有するものを使用可能である。
図13は、本発明の半導体装置の製造方法の第2実施例を説明するフローチャートである。半導体装置の製造方法の第2実施例は、本発明のレイアウト決定方法の第2実施例を採用する。本発明のプログラムの第2実施例は、コンピュータにレイアウト決定方法又は半導体製造方法の第2実施例を実行させる。本発明の記憶媒体の第2実施例は、プログラムの第2実施例を格納したコンピュータ読み取り可能な記憶媒体である。図13中、図4と同一ステップには同一符号を付し、その詳細な説明は省略する。
図13において、ステップ40は、半導体装置を電子ビーム露光によりウエハ上に作成するための露光データを作成する露光データ作成処理を行う。ステップ46は、後述するダミーパターンの露光データを作成するダミーパターン露光データ作成処理を行う。ステップ47は、後述する半導体装置製造個数とダミーパターンを露光する位置数との相関を示す配置位置数相関テーブルを作成する配置位置数相関テーブル作成処理を行う。ステップ41−1は、ウエハ上に作成するべき半導体装置の個数とダミーパターン露光位置数を決定する製造個数決定処理を行う。ステップ42−1は、半導体装置とダミーパターンのウエハ上のレイアウトを決定するレイアウト決定処理を行う。ステップ43は、作成された露光データ、決定された半導体装置の個数とダミーパターン露光位置数、及び決定された半導体装置とダミーパターンのレイアウトに基づいて、ウエハ上に半導体装置のパターンとダミーパターンを露光する露光処理を行う。
〔露光データ作成処理〕
ステップ40の露光データ作成処理は、上記第1実施例の場合と同様である。
〔ダミーパターン露光データ作成処理〕
図14は、ステップ46のダミーパターン露光データ作成処理及びショット数カウント処理を説明するフローチャートである。処理カードファイル59Aには、ウエハプロセスを安定化させるためのダミーパターンの幅と高さのサイズ(例えば、単位はミクロンで1以上の整数)、ダミーパターン同士の間隔のサイズ(例えば、単位はミクロンで0以上の整数)、半導体装置サイズ(例えば、単位はミリメートル)及びダミーパターン露光データIDが記述されている。ダミーパターン露光データIDは、例えば文字列で「DUMMY」とする。
ステップ112は、処理カードファイル59Aに記述されているダミーパターンの幅と高さのサイズを参照し、例えば矩形のパターンを作成する。
ステップ113は、ステップ112で作成したダミーパターンを、処理カードファイル59Aに記述されている間隔のサイズで、半導体装置サイズ内に例えば図15に示すように格子状に配置する。図15中、ダミーパターン120は、幅121と高さ122のサイズを有し、ダミーパターン120同士の間隔のサイズは123で示す。
ステップ114は、露光データフォーマット仕様に従って露光データを作成し、ダミーパターンの露光データを格納した露光データファイル56Aを出力する露光データフォーマット変換処理を行う。露光データファイル56Aは、コンピュータの記憶部に格納される。
ステップ116は、入力された露光データファイル56Aの露光データのショット数をカウントし、ショット数とダミーパターン露光データIDを記述したログファイル58Aを出力するショット数カウント処理を行う。ログファイル58Aは、コンピュータの記憶部に格納される。
〔配置位置数相関テーブル作成処理〕
ステップ47の配置位置数相関テーブル作成処理は、任意の半導体装置製造個数におけるダミーパターンの露光配置位置数を算出し、配置位置数相関テーブルに格納する。ダミーパターンの露光配置位置とは、半導体装置群の周り、例えば半導体装置群を囲む一周分の配置位置のことであり、この配置位置にダミーパターンを露光する。図16は、ウエハ90上の半導体装置とダミーパターンのレイアウトの一例を示す図であり、図17は、配置位置数相関テーブル502の一例を示す図である。図16は、ウエハ90上の半導体装置の配置位置を破線の矩形で示し、半導体装置を実際に製造する位置を実線の矩形で示し、ダミーパターンを露光する配置位置をハッチングが付けられた矩形で示す。又、図16に示す配置位置の番号は、半導体装置の配置の優先順位を示す。
例えば、図17の右上に示すように半導体装置製造個数Mが「1」の場合はダミーパターン露光位置数(ダミーパターンを露光するウエハ90上の位置の数)Pdは「8」であり、図17の右下に示すように半導体装置製造個数Mが「2」の場合はダミーパターン露光位置数Pdは「10」である。図16の場合、半導体装置製造個数Mが「1」〜「73」の場合のダミーパターン露光位置数Pdを算出して配置位置数相関テーブル502に格納する。尚、配置位置数相関テーブル502は、ファイルとして出力し、コンピュータの記憶部に格納する。
〔製造個数決定処理〕
図18は、ステップ41−1の製造個数決定処理を説明するフローチャートである。例えば、図6のログファイル58−1〜58−4、図14のログファイル58Aと処理カードファイル59A、及び図17の配置位置数相関テーブル502を含む配置位置数相関テーブルファイル502Aを入力し、半導体装置製造個数Mとダミーパターン露光位置数Pdを決定する。ステップ41−1の処理は、ステップ134以外は図7のステップ41処理と同じである。処理カードファイル59Aには、処理カードファイル59に記述されている全項目と配線層の数が記述されている。又、ダミーパターン露光位置には、露光データファイル56Aの露光データのダミーパターンを露光する。
ステップ134は、製造個数決定処理を行い、半導体装置製造個数Mとダミーパターン露光位置数Pdを次の式を用いて算出する。ここで、Stは半導体装置1個当たりの総ショット数、Ydは半導体装置の歩留まり、Sdはダミーパターンの露光データのショット数、Lwnは配線層数、Elは1層当たりのショット数、Lnは層数を示す。
[{St×(M×Yd)}+{(Sd×Lwn)×Pd}]≦(Sl×Ln)
つまり、ステップ134は、配置位置数相関テーブルファイル502Aを参照し、例えば半導体装置製造個数Mとダミーパターン露光位置数Pdを、半導体装置製造個数Mが「1」の場合から順次個数を1ずつインクリメントして上記の式に代入し、上記の不等号が成り立つ最大の半導体装置製造個数Mとダミーパターン露光位置数Pdを求める。尚、半導体装置1個当たりの総ショット数Stはステップ72で算出した値であり、歩留まりYd及び配線層数Lwnは処理カードファイル59A、ダミーパターンの露光データのショット数Sdはログファイル58Aに記述されている。又、ログファイル58−1〜58−4に記述された半導体装置番号、ログファイル58Aに記述されたダミーパターン露光データID、処理カードファイル59Aに記述されたロット番号、ウエハサイズ、半導体装置サイズ、ステップ73で求めた1日で実行する工程数Sn、ステップ134で求めた半導体装置製造個数Mとダミーパターン露光位置数Pdを記述したログファイル77Aが出力されてコンピュータの記憶部に格納される。ログファイル77Aは、例えば製造ライン担当ロボット又は製造ライン担当者にインターネット回線等を介して送信される。この場合、製造ライン担当ロボット又は製造ライン担当者は、ログファイル77Aに記述されたロット番号と1日で実行する工程数Snを参照し、工程数Snを遵守するように作業を進める。
図19は、ステップ134の製造個数決定処理の要部を説明するフローチャートである。図19において、ステップ1341は、半導体装置製造個数Mの計算途中経過値iをi=1に設定し、ステップ1342は、配置位置数相関テーブルファイル502Aからダミーパターン露光位置数Pdの値jを求める。ステップ1343は、求めた値i,jに対する半導体装置製造個数Mとダミーパターン露光位置数Pdを上記の式に代入し、ステップ1344は、上記の不等号が成り立つか否かを判定する。ステップ1344の判定結果がYESであると、ステップ1345はM=i,Pd=jに設定し、ステップ1346はiをi=i+1にインクリメントしてから処理をステップ1342へ戻す。ステップ1344の判定結果がNOであると、処理は終了する。これにより、上記の不等号が成り立つ最大の半導体装置製造個数Mとダミーパターン露光位置数Pdが求められる。
〔レイアウト決定処理〕
図20は、ステップ42−1のレイアウト決定処理を説明するフローチャートである。例えば、図18のログファイル77Aを入力し、これに基づいて半導体装置とダミーパターン露光配置位置のレイアウトを作成する。
ステップ81及び82の処理は、図8の場合と同様であるが、本実施例では図11のレイアウトを作成し、図10のレイアウトは作成しない。
ステップ141は、半導体装置配置座標テーブル503を作成し、半導体装置レイアウトファイル84Aに出力する。半導体装置配置座標テーブル503を含む半導体装置レイアウトファイル84Aは、コンピュータの記憶部に格納される。図21は、半導体装置配置座標テーブル503の一例を示す図である。
図21において、160で示す部分は図12に示す半導体装置配置座標テーブル501の内容と同一である。ダミーパターン露光データIDは、ログファイル77Aに記述されており、ログファイル77Aを参照することで格納される。ダミーパターン露光位置数Pdは、ログファイル77Aに記述されており、ログファイル77Aを参照することで格納される。161で示す部分において、座標Xと座標Yはウエハ上のダミーパターン露光位置を示す。ステップ81で作成した中間テーブル501より半導体装置群の周辺に配置されるダミーパターンの位置座標を抽出し、半導体装置配置座標テーブル503の161で示す部分に格納する。座標Xと座標Yの対は、ダミーパターン露光位置数Pd分存在する。
半導体装置レイアウトファイル84Aインターネット回線等を介して電子ビーム露光装置に送信される。
次に、ダミーパターンを露光することの効果を説明する。ウエハ上に形成されたレジストの下には、例えば金属層が形成されており、金属配線層のエッチング時には、露光されたレジストの部分を保護層として保護層の下にある層以外の全ての層を取り除く処理が行われる。例えば、図16の配置位置が「10」番以降の半導体装置のパターンを露光しない場合、取り除く層の面積と量が膨大になる。ウエハプロセスでは、エッチングを行う時間(エッチング時間)は決められており、配置位置が「10」番以降の半導体装置の部分において、エッチング時間内に全ての不要な層が取り除かれない可能性がある。又、エッチングはガスを用いて行うため、配置位置が「2」番から「9」番の製造される半導体装置の周辺部においても不要な層が十分に取り除かれない可能性がある。製造される半導体装置の周辺部において全ての不要な層が十分取り除かれないと、その後ウエハをダイシングして個々の半導体装置を切り出した際に、半導体装置が十分取り除かれていない不要な層に起因した性能にバラツキが生じて歩留まりが低下する場合がある。ところが、ダミーパターンを露光すると、配置位置が「2」番から「9」番の製造される半導体装置の周辺部においても不要な層が十分に取り除かれ、半導体装置の歩留まりが向上する。
〔露光処理〕
電子ビーム露光装置に露光データファイル56Aの露光データと半導体装置レイアウトファイル84Aを入力し、露光処理を行う。電子ビーム露光装置は、例えば図1の如き構成を有するものを使用可能である。
上記各実施例では、ウエハ上に作成される半導体装置は同一、又は、同種であるが、複数の異なる種類の半導体装置をウエハ上に作成するようにしても良いことは言うまでもない。又、納期に間に合うように製造される半導体装置は、1枚のウエハ上に作成しても、必要な数の半導体装置に合わせて複数枚のウエハ上に作成しても良い。更に、ウエハ上に作成する半導体装置は特に限定されない。
尚、本発明は、以下に付記する発明をも包含するものである。
(付記1) 露光処理を行って基板上に作成する半導体装置のレイアウト決定方法であって、
半導体装置の露光データ、半導体装置の納期及び半導体装置の製造に使用する基板の枚数に基づいて、1枚の基板上に作成するべき半導体装置の個数を決定するステップと、
該露光データに基づいて、該基板上に配置可能な半導体装置の座標を求めるステップと、
該露光データ、該個数及び該座標に基づいて、該作成するべき半導体装置の該基板上のレイアウトを決定するステップとを含むことを特徴とする、レイアウト決定方法。
(付記2) 該レイアウトを決定するステップは、該基板上の中心部から優先的に該作成するべき半導体装置を該基板上に配置することを特徴とする、付記1記載のレイアウト決定方法。
(付記3) 該レイアウトを決定するステップは、該作成するべき半導体装置の周辺にダミーパターンを配置することを特徴とする、付記1又は2記載のレイアウト決定方法。
(付記4) 該個数を決定するステップは、半導体装置1個当たりの露光に要する時間と、半導体装置の1層当たりの露光時間と、半導体装置1個当たりの総ショット数と、1ショット当たりの露光時間に基づいて該個数を算出することを特徴とする、付記1〜3のいずれか1項記載のレイアウト決定方法。
(付記5) 該個数を決定するステップは、半導体装置の1層当たりのショット数と、半導体装置の層数と、半導体装置1個当たりの総ショット数と、半導体装置の歩留まりに基づいて該個数を算出することを特徴とする、付記1〜3のいずれか1項記載のレイアウト決定方法。
(付記6) 半導体装置の露光データ、半導体装置の納期及び半導体装置の製造に使用する基板の枚数に基づいて、1枚の基板上に作成するべき半導体装置の個数を決定するステップと、
該露光データに基づいて、該基板上に配置可能な半導体装置の座標を求めるステップと、
該露光データ、該個数及び該座標に基づいて、該作成するべき半導体装置の該基板上のレイアウトを決定するステップと、
該レイアウトに基づいて、該露光データのパターンを該基板上に露光するステップとを含むことを特徴とする、半導体装置の製造方法。
(付記7) 該レイアウトを決定するステップは、該基板上の中心部から優先的に該作成するべき半導体装置を該基板上に配置することを特徴とする、付記6記載の半導体装置の製造方法。
(付記8) 該レイアウトを決定するステップは、該作成するべき半導体装置の周辺にダミーパターンを配置することを特徴とする、付記6又は7記載の半導体装置の製造方法。
(付記9) 該個数を決定するステップは、半導体装置1個当たりの露光に要する時間と、半導体装置の1層当たりの露光時間と、半導体装置1個当たりの総ショット数と、1ショット当たりの露光時間に基づいて該個数を算出することを特徴とする、付記6〜8のいずれか1項記載の半導体装置の製造方法。
(付記10) 該個数を決定するステップは、半導体装置の1層当たりのショット数と、半導体装置の層数と、半導体装置1個当たりの総ショット数と、半導体装置の歩留まりに基づいて該個数を算出することを特徴とする、付記6〜8のいずれか1項記載の半導体装置の製造方法。
(付記11) コンピュータに、露光処理を行って基板上に作成する半導体装置のレイアウト決定させるプログラムであって、
該コンピュータに、半導体装置の露光データ、半導体装置の納期及び半導体装置の製造に使用する基板の枚数に基づいて、1枚の基板上に作成するべき半導体装置の個数を決定させる手順と、
該コンピュータに、該露光データに基づいて、該基板上に配置可能な半導体装置の座標を求めさせる手順と、
該コンピュータに、該露光データ、該個数及び該座標に基づいて、該作成するべき半導体装置の該基板上のレイアウトを決定させる手順とを含むことを特徴とする、プログラム。
(付記12) 該レイアウトを決定する手順は、該コンピュータに、該基板上の中心部から優先的に該作成するべき半導体装置を該基板上に配置させることを特徴とする、付記11記載のプログラム。
(付記13) 該レイアウトを決定する手順は、該コンピュータに、該作成するべき半導体装置の周辺にダミーパターンを配置さえることを特徴とする、付記11又は12記載のプログラム。
(付記14) 該個数を決定する手順は、該コンピュータに、半導体装置1個当たりの露光に要する時間と、半導体装置の1層当たりの露光時間と、半導体装置1個当たりの総ショット数と、1ショット当たりの露光時間に基づいて該個数を算出させることを特徴とする、付記11〜13のいずれか1項記載のプログラム。
(付記15) 該個数を決定する手順は、該コンピュータに、半導体装置の1層当たりのショット数と、半導体装置の層数と、半導体装置1個当たりの総ショット数と、半導体装置の歩留まりに基づいて該個数を算出させることを特徴とする、付記11〜13のいずれか1項記載のプログラム。
(付記16) コンピュータに、基板上に半導体装置を作成させるプログラムであって、
該コンピュータに、半導体装置の露光データ、半導体装置の納期及び半導体装置の製造に使用する基板の枚数に基づいて、1枚の基板上に作成するべき半導体装置の個数を決定させる手順と、
該コンピュータに、該露光データに基づいて、該基板上に配置可能な半導体装置の座標を求めさせる手順と、
該コンピュータに、該露光データ、該個数及び該座標に基づいて、該作成するべき半導体装置の該基板上のレイアウトを決定させる手順と、
該コンピュータに、該レイアウトに基づいて、該露光データのパターンを該基板上に露光させる手順とを含むことを特徴とする、プログラム。
(付記17) 該レイアウトを決定する手順は、該コンピュータに、該基板上の中心部から優先的に該作成するべき半導体装置を該基板上に配置させることを特徴とする、付記16記載のプログラム。
(付記18) 該レイアウトを決定する手順は、該コンピュータに、該作成するべき半導体装置の周辺にダミーパターンを配置させることを特徴とする、付記16又は17記載のプログラム。
(付記19) 該個数を決定する手順は、該コンピュータに、半導体装置1個当たりの露光に要する時間と、半導体装置の1層当たりの露光時間と、半導体装置1個当たりの総ショット数と、1ショット当たりの露光時間に基づいて該個数を算出させることを特徴とする、付記16〜18のいずれか1項記載のプログラム。
(付記20) 該個数を決定する手順は、該コンピュータに、半導体装置の1層当たりのショット数と、半導体装置の層数と、半導体装置1個当たりの総ショット数と、半導体装置の歩留まりに基づいて該個数を算出させることを特徴とする、付記16〜18のいずれか1項記載のプログラム。
(付記21) 付記11〜20のいずれか1項記載のプログラムを格納したことを特徴とする、コンピュータ読み取り可能な記憶媒体。
以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能であることは言うまでもない。
電子ビーム露光装置の一例を示す図である。 ウエハ上の半導体装置のレイアウトの一例を示す図である。 半導体装置の露光順序を説明する図である。 本発明の半導体装置の製造方法の第1実施例を説明するフローチャートである。 露光データ作成処理及びショット数カウント処理を説明するフローチャートである。 露光データ作成処理及びショット数カウント処理を並列に行う場合を説明する図である。 製造個数決定処理を説明するフローチャートである。 レイアウト決定処理を説明するフローチャートである。 中間テーブルの一例を示す図である。 ウエハ上の半導体装置のレイアウトの一例を示す図である。 ウエハ上の半導体装置のレイアウトの他の例を示す図である。 半導体装置配置座標テーブルの一例を示す図である。 本発明の半導体装置の製造方法の第2実施例を説明するフローチャートである。 ダミーパターン露光データ作成処理及びショット数カウント処理を説明するフローチャートである。 ダミーパターンを説明する図である。 ウエハ上の半導体装置とダミーパターンのレイアウトの一例を示す図である。 配置位置数相関テーブルの一例を示す図である。 製造個数決定処理を説明するフローチャートである。 製造個数決定処理の要部を説明するフローチャートである。 レイアウト決定処理を説明するフローチャートである。 半導体装置配置座標テーブルの一例を示す図である。
符号の説明
50 設計データファイル
56,56A 露光データファイル
59,59A 処理カードファイル
58,58−1〜58−4,58A,77,77A ログファイル
84,84A 半導体装置レイアウトファイル
90 ウエハ
502A 配置位置数相関テーブルファイル

Claims (10)

  1. 露光処理を行って基板上に作成する半導体装置のレイアウト決定方法であって、
    半導体装置の露光データ、半導体装置の納期及び半導体装置の製造に使用する基板の枚数に基づいて、1枚の基板上に作成するべき半導体装置の個数を決定するステップと、
    該露光データに基づいて、該基板上に配置可能な半導体装置の座標を求めるステップと、
    該露光データ、該個数及び該座標に基づいて、該基板上に配置できる半導体装置の座標の数を示す配置位置数、該基板上に配置できる半導体装置の座標における半導体装置の配置の有無を示す配置フラグ、及び該基板上の半導体装置の配置位置を示す、前記配置位置数分の座標X及び座標Yの対を含むテーブルを作成するステップと、
    前記テーブルに基づいて該作成するべき半導体装置の該基板上のレイアウトを決定して該当する座標の配置フラグに半導体装置が該基板上に配置されたことを示す値を格納するステップとを含むことを特徴とする、レイアウト決定方法。
  2. 露光処理を行って基板上に作成する半導体装置のレイアウト決定方法であって、
    半導体装置の露光データ、半導体装置の納期及び半導体装置の製造に使用する基板の枚数に基づいて、1枚の基板上に作成するべき半導体装置の個数を決定するステップと、
    該露光データに基づいて、該基板上に配置可能な半導体装置の座標を求めるステップと、
    該露光データ、該個数及び該座標に基づいて、該作成するべき半導体装置の該基板上のレイアウトを決定するステップとを含み、
    該レイアウトを決定するステップは、該基板上の中心部から優先的に該作成するべき半導体装置を該基板上に配置することを特徴とする、レイアウト決定方法。
  3. 該レイアウトを決定するステップは、該作成するべき半導体装置の周辺にダミーパターンを配置することを特徴とする、請求項1又は2記載のレイアウト決定方法。
  4. 半導体装置の露光データ、半導体装置の納期及び半導体装置の製造に使用する基板の枚数に基づいて、1枚の基板上に作成するべき半導体装置の個数を決定するステップと、
    該露光データに基づいて、該基板上に配置可能な半導体装置の座標を求めるステップと、
    該露光データ、該個数及び該座標に基づいて、該基板上に配置できる半導体装置の座標の数を示す配置位置数、該基板上に配置できる半導体装置の座標における半導体装置の配置の有無を示す配置フラグ、及び該基板上の半導体装置の配置位置を示す、前記配置位置数分の座標X及び座標Yの対を含むテーブルを作成するステップと、
    前記テーブルに基づいて該作成するべき半導体装置の該基板上のレイアウトを決定して該当する座標の配置フラグに半導体装置が該基板上に配置されたことを示す値を格納するステップと、
    該レイアウトに基づいて、該露光データのパターンを該基板上に露光するステップとを含むことを特徴とする、半導体装置の製造方法。
  5. 半導体装置の露光データ、半導体装置の納期及び半導体装置の製造に使用する基板の枚数に基づいて、1枚の基板上に作成するべき半導体装置の個数を決定するステップと、
    該露光データに基づいて、該基板上に配置可能な半導体装置の座標を求めるステップと、
    該露光データ、該個数及び該座標に基づいて、該作成するべき半導体装置の該基板上のレイアウトを決定するステップと、
    該レイアウトに基づいて、該露光データのパターンを該基板上に露光するステップとを含み、
    該レイアウトを決定するステップは、該基板上の中心部から優先的に該作成するべき半導体装置を該基板上に配置することを特徴とする、半導体装置の製造方法。
  6. 該レイアウトを決定するステップは、該作成するべき半導体装置の周辺にダミーパターンを配置することを特徴とする、請求項4又は5記載の半導体装置の製造方法。
  7. 該個数を決定するステップは、半導体装置1個当たりの露光に要する時間と、半導体装置の1層当たりの露光時間と、半導体装置1個当たりの総ショット数と、1ショット当たりの露光時間に基づいて該個数を算出することを特徴とする、請求項4〜6のいずれか1項記載の半導体装置の製造方法。
  8. 該個数を決定するステップは、半導体装置の1層当たりのショット数と、半導体装置の層数と、半導体装置1個当たりの総ショット数と、半導体装置の歩留まりに基づいて該個数を算出することを特徴とする、請求項4〜6のいずれか1項記載の半導体装置の製造方法。
  9. コンピュータに、露光処理を行って基板上に作成する半導体装置のレイアウト決定させるプログラムであって、
    該コンピュータに、半導体装置の露光データ、半導体装置の納期及び半導体装置の製造に使用する基板の枚数に基づいて、1枚の基板上に作成するべき半導体装置の個数を決定させる手順と、
    該コンピュータに、該露光データに基づいて、該基板上に配置可能な半導体装置の座標を求めさせる手順と、
    該コンピュータに、該露光データ、該個数及び該座標に基づいて、該基板上に配置できる半導体装置の座標の数を示す配置位置数、該基板上に配置できる半導体装置の座標における半導体装置の配置の有無を示す配置フラグ、及び該基板上の半導体装置の配置位置を示す、前記配置位置数分の座標X及び座標Yの対を含むテーブルを作成させる手順と、
    該コンピュータに、前記テーブルに基づいて該作成するべき半導体装置の該基板上のレイアウトを決定させ該当する座標の配置フラグに半導体装置が該基板上に配置されたことを示す値を格納させる手順とを含むことを特徴とする、プログラム。
  10. 請求項9記載のプログラムを格納したことを特徴とする、コンピュータ読み取り可能な記憶媒体。
JP2006080576A 2006-03-23 2006-03-23 レイアウト決定方法、半導体装置の製造方法、プログラム及び記憶媒体 Expired - Fee Related JP4817912B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006080576A JP4817912B2 (ja) 2006-03-23 2006-03-23 レイアウト決定方法、半導体装置の製造方法、プログラム及び記憶媒体
US11/509,617 US7587703B2 (en) 2006-03-23 2006-08-25 Layout determination method, method of manufacturing semiconductor devices, and computer readable program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006080576A JP4817912B2 (ja) 2006-03-23 2006-03-23 レイアウト決定方法、半導体装置の製造方法、プログラム及び記憶媒体

Publications (2)

Publication Number Publication Date
JP2007258429A JP2007258429A (ja) 2007-10-04
JP4817912B2 true JP4817912B2 (ja) 2011-11-16

Family

ID=38535102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006080576A Expired - Fee Related JP4817912B2 (ja) 2006-03-23 2006-03-23 レイアウト決定方法、半導体装置の製造方法、プログラム及び記憶媒体

Country Status (2)

Country Link
US (1) US7587703B2 (ja)
JP (1) JP4817912B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817064B1 (ko) * 2006-10-02 2008-03-27 삼성전자주식회사 미세패턴을 형성하기 위한 마스크 및 그 형성방법
US8239788B2 (en) * 2009-08-07 2012-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Frame cell for shot layout flexibility
US8843860B2 (en) 2009-08-07 2014-09-23 Taiwan Semiconductor Manufacturing Co., Ltd. Frame cell for shot layout flexibility
JP5597403B2 (ja) * 2010-01-29 2014-10-01 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置および荷電粒子ビーム描画方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334845A (en) * 1989-03-24 1994-08-02 Hitachi Limited Charged beam exposure method and apparatus as well as aperture stop and production method thereof
JP3043031B2 (ja) * 1990-06-01 2000-05-22 富士通株式会社 露光データ作成方法,パターン露光装置及びパターン露光方法
JPH09190971A (ja) * 1995-10-10 1997-07-22 Deutsche Itt Ind Gmbh 半導体ウエハにおけるチップパタンの最適化方法
JPH09199391A (ja) * 1996-01-16 1997-07-31 Fujitsu Ltd 電子ビーム露光方法
JP3612995B2 (ja) * 1998-03-26 2005-01-26 ソニー株式会社 最大理論収量の自動計算装置および最大理論収量の自動計算をコンピュータに実行させるためのプログラムを記憶したコンピュータ読み取り可能な記録媒体
JP2000252281A (ja) * 1999-02-25 2000-09-14 Nec Corp 半導体装置の製造方法及び露光用マスク
US6507944B1 (en) * 1999-07-30 2003-01-14 Fujitsu Limited Data processing method and apparatus, reticle mask, exposing method and apparatus, and recording medium
JP4463589B2 (ja) * 2003-08-21 2010-05-19 富士通マイクロエレクトロニクス株式会社 荷電粒子ビーム露光における下層構造に基づく後方散乱強度の生成方法及びその方法を利用した半導体装置の製造方法
JP2005268611A (ja) * 2004-03-19 2005-09-29 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US7587703B2 (en) 2009-09-08
JP2007258429A (ja) 2007-10-04
US20070226672A1 (en) 2007-09-27

Similar Documents

Publication Publication Date Title
CN100337239C (zh) 曝光装置判定系统、判定方法和半导体器件制造方法
US7506301B2 (en) Method for correcting a mask pattern, system for correcting a mask pattern, program, method for manufacturing a photomask and method for manufacturing a semiconductor device
US7418694B2 (en) Method for generating test patterns utilized in manufacturing semiconductor device
US8171445B2 (en) Replacing single-cut via into multi-cut via in semiconductor integrated circuit design
US8316328B2 (en) Apparatus for manufacturing a photomask
JP6108693B2 (ja) パターン作成方法
JP4256408B2 (ja) 不良確率の算出方法、パターン作成方法及び半導体装置の製造方法
KR20060046772A (ko) 노광용 마스크의 제조 방법, 묘화 장치, 반도체 장치의제조 방법 및 마스크 블랭크 제품
US6622296B2 (en) Exposure mask pattern correction method, pattern formation method, and a program product for operating a computer
JP2003043661A (ja) パターン形成方法
JP4817912B2 (ja) レイアウト決定方法、半導体装置の製造方法、プログラム及び記憶媒体
US7648809B2 (en) Electron beam exposure method, hot spot detecting apparatus, semiconductor device manufacturing method, and computer program product
US20100003819A1 (en) Design layout data creating method, computer program product, and method of manufacturing semiconductor device
JP2003107665A (ja) フォトマスク製造時に現像段階で生じる線幅変化を補正して露光する方法及びそのためのプログラムを記録したコンピュータ読み取り可能な記録媒体
TW548513B (en) Method for forming a correction pattern for a photomask to photolithograph with a computer assisted design (CAD) tool
US20080250374A1 (en) Method of Making an Integrated Circuit
US9547230B2 (en) Method for evaluating optical image of pattern, recording medium, and information processing apparatus
US9152037B2 (en) Pattern correction method, storage medium, information processing apparatus, method of manufacturing mask, exposure apparatus, and method of manufacturing device
JP2005159198A (ja) 電子ビーム露光用データ作成システム、電子ビーム露光用データ作成方法、電子ビーム露光用データ作成プログラム
JP4522422B2 (ja) 露光装置
JP2007115780A (ja) 露光処理装置、露光処理方法、露光処理プログラム、および該プログラムを記録した記録媒体、ならびにブロックマスク
JP2007035803A (ja) マスクパターン作成方法、露光データ作成方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees