JP2007035803A - マスクパターン作成方法、露光データ作成方法および半導体装置の製造方法 - Google Patents

Abstract

【課題】簡易に露光データを作成することができ、かつショット数を低減して、露光のスループットを向上させることができるマスクパターン作成方法、露光データ作成方法および半導体装置の製造方法を提供する。
【解決手段】１つのセルに含まれる格子点の数、１つの前記セルの前記格子点に配置されるホールの最大数、および格子間隔を設定する（ステップＳＴ１）。格子点にホールを配置した場合における異なるホール数および配置をもつ全てのセルを求める（ステップＳＴ３）。複数の前記セルの中から、セルの移動によりホール配置が同じとなるセルを削除して、セル数を削減する（ステップＳＴ４）。マスク中での各セルの配置を決定して、マスク中での各セルの配置情報と、各セル中のホール配置の情報を含むマスクデータおよび記憶テーブルを作成する。
【選択図】図４

Description

本発明は、マスクパターン作成方法、露光データ作成方法および半導体装置の製造方法に関し、特に、ホールパターンをもつマスクパターン作成方法、ホールパターンの露光のための露光データ作製方法および半導体装置の製造方法に関する。

キャラクタプロジェクション（ＣＰ）型の電子ビーム露光装置は、部分一括型電子ビーム露光装置とも称される。ＣＰ型の電子ビーム露光装置では、それまでの可変成形電子ビーム露光装置と比べて、大幅なショット数の低減が図れる。このため、電子ビーム露光装置のスループットを向上させることができる。

同じパターンの繰り返しで露光できるメモリ系ＬＳＩは、少ないＣＰパターン数で露光できる。このため、ＣＰ型の電子ビーム露光装置は、ＤＲＡＭの開発などに用いられていたが、光露光装置（光ステッパ）に比べてスループットが大幅に落ちるため、量産への導入までには至っていない。

一方で、ＳＯＣ（System On Chip）で代表されるように、メモリからシステムＬＳＩへと変わり始め、主としてスタンダードセルで構成されたＬＳＩパターンからＣＰパターン候補を抽出し、これをもとにＣＰマスク作製して露光を行う技術開発が行われている（例えば、特許文献１参照）。現在では、ＬＳＩ毎にＣＰマスクを作るのではなく、使い回しができるように要素図形レベルでＣＰマスクを作成しておき、露光すべきＬＳＩパターンからＣＰマスクの図形情報を抽出して露光データを作っている。この方法の問題点は、図形情報抽出という複雑なステップを要する割にはＣＰへの置き換え効率が低く、スループット向上が図れない点である。

一方、微細化に伴う光リソグラフィ用マスクの価格の高騰が顕在化してきている。多品種少量用途が中心となるシステムＬＳＩを従来のスタンダードセル方式で生産していたのでは採算が取れない状況になってきている。このため、ストラクチャードＡＳＩＣ技術が注目されつつある。ストラクチャードＡＳＩＣでは、下層の配線層を含む汎用部分を予め作り、残りの上層の配線層とホール層の数層でカスタマイズを行うことで多品種少量用途のシステムＬＳＩ生産が行われる。数層分のみの光マスクを新たに用意すれば足りるため、光マスクコストの大幅な上昇が避けられるとともに、予め作られた汎用部分から製造が始まられるため短ＴＡＴ化が実現できる。ストラクチャードＡＳＩＣ技術として、ホール１層のみでカスタマイズを行う技術も提案されている。

ホール１層のみのカスタマイズ層に電子ビーム露光を適用して多品種少量用途のシステムＬＳＩが生産できれば、光マスクも不要となり、光マスク製造・検査にかかる費用と時間が削減できるため、低コストで短ＴＡＴな生産環境が実現できる。しかしながら、スタンダードセルを基準にしたＣＰパターン抽出・照合による方法では、露光データを得るまでの手続きが複雑な上にショット数が低減できず生産レベルに見合う露光スループットが達成できない。ホールパターンのＣＰ生成および露光に着目した技術が開示されている（特許文献２，３参照）。

特許文献２に記載の技術では、対象とするＬＳＩパターンの使用頻度に基づいてＣＰパターンを決めることとしている。ＬＳＩパターンからのＣＰパターン抽出は、スタンダードセルを基準にしたアプローチと同じであるため、上に述べた問題を解決することができない。

特許文献３に記載の技術では、格子上の全ての点にホールを形成したＣＰパターンを用意しておいて、第１成形アパーチャでその一部を選択して露光しており、格子上で１次元または２次元に連続したホールにしか適用できず、ショット数の低減は前者以上に難しい。
特開２００５−０６４４０４号公報 特開２００４−２５９７４４号公報 特開２００２−２５２１５８号公報

本発明は上記の事情に鑑みてなされたものであり、その目的は、多くのホールパターンの露光に適用可能なマスク作製方法を提供することにある。
本発明の他の目的は、設計パターンから露光データを簡易に作成することができる露光データ作成方法を提供することにある。
本発明の他の目的は、簡易に露光データを作成することができ、かつショット数を低減して、露光のスループットを向上させることができる半導体装置の製造方法を提供することにある。

上記の目的を達成するため、本発明のマスクパターン作成方法は、１つのセルに含まれる格子点の数、１つの前記セルの前記格子点に配置されるホールの最大数、および格子間隔を設定するステップと、前記格子点に前記ホールを配置した場合における異なるホール数および配置をもつ全てのセルを求めるステップと、複数の前記セルの中から、前記セルの移動によりホール配置が同じとなるセルを削除して、セル数を削減するステップと、マスク中での各セルの配置を決定するステップとを有する。

上記の目的を達成するため、本発明の露光データ作成方法は、１つのセルに含まれる格子点の数、１つの前記セルの前記格子点に配置されるホールの最大数、および格子間隔を設定するステップと、前記格子点に前記ホールを配置した場合における異なるホール数および配置をもつ全てのセルを求めるステップと、複数の前記セルの中から、前記セルの移動によりホール配置が同じとなるセルを削除して、セル数を削減するステップと、マスク中での各セルの配置を決定して、マスク中での各セルの配置情報と、各セル中のホール配置の情報を含むマスクデータおよび記憶テーブルを作成するステップと、設計パターンに含まれるホールパターンを前記セルに対応する単位領域に分割するステップと、各単位領域に含まれるホール配置と一致するホール配置をもつセルを前記記憶テーブルから抽出して、露光データを作成するステップとを有する。

上記の目的を達成するため、本発明の半導体装置の製造方法は、１つのセルに含まれる格子点の数、１つの前記セルの前記格子点に配置されるホールの最大数、および格子間隔を設定するステップと、前記格子点に前記ホールを配置した場合における異なるホール数および配置をもつ全てのセルを求めるステップと、複数の前記セルの中から、前記セルの移動によりホール配置が同じとなるセルを削除して、セル数を削減するステップと、マスク中での各セルの配置を決定して、マスク中での各セルの配置情報と、各セル中のホール配置の情報を含むマスクデータおよび記憶テーブルを作成するステップと、設計パターンに含まれるホールパターンを前記セルに対応する領域に分割するステップと、各分割領域に含まれるホール配置と一致するホール配置をもつセルを前記記憶テーブルから抽出して、露光データを作成するステップと前記露光データに基づいて、前記マスクの各セルを選択して荷電粒子ビームを成形し、成形したビームを試料上に照射して露光を行うステップとを有する。

まず、マスクパターン作成処理について説明する。
１つのセルに含まれる格子点の数、１つのセルの格子点に配置されるホールの最大数、および格子間隔が設定される。
次に、格子点に前記ホールを配置した場合における異なるホール数および配置をもつ全てのセルが求められる。このステップにおいて求められるセル数は非常に多いため、次のステップを行う。
すなわち、複数の前記セルの中から、前記セルの移動によりホール配置が同じとなるセルを削除して、セル数を削減する。これにより、マスクに配置可能なセル数となる。
次に、マスク中での各セルの配置を決定する。そして、マスク中での各セルの配置情報と、各セル中のホール配置の情報を含むマスクデータおよび記憶テーブルが作成される。
以上により、マスクパターンが作成される。マスクパターンが作成されると、当該マスクパターンをもつマスクが作成される。
次に、露光データ作成処理について説明する。
設計パターンに含まれるホールパターンが、セルに対応する単位領域に分割される。
次に、各分割領域に含まれるホール配置と一致するホール配置をもつセルが記憶テーブルから抽出されて、露光データが作成される。
以上のように作成された露光データに基づいて、マスクの各セルが選択されて荷電粒子ビームが成形され、成形されたビームは試料上の所望の位置に照射される。

本発明のマスクパターン作成方法によれば、多くのホールパターンの露光に適用可能なマスクを作製することができる。
本発明の露光データ作成方法によれば、設計パターンから露光データを簡易に作成することができる。
本発明の半導体装置の製造方法によれば、簡易に露光データを作成することができ、かつショット数を低減して、露光のスループットを向上させることができ、これにより半導体装置のコストを作製することができる。

以下に、本発明の実施の形態について、図面を参照して説明する。

図１は、本実施形態に係る部分一括型の電子ビーム露光装置の構成を示す図である。露光対象となる試料１１０は、ウェハまたはマスクである。本実施形態では、電子ビーム露光装置を用いて試料１１０にホールパターンを露光する例について説明する。

電子ビーム露光装置１００は、電子銃１０１と、第１成形アパーチャ１０２と、電子レンズ１０３と、第１偏向器１０４と、電子レンズ１０５と、第２成形アパーチャ１０と、電子レンズ１０６と、第２偏向器１０７と、電子レンズ１０８と、制御部１０９とを有する。

電子銃１０１から発せられた電子ビームは、第１成形アパーチャ１０２により、試料面換算で１〜５μｍ□程度のビームに成形される。成形された電子ビームは、第１偏向器１０４によって偏向され、第２成形アパーチャ１０上の選択すべきセル（ＣＰ領域ともいう）に照射させられる。

第２成形アパーチャ１０の各セルには、ホールパターンが開口されており、この開口部を通過した電子ビームは、第２偏向器１０７によって試料１１０上の所望位置に照射される。

第１成形アパーチャ１０２および第２成形アパーチャ１０に形成されるパターンは、試料面で形成される像に対して数十倍の大きさで作成されている。このため、電子レンズ１０３，１０５，１０６，１０８により電子ビームを縮小することで、第２成形アパーチャ１０のパターンの縮小像である成形像が試料面上で得られる。

制御部１０９は、電子銃１０１、第１偏向器１０４、第２偏向器１０７および電子レンズ１０３，１０５，１０６，１０７，１０８に接続されており、露光データＤ３に基づいて、これらの動作を制御する。露光データＤ３には、後述するように、第２成形アパーチャ１０内の選択すべきセル番号に関する情報や、当該セルのホールパターンの移動量に関する情報が含まれる。従って、制御部１０９は第１偏向器１０４を制御して、第２成形アパーチャ１０内の選択すべきセルに電子ビームを照射する。また、制御部１０９は第２偏向器１０７を制御して、セルを通過することにより所望のホールパターンに成形された電子ビームを所定量だけ移動させて、試料１１０に照射する。

図２は、第２成形アパーチャ１０の例を示す図である。

第２成形アパーチャ１０は、０〜９９番までの１００個の薄膜領域１１と、この薄膜領域１１を区画する梁部１２と、可変成形用の４つの開口領域１３とを有する。１００個の各薄膜領域１１には、ホールパターンの開口が形成される。薄膜領域１１および開口領域１３は、試料面換算で５μｍ□である。

１つの薄膜領域１１が１つのセルに対応する場合には、第２成形アパーチャ１０には１００個のセルを配置可能となる。１つの薄膜領域１１に９個のセルを配置する場合には、第２成形アパーチャ１０には９００個のセルを配置可能となる。

近年、半導体デバイスの設計において、チップ上に一定間隔で配列した格子点を設定し、この格子点上にホールを選択的に配置することが行われている。本実施形態では、第２成形アパーチャ１０には、各格子点にホールを配置した場合における異なるホール数および配置をもつ全てのセルを用意する。これにより、第２成形アパーチャ１０のセルの選択により、１枚の第２成形アパーチャ１０で全てのホール配置に適用可能となる。

次に、第２成形アパーチャ１０のマスクパターン作成方法について説明する。図３は、マスクパターンを作成するためのデータ処理装置を説明するための図である。

データ処理装置２００は、データ処理部２０１と、入力部２０２とを有する。入力部２０２には、ホールパターンをもつセルを作成するのに必要な様々な条件が入力される。また、入力部２０２には半導体装置の設計データＤ２が入力される。

データ処理部２０１は、入力部から入力された条件に従って、マスクデータＤ１を作成する。また、設計データＤ２に基づいて露光データＤ３を作成する。

本実施形態に係るマスクパターン作成方法および露光データ作成方法について、図４のフローチャートを参照して説明する。

まず、セルに含まれる格子点の数（ｍ×ｎ）と、この格子点上に配置されるホールの最大個数ｘと、格子間隔を決定する（ステップＳＴ１）。ステップＳＴ１において決定された情報は、入力部２０２から入力される。

図５は、セルの一例を示す図である。セルの格子間隔ｄは、通常、半導体装置の配線ピッチと同じである。図５では、セル１は格子間隔ｄのｍ×ｎ倍の寸法を有する。すなわち、一つのセル１内にｍ×ｎ個の格子点２が与えられる。

このセル１に含まれる格子点の数（ｍ×ｎ）は重要な値となる。このセル１の寸法および格子点数は、後述する露光データを得るためのステップＳＴ１２において、設計パターンを分割する単位領域に対応するからである。

また、本実施形態では、ｍ×ｎの格子点に最大ｘ個までホールを配置するとした場合に、ホールの数および配置の異なる全てのセルを用意する。このため、格子点数が多いとそれだけ用意するセルの数が膨大となり、第２成形アパーチャ１０に入りきらない。反対に格子点数が小さいと、ショット数削減率が小さくなり、スループットの向上に繋がらないという問題がある。

まず、１つのセルに含まれる格子点の最適な数（ｍ×ｎ）について考える。この最適な数を考える際には、逆に、チップの設計パターンをｍ×ｎの格子点をもつ単位領域で分割することを考慮するとよい。

チップに格子点を設定し、この格子点上にホールが配置されるとする。格子間隔は、配線ピッチで決まる。チップに配置されるホールの密度δとしたとき、チップ内の面積ｓにｋ個のホールが存在する確率Ｐ（ｋ）は、下記式（１）で示される。式（１）は、ポアソン分布式をもとに作成されたものである。格子点以外にホールは存在しないと仮定すれば、面積ｓは、面積ｓ中に存在する格子点の数で置き換えることができる。

ここで、チップサイズを１０ｍｍ□、配線ピッチ（格子間隔）を０．３４μｍ、ホール数を１００Ｍ（×１０^６）個とする。この場合、チップを２×２〜８×８の格子点をもつ単位領域で分割した際に、各単位領域に含まれるホール個数の存在確率を計算した結果を図６に示す。横軸は、ホール個数であり、縦軸は存在確率を示す。

図６において、グラフｇ２は２×２の格子点をもつ単位領域に分割した場合、グラフｇ３は３×３の格子点をもつ単位領域に分割した場合、グラフｇ４は４×４の格子点をもつ単位領域に分割した場合、グラフｇ５は５×５の格子点をもつ単位領域に分割した場合、グラフｇ６は６×６の格子点をもつ単位領域に分割した場合、グラフｇ８は８×８の格子点をもつ単位領域に分割した場合を示す。

２×２や３×３の格子点をもつ単位領域に分割した場合には、単位領域内にホールが１個のみ存在する確率が大きいが、４×４、５×５、６×６と単位領域の面積が大きくなるに従って、ホールが１個のみの存在確率が低下し、８×８の格子点をもつ分割領域の場合にはホールが１個のみの存在確率はほぼ０になる。逆に、単位領域の面積が大きくなるに従って、単位領域内に多数個のホールが存在する確率が大きくなる。

チップのパターンを単位領域に分割した場合に、単位領域内に複数個のホールが存在する確率が高ければ、それだけ第２成形アパーチャ１０のセルを選択露光することによるショット数削減率が大きくなる。このため、単位領域の格子点の数ｍ×ｎは、４×４以上が好ましい。すなわち、１つのセル１に含まれる格子点の数は４×４以上が好ましい。

図７は、１つのセルに含まれる格子数ｍ×ｎと、チップ上のホールを露光するのに必要なショット数低減率との関係を示す。

１つのセルに配置するホールの最大数ｘを２とした場合のショット数削減率を示すグラグがＣＶ１であり、１つのセルに配置するホールの最大数ｘを３とした場合のショット数削減率を示すグラフがＣＶ２である。

図７に示すように、格子数が５×５、あるいは６×６のセルまでは顕著なショット数削減率が認められる。反対に、格子数が７×７以上に増えてもそれほど顕著なショット数削減率はなく、反対に用意すべきセル数が増えるという問題がある。

以上から、１つのセルに含まれる格子点の数は、４×４〜６×６が好ましい。また、１つのセルの格子点に配置すべき最大数ｘは３〜４が好ましい。本実施形態では、上記の知見を踏まえて、図５において１つのセル１に５×５の格子点の数を設定した。また、１つのセル１に配置すべきホールの最大数を例えば３とする。

次に、図８に示すように、セル１の各格子点２に番号（アドレス番号）を付与する（ステップＳＴ２）。図８に示すように、５×５の格子点をもつセル１の場合には、各格子点２に１〜２５の番号を付与する。

次に、セル１の格子点２に最大３個までのホールを配置する場合において、ホール個数および配置の異なる全てのセルを算出する（ステップＳＴ３）。

次に、算出された複数のセルの中から、縦、横、斜めへ格子間隔の整数倍だけセルを移動させることにより、互いのホール配置が同じとなるセルは１つを残して全て削除して、セル数を削減する（ステップＳＴ４）。

ステップＳＴ３では、図９（ａ）〜（ｄ）に示すホール配置は、全て異なるものとして算出される。ステップＳＴ４では、図９（ａ）に示すホール配置をもつセルだけを残して、図９（ｂ）〜（ｄ）に示すセルを消去する。これにより、用意すべきセル数が削減される。

図１に示すように第２成形アパーチャ１０で成形された電子ビームの照射位置を調整する第２偏向器１０７を利用すれば、図９（ｂ）〜図９（ｄ）のホールパターンは、図９（ａ）のホールパターンを格子間隔の整数倍だけ移動することで露光できる。このため、図９（ａ）に示すホールパターンをもつセルのみを用意すれば、他の組み合わせに対応可能となる。

図１０は、セルのｍ×ｎの格子点に、最大３個までホールを配置する場合において、必要となるセル数を示す図である。図中グラフＡは、ステップＳＴ３で算出される組み合わせの数に等しい場合のセル数を示し、図中グラフＢはステップＳＴ４で移動によりホール配置が合同となるセルを消去した後のセル数を示す。

Ａに示すように、ホール配置の全ての組み合わせに対応するセルを作成しようとすると、格子数ｍ×ｎが増加するに従って必要となるセル数が急激に増大するため、格子数ｍ×ｎを大きくすることができない。ステップＳＴ４の処理を行うことにより、用意すべきセル数を低くすることができる。

図１１は、ステップＳＴ４の処理を経た後に残った、用意すべき全てのセルを示す図である。図１１では、５×５の格子点をもつセル１に、最大３個までのホールを配置する場合に必要なセルである。図１１に示すように、６２０個のセルが必要となる。

図１１では、セル内の全ての領域にホールが分布したセル１ａと、セル内の左側にホールが分布したセル１ｂと、セル内の上側にホールが分布したセル１ｃと、セル内の左下側にホールが分布したセル１ｄとで分けて図解している。

ところで、図２に示したように通常の第２成形アパーチャ１０には１００程度の薄膜領域１１しかない。１つの薄膜領域１１は、５μｍ□である。したがって、このままでは１つの第２成形アパーチャ１０に６２０個のセルを搭載することができない。

図１２は、１００個の薄膜領域１１に６２０個のセルを搭載する方法を示したものである。セル１の格子間隔ｄを０．３４μｍとすると、１つのセル１の寸法は１．７μｍ□である。

図１２に示すように、９つのセル１を並べて配置した場合には、９つのセル１は薄膜領域１１の内側に全て配置されないが、本実施形態では、梁部１２の存在によりパターンを配置できないことによる影響がないように工夫している。

すなわち、図１２に示すように、１つの薄膜領域１１とその周囲の梁部１２に、４つのセル１ａと、２つのセル１ｂと、２つのセル１ｃと、１つのセル１ｄを配置する。４つのセル１ａは、全領域が薄膜領域１１内に配置される。２つのセル１ｂは、ホールパターンの存在する左側部分は薄膜領域１１内に配置される。２つのセル１ｃは、ホールパターンが存在する下側部分は薄膜領域１１内に配置される。１つのセル１ｄは、ホールパターンが存在する左下側部分は薄膜領域１１に配置される。これにより、全てのセル１のホールパターン形成を阻害することなく、１つの薄膜領域１１に９個のセル１を配置することができる。

図１１に示したセル１のうち、セル１ａは２９４個、セル１ｂは１３３個、セル１ｃは１３３個、セル１ｄは６０個ある。２９４／４、１３３／２、６０のいずれも１００以下であるため、全てのセル１を薄膜領域１１に配置可能である。

この結果、９００個のセルを１つの第２成形アパーチャ１０内に搭載することができる。この場合には、第１成形アパーチャ１０２の開口寸法は、第２成形アパーチャ１０の１つのセルのみを照射する電子ビームに成形するように設定される。

以上のようにして、各セル１の配置が決定される（ステップＳＴ５）。図１３は、マスクに配置されたセル１および各セル１のホールパターンを示す図である。図１３では、図２に示すマスクの各薄膜領域１１にセル１を配置した例を示す。

図１３に示すように、１つの薄膜領域１１に９個のセル１が配置され、合計６２０個のセルが配置される。セル配置が決まると、マスクデータＤ１およびパターン照合・抽出用テーブル（記憶テーブル）Ｔが作成される。

マスクデータＤ１には、マスク中におけるセルの配置、およびセル中のホールパターンの情報が含まれる。パターン照合・抽出用テーブルＴにも同様に、マスク中におけるセルの配置、セル中のホールパターンの情報が含まれる。また、各セルには番号が付されている。

図１４および図１５を参照して、セル１の他の配置例について説明する。図１４は、薄膜領域１１へのセル１の他の配置例を示す図である。

図１４に示すように、薄膜領域１１の寸法は５μｍ□とする。セル１には、４×４の格子点が含まれるとし、格子間隔ｄを０．２４μｍとする。セル１の寸法は０．９６μｍ□となるため、１つの薄膜領域１１に４×４のセル１を配置することが可能となる。このため、１つの第２成形アパーチャ１０に合計１６００個のセルを配置することが可能となる。

セル１の４×４の格子点２に配置すべきホールの最大数を４個とする。図１５は、４×４の格子点２に２〜４個のホールを形成したセルの例を示す図である。

セル１−２は、４×４の格子点２に２個のホールを形成したセルである。セル１−３は、４×４の格子点２に３個のホールを形成したセルである。セル１−４は、４×４の格子点２に４個のホールを形成したセルである。セル１の４×４の格子点２に配置する、１〜４個のホール配置の全ての組み合わせは１１８４個となる。

以上のように、セル１中の格子点数、格子間隔を設定した場合であっても、全てのホール配置の組み合わせをもつセル１を第２成形アパーチャ１０内に配置することができる。

上記したマスクデータが作成されると、当該マスクデータに基づいて、マスクブランクスが加工されて、ホールパターンをもつマスク（第２成形アパーチャ１０）が作製される。マスクブランクスとは、ホールパターンが形成される前のマスク基板である。マスクブランクスの加工では、薄膜領域上にレジストを塗布し、マスクデータに基づいて当該レジストを電子線露光する。現像後のレジストパターンを用いて薄膜をエッチングすることにより、ホールパターンが形成される。

次に、パターン配置処理において作成されたパターン照合・抽出用テーブルを用いて、ＬＳＩのホールの設計データから露光データを得るまでの処理について説明する。

まず、設計パターン（ホールパターン）をセル１と同じｍ×ｎの格子点をもつ単位領域に分割する（ステップＳＴ１１）。

図１６は、設計パターンの要部の一例を示す図である。設計パターンでは、格子間隔ｄの格子点２のいずれかにホール（図中、丸印で示す）が配置されている。上記したセル１の格子間隔ｄは、設計パターンの格子間隔ｄと同じである。この設計パターンを、ｍ×ｎの格子点をもつ単位領域に分割する。ｍ×ｎは、上記したセル１の格子点の数と同じである。本例では、設計パターンを５×５の単位領域２０に分割する。単位領域２０内の格子点２の位置は、セル１の場合と同様に、図８に示すように番号付けされている。

次に、単位領域２０毎にホールパターンを照合および抽出して、各単位領域２０のホールパターンを露光するのに必要なセル番号およびセル移動量を求める（ステップＳＴ１２）。このとき、予め作成したパターン照合・抽出用テーブルを用いる。

この処理では、各単位領域２０について、ホール個数と、各ホール位置を特定する。ホール位置の特定の際には、格子点の番号を用いる。ホール個数と、ホール位置を特定した後に、単位領域２０に対応するセル１の番号を特定する。また、単位領域２０のホールパターンを露光するのに必要なセル１の移動量を特定する。例えば、単位領域２０毎に、露光で使用するセル番号と移動量が例えばハッシュテーブルのような形で保持される。

図１７は、図１６に示す設計パターンから露光データを作成する際のパターン照合・抽出の例を示している。図１７では、各単位領域について露光に使用するセル番号とその移動量についてのテーブルを示す。

Ｘ１−Ｙ１の位置の単位領域では、ホール数１とホール位置２５の情報に基づいて、セル番号１、Ｘ移動量４、Ｙ移動量４の露光データが得られる。

Ｘ２−Ｙ１の位置の単位領域は、４個のホールが６、１３、２０、２５の位置にあるため、これを２個と２個に分割する。そして、ホール数２、ホール位置６、１３の情報に基づいて、セル番号８、Ｙ移動量１の露光データが得られる。また、ホール数２、ホール位置２０、２５の情報に基づいて、セル番号６、Ｘ移動量４、Ｙ移動量３の露光データが得られる。なお、この場合、３個のホールと１個のホールに分割しても、１個と３個のホールに分割しても、必要な露光のショット数は同じである。

以下、同様の手順で単位領域（分割領域）がなくなるまで、上記の処理を行う（ステップＳＴ１３）。これにより、複雑な図形演算を行うことなく、露光データが得られる。なお、本例では５×５の格子点をもつ単位領域の場合について述べたが、ｍ×ｎの場合に対しても同様に適用可能である。

露光データＤ３が作成されると、当該露光データＤ３に基づいて、部分一括型の電子ビーム露光装置（図１参照）によりウエハ等の試料１１０の電子線露光が行われる。部分一括型の電子ビーム露光装置では、露光データＤ３に基づいて、第２成形アパーチャ１０の各セルを選択して電子ビームを成形し、成形した電子ビームを第２偏向器１０７により所定量だけ移動させて、試料上に照射する。格子間隔が同じであれば、第２成形アパーチャ１０の各セルの選択方法を変えることにより、あらゆる配置のホールパターンを露光することができる。

本実施形態に係るパターン配置方法によれば、ホールが配置されるＬＳＩの配線ピッチ（格子間隔）とホールの存在密度がわかれば、セルを搭載する第２成形アパーチャ１０の制約条件に応じて、１個以上のホール開口数と格子間隔のｍ×ｎ倍のセルを有する第２成形アパーチャのパターン配置を決定することができる。作製された第２成形アパーチャ１０は、同種の、すなわち格子間隔の等しいＬＳＩホール層に繰り返し適用できるので、例えばホールでカスタマイズを行うストラクチャードＡＳＩＣのマスクレス生産が可能となる。

この結果、本実施形態に係る露光データ作成方法、半導体装置の製造方法によれば、多品種少量のシステムＬＳＩが安価に提供できる。

上記したマスク（第２成形アパーチャ１０）は、ｎ×ｍの格子点で１個以上特定のホール数を有するホール配置の組み合わせの全てに対応しているため、ショット数を確実に低減できる。

個々のセル１のパターンは、少数のホールパターンから成り立っているため、電流密度を大きくしても、電子ビームで問題となる大電流による空間電荷効果依存ビームぼけが回避でき、結果として露光時間が短縮できる。

ＬＳＩパターン（設計パターン）からのパターン抽出処理は、設計パターンをｎ×ｍの格子点を含む単位領域を基準とした分割し、分割した単位領域を同時に処理することで、従来のパターン抽出法に比較して、極めて容易に行うことができる。このため、ＬＳＩパターンから露光データの作成が短時間で行えるので、特にホールでカスタマイズを行う多品種少量生産のＡＳＩＣには有効である。

本発明は、上記の実施形態の説明に限定されない。本実施形態では、荷電粒子ビームの例として電子ビームを用いる例について説明したが、イオンビームを用いても良い。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。

部分一括型の電子ビーム露光装置の構成を示す図である。 第２成形アパーチャの構成の一例を示す図である。 マスクパターンを作成するためのデータ処理装置を説明するための図である。 マスクパターン作成方法および露光データ作成方法を示すフロー図である。 セルの一例を示す図である。 チップを２×２〜８×８の格子点をもつ単位領域で分割した際に、各単位領域に含まれるホール個数の存在確率を計算した結果を示す図である。 １つのセルに含まれる格子数ｍ×ｎと、チップ上のホールを露光するのに必要なショット数低減率との関係を示す図である。 セルの格子点に付す番号の一例を示す図である。 移動により削減可能なホール配置をもつセルの一例を示す図である。 格子点の数とセル数との関係を示す図である。 ５×５の格子点に２〜３個のホールを形成したセルの例を示す図である。 １つの薄膜領域へのセルの配置方法を示す図である。 マスクに配置されたセルの全体構成の一例を示す図である。 １つの薄膜領域へのセルの他の配置方法を示す図である。 ４×４の格子点に２〜４個のホールを形成したセルの例を示す図である。 設計パターンを単位領域に分割する処理を説明するための図である。 パターンの照合および抽出例を示す図である。

符号の説明

１…セル、２…格子点、１０…第２成形アパーチャ、１１…薄膜領域、１２…梁部、１３…開口領域、１００…電子ビーム露光装置、１０１…電子銃、１０２…第１成形アパーチャ、１０３…電子レンズ、１０４…第１偏向器、１０５…電子レンズ、１０６…電子レンズ、１０７…第２偏向器、１０８…電子レンズ、１０９…制御部、２００…データ処理装置、２０１…データ処理部、２０２…入力部

Claims (9)

1. １つのセルに含まれる格子点の数、１つの前記セルの前記格子点に配置されるホールの最大数、および格子間隔を設定するステップと、
   前記格子点に前記ホールを配置した場合における異なるホール数および配置をもつ全てのセルを求めるステップと、
   複数の前記セルの中から、前記セルの移動によりホール配置が同じとなるセルを削除して、セル数を削減するステップと、
   マスク中での各セルの配置を決定するステップと
   を有するマスクパターン作成方法。
2. 前記異なるホール数および配置をもつ全てのセルを求めるステップにおいて、前記各格子点に番号を付与し、前記番号に基づいて前記全てのセルを求める
   請求項１記載のマスクパターン作成方法。
3. 前記マスクは、ホールパターンが形成される薄膜領域と、前記薄膜領域を区画する梁部とを有し、
   前記各セルの配置を決定するステップにおいて、１つの前記薄膜領域に複数のセルを配置する
   請求項１記載のマスクパターン作成方法。
4. １つのセルに含まれる格子点の数、１つの前記セルの前記格子点に配置されるホールの最大数、および格子間隔を設定するステップと、
   前記格子点に前記ホールを配置した場合における異なるホール数および配置をもつ全てのセルを求めるステップと、
   複数の前記セルの中から、前記セルの移動によりホール配置が同じとなるセルを削除して、セル数を削減するステップと、
   マスク中での各セルの配置を決定して、マスク中での各セルの配置情報と、各セル中のホール配置の情報を含むマスクデータおよび記憶テーブルを作成するステップと、
   設計パターンに含まれるホールパターンを前記セルに対応する単位領域に分割するステップと、
   各単位領域に含まれるホール配置と一致するホール配置をもつセルを前記記憶テーブルから抽出して、露光データを作成するステップと
   を有する露光データ作成方法。
5. 前記異なるホール数および配置をもつ全てのセルを求めるステップにおいて、前記各格子点に番号を付与し、前記番号に基づいて前記全てのセルを求める
   請求項４記載の露光データ作成方法。
6. １つのセルに含まれる格子点の数、１つの前記セルの前記格子点に配置されるホールの最大数、および格子間隔を設定するステップと、
   前記格子点に前記ホールを配置した場合における異なるホール数および配置をもつ全てのセルを求めるステップと、
   複数の前記セルの中から、前記セルの移動によりホール配置が同じとなるセルを削除して、セル数を削減するステップと、
   マスク中での各セルの配置を決定して、マスク中での各セルの配置情報と、各セル中のホール配置の情報を含むマスクデータおよび記憶テーブルを作成するステップと、
   設計パターンに含まれるホールパターンを前記セルに対応する領域に分割するステップと、
   各分割領域に含まれるホール配置と一致するホール配置をもつセルを前記記憶テーブルから抽出して、露光データを作成するステップと
   前記露光データに基づいて、前記マスクの各セルを選択して荷電粒子ビームを成形し、成形したビームを試料上に照射して露光を行うステップと
   を有する半導体装置の製造方法。
7. 前記露光を行うステップにおいて、第１成形アパーチャを通過した荷電粒子ビームを前記マスクのいずれかのセルに照射する
   請求項６記載の半導体装置の製造方法。
8. 前記第１成形アパーチャとして、前記マスクの各セルに寸法に合わせた開口をもつ前記第１成形アパーチャを用いる
   請求項７記載の半導体装置の製造方法。
9. 前記マスクは、ホールパターンが形成される薄膜領域と、前記薄膜領域を区画する梁部とを有し、
   前記各セルの配置を決定するステップにおいて、１つの前記薄膜領域に複数のセルを配置する
   請求項６記載の半導体装置の製造方法。
   

Images