JP5211635B2 - ダミーチップ露光方法及び半導体集積回路装置の製造方法 - Google Patents

ダミーチップ露光方法及び半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP5211635B2
JP5211635B2 JP2007277168A JP2007277168A JP5211635B2 JP 5211635 B2 JP5211635 B2 JP 5211635B2 JP 2007277168 A JP2007277168 A JP 2007277168A JP 2007277168 A JP2007277168 A JP 2007277168A JP 5211635 B2 JP5211635 B2 JP 5211635B2
Authority
JP
Japan
Prior art keywords
exposure
pattern
chip
dummy chip
electron beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007277168A
Other languages
English (en)
Other versions
JP2009105296A (ja
Inventor
貢 内藤
慎二 菅谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2007277168A priority Critical patent/JP5211635B2/ja
Publication of JP2009105296A publication Critical patent/JP2009105296A/ja
Application granted granted Critical
Publication of JP5211635B2 publication Critical patent/JP5211635B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)

Description

本発明はダミーチップ露光方法及び半導体集積回路装置の製造方法に関するものであり、特に、電子ビーム直接描画により大規模集積回路装置を試作する際の製造スループット改善するための構成に特徴のあるダミーチップ露光方法及び半導体集積回路装置の製造方法に関するものである。
近年の半導体集積回路装置では製造に用いるレチクルの価格が非常に高価になり、例えば、65nmテクノロジでは全てのレチクルを合わせると数億円に達し、このため、半導体集積回路装置の試作段階においては特性不良、回路ミスによる作り直しに必要な費用が膨大になっている。
一方、電子ビーム露光を用いた半導体集積回路装置の製造方法はマスクレスでの製造工程となるため、65nmノードでは1億円以上となるレチクル費用の削減に大きく貢献する。
また、レチクル作成には複雑な光学補正処理が必要で2週間程度要するが、電子ビーム露光では光学補正処理が不要なため露光データは2日程度で準備でき、そのため、製造期間の短縮の面でも大きな効果がある。
しかし、レチクルを用いる光露光と比較して電子ビーム露光では、単位時間あたりのウェーハ処理枚数が1/100程度しかなく大規模な量産には向いていないが、レチクルレスで半導体集積回路装置の製造ができる大きなメリットがある。
そのため、電子ビーム露光での時間短縮のために繰り返し部分の露光スループットを向上させるためプロジェクションマスクを用いた部分一括露光などが提案されているので、ここで、図8及び図9を参照して部分一括露光方法を説明図する。
図8参照
図8は、部分一括露光に用いる露光装置の概念的要部構成図であり、LaB6 電子銃41から放出した電子ビーム42をコリメート用収束レンズ43で平行化したのち、電子ビーム42の形状を規定する開口部を有する第1スリット44を通過させて電子ビーム42を成形する。
次いで、収束レンズ45で成形された電子ビーム42を絞ったのち、成形用偏向器46、第1マスク偏向器47、非点収差補正用偏向器48、第2マスク偏向器49、マスク用収束コイル50、及び、第1成形用レンズ51により100種類程度の部分一括露光パターンを形成したプロジェクションマスク52の選択した所定の位置に照射し、次いで、部分一括露光パターンを通過した電子ビーム42を第2成形用レンズ53及び第3マスク偏向器54により成形したのち、ブランキング偏向、主偏向器、及び、副偏向器(いずれも図示を省略)を介してウェーハの所定の位置に露光する。
図9参照
図9は、部分一括露光イメージの説明図であり、第1スリット44を通過して所定の形状に成形された電子ビーム42をプロジェクションマスク52に形成した所定の部分一括露光パターン55に照射し、部分一括露光パターン55を通過した電子ビーム42をウェーハ59に繰り返し照射して繰り返しパターン60を形成する。
しかし、これらのスループット改善技術は必ずしも半導体集積回路装置全体に適用できるわけではなく、電子ビーム露光のデメリットである処理時間(スループット)の長さを解決するにはいたっていない。
そのため電子ビーム露光は主に、半導体集積回路装置の試作に使用されてきた。
近年、ウェーハの口径は量産時のコスト低減を狙い大口径化しており、例えば、65nmノードでは300mmφウェーハが主流であり、10mm×10mmのチップサイズの半導体集積回路装置を作成する場合は300mmφウェーハ上に約700個配置することができる。
一方、半導体集積回路装置の試作段階においては必要なサンプル数は10個〜100個と少量で良いことが多く、300mmφウェーハを用いた場合には必要なサンプル数を大きく上回っている。
したがって、試作においては必要なサンプル数は少量で良いので、本来は、ウェーハの一部のみに半導体集積回路装置のパターンを露光すれば良いが、半導体集積回路装置の製造工程においてはウェーハ全面の平坦性を保つ必要があり、本来は露光する必要がない領域についても平坦化を損なわないためのパターンを露光する必要がある。
しかし、近年の素子微細化に伴い、半導体集積回路装置の設計データ量は飛躍的に増大し、それに伴って露光に必要な時間が増大しているため、ウェーハ上に形成される700個の半導体集積回路装置全てに対して露光を行うと数時間以上を要することになる。
そこで、このような問題を解決するために、製品チップ用とダミーチップ用それぞれの電子ビーム露光データを作成し、製品用チップとダミーチップにそれぞれ使い分ける方法が提案されている(例えば、特許文献1参照)。
図10参照
図10は、従来のハイブリッド露光によるダミーチップ露光工程のフローチャートであり、製品チップ設計データに基づいて電子ビーム露光データを作成して製品チップを露光したのち、ダミーチップ設計データに基づいてレチクルデータを作成し、作成したレチクルデータに基づいてレチクルを作成し、光学露光装置を用いてダミーチップを光露光し、最後に、全体を現像し、現像したレジストパターンをマスクとしてエッチングする。
図11参照
図11は、ウェーハにおけるチップ配置イメージ図であり、電子ビーム露光で形成した必要とする個数の製品チップ62はウェーハ61の中央部に配置され、それ以外に領域にはダミーチップ露光用の電子ビーム露光データでダミーチップを露光し、最後に、全体を現像し、現像したレジストパターンをマスクとしてエッチングする。
この場合、ウェーハ61の占有面積の多くを占めるダミーチップ63については、露光データ量の少ないダミーチップ露光用の電子ビーム露光データにより露光を行っているので、ウェーハ61の露光時間は大幅に短縮される。
図12参照
図12は、従来の電子ビーム露光によるダミーチップ露光工程のフローチャートであり、製品チップ設計データに基づいて電子ビーム露光データを作成するとともに、ダミーチップ設計データに基づいてダミーチップ露光用の電子ビーム露光データを作成する。
次いで、製品チップ用の電子ビーム露光データて製品チップを露光したのち、ダミーチップ露光用の電子ビーム露光データでダミーチップを露光し、最後に、全体を現像し、現像したレジストパターンをマスクとしてエッチングする。
特開2005−150600号公報
しかし、ハイブリッド露光の場合には、ダミーチップの露光に光露光装置を用いるので露光時間について改善できるものの、同一層の処理を行うために電子ビーム露光と光露光の2つを用いるのでプロセスが複雑になるという問題がある。
また、ダミーチップを露光するためのレチクルを作成する必要があり、電子ビーム露光のメリットであるレチクルレスという特徴が薄れてしまう。
また、ダミーチップも電子ビーム露光で露光する場合には、全てのチップを電子ビーム露光で処理するためレチクルの作成は不要であるが、ダミーチップ用の露光データの作成が必要になり露光データの準備とデータ処理が必要になる。
また、別の課題として半導体集積回路装置の試作の手段として多く使われているマルチプロジェクトウェーハでの課題も存在する。
なお、マルチプロジェクトウェーハとは1枚のウェーハに対して複数種類の製品チップを形成し、レチクル作成の費用をシェアすることにより試作費用を低減させる手法である。
一般的な実現手法としては、複数種類(図においては9種類)のチップの半導体集積回路装置データを1つのレチクルに作成し、そのレチクルを1枚のウェーハに繰り返し配置することにより半導体集積回路装置を製造するものである。
例えば、10mm×10mmのチップを9個集めて1枚のレチクルを作成した場合、1枚のウェーハには9種類のチップが約80個(≒700/9)ずつ配置されることになる。
マルチプロジェクトウェーハの場合でも必要なサンプル数はそれほど多くないが必要とする数量はプロジェクトごとに異なり、ウェーハへの配置は必要個数がもっとも多いチップにあわせて行う必要があり、結果として不要チップへの露光も製品チップと同様に行うことになる。
したがって、本発明は、不要チップへの露光に要する処理時間を大幅に短縮するともに、不要チップ露光のための電子ビーム露光データ或いはレチクルの開発を不要にすることを目的とする。
図1は本発明の原理的構成図であり、ここで図1を参照して、本発明における課題を解決するための手段を説明する。
図1参照
上記の課題を解決するために、本発明は、プロセス工程の少なくとも一部で電子ビーム露光を用いる半導体集積回路装置の製造工程において、ダミーチップ領域を露光する際に、電子ビーム露光装置で許容される最大開口面積以下のサイズのダミーチップ専用の固定形状のパターンを有するマスクを用いて露光することを特徴とする。
このように、ダミーチップ専用の固定形状のパターンを有するマスクを用いて露光することによって、ダミーチップ露光用の電子ビーム露光データの作成は不要になるので、露光データの準備とデータ処理が不要になる。
この場合のマスクとしては、プロジェクションマスクが典型的なものであり、前記プロジェクションマスクに形成したダミーチップ専用の固定形状のパターンが電子ビーム露光装置で許容される最大開口面積のサイズのダミーチップ用部分一括露光パターン4であり、前記ダミーチップ用部分一括露光パターン4を電子ビームにより繰り返し露光する。
この場合、ダミーチップ専用の固定形状のパターンのサイズは露光装置で許容されている寸法の最大の大きさにしているので、露光に要する時間をより短くすることができる。
この場合のダミーチップ用部分一括露光パターン4は、ウェーハ1の平坦性を保つために一定のパターン密度を持つことだけであり回路的に意味があるものである必要はないので、複数の矩形パターン5から構成することが望ましい。
また、ダミーチップ用部分一括露光パターン4における露光パターン占有率が、製品チップ2における露光パターンの占有率の20〜60%とすることが望ましく、それによって、ウェーハ1の平坦性を保つことができる。
或いは、プロセス工程の少なくとも一部で電子ビーム露光を用いる半導体集積回路装置の製造工程において、ダミーチップ領域を露光する際に、製品チップ2における電子ビーム露光で形成した回路パターンの輪郭の内部領域を露光するためのベタパターン及び非回路形成部に設けるダミーチップ専用の固定形状のパターンを形成したレチクルを、ダミーチップ専用の固定形状のパターンを形成したマスクとして用いて光露光してもよい。
このように、ハイブリッド露光に用いるレチクルに形成された回路パターンの輪郭の内部領域を露光するためのベタパターン及び非回路形成部に設けるダミーパターンの占有面積は、製品チップ2における露光パターンの占有面積にほぼ等しいので、ダミーチップ3の露光工程においてレチクルは使用するものの、新たなレチクルを開発する必要がなく、したがって、電子ビーム露光を基本とするプロセス工程においてレチクルレスの利点は基本的に失われることはない。
上述の構成は、1枚のウェーハ1に複数種類の半導体集積回路装置を少数個形成するマルチプロジェクションウェーハにも適用されるものである。
本発明によれば、必要であった、ダミーチップ専用のレチクルや、ダミーチップ用の露光データを作成することなくダミーチップの露光が可能となるため、レチクルや露光データの作成費用を要することなく、ウェーハ全体の露光時間を最短にすることでができ、それによって、スループットの向上が可能になる。
本発明は、電子ビーム露光装置で許容される最大開口面積以下のサイズのダミーチップ用パターンを有するマスク、典型的には、複数の矩形パターンからなるダミーチップ用部分一括露光パターンを形成したプロジェクションマスクを用いて、ダミーチップ用部分一括露光パターンを繰り返し露光するものである。
また、ハイブリッド露光を用いる場合には、ダミーチップ領域を露光する際に、製品チップにおける電子ビーム露光で形成した回路パターンの輪郭の内部領域を露光するためのベタパターン及び非回路形成部に設けるダミーパターンを形成したレチクルを用いて光露光するものである。
ここで、図2乃至図4を参照して、本発明の実施例1のダミーチップ露光方法を説明する。
図2参照
図2は、本発明の実施例1のダミーチップ露光工程に用いるプロジェクションマスクの概念的構成図であり、プロジェクションマスク10には製品チップを露光するための部分一括露光パターン11とともに、ダミーチップ用部分一括露光パターン12が形成されている。
この場合、部分一括露光パターン11は、露光装置で許容される最大開口面積と同じ最大数μm□のサイズ、例えば、4μm□の大きさで、製品チップの中で繰り返し使用されるパターンをあらかじめ100種類程度準備しておく。
また、ダミーチップ用部分一括露光パターン12のサイズも露光装置で許容される最大開口面積と同じ最大数μm□のサイズ、例えば、4μm□の大きさであり、複数個(図の場合には4個)の矩形パターン13により構成する。
この場合の矩形パターン13の占有率は、製品チップにおける露光パターンの占有率にほぼ等しくなるように、例えば、製品チップにおける露光パターンの占有率の20〜60%になるように設計する。
図3参照
図3は、本発明の実施例1のダミーチップ露光工程のフローチャートであり、ここでは、例えば、チップサイズ10mm×10mmの製品チップが50個必要な場合の処理手順を示す。
チップサイズ10mm×10mmの場合、300mmφウェーハ上には約700チップを配置することができるが、ここでは、ウェーハへのチップの配置は、
a.ウェーハ全面にチップを配置する。
b.700個の配置位置の中で任意の100個分の領域を設定し、この部分を製品を露 光する場所として設定し電子ビーム露光装置にプログラムする。
c.残りのウェーハ領域をダミーチップ用の領域として同様に電子ビーム露光装置に設 定する。
具体的なフローとしては、まず、
A.製品チップ設計データに基づいて、製品チップ用の電子ビーム露光データを作成する 。
B.一方、製品チップ設計データよりチップサイズを読み取り、ダミーチップ用一括露光 パターンの寸法で割り、1 チップあたりに必要なプロジェクションマスクの露光の繰 り返し数を算出する。
例えば、チップサイズ10mm×10mm、プロジェクションマスクに設けたダミ ーチップ用部分一括露光パターン12の寸法が4μmであれば、X,Y方向にそれぞ れ2500(=10000μm/4μm)回繰り返して露光することでダミーチップ のパターンを形成できる。
C.製品チップ用の電子ビーム露光データに基づいて、100個分の領域を電子ビームで 露光する。
この場合、必要な製品チップ数は50個であるが、余裕を持つために100個とし ている。
D.次いで、ダミーチップ用一括露光パターンによりダミーチップ領域を電子ビームで露 光する。
この時、電子ビーム露光装置の処理速度を決めるショット数は2500×2500 =625万ショットとなり、65nmのメタル1プロセスでの同一サイズでの平均的 なショット数は2億1400万ショット程度であるので、ダミーチップの露光に要す る時間を約1/34に削減することができる。
E.次いで、電子線レジストの現像を行ってレジストパターンを形成する。
F.次いで、レジストパターンをマスクとしてエッチングを行う。
図4参照
図4は、本発明の実施例1における露光パターンの配置イメージ図であり、ウェーハ20の中央部に製品チップ21が配置されるとともに、その周囲にダミーチップパターン23が繰り返されたダミーチップ22が配置される。
本発明の実施例1においては、ダミーチップも電子ビーム露光で形成する際に、ダミーチップ用の電子ビーム露光データを作成することなく、ダミーチップ用一括露光パターンにより繰り返し露光するだけであるので、データ作成時間が不要になるとともに、ダミーチップの露光に要する時間を大幅に削減することができる。
次に、図5を参照して、本発明の実施例2のマルチプロジェクトウェーハにおけるダミーチップの露光方法を説明する。
図5参照
図5は、本発明の実施例2のマルチプロジェクトウェーハにおけるダミーチップの露光工程の説明図であり、まず、通常の光露光によりパターンを形成する層においては、複数種類、例えば、10mm×10mmのチップサイズの9種類の製品チップパターンを形成したレチクルを用いて光露光するものとして説明する。
例えば、ここでは、チップA,B,Cを20チップ必要とし、チップD,E,Fを40チップ必要とし、チップG,H,Iを80チップ必要とすると、ウェーハの全面に9種類の製品チップパターンを繰り返し露光する。
次いで、電子ビーム露光によってパターンを形成する層においては、必要とする個数に応じて、各製品チップに対応する電子ビーム露光データに基づいてプロジェクションマスクに形成した各製品チップパターンにより露光を行う。
なお、ここでは、図示を簡単にするために、チップA,B,Cを4チップ、チップD,E,Fを8チップ、チップG,H,Iを15チップとして図示している。
次いで、それ以外の領域は不要となるため、上記の実施例1と同様にプロジェクションマスクに形成したダミーチップ用一括露光パターンにより露光することによってダミーチップ領域の露光を行う。
この場合、製品チップデータを露光すべき領域は10mm×10mmのチップ相当で20×3+40×3+80×3=420チップ分となり、従来の方式で必要であった720(=80×9)チップ分の露光に比べて、必要な露光時間は60%(≒420/720)程度に短縮することができる。
このように、マルチプロジェクトウェーハの場合にも、プロジェクションマスクに形成したダミーチップ用一括露光パターンを用いてダミーチップを形成することによって、データ作成時間が不要になるとともに、ダミーチップの露光に要する時間を大幅に削減することができる。
次に、図6及び図7を参照して、本発明の実施例3のハイブリッド露光工程におけるダミーチップの露光方法を説明する。
図6参照
図6は、本発明の実施例3のハイブリッド露光工程における製品パターンの形成工程の概念的説明図である。
まず、電子ビーム露光によって、電子線レジスト30に必要とする回路パターンの輪郭部31を電子ビーム露光データに基づいて露光する。
なお、この場合の輪郭部31の幅は、例えば、0.5〜3nm程度である。
次いで、輪郭部31の内部を塗りつぶすベタパターンとチップ内ダミーパターンを形成したレチクルを用いてKrFエキシマレーザにより紫外線露光を行ってベタパターン32とチップ内ダミーパターン33を露光する。
この場合、電子線レジスト30は、元々KrFレジストをベースに開発したものであるの、KrF露光に対しても非常に感度が高いので解像度に問題はない。
次いで、現像することによって、電子ビーム露光によって形成された輪郭部31に沿った回路パターン34とチップ内ダミーパターン35が形成される。
なお、チップ内ダミーパターン35は回路機能を実現するためには不要なパターンであるが、チップの平坦化等のために必要なパターンである。
図7参照
このレチクルを用いたKrF露光工程において、製品チップ領域のみならず、ダミーチップ領域もベタパターンとチップ内ダミーパターンを形成した同じレチクルを用いてKrF露光することによってダミーチップを露光する。
この場合、ダミーチップにおける露光パターンの占有率は、製品チップにおける露光パターンの占有率より輪郭部の分だけ少ないが、輪郭部の比率は小さいので、ウェーハの平坦化等に悪影響を及ぼすことがない。
このように、本発明の実施例3においては、ハイブリッド露光により回路パターンを形成する際に、ダミーチップを輪郭内塗りつぶしベタパターンとチップ内ダミーパターンを形成したレチクルを用いて露光しているので、新たにダミーパターン露光用のレチクルを開発する必要がなく、開発時間及び開発費用が不要になるので、スループットの向上及び低コスト化が可能になる。
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、実施例1或いは実施例2におけるダミーチップ用部分一括露光パターンは単なる一例であり、個数或いは形状は任意である。
但し、1個の大きな矩形パターンを用いた場合には、CMP工程でディッシングが発生する虞があり、逆に、多数の微小パターンを用いた場合には、Cuの埋込不充分になる等の問題が発生する虞がある。
また、上記の実施例1或いは実施例2においては、プロジェクションマスクに1種類のダミーチップ用部分一括露光パターンを形成することを前提としているが、1種類に限られるものではなく、パターン占有率が互いに異なる複数のダミーチップ用部分一括露光パターンを設けておいても良いものである。
ここで、再び、図1を参照して、本発明の詳細な特徴を改めて説明する。
再び、図1参照
(付記1) プロセス工程の少なくとも一部で電子ビーム露光を用いる半導体集積回路装置の製造工程において、ダミーチップ領域を露光する際に、電子ビーム露光装置で許容される最大開口面積以下のサイズのダミーチップ専用の固定形状のパターンを有するマスクを用いて露光することを特徴とするダミーチップ露光方法。
(付記2) 前記マスクがプロジェクションマスクであり、前記プロジェクションマスクに設けられるダミーチップ専用の固定形状のパターンが電子ビーム露光装置で許容される最大開口面積のサイズのダミーチップ用部分一括露光パターン4であることを特徴とする付記1記載のダミーチップ露光方法。
(付記3) 前記ダミーチップ用部分一括露光パターン4が複数の矩形パターン5からなることを特徴とする付記2記載のダミーチップ露光方法。
(付記4)前記ダミーチップ用部分一括露光パターン4における露光パターン占有率が、製品チップ2における露光パターンの占有率の20〜60%であることを特徴とする付記2または付記3に記載のダミーチップ露光方法。
(付記5) プロセス工程の少なくとも一部で電子ビーム露光を用いる半導体集積回路装置の製造工程において、ダミーチップ領域を露光する際に、製品チップ2における電子ビーム露光で形成した回路パターンの輪郭の内部領域を露光するためのベタパターン及び非回路形成部に設けるダミーチップ専用の固定形状のパターンを形成したレチクルを用いて光露光することを特徴とするダミーチップ露光方法。
(付記6) 前記光露光に用いる光源が、KrFエキシマレーザであることを特徴とする付記5記載のダミーチップ露光方法。
(付記7) 前記露光対象がマルチプロジェクトウェーハであることを特徴とする付記1乃至付記6のいずれか1に記載のダミーチップ露光方法。
(付記8) プロセス工程の少なくとも一部で電子ビーム露光を用いる半導体集積回路装置の製造工程において、製品チップを露光する際に、複数の部分一括露光パターンを用いて露光し、ダミーチップ領域を露光する際に、電子ビーム露光装置で許容される最大開口面積以下のサイズのダミーチップ専用の固定形状のパターンを有するマスクを用いて露光することを特徴とする半導体集積回路装置の製造方法。
本発明の活用例としては、半導体集積回路装置におけるダミーチップの露光工程が典型的なものであるが、半導体集積回路装置に限られるものではなく、超電導デバイスや強誘電体光偏向素子等の半導体以外の各種の電子デバイスの少量生産工程におけるダミーチップの露光工程にも適用されるものである。
本発明の原理的構成の説明図である。 本発明の実施例1のダミーチップ露光工程に用いるプロジェクションマスクの概念的構成図である。 本発明の実施例1のダミーチップ露光工程のフローチャートである。 本発明の実施例1における露光パターンの配置イメージ図である。 本発明の実施例2のマルチプロジェクトウェーハにおけるダミーチップの露光工程の説明図である。 本発明の実施例3のハイブリッド露光工程における製品パターンの形成工程の概念的説明図である。 本発明の実施例3における露光パターンの配置イメージ図である。 部分一括露光に用いる露光装置の概念的要部構成図である。 部分一括露光イメージの説明図である。 従来のハイブリッド露光によるダミーチップ露光工程のフローチャートである。 ウェーハにおけるチップ配置イメージ図である。 従来の電子ビーム露光によるダミーチップ露光工程のフローチャートである。
符号の説明
1 ウェーハ
2 製品チップ
3 ダミーチップ
4 ダミーチップ用部分一括露光パターン
5 矩形パターン
10 プロジェクションマスク
11 部分一括露光パターン
12 ダミーチップ用部分一括露光パターン
13 矩形パターン
20 ウェーハ
21 製品チップ
22 ダミーチップ
23 ダミーチップパターン
30 電子線レジスト
31 輪郭部
32 ベタパターン
33 チップ内ダミーパターン
34 回路パターン
35 チップ内ダミーパターン
41 LaB6 電子銃
42 電子ビーム
43 コリメート用収束レンズ
44 第1スリット
45 収束レンズ
46 成形用偏向器
47 第1マスク偏向器
48 非点収差補正用偏向器
49 第2マスク偏向器
50 マスク用収束コイル
51 第1成形用レンズ
52 プロジェクションマスク
53 第2成形用レンズ
54 第3マスク偏向器
55〜58 部分一括露光パターン
59 ウェーハ
60 繰り返しパターン
61 ウェーハ
62 製品チップ
63 ダミーチップ

Claims (6)

  1. プロセス工程の少なくとも一部で電子ビーム露光を用いる半導体集積回路装置の製造工程において、ダミーチップ領域を露光する際に、電子ビーム露光装置で許容される最大開口面積以下のサイズのダミーチップ専用の固定形状のパターンを有するマスクを用いて露光することを特徴とするダミーチップ露光方法。
  2. 前記マスクがプロジェクションマスクであり、前記プロジェクションマスクに形成したダミーチップ専用の固定形状のパターンが電子ビーム露光装置で許容される最大開口面積のダミーチップ用部分一括露光パターンであることを特徴とする請求項1記載のダミーチップ露光方法。
  3. 前記ダミーチップ用部分一括露光パターンが複数の矩形パターンからなることを特徴とする請求項2記載のダミーチップ露光方法。
  4. プロセス工程の少なくとも一部で電子ビーム露光を用いる半導体集積回路装置の製造工程において、ダミーチップ領域を露光する際に、ハイブリッド露光工程において製品チップにおける電子ビーム露光で形成した回路パターンの輪郭の内部領域を露光するためのベタパターン及び非回路形成部に設けるダミーチップ専用の固定形状のパターンを形成したレチクルを用いて光露光することを特徴とするダミーチップ露光方法。
  5. 前記露光対象がマルチプロジェクトウェーハであることを特徴とする請求項1乃至請求項4のいずれか1項に記載のダミーチップ露光方法。
  6. プロセス工程の少なくとも一部で電子ビーム露光を用いる半導体集積回路装置の製造工程において、製品チップを露光する際に、複数の部分一括露光パターンを用いて露光し、ダミーチップ領域を露光する際に、電子ビーム露光装置で許容される最大開口面積以下のサイズのダミーチップ専用の固定形状のパターンを有するマスクを用いて露光することを特徴とする半導体集積回路装置の製造方法。
JP2007277168A 2007-10-25 2007-10-25 ダミーチップ露光方法及び半導体集積回路装置の製造方法 Expired - Fee Related JP5211635B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007277168A JP5211635B2 (ja) 2007-10-25 2007-10-25 ダミーチップ露光方法及び半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007277168A JP5211635B2 (ja) 2007-10-25 2007-10-25 ダミーチップ露光方法及び半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009105296A JP2009105296A (ja) 2009-05-14
JP5211635B2 true JP5211635B2 (ja) 2013-06-12

Family

ID=40706681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007277168A Expired - Fee Related JP5211635B2 (ja) 2007-10-25 2007-10-25 ダミーチップ露光方法及び半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP5211635B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107097B (zh) * 2011-11-11 2016-03-09 无锡华润上华科技有限公司 多项目晶圆的芯片制造方法
CN110838442B (zh) * 2018-08-15 2023-09-01 东莞新科技术研究开发有限公司 一种半导体辅助元件的制作方法和半导体辅助元件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269126A (ja) * 1999-03-19 2000-09-29 Nec Corp 電子線露光方法及び装置
JP3923919B2 (ja) * 2003-03-28 2007-06-06 富士通株式会社 露光データ生成方法及び露光データ生成プログラム
JP4401116B2 (ja) * 2003-07-28 2010-01-20 富士通マイクロエレクトロニクス株式会社 電子線露光方法
TW200535653A (en) * 2004-02-10 2005-11-01 Japan Science & Tech Agency Designing method of integrated circuit, designing-aided program for integrated circuit, designing system of integrated circuit, bulk mask, maskless apparatus, and method of manufacturing integrated circuit
EP1732107A4 (en) * 2004-03-30 2009-05-13 Fujitsu Microelectronics Ltd METHOD FOR CORRECTING EXPOSURE DATA TO AN ELECTRON BEAM
JP4187703B2 (ja) * 2004-08-10 2008-11-26 富士通マイクロエレクトロニクス株式会社 ブロックマスクを利用した荷電粒子ビーム露光データの生成方法及び荷電粒子ビーム露光方法

Also Published As

Publication number Publication date
JP2009105296A (ja) 2009-05-14

Similar Documents

Publication Publication Date Title
JP3645242B2 (ja) ダイポール式照明技術に関連して使用されるマスクの生成方法と生成装置
US7934177B2 (en) Method and system for a pattern layout split
US7569310B2 (en) Sub-resolution assist features for photolithography with trim ends
KR101688506B1 (ko) 가변 형상 비임 리소그래피를 이용한 레티클의 광 근접 보정, 설계 및 제조 방법
US8132130B2 (en) Method, program product and apparatus for performing mask feature pitch decomposition for use in a multiple exposure process
TWI496182B (zh) 以可變束模糊技術使用帶電粒子束微影術製造表面之方法及系統
WO2008064155A2 (en) Stencil design and method for cell projection particle beam lithography
US9990460B2 (en) Source beam optimization method for improving lithography printability
JP2012501475A (ja) 可変整形ビームリソグラフィを用いたレチクルの設計および製造のための方法
JP2004177968A (ja) 双極子照明に使用するモデルベースのレイアウト変換を実施するための方法および装置
JP2007243177A (ja) ゲートパターンを形成するための二重露光二重レジスト層プロセス
JP5764364B2 (ja) 半導体装置の製造方法、描画装置、プログラム及びパターン転写装置
JP2013502729A (ja) キャラクタプロジェクションリソグラフィを用いて可変倍率で表面を製造するための方法および装置
CN110824831B (zh) 改善临界尺寸一致性的方法与系统
US6571383B1 (en) Semiconductor device fabrication using a photomask designed using modeling and empirical testing
JP5211635B2 (ja) ダミーチップ露光方法及び半導体集積回路装置の製造方法
JP2009020393A (ja) マスクパターン形成方法
JP2008226905A (ja) 電子線描画方法、マスクデータの生成方法及び電子線描画用マスクの形成方法
JP4700664B2 (ja) アンカーリングフィーチャを利用したパターンピッチ分割分解を行うための方法
JP5810642B2 (ja) マスクデータ生成方法及びそれを用いたマスクの製造方法
JP4153678B2 (ja) マスクデータ生成方法、露光マスク作成方法およびパターン形成方法
JP5357530B2 (ja) 描画用データの処理方法、描画方法、及び描画装置
JP2004047687A (ja) 露光方法
JP5314937B2 (ja) 描画装置及び描画用データの処理方法
JP2003077798A (ja) 近接効果補正方法及びデバイス製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100702

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130211

R150 Certificate of patent or registration of utility model

Ref document number: 5211635

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees