CN110838442B - 一种半导体辅助元件的制作方法和半导体辅助元件 - Google Patents

一种半导体辅助元件的制作方法和半导体辅助元件 Download PDF

Info

Publication number
CN110838442B
CN110838442B CN201810930424.6A CN201810930424A CN110838442B CN 110838442 B CN110838442 B CN 110838442B CN 201810930424 A CN201810930424 A CN 201810930424A CN 110838442 B CN110838442 B CN 110838442B
Authority
CN
China
Prior art keywords
stress
semiconductor
auxiliary element
semiconductor auxiliary
stress release
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810930424.6A
Other languages
English (en)
Other versions
CN110838442A (zh
Inventor
陈儒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SAE Technologies Development Dongguan Co Ltd
Original Assignee
SAE Technologies Development Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SAE Technologies Development Dongguan Co Ltd filed Critical SAE Technologies Development Dongguan Co Ltd
Priority to CN201810930424.6A priority Critical patent/CN110838442B/zh
Publication of CN110838442A publication Critical patent/CN110838442A/zh
Application granted granted Critical
Publication of CN110838442B publication Critical patent/CN110838442B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种半导体辅助元件的制作方法，包括：获取若干个半导体辅助元件，对每一所述半导体辅助元件进行开槽，从而在所述半导体辅助元件的表面上形成若干个特定尺寸的应力释放槽；根据沉积法对所述应力释放槽填充应力释放材料，以使所述应力释放材料填满所述应力释放槽，形成应力释放层；在预设时间内对填充应力释放材料后的所述半导体辅助元件进行退火操作，以使所述应力释放层受热而流变，从而释放所述半导体辅助元件中的内应力；其中，所述退火操作的温度大于600℃。本发明实施例还公开了一种半导体辅助元件。采用本发明实施例，能有效减少辅助元件的内应力。

Description

一种半导体辅助元件的制作方法和半导体辅助元件
技术领域
本发明涉及半导体加工技术领域，尤其涉及一种半导体辅助元件的制作方法和半导体辅助元件。
背景技术
随着半导体处理的发展，集成电路(Integrated Circuit，IC)元件也走向高度集成化。在现有的半导体加工技术中，在进行涂层DLC(半导体和金属体的介面)或者是离子刻蚀中，通常需要将多个半导体材料排列进行加工，为取得良好的加工效果，进行离子刻蚀过程中需要将两个合格的半导体隔开，参见图1，即通常需要在两个合格的半导体之间放置一个辅助元件，该辅助元件可以使用制作过程中不合格的半导体元件，将不合格的半导体元件放置在两个合格的半导体元件之间，从而将两个合格的半导体元件隔开，能够避免杂质粘到合格的半导体上，也避免了两个合格的半导体碰上。其中，不合格的半导体材料本身就是加工中的半导体废品，通常是需要循环再利用并以此来降低成本，因此辅助元件在反复加工过程中由于内应力的作用，会导致表面弯曲变化，从而导致在离子刻蚀中，辅助元件的表面的凸起形成的阴影照射到合格的半导体上，从而影响合格的半导体的离子刻蚀的精确度。
发明内容
本发明实施例的目的是提供一种半导体辅助元件的制作方法和半导体辅助元件，能有效减少辅助元件的内应力。
为实现上述目的，本发明实施例提供了一种半导体辅助元件的制作方法，包括：
获取若干个半导体辅助元件，对每一所述半导体辅助元件进行开槽，从而在所述半导体辅助元件的表面上形成若干个特定尺寸的应力释放槽；
根据沉积法对所述应力释放槽填充应力释放材料，以使所述应力释放材料填满所述应力释放槽，形成应力释放层；
在预设时间内对填充应力释放材料后的所述半导体辅助元件进行退火操作，以使所述应力释放层受热而流变，从而释放所述半导体辅助元件中的内应力；其中，所述退火操作的温度大于600℃。
与现有技术相比，本发明公开的一种半导体辅助元件的制作方法，首先对每一所述半导体辅助元件进行开槽，从而形成若干个特定尺寸的应力释放槽；然后根据沉积法对所述应力释放槽填充应力释放材料，形成应力释放层；最后在预设时间内对填充应力释放材料后的所述半导体辅助元件进行退火操作，以使所述应力释放层受热而流变，从而释放所述半导体辅助元件中的内应力。解决了现有技术中辅助元件在反复加工过程中由于内应力的作用，会导致表面弯曲变化的问题，能够有效减少辅助元件的内应力。
作为上述方案的改进，所述半导体辅助元件的上表面上设有两个应力释放槽，所述导体辅助元件的下表面上设有三个应力释放槽。
作为上述方案的改进，所述应力释放槽的长度为1.8～2.2mm，所述应力释放槽的宽度为0.6～1.0um，所述应力释放槽的高度为0.1～0.3um。
作为上述方案的改进，所述应力释放材料包括硼硅玻璃和硼磷硅玻璃。
作为上述方案的改进，所述应力释放槽的槽口的面积与所述应力释放槽的底部的横截面积相等。
作为上述方案的改进，当所述半导体辅助元件的在同一表面上的应力释放槽大于两个时，相邻的两个所述应力释放槽之间的间距相等。
作为上述方案的改进，所述沉积法为电化学气相沉积法。
为实现上述目的，本发明实施例还提供了一种半导体辅助元件，包括半导体辅助元件本体和应力释放层；其中，
所述半导体辅助元件本体的表面上设有若干个特定尺寸的应力释放槽，所述应力释放槽用于填充应力释放材料，以使所述应力释放材料填满所述应力释放槽，从而形成所述应力释放层。
与现有技术相比，本发明公开的一种半导体辅助元件，通过对每一所述半导体辅助元件本体进行开槽，从而形成若干个特定尺寸的应力释放槽，然后对所述应力释放槽填充应力释放材料，形成应力释放层，以使在退火操作中所述应力释放层受热而流变，从而释放所述半导体辅助元件中的内应力。解决了现有技术中辅助元件在反复加工过程中由于内应力的作用，会导致表面弯曲变化的问题，能够有效减少辅助元件的内应力。
作为上述方案的改进，所述半导体辅助元件的上表面上设有两个应力释放槽，所述导体辅助元件的下表面上设有三个应力释放槽；所述应力释放槽的长度为1.8～2.2mm，所述应力释放槽的宽度为0.6～1.0um，所述应力释放槽的高度为0.1～0.3um；所述应力释放槽的槽口的面积与所述应力释放槽的底部的横截面积相等。
作为上述方案的改进，所述应力释放材料包括硼硅玻璃和硼磷硅玻璃当所述半导体辅助元件的在同一表面上的应力释放槽大于两个时，相邻的两个所述应力释放槽之间的间距相等。
附图说明
图1是现有技术加工半导体过程中半导体元件和半导体辅助元件的位置示意图；
图2是本发明实施例提供的一种半导体辅助元件的制作方法的流程图；
图3是本发明实施例提供的一种半导体辅助元件的主视图；
图4是本发明实施例提供的一种半导体辅助元件的俯视图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
参见图2，图2是本发明实施例提供的一种半导体辅助元件的制作方法的流程图；包括：
S1、获取若干个半导体辅助元件，对每一所述半导体辅助元件进行开槽，从而在所述半导体辅助元件的表面上形成若干个特定尺寸的应力释放槽；
S2、根据沉积法对所述应力释放槽填充应力释放材料，以使所述应力释放材料填满所述应力释放槽，形成应力释放层；
S3、在预设时间内对填充应力释放材料后的所述半导体辅助元件进行退火操作，以使所述应力释放层受热而流变，从而释放所述半导体辅助元件中的内应力；其中，所述退火操作的温度大于600℃。
值得说明的是，本发明实施例所述的半导体辅助元件为在半导体加工制作过程中不合格的半导体元件，其本质上还是属于半导体元件。
具体的，在步骤S1中，获取若干个半导体辅助元件，使用切割机或开槽器对每一所述半导体辅助元件进行开槽，从而在所述半导体辅助元件的表面上形成若干个特定尺寸的应力释放槽。
优选的，参见图3和图4，所述半导体辅助元件的上表面设有两个应力释放槽，所述半导体辅助元件的下表面上设有三个应力释放槽，但在其他实施例中，所述应力释放槽的数量可根据所述半导体辅助元件的内应力来选定。优选的，当所述半导体辅助元件的在同一表面上的应力释放槽大于两个时，相邻的两个所述应力释放槽之间的间距相等。
优选的，所述应力释放槽的长度为1.8～2.2mm，所述应力释放槽的宽度为0.6～1.0um，所述应力释放槽的高度为0.1～0.3um。进一步的，所述应力释放槽的长度与所述半导体辅助元件本体的宽度相等，从而所述应力释放槽能够延伸至所述半导体辅助元件本体的表面的两端。优选的，所述应力释放槽的槽口的面积与所述应力释放槽的底部的横截面积相等。
具体的，在步骤S2中，根据电化学气相沉积法对所述应力释放槽填充应力释放材料，以使所述应力释放材料填满所述应力释放槽，形成应力释放层。优选的，所述应力释放材料包括硼硅玻璃和硼磷硅玻璃。
具体的，所述电化学气相沉积法(EVD)是在CVD(Chemical Vapor Deposition，化学气相沉积)基础上进一步制备致密膜的一种方法。所述电化学气相沉积法可在多孔载体上覆盖一层薄的固体氧化物电解质。如在粗孔载体上覆盖一层陶瓷膜顶层，然后用EVD法沉积，可制得膜厚<2μm的薄膜，这种膜在膜分离和膜催化反应中有着潜在的应用。本发明实施例中通过采用所述电化学气相沉积法只在所述应力释放槽覆盖薄膜，从而形成所述应力释放层。
具体的，在步骤S3中，在预设时间内对填充应力释放材料后的所述半导体辅助元件进行退火操作，以使所述应力释放层受热而流变，从而释放所述半导体辅助元件中的内应力；其中，所述退火操作的温度大于600℃。优选的，所述预设时间可以根据具体工艺流程来制定。
在对所述半导体辅助元件进行退火操作后，能够有效消除所述半导体辅助元件的内应力，从而在反复加工的过程中不会导致表面弯曲变化，进而导致在离子刻蚀中，所述半导体辅助元件的表面的不会凸起而形成的阴影照射到合格半导体上，能够提高合格半导体的离子刻蚀的精确度。
具体实施时，首先对每一所述半导体辅助元件进行开槽，从而形成若干个特定尺寸的应力释放槽；然后根据沉积法对所述应力释放槽填充应力释放材料，形成应力释放层；最后在预设时间内对填充应力释放材料后的所述半导体辅助元件进行退火操作，以使所述应力释放层受热而流变，从而释放所述半导体辅助元件中的内应力。
与现有技术相比，本发明公开的一种半导体辅助元件的制作方法，解决了现有技术中辅助元件在反复加工过程中由于内应力的作用，会导致表面弯曲变化的问题，能够有效减少辅助元件的内应力。
实施例二
参见图3～图4，本发明实施例提供的一种半导体辅助元件的结构示意图，所述半导体辅助元件包括半导体辅助元件本体10和应力释放层20；其中，
所述半导体辅助元件本体10的表面上设有若干个特定尺寸的应力释放槽，所述应力释放槽用于填充应力释放材料，以使所述应力释放材料填满所述应力释放槽，从而形成所述应力释放层20。
值得说明的是，本发明实施例所述的半导体辅助元件为在半导体加工制作过程中不合格的半导体元件，其本质上还是属于半导体元件。
优选的，可以根据电化学气相沉积法对所述应力释放槽填充应力释放材料，以使所述应力释放材料填满所述应力释放槽。具体的，所述电化学气相沉积法(EVD)是在CVD(Chemical Vapor Deposition，化学气相沉积)基础上进一步制备致密膜的一种方法。所述电化学气相沉积法可在多孔载体上覆盖一层薄的固体氧化物电解质。如在粗孔载体上覆盖一层陶瓷膜顶层，然后用EVD法沉积，可制得膜厚<2μm的薄膜，这种膜在膜分离和膜催化反应中有着潜在的应用。本发明实施例中通过采用所述电化学气相沉积法只在所述应力释放槽覆盖薄膜，从而形成所述应力释放层20。
优选的，所述半导体辅助元件的上表面上设有两个应力释放槽，所述导体辅助元件的下表面上设有三个应力释放槽；所述应力释放槽的长度为1.8～2.2mm，所述应力释放槽的宽度为0.6～1.0um，所述应力释放槽的高度为0.1～0.3um；所述应力释放槽的槽口的面积与所述应力释放槽的底部的横截面积相等。
优选的，所述应力释放材料包括硼硅玻璃和硼磷硅玻璃当所述半导体辅助元件的在同一表面上的应力释放槽大于两个时，相邻的两个所述应力释放槽之间的间距相等。
与现有技术相比，本发明公开的一种半导体辅助元件，通过对每一所述半导体辅助元件本体10进行开槽，从而形成若干个特定尺寸的应力释放槽，然后对所述应力释放槽填充应力释放材料，形成应力释放层20，以使在退火操作中所述应力释放层受热而流变，从而释放所述半导体辅助元件中的内应力。解决了现有技术中辅助元件在反复加工过程中由于内应力的作用，会导致表面弯曲变化的问题，能够有效减少辅助元件的内应力。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (9)

1.一种半导体辅助元件的制作方法，所述半导体辅助元件为不合格的半导体元件，用于放置在两个合格的半导体元件之间从而将所述两个合格的半导体元件隔开，其特征在于，包括：
获取若干个半导体辅助元件，对每一所述半导体辅助元件进行开槽，从而在所述半导体辅助元件的表面上形成若干个特定尺寸的应力释放槽；
根据沉积法对所述应力释放槽填充应力释放材料，以使所述应力释放材料填满所述应力释放槽，形成应力释放层；
在预设时间内对填充应力释放材料后的所述半导体辅助元件进行退火操作，以使所述应力释放层受热而流变，从而释放所述半导体辅助元件中的内应力；其中，所述退火操作的温度大于600℃；
其中所述半导体辅助元件的上表面上设有两个应力释放槽，所述导体辅助元件的下表面上设有三个应力释放槽。
2.如权利要求1所述的半导体辅助元件的制作方法，其特征在于，所述应力释放槽的长度为1.8～2.2mm，所述应力释放槽的宽度为0.6～1.0um，所述应力释放槽的高度为0.1～0.3um。
3.如权利要求1所述的半导体辅助元件的制作方法，其特征在于，所述应力释放材料包括硼硅玻璃和硼磷硅玻璃。
4.如权利要求1所述的半导体辅助元件的制作方法，其特征在于，所述应力释放槽的槽口的面积与所述应力释放槽的底部的横截面积相等。
5.如权利要求1所述的半导体辅助元件的制作方法，其特征在于，当所述半导体辅助元件的在同一表面上的应力释放槽大于两个时，相邻的两个所述应力释放槽之间的间距相等。
6.如权利要求1所述的半导体辅助元件的制作方法，其特征在于，所述沉积法为电化学气相沉积法。
7.一种半导体辅助元件，所述半导体辅助元件为不合格的半导体元件，用于放置在两个合格的半导体元件之间从而将所述两个合格的半导体元件隔开，其特征在于，包括半导体辅助元件本体和应力释放层；其中，
所述半导体辅助元件本体的表面上设有若干个特定尺寸的应力释放槽，所述应力释放槽用于填充应力释放材料，以使所述应力释放材料填满所述应力释放槽，从而形成所述应力释放层，以使在退火操作中所述应力释放层受热而流变，从而释放所述半导体辅助元件中的内应力；
所述半导体辅助元件的上表面上设有两个应力释放槽，所述导体辅助元件的下表面上设有三个应力释放槽。
8.如权利要求7所述的半导体辅助元件，其特征在于，所述应力释放槽的长度为1.8～2.2mm，所述应力释放槽的宽度为0.6～1.0um，所述应力释放槽的高度为0.1～0.3um；所述应力释放槽的槽口的面积与所述应力释放槽的底部的横截面积相等。
9.如权利要求7所述的半导体辅助元件，其特征在于，所述应力释放材料包括硼硅玻璃和硼磷硅玻璃；当所述半导体辅助元件的在同一表面上的应力释放槽大于两个时，相邻的两个所述应力释放槽之间的间距相等。
CN201810930424.6A 2018-08-15 2018-08-15 一种半导体辅助元件的制作方法和半导体辅助元件 Active CN110838442B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810930424.6A CN110838442B (zh) 2018-08-15 2018-08-15 一种半导体辅助元件的制作方法和半导体辅助元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810930424.6A CN110838442B (zh) 2018-08-15 2018-08-15 一种半导体辅助元件的制作方法和半导体辅助元件

Publications (2)

Publication Number Publication Date
CN110838442A CN110838442A (zh) 2020-02-25
CN110838442B true CN110838442B (zh) 2023-09-01

Family

ID=69574036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810930424.6A Active CN110838442B (zh) 2018-08-15 2018-08-15 一种半导体辅助元件的制作方法和半导体辅助元件

Country Status (1)

Country Link
CN (1) CN110838442B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064776A (ja) * 1996-08-15 1998-03-06 Toshiba Ceramics Co Ltd ダミーウエハ
US6331444B1 (en) * 1999-02-09 2001-12-18 Stmicroelectronics S.R.L. Method for manufacturing integrated devices including electromechanical microstructures, without residual stress
EP1367645A2 (en) * 2002-05-31 2003-12-03 Fujitsu Limited Semiconductor device and manufacturing method thereof
CN1952749A (zh) * 2005-10-21 2007-04-25 三星电子株式会社 伪玻璃基底以及平板显示器的制造方法
CN101140895A (zh) * 2006-09-04 2008-03-12 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的形成方法
JP2009105296A (ja) * 2007-10-25 2009-05-14 Fujitsu Microelectronics Ltd ダミーチップ露光方法
US20100230776A1 (en) * 2007-12-11 2010-09-16 Bishnu Prasanna Gogoi Semiconductor structure and method of manufacture
US20130256845A1 (en) * 2012-03-29 2013-10-03 Haizhou Yin Semiconductor Device and Method for Manufacturing the Same
JP2014183140A (ja) * 2013-03-19 2014-09-29 Apic Yamada Corp ダミーチップ、ダミー基板、ダミーフレーム、ダミーフレームの作製方法、樹脂流動性評価方法、及び樹脂モールド方法
CN106252288A (zh) * 2016-06-20 2016-12-21 苏州能讯高能半导体有限公司 半导体芯片、半导体晶圆及制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064776A (ja) * 1996-08-15 1998-03-06 Toshiba Ceramics Co Ltd ダミーウエハ
US6331444B1 (en) * 1999-02-09 2001-12-18 Stmicroelectronics S.R.L. Method for manufacturing integrated devices including electromechanical microstructures, without residual stress
EP1367645A2 (en) * 2002-05-31 2003-12-03 Fujitsu Limited Semiconductor device and manufacturing method thereof
CN1952749A (zh) * 2005-10-21 2007-04-25 三星电子株式会社 伪玻璃基底以及平板显示器的制造方法
CN101140895A (zh) * 2006-09-04 2008-03-12 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的形成方法
JP2009105296A (ja) * 2007-10-25 2009-05-14 Fujitsu Microelectronics Ltd ダミーチップ露光方法
US20100230776A1 (en) * 2007-12-11 2010-09-16 Bishnu Prasanna Gogoi Semiconductor structure and method of manufacture
US20130256845A1 (en) * 2012-03-29 2013-10-03 Haizhou Yin Semiconductor Device and Method for Manufacturing the Same
JP2014183140A (ja) * 2013-03-19 2014-09-29 Apic Yamada Corp ダミーチップ、ダミー基板、ダミーフレーム、ダミーフレームの作製方法、樹脂流動性評価方法、及び樹脂モールド方法
CN106252288A (zh) * 2016-06-20 2016-12-21 苏州能讯高能半导体有限公司 半导体芯片、半导体晶圆及制造方法

Also Published As

Publication number Publication date
CN110838442A (zh) 2020-02-25

Similar Documents

Publication Publication Date Title
JP5000113B2 (ja) 電子部品のための薄いガラスチップ及びその製造方法
JP2024063193A (ja) 低欠陥密度で、重なったディープトレンチ及びシャロートレンチを備える装置、及びその製造方法
US10923455B2 (en) Semiconductor apparatus and method for preparing the same
CN100527359C (zh) 多晶硅的刻蚀方法
CN103035489A (zh) 精确控制晶圆减薄厚度的方法
WO2011142850A2 (en) Etchant-free methods of producing a gap between two layers, and devices produced thereby
US10854494B2 (en) Method for producing an interface intended to assemble temporarily a microelectronic support and a manipulation handle, and temporary assembly interface
CN105355620A (zh) 一种铜互连结构及其制造方法
CN110838442B (zh) 一种半导体辅助元件的制作方法和半导体辅助元件
CN101847600B (zh) 制造多个集成半导体构件的方法
CN102915953A (zh) 无定形碳膜的处理方法，开口的形成方法
US20080003740A1 (en) Method for forming a capacitor structure and a capacitor structure
CN104078351A (zh) 半导体结构的制作方法
EP2781628A1 (en) Production method for transfer mold, transfer mold produced using same, and component produced using said transfer mold
CN103839868A (zh) 浅沟槽隔离结构的制作方法
CN109801872B (zh) 三维存储器及其形成方法
CN107785307B (zh) 具有台阶型的氮化钛图形的制造方法
CN102509711A (zh) 一种检测浅沟槽隔离缺陷的方法
CN104269362A (zh) 硅通孔金属柱背面凸块制造方法
CN110473775A (zh) 改善薄膜剥离的方法
CN104900514B (zh) 侧墙的形成方法
US20220254683A1 (en) Removal of stray ruthenium metal nuclei for selective ruthenium metal layer formation
KR100317484B1 (ko) 반도체 소자의 캐패시터 제조방법
JPS63111611A (ja) 半導体装置の製造方法
CN107924954B (zh) 沟槽电容器和用于制造沟槽电容器的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant