CN104269362A - 硅通孔金属柱背面凸块制造方法 - Google Patents

硅通孔金属柱背面凸块制造方法 Download PDF

Info

Publication number
CN104269362A
CN104269362A CN201410459765.1A CN201410459765A CN104269362A CN 104269362 A CN104269362 A CN 104269362A CN 201410459765 A CN201410459765 A CN 201410459765A CN 104269362 A CN104269362 A CN 104269362A
Authority
CN
China
Prior art keywords
silicon via
via metal
metal post
back side
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410459765.1A
Other languages
English (en)
Inventor
丁万春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201410459765.1A priority Critical patent/CN104269362A/zh
Publication of CN104269362A publication Critical patent/CN104269362A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种硅通孔金属柱背面凸块制造方法，包括：对设置有至少一个硅通孔金属柱的硅基板背面进行薄化处理，以使硅通孔金属柱从硅基板背面露出，并与硅基板背面相距第一预设距离；在露出硅通孔金属柱的硅基板背面形成隔离层，该隔离层的厚度小于第一预设距离；在露出于隔离层表面的硅通孔金属柱上形成金属凸块，该金属凸块环包硅通孔金属柱表面。该方案在硅通孔金属柱本体上，将伸出硅基板背面的部分进行表面处理，形成可焊接用的金属凸块。简化了工艺，降低了生产和工艺风险。

Description

硅通孔金属柱背面凸块制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种硅通孔金属柱背面凸块制造方法。
背景技术
在硅通孔(through silicon via，TSV)工艺的背面凸块(bump)工艺中，常常使传统bump的工艺，进行背面bump的加工，即将圆片经过物理气相沉积(Physical Vapor Deposition，PVD)、photo(包括涂胶、曝光、显影等)，电镀、剥离、腐蚀等工艺环节，其工艺复杂，出现问题的几率较大。
发明内容
本发明的目的在于提供一种硅通孔金属柱背面凸块制造方法。
本发明提供一种硅通孔金属柱背面凸块制造方法，包括：
对设置有至少一个硅通孔金属柱的硅基板背面进行薄化处理，以使所述硅通孔金属柱从所述硅基板背面露出，并与所述硅基板背面相距第一预设距离；
在露出所述硅通孔金属柱的所述硅基板背面形成隔离层，所述隔离层的厚度小于所述第一预设距离；
在露出于所述隔离层表面的所述硅通孔金属柱上形成金属凸块，所述金属凸块环包所述硅通孔金属柱表面。
本发明提供的硅通孔金属柱背面凸块制造方法，在硅通孔金属柱本体上，将伸出硅基板背面的部分进行表面处理，形成可焊接用的金属凸块。简化了工艺，降低可生产和工艺风险。
附图说明
图1为本发明提供的硅通孔金属柱背面凸块制造方法一个实施例的流程图；
图2为本发明提供的硅基板背面薄化处理前的结构示意图；
图3为本发明提供的硅基板正面键合载体晶片后的结构示意图；
图4为本发明提供的硅基板背面薄化处理后的结构示意图；
图5为本发明提供的硅基板背面形成隔离层后的结构示意图；
图6为本发明提供的硅通孔金属柱上形成金属凸块后的结构示意图；
图7为本发明提供的去除载体晶片后的结构示意图。
具体实施方式
图1为本发明提供的硅通孔金属柱背面凸块制造方法一个实施例的流程图，如图1所示，该方法具体包括：
S101，对设置有至少一个硅通孔金属柱的硅基板背面进行薄化处理，以使硅通孔金属柱从硅基板背面露出，并与硅基板背面相距第一预设距离；
本实施例是在已完成硅穿孔工艺形成硅通孔金属柱之后，给出的一种如何进一步形成硅通孔金属柱背面凸块的方法。如图2所示，在已完成硅穿孔工艺形成硅通孔金属柱21的硅基板2的结构中，硅通孔金属柱21设置在硅基板2内部，且距离硅基板2背面存在一定距离，硅基板2正面通常还设置有至少一个顶层凸块22，可用于多层基板间的互联。
可选的，由于通常在硅通孔工艺背面形成金属凸块的工艺过程中，硅基板已经减薄到100微米左右，不便于工艺操作。因此，如图3所示，本实施例在执行步骤101之前可先在硅基板2正面通过键合层23键合一层具有固定厚度的载体晶片24作为附加的承载来提高硅基板的整体厚度，以提高或许工艺的可操作性。本实施例后续方法步骤中，也将参照图3对硅通孔金属柱背面凸块制造方法进行说明。
如图4所示，为形成硅通孔金属柱背面凸块，先要对图3所示硅基板2进行薄化处理，包括如化学机械研磨、蚀刻等方法使得硅通孔金属柱21露出。具体的，在本实施例中，硅通孔金属柱21与薄化处理后的硅基板2背面相距第一预设距离。
S102，在露出硅通孔金属柱的硅基板背面形成隔离层，该隔离层的厚度小于第一预设距离；
如图5所示，为本发明提供的硅基板背面形成隔离层后的结构示意图。其中，该隔离层25为介电材料，如SiN、氧化物等，可通过旋涂法，直接印刷，或是化学气相沉积(Chemical vapor deposition，CVD))等方法形成。该隔离层25的厚度小于上述第一预设距离，即硅通孔金属柱21露出隔离层25表面一段距离。
S103，在露出于隔离层表面的硅通孔金属柱上形成金属凸块，该金属凸块环包硅通孔金属柱表面；
如图6所示，为本发明提供的硅通孔金属柱上形成金属凸块后的结构示意图。其中，金属凸块26可以为单一金属也可以为复合金属材料，各金属凸块26之间不相互接触。进一步的，本实施例给出了在露出于隔离层25表面的硅通孔金属柱21上形成金属凸块26的几种具体实现方式，包括：
在硅通孔金属柱21表面依次使用化学镀方式形成镍层和锡层，以形成金属凸块26；
在硅通孔金属柱表面使用化学镀方式形成镍层，然后将形成的镍层的硅通孔金属柱21表面浸渍到熔融锡液中，以形成金属凸块26；
将硅通孔金属柱21表面直接浸渍到熔融锡液中，以形成金属凸块26。
进一步的，如图7所示，在形成金属凸块26之后，还要将硅基板2正面通过键合层23键合的载体晶片24去除掉，方法是可根据键合层23具体采用的粘结材料适应性采用热分解或化学分解等方法去除键合层23，进而去除载体晶片24。
本发明提供的硅通孔金属柱背面凸块制造方法，对设置有至少一个硅通孔金属柱的硅基板背面进行薄化处理，以使硅通孔金属柱从硅基板背面露出，并与硅基板背面相距第一预设距离；在露出硅通孔金属柱的硅基板背面形成隔离层，该隔离层的厚度小于第一预设距离；在露出于隔离层表面的硅通孔金属柱上形成金属凸块，该金属凸块环包硅通孔金属柱表面。该方案在硅通孔金属柱本体上，将伸出硅基板背面的部分进行表面处理，形成可焊接用的金属凸块。简化了工艺，降低了生产和工艺风险。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (6)

1.一种硅通孔金属柱背面凸块制造方法，其特征在于，包括：
对设置有至少一个硅通孔金属柱的硅基板背面进行薄化处理，以使所述硅通孔金属柱从所述硅基板背面露出，并与所述硅基板背面相距第一预设距离；
在露出所述硅通孔金属柱的所述硅基板背面形成隔离层，所述隔离层的厚度小于所述第一预设距离；
在露出于所述隔离层表面的所述硅通孔金属柱上形成金属凸块，所述金属凸块环包所述硅通孔金属柱表面。
2.根据权利要求1所述的方法，其特征在于，所述对设置有至少一个硅通孔金属柱的硅基板背面进行薄化处理之前，还包括：
在所述硅基板正面键合一层具有固定厚度的载体晶片。
3.根据权利要求2所述的方法，其特征在于，所述在露出于所述隔离层表面的所述硅通孔金属柱上形成金属凸块之后，还包括：
对键合的所述载体晶片进行脱胶处理，以去除所述载体晶片。
4.根据权利要求1所述的方法，其特征在于，所述在露出于所述隔离层表面的所述硅通孔金属柱上形成金属凸块，包括：
在所述硅通孔金属柱表面依次使用化学镀方式形成镍层和锡层，以形成所述金属凸块。
5.根据权利要求1所述的方法，其特征在于，所述在露出于所述隔离层表面的所述硅通孔金属柱上形成金属凸块，包括：
在所述硅通孔金属柱表面使用化学镀方式形成镍层，将形成所述镍层的所述硅通孔金属柱表面浸渍到熔融锡液中，以形成所述金属凸块。
6.根据权利要求1所述的方法，其特征在于，所述在露出于所述隔离层表面的所述硅通孔金属柱上形成金属凸块，包括：
将所述硅通孔金属柱表面浸渍到熔融锡液中，以形成所述金属凸块。
CN201410459765.1A 2014-09-10 2014-09-10 硅通孔金属柱背面凸块制造方法 Pending CN104269362A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410459765.1A CN104269362A (zh) 2014-09-10 2014-09-10 硅通孔金属柱背面凸块制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410459765.1A CN104269362A (zh) 2014-09-10 2014-09-10 硅通孔金属柱背面凸块制造方法

Publications (1)

Publication Number Publication Date
CN104269362A true CN104269362A (zh) 2015-01-07

Family

ID=52160873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410459765.1A Pending CN104269362A (zh) 2014-09-10 2014-09-10 硅通孔金属柱背面凸块制造方法

Country Status (1)

Country Link
CN (1) CN104269362A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655320A (zh) * 2016-01-11 2016-06-08 华天科技（昆山）电子有限公司 低成本芯片背部硅通孔互连结构及其制备方法
CN107946283A (zh) * 2017-11-27 2018-04-20 华进半导体封装先导技术研发中心有限公司 一种晶圆载片键合结构及利用该结构进行tsv露头的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102299143A (zh) * 2010-06-25 2011-12-28 台湾积体电路制造股份有限公司 半导体元件
CN103219303A (zh) * 2013-03-28 2013-07-24 江苏物联网研究发展中心 一种tsv背面漏孔的封装结构及方法
KR20140084517A (ko) * 2012-12-27 2014-07-07 하나 마이크론(주) 버퍼 캐비티를 포함하는 인터포저, 적층 인터포저, 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102299143A (zh) * 2010-06-25 2011-12-28 台湾积体电路制造股份有限公司 半导体元件
KR20140084517A (ko) * 2012-12-27 2014-07-07 하나 마이크론(주) 버퍼 캐비티를 포함하는 인터포저, 적층 인터포저, 및 그 제조방법
CN103219303A (zh) * 2013-03-28 2013-07-24 江苏物联网研究发展中心 一种tsv背面漏孔的封装结构及方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655320A (zh) * 2016-01-11 2016-06-08 华天科技（昆山）电子有限公司 低成本芯片背部硅通孔互连结构及其制备方法
CN105655320B (zh) * 2016-01-11 2019-08-02 华天科技（昆山）电子有限公司 低成本芯片背部硅通孔互连结构及其制备方法
CN107946283A (zh) * 2017-11-27 2018-04-20 华进半导体封装先导技术研发中心有限公司 一种晶圆载片键合结构及利用该结构进行tsv露头的方法
CN107946283B (zh) * 2017-11-27 2020-03-17 华进半导体封装先导技术研发中心有限公司 一种晶圆载片键合结构及利用该结构进行tsv露头的方法

Similar Documents

Publication Publication Date Title
TWI357111B (zh)
JP5578447B2 (ja) 凹型ソケットを有する環状バイアを備えるダイスタッキング
CN102315198B (zh) 具有对准标记的结构及堆叠装置的制造方法
CN103456704B (zh) 连接件位点间隔的设计方案及得到的结构
TW201403775A (zh) 半導體裝置及半導體裝置之製造方法
JP2009124087A (ja) 半導体装置の製造方法
US10923455B2 (en) Semiconductor apparatus and method for preparing the same
CN104485288A (zh) 一种超薄玻璃转接板的制作方法
CN102208362B (zh) 一种穿透硅通孔背部连接端的制备方法
CN110088883B (zh) 半导体装置、制造半导体装置的方法和固态摄像元件
TW202025377A (zh) 用於薄晶圓載體的方法和裝置
US8754532B2 (en) Semiconductor device and manufacturing method thereof
CN104269362A (zh) 硅通孔金属柱背面凸块制造方法
CN105161410A (zh) 一种用于切割键合晶圆的接缝缺陷的切割方法
CN103700643B (zh) 一种基于tsv工艺的转接板深槽电容及其制造方法
TWM410659U (en) Bump structure
US20150017798A1 (en) Method of manufacturing through-silicon-via
CN102130036B (zh) 浅沟槽隔离结构制作方法
JP2015012009A5 (zh)
CN104347494A (zh) 硅通孔金属柱背面互联方法
CN107799386B (zh) 半导体装置及其制造方法
US10008478B2 (en) Fabricating method for wafer-level packaging
CN103700644B (zh) 基于tsv工艺的转接板深槽电容及其制造方法
CN103165543A (zh) 半导体元件及其制造方法与封装构造
US20190181108A1 (en) Semiconductor Package Structure and Semiconductor Package Structure Fabricating Method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
RJ01 Rejection of invention patent application after publication

Application publication date: 20150107

RJ01 Rejection of invention patent application after publication