TW201403775A - 半導體裝置及半導體裝置之製造方法 - Google Patents

半導體裝置及半導體裝置之製造方法 Download PDF

Info

Publication number
TW201403775A
TW201403775A TW102108620A TW102108620A TW201403775A TW 201403775 A TW201403775 A TW 201403775A TW 102108620 A TW102108620 A TW 102108620A TW 102108620 A TW102108620 A TW 102108620A TW 201403775 A TW201403775 A TW 201403775A
Authority
TW
Taiwan
Prior art keywords
insulating film
substrate
film
semiconductor device
electrode
Prior art date
Application number
TW102108620A
Other languages
English (en)
Inventor
Mayu Aoki
Kenichi Takeda
Kazuyuki Hozawa
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of TW201403775A publication Critical patent/TW201403775A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/11602—Mechanical treatment, e.g. polishing, grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13565—Only outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/13686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/276—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/27618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive layer material, e.g. of a photosensitive conductive resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明係一種半導體裝置及半導體裝置之製造方法，其課題為使半導體裝置之特性提昇。其解決手段係經由接著形成有凸塊電極(BPa)於一面之第1基板(Sa)，和形成有凸塊電極(BPb)於一面之第2基板(Sb)之時，電性連接凸塊電極(BPa，BPb)間之半導體裝置之製造方法，其中，具有於第1基板(Sa)之一面形成無機絕緣膜(400a)之工程，和於無機絕緣膜(400a)上形成有機絕緣膜(500a)的工程，和經由乾蝕刻此等之層積膜之時而形成開口部(OA2)之工程，和經由埋入導電膜於開口部(OA2)內之時而形成凸塊電極(BPa)之工程，和接著第1基板(Sa)之一面與第2基板(Sb)之一面之工程(接著工程)，在開口部(OA2)之形成工程之後，於上述接著工程之前，進行有機絕緣膜(500a)之表面處理。如此，經由於有機絕緣膜(500a)施以表面處理之時，可使基板間的連接性提升。

Description

半導體裝置及半導體裝置之製造方法
本發明係有關半導體裝置及半導體裝置之製造方法，特別是有關適用於藉由電極而電性連接複數片之半導體基板彼此之半導體裝置而有效的技術者。
近年來作為達成半導體裝置之小型化，高性能化之方法之一，開發有層積單結晶矽所成之半導體基板(以下，稱作矽基板)，使用細微之電極配線而電性連接矽基板彼此之安裝技術。
前述之安裝技術之中，作為最近所注目之手法，有著使用連接稱作凸塊電極之矽基板彼此之細微的電極，或貫通稱作矽貫通電極(Through Silicon Via)之矽基板的電極，電性連接形成於複數片之矽基板的積體電路彼此之手法。
採用前述手法之半導體裝置的情況，經由加上於矽基板的熱或經由衝擊之應力，而連接矽基板彼此之凸塊電極之連接信賴性則產生劣化。因此，經由以樹脂等之絕緣體而封閉凸塊電極周圍而保護凸塊電極，確保凸塊電極之連 接信賴性的技術則成為必要不可欠缺。
對於以樹脂封閉凸塊電極周圍之方法之一，有著先塗佈方式。此係先行於接著形成凸塊電極之2片的矽基板(例如，矽晶圓)彼此之工程，於各矽基板上，塗佈由環氧樹脂所代表之熱硬化性樹脂，之後，經由加熱壓著2片的矽基板彼此之時，電性連接凸塊電極彼此的方式。
但於形成凸塊電極之矽基板上塗佈樹脂之後，加熱壓著矽基板彼此而連接凸塊電極彼此之前述的先塗佈方式情況，加熱壓著附著於凸塊電極之連接面的樹脂時，有著進入於凸塊電極彼此之間隙者。由此，凸塊電極間的接觸阻抗變高，更且產生有凸塊電極間成為非接觸等，凸塊電極之連接信賴性下降之問題。
因此，為了作為消除樹脂進入至凸塊電極之連接面的不良情況，而提案有幾個同時接合平坦化之凸塊電極與樹脂，同時進行凸塊電極彼此的連接與樹脂彼此之連接的手法。
例如，對於下述專利文獻1(美國專利申請公開第2007/0207592號說明書)，係揭示有形成具有開口部的樹脂於形成有LSI的矽基板之後，於樹脂之開口部埋入凸塊電極材料，於樹脂與凸塊電極上面之間，呈未有階差而成為平坦地進行研磨，另外對於形成有另外的LSI之矽基板而言，亦同樣地形成凸塊電極與樹脂，由熱壓著而貼合形成於2個矽基板之樹脂彼此，電極彼此之手法。
對於專利文獻2(日本特開平07-014982公報)，係 作為接著2個基板的手法而揭示有以下的工程。首先，對於石英基板(30)側之保護絕緣膜(12)施以開口，於開口，埋入將Al作為主材料之金屬膜(65，66)，呈與保護絕緣膜(12)面成為同一面地進行平坦化。更且，於形成於另外之單結晶Si基板(11)上之半導體積體電路裝置上，堆積厚的多結晶Si膜(24)，將其表面進行平坦化研磨之後，於其表面形成經由氟素系樹脂之接著層(23)。接著，將到達至半導體積體電路裝置之開口形成於接著層(23)之後，進行開口側壁之絕緣化處理，於開口部埋入將Al作為主材料之金屬膜(67，68)，進行平坦化。之後，接著此等基板(參照圖25，圖26)。
先前技術 [專利文獻]
[專利文獻1]美國專利申請公開第2007/0207592號說明書
[專利文獻2]日本特開平07-014982公報
但在記載於上述專利文獻1之技術中，在矽基板彼此之連接工程中，因加上有熱而從樹脂氣體產生脫離，氣體則封閉於樹脂彼此之連接面而成為空隙，有著由之後之切割而矽基板產生剝離之問題。
另外，在記載於上述專利文獻2之技術中，有著接著層之氟素系樹脂的耐熱性低，而不適合於基板間的熱壓著之問題。
因此，本發明者係嘗試使用與氟素系樹脂作比較耐熱性高之樹脂(耐熱性樹脂)的矽基板彼此之連接時，在切割或基底等之工程中，產生有基板間的剝離。
本發明係目的為提供可使半導體裝置之特性提升之技術者。特別是，本發明係解決以往技術所具有之上述課題，且發揮抑制接合時之空隙之效果同時，生產性佳而形成電極及封閉用樹脂，實現信賴性高的基板彼此之連接者為目的。
本發明之上述目的及其他的目的與新的特徵，係可從本說明書的記載及附加圖面了解。
如將在本申請所揭示之發明之中所代表之構成之概要，簡單地進行說明時，如以下。
在本申請所揭示之發明之中，所代表之實施形態所示之半導體裝置係具有：具有配置於第1基板之一面上方的無機膜所成之第1絕緣膜，和配置於上述第1絕緣膜上，由有機膜所成之第2絕緣膜之層積絕緣膜；和配置於經由乾蝕刻上述層積絕緣膜所形成之開口部內的第1電極，上述第2絕緣膜係耐熱性絕緣膜。
在本申請所揭示之發明中，所代表之實施形態所示之 半導體裝置之製造方法係層積形成有第1電極於一面之第1基板，和形成有第2電極於一面第2基板，經由接著上述第1基板之上述一面與上述第2基板之上述一面之時，電性連接上述第1電極與上述第2電極之半導體裝置之製造方法，其中，具有(a)於上述第1基板之上述一面形成無機膜所成之第1絕緣膜的工程，和(b)於上述第1絕緣膜上形成有機膜所成之第2絕緣膜的工程，和(c)經由乾蝕刻上述第1絕緣膜及上述第2絕緣膜之時而形成開口部之工程，和(d)經由埋入導電膜於上述開口部內之時而形成上述第1電極之工程，和(e)接著上述第1基板之上述一面與上述第2基板之上述一面之工程，在上述(c)工程之後，於上述(e)工程之前，具有進行上述第2絕緣膜之表面處理的工程。
在本申請所揭示之發明之中，如根據示於以下之代表性之實施形態所示之半導體裝置，可使半導體裝置之特性提升。
另外，在本申請所揭示之發明之中，如根據示於以下之代表性之實施形態所示之半導體裝置之製造方法，可製造特性良好之半導體裝置。特別是經由乾蝕刻之開口部的形成工程以後，於基板彼此的連接工程以前，經由於基板表面之有機絕緣膜施以表面處理之時，可提升基板間的連接性，形成信賴性高的半導體裝置。
1BP‧‧‧第1凸塊電極
2‧‧‧元件分離範圍
2BP‧‧‧第2凸塊電極
3‧‧‧型阱範圍
7‧‧‧閘極絕緣膜
8‧‧‧閘極電極
9‧‧‧n-型半導體範圍
11‧‧‧n+型半導體範圍
100‧‧‧半導體元件之形成層
100a‧‧‧半導體元件之形成層
100b‧‧‧半導體元件之形成層
200‧‧‧墊片電極
200a‧‧‧墊片電極
200b‧‧‧墊片電極
300‧‧‧無機絕緣膜
300a‧‧‧無機絕緣膜
300b‧‧‧無機絕緣膜
301‧‧‧絕緣膜
302‧‧‧絕緣膜
400a‧‧‧無機絕緣膜
400b‧‧‧無機絕緣膜
401‧‧‧無機絕緣膜
500a‧‧‧有機絕緣膜
500b‧‧‧有機絕緣膜
501‧‧‧有機絕緣膜
600a‧‧‧阻障金屬膜
600b‧‧‧阻障金屬膜
601‧‧‧阻障金屬膜
602‧‧‧阻障金屬膜
700a‧‧‧Cu膜
700b‧‧‧Cu膜
701‧‧‧Cu膜
702‧‧‧Cu膜
A~C‧‧‧層積基板
BP‧‧‧凸塊電極
BPa‧‧‧凸塊電極
BPb‧‧‧凸塊電極
C1~C3‧‧‧連接孔
D‧‧‧距離
I~III‧‧‧基板
IL1‧‧‧層間絕緣膜
IL2‧‧‧層間絕緣膜
IL2a‧‧‧配線溝用絕緣膜
IL2b‧‧‧層間絕緣膜
IL3‧‧‧層間絕緣膜
IL3a‧‧‧配線溝用絕緣膜
IL3b‧‧‧層間絕緣膜
M1‧‧‧配線
M2‧‧‧配線
M3‧‧‧配線
OA‧‧‧開口部
OA1‧‧‧開口部
OA2‧‧‧開口部
P1‧‧‧插塞
P2‧‧‧插塞
P3‧‧‧插塞
Qn‧‧‧MISFET
SW‧‧‧側壁膜
Sa‧‧‧第1基板
Sb‧‧‧第2基板
TBP‧‧‧凸塊電極
TC‧‧‧層積絕緣膜
TCa‧‧‧層積絕緣膜
TCb‧‧‧層積絕緣膜
TH‧‧‧開口部
TH1‧‧‧開口部
TH2‧‧‧開口部
圖1係實施形態1之半導體裝置的剖面圖。
圖2係顯示於半導體元件之形成層具有MISFET的第1基板之構成例的剖面圖。
圖3係顯示實施形態1之半導體裝置的製造工程之剖面圖。
圖4係顯示實施形態1之半導體裝置的製造工程之剖面圖，持續於圖3之半導體裝置的製造工程中之剖面圖。
圖5係顯示實施形態1之半導體裝置的製造工程之剖面圖，持續於圖4之半導體裝置的製造工程中之剖面圖。
圖6係顯示實施形態1之半導體裝置的製造工程之剖面圖，持續於圖5之半導體裝置的製造工程中之剖面圖。
圖7係顯示實施形態1之半導體裝置的製造工程之剖面圖，持續於圖6之半導體裝置的製造工程中之剖面圖。
圖8係顯示實施形態1之半導體裝置的製造工程之剖面圖，持續於圖7之半導體裝置的製造工程中之剖面圖。
圖9係顯示實施形態1之半導體裝置的製造工程之剖面圖，持續於圖8之半導體裝置的製造工程中之剖面 圖。
圖10係顯示實施形態1之半導體裝置的製造工程之剖面圖，持續於圖9之半導體裝置的製造工程中之剖面圖。
圖11係顯示於半導體元件之形成層具有MISFET的第1基板之構成例的剖面圖。
圖12係顯示實施形態2之半導體裝置的製造工程之剖面圖。
圖13係顯示實施形態2之半導體裝置的製造工程之剖面圖，持續於圖12之半導體裝置的製造工程中之剖面圖。
圖14係顯示實施形態2之半導體裝置的製造工程之剖面圖，持續於圖13之半導體裝置的製造工程中之剖面圖。
圖15係顯示實施形態2之半導體裝置的製造工程之剖面圖，持續於圖14之半導體裝置的製造工程中之剖面圖。
圖16係顯示實施形態2之半導體裝置的製造工程之剖面圖，持續於圖15之半導體裝置的製造工程中之剖面圖。
圖17係顯示實施形態2之半導體裝置的製造工程之剖面圖，持續於圖16之半導體裝置的製造工程中之剖面圖。
圖18係顯示實施形態2之半導體裝置的製造工程之 剖面圖，持續於圖17之半導體裝置的製造工程中之剖面圖。
圖19係顯示實施形態3之半導體裝置的製造工程之剖面圖。
圖20係顯示實施形態3之半導體裝置的製造工程之剖面圖，持續於圖19之半導體裝置的製造工程中之剖面圖。
圖21係顯示實施形態3之半導體裝置的製造工程之剖面圖，持續於圖20之半導體裝置的製造工程中之剖面圖。
圖22係顯示實施形態3之半導體裝置的製造工程之剖面圖，持續於圖21之半導體裝置的製造工程中之剖面圖。
圖23係顯示實施形態3之半導體裝置的製造工程之剖面圖，持續於圖22之半導體裝置的製造工程中之剖面圖。
圖24係顯示實施形態3之半導體裝置的製造工程之剖面圖，持續於圖23之半導體裝置的製造工程中之剖面圖。
圖25係顯示實施形態3之半導體裝置的製造工程之剖面圖，持續於圖24之半導體裝置的製造工程中之剖面圖。
圖26係顯示實施形態3之半導體裝置的製造工程之剖面圖，持續於圖25之半導體裝置的製造工程中之剖面 圖。
圖27係顯示實施形態4之半導體裝置的製造工程之剖面圖。
圖28係顯示實施形態4之半導體裝置的製造工程之剖面圖，持續於圖27之半導體裝置的製造工程中之剖面圖。
圖29係顯示實施形態4之半導體裝置的製造工程之剖面圖，持續於圖28之半導體裝置的製造工程中之剖面圖。
圖30係顯示實施形態4之半導體裝置的製造工程之剖面圖，持續於圖29之半導體裝置的製造工程中之剖面圖。
圖31係顯示實施形態4之半導體裝置的製造工程之剖面圖，持續於圖30之半導體裝置的製造工程中之剖面圖。
圖32係顯示實施形態4之半導體裝置的製造工程之剖面圖，持續於圖31之半導體裝置的製造工程中之剖面圖。
圖33係顯示實施形態4之半導體裝置的製造工程之剖面圖，持續於圖32之半導體裝置的製造工程中之剖面圖。
圖34係顯示實施形態5之半導體裝置的製造工程之剖面圖。
圖35係顯示實施形態5之半導體裝置的製造工程之 剖面圖，持續於圖34之半導體裝置的製造工程中之剖面圖。
圖36係顯示實施形態5之半導體裝置的製造工程之剖面圖，持續於圖35之半導體裝置的製造工程中之剖面圖。
圖37係顯示實施形態5之半導體裝置的製造工程之剖面圖。
圖38係顯示實施形態5之半導體裝置的製造工程之剖面圖。
圖39係顯示實施形態5之半導體裝置的製造工程之剖面圖，持續於圖36之半導體裝置的製造工程中之剖面圖。
圖40係顯示實施形態5之半導體裝置的製造工程之剖面圖，持續於圖39之半導體裝置的製造工程中之剖面圖。
圖41係顯示實施形態5之半導體裝置的製造工程之剖面圖，持續於圖40之半導體裝置的製造工程中之剖面圖。
圖42係顯示實施形態5之半導體裝置的製造工程之剖面圖，持續於圖41之半導體裝置的製造工程中之剖面圖。
圖43係顯示實施形態5之半導體裝置的製造工程之剖面圖，持續於圖42之半導體裝置的製造工程中之剖面圖。
圖44係顯示實施形態5之半導體裝置的製造工程之剖面圖，持續於圖43之半導體裝置的製造工程中之剖面圖。
圖45係顯示實施形態6之半導體裝置的製造工程之剖面圖。
圖46係顯示實施形態6之半導體裝置的製造工程之剖面圖，持續於圖45之半導體裝置的製造工程中之剖面圖。
圖47係顯示實施形態6之半導體裝置的製造工程之剖面圖，持續於圖46之半導體裝置的製造工程中之剖面圖。
圖48係顯示實施形態7之半導體裝置的製造工程之剖面圖。
圖49係顯示實施形態7之半導體裝置的製造工程之剖面圖，持續於圖48之半導體裝置的製造工程中之剖面圖。
圖50係顯示實施形態7之半導體裝置的製造工程之剖面圖，持續於圖49之半導體裝置的製造工程中之剖面圖。
圖51係顯示PBO膜表面部之C離子量的圖表。
在以下的實施形態中，方便上有必要時，分割成複數的部分或實施形態加以說明，但除了特別明示的情況之 外，此等係並非相互無關係的構成，而一方係另一方或全部的變形例，應用例，詳細說明，補足說明等之關係。另外，在以下實施形態中，提及到要素的數據等(包含個數，數值，量，範圍等)之情況，除了特別明示之情況及原理上明確限定特定的數之情況等之外，並非加以限定其特定的數者，亦可為特定數以上或以下。
更且，在以下的實施形態中，其構成要素(亦包含要素步驟等)係除了特別明示之情況及原理上認為明確必須之情況等之外，未必為必須之構成。同樣地，在以下之實施形態中，提及構成要素等之形狀，位置關係等時，除了特別明示之情況及原理上認為並非明確之情況等之外，包含實質上作為近似或類似於其形狀等之構成等。此情況係對於上述數等(包含個數，數值，量，範圍等)之情況亦為同樣。
以下，將本發明之實施形態，依據圖面加以詳細說明。然而，在為了說明實施形態之全圖中，對於具有同一的機能之構件係有附上同一或關連符號，其反覆的說明係省略之。另外，對於存在有複數之類似的構件(部位)情況，有著對於總稱的符號追加記號而顯示個別或特定的部位情況。另外，在以下的實施形態中，除了特別必要時以外，原則上不會反覆說明同一或同樣的部分。
另外，在實施形態所使用的圖面中，即使為剖面圖，亦有為了容易辨識圖面而省略陰影線之情況。另外，在剖面圖中，各部位之尺寸係並非與實際裝置對應 者，為了容易了解圖面，而有相對性加大表示特定部位之情況。
(實施形態1) [構造說明]
參照圖1之同時，對於本實施形態之半導體裝置之構造加以說明。圖1係本實施形態的半導體裝置之剖面圖。
如圖1所示，本實施形態之半導體裝置係具有第1基板Sa與第2基板Sb之層積構造。
第1基板Sa係由矽所成之半導體基板，對於其表面(第1面，元件面，凸塊電極之形成側的面，半導體元件之形成側的面)，係配置有半導體元件(未圖示)。在圖1中，將半導體元件的形成層(半導體元件之內在層)作為100a而顯示。對於半導體元件之形成層100a上係配置有墊片電極(墊片範圍，導電性膜)200a。此墊片電極200a係最上層配線之一部分，成為外部連接部。最上層配線係由無機絕緣膜300a所被覆，從無機絕緣膜300a之開口部OA1露出有墊片電極200a。
更且，對於無機絕緣膜300a上係配置有無機絕緣膜(無機膜)400a。此無機絕緣膜400a的表面係被平坦化。更且，對於無機絕緣膜400a上係配置有有機絕緣膜(有機膜)500a。有機絕緣膜500a係具有感光性。
另外，對於無機絕緣膜400a及有機絕緣膜500a的層 積絕緣膜TCa係配置有開口部OA2，對於此開口部OA2內係配置有凸塊電極BPa。
上述開口部OA2係經由乾蝕刻無機絕緣膜400a及有機絕緣膜500a的層積絕緣膜TCa而加以形成。另外，凸塊電極BPa係經由埋入導電性膜(導電膜)而加以形成。具體而言，經由埋入阻障金屬膜600a，種晶膜(未圖示)及Cu(銅)膜700a而加以形成。另外，對於第1基板Sa之最上層的有機絕緣膜500a係施以表面處理。
第2基板Sb亦具有與第1基板Sa同樣的構成。第2基板Sb係由矽所成之半導體基板，對於其表面(第1面，元件面，凸塊電極之形成側的面，半導體元件之形成側的面)，係配置有半導體元件(未圖示)。在圖1中，將半導體元件的形成層(半導體元件之內在層)作為100b而顯示。然而，在圖1中，半導體元件之形成層100b係記載於第2基板Sb之下側。對於半導體元件之形成層100b上(在圖1中係為下側)，係配置有墊片電極(導電性膜)200b。此墊片電極200b係最上層配線之一部分，成為外部連接部。最上層配線係由無機絕緣膜300b所被覆，從無機絕緣膜300b之開口部OA1露出有墊片電極200b。
更且，對於無機絕緣膜300b上(在圖1中係為下側)係配置有無機絕緣膜(無機膜)400b。此無機絕緣膜400b的表面(在圖1中係為下側)係被平坦化。更且，對於無機絕緣膜400b上(在圖1中係為下側)係配置有 有機絕緣膜(有機膜)500b。有機絕緣膜500b係具有感光性。
另外，對於無機絕緣膜400b及有機絕緣膜500b的層積絕緣膜TCb係配置有開口部OA2，對於此開口部OA2內係配置有凸塊電極BPb。
上述開口部OA2係經由乾蝕刻無機絕緣膜400b及有機絕緣膜500b的層積絕緣膜TCb而加以形成。另外，凸塊電極BPb係經由埋入導電性膜(導電膜)而加以形成。具體而言，經由埋入阻障金屬膜600b，種晶膜(未圖示)及Cu(銅)膜700b而加以形成。另外，對於第2基板Sb之最上層的有機絕緣膜500b係施以表面處理。
本實施形態之半導體裝置係成為有機絕緣膜(500a，500b)彼此，凸塊電極(BPa，BPb)彼此則呈接觸地貼合上述第1基板Sa之表面側與上述第2基板Sb之表面側之構成。
雖未限制形成於上述半導體元件之形成層(100a，100b)之元件，但例如，可配置MISFET者。
圖2係顯示於半導體元件之形成層具有MISFET的第1基板之構成例的剖面圖。
如圖2所示，對於第1基板Sa之表面係配置有MISFET(Metal Insulator Semiconductor Field Effect Transistor：MIS型電場効果電晶體)Qn。此MISFET係n通道型之MISFET，形成於以元件分離範圍2所圍繞的 p型之型阱範圍3的表面。此n通道型之MISFET(Qn)係具有配置於p型之型阱範圍3的表面之閘極絕緣膜7，和配置於閘極絕緣膜7上之閘極電極8，和配置於閘極電極8兩側之第1基板(p型之型阱範圍3)Sa中的源極．汲極用之半導體範圍(n型不純物擴散層)。另外，對於閘極電極8之側壁上係配置有絕緣體所成之側壁膜SW。
上述源極．汲極用之半導體範圍(n型不純物擴散層)係具有所謂LDD(Lightly Doped Drain)構造，經由n-型半導體範圍9，和較n-型半導體範圍9不純物濃度為高之n+型半導體範圍11所構成。n+型半導體範圍11係配置於閘極電極8及側壁膜SW兩側之p型之型阱範圍3，n-型半導體範圍9係配置於閘極電極8兩側之p型之型阱範圍3。
對於上述MISFET(Qn)之上方係配置有配線M1~M3。各配線(M1~M3)間及配線M1與MISFET(Qn)之間係以插塞P1~P3所連接。C1~C3係連接孔。
具體而言，對於上述MISFET(Qn)上係配置有層間絕緣膜IL1，對於此層間絕緣膜IL1係配置有插塞P1。另外，對於層間絕緣膜IL1上係配置有配線M1。對於此配線M1上係配置有層間絕緣膜IL2，對於此層間絕緣膜IL2中係配置有插塞P2。另外，對於層間絕緣膜IL2上係配置有配線M2。對於此配線M2上係配置有層間絕緣膜IL3，對於此層間絕緣膜IL3中係配置有插塞P3。另外， 對於層間絕緣膜IL3上係配置有配線M3。在此，配線M3為最上層配線，其一部分則成為墊片電極200a。此墊片電極200a上之構成係如前述。此等配線(M1~M3)係由圖案化以濺鍍法堆積之金屬膜(例如，鋁(Al)膜)者加以形成。在此係例示3層的配線(M1~M3)，但更配置多層的配線亦可。
然而，上述MISFET(Qn)之其他，形成p通道型之MISFET，其他構成之電晶體(雙極性電晶體，LDMOS(Laterally Diffused MOS))，電容元件，各種記憶體等之其他元件亦可。另外，上述MISFET(Qn)等所構成之電路係可舉出邏輯電路或記憶體電路等。
更且，形成於第1基板Sa之半導體元件的形成層100a之半導體元件，和形成於第2基板Sb之半導體元件的形成層100b之半導體元件係未必為相同，例如，將第1基板Sa作為邏輯用的基板，而將第2基板Sb作為記憶體用之基板而層積亦可。另外，亦可將第1基板Sa與第2基板Sb作為各混載邏輯或記憶體之系統基板，進行層積。
另外，於第1基板Sa或第2基板Sb形成MEMS(微機電系統、Micro Electro Mechanical Systems)亦可。MEMS係為將感測器或傳動器等之元件與電子電路積體化於基板上之裝置。例如，於第1基板Sa形成感測器，而於第2基板Sb形成電子電路，使此等基板層積亦可。
[製法說明]
接著，參照圖3~圖10之同時，說明本實施形態之半導體裝置之製造工程，同時更明確本實施形態之半導體裝置之構成。圖3~圖10係顯示本實施形態之半導體裝置之製造工程之剖面圖。
如圖3所示，準備形成有半導體元件之形成層100a及墊片電極200a之第1基板Sa。然而，包含此墊片電極200a之最上層配線係由圖案化以濺鍍法堆積之金屬膜(例如，鋁(Al)膜)者加以形成。
接著，於墊片電極200a上，作為無機絕緣膜300a而例如將氮化矽膜，以CVD(Chemical Vapor Deposition)法等而堆積。接著，經由蝕刻墊片電極200a上之無機絕緣膜300a之時，形成露出墊片電極200a之表面的開口部OA1(圖4)。具體而言，於無機絕緣膜300a上形成光阻劑膜(未圖示)，再經由曝光．顯像而除去墊片電極200a上部之光阻劑膜。接著，經由將此光阻劑膜作為光罩而蝕刻無機絕緣膜300a之時，形成上述開口部OA1。接著，經由灰化光阻劑膜等而除去。將從如此之光阻劑膜之形成至除去為止之工程稱作圖案化。
接著，如圖5所示，於含有在開口部OA1上之第1基板Sa的上部，作為無機絕緣膜400a，例如以CVD法等，堆積500nm程度氧化矽膜。此時，對於無機絕緣膜400a之表面係產生有對應於墊片電極200a與無機絕緣膜 300a之重疊部分之凹凸。接著，經由CMP(Chemical Mechanical Polishing：化學性機械的研磨)法而研磨無機絕緣膜400a的表面。由此，平坦化無機絕緣膜400a之表面。在此，作為無機絕緣膜400a，使用氧化矽膜，但其他，可使用氮化矽膜等。
接著，於無機絕緣膜400a上形成有機絕緣膜500a。在此，作為有機絕緣膜500a而使用感光性之絕緣膜。作為具有如此感光性之有機絕緣膜500a，例如，可使用將聚苯并噁唑(PBO)作為主成分之絕緣膜(PBO膜)。PBO膜係可經由在氮素環境中加熱聚苯并噁唑前驅物而形成。將聚苯并噁唑前驅化合物示於以下之[化1]。此化合物係可溶於鹼性溶液。因而，作為前驅物液，使用前驅體化合物[化1]之鹼性溶液，更且，使用添加感光劑(例如，疊氮化酯化合物)之構成。經由加熱而前驅體化合物則閉環，成為[化2]之硬化化合物。
例如，將前驅物液，於第1基板Sa的主面，使用旋塗機加以塗佈之後，經由施以熱處理而形成PBO膜所成之感光性的有機絕緣膜(感光性樹脂膜)500a。PBO膜的膜厚係1500nm程度。此PBO膜與氟素系樹脂作比較，耐熱性為高的樹脂(耐熱性樹脂，耐熱性絕緣膜)，使用於具有後述之熱壓著工程的本實施形態而為最佳。
接著，經由使用i線步進器等而進行曝光之時，使開口部OA2之形成範圍的有機絕緣膜500a感光。接著，如圖6所示，除去經由使用鹼性顯像液等而進行顯像處理而感光之有機絕緣膜500a。
接著，如圖7所示，將有機絕緣膜500a作為光罩，使用乾蝕刻法而蝕刻無機絕緣膜400a。例如，由將乾蝕刻氣體作為電漿化，作用於無機絕緣膜400a者而進行蝕刻。作為乾蝕刻氣體係例如，使用碳氟化合物系之氣體。
由此，於無機絕緣膜400a及有機絕緣膜500a之層積絕緣膜TCa中，形成有露出墊片電極200a之開口部OA2。開口部OA2之形成範圍係位置於開口部OA1之形成範圍的內部，其形狀(從上面而視之平面形狀)係例如 為直徑5μm程度的圓形。
接著，對於有機絕緣膜500a之表面而言，施以表面處理。作為表面處理，例如，進行氫自由基處理。將含有氫(H)自由基之氣體對於有機絕緣膜500a表面而言進行噴射。由此，將有機絕緣膜500a之表面加以改質。對於此改質係包含有機絕緣膜500a之表面構成物之除去(蝕刻)或構造物之組成的變化等。
接著，如圖8所示，於含有在開口部OA2內之有機絕緣膜500a上，形成阻障金屬膜600a。作為阻障金屬膜600a，例如，使用濺鍍法等而堆積70nm程度TiN(氮化鈦)膜。此阻障金屬膜600a係為了防止在之後的工程埋入於開口部OA2之內部的Cu(銅)擴散於有機絕緣膜500a內情況而形成。
接著，於阻障金屬膜600a上，作為晶種膜(未圖示)，以濺鍍法而堆積膜厚100nm程度之Cu膜。接著，於晶種膜之上部，以電解電鍍法，堆積3μm程度Cu膜700a。由此，以Cu膜700a埋入開口部OA2之內部。
接著，如圖9所示，使用CMP法而研磨有機絕緣膜500a上之Cu膜700a，晶種膜及阻障金屬膜600a。由此，對於開口部OA2之內部係形成有Cu膜700a，晶種膜及阻障金屬膜600a所成之凸塊電極BPa。
接著，對於第2基板Sb而言，施以與第1基板Sa同樣的處理(參照圖3~圖9)。即，於第2基板Sb上形成具有開口部OA1之無機絕緣膜300b，接著，形成無機絕 緣膜400b及有機絕緣膜500b之層積絕緣膜TCb之後，經由乾蝕刻而形成開口部OA2。之後，對於有機絕緣膜500b的表面而言，施以表面處理，於開口部OA2之內部，形成Cu膜700b，晶種膜及阻障金屬膜600b所成之凸塊電極BPb。
接著，如圖10所示，使第1基板Sa的表面(第1面，元件面，凸塊電極之形成側的面，半導體元件之形成側的面)，和第2基板Sb的表面(第1面，元件面，凸塊電極之形成側的面，半導體元件之形成側的面)對向，重疊之後，高溫下(例如，經由以300℃以上進行壓著之時，接著此等基板(熱壓著，圖1)。此時，同時進行形成於各第1基板Sa及第2基板Sb之凸塊電極(BPa，BPb)彼此之電性連接，與有機絕緣膜(500a，500b)彼此之接著。
之後，各研磨(背面研削)第1基板Sa的背面(第2面，與半導體元件之形成側相反的面)及第2基板Sb的背面(第2面，與半導體元件之形成側相反的面)，基板厚度則薄膜化至成為25μm程度為止。更且，將晶圓狀態之第1基板Sa及第2基板Sb，沿著切割道而切斷(切割)，作為個片化(晶片化)。
經由以上的工程，完成圖1所示之本實施形態之半導體裝置。
然而，在上述工程中，在開口部OA2之形成後，於凸塊電極(BPa，BPb)之形成前，進行有機絕緣膜 (500a，500b)之表面處理，但在凸塊電極(BPa，BPb)形成後，於基板間之熱壓著前，進行有機絕緣膜(500a，500b)之表面處理亦可。
如此，如根據本實施形態，作為墊片電極200a上之絕緣膜，因使用無機絕緣膜400a及有機絕緣膜500a之層積絕緣膜TCa之故，有機絕緣膜500a的量則相對減少之故，在第1基板Sa及第2基板Sb之加熱及壓著工程中，可降低脫氣(脫離氣體)者。因而，可抑制壓著時之空隙產生。例如，對於僅以有機絕緣膜而構成墊片電極200a上之絕緣膜的情況，係其膜厚變大而經由加熱的脫氣則變大。另外，開口部側壁則成為推拔形狀。
對此，在本實施形態中，由使用上述層積絕緣膜TCa者，可降低脫氣情況，而降低經由基板間之接著不良之基板間的剝離。另外，可降低凸塊電極間之連接不良。如此，可使半導體裝置之特性提升。
另外，如根據本實施形態，於基板間的熱壓著工程之前，對於有機絕緣膜500a之表面而施以表面處理之故，可使有機絕緣膜(500a，500b)彼此之接著性提升。
以下，依據本發明者之檢討例(實驗例)加以說明。作為樣品A，對於晶圓狀態之第1基板Sa及第2基板Sb，製作依據上述工程(參照圖3~圖9)而進行熱壓著之層積基板A。即，對於各基板(Sa，Sb)，在開口部OA2之形成後，於凸塊電極(BPa，BPb)之形成前，進行有 機絕緣膜(500a，500b)之表面處理，熱壓著此等基板(Sa，Sb)。作為樣品B，對於晶圓狀態之第1基板Sa及第2基板Sb，製作改變表面處理之時間而進行熱壓著之層積基板B。即，對於各基板(Sa，Sb)，在凸塊電極(BPa，BPb)形成後，於基板間的熱壓著前，進行有機絕緣膜(500a，500b)之表面處理，熱壓著此等基板(Sa，Sb)。作為樣品C，對於晶圓狀態之第1基板Sa及第2基板Sb，製作由未進行表面處理而進行熱壓著之層積基板C。
對於此等層積基板A~C，將各第1基板Sa及第2基板Sb，呈成為25μm程度之厚度地背面研削。之中，對於層積基板C，於正在背面研削之中，產生有基板間之剝離。對此，對於層積基板A及B係未確認到有基板間的剝離。如此之剝離試驗的結果，經由有機絕緣膜(500a，500b)之表面處理，明確到有使基板間的接著力提升之情況。另外，即使改變表面處理的時間，如於熱壓著之前施以表面處理，明確到有基板間的接著力提升之情況。
本發明者之檢討的結果，經由表面處理之有無的接著力的差係研究到開口部OA2之形成時的乾蝕刻損傷是否為要因。
因此，為了明確經由表面處理之基板間的接著力之提升機構而進行以下之檢討。製造於基板上形成上述PBO膜，作為損傷處理而施以Ar(氬)電漿處理之基板I。此 損傷處理係指經由乾蝕刻之模擬Ar電漿之構成。另外，於基板上形成上述PBO膜，作為損傷處理而施以Ar(氬)電漿處理之後，製造作為表面處理而施以上述氫自由基處理之基板II。另外，作為參考，製造於基板上形成上述PBO膜，未進行上述損傷處理及上述表面處理任一之基板III。
對於此等基板(I，II，III)，使用Tof-SIMS(Time-of-flight secondaryion mass spectrometer、飛行時間二次離子質譜儀)，測定PBO膜表面部(從表面至深度30nm間)的C(碳素，碳)離子量，對於基板I及基板II之C離子量，算出基板III之C離子量的差分。將其結果示於圖51的圖表。圖51係顯示PBO膜表面部之C離子量的圖表。圖表的縱軸係C離子量的變化分(a.u.)。另外，圖表的橫軸係自PBO膜表面之深度(nm)。
如圖表所示，經由Ar電漿處理，明確到有PBO膜表面之C離子量變高之情況。對此，於Ar電漿處理後，施以氫自由基處理之情況，係C離子量則與參考相同程度(±5%的範圍)。另外，在PBO膜表面部(從表面至深度30nm間)，C離子量的不均亦未有為Ar電漿處理之情況而變大，而與參考相同程度。
經由以上結果，研究出在於乾蝕刻處理時曝曬於Ar等之電漿的有機絕緣膜(500a，500b)中，其表面則碳化，產生有成為石墨構造等之膜質的變化，形成損傷層，經由此而接著性產生下降者。
對此，對於於Ar電漿處理後施以氫自由基處理之情況，係研究到蝕刻上述損傷層，或經由上述損傷層的化學變化等而膜質回復者。
如此，明確到於有機絕緣膜(500a，500b)之乾蝕刻之後，基板(Sa，Sb)間之熱壓著前，對於各基板之表面(有機絕緣膜500a，500b)而言，經由施以表面處理(例如，氫電漿處理)之時，可提升基板間之接著性。
在此，在本實施形態中，作為有機絕緣膜(500a，500b)，使用PBO膜，但其他，亦可使用將聚醯亞胺作為主成分之有機絕緣膜，或將苯環丁烯作為主成分之有機絕緣膜等。此等膜亦為耐熱性絕緣膜，使用於具有熱壓著工程之本實施形態為最佳。在本說明書中，耐熱性絕緣膜係作為1%重量損失之溫度約300℃以上之絕緣膜。
更且，對於PBO膜或聚醯亞胺係多數存在有具有正片型之感光性的種類構成，由選擇此等者，可使用非溶劑系顯像液，可降低對於環境之影響。另外，對於使用苯并環丁烯之情況係在主架構之環化反應中不易生成有副生成物，而可形成特性良好的有機絕緣膜。使用上述材料而形成有機絕緣膜之情況，亦對於以單層而使用之情況，係經由加熱而不易產生氣體。因而，由將墊片電極200a上之絕緣膜作為無機絕緣膜與有機絕緣膜之層積構造者，可降低脫氣。
另外，上述材料亦為碳素含有化合物，擔心有乾蝕刻處理時之損傷層的生成。因而，經由施以表面處理(例如，氫電漿處理)之時，可使基板間的接著性提昇。
另外，在本實施形態中，作為無機絕緣膜400a而使用經由CVD法所形成之氧化矽膜，經由CMP法而研磨其表面，但經由作為無機絕緣膜400a而使用塗佈絕緣膜而與成膜同時進行平坦化，省略研磨工程亦可。
另外，如前述，對於表面處理的時間係在(1)開口部OA2之形成後，凸塊電極(BPa，BPb)之形成前，或(2)凸塊電極(BPa，BPb)形成後，基板間的熱壓著前之任一均可，另外，在雙方的時間進行表面處理亦可。
另外，在本實施形態中，係作為表面處理而例示有氫自由基處理，但其他，進行氫電漿處理，氨自由基處理，氨電漿處理，氧電漿處理或氧自由基處理亦可。即，進行在具有此等活性種的氣體之環境下的處理或噴射該氣體之處理。
但在氨自由基處理或氨電漿處理中，可產生經由氨的構成元素之氮素(N)的氮化作用。因而，作為凸塊電極(BPa，BPb)，對於使用不易被氮化之金屬而為有用。另外，在氧電漿處理或氧自由基處理中，可產生氧化作用。因而，作為凸塊電極(BPa，BPb)，對於使用不易被氧化之金屬而為有用。然而，在做成不期望之氧化的情況，在之後的工程中，經由施以在還原性環境下之熱處理 等(還原處理)之時，將氧化金屬作為金屬亦可。
另外，在本實施形態中，接著相同組成之有機絕緣膜(500a，500b)彼此，凸塊電極(BPa，BPb)彼此，但將另一方的凸塊電極(例如，BPb)之構成金屬作為不同之構成亦可。另外，將另一方之有機絕緣膜(例如，500b)，作為其他之絕緣膜(例如，無機絕緣膜)亦可。
另外，在本實施形態中，在熱壓著晶圓狀態之第1基板Sa及第2基板Sb之後，進行切斷(切割)加以個片化(晶片化)，但將晶圓狀態之第1基板Sa及第2基板Sb各進行個片化之後，進行熱壓著亦可。
(實施形態2)
在實施形態1中，於由圖案化金屬膜所形成之墊片電極200a上堆積無機絕緣膜300a(圖4)，但在實施形態2中，於無機絕緣膜300a中形成配線溝，經由於此配線溝內埋入金屬膜(例如，Cu(銅)膜)之時而形成墊片電極200a上。
以下，參照圖面之同時，對於本實施形態之半導體裝置之構造及製造工程加以說明。圖11係顯示於半導體元件之形成層具有MISFET的第1基板之構成例的剖面圖。圖12~圖18係顯示本實施形態之半導體裝置之製造工程之剖面圖。
[構造說明]
如顯示本實施形態之半導體裝置之製造工程的剖面圖之一的圖18所示，本實施形態之半導體裝置係具有第1基板Sa與第2基板Sb之層積構造。
與實施形態1之圖1不同處係墊片電極200a則埋入於無機絕緣膜300a中的配線溝內的點。因而，在本實施形態中，如實施形態1，未產生有對應於墊片電極200a與無機絕緣膜300a之重疊部分之凹凸，而墊片電極200a之表面與無機絕緣膜300a之表面則成為略相同高度。換言之，墊片電極200a及無機絕緣膜300a之表面則加以平坦化。另外，對於第2基板Sb之墊片電極200b及無機絕緣膜300b亦為同樣。然而，其他之構成係與實施形態1(圖1)同樣，故而省略其說明。
在本實施形態中，對於墊片電極200a上係亦配置有經由乾蝕刻而將無機絕緣膜400a及有機絕緣膜500a之層積絕緣膜TCa進行開口之開口部OA。更且，對於墊片電極200b上係亦配置有經由乾蝕刻而將無機絕緣膜400b及有機絕緣膜500b之層積絕緣膜TCb進行開口之開口部OA。另外，對於有機絕緣膜500a，500b係各施以表面處理。
另外，對於墊片電極200a上之開口部OA及墊片電極200b上之開口部OA內部係各配置有凸塊電極BPa，BPb。
在圖18中係成為有機絕緣膜(500a，500b)彼此， 凸塊電極(BPa，BPb)彼此則呈接觸地貼合上述第1基板Sa之表面側與第2基板Sb之表面側之構成。
然而，對於形成於位置在墊片電極(200a，200b)之下層的半導體元件之形成層(100a，100b)的元件並無限制，與實施形態1(圖2)同樣地配置MISFET等亦可。但在圖2中，經由圖案化而形成配線(M1~M3)，但經由金屬膜之埋入而形成此等亦可。例如，如圖11所示，對於MISFET(Qn)上之層間絕緣膜IL1中係配置有插塞P1。MISFET(Qn)，層間絕緣膜IL1及插塞P1的構成係與實施形態1(圖2)同樣。
在此，對於層間絕緣膜IL1上係配置有埋入於配線溝用絕緣膜IL2a的配線M1。對於此配線M1上係配置有層間絕緣膜IL2b，對於此層間絕緣膜IL2b中係配置有插塞P2。另外，對於層間絕緣膜IL2b上係配置有埋入於配線溝用絕緣膜IL3a的配線M2。對於此配線M2上係配置有層間絕緣膜IL3b，對於此層間絕緣膜IL3b中係配置有插塞P3。另外，對於層間絕緣膜IL3b上係配置有埋入於無機絕緣膜300a的配線M3。在此，配線M3為最上層配線，其一部分則成為墊片電極200a。如此，將配線M1~M3作為埋入配線(鑲嵌配線)亦可。
[製法說明]
接著，說明本實施形態之半導體裝置之製造工程，同時更明確本實施形態之半導體裝置之構成。
如圖12所示，準備形成有半導體元件之形成層100a及墊片電極200a之第1基板Sa。然而，包含此墊片電極200a之最上層配線係如前述，經由於無機絕緣膜300a中的配線溝，埋入金屬膜(例如，Cu膜)而加以形成。
接著，如圖13所示，於含有在墊片電極200a上之無機絕緣膜300a上，作為無機絕緣膜400a，例如以CVD法等，堆積500nm程度氧化矽膜。此時，墊片電極200a的表面與無機絕緣膜300a的表面則略相同高度，加以平坦化之故，無機絕緣膜400a之表面亦成為略平坦。因而，可省略實施形態1之無機絕緣膜400a之表面的研磨工程。
接著，於無機絕緣膜400a上形成有機絕緣膜500a。在此，作為有機絕緣膜500a，與實施形態1同樣地形成PBO膜。
接著，如圖14所示，與實施形態1同樣地，經由曝光顯像處理而於有機絕緣膜500a形成開口部OA，更且，將有機絕緣膜500a作為光罩而乾蝕刻無機絕緣膜400a。由此，於無機絕緣膜400a及有機絕緣膜500a之層積絕緣膜TCa中，形成有露出墊片電極200a之開口部OA。
接著，對於有機絕緣膜500a之表面而言，施以表面處理。作為表面處理，例如，將含有氫自由基之氣體對於有機絕緣膜500a表面而言進行噴射。由此，將有機絕緣 膜500a之表面加以改質。
接著，如圖15所示，於含在開口部OA內之有機絕緣膜500a上，與實施形態1同樣地，形成阻障金屬膜600a，晶種膜(未圖示)及Cu膜700a。
接著，如圖16所示，使用CMP法而研磨有機絕緣膜500a上之Cu膜700a，晶種膜及阻障金屬膜600a。由此，對於開口部OA之內部係形成有Cu膜700a，晶種膜及阻障金屬膜600a所成之凸塊電極BPa。
接著，對於第2基板Sb而言，施以與第1基板Sa同樣的處理(參照圖12~圖16)。即，於含在墊片電極200b上之第2基板Sb上，形成無機絕緣膜400b及有機絕緣膜500b之層積絕緣膜TCb之後，經由乾蝕刻而形成開口部OA。之後，對於有機絕緣膜500b的表面而言，施以表面處理，於開口部OA之內部，形成Cu膜700b，晶種膜及阻障金屬膜600b所成之凸塊電極BPb。
接著，如圖17所示，使第1基板Sa的表面(第1面，元件面，凸塊電極之形成側的面，半導體元件之形成側的面)，和第2基板Sb的表面(第1面，元件面，凸塊電極之形成側的面，半導體元件之形成側的面)對向，重疊之後，高溫下經由壓著之時，接著此等基板(熱壓著)。此時，同時進行形成於各第1基板Sa及第2基板Sb之凸塊電極(BPa，BPb)彼此之電性連接，與有機絕緣膜(500a，500b)彼此之接著。
之後，各研磨(背面研削)第1基板Sa的背面(第 2面，與半導體元件之形成側相反的面)及第2基板Sb的背面，基板厚度則薄膜化至成為25μm程度為止。更且，將晶圓狀態之第1基板Sa及第2基板Sb，沿著切割道而切斷，作為個片化。
經由以上的工程，完成圖18所示之本實施形態之半導體裝置。
然而，在上述工程中，在開口部OA之形成後，於凸塊電極(BPa，BPb)之形成前，進行有機絕緣膜(500a，500b)之表面處理，但在凸塊電極(BPa，BPb)形成後，於基板間之熱壓著前，進行有機絕緣膜(500a，500b)之表面處理亦可。
如此，如根據本實施形態，作為墊片電極200a上之絕緣膜，因使用無機絕緣膜400a及有機絕緣膜500a之層積絕緣膜TCa之故，在第1基板Sa及第2基板Sb之加熱及壓著工程中，可降低自有機絕緣膜500a之脫氣者。因而，可抑制壓著時之空隙的產生，而可降低經由基板間之接著不良的基板間之剝離。另外，可降低凸塊電極間之連接不良。如此，可使半導體裝置之特性提升。
另外，如根據本實施形態，於基板間的熱壓著工程之前，對於有機絕緣膜500a之表面而施以表面處理之故，可使有機絕緣膜(500a，500b)彼此之接著性提升。
(實施形態3)
在實施形態1及2中，於第1基板Sa的表面(第1 面，元件面，凸塊電極之形成側的面，半導體元件之形成側的面)側形成凸塊電極BPa，但在實施形態3中，於第1基板Sa的背面(第2面，與半導體元件之形成側相反的面)側形成凸塊電極BP。
以下，參照圖面之同時，對於本實施形態之半導體裝置之構造及製造工程加以說明。圖19~圖26係顯示本實施形態之半導體裝置之製造工程之剖面圖。
[構造說明]
在顯示本實施形態之半導體裝置之製造工程的剖面圖之一圖25中，將第1基板Sa的背面(第2面，與半導體元件之形成側相反的面)作為上側而表示。因而，形成於第1基板Sa的表面(第1面，元件面，半導體元件之形成側的面)的半導體元件之形成層(半導體元件之內在層)100係位置於第1基板Sa的下側。對於此半導體元件之形成層100之更下方係配置有墊片電極(導電性膜)200。
另外，對於第1基板Sa的背面上係配置有無機絕緣膜401及有機絕緣膜501之層積絕緣膜TC。對於此層積絕緣膜TC，第1基板Sa及半導體元件之形成層(半導體元件之內在層)100，係設置有貫通此等，到達至墊片電極200之開口部(貫通孔)TH。對於此開口部TH的內部係配置有凸塊電極BP。
並且，在本實施形態之半導體裝置中，如圖26所 示，將上述第1基板Sa的背面側與在實施形態2所說明之第2基板Sb的表面側，有機絕緣膜(501，500b)彼此，凸塊電極(BP，BPb)彼此呈接觸地加以貼合。
在本實施形態中，對於墊片電極200上係亦配置有經由乾蝕刻而將無機絕緣膜401及有機絕緣膜501之層積絕緣膜TC進行開口之開口部TH(圖25)。另外，對於有機絕緣膜501係施以表面處理。
[製法說明]
接著，說明本實施形態之半導體裝置之製造工程，同時更明確本實施形態之半導體裝置之構成。
如圖19所示，準備形成有半導體元件之形成層100及墊片電極200之第1基板Sa。然而，包含此墊片電極200之最上層配線係如實施形態2同樣地，經由於無機絕緣膜300中的配線溝，埋入金屬膜(例如，Cu膜)而加以形成。
接著，將第1基板Sa的背面(第2面，與半導體元件之形成側相反的面)作為上側，第1基板Sa的厚度呈成為特定厚度(例如，25μm程度)地進行背面研削。接著，如圖20所示，於第1基板Sa上，作為無機絕緣膜401，例如以CVD法等而堆積500nm程度氧化矽膜。接著，於無機絕緣膜401上形成有機絕緣膜501。在此，作為有機絕緣膜501，與實施形態1同樣地形成PBO膜。
接著，如圖21所示，經由曝光顯像處理而除去開口部TH之形成範圍的有機絕緣膜501。接著，如圖22所示，將有機絕緣膜501作為光罩，蝕刻無機絕緣膜401，第1基板Sa及半導體元件之形成層100。由此，形成貫通無機絕緣膜401，有機絕緣膜501，第1基板Sa及半導體元件之形成層100，到達至墊片電極200之開口部TH。此開口部TH之形成範圍係與墊片電極200對應而加以佈局，對於此範圍係呈未形成半導體元件地預先加以設計。
接著，對於有機絕緣膜501之表面(第1基板Sa的背面)而言施以表面處理。作為表面處理，例如，將含有氫自由基之氣體對於有機絕緣膜501表面而言進行噴射。由此，將有機絕緣膜501之表面加以改質。
接著，如圖23所示，於含有在開口部TH內之有機絕緣膜501上，形成絕緣膜301。作為絕緣膜301，以CVD法等而形成氧化矽膜。接著，如圖24所示地，經由相異性地蝕刻絕緣膜301之時，僅於開口部TH的側壁使絕緣膜301殘存。由此，除去開口部TH底部之絕緣膜301，露出墊片電極200。然而，經由圖案化絕緣膜301之時，除去開口部TH底部及有機絕緣膜501上之絕緣膜301，形成被覆開口部TH之側壁的絕緣膜301亦可。
接著，如圖25所示，於含有在開口部TH之有機絕緣膜501上，形成阻障金屬膜601。作為阻障金屬膜 601，例如，使用濺鍍法等而堆積70nm程度TiN膜。接著，於阻障金屬膜601上，作為晶種膜(未圖示)，以濺鍍法而堆積膜厚100nm程度之Cu膜。接著，於晶種膜之上部，以電解電鍍法，堆積3μm程度Cu膜701。
接著，使用CMP法而研磨有機絕緣膜501上之Cu膜701，晶種膜及阻障金屬膜601。由此，對於開口部TH之內部係形成有Cu膜701，晶種膜及阻障金屬膜601所成之凸塊電極BP。
接著，例如，準備在實施形態2所說明之第2基板Sb，如圖26所示，使第2基板Sb的表面(第1面，元件面，凸塊電極之形成側的面，半導體元件之形成側的面)，和第1基板Sa的背面(第2面，與半導體元件之形成側相反的面)對向，加以重疊之後，熱壓著此等基板。此時，同時進行形成於各第1基板Sa及第2基板Sb之凸塊電極(BP，BPb)彼此之電性連接，與有機絕緣膜(501，500b)彼此之接著。
之後，背面研削第2基板Sb的背面，基板厚度則成為25μm程度為止進行薄膜化。更且，將晶圓狀態之第1基板Sa及第2基板Sb，沿著切割道而切斷，作為個片化。
經由以上的工程，完成圖26所示之本實施形態之半導體裝置。
然而，在上述工程中，在開口部TH之形成後，於凸塊電極BP之形成前，進行有機絕緣膜501之表面處理， 但在凸塊電極BP形成後，於基板間之熱壓著前，進行有機絕緣膜501之表面處理亦可。
如此，如根據本實施形態，因於第1基板Sa之背面形成無機絕緣膜401及有機絕緣膜501之層積絕緣膜TC之故，在第1基板Sa及第2基板Sb之加熱及壓著工程中，可降低自有機絕緣膜501之脫氣者。因而，可抑制壓著時之空隙的產生，而可降低經由基板間之接著不良的基板間之剝離。另外，可降低凸塊電極間之連接不良。如此，可使半導體裝置之特性提升。
另外，如根據本實施形態，於基板間的熱壓著工程之前，因對於有機絕緣膜501之表面而施以表面處理之故，可使有機絕緣膜(501，500b)彼此之接著性提升。
(實施形態4)
在實施形態4中，將第1基板Sa的背面(第2面，與半導體元件之形成側相反的面)側之凸塊電極TBP，作為第1凸塊電極1BP與第2凸塊電極2BP之層積構造。
以下，參照圖面之同時，對於本實施形態之半導體裝置之構造及製造工程加以說明。圖27~圖33係顯示本實施形態之半導體裝置之製造工程之剖面圖。
[構造說明]
在顯示本實施形態之半導體裝置之製造工程的剖面圖 之一圖32中，將第1基板Sa的背面(第2面，與半導體元件之形成側相反的面)作為上側而表示。因而，形成於第1基板Sa的表面(第1面，元件面，凸塊電極之形成側的面，半導體元件之形成側的面)的半導體元件之形成層(半導體元件之內在層)100係位置於第1基板Sa的下側。對於此半導體元件之形成層100之更下方係配置有墊片電極(導電性膜)200。
另外，對於第1基板Sa的背面上係配置有無機絕緣膜401及有機絕緣膜501之層積絕緣膜TC。對於此層積絕緣膜TC中係設置有開口部(貫通孔)TH2，對於此開口部TH2之內部係配置有第2凸塊電極2BP。另外，對於第1基板Sa及半導體元件之形成層100係設置有到達至墊片電極200之開口部(貫通孔)TH1。對於此開口部TH1的內部係配置有第1凸塊電極1BP。經由此第1凸塊電極1BP及第2凸塊電極2BP之層積而構成凸塊電極TBP。
並且，在本實施形態之半導體裝置中，如圖33所示，將上述第1基板Sa的背面側與在實施形態2所說明之第2基板Sb的表面側，有機絕緣膜(501，500b)彼此，凸塊電極(TBP，BPb)彼此呈接觸地加以貼合。
在本實施形態中，對於墊片電極200上係亦配置有經由乾蝕刻而將無機絕緣膜401及有機絕緣膜501之層積絕緣膜TC進行開口之開口部TH2(圖32)。另外，對於有機絕緣膜501係施以表面處理。
[製法說明]
接著，說明本實施形態之半導體裝置之製造工程，同時更明確本實施形態之半導體裝置之構成。
如圖27所示，準備形成有半導體元件之形成層100及墊片電極200之第1基板Sa。然後，包含此墊片電極200之最上層配線係如實施形態2同樣地，經由於無機絕緣膜300中的配線溝，埋入金屬膜(例如，Cu膜)而加以形成。
接著，將第1基板Sa的背面(第2面，與半導體元件之形成側相反的面)作為上側，第1基板Sa的厚度呈成為特定厚度(例如，25μm程度)地進行背面研削。接著，如圖28所示，經由圖案化第1基板Sa及半導體元件之形成層100之時，貫通第1基板Sa及半導體元件之形成層100，形成到達至墊片電極200之開口部TH1。此開口部TH1之形成範圍係與墊片電極200對應而加以佈局，對於此範圍係呈未形成半導體元件地預先加以設計。
接著，如圖29所示，於含有在開口部TH1內之第1基板Sa上，形成絕緣膜301。作為絕緣膜301，例如以CVD法等而形成氧化矽膜。接著，經由圖案化絕緣膜301，除去開口部TH1底部之絕緣膜301。
接著，如圖30所示，於含在開口部TH1內之絕緣膜301上，與實施形態3同樣地，形成阻障金屬膜601，種 晶膜(未圖示)及Cu膜701。接著，使用CMP法而研磨絕緣膜301上之Cu膜701，晶種膜及阻障金屬膜601。由此，對於開口部TH1之內部係形成有Cu膜701，晶種膜及阻障金屬膜601所成之第1凸塊電極1BP。
接著，如圖31所示，於第1凸塊電極1BP及絕緣膜301上，作為無機絕緣膜401，例如以CVD法等而堆積500nm程度氧化矽膜。接著，於無機絕緣膜401上形成有機絕緣膜501。在此，作為有機絕緣膜501，與實施形態1同樣地形成PBO膜。
接著，經由曝光顯像處理而除去開口部TH2之形成範圍的有機絕緣膜501。接著，將有機絕緣膜501作為光罩，乾蝕刻無機絕緣膜401。由此，形成貫通無機絕緣膜401及有機絕緣膜501，到達至第1凸塊電極1BP之開口部TH2。
接著，對於有機絕緣膜501之表面(第1基板Sa的背面)而言施以表面處理。作為表面處理，例如，將含有氫自由基之氣體對於有機絕緣膜501表面而言進行噴射。由此，將有機絕緣膜501之表面加以改質。
接著，如圖32所示，於含有在開口部TH2內之有機絕緣膜501上，作為阻障金屬膜602，例如，使用濺鍍法等而堆積TiN膜。接著，於阻障金屬膜602上，作為晶種膜(未圖示)，以濺鍍法而堆積Cu膜。接著，於晶種膜之上部，以電解電鍍法，堆積Cu膜702。
接著，使用CMP法而研磨有機絕緣膜501上之Cu膜 702，晶種膜及阻障金屬膜602。由此，對於開口部TH2之內部係形成有Cu膜702，晶種膜及阻障金屬膜602所成之第2凸塊電極2BP。
經由以上的工程，形成與墊片電極200加以連接，第1凸塊電極1BP與第2凸塊電極2BP之層積構造所成，露出於第1基板Sa的背面(第2面，與半導體元件之形成側相反的面)之凸塊電極TBP。
接著，例如，準備在實施形態2所說明之第2基板Sb，如圖33所示，使第2基板Sb的表面(第1面，元件面，凸塊電極之形成側的面，半導體元件之形成側的面)，和第1基板Sa的背面(第2面，與半導體元件之形成側相反的面)對向，加以重疊之後，熱壓著此等基板。此時，同時進行形成於各第1基板Sa及第2基板Sb之凸塊電極(TBP，BPb)彼此之電性連接，與有機絕緣膜(501，500b)彼此之接著。
之後，背面研削第2基板Sb的背面，基板厚度則成為25μm程度為止進行薄膜化。更且，將晶圓狀態之第1基板Sa及第2基板Sb，沿著切割道而切斷，作為個片化。
經由以上的工程，完成圖33所示之本實施形態之半導體裝置。
然而，在上述工程中，在開口部TH2之形成後，於凸塊電極TBP之形成前，進行有機絕緣膜501之表面處理，但在凸塊電極TBP形成後，於基板間之熱壓著前， 進行有機絕緣膜501之表面處理亦可。
如此，如根據本實施形態，因於第1基板Sa之背面形成無機絕緣膜401及有機絕緣膜501之層積絕緣膜TC之故，在第1基板Sa及第2基板Sb之加熱及壓著工程中，可降低自有機絕緣膜501之脫氣者。因而，可抑制壓著時之空隙的產生，而可降低因為基板間之接著不良的基板間之剝離。另外，可降低凸塊電極間之連接不良。如此，可使半導體裝置之特性提升。
另外，如根據本實施形態，於基板間的熱壓著工程之前，因對於有機絕緣膜501之表面而施以表面處理之故，可使有機絕緣膜(501，500b)彼此之接著性提升。
(實施形態5)
在實施形態5中，在第1凸塊電極1BP及第2凸塊電極2BP之所成之層積構造的凸塊電極TBP之中，將第1凸塊電極1BP，於墊片電極(導電性膜)200之形成前形成。
以下，參照圖面之同時，對於本實施形態之半導體裝置之構造及製造工程加以說明。圖34~圖44係顯示本實施形態之半導體裝置之製造工程之剖面圖。
[構造說明]
在顯示本實施形態之半導體裝置之製造工程的剖面圖之一圖43中，將第1基板Sa的背面(第2面，與半導體 元件之形成側相反的面)作為上側而表示。因而，形成於第1基板Sa的表面(第1面，元件面，凸塊電極之形成側的面，半導體元件之形成側的面)的半導體元件之形成層(半導體元件之內在層)100係位置於第1基板Sa的下側。對於此半導體元件之形成層100之更下方係配置有墊片電極(導電性膜)200。
另外，對於第1基板Sa的背面上係配置有無機絕緣膜401及有機絕緣膜501之層積絕緣膜TC。對於此層積絕緣膜TC及第1基板Sa之一部分之中，係設置有開口部TH2。此開口部TH2的側壁係以絕緣膜302加以被覆，更且，對於此開口部TH2之內部係配置有第2凸塊電極2BP。另外，對於第1基板Sa及半導體元件之形成層100係設置有開口部TH1。對於此開口部TH1的內部係配置有第1凸塊電極1BP。經由此第1凸塊電極1BP及第2凸塊電極2BP之層積而構成凸塊電極TBP。
並且，在本實施形態之半導體裝置中，如圖44所示，將上述第1基板Sa的背面側與在實施形態2所說明之第2基板Sb的表面側，有機絕緣膜(501，500b)彼此，凸塊電極(TBP，BPb)彼此呈接觸地加以貼合。
在本實施形態中，對於墊片電極200上係亦配置有經由乾蝕刻而將無機絕緣膜401及有機絕緣膜501之層積絕緣膜TC等進行開口之開口部TH2(圖43)。另外，對於有機絕緣膜501係施以表面處理。
[製法說明]
接著，說明本實施形態之半導體裝置之製造工程，同時更明確本實施形態之半導體裝置之構成。
如圖34所示，準備形成有半導體元件之形成層100之第1基板Sa。接著，如圖35所示，經由圖案化墊片電極200之形成預定範圍之半導體元件之形成層100及第1基板Sa之時而形成開口部(凹部)TH1。此時，開口部TH1的底部係從第1基板Sa之表面位置於距離D。換言之，在蝕刻半導體元件之形成層100之後，經由將第1基板Sa進行距離D之深度蝕刻之時，形成開口部TH1。
接著，如圖36所示，於含有在開口部TH1內之第1基板Sa上，形成絕緣膜301。作為絕緣膜301，以CVD法等而形成氧化矽膜。接著，經由圖案化絕緣膜301，除去第1基板Sa上之絕緣膜301。
接著，於含有在開口部TH1內之第1基板Sa上，作為阻障金屬膜601，例如，使用濺鍍法等而堆積TiN膜。接著，於阻障金屬膜601上，作為晶種膜(未圖示)，以濺鍍法而堆積Cu膜。接著，於晶種膜之上部，以電解電鍍法，堆積Cu膜701。
接著，使用CMP法而研磨半導體元件之形成層100上之Cu膜701，晶種膜及阻障金屬膜601。由此，對於開口部TH1之內部係形成有Cu膜701，晶種膜及阻障金屬膜601所成之第1凸塊電極1BP。
在此，上述開口部TH1之形成範圍係與墊片電極200之形成預定範圍對應而加以布局，對於此範圍係呈未形成半導體元件地預先加以設計。
對於形成於此半導體元件之形成層100之元件並無限制，可與實施形態1等同樣地，形成MISFET等。將此一例示於圖37。如圖37所示，對於第1基板Sa上係形成有MISFET(Qn)。對於此MISFET(Qn)上之層間絕緣膜IL1中係形成有插塞P1。對於此層間絕緣膜IL1上係形成有埋入於配線溝用絕緣膜IL2a的配線M1。對於此配線M1上係形成有層間絕緣膜IL2b，對於此層間絕緣膜IL2b中係形成有插塞P2。另外，對於層間絕緣膜IL2b上係形成有埋入於配線溝用絕緣膜IL3a的配線M2。對於此配線M2上係形成有層間絕緣膜IL3b，對於此層間絕緣膜IL3b中係配置有插塞P3。
於此層間絕緣膜IL3b上，形成有最上層配線之配線M3，但在本實施形態中，於形成此最上層配線(配線M3)之前，經由蝕刻半導體元件之形成層100及第1基板Sa而形成開口部TH1(圖37)。具體而言，經由蝕刻層間絕緣膜IL3b，配線溝用絕緣膜IL3a，層間絕緣膜IL2b，配線溝用絕緣膜IL2a，層間絕緣膜IL1，元件分離範圍2及第1基板Sa之一部分而形成開口部TH1。
之後，如圖38所示，呈被覆開口部TH1之底部及側壁地形成絕緣膜301。接著，於開口部TH1之內部，形成Cu膜701，晶種膜及阻障金屬膜601所成之第1凸塊電極 1BP，更且，呈墊片電極200位於此第1凸塊電極1BP上地，形成最上層配線(在圖38中係配線M3)。例如，於第1基板Sa之上部，作為無機絕緣膜300，例如以CVD法等而堆積氧化矽膜。經由圖案化此無機絕緣膜300而形成配線溝，再經由埋入金屬膜(例如，Cu膜)而形成最上層配線(在圖38中係配線M3)。此最上層配線(在圖38中係配線M3)之一部分則成為墊片電極200。
如此，在本實施形態中，形成開口部TH1及第1凸塊電極1BP之後，形成墊片電極200(最上層配線)。
圖39係將半導體元件之形成層(半導體元件之內在層)作為100而示的圖，墊片電極200則顯示於第1凸塊電極1BP上。
之後，將第1基板Sa之背面作為上側，第1基板Sa之厚度呈成為特定厚度(例如，25μm程度)地加以背面研削。在此，呈於第1凸塊電極1BP上殘存有第1基板Sa地調整背面研削量(圖40)。
接著，於第1基板Sa上，作為無機絕緣膜401，例如以CVD法等而堆積500nm程度氧化矽膜。接著，於無機絕緣膜401上形成有機絕緣膜501。在此，作為有機絕緣膜501，與實施形態1同樣地形成PBO膜。
接著，如圖41所示，經由曝光顯像處理而除去開口部TH2之形成範圍的有機絕緣膜501。接著，將有機絕緣膜501作為光罩，蝕刻無機絕緣膜401，第1基板Sa及絕緣膜301。由此，形成到達至第1凸塊電極1BP之開口 部TH2。
接著，對於有機絕緣膜501之表面(第1基板Sa的背面)而言施以表面處理。作為表面處理，例如，將含有氫自由基之氣體對於有機絕緣膜501表面而言進行噴射。由此，將有機絕緣膜501之表面加以改質。
接著，如圖42所示，於含有在開口部TH2內之有機絕緣膜501上，形成絕緣膜302。作為絕緣膜302，例如以CVD法等而形成氧化矽膜。接著，經由向異性地蝕刻絕緣膜302之時，僅於開口部TH2側壁使絕緣膜302殘存。
接著，如圖43所示，作為阻障金屬膜602，例如，使用濺鍍法等而堆積TiN膜。接著，於阻障金屬膜602上，作為晶種膜(未圖示)，以濺鍍法而堆積Cu膜。接著，於晶種膜之上部，以電解電鍍法，堆積Cu膜702。
接著，使用CMP法而研磨有機絕緣膜501上之Cu膜702，晶種膜及阻障金屬膜602。由此，對於開口部TH2之內部係形成有Cu膜702，晶種膜及阻障金屬膜602所成之第2凸塊電極2BP。
經由以上的工程，形成與墊片電極200加以連接，第1凸塊電極1BP與第2凸塊電極2BP之層積構造所成，露出於第1基板Sa的背面(第2面，與半導體元件之形成側相反的面)之凸塊電極TBP。
接著，例如，準備在實施形態2所說明之第2基板 Sb，如圖44所示，使第2基板Sb的表面(第1面，元件面，凸塊電極之形成側的面，半導體元件之形成側的面)，和第1基板Sa的背面(第2面，與半導體元件之形成側相反的面)對向，加以重疊之後，熱壓著此等基板。此時，同時進行形成於各第1基板Sa及第2基板Sb之凸塊電極(TBP，BPb)彼此之電性連接，與有機絕緣膜(501，500b)彼此之接著。
之後，背面研削第2基板Sb的背面，基板厚度則成為25μm程度為止進行薄膜化。更且，將晶圓狀態之第1基板Sa及第2基板Sb，沿著切割道而切斷，作為個片化。
經由以上的工程，完成圖44所示之本實施形態之半導體裝置。
然而，在上述工程中，在開口部TH2之形成後，於第2凸塊電極2BP之形成前，進行有機絕緣膜501之表面處理，但在第2凸塊電極2BP形成後，於基板間之熱壓著前，進行有機絕緣膜501之表面處理亦可。
如此，如根據本實施形態，因於第1基板Sa之背面形成無機絕緣膜401及有機絕緣膜501之層積絕緣膜TC之故，在第1基板Sa及第2基板Sb之加熱及壓著工程中，可降低自有機絕緣膜501之脫氣者。因而，可抑制壓著時之空隙的產生，而可降低經由基板間之接著不良的基板間之剝離。另外，可降低凸塊電極間之連接不良。如此，可使半導體裝置之特性提升。
另外，如根據本實施形態，於基板間的熱壓著工程之前，因對於有機絕緣膜501之表面而施以表面處理之故，可使有機絕緣膜501之接著性提升。
(實施形態6)
在實施形態5中，呈於第1凸塊電極1BP上殘存有第1基板Sa地調整背面研削量(圖40)，但至露出有第1凸塊電極1BP為止背面研削第1基板Sa亦可。圖45~圖47係顯示實施形態6之半導體裝置之製造工程之剖面圖。
[構造說明]
在顯示本實施形態之半導體裝置之製造工程的剖面圖之一圖47中，將第1基板Sa的背面(第2面，與半導體元件之形成側相反的面)作為上側而表示。因而，形成於第1基板Sa的表面(第1面，元件面，凸塊電極之形成側的面，半導體元件之形成側的面)的半導體元件之形成層(半導體元件之內在層)100係位置於第1基板Sa的下側。對於此半導體元件之形成層100之更下方係配置有墊片電極(導電性膜)200。
另外，對於第1基板Sa的背面上係配置有無機絕緣膜401及有機絕緣膜501之層積絕緣膜TC。對於此層積絕緣膜TC中係設置有開口部TH2，對於此開口部TH2之內部係配置有第2凸塊電極2BP。另外，對於第1基板Sa 及半導體元件之形成層100係設置有到達至墊片電極200之開口部TH1。對於此開口部TH1的內部係配置有第1凸塊電極1BP。經由此第1凸塊電極1BP及第2凸塊電極2BP之層積而構成凸塊電極TBP。
在本實施形態中，對於墊片電極200上係亦配置有經由乾蝕刻而將無機絕緣膜401及有機絕緣膜501之層積絕緣膜TC等進行開口之開口部TH2(圖47)。另外，對於有機絕緣膜501係施以表面處理。
[製法說明]
接著，說明本實施形態之半導體裝置之製造工程，同時更明確本實施形態之半導體裝置之構成。
與實施形態5同樣地，於第1基板Sa，形成開口部(凹部)TH1，絕緣膜301及第1凸塊電極1BP，更且，形成最上層配線(墊片電極200)(參照圖39)。
之後，將第1基板Sa之背面作為上側，第1基板Sa之厚度呈成為特定厚度(例如，25μm程度)地加以背面研削。在此，係露出有第1凸塊電極1BP之絕緣膜301為止背面研削第1基板Sa(圖45)。
接著，於第1基板Sa及第1凸塊電極1BP(絕緣膜301)上，作為無機絕緣膜401，例如以CVD法等而堆積氧化矽膜。接著，於無機絕緣膜401上形成有機絕緣膜501。在此，作為有機絕緣膜501，與實施形態1同樣地形成PBO膜。然而，經由上述之背面研削工程而除去絕 緣膜301，露出第1凸塊電極1BP亦可。
接著，如圖46所示，經由曝光顯像處理而除去開口部TH2之形成範圍的有機絕緣膜501。接著，將有機絕緣膜501作為光罩，蝕刻無機絕緣膜401及絕緣膜301。由此，形成到達至第1凸塊電極1BP之開口部TH2。
接著，對於有機絕緣膜501之表面(第1基板Sa的背面)而言施以表面處理。作為表面處理，例如，將含有氫自由基之氣體對於有機絕緣膜501表面而言進行噴射。由此，將有機絕緣膜501之表面加以改質。
接著，如圖47所示，於含有在開口部TH2內之有機絕緣膜501上，作為阻障金屬膜602，例如，使用濺鍍法等而堆積TiN膜。接著，於阻障金屬膜602上，作為晶種膜(未圖示)，以濺鍍法而堆積Cu膜。接著，於晶種膜之上部，以電解電鍍法，堆積Cu膜702。
接著，使用CMP法而研磨有機絕緣膜501上之Cu膜702，晶種膜及阻障金屬膜602。由此，對於開口部TH2之內部係形成有Cu膜702，晶種膜及阻障金屬膜602所成之第2凸塊電極2BP。
經由以上的工程，形成與墊片電極200加以連接，第1凸塊電極1BP與第2凸塊電極2BP之層積構造所成，露出於第1基板Sa的背面(第2面，與半導體元件之形成側相反的面)之凸塊電極TBP。
接著，例如，準備在實施形態2所說明之第2基板Sb，與實施形態5同樣地，使第2基板Sb的表面(第1 面，元件面，凸塊電極之形成側的面，半導體元件之形成側的面)，和第1基板Sa的背面(第2面，與半導體元件之形成側相反的面)對向，加以重疊之後，熱壓著此等基板(參照圖44)。此時，同時進行形成於各第1基板Sa及第2基板Sb之凸塊電極(TBP，BPb)彼此之電性連接，與有機絕緣膜(501，500b)彼此之接著。
之後，背面研削第2基板Sb的背面，基板厚度則成為25μm程度為止進行薄膜化。更且，將晶圓狀態之第1基板Sa及第2基板Sb，沿著切割道而切斷，作為個片化。
經由以上工程，完成本實施形態之半導體裝置。
然而，在上述工程中，在開口部TH2之形成後，於第2凸塊電極2BP之形成前，進行有機絕緣膜501之表面處理，但在第2凸塊電極2BP形成後，於基板間之熱壓著前，進行有機絕緣膜501之表面處理亦可。
如此，如根據本實施形態，因於第1基板Sa之背面形成無機絕緣膜401及有機絕緣膜501之層積絕緣膜TC之故，在第1基板Sa及第2基板Sb之加熱及壓著工程中，可降低自有機絕緣膜501之脫氣者。因而，可抑制壓著時之空隙的產生，而可降低經由基板間之接著不良的基板間之剝離。另外，可降低凸塊電極間之連接不良。如此，可使半導體裝置之特性提升。
另外，如根據本實施形態，於基板間的熱壓著工程之前，因對於有機絕緣膜501之表面而施以表面處理之故， 可使有機絕緣膜501之接著性提升。
(實施形態7)
在實施形態6中，至露出有第1凸塊電極1BP或絕緣膜301為止背面研削第1基板Sa(圖45)，更且，作為過度研磨，使第1凸塊電極1BP從第1基板Sa的表面突出之構成亦可。圖48~圖50係顯示實施形態7之半導體裝置之製造工程之剖面圖。
[構造說明]
在顯示本實施形態之半導體裝置之製造工程的剖面圖之一圖50中，將第1基板Sa的背面(第2面，與半導體元件之形成側相反的面)作為上側而表示。因而，形成於第1基板Sa的表面(第1面，元件面，凸塊電極之形成側的面，半導體元件之形成側的面)的半導體元件之形成層(半導體元件之內在層)100係位置於第1基板Sa的下側。對於此半導體元件之形成層100之更下方係配置有墊片電極(導電性膜)200。
另外，對於第1基板Sa的背面上係配置有無機絕緣膜401及有機絕緣膜501之層積絕緣膜TC。對於此層積絕緣膜TC中係設置有開口部TH2，對於此開口部TH2之內部係配置有第2凸塊電極2BP。另外，對於第1基板Sa及半導體元件之形成層100係設置有到達至墊片電極200之開口部TH1。對於此開口部TH1的內部係配置 有第1凸塊電極1BP。此第1凸塊電極1BP的表面係自第1基板Sa的背面(在圖50係上面)突出。經由此第1凸塊電極1BP及第2凸塊電極2BP之層積而構成凸塊電極TBP。
在本實施形態中，對於墊片電極200上係亦配置有經由乾蝕刻而將無機絕緣膜401及有機絕緣膜501之層積絕緣膜TC等進行開口之開口部TH2(圖50)。另外，對於有機絕緣膜501係施以表面處理。
[製法說明]
接著，說明本實施形態之半導體裝置之製造工程，同時更明確本實施形態之半導體裝置之構成。
與實施形態5同樣地，於第1基板Sa，形成開口部(凹部)TH1，絕緣膜301及第1凸塊電極1BP，更且，形成最上層配線(墊片電極200)(參照圖39)。
之後，如圖48所示，將第1基板Sa之背面作為上側，第1基板Sa之厚度呈成為特定厚度(例如，25μm程度)地加以背面研削。在此，係露出有第1凸塊電極1BP上之絕緣膜301為止背面研削第1基板Sa，更且，進行過度研磨。特別是在研削(研磨)工程中，以化學研磨成分成為優勢的條件進行研磨者，對於第1凸塊電極1BP(絕緣膜301)而言可使第1基板Sa後退。然而，經由上述之背面研削工程而除去絕緣膜301，露出第1凸塊電極1BP亦可。
接著，如圖49所示，於第1基板Sa上，作為無機絕緣膜401，例如以CVD法等而堆積氧化矽膜。接著，於無機絕緣膜401上形成有機絕緣膜501。在此，作為有機絕緣膜501，與實施形態1同樣地形成PBO膜。
接著，經由曝光顯像處理而除去開口部TH2之形成範圍的有機絕緣膜501。接著，將有機絕緣膜501作為光罩，乾蝕刻無機絕緣膜401及絕緣膜301。由此，形成到達至第1凸塊電極1BP之開口部TH2。
接著，對於有機絕緣膜501之表面(第1基板Sa的背面)而言施以表面處理。作為表面處理，例如，將含有氫自由基之氣體對於有機絕緣膜501表面而言進行噴射。由此，將有機絕緣膜501之表面加以改質。
接著，如圖50所示，於含有在開口部TH2內之有機絕緣膜501上，作為阻障金屬膜602，例如，使用濺鍍法等而堆積TiN膜。接著，於阻障金屬膜602上，作為晶種膜(未圖示)，以濺鍍法而堆積Cu膜。接著，於晶種膜之上部，以電解電鍍法，堆積Cu膜702。
接著，使用CMP法而研磨有機絕緣膜501上之Cu膜702，晶種膜及阻障金屬膜602。由此，對於開口部TH2之內部係形成有Cu膜702，晶種膜及阻障金屬膜602所成之第2凸塊電極2BP。
經由以上的工程，形成與墊片電極200加以連接，第1凸塊電極1BP與第2凸塊電極2BP之層積構造所成，露出於第1基板Sa的背面(第2面，與半導體元件之形成 側相反的面)之凸塊電極TBP。
接著，例如，準備在實施形態2所說明之第2基板Sb，與實施形態5同樣地，使第2基板Sb的表面(第1面，元件面，凸塊電極之形成側的面，半導體元件之形成側的面)，和第1基板Sa的背面(第2面，與半導體元件之形成側相反的面)對向，加以重疊之後，熱壓著此等基板(參照圖44)。此時，同時進行形成於各第1基板Sa及第2基板Sb之凸塊電極(TBP，BPb)彼此之電性連接，與有機絕緣膜(501，500b)彼此之接著。
之後，背面研削第2基板Sb的背面，基板厚度則成為25μm程度為止進行薄膜化。更且，將晶圓狀態之第1基板Sa及第2基板Sb，沿著切割道而切斷，作為個片化。
經由以上工程，完成本實施形態之半導體裝置。
然而，在上述工程中，在開口部TH2之形成後，於第2凸塊電極2BP之形成前，進行有機絕緣膜501之表面處理，但在第2凸塊電極2BP形成後，於基板間之熱壓著前，進行有機絕緣膜501之表面處理亦可。
如此，如根據本實施形態，因於第1基板Sa之背面形成無機絕緣膜401及有機絕緣膜501之層積絕緣膜TC之故，在第1基板Sa及第2基板Sb之加熱及壓著工程中，可降低自有機絕緣膜501之脫氣者。因而，可抑制壓著時之空隙的產生，而可降低經由基板間之接著不良的基板間之剝離。另外，可降低凸塊電極間之連接不良。如 此，可使半導體裝置之特性提升。
另外，如根據本實施形態，於基板間的熱壓著工程之前，因對於有機絕緣膜501之表面而施以表面處理之故，可使有機絕緣膜501之接著性提升。
在此，在上述實施形態2~7中，亦進行與實施形態1同樣的剝離試驗，在各實施形態之構造中，確認使基板間的接著力提升者。
另外，在上述實施形態3~7中，凸塊電極(BP，BPb)彼此呈接合地熱壓著第2基板Sb的表面與第1基板Sa的背面，但準備與第1基板Sa同樣構成之基板，熱壓著此等基板之背面彼此亦可。另外，作為第2基板Sb，例示實施形態2之第2基板Sb，但取代此而使用實施形態1之第2基板Sb亦可。
如此，適宜組合在實施形態1~7所示之基板(Sa，Sb)，凸塊電極彼此呈接合地進行熱壓著亦可。另外，在接著有機絕緣膜彼此及凸塊電極彼此時，將另一方的凸塊電極之構成金屬作為不同的構成亦可，另外，亦可將另一方的有機絕緣膜作為其他的絕緣膜(例如，無機絕緣膜)。
另外，在實施形態2~7中，將晶圓狀態之第1基板Sa及第2基板Sb各進行個片化之後，進行熱壓著亦可。
以上，將經由本發明者所作為之發明，依據實施形態已具體做過說明，但本發明並不限定於上述實施形態，在 不脫離其內容之範圍當然可做各種變更。
[產業上之可利用性]
本發明係有關半導體裝置及半導體裝置之製造方法，特別是有關適用於藉由電極而電性連接複數片之半導體基板彼此之半導體裝置(三維IC)而為有效者。
100a‧‧‧半導體元件之形成層
100b‧‧‧半導體元件之形成層
200a‧‧‧墊片電極
200b‧‧‧墊片電極
300a‧‧‧無機絕緣膜
300b‧‧‧無機絕緣膜
400a‧‧‧無機絕緣膜
400b‧‧‧無機絕緣膜
500a‧‧‧有機絕緣膜
500b‧‧‧有機絕緣膜
600a‧‧‧阻障金屬膜
600b‧‧‧阻障金屬膜
700a‧‧‧Cu膜
700b‧‧‧Cu膜
BPa‧‧‧凸塊電極
BPb‧‧‧凸塊電極
OA1‧‧‧開口部
OA2‧‧‧開口部
Sa‧‧‧第1基板
Sb‧‧‧第2基板
TCa‧‧‧層積絕緣膜
TCb‧‧‧層積絕緣膜

Claims (15)

  1. 一種半導體裝置，其特徵為含有：具有配置於第1基板之一面上方的無機膜所成之第1絕緣膜，和配置於前述第1絕緣膜上，由有機膜所成之第2絕緣膜之層積絕緣膜，和配置於經由乾蝕刻前述層積絕緣膜所形成之第1開口部內的第1電極，前述第2絕緣膜係耐熱性絕緣膜。
  2. 如申請專利範圍第1項記載之半導體裝置，其中，前述耐熱性絕緣膜係含有聚苯并噁唑，聚醯亞胺，或苯環丁烯者。
  3. 如申請專利範圍第1項記載之半導體裝置，其中，前述第1基板係為晶圓狀態者。
  4. 如申請專利範圍第1項記載之半導體裝置，其中，具有接合於前述第1基板之前述一面側的第2基板。
  5. 如申請專利範圍第4項記載之半導體裝置，其中，前述第2基板係含有：具有配置於其一面之上方，由無機膜所成之第3絕緣膜，和配置於前述第3絕緣膜上，由有機膜所成之第4絕緣膜的其他的層積絕緣膜，和配置於經由乾蝕刻前述其他的層積絕緣膜所形成之第2開口部內的第2電極，前述第1基板與前述第2基板係，前述第1電極與前述第2電極呈接合地，接著有前述第2絕緣膜與前述第4絕緣膜者。
  6. 如申請專利範圍第5項記載之半導體裝置，其中，前述第4絕緣膜係含有聚苯并噁唑，聚醯亞胺，或苯環丁烯者。
  7. 如申請專利範圍第5項記載之半導體裝置，其中，前述第1基板及前述第2基板係為晶圓狀態者。
  8. 一種半導體裝置之製造方法，係層積形成有第1電極於一面之第1基板，和形成有第2電極於一面第2基板，經由接著前述第1基板之前述一面與前述第2基板之前述一面之時，電性連接前述第1電極與前述第2電極之半導體裝置之製造方法，其特徵為含有：(a)於前述第1基板之前述一面形成無機膜所成之第1絕緣膜的工程，和(b)於前述第1絕緣膜上形成有機膜所成之第2絕緣膜的工程，和(c)經由乾蝕刻前述第1絕緣膜及前述第2絕緣膜之時而形成第1開口部之工程，和(d)經由埋入第1導電膜於前述第1開口部內之時而形成前述第1電極之工程，和(e)接著前述第1基板之前述一面與前述第2基板之前述一面之工程，在前述(c)工程之後，於前述(e)工程之前，具有進行前述第2絕緣膜之表面處理的工程。
  9. 如申請專利範圍第8項記載之半導體裝置之製造方法，其中，前述第2絕緣膜係含有聚苯并噁唑，聚醯亞 胺，或苯環丁烯者。
  10. 如申請專利範圍第8項記載之半導體裝置之製造方法，其中，前述乾蝕刻係在電漿環境下加以進行。
  11. 如申請專利範圍第8項記載之半導體裝置之製造方法，其中，前述表面處理係氫自由基處理者。
  12. 如申請專利範圍第11項記載之半導體裝置之製造方法，其中，前述第2絕緣膜係含有聚苯并噁唑，經由前述氫自由基處理而前述第2絕緣膜之表面部的碳素離子量則減少者。
  13. 如申請專利範圍第8項記載之半導體裝置之製造方法，係於前述第2基板之前述一面形成前述第2電極之工程，其中，含有：(a2)於前述第2基板之前述一面形成無機膜所成之第3絕緣膜的工程，和(b2)於前述第3絕緣膜上形成有機膜所成之第4絕緣膜的工程，和(c2)經由乾蝕刻前述第3絕緣膜及前述第4絕緣膜之時而形成第2開口部之工程，和(d2)經由埋入第2導電膜於前述第2開口部內之時而形成前述第2電極之工程，在前述(c2)工程之後，於前述(e)工程之前，具有進行前述第4絕緣膜之表面處理的工程。
  14. 如申請專利範圍第13項記載之半導體裝置之製造方法，其中，前述(e)工程係前述第1電極與前述第 2電極呈接合地，熱壓著前述第2絕緣膜與前述第4絕緣膜者。
  15. 如申請專利範圍第14項記載之半導體裝置之製造方法，其中，前述第1基板及前述第2基板係晶圓狀態，前述(e)工程之後，具有：(f)將前述第1基板或前述第2基板進行薄膜化之工程，和(g)前述(f)工程之後，切斷前述第1基板及前述第2基板之工程者。
TW102108620A 2012-04-25 2013-03-12 半導體裝置及半導體裝置之製造方法 TW201403775A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012099405A JP6014354B2 (ja) 2012-04-25 2012-04-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW201403775A true TW201403775A (zh) 2014-01-16

Family

ID=49476574

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102108620A TW201403775A (zh) 2012-04-25 2013-03-12 半導體裝置及半導體裝置之製造方法

Country Status (3)

Country Link
US (2) US20130285253A1 (zh)
JP (1) JP6014354B2 (zh)
TW (1) TW201403775A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11742374B2 (en) 2018-10-05 2023-08-29 Sony Semiconductor Solutions Corporation Semiconductor device, method of manufacturing semiconductor device, and imaging element

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8896125B2 (en) 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
JP6012262B2 (ja) 2012-05-31 2016-10-25 キヤノン株式会社 半導体装置の製造方法
US9087821B2 (en) * 2013-07-16 2015-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonding with through substrate via (TSV)
JP6212720B2 (ja) * 2013-09-20 2017-10-18 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
US9257399B2 (en) * 2013-10-17 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3D integrated circuit and methods of forming the same
JP6380946B2 (ja) * 2013-11-18 2018-08-29 ローム株式会社 半導体装置および半導体装置の製造方法
KR102161793B1 (ko) 2014-07-18 2020-10-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102267168B1 (ko) * 2014-12-02 2021-06-21 삼성전자주식회사 반도체 장치의 제조 방법
WO2016139794A1 (ja) * 2015-03-05 2016-09-09 オリンパス株式会社 半導体装置および半導体装置の製造方法
US10050018B2 (en) * 2016-02-26 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC structure and methods of forming
US10354975B2 (en) * 2016-05-16 2019-07-16 Raytheon Company Barrier layer for interconnects in 3D integrated device
WO2018067136A1 (en) * 2016-10-05 2018-04-12 Hewlett-Packard Development Company, L.P. Insulated sensors
US11625523B2 (en) 2016-12-14 2023-04-11 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips
CN108288616B (zh) 2016-12-14 2023-04-07 成真股份有限公司 芯片封装
JP2018120122A (ja) * 2017-01-26 2018-08-02 株式会社ジャパンディスプレイ 表示装置及び基板間導通構造
US10957679B2 (en) 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
US10630296B2 (en) 2017-09-12 2020-04-21 iCometrue Company Ltd. Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells
US10608642B2 (en) * 2018-02-01 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells
US10623000B2 (en) 2018-02-14 2020-04-14 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
JP6952629B2 (ja) 2018-03-20 2021-10-20 株式会社東芝 半導体装置
US10608638B2 (en) 2018-05-24 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US11309334B2 (en) 2018-09-11 2022-04-19 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US11616046B2 (en) * 2018-11-02 2023-03-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US11211334B2 (en) 2018-11-18 2021-12-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
KR102593085B1 (ko) * 2018-11-21 2023-10-24 삼성전자주식회사 반도체 장치, 반도체 패키지 및 이의 제조 방법
CN113348555B (zh) * 2019-03-18 2023-08-18 铠侠股份有限公司 半导体装置及其制造方法
US11227838B2 (en) 2019-07-02 2022-01-18 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits
US11887930B2 (en) 2019-08-05 2024-01-30 iCometrue Company Ltd. Vertical interconnect elevator based on through silicon vias
KR20210021626A (ko) * 2019-08-19 2021-03-02 삼성전자주식회사 반도체 장치
US11637056B2 (en) 2019-09-20 2023-04-25 iCometrue Company Ltd. 3D chip package based on through-silicon-via interconnection elevator
US11600526B2 (en) 2020-01-22 2023-03-07 iCometrue Company Ltd. Chip package based on through-silicon-via connector and silicon interconnection bridge
TW202137499A (zh) * 2020-03-17 2021-10-01 聯華電子股份有限公司 半導體元件及其製作方法
US20220084948A1 (en) * 2020-09-17 2022-03-17 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
KR20220126135A (ko) * 2021-03-08 2022-09-15 삼성전자주식회사 반도체 칩 구조물
WO2024062926A1 (ja) * 2022-09-20 2024-03-28 東京エレクトロン株式会社 基板接合方法、および接合基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714982A (ja) * 1993-06-21 1995-01-17 Hitachi Ltd 半導体集積回路装置及びその製造方法
US7491590B2 (en) * 2004-05-28 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor in display device
US20070207592A1 (en) 2006-03-03 2007-09-06 Lu James J Wafer bonding of damascene-patterned metal/adhesive redistribution layers
US7454096B2 (en) * 2006-05-18 2008-11-18 International Business Machines Corporation Flexible printed circuits capable of transmitting electrical and optical signals
WO2009084300A1 (ja) * 2007-12-28 2009-07-09 Ibiden Co., Ltd. インターポーザー及びインターポーザーの製造方法
JP5304536B2 (ja) * 2009-08-24 2013-10-02 ソニー株式会社 半導体装置
US8841777B2 (en) * 2010-01-12 2014-09-23 International Business Machines Corporation Bonded structure employing metal semiconductor alloy bonding
US8546188B2 (en) * 2010-04-09 2013-10-01 International Business Machines Corporation Bow-balanced 3D chip stacking

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11742374B2 (en) 2018-10-05 2023-08-29 Sony Semiconductor Solutions Corporation Semiconductor device, method of manufacturing semiconductor device, and imaging element

Also Published As

Publication number Publication date
US20150187651A1 (en) 2015-07-02
US9153495B2 (en) 2015-10-06
JP6014354B2 (ja) 2016-10-25
JP2013229415A (ja) 2013-11-07
US20130285253A1 (en) 2013-10-31

Similar Documents

Publication Publication Date Title
TW201403775A (zh) 半導體裝置及半導體裝置之製造方法
TWI357111B (zh)
CN105575890B (zh) 半导体装置及半导体装置的制造方法
JP4869664B2 (ja) 半導体装置の製造方法
TWI450376B (zh) 具有對準標記的結構及堆疊裝置的製造方法
US20160163684A1 (en) Air Trench in Packages Incorporating Hybrid Bonding
TWI397972B (zh) Semiconductor device manufacturing method
TWI536497B (zh) Semiconductor device manufacturing method and semiconductor device
US10943853B2 (en) Semiconductor device and manufacturing method thereof
US20140273453A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2009181981A (ja) 半導体装置の製造方法および半導体装置
KR20090031903A (ko) 수직의 웨이퍼 대 웨이퍼 상호접속을 제공하기 위한 금속 충진된 관통 비아 구조
CN109727926A (zh) 半导体元件
TW202008539A (zh) 構裝結構、其接合方法及用於其的線路板
WO2007023963A1 (ja) 半導体装置
TW202034403A (zh) 半導體裝置及其製造方法
TW201001645A (en) Semiconductor device and method of manufacturing the same
JP2002164547A (ja) 半導体装置
JP5271562B2 (ja) 半導体装置および半導体装置の製造方法
WO2007024009A1 (en) Semiconductor integrated circuit device and method for manufacturing same
JP2010114352A (ja) 半導体装置の製造方法および半導体装置
JP4179186B2 (ja) 配線基板およびその製造方法および半導体装置
TW202111765A (zh) 半導體裝置
JP5271561B2 (ja) 半導体装置および半導体装置の製造方法
TWI697078B (zh) 封裝基板結構與其接合方法