TWI697078B - 封裝基板結構與其接合方法 - Google Patents

封裝基板結構與其接合方法 Download PDF

Info

Publication number
TWI697078B
TWI697078B TW107127116A TW107127116A TWI697078B TW I697078 B TWI697078 B TW I697078B TW 107127116 A TW107127116 A TW 107127116A TW 107127116 A TW107127116 A TW 107127116A TW I697078 B TWI697078 B TW I697078B
Authority
TW
Taiwan
Prior art keywords
substrate
adhesive layer
pads
layer
conductive pillars
Prior art date
Application number
TW107127116A
Other languages
English (en)
Other versions
TW202008519A (zh
Inventor
柯正達
楊凱銘
陳裕華
曾子章
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW107127116A priority Critical patent/TWI697078B/zh
Priority to US16/167,540 priority patent/US10658282B2/en
Publication of TW202008519A publication Critical patent/TW202008519A/zh
Application granted granted Critical
Publication of TWI697078B publication Critical patent/TWI697078B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process

Abstract

一種封裝基板結構，包括第一基板、第二基板、多個導 電柱以及黏著層。第一基板包括多個盲孔以及多個接墊。這些盲孔以及這些接墊設置於第一基板上，且填入這些盲孔。第二基板相對於第一基板設置。各導電柱位於第一基板與第二基板之間，電性連接各接墊以及第二基板，且各導電柱填滿各盲孔。黏著層設置於第一基板與第二基板之間，且黏著層填滿這些導電柱之間的間隙。一種封裝基板結構的接合方法亦被提出。

Description

封裝基板結構與其接合方法
本發明是有關於一種封裝技術，且特別是有關於一種封裝基板結構與其接合方法。
隨著半導體封裝技術的演進，半導體裝置(Semiconductor device)已開發出不同的封裝型態，例如：打線式(Wire bonding)、覆晶式(flip chip)或混合式(hybrid，即覆晶式配合打線式)。在追求高效能及縮小封裝體積的過程中，細線路的體積愈趨精細化，阻值會愈加地提高，進而降低效能。
目前已有使用銅結構製作細線路以降低阻值，並進行接合的封裝技術。然而，現行銅接合所能達到的實施條件為溫度300℃至450℃且需高達300MPa的壓力，且接合後通常需要退火處理。此外，於接合前，銅結構的表面需要良好清潔且須透過化學研磨製程(CMP)以得到平整的表面，因此製程複雜，且無法減少製造成本。另外，於基板上製作細線路時可能產生非對稱結構造成基板材料翹曲的問題，而有製造良率不佳的問題。
本發明提供一種封裝基板結構，適於進行低溫接合組裝，並具有良好的接合強度以及接合品質。
本發明提供一種封裝基板結構的接合方法，適於降低製程的需求，並減少製造成本、提升製造良率以及提升封裝基板結構的品質。
本發明的封裝基板結構包括第一基板、第二基板、多個導電柱以及黏著層。第一基板包括多個盲孔設置於第一基板上，以及多個接墊設置於第一基板上，且填入盲孔。第二基板相對第一基板設置。各導電柱位於第一基板與第二基板之間，電性連接各接墊以及第二基板，且各導電柱填滿各盲孔。黏著層設置於第一基板與第二基板之間，且黏著層填入於導電柱之間的間隙。
在本發明的一實施例中，上述的各接墊與各盲孔共形。
在本發明的一實施例中，上述的黏著層包括非光敏黏合劑或光敏黏合劑的其中一者。
在本發明的一實施例中，上述的封裝基板結構更包括高分子黏合層設置於黏著層上。黏著層以及高分子黏合層填入於這些導電柱之間的間隙。
本發明的封裝基板結構的接合方法，其包括以下步驟。提供第一基板，在第一基板上形成多個盲孔。設置多個接墊於第一基板上，各接墊填入各盲孔。提供第二基板，第二基板設置於 載板上。形成多個導電柱於第二基板上。設置黏著層於第一基板與第二基板之間，且黏著層填滿這些導電柱之間的間隙。壓合這些導電柱於第二基板上，以使各導電柱電性連接各接墊並填滿各盲孔。以及，移除該載板。
在本發明的一實施例中，上述的在第一基板中形成這些盲孔的步驟包括，提供第一基底並在第一基底上形成介電材料。以及，圖案化介電材料以形成具有這些盲孔的介電層，並暴露出部分第一基底。
在本發明的一實施例中，上述的設置這些接墊於第一基板上的步驟包括，形成金屬界面層於介電層上，並填入這些盲孔。形成覆蓋金屬界面層的圖案化保護層，以暴露出填入這些盲孔中的部分金屬界面層。自暴露出的部分金屬界面層形成這些接墊。以及，移除圖案化保護層以及圖案化保護層所覆蓋的金屬界面層。
在本發明的一實施例中，上述的封裝基板結構的接合方法更包括，形成一凹槽於各接墊上，且各導電柱電性連接各凹槽。
在本發明的一實施例中，上述的封裝基板結構的接合方法更包括，設置高分子黏合層於黏著層上。黏著層以及高分子黏合層填入於導電柱之間的間隙，利用高分子黏著層更有效與第一基板接合。
基於上述，本發明的封裝基板結構及其接合方法，能在第一基板壓合至第二基板前，設置黏著層於第一基板與第二基板之間。在壓合後，黏著層可以填滿第一基板與第二基板之間的間 隙，並填滿多個導電柱之間的間隙，以達到密封保護的效果、良好的接合強度以及接合品質。此外，在壓合期間，本發明的導電柱與接墊之間於接觸時能產生一應力集中點，故能有效降低壓合的製程溫度和壓力，適於進行低溫接合組裝。本發明的封裝基板結構的接合方法，相較於習知的接合技術，可減少非對稱結構造成基板材料翹曲的問題，提升製造良率並降低製程的需求、減少製造成本、提升封裝基板結構的品質與可靠度。另外，導電柱還可以填滿盲孔，並與接墊達成良好的電性連接，使封裝基板結構具有優良的電氣特性，進一步提升封裝基板結構的品質。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10:封裝基板結構
100:第一基板
110:第一基底
120:線路層
130:介電層
130’:介電材料
132:盲孔
140:金屬界面層
142、142A、142B:接墊
144:凹槽
150:圖案化保護層
210:第二基板
220:導電柱
230:載板
300、300’、300A、300B、300C、310:黏著層
320:高分子黏合層
圖1A至圖1H是本發明一實施例的一種封裝基板結構的接合方法中第一基板的製造流程剖面示意圖。
圖2A至2C是本發明一實施例的一種封裝基板結構的接合方法中壓合流程的剖面示意圖。
圖3A是本發明一實施例的接墊的局部放大剖面示意圖。
圖3B是本發明另一實施例的接墊的局部放大剖面示意圖。
圖3C是本發明另一實施例的金屬界面層的局部放大剖面示意圖。
圖3D是本發明另一實施例的接墊的局部放大剖面示意圖。
圖4A是本發明一實施例的黏著層的剖面示意圖。
圖4B是本發明另一實施例的黏著層的剖面示意圖。
圖4C是本發明另一實施例的黏著層的剖面示意圖。
圖4D是本發明另一實施例的黏著層的剖面示意圖。
圖5是本發明又一實施例的黏著層的剖面示意圖。
圖6是本發明另一實施例的第二基板的剖面示意圖。
圖7是本發明又一實施例的第二基板的剖面示意圖。
下文列舉一些實施例並配合所附圖式來進行詳細地說明，但所提供的實施例並非用以限制本發明所涵蓋的範圍。此外，圖式僅以說明為目的，並未依照原尺寸作圖。為了方便理解，下述說明中相同的元件將以相同之符號標示來說明。
另外，關於文中所使用之「第一」、「第二」...等用語，並非表示順序或順位的意思，應知其是為了區別以相同技術用語描述的元件或操作。
其次，在本文中所使用的用詞「包含」、「包括」、「具有」等等，均為開放性的用語；也就是指包含但不限於。
再者，在本文中所使用的用詞「接觸」、「相接」、「接合」等等，如無特別說明，則可代表直接接觸或者透過其他膜層間接地接觸。
圖1A至圖1H是本發明一實施例的一種封裝基板結構的接合方法中第一基板的製造流程剖面示意圖。請參考圖1A至圖1C，在本實施例中，首先提供第一基板100，並在第一基板100中形成多個盲孔132(繪示於圖1C中)。詳細而言，請先參考圖1A，在第一基板100中形成多個盲孔132的步驟包括先提供第一基底110。第一基底110的材料可包括玻璃、陶瓷、高分子材料或矽，例如是多晶矽(Poly-silicon)、碳化矽(Silicon carbide，SiC)、石墨烯(Graphene)、氮化鋁(Aluminium Nitride，AlN)或其他適用材質，但不以此為限制。在本實施例中，第一基底110例如是兩面皆有線路的多積層基板為例，但本發明不以此為限。
在本實施例中，第一基板100例如是具有線路層120的多積層基板。舉例而言，線路層120設置於第一基底110上。如圖1A所示，線路層120例如是多層堆疊的重配置線路層。重配置線路層可為由絕緣層、配置在絕緣層的相對兩側的兩圖案化線路及貫穿絕緣層並連通至兩圖案化線路的導電孔所構成的多層線路，亦可為單層線路或具有其他組成方式的多層線路，但本發明不以此為限。在其他實施例中，第一基板100也可以為不具有線路層的載板。
接著，請參考圖1B，在第一基底110上形成介電材料130’。介電材料130’包括無機材料(例如：氧化矽、氮化矽、氮氧化矽、其他合適的材料、或上述至少二種材料的堆疊層)、有機材料(例如：聚醯亞胺(polvimide,PI)、聚苯唑(PBO)、矽利康 (Silicone)、環氧樹脂(Epoxy)、苯並環丁烯(BCB)等其他合適的材料、或上述至少二種材料的堆疊層)、或其他合適的材料、或上述之組合。
接著，請參考圖1C，對介電材料130’進行圖案化以形成具有多個盲孔132的介電層130。舉例而言，於介電材料130’上形成圖案化罩幕層(未繪示)。之後，以圖案化罩幕層為罩幕，進行微影製程，以於介電層130中形成多個盲孔132。盲孔132暴露出部份第一基底110的表面。
然後，請先參考圖1G，設置多個接墊142於第一基板100上，且各接墊142填入各盲孔132。詳細而言，本實施例中設置多個接墊142於第一基板100上的步驟包括，首先，請參考圖1D，形成金屬界面層140於圖案化後的介電層130上，並填入多個盲孔132。金屬介面層140可以共形地(conformally)覆蓋圖案化厚的介電層130。在本實施例中，金屬界面層140可以是晶種層(seed layer)，其材料包括金屬材料、金屬氮化物、金屬矽化物或其組合。所述金屬材料可例如是鈦、銅、鎳、鈀、金、銀或其合金，但本發明不以此為限。金屬界面層140的形成方法包括物理氣相沈積法、化學氣相沉積法、電鍍製程或化學鍍(electroless plating)製程，所述物理氣相沈積法可例如是濺鍍法或蒸鍍法，但本發明不以此為限。
接著，請參考圖1E，形成覆蓋金屬界面層140的圖案化保護層150。詳細而言，於金屬界面層140上形成保護材料(未繪 示)。之後，於保護材料上形成圖案化罩幕層(未繪示)。接著，以圖案化罩幕層為罩幕，進行微影製程，以圖案化保護材料形成圖案化保護層150。在本實施例中，圖案化保護層150暴露出填入多個盲孔132中的部分金屬界面層140，但本發明不以此為限，可以視使用者於設計上的需求進行調整。圖案化保護層150的材料包括感光性光阻材料、聚醯亞胺、或是聚苯噁唑(Polybenzoxazole,PBO)矽利康(Silicone)、環氧樹脂(Epoxy)、苯並環丁烯(BCB)或其他合適的材料、或上述之組合，但本發明不以此為限。
在其他實施例中，也可不使用圖案化罩幕層就直接圖案化保護材料，譬如使用光可成像介電(photoimageable dielectric,PID)材料作為圖案化保護材料，即可藉由曝光與顯影而形成圖案化保護層150。
之後，請參考圖1F，可先移除圖案化罩幕層，再進行電鍍製程或化學鍍製程，以自暴露出的部分金屬界面層140形成接墊142。在本實施例中，接墊142的材料與金屬界面層140相同，包括金屬材料。所述金屬材料可例如是鈦、銅、鎳、鈀、金、銀或其合金。順帶一提的是，於形成接墊142後，金屬界面層140可視為接墊142的一部分，因此，圖1F中並未繪示被圖案化保護層150所暴露出的金屬介面層140。
然後，請參考圖1G，移除圖案化保護層150以及圖案化保護層150所覆蓋的金屬界面層140。在本實施例中，移除圖案化保護層150的方法包括剝除或灰化(ashing)，所述灰化包括等離 子灰化，但本發明不以此為限。移除金屬界面層140的方法包括蝕刻製程，所述蝕刻製程包括濕式蝕刻製程。所述濕式蝕刻製程可例如是氫氟酸(HF)、稀釋氫氟酸(DHF)或是緩衝氧化蝕刻液(BOE)，但本發明不以此為限。至此，已大致完成第一基板100的製作。
在其他實施例中，還可選擇性地設置一層黏著層300’於完成後的第一基板100上。請參考圖1G及1H，在本實施例中，於完成第一基板100的製作後，可將黏著層300’設置於介電層130上並環繞多個接墊142。具體而言，黏著層300’不覆蓋多個接墊142，且位於多個接墊142之間的間隙。在上述的設計下，黏著層300’可在進行後續的壓合製程前先填入接墊142之間，以提供各接墊142良好的保護，並提供良好的接合強度以及可靠度。
圖2A至2C是本發明一實施例的一種封裝基板結構的接合方法中壓合流程的剖面示意圖。在完成圖1G的第一基板100之後，請參考圖2A。首先，提供第二基板210。具體而言，第二基板210設置於一載板230上。在本實施例中，第二基板210舉例可為晶圓或多積層線路基板，但本發明不以此為限。
接著，在本實施例中，先形成多個導電柱220於第二基板210。導電柱220與第二基板210電性連接。導電柱220可為電鍍凸塊或結線凸塊，其材料與接墊142可以相同，包括金屬材料。所述金屬材料可例如是鈦、銅、鎳、鈀、金、銀或其合金。
接著，在本實施例中，設置黏著層300於第一基板100 與第二基板210之間，且黏著層300填入於導電柱220之間的間隙。在此須說明的是，圖2A所示的黏著層300與圖1H所示的黏著層300’的材料可以相同，且具有相似的效果。在本實施例中，黏著層300’、300A的材料包括非光敏黏合劑或光敏黏合劑的其中一者。所述非光敏黏合劑包括環氧樹脂、丙烯酸系樹脂、聚醯亞胺(polyimide,PI)、聚苯唑(PBO)、矽利康(Silicone)、環氧樹脂(Epoxy)、苯並環丁烯(BCB)、或其他合適的材料。黏著層300、300’可以視使用者於設計上的需求進行調整，而不特別限定是先形成於第一基板100或第二基板210上。以下將以黏著層300形成於第二基板210上為例進行說明。
在本實施例中，黏著層300係一層覆蓋第二基板210膜層。詳細而言，黏著層300填滿多個導電柱220之間的間隙但不覆蓋各導電柱220，但本發明不以此為限。之後，將多個導電柱220與對應的多個接墊142對準。
然後，請參考圖2B及圖2C，壓合多個導電柱220至多個接墊142，以使各導電柱220電性連接各接墊142並填滿各盲孔132。如圖2B所示，首先將第一基板100與第二基板210接合，以使各導電柱220抵壓至各接墊142。接著，如圖2C所示，壓合第一基板100與第二基板210。壓合後，導電柱220可以填滿盲孔132並完成與接墊142的電性連接。黏著層300可以填滿第一基板100與第二基板210之間的間隙，並填入於多個導電柱220之間的間隙，以達到密封保護導電柱220與接墊142的效果，以及提供 第一基板100與第二基板210之間良好的接合強度及接合品質。
最後，請繼續參考圖2B及圖2C，移除載板230。至此，已完成封裝基板結構10的接合。
值得注意的是，在本實施例中，壓合的溫度可以小於200℃，且可以在常壓的環境下進行。相較於習知的銅對銅進行接合的製程，本實施例的導電柱220在接觸到填入盲孔132中的接墊142之後，導電柱220與接墊142之間產生一應力集中點，因此能有效降低壓合的溫度，並能降低接合所需的力量。此外，於接合前，導電柱220的表面不須先進行清潔，也不需透過化學研磨製程使其表面平坦。另外，於接合後，封裝基板結構10也不需經過額外的退火處理。因此，本實施例的接合方法可減少非對稱結構造成基板材料翹曲的問題，提升製造良率並降低製程的需求、減少製造成本、提升封裝基板結構10的品質與可靠度。
簡言之，本發明的封裝基板結構10的接合方法，能在第一基板100壓合至第二基板210前，設置黏著層300於第一基板100與第二基板210之間。在壓合後，黏著層300可以填滿第一基板100與第二基板210之間的間隙，並填入於多個導電柱220之間的間隙，以達到密封保護導電柱220與接墊142的效果，以及第一基板100與第二基板210之間良好的接合強度及接合品質。此外，在壓合期間，本發明的導電柱220與接墊142之間於接觸時能產生一應力集中點，故能有效降低壓合的製程溫度和壓力，適於進行低溫接合組裝。因此，本發明的封裝基板結構10的接合 方法可減少非對稱結構造成基板材料翹曲的問題，提升製造良率並降低製程的需求、減少製造成本、提升封裝基板結構10的品質與可靠度。另外，導電柱220可以填滿盲孔132，並與接墊142達成良好的電性連接，更可使封裝基板結構10具有優良的電氣特性，進一步提升封裝基板結構10的品質。
在結構上，請參考圖2B，本實施例的封裝基板結構10包括第一基板100、第二基板210相對第一基板100設置、多個導電柱220以及黏著層300。在本實施例中，第一基板100包括多個盲孔132以及多個接墊142。這些盲孔132以及這些接墊142設置於第一基板100上，且填入多個盲孔132。各導電柱220位於第一基板100與第二基板210之間，電性連接各接墊142以及第二基板210，且各導電柱220填滿各盲孔132。黏著層300設置於第一基板100與第二基板210之間，且黏著層300填滿第一基板100與第二基板210之間的間隙，並填入於多個導電柱220之間的間隙。
簡言之，本發明的封裝基板結構10的黏著層300可以設置於第一基板100與第二基板210之間，並填入於多個導電柱220之間的間隙。因此可以達到密封保護導電柱220與接墊142的效果，以及提供第一基板100與第二基板210之間良好的接合強度及接合品質。另外，本發明的導電柱220與接墊142之間於接觸時能產生一應力集中點，故能有效降低壓合的製程溫度和壓力，適於進行低溫接合組裝。此外本發明的導電柱220與接墊142之 間於接觸時能填滿盲孔132，並與接墊142達成良好的電性連接，可使封裝基板結構10具有優良的電氣特性，進一步提升封裝基板結構10的品質。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，關於省略了相同技術內容的部分說明可參考前述實施例，下述實施例中不再重複贅述。
圖3A是本發明一實施例的接墊的局部放大剖面示意圖。在此需說明的是，圖3A所繪示的是導電柱220對準接墊142後，進行壓合前的示意圖。此外，為了方便說明，圖3A僅示意性地繪示第一基板100的介電層130，而省略繪示第一基底及線路層。
在本實施例中，圖3A所示的黏著層300與圖2B所示的黏著層300相同，沒有覆蓋導電柱220。具體而言，黏著層300環繞該些導電柱220並填入於該些導電柱220之間的間隙，但本發明不以此為限。各盲孔132的壁面為傾斜面，且各盲孔132與第一基底110交接處的孔徑小於各盲孔132遠離第一基底110交接處的孔徑，但本發明不以此為限。
在本實施例中，接墊142係透過電鍍製程或化學鍍製程，自暴露出的部分金屬界面層140(繪示於圖1F)形成，並與盲孔132共形。舉例而言，接墊142是共形地覆蓋部分圖案化的介電層130並填入盲孔132。接墊142的一部分填入盲孔132，而另一部 分覆蓋介電層130的表面，但本發明不以此為限。
藉由上述的設計，本發明的導電柱220與接墊142之間於接觸時能產生一應力集中點，故能有效降低壓合的製程溫度和壓力，適於進行低溫接合組裝。此外，本發明的黏著層300設置於第一基板100與第二基板210之間的間隙。因此在後續的壓合製程後，能達到密封保護的導電柱220與接墊142的效果，以及提供第一基板100與第二基板210之間良好的接合強度以及接合品質，更具有優良的電氣特性。
圖3B是本發明另一實施例的接墊的局部放大剖面示意圖。請參考圖3A及圖3B，本實施例的接墊142A與圖3A的接墊142相似，主要的差異在於：各接墊142A具有凹槽144(dimple)，且各導電柱220電性連接各凹槽144。舉例而言，凹槽144的形成方法包括，先透過電鍍製程或化學鍍製程，形成塊狀接墊(未繪示)。接著再透過蝕刻製程圖案化塊狀接墊，以形成具有凹槽144的接墊142A。在本實施例中，各凹槽144可以對應各盲孔132形成，但本發明不以此為限。各導電柱220可以分別對準對應的凹槽144，並電性連接對應的凹槽144。藉由上述的設計，本實施例的接墊142A可獲致與上述實施例相同的效果。
圖3C是本發明另一實施例的金屬界面層的局部放大剖面示意圖。請參考圖3A及圖3C，本實施例的金屬界面層140與圖3A的接墊142相似，主要的差異在於：不透過電鍍製程或化學鍍製程，直接以暴露出的部分金屬界面層140做為接墊，且金屬 界面層140與盲孔132共形。藉由上述的設計，本實施例的金屬界面層140可獲致與上述實施例相同的效果。
圖3D是本發明另一實施例的接墊的局部放大剖面示意圖。請參考圖3A及圖3D，本實施例的接墊142B與圖3A的接墊142相似，主要的差異在於：接墊142B設置於第一基底110上，係一層設置於介電層130上的圖案化膜層，且填入多個盲孔132。接墊142B具有平坦的表面。舉例而言，接墊142B的形成方法包括，物理氣相沈積法、化學氣相沉積法、電鍍製程或化學鍍(electroless plating)製程，所述物理氣相沈積法可例如是濺鍍法或蒸鍍法。各導電柱220抵接至接墊142B之平坦的表面並電性連接接墊142B。藉由上述的設計，本實施例的導電柱220與接墊142B可以不透過對準而直接進行壓合，以進一步地降低製程的需求。
圖4A是本發明一實施例的黏著層的剖面示意圖。請參考圖2A及圖4A，本實施例的黏著層300與圖2A的黏著層300相同。在本實施例中，多個導電柱220形成於第二基板210上，且導電柱220與第二基板210電性連接。黏著層300設置於第二基板210上並填入於多個導電柱220之間的間隙，而沒有覆蓋導電柱220。黏著層300包括非光敏黏合劑，所述非光敏黏合劑包括環氧樹脂、丙烯酸系樹脂、聚醯亞胺(polyimide,PI)、聚苯唑(PBO)、矽利康(Silicone)、環氧樹脂(Epoxy)、苯並環丁烯(BCB)。藉由上述的設計，本實施例的黏著層300設置於第一基板100與第二基板210之間，且填入於多個導電柱220之間的間隙。因此在後續的壓合 製程後，能達到密封保護接點(例如導電柱與接墊)的效果，以及基板之間良好的接合強度以及接合品質，更具有優良的電氣特性。
圖4B是本發明另一實施例的黏著層的剖面示意圖。請參考圖4A及圖4B，本實施例的黏著層300A與圖4A的黏著層300相似，主要的差異在於：黏著層300A可以是底填膠層(underfill layer)，且共形地覆蓋多個導電柱220以及第二基板210，並填入於多個導電柱220之間的間隙。藉由上述的設計，本實施例的黏著層300A可獲致與上述實施例相同的效果。順帶一提的是，於壓合後，覆蓋各導電柱220的部分黏著層300A可大致地從各導電柱220與對應的各接墊142的交接處被排開。因此，黏著層300A不會實質地影響導電柱220與接墊142之間的電性連接。
圖4C是本發明另一實施例的黏著層的剖面示意圖。請參考圖4A及圖4C，本實施例的黏著層300B與圖4A的黏著層300相似，主要的差異在於：黏著層300B環繞多個導電柱220並填入於多個導電柱220之間的間隙，且與多個導電柱220共平面，以暴露出導電柱220。藉由上述的設計，本實施例的黏著層300B可獲致與上述實施例相同的效果。
圖4D是本發明另一實施例的黏著層的剖面示意圖。請參考圖4A及圖4D，本實施例的黏著層300C與圖4A的黏著層300相似，主要的差異在於：黏著層300C覆蓋導電柱220。具體而言，黏著層300C完全地包覆多個導電柱220並填入於多個導電柱220 之間的間隙，且黏著層300C的厚度大於導電柱220的厚度。藉由上述的設計，本實施例的黏著層300C可獲致與上述實施例相同的效果。
圖5是本發明又一實施例的黏著層的剖面示意圖。請參考圖4A及圖5，本實施例的黏著層310與圖4A的黏著層300相似，主要的差異在於：黏著層310沒有填滿這些導電柱220之間的間隙。具體而言，黏著層310設置於第二基板210上，環繞多個導電柱220並填入多個導電柱220之間的間隙，且黏著層310與導電柱220之間存在空隙。在本實施例中，黏著層310包括光敏黏合劑，所述光敏黏合劑包括環氧樹脂、丙烯酸系樹脂、聚醯亞胺(polyimide,PI)、聚苯唑(PBO)、矽利康(Silicone)、環氧樹脂(Epoxy)、苯並環丁烯(BCB)。在形成黏著層310的方法包括，先設置一層黏著材料(未繪示)並覆蓋多個導電柱220以及第二基板210。接著，於黏著材料上形成圖案化罩幕層(未繪示)。之後，以圖案化罩幕層為罩幕，進行微影製程，以圖案化黏著材料形成黏著層310，並去除覆蓋多個導電柱220上的多餘黏著材料以及部分環繞並接觸多個導電柱220的黏著材料。藉由上述的設計，本實施例的黏著層310除了可獲致與上述實施例相同的效果，可更進一步地去除多餘的黏著材料，減少對接點(例如導電柱與接墊)的電性連接的干擾，具有優良的電氣特性。
圖6是本發明另一實施例的第二基板的剖面示意圖。請參考圖4A及圖6，本實施例的第二基板210上更設置高分子黏合 層320於黏著層300上。在本實施例中，黏著層300包括非光敏黏合劑，但本發明不以此為限。在其他實施例中，黏著層300也可為光敏黏合劑。黏著層300設置於第二基板210上，且環繞多個導電柱220並填入於多個導電柱220之間的間隙。高分子黏合層320重疊於黏著層300，並填入於多個導電柱220之間的間隙。在本實施例中，高分子黏合層320係為使用分子接合技術(molecular bonding technology,MBT)的黏合劑。詳細而言，高分子黏合層為緩衝層(buffer layer)混合奈米接合材料(nano bonding material)的聚合物，包括含矽烷偶合劑(Silane)聚合物等。由於高分子黏合層320不會沾黏金屬材料，且具有與非金屬材料良好的接著力，因此可透過塗布法或噴塗法，將高分子黏合層320整面的覆蓋黏著層300以及多個導電柱220。藉由上述的設計，黏著層300可以利用高分子黏合層320以更有效與第一基板100(例如圖2C所示)接合。另外，本實施例的高分子黏合層320可以簡單的方式設置，且高分子黏合層320不會覆蓋導電柱220，因此適於降低製程的需求。此外，高分子黏合層320不會影響導電柱220，因此可以減少對接點(例如導電柱與接墊)的電性連接的干擾，具有優良的電氣特性。
圖7是本發明又一實施例的第二基板的剖面示意圖。請參考圖1H及圖7，本實施例的第二基板210上不包括黏著層或高分子黏合層，而是將黏著層300’(繪示於圖1H)設置於第一基板100上。藉由上述的設計，本實施例的第二基板210壓合設置於第 一基板100上的黏著層300’可獲致與上述實施例相同的效果。
綜上所述，本發明的封裝基板結構及其接合方法，能在第一基板壓合至第二基板前，設置黏著層於第一基板與第二基板之間。在壓合後，黏著層可以填滿第一基板與第二基板之間的間隙，並填滿多個導電柱之間的間隙，以達到密封保護導電柱與接墊的效果，以及第一基板與第二基板之間良好的接合強度以及接合品質。此外，在壓合期間，本發明的導電柱與接墊之間於接觸時能產生一應力集中點，故能有效降低壓合的製程溫度和壓力，適於進行低溫接合組裝。本發明的封裝基板結構的接合方法，相較於習知的接合技術，不須先對基板的導電柱進行清潔，也不需透過化學研磨製程使其表面平坦。另外，於接合後，封裝基板結構也不需經過額外的退火處理。因此，本發明的接合方法可減少非對稱結構造成基板材料翹曲的間題，提升製造良率並降低製程的需求、減少製造成本、提升封裝基板結構的品質與可靠度。另外，導電柱還可以填滿盲孔，並與接墊達成良好的電性連接，使封裝基板結構具有優良的電氣特性，進一步提升封裝基板結構的品質。此外，本發明的封裝基板結構更可包括使用高分子黏合層，進一步提供良好的接合強度且避免減少對接點的電性連接的干擾，因此具有優良的電性特性，更進一步提升封裝基板結構的品質。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的 精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:封裝基板結構
100:第一基板
110:第一基底
120:線路層
130:介電層
132:盲孔
142:接墊
210:第二基板
220:導電柱
300:黏著層

Claims (8)

  1. 一種封裝基板結構，包括：一第一基板，包括：多個盲孔，設置於該第一基板上；以及多個接墊，設置於該第一基板上，且填入該些盲孔；一第二基板，相對該第一基板設置：多個導電柱，各該導電柱位於該第一基板與該第二基板之間，電性連接各該接墊以及該第二基板，且各該導電柱壓合至各該接墊並成為一體以填滿各該盲孔，其中該些導電柱與該些接墊的材料相同；一黏著層，設置於該第一基板與該第二基板之間，且該黏著層填入於該些導電柱之間的間隙；以及一高分子黏合層設置於該黏著層上，該黏著層以及該高分子黏合層填入於該些導電柱之間的間隙。
  2. 如申請專利範圍第1項所述的封裝基板結構，其中各該接墊與各該盲孔共形。
  3. 如申請專利範圍第1項所述的封裝基板結構，其中各該接墊具有一凹槽，且各該導電柱電性連接各該凹槽。
  4. 如申請專利範圍第1項所述的封裝基板結構，其中該黏著層包括非光敏黏合劑或光敏黏合劑的其中一者。
  5. 一種封裝基板結構的接合方法，包括： 提供一第一基板，在該第一基板上形成多個盲孔；設置多個接墊於該第一基板上，各該接墊填入各該盲孔；提供一第二基板，該第二基板設置於一載板上；形成多個導電柱於該第二基板上，其中該些導電柱與該些接墊的材料相同；設置一黏著層於該第一基板與該第二基板之間，且該黏著層填入於該些導電柱之間的間隙；設置一高分子黏合層於該黏著層上，該黏著層以及該高分子黏合層填入於該些導電柱之間的間隙；壓合該些導電柱至該些接墊，以使各該導電柱電性連接各該接墊並填滿各該盲孔；以及移除該載板。
  6. 如申請專利範圍第5項所述的封裝基板結構的接合方法，其中在該第一基板中形成該些盲孔的步驟包括：提供一第一基底並在該第一基底上形成一介電材料；以及圖案化該介電材料以形成具有該些盲孔的一介電層，並暴露出部分該第一基底。
  7. 如申請專利範圍第6項所述的封裝基板結構的接合方法，其中設置該些接墊於該第一基板上的步驟包括：形成一金屬界面層於該介電層上，並填入該些盲孔；形成覆蓋該金屬界面層的一圖案化保護層，以暴露出填入該 些盲孔中的部分該金屬界面層；自暴露出的部分該金屬界面層形成該些接墊；以及移除該圖案化保護層以及該圖案化保護層所覆蓋的該金屬界面層。
  8. 如申請專利範圍第7項所述的封裝基板結構的接合方法，更包括：形成一凹槽於各該接墊上，且各該導電柱電性連接各該凹槽。
TW107127116A 2018-08-03 2018-08-03 封裝基板結構與其接合方法 TWI697078B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107127116A TWI697078B (zh) 2018-08-03 2018-08-03 封裝基板結構與其接合方法
US16/167,540 US10658282B2 (en) 2018-08-03 2018-10-23 Package substrate structure and bonding method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107127116A TWI697078B (zh) 2018-08-03 2018-08-03 封裝基板結構與其接合方法

Publications (2)

Publication Number Publication Date
TW202008519A TW202008519A (zh) 2020-02-16
TWI697078B true TWI697078B (zh) 2020-06-21

Family

ID=69229067

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107127116A TWI697078B (zh) 2018-08-03 2018-08-03 封裝基板結構與其接合方法

Country Status (2)

Country Link
US (1) US10658282B2 (zh)
TW (1) TWI697078B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI697078B (zh) * 2018-08-03 2020-06-21 欣興電子股份有限公司 封裝基板結構與其接合方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060060765A1 (en) * 2004-09-21 2006-03-23 Tai-Yuan Huang Photosensitive bonding package structure
TW200938023A (en) * 2008-02-29 2009-09-01 Unimicron Technology Corp Circuit board with embedded capacitance component and method for fabricating the same
TW201202846A (en) * 2010-07-09 2012-01-16 Toray Industries Photosensitive adhesive composition, photosensitive adhesive film, cured product of which and semiconductor device using thereof
TWI597810B (zh) * 2015-02-13 2017-09-01 台灣積體電路製造股份有限公司 封裝

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5329423A (en) * 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
US5477086A (en) * 1993-04-30 1995-12-19 Lsi Logic Corporation Shaped, self-aligning micro-bump structures
US6869870B2 (en) * 1998-12-21 2005-03-22 Megic Corporation High performance system-on-chip discrete components using post passivation process
JP3413120B2 (ja) * 1999-02-23 2003-06-03 ローム株式会社 チップ・オン・チップ構造の半導体装置
JP2001298211A (ja) * 2000-04-17 2001-10-26 Nec Corp 半導体受光素子及びその製造方法
US6674647B2 (en) * 2002-01-07 2004-01-06 International Business Machines Corporation Low or no-force bump flattening structure and method
US6740577B2 (en) * 2002-05-21 2004-05-25 St Assembly Test Services Pte Ltd Method of forming a small pitch torch bump for mounting high-performance flip-flop devices
JP3972813B2 (ja) * 2002-12-24 2007-09-05 セイコーエプソン株式会社 半導体装置の製造方法
US20050003650A1 (en) * 2003-07-02 2005-01-06 Shriram Ramanathan Three-dimensional stacked substrate arrangements
US7019391B2 (en) 2004-04-06 2006-03-28 Bao Tran NANO IC packaging
TWI253697B (en) 2005-04-08 2006-04-21 Phoenix Prec Technology Corp Method for fabricating a flip chip package
US7611040B2 (en) * 2005-05-24 2009-11-03 Panasonic Corporation Method for forming solder bump and method for mounting semiconductor device using a solder powder resin composition
EP1732116B1 (en) * 2005-06-08 2017-02-01 Imec Methods for bonding and micro-electronic devices produced according to such methods
US7942182B2 (en) * 2005-06-14 2011-05-17 Cufer Asset Ltd. L.L.C. Rigid-backed, membrane-based chip tooling
US8349721B2 (en) * 2008-03-19 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
US8390112B2 (en) * 2008-09-30 2013-03-05 Intel Corporation Underfill process and materials for singulated heat spreader stiffener for thin core panel processing
US7741148B1 (en) * 2008-12-10 2010-06-22 Stats Chippac, Ltd. Semiconductor device and method of forming an interconnect structure for 3-D devices using encapsulant for structural support
US8252680B2 (en) * 2010-09-24 2012-08-28 Intel Corporation Methods and architectures for bottomless interconnect vias
US8987897B2 (en) * 2010-11-24 2015-03-24 Mediatek Inc. Semiconductor package
US20120267779A1 (en) * 2011-04-25 2012-10-25 Mediatek Inc. Semiconductor package
US8409979B2 (en) * 2011-05-31 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure with conductive pads having expanded interconnect surface area for enhanced interconnection properties
US9105533B2 (en) * 2011-07-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure having a single side recess
US8980694B2 (en) * 2011-09-21 2015-03-17 Powertech Technology, Inc. Fabricating method of MPS-C2 package utilized form a flip-chip carrier
US9245834B2 (en) * 2012-03-16 2016-01-26 Stats Chippac, Ltd. Semiconductor device and method of forming compliant conductive interconnect structure in flipchip package
US20130249076A1 (en) * 2012-03-20 2013-09-26 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Duplex Plated Bump-On-Lead Pad Over Substrate for Finer Pitch Between Adjacent Traces
US9159695B2 (en) * 2013-01-07 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated bump structures in package structure
US8907479B2 (en) * 2013-03-11 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Treating copper surfaces for packaging
TWI612689B (zh) * 2013-04-15 2018-01-21 半導體能源研究所股份有限公司 發光裝置
US9679868B2 (en) * 2013-06-19 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Ball height control in bonding process
US20150171039A1 (en) * 2013-12-13 2015-06-18 Chipmos Technologies Inc. Redistribution layer alloy structure and manufacturing method thereof
US9703056B2 (en) * 2014-01-23 2017-07-11 Nxp Usa, Inc. Copper tube interconnect
US9922844B2 (en) * 2014-03-12 2018-03-20 Mediatek Inc. Semiconductor package and method for fabricating base for semiconductor package
US9490226B2 (en) * 2014-08-18 2016-11-08 Qualcomm Incorporated Integrated device comprising a heat-dissipation layer providing an electrical path for a ground signal
US9385073B2 (en) * 2014-08-19 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packages having integrated devices and methods of forming same
US9318442B1 (en) * 2014-09-29 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package with dummy vias
US9941207B2 (en) * 2014-10-24 2018-04-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of fabricating 3D package with short cycle time and high yield
US9972593B2 (en) * 2014-11-07 2018-05-15 Mediatek Inc. Semiconductor package
US9812337B2 (en) * 2014-12-03 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package pad and methods of forming
US9496238B2 (en) * 2015-02-13 2016-11-15 Advanced Semiconductor Engineering, Inc. Sloped bonding structure for semiconductor package
KR102458034B1 (ko) * 2015-10-16 2022-10-25 삼성전자주식회사 반도체 패키지, 반도체 패키지의 제조방법, 및 반도체 모듈
US9935072B2 (en) * 2015-11-04 2018-04-03 Sfa Semicon Co., Ltd. Semiconductor package and method for manufacturing the same
US10242968B2 (en) * 2015-11-05 2019-03-26 Massachusetts Institute Of Technology Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages
KR20170067426A (ko) * 2015-12-08 2017-06-16 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지
US9759997B2 (en) * 2015-12-17 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Pellicle assembly and method for advanced lithography
US9559075B1 (en) * 2016-01-06 2017-01-31 Amkor Technology, Inc. Semiconductor product with interlocking metal-to-metal bonds and method for manufacturing thereof
US9881908B2 (en) * 2016-01-15 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package on package structure and methods of forming same
JP6674284B2 (ja) * 2016-02-29 2020-04-01 株式会社フジクラ 実装構造及びモジュール
US11327041B2 (en) * 2016-03-14 2022-05-10 The Trustees Of The University Of Pennsylvania pH sensing technique based on graphene electrodes
JP6625491B2 (ja) * 2016-06-29 2019-12-25 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法
IT201600084419A1 (it) * 2016-08-10 2018-02-10 St Microelectronics Srl Procedimento per realizzare dispositivi a semiconduttore, dispositivo e circuito corrispondenti
US10204889B2 (en) * 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
US10170457B2 (en) * 2016-12-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. COWOS structures and method of forming the same
US10181455B2 (en) * 2017-01-17 2019-01-15 Apple Inc. 3D thin profile pre-stacking architecture using reconstitution method
US10475770B2 (en) * 2017-02-28 2019-11-12 Amkor Technology, Inc. Semiconductor device having stacked dies and stacked pillars and method of manufacturing thereof
US11569176B2 (en) * 2017-03-21 2023-01-31 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing thereof
US20180331061A1 (en) * 2017-05-11 2018-11-15 Qualcomm Incorporated Integrated device comprising bump on exposed redistribution interconnect
US10134677B1 (en) * 2017-05-16 2018-11-20 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10943869B2 (en) * 2017-06-09 2021-03-09 Apple Inc. High density interconnection using fanout interposer chiplet
US10283474B2 (en) * 2017-06-30 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same
US11217555B2 (en) * 2017-09-29 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Aligning bumps in fan-out packaging process
KR20190083054A (ko) * 2018-01-03 2019-07-11 삼성전자주식회사 반도체 패키지
KR20190085590A (ko) * 2018-01-11 2019-07-19 삼성전자주식회사 반도체 장치, 이를 포함하는 반도체 패키지 및 이의 제조 방법
TWI690045B (zh) * 2018-08-03 2020-04-01 欣興電子股份有限公司 構裝結構、其接合方法及用於其的線路板
TWI697078B (zh) * 2018-08-03 2020-06-21 欣興電子股份有限公司 封裝基板結構與其接合方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060060765A1 (en) * 2004-09-21 2006-03-23 Tai-Yuan Huang Photosensitive bonding package structure
TW200938023A (en) * 2008-02-29 2009-09-01 Unimicron Technology Corp Circuit board with embedded capacitance component and method for fabricating the same
TW201202846A (en) * 2010-07-09 2012-01-16 Toray Industries Photosensitive adhesive composition, photosensitive adhesive film, cured product of which and semiconductor device using thereof
TWI597810B (zh) * 2015-02-13 2017-09-01 台灣積體電路製造股份有限公司 封裝

Also Published As

Publication number Publication date
TW202008519A (zh) 2020-02-16
US20200043839A1 (en) 2020-02-06
US10658282B2 (en) 2020-05-19

Similar Documents

Publication Publication Date Title
TWI690045B (zh) 構裝結構、其接合方法及用於其的線路板
TWI460836B (zh) 半導體晶片及其製造方法
US10943873B2 (en) Semiconductor device structure comprising a plurality of metal oxide fibers and method for forming the same
JP6014354B2 (ja) 半導体装置の製造方法
US8405199B2 (en) Conductive pillar for semiconductor substrate and method of manufacture
TWI411079B (zh) 半導體晶粒及形成導電元件之方法
US20080122086A1 (en) Solder bump structure and method of manufacturing same
US20120098121A1 (en) Conductive feature for semiconductor substrate and method of manufacture
TWI296832B (en) Bump structures and methods for forming solder bumps
JP2019535135A (ja) ウェーハレベルパッケージおよび方法
TWI421994B (zh) 用於半導體基板的導體柱結構以及製造方法
KR20090076832A (ko) 반도체 장치 및 그 제조 방법
JP4967340B2 (ja) 半導体装置、半導体装置の製造方法、及び電子機器
US9437544B2 (en) Semiconductor device
WO2006080337A1 (ja) 半導体装置およびその製造方法と、積層型半導体集積回路
WO2012107971A1 (ja) 半導体装置及びその製造方法
TWI720233B (zh) 半導體裝置及其製造方法
KR102238309B1 (ko) 반도체 디바이스 및 그 제조 방법
TW201906021A (zh) 半導體封裝結構及其製造方法
TWI698972B (zh) 線路基板
JP2010232400A (ja) 半導体基板と半導体基板の製造方法および半導体パッケージ
TWI697078B (zh) 封裝基板結構與其接合方法
CN110828317B (zh) 封装基板结构与其接合方法
KR100927749B1 (ko) 반도체 디바이스 및 그 제조 방법
TWI795187B (zh) 半導體封裝結構及其形成方法