JP4967340B2 - 半導体装置、半導体装置の製造方法、及び電子機器 - Google Patents

半導体装置、半導体装置の製造方法、及び電子機器 Download PDF

Info

Publication number
JP4967340B2
JP4967340B2 JP2005377769A JP2005377769A JP4967340B2 JP 4967340 B2 JP4967340 B2 JP 4967340B2 JP 2005377769 A JP2005377769 A JP 2005377769A JP 2005377769 A JP2005377769 A JP 2005377769A JP 4967340 B2 JP4967340 B2 JP 4967340B2
Authority
JP
Japan
Prior art keywords
semiconductor
electrode
conductive film
resin protrusion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005377769A
Other languages
English (en)
Other versions
JP2007180303A (ja
Inventor
佳秀 西山
秀一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005377769A priority Critical patent/JP4967340B2/ja
Publication of JP2007180303A publication Critical patent/JP2007180303A/ja
Application granted granted Critical
Publication of JP4967340B2 publication Critical patent/JP4967340B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors

Description

本発明は、半導体装置、半導体装置の製造方法、及び電子機器に関するものである。
近年、携帯電話機、ノート型パーソナルコンピュータ、ＰＤＡ（Personal data assistance）などの携帯型の電子機器では、小型化や軽量化への要求に伴い、内部に設けられている半導体装置などの各種の電子部品の小型化が図られている。このような背景のもと、複数の半導体基板を積層した積層型半導体装置が提案されている。このような積層型半導体装置は、同様の機能を有した半導体基板同士、又は異なる機能を有する半導体基板を積層し、各半導体基板に設けられたバンプを介して半導体基板同士を電気的に接続して製造することができる（例えば、特許文献１参照）。
特開２００２−１７０９１９号公報
特許文献１に記載のような積層型半導体装置では、バンプの接合に高精度の位置決めが要求されるため、フリップチップボンダーを用いた加熱加圧による接合がなされている。しかしながら、バンプの接合にはんだを用いた場合、加熱加圧によってはんだが接合部位からはみ出してしまい、接合不良を生じやすいという問題がある。
本発明は、上記従来技術の問題点に鑑み成されたものであって、積層型半導体装置の半導体基板同士の接合性に優れ、高い信頼性を備えた半導体装置とその製造方法を提供することを目的としている。
本発明の半導体装置は、上記課題を解決するために、複数の半導体チップを積層してなる積層型の半導体装置であって、前記半導体チップは、樹脂突起と該樹脂突起の表面に形成された導電膜とを有する電極を介して他の前記半導体チップと電気的に接続され、前記電極は、前記半導体チップを貫通して設けられた貫通電極と、該貫通電極の端面上に形成された前記樹脂突起と、該樹脂突起表面に形成されて前記貫通電極と電気的に接続された前記導電膜とを有しており、前記樹脂突起は平面形状がドーナツ状からなることを特徴とする。
本発明の半導体装置は、複数の半導体チップを積層してなる積層型の半導体装置であって、前記半導体チップは、樹脂突起と該樹脂突起の表面に形成された導電膜とを有する電極を介して他の前記半導体チップと電気的に接続されていることを特徴とする。
この構成によれば、積層される半導体チップ間の導通接続が、一の半導体チップの電極に形成された樹脂突起と、該樹脂突起上に設けられた導電膜とを介して成されているので、前記樹脂突起の変形性によって前記導電膜と他の半導体チップの電極との接合部における接触面積を大きく確保することができ、はんだ接合を用いなくとも確実な導電接続構造を形成することができる。従って、はんだのはみ出しによる短絡等の問題も生じないものとなる。また、上記樹脂突起の変形性を利用して低荷重でチップ積層が行えるため、はんだ接合に比して荷重を低減でき、半導体チップの破損を防止することができる。
前記電極は、前記半導体チップを貫通して設けられた貫通電極と、該貫通電極の端面に形成された前記樹脂突起と、該樹脂突起表面に形成されて前記貫通電極と電気的に接続された前記導電膜とを有していることが好ましい。すなわち、貫通電極を介して複数の半導体チップが互いに電気的に接続されている構造であってもよい。
前記半導体チップは、前記貫通電極の第１の端面にのみ前記樹脂突起及び導電膜を有しており、前記導電膜は、他の前記半導体チップに設けられた前記貫通電極の第１の端面と反対側の第２の端面と電気的に接続されている構成とすることもできる。各半導体チップに設けられた貫通電極同士を位置合わせして積層接続する場合においては、接続される２つの貫通電極のうち、一方の貫通電極にのみ前記樹脂突起及び導電膜が設けられていればよい。かかる構成とすることで、半導体チップの製造工程の複雑化を抑え、製造コストを抑えることができる。ただし、接続される２つの貫通電極の双方に樹脂突起及び導電膜を設けた構成を排除するものではない。
前記貫通電極は、前記半導体チップを貫通する貫通部と、前記半導体チップの面上に形成されるとともに前記貫通部と電気的に接続されたパッド部とを有しており、前記樹脂突起及び導電膜は前記パッド部上に設けられていることが好ましい。パッド部を設けることで、樹脂突起及び導電膜の形成が容易になり、チップ積層時の位置合わせも容易になる。また、貫通電極自体の形成も容易になるという利点が得られる。
前記貫通部の両端に前記パッド部が設けられており、一方の前記パッド部上に設けられた前記導電膜は、当該半導体チップと積層された他の前記半導体チップの前記パッド部と電気的に接続されている構成とすることもできる。このようにパッド部上に樹脂突起及び導電膜を設けるとともに、他の半導体チップのパッド部に対して前記導電膜を接続する構造とすることで、チップ積層時の位置合わせが容易になり、また導電膜と他の半導体チップのパッド部との接触面積も確保しやすくなるので、電気的信頼性に優れた半導体装置を得ることができる。
前記電極を介して接続された２枚の前記半導体チップの間に非導電性の接着材が設けられている構成とすることが好ましい。このような構成とすることで、半導体チップ間の接着をより強固なものとすることができ、電極間やチップ間での短絡が生じるのを効果的に防止することができる。
前記樹脂突起は、熱可塑性樹脂材料を用いて形成されていることが好ましい。このように加熱により軟化する材料を用いることで、樹脂突起の変形を容易にし、半導体チップ間の電気的接続の信頼性を高めることができる。
前記樹脂突起は、フェノール系、アクリル系、又はエポキシ系の樹脂材料を用いて形成されていることが好ましい。
本発明の半導体装置の製造方法は、複数の半導体チップを積層してなる積層型の半導体装置の製造方法であって、集積回路が形成された半導体基板上に、樹脂突起をパターン形成した後、当該樹脂突起の表面に導電膜をパターン形成して電極を形成する工程を含む半導体チップ製造工程と、複数の前記半導体チップを積層配置するともに、前記電極を介して電気的に接続する半導体チップ積層工程と、を備え、前記電極を形成する工程は、集積回路が形成された半導体基板を厚さ方向に貫通する貫通電極を形成する工程と、該貫通電極の端面上に樹脂突起をパターン形成工程と、前記樹脂突起表面に導電膜をパターン形成する工程とを有し、前記樹脂突起をドーナツ状に形成することを特徴とする。
本発明の半導体装置の製造方法は、複数の半導体チップを積層してなる積層型の半導体装置の製造方法であって、集積回路が形成された半導体基板上に、樹脂突起をパターン形成した後、当該樹脂突起の表面に導電膜をパターン形成して電極を形成する工程を含む半導体チップ製造工程と、複数の前記半導体チップを積層配置するともに、前記電極を介して電気的に接続する半導体チップ積層工程とを有することを特徴とする。
このように樹脂突起と樹脂突起上に形成した導電膜とを有する電極を介して半導体チップ間の電気的接続を行えば、前記電極を他の半導体チップの電極に押圧する際に樹脂突起及び導電膜が押しつぶされるように変形して電気的接続を構成するので、はんだを用いることなく確実な電気的接続を実現することができ、はんだ接合に起因する問題点を解決することができる。特に、チップ積層時に樹脂突起は変形するとともに荷重を吸収するので、低荷重で確実な導電接続を実現でき、半導体チップの破損も効果的に防止できる。
前記電極を形成する工程は、集積回路が形成された半導体基板を厚さ方向に貫通する貫通電極を形成する工程と、該貫通電極の端面上に樹脂突起をパターン形成工程と、前記樹脂突起表面に導電膜をパターン形成する工程とを有していてもよい。かかる製造方法により、貫通電極の端面に樹脂突起を介して導電膜を形成することができ、貫通電極の先端部において他の半導体チップないし回路基板と接続する半導体チップを作製することができる。そして、上述した各工程により、半導体チップ間の信頼性に優れた導電接続を実現できる。
前記電極を形成する工程において、前記貫通電極の一側の前記端面上にのみ前記樹脂突起及び導電膜を形成し、前記半導体チップ積層工程において、前記各半導体チップの前記樹脂突起及び導電膜が形成された側を同一方向に向けて前記複数の半導体チップを積層配置することもできる。このような製造方法とすることで、半導体基板の貫通電極同士を位置合わせして半導体チップを積層した半導体装置における貫通電極間の電気的接続について、一方の貫通電極先端の導電膜を、他方の半導体チップの貫通電極の端面に当接させて接続する構造とすることができる。これにより、各半導体チップにおける樹脂突起及び導電膜の形成工程を最小限に抑える一方、貫通電極間の導電接続については高い信頼性を確保することが可能である。
前記半導体チップ積層工程において、前記複数の半導体チップの間に非導電性の接着材を介在させて接着することもできる。このような製造方法とすることで、半導体チップ間を高温を要する金属接合やはんだ接合を用いることなく電気的に接続することができ、また半導体チップ間への接着材の充填も良好なものとなる。
前記半導体基板として半導体ウエハを用い、該半導体ウエハに複数の前記半導体装置を形成した後、前記半導体ウエハを前記半導体装置毎に切断することもできる。これにより多数の半導体装置を極めて効率よく製造することができる。
前記電極を形成する工程において、前記樹脂突起を、半球状又はドーナツ状に形成することもできる。
本発明の電子機器は、先に記載の本発明の半導体装置を備えたことを特徴とする。かかる構成によれば、信頼性に優れた高集積の前記半導体装置により優れた性能と信頼性とを備えた電子機器を提供することができる。
本発明の回路基板は、先に記載の本発明の半導体装置が実装されていることを特徴とする。かかる構成によれば、信頼性に優れた高集積の前記半導体装置により優れた性能と信頼性とを備えた回路基板を提供することができる。
本発明の電子機器は、先に記載の本発明の回路基板を備えたことを特徴とする。かかる構成によれば、信頼性に優れた高集積の半導体装置を具備した回路基板により、高性能で信頼性に優れた電子機器を提供することができる。
以下、本発明の実施の形態について図面を参照しつつ説明する。
図１（ａ）は、本発明の半導体装置の一実施の形態を示す断面図である。図１（ａ）に示すように、半導体装置１は、複数の半導体チップ６１を積層して配置するとともに、互いに電気的に接続した構造を備えており、積層された半導体チップ６１の間には、接着材７０が設けられて各半導体チップ６１を固定している。
各半導体チップ６１は、シリコン基板上にトランジスタやメモリ素子などの半導体素視からなる集積回路（図示略）を形成してなる半導体基板１０と、半導体基板１０の図示下面側に形成された電極パッド２１と、半導体基板１０を貫通して設けられ、前記電極パッド２１の底面側（基板側）に当接する貫通電極２０とを備えている。貫通電極２０は、銅（Ｃｕ）やタングステン（Ｗ）等の金属材料を用いて形成されたもので、図示のように断面視Ｔ形を成しており、半導体基板１０に設けられた孔部（貫通孔）Ｈ３内に埋入された貫通部２０ａと、半導体基板１０の上面側に配置されたパッド部２０ｂとを有する。パッド部２０ｂは、貫通部２０ａの太さよりも大きい平面領域を有して形成され、前記電極パッド２１とほぼ同一の平面形状に形成されている。
貫通電極２０のパッド部２０ｂを覆って、ニッケル（Ｎｉ）等からなる第１導電膜２２が形成されており、第１導電膜２２の図示上面を部分的に覆うようにして樹脂突起２３が形成されている。そして、樹脂突起２３を覆って、金（Ａｕ）等からなる第２導電膜２３が形成され、かかる第２導電膜２４は、第１導電膜２２上に部分的に形成された樹脂突起２３の外側の領域で前記第１導電膜２２と電気的に接続されている。半導体基板１０の下面側に設けられた電極パッド２１は、銅（Ｃｕ）からなる金属膜であり、その表面を覆って、金（Ａｕ）等からなる第３導電膜３２が形成されている。
なお、上記に挙げた第１導電膜２２、第２導電膜２４、第３導電膜３２の材質は一例であり、銅（Ｃｕ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、チタン（Ｔｉ）等の金属材料を単独で用いた構造、あるいはこれらから選択した複数の金属材料を積層した構造を採用することができる。ただし、図１（ａ）に示すように、第２導電膜２４と第３導電膜３２とは半導体チップ６１間の電気的接続を構成するものであるから、その最表面には、金（Ａｕ）ないしニッケル（Ｎｉ）の層が形成されていることが好ましい。
樹脂突起２３は、感光性樹脂材料を用いてパターン形成されたものであり、例えば、アクリル系樹脂、フェノール系樹脂、シリコーン系樹脂、イミド系樹脂、エポキシ系樹脂等により形成することができる。これらのうちでも、露光条件により容易に形状制御が可能なアクリル系樹脂又はフェノール系樹脂を用いることが好ましい。ここで図１（ｂ）は、樹脂突起及び第２導電膜の変形例を示す平面図であり、図１（ｃ）は図１（ｂ）のＡ−Ａ’線に沿う部分断面図である。
樹脂突起２３は、図１（ａ）に示すように概略半球状の突起であってもよいが、図１（ｂ）及び図１（ｃ）に示すようなドーナツ状の樹脂突起２３ａであってもよい。このようなドーナツ状の樹脂突起２３ａを用いることで、図１（ｃ）に示すように、樹脂突起２３ａに囲まれた内側の領域で、樹脂突起２３ａを覆う第２導電膜２４と第１導電膜２２とが当接して電気的に接続されるので、略半球状の樹脂突起２３を用いた場合に比して第２導電膜２４の電気的信頼性に優れるものとなる。一方、図１（ａ）に示す略半球状の樹脂突起２３を用いた場合、貫通電極２０のパッド部２０ｂの平面積が狭くても容易に樹脂突起２３を形成することができ、また樹脂突起２３の形成高さを大きくすることができるので、半導体チップ６１を接続する際の応力の吸収がより良好なものとなるという利点がある。
積層された半導体チップ６１同士は、各々に形成された貫通電極２０及び電極パッド２１を介して電気的に接続されている。すなわち、１つの半導体チップ６１の図示下面側に設けられた第３導電膜３２（電極パッド２１）と、前記半導体チップ６１と積層された他の半導体チップ６１の図示上面側に設けられた第２導電膜２４（貫通電極２０）とが当接して配置されることで各貫通電極２０が電気的に接続されている。また、隣接する半導体基板１０間には、非導電性フィルム（ＮＣＦ：Non Conductive Film）や非導電性ペースト（ＮＣＰ：Non Conductive Paste）からなる接着材７０が配置されて、積層した半導体チップ６１を固定している。
上記構成を備えた本実施形態の半導体装置１は、半導体チップ６１をチップ厚さ方向に積層した構造により、小型で高集積の半導体装置となっている。そして、積層された半導体チップ６１間の導通部について、貫通電極２０上に樹脂突起２３を介して形成された第２導電膜２４を、他の半導体チップ６１の電極パッド２１に当接させて両者を電気的に接続する構造が採用されているので、図１（ａ）に示すように、半導体チップ６１の積層により樹脂突起２３及び第２導電膜２４が変形して電極パッド２１上の第３導電膜３２と密着し、はんだ等の導電性の接着材を用いることなく半導体チップ６１間の導電接続が成されている。従って本実施形態によれば、はんだのはみ出しによる接合不良を効果的に防止することができ、信頼性に優れる接続構造を具備した半導体装置を実現することができる。特に、樹脂突起２３の変形により第２導電膜２４と第３導電膜３２との接合面積が大きくなるので、樹脂突起を設けない単なるＡｕ−Ａｕ接合に比して、接合部の信頼性に優れ、また接合時の加熱温度を低くすることができるという利点がある。
さらに、積層された半導体チップ６１の間に、ＮＣＰ等の接着材７０を配して半導体チップ６１を接着した構造を採用していることで、貫通電極２０と電極パッド２１との接続時に加熱を行わなくとも半導体チップ６１の脱落を良好に防止することができ、また半導体チップ６１間の短絡も容易に防止することができる。また本実施形態では、接着材７０の充填が良好に成されたものとなっており、樹脂材料を半導体チップ間に充填した従来の積層型半導体装置に比しても半導体チップ６１の接着信頼性に優れたものとなっている。これは、上述したように貫通電極２０と電極パッド２１との接続時における加熱温度を低くできることから当該加熱による接着材７０の劣化がなく、予め半導体チップ６１間に接着材７０を配置して半導体チップ６１の積層配置を行うことができるからである。
（半導体装置の製造方法）
次に、図２から図１１を参照して半導体装置の製造方法の一形態について説明する。図２〜図１１は、上記実施形態に係る半導体装置１の製造工程を示す断面工程図である。
図２（ａ）に示すように、半導体基板１０は、例えばＳｉ（シリコン）基板であり、その能動面１０ａ側にトランジスタ、メモリ素子、その他の電子素子、並びに電気配線（いずれも図示省略）及び電子回路の外部電極となる電極パッド１４からなる電子回路が形成されている。一方、半導体基板１０の裏面１０ｂにはこれらの電子回路は形成されていない。半導体基板１０の厚さは、例えば５００μｍ程度である。
半導体基板１０上には基材であるＳｉの酸化膜（ＳｉＯ２）からなる絶縁膜や硼燐珪酸ガラス（ＢＰＳＧ）からなる層間絶縁膜等を含む絶縁膜１２が形成されている。また、絶縁膜１２上の一部には、図示しない箇所で半導体基板１０の能動面１０ａに形成された電子回路と電気的に接続された電極パッド１４が形成されている。この電極パッド１４は、Ｔｉ（チタン）からなる第１層、ＴｉＮ（窒化チタン）からなる第２層、ＡｌＣｕ（アルミニウム／銅）からなる第３層、及びＴｉＮからなる第４層（キャップ層）を順に積層して形成したものである。
電極パッド１４は、例えばスパッタリングにより第１層〜第４層からなる積層構造を絶縁膜１２上の全面に形成し、フォトリソグラフィ技術を用いて所定の形状（例えば、円形形状）にパターニングすることにより形成される。本実施形態では、電極パッド１４が上記の積層構造により形成されている場合を例示しており、電極パッド１４をＡｌ膜のみで形成してもよく、電気抵抗の低い銅を用いて形成するとより好ましい。電極パッド１４は、上記の構成に限られず、必要とされる電気的特性、物理的特性、及び化学的特性に応じて適宜変更することができる。
絶縁膜１２上には、電極パッド１４を覆うようにパッシベーション膜１６が形成されている。パッシベーション膜１６は、シリコン酸化物（ＳｉＯ２等）、シリコン窒化物（ＳｉＮ）、ポリイミド樹脂等により形成することが好ましい。あるいは、ＳｉＮ上にＳｉＯ２を積層した構成、あるいはその逆の積層構造であってもよい。パッシベーション膜１６の膜厚は、２μｍ以上６μｍ以下の範囲とすることが好ましい。
以上の構成の基板に対して、まず能動面１０ａ側に形成された電極パッド１４とパッシべーション膜１６とを貫通して半導体基板１０の一部に穿孔された孔部Ｈ３を形成する。具体的には、まず、スピンコート法、ディッピング法、スプレーコート法等の方法によりレジスト（図示省略）をパッシベーション膜１６上の全面に塗布する。このレジストは、電極パッド１４上を覆うパッシベーション膜１６を開口するために用いるものであり、フォトレジスト、電子線レジスト、Ｘ線レジストのいずれであってもよく、ポジ型又はネガ型のいずれであってもよい。
パッシベーション膜１６上にレジストを塗布したならば、レジストのプリベークを行った後で、所定のパターンが形成されたマスクを用いて露光処理及び現像処理を行い、レジストを所定形状にパターニングする。レジストの形状は、後段での電極パッド１４の開口形状、及び半導体基板１０に形成する孔部の断面形状に応じて設定される。上記レジストの現像処理後、ポストベークを行い、次いで図２（ｂ）に示すように、電極パッド１４を覆うパッシベーション膜１６をエッチングにより部分的に除去して開口部Ｈ１を形成する。図２（ｂ）には、パッシベーション膜１６に開口部Ｈ１を形成した状態が示されている。
上記パッシベーション膜１６のエッチングに際しては、ドライエッチング法を適用することが好ましい。ドライエッチング法は、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）であってもよい。あるいはドライエッチングに代えてウェットエッチング法を適用することもできる。パッシベーション膜１６に形成する開口部Ｈ１の断面形状は、後述する工程で形成される電極パッド１４の開口形状及び半導体基板１０に形成される孔部の断面形状に応じて設定され、その開口径は電極パッド１４に形成される開口径及び半導体基板１０に形成される孔径と同程度（例えば５０μｍ程度）の大きさに設定される。
以上の工程が終了すると、開口部Ｈ１を形成したパッシベーション膜１６上のレジスト（図示略）をマスクとしたドライエッチングを再度行い、電極パッド１４を開口する。電極パッド１４のエッチングについてもＲＩＥを用いることができる。
図３（ａ）は、電極パッド１４を開口して開口部Ｈ２を形成した状態を示す断面図である。同図に示すように、パッシベーション膜１６に形成された開口部Ｈ１の径と電極パッド１４に形成された開口部Ｈ２の開口径はほぼ同一である。
さらに、以上の工程で使用したレジスト（図示略）をマスクとして絶縁膜１２をエッチングし、図３（ｂ）に示すように半導体基板１０を露出させる。図３（ｂ）は、絶縁膜１２をエッチングにより開口し、半導体基板１０の一部を露出させた状態を示す断面図である。この後、開口マスクとして使用してきたパッシベーション膜１６上に形成したレジストを、剥離液或いはアッシング等により剥離する。
なお、上記プロセスにおいては、同一のレジストマスクを用いてエッチングを繰り返したが、各エッチング工程終了後、レジストをパターニングし直してもよい。また、電極パッド１４に形成された開口部Ｈ２を開口した後レジストを剥離し、電極パッド１４の最表面のＴｉＮをマスクにして、絶縁膜１２をエッチングし、図３（ｂ）に示すように半導体基板１０を露出させることもできる。本実施形態のように複数のエッチング工程で共通のレジストを用いる場合には、各エッチング時の選択比を考慮してレジストの膜厚を決定する。
次に、一部を開口されたパッシベーション膜１６をマスクとして、ドライエッチングにより半導体基板１０を穿孔して孔部Ｈ３を形成する。
半導体基板１０を穿孔する深さは例えば７０μｍ程度であるため、製造効率の観点からは特開２００２−９３７７６号公報に開示されたＳｉ高速エッチング法、又は米国特許ＵＳＰ５５０１８９３に開示されたボッシュプロセス法を用いて異方性エッチングを行うことが好ましい。Ｓｉ高速エッチング法を用いる場合には、エッチングガスとしてＳＦ６／Ｏ２の混合ガスを用いることができ、ボッシュプロセス法を用いる場合にはＳＦ６／Ｃ４Ｆ８を用いることができる。なお、ここでは、ドライエッチングとしてＲＩＥのほかにＩＣＰ（Inductively Coupled Plasma）を用いることができる。
図４（ａ）には、半導体基板１０を穿孔して孔部Ｈ３を形成した状態を示している。パッシベーション膜１６をマスクとして半導体基板１０を穿孔しているため、半導体基板１０に形成される孔部Ｈ３の径はパッシベーション膜１６に形成された開口部Ｈ１の径と同程度となる。その結果、パッシベーション膜１６に形成された開口部Ｈ１の径、電極パッド１４に形成された開口部Ｈ２の径、及び半導体基板１０に形成された孔部Ｈ３の径は、ほぼ同一になる。なお、孔部Ｈ３の深さは、最終的に形成する半導体チップの厚さに応じて設定される。また孔部Ｈ３は異方性エッチングにより形成しているため、孔部Ｈ３の底面は平坦な（フラット）形状になる。
次に、図４（ｂ）に示すように、パッシベーション膜１６上、及び孔部Ｈ３の内壁、底壁に第１絶縁膜１８を形成する。第１絶縁膜１８は、電流リークの発生、酸素及び水分等による半導体基板１０の浸食等を防止するために設けられ、ＴＥＯＳ（Tetra Ethyl Ortho Silicate：Ｓｉ（ＯＣ２Ｈ５）４）を原料としてＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法により形成した酸化シリコン膜（ＰＥ−ＴＥＯＳ）、及び、ＴＥＯＳを原料としてオゾンＣＶＤ法により形成した酸化シリコン膜（Ｏ３−ＴＥＯＳ）、その他のＣＶＤ法を用いて形成した酸化シリコン膜を用いることができる。第１絶縁膜１８の厚さは、例えば１μｍである。
続いて、スピンコート法、ディッピング法、スプレーコート法等の方法によりレジスト（図示略）を第１絶縁膜１８上の全面に塗布する。あるいは、ドライフィルムレジストを用いてもよい。このレジストは、電極パッド１４の一部の上方を開口するために用いるものであり、フォトレジスト、電子線レジスト、Ｘ線レジストのいずれであってもよく、ポジ型又はネガ型のいずれであってもよい。
第１絶縁膜１８上に塗布されたレジストに対してプリベークを行った後、所定のパターンが形成されたマスクを用いて露光処理及び現像処理を行い、電極パッド１４の上方以外の部分並びに孔部Ｈ３及びその周辺部のみにレジストが残された形状、例えば孔部Ｈ３を中心とした円環形状にレジストをパターニングする。次いで、ポストベークを行った後で、エッチングにより電極パッド１４を覆う第１絶縁膜１８及びパッシベーション膜１６を部分的に除去することで開口部Ｈ４を形成し、図５（ａ）に示すように電極パッド１４の一部を露出させる。この開口部Ｈ４によって、後の工程で形成される貫通電極２０と電極パッド１４とを接続することができる。この開口部Ｈ４は孔部Ｈ３が形成された部位以外の部位に形成されていればよく、孔部Ｈ４と近接する位置に形成してもよい。本実施形態では、電極パッド１４のほぼ中央に孔部Ｈ３（開口部Ｈ１）を形成しているため、開口部Ｈ４は、この孔部Ｈ３を取り囲むように形成することが好ましく、このような形状とすることで電極パッド１４の露出面積を大きくすることができ、後に形成される接続端子と電極パッド１４との接続抵抗を小さくすることができる。なお、孔部Ｈ３の形成位置は電極パッド１４の中央部に限定されるものではない。
本工程のエッチングにはドライエッチングを適用することが好ましく、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）であってもよい。また、エッチングとしてウェットエッチングを適用してもよい。このとき、電極パッド１４を構成する第４層（ＴｉＮ）も併せて除去され、開口部Ｈ４の底面部には、電極パッド１４の第３層（Ａｌ／Ｃｕ）が露出している。
上記開口部Ｈ４を形成したならば、開口部Ｈ４の形成に用いたレジストを剥離液により剥離しておく。
次に、開口部Ｈ３内を含む部位に貫通電極２０を形成するための下地膜を形成する。図面では下地膜の図示は省略しているが、電極パッド１４の露出部並びに孔部Ｈ３の内壁及び底面を含む半導体基板１０の上面全面に下地膜を形成する。この下地膜は、例えばＴｉＷからなるバリヤ層上に、例えばＣｕからなるシード層を成膜してなる積層膜である。
上記バリヤ層及びシード層は、例えばＩＭＰ（イオンメタルプラズマ）法、又は、真空蒸着法、スパッタ法、イオンプレーティング法等のＰＶＤ（Physical Vapor Deposition）法により形成することができる。下地膜は、半導体基板１０の上面側の表面を構成する電極パッド１４と第１絶縁膜１８とを覆い、孔部Ｈ３の内部にも形成される。下地膜を構成するバリヤ層の膜厚は例えば１００ｎｍ程度であり、シード層の膜厚は例えば数百ｎｍ程度である。
次に、貫通電極２０をメッキ法を用いて形成する。まず、半導体基板１０の能動面１０ａ上に、貫通電極２０の形成領域に対応する開口を有するメッキレジストパターン（図示省略）を形成する。その後、Ｃｕ電解メッキを行って半導体基板１０の孔部Ｈ３及びメッキレジストパターンの開口部にＣｕ（銅）を埋め込み、図５（ｂ）に示す貫通電極２０を形成する。
図５（ｂ）に示すように、貫通電極２０は半導体基板１０の能動面１０ａに一部突出する断面略Ｔ形の金属端子であり、符号Ｃを付した箇所において、貫通電極２０と電極パッド１４とが電気的に接続されている。このようにして貫通電極２０を形成したならば、半導体基板１０上の前記メッキレジストパターンを剥離しておく。また、貫通電極２０の図示上面側に露出した部分を覆うように、スパッタ法等によりＮｉを形成し、これをパターニングして第１導電膜２２（図１参照）を形成しておく。
次に、図６（ａ）に示すように、半導体基板１０の裏面１０ｂに処理を行って半導体基板１０を薄板化し、半導体基板１０内に埋め込み形成された貫通電極２０を露出させる。具体的には、エッチングにより半導体基板１０を裏面１０ｂ側から薄板化し、薄板化により露出した貫通電極２０先端の第１絶縁膜１８及び下地膜をも除去することで、貫通電極２０の先端面を裏面１０ｂ側に露出させる。
半導体基板１０の薄板化に際しては、表面研磨又はエッチングを用いることができる。ここで一例として、エッチングにより半導体基板１０を薄板化する方法について説明する。
裏面１０ｂからのエッチングは、ウェットエッチング、ドライエッチングのいずれであってもよい。半導体基板１０の裏面１０ｂのエッチングは、半導体基板１０の厚さが５０μｍ程度となり貫通電極２０の半導体基板１０の裏面１０ｂからの露出量が所定量（例えば、０〜２０μｍ程度）になるまで行う。
また、ウェットエッチングとドライエッチングとを組み合わせる等のように複数のエッチング処理を施してもよい。このように異なるエッチング処理を２度行うことにより、エッチングに要する時間を短縮して効率化が図れ、かつ半導体基板１０の厚さ及び貫通電極２０の露出量を精確に制御することが可能になる。例えば、最初に行う第１のエッチング工程では、エッチングレートの高いエッチング処理を適用して高速に裏面１０ｂをエッチングし、次の第２のエッチング工程においては、比較的エッチングレートの低いエッチング処理を適用することで半導体基板１０の厚さ及び貫通電極２０の露出量を精確に制御することで、迅速にかつ精度良く半導体基板１０を薄板化することができる。上記二段階のエッチング処理にあっては、ドライエッチング及びウェットエッチングを適宜組み合わせることができる。ウェットエッチングを行うか、又はドライエッチングを行うかは、エッチング面積を考慮した各々のエッチングレート、バッチ処理又は枚葉処理を行うことができるか否か等を考慮して、総合的に効率よくエッチングすることができるエッチング法を選択すればよい。
上記第１のエッチング工程でウェットエッチングを行う場合には、エッチング液として弗硝酸（ＨＦ（弗化水素）＋ＨＮＯ３（硝酸））を用いることができる。エッチング液として弗硝酸を用いる場合には、ＨＦとＨＮＯ３との体積比を１：４．５に設定し、液温２５℃に設定すると、約３７．８μｍ／ｍｉｎのエッチング率が得られる。ウェットエッチングとしては、例えばディップ方式を用いたエッチング又はスピンエッチング装置を用いたエッチングを用いることができる。スピンエッチング装置を用いる場合には枚葉処理が可能となる。
前記半導体基板１０の裏面１０ｂのエッチングが完了すると、半導体基板１０の裏面１０ｂから貫通電極２０が０〜２０μｍ程度露出している状態となるのは前述した通りであるが、第１絶縁膜１８及び不図示の下地膜があるため貫通電極２０そのものは露出した状態にはなっていない。このため、次工程において、半導体基板１０の裏面から露出した状態にある第１絶縁膜１８及び不図示の下地膜を順にエッチングする工程が行われる。酸化シリコン膜からなる第１絶縁膜１８は酸化膜ドライエッチングにより除去することができ、ＴｉＷ／Ｃｕ積層膜からなる不図示の下地膜はメタルドライエッチング又はウェットエッチングにより除去することができる。
上記工程により薄板化した半導体基板１０の裏面１０ｂ側から、貫通電極２０の一部を０〜２０μｍ程度露出させることができる。貫通電極２０の半導体基板１０の能動面１０ａ側に露出している部分の高さは２０μｍ程度であり、半導体基板１０の裏面１０ｂから露出している部分の高さは０〜２０μｍ程度である。そして、半導体基板１０の厚さは５０μｍ程度である。
なお、ここではエッチングにより半導体基板１０を薄板化して貫通電極２０を露出させる方法について説明したが、表面研磨による薄板化を行うことも可能である。表面研磨によれば、半導体基板１０の厚さを貫通電極２０の埋め込み深さ程度まで薄くして貫通電極２０を露出させるとともに、裏面１０ｂから露出している貫通電極２０の第１絶縁膜１８及び下地膜の除去も容易に行うことができる。研磨により貫通電極２０の先端面を露出させた場合、その先端面は裏面１０ｂと面一になる。
次に、図６（ｂ）に示すように、半導体基板１０の裏面１０ｂの全面に第２絶縁膜１９を形成する。第２絶縁膜１９は、第１絶縁膜１８と同一材質の層であり、第２絶縁膜１９の形成により、第１絶縁膜１８と第２絶縁膜１９とが一体となった絶縁層が形成される。
さらに、図７（ａ）に示すように、第２絶縁膜１９上に孔部Ｈ３に対応した位置に、孔部Ｈ３よりも小径の開口部Ｈ５を有するレジストパターンを配置する。そして、図７（ｂ）に示すように、開口部Ｈ５に対応する領域の第２絶縁膜１９をエッチングにより除去することで、再度裏面１０ｂに貫通電極２０を露出させる。ここで、開口部Ｈ５が、孔部Ｈ３に対応した位置に孔部Ｈ３よりも小径に形成されているので、第１絶縁膜１８と第２絶縁膜１９とを連接してなる一体の絶縁層を半導体基板１０上に残すことができ、電流リークの発生、酸素及び水分等による半導体基板１０の浸食等を防止することができる。
続いて、図８（ａ）に示すように、開口部Ｈ５を有するレジストパターンを取り除いた後に、第２絶縁膜１９上に電極パッド２１を形成するためのレジストパターンを塗布する。すなわち、図８（ｂ）に示すように、裏面１０ｂから露出している貫通電極２０を取り囲むようにレジストを配置する。さらに、裏面側からＣｕ電解メッキを行って、裏面１０ｂから露出している貫通電極２０の周辺に、電極パッド２１を形成する。電極パッド２１の高さは２０μｍ程度にして、その表面が平坦になるように形成する。電極パッド２１の形成時には、貫通電極２０の形成時と同様に、バリヤ層及びシード層等の下地膜を設けてもよい。
これにより、図９（ａ）に示すように、貫通電極２０と電極パッド２１とが連接されて、半導体基板１０を貫通する１つの接続端子が形成される。このようにして、半導体基板１０を貫通する貫通電極２０と、貫通電極２０の裏面１０ｂ側の先端部に電気的に接続された電極パッド２１とが形成される。なお、図１に示したように、電極パッド２１の表面には、スパッタ法等を用いてＮｉ膜を形成し、これをパターニングすることで第３導電膜３２を形成しておく。上記電極パッド２１の形成工程では、電極パッド２１を取り囲むレジストパターンを用いて電界メッキを選択的に行っているので、このレジストパターンをマスクとして利用して第３導電膜３２を形成してもよい。
次に、貫通電極２０のうち半導体基板１０の図示上面側に突出したパッド部２０ｂを覆う第１導電膜２２上に、樹脂突起２３（図１参照）を形成する。図１０（ａ）に示すように、貫通電極２０の上面部を覆う第１導電膜２２、及び第１絶縁膜１８を覆うように感光性樹脂材料を塗布して、塗布膜１２３を形成する。感光性樹脂材料としては、アクリル系樹脂、フェノール系樹脂、シリコーン系樹脂、イミド系樹脂、エポキシ系樹脂等を用いることができ、熱可塑性を有する樹脂材料であることが好ましい。また塗布方法としては、スピンコート法、スプレーコート法等を適用できる。塗布膜１２３上には、貫通電極２０に対応する位置に開口部Ｍａを有するマスクＭを、開口部Ｍａが貫通電極２０上に位置するように配置する。開口部Ｍａは、第１導電膜２２上に部分的に形成する樹脂突起２３の平面形状に対応して形成されている。マスクＭとしては、例えばガラス基板上にＣｒ等の遮光膜をパターン形成したものを用いることができる。
次に、マスクＭを介して塗布膜１２３に紫外線を照射することで露光処理を施す。露光処理に際しては、露光条件を調整することにより、現像後に得られる樹脂突起２３が、上面側が凸形状の曲面となるパターン（半球状）となるようにする。このような露光方法としては、塗布膜１２３の材質や厚さに対して、標準的な露光量より十分に少ない量で露光する、いわゆるアンダー露光を行う。例えば、標準的な露光量の半分程度の露光量とすることで、上記形状の樹脂突起を得ることが可能である。露光処理後には、マスクＭを取り除いて塗布膜１２３を現像処理することで、図１０（ｂ）に示すように、第１導電膜２２を部分的に覆う樹脂突起２３を形成することができる。樹脂突起２３には必要に応じてベーク処理等を施しておく。
次に、樹脂突起２３上を含む半導体基板１０上の領域にスパッタ法等を用いてＡｕを成膜し、パターニングすることで、図１０（ｃ）に示すように、樹脂突起２３を覆う第２導電膜２４を形成する。樹脂突起２３は第２導電膜２２上に部分的に形成されているので、樹脂突起２３を覆う第２導電膜２４は樹脂突起２３の外側に露出している第１導電膜２２と接触して電気的に接続され、その結果、貫通電極２０及び電極パッド２１とも電気的に接続される。Ａｕ膜からなる第２導電膜２４の膜厚は例えば２００ｎｍ程度である。本実施形態では第２導電膜２４を第１導電膜２２の上面にのみ形成しているが、貫通電極２０のパッド部２０ｂを覆っている第１導電膜２２の側面にまで第２導電膜２４が延設されていてもよい。
以上の工程により、半導体チップ６１を製造することができる。
次に、分離した個々の半導体チップを積層して三次元実装構造とする。
半導体チップを積層するには、まず、図１１（ａ）に示すように、下層側に配置される半導体チップ６１Ｂの上面側に、ＮＣＦやＮＣＰ等からなる接着材７０を配置する。次いで、上層側の半導体チップ６１Ａに形成された電極パッド２１と、下層側の半導体チップ６１Ｂの貫通電極２０とについて、各々の位置が合うように、２枚の半導体チップ６１Ａ、６１Ｂの位置合わせを行って、２枚の半導体チップ６１Ａ、６１Ｂを積層する。ここで、積層する半導体チップ６１Ａ、６１Ｂについては、同種のもの（つまり、基板に形成されている電子回路が等しいもの）であってもよく、異種のもの（つまり、基板に形成されている電子回路が異なるもの）であってもよい。
そして、図１１（ｂ）に示すように、図示上側に配置された半導体チップ６１Ａに加重することで、半導体チップ６１Ａ、６１Ｂ間に挟まれた接着材７０を押しつぶしながら半導体チップ６１Ａの電極パッド２１（第３導電膜３２）と、半導体チップ６１Ａの貫通電極２０（第２導電膜２４）とを接近させて両者を接続する。このとき、上記加重によって第２導電膜２４の下層側に設けられた樹脂突起２３は容易に変形し、それに伴い第２導電膜２４も変形することで、第２導電膜２４と第３導電膜３２との接触面積が広がり、両者が確実に電気的に接続される。特に樹脂突起２３の構成材料として熱可塑性の樹脂材料を用いている場合には、若干の昇温によって容易に樹脂突起２３を変形させることができるため、チップ積層時の荷重をはんだ接合における荷重の１／２〜１／１０程度にまで低減することができ、半導体チップの破損や接合不良の発生等を効果的に防止することができる。
上記貫通電極２０と電極パッド２１との導電接続に際して、本実施形態では、樹脂突起２３の変形によってチップ押圧による荷重が吸収されるので、加重によるチップ破損を防止することができる。また、樹脂突起２３の変形により第２導電膜２４と第３導電膜３２との接触面積を広くすることができるので、Ａｕ−Ａｕ接合等の金属接合に比しても信頼性に優れる導電接続構造を形成することができる。また、はんだ接合や金属接合等のように接合に高温を要するということがないため、加熱による半導体チップの破損や接合信頼性の低下等がなく、信頼性に優れた半導体装置を製造することができる。さらに接合に高温を要しないことから、半導体チップ６１Ａ、６１Ｂ間に予め接着材７０を配置しておくことができ、半導体チップ６１Ａ、６１Ｂ間に確実に接着材７０を充填することができる。これにより、半導体チップ６１Ａ、６１Ｂ間の接着の確実性を確保するとともに、半導体チップ６１Ａ、６１Ｂ間の意図しない位置で短絡が生じるのも防止することができる。
なお、以上の説明においては、２個の半導体チップ６１Ａと半導体チップ６１Ｂとを積層する場合について説明したが、半導体チップをインターポーザ等の搭載基板に搭載する場合も、半導体チップ同士を積層する場合と同様の工程で搭載することができる。このときには、搭載基板に形成された接続部としての接続電極と、半導体チップに形成された貫通電極２０との位置合わせを行ってインターポーザ上に半導体チップを搭載し（搭載工程）、接続電極と接続端子とを接合する。
また、インターポーザ上に半導体チップを搭載する形態以外にもインターポーザに代えてＷ−ＣＳＰ（Wafer level Chip Scale Package）技術を用いて処理された基板上に半導体装置を積層するようにしても良い。ここで、Ｗ−ＣＳＰ技術とは、ウェハの状態において一括して再配置配線（再配線）及び樹脂封止を行ってから個々の半導体チップに分離する技術である。Ｗ−ＣＳＰ技術を用いて処理された基板上に半導体装置を積層する場合には、再配置配線により形成された電極上に半導体チップを積層してもよく、ウェハ状態にある基板に対して半導体チップに形成された貫通電極２０と同様の接続端子を形成し、この接続端子と半導体チップに形成された接続端子とを接合して積層するようにしてもよい。
（再配置配線）
以上のように積層形成された半導体装置を回路基板に実装するため、再配線を行うのが望ましい。図１２は、半導体チップの再配線の説明図である。
図１２（ａ）に示す半導体チップ６１の表面には、その対辺に沿って複数の電極６２が形成されているので、隣接する電極相互のピッチが狭くなっている。このような半導体チップ６１を回路基板に実装すると、隣接する電極相互が短絡するおそれがある。そこで、電極相互のピッチを広げるため、半導体チップ６１の対辺に沿って形成された複数の電極６２を中央部に引き出す再配線が行われている。
図１２（ｂ）は、再配線を行った半導体チップの平面図である。半導体チップ６１の表面中央部には、円形状の複数の電極パッド６３がマトリクス上に配列形成されている。各電極パッド６３は、再配線６４により１個または複数個の電極６２に接続されている。これにより、狭ピッチの電極６２が中央部に引き出されて、広ピッチ化されている。
図１３は、図１２（ｂ）のＡ−Ａ線における側面断面図である。上記のように積層形成された半導体装置を上下反転して、最下層となる半導体チップ６１の底面中央部には、ソルダーレジスト６５が形成されている。そして、電極６２のポスト部からソルダーレジスト６５の表面にかけて、再配線６４が形成されている。再配線６４のソルダーレジスト６５側の端部には電極パッド６３が形成され、その電極パッドの表面にバンプ７８が形成されている。バンプ７８は、たとえばハンダバンプであり、印刷法等によって形成する。なお、半導体チップ６１の底面全体には、補強用の樹脂６６等が成型されている。
図１４は、回路基板の斜視図である。
図１４では、半導体チップを積層して形成した半導体装置１が、回路半導体基板１０００に実装されている。具体的には、半導体装置１における最下層の半導体チップに形成されたバンプが、回路半導体基板１０００の表面に形成された電極パッドに対して実装されている。実装に際しては、例えば回路基板との間に異方導電性フィルム等を挟み込んで半導体装置１を押圧することで実装することができる。
（電子機器）
次に、上述した半導体装置を備えた電子機器の例について説明する。
図１５は、電子機器の一例である携帯電話の斜視図である。上述した半導体装置は、携帯電話３００の筐体内部に配置されている。
なお、上述した半導体装置は、携帯電話以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。
なお、上述した実施形態の「半導体チップ」を「電子素子」に置き換えて、電子部品を製造することもできる。このような電子素子を使用して製造される電子部品として、例えば、光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリュームおよびヒューズなどを挙げることができる。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
実施形態に係る半導体装置の断面構成図。 半導体装置の製造方法を示す断面工程図。 半導体装置の製造方法を示す断面工程図。 半導体装置の製造方法を示す断面工程図。 半導体装置の製造方法を示す断面工程図。 半導体装置の製造方法を示す断面工程図。 半導体装置の製造方法を示す断面工程図。 半導体装置の製造方法を示す断面工程図。 半導体装置の製造方法を示す断面工程図。 半導体装置の製造方法を示す断面工程図。 半導体装置の製造方法を示す断面工程図。 半導体チップの再配線の説明図。 図１２のＡ−Ａ線に沿う断面図。 回路基板の斜視図。 電子機器の一例を示す図。
符号の説明
１０…半導体基板、１０ａ…能動面（表面）、１０ｂ…裏面、１８…第１絶縁膜、１９…第２絶縁膜、２０…貫通電極、２１…電極パッド、２２…第１導電膜、２３…樹脂突起、２４…第２導電膜、３２…第３導電膜、６２…電極、７０…接着材、３００…携帯電話（電子機器）、１０００…回路基板、Ｈ３…孔部、６１…半導体チップ

Claims (12)

  1. 複数の半導体チップを積層してなる積層型の半導体装置であって、
    前記半導体チップは、樹脂突起と該樹脂突起の表面に形成された導電膜とを有する電極を介して他の前記半導体チップと電気的に接続され、
    前記電極は、前記半導体チップを貫通して設けられた貫通電極と、該貫通電極の端面上に形成された前記樹脂突起と、該樹脂突起表面に形成されて前記貫通電極と電気的に接続された前記導電膜とを有しており、
    前記樹脂突起は平面形状がドーナツ状からなることを特徴とする半導体装置。
  2. 前記半導体チップは、前記貫通電極の第１の端面上にのみ前記樹脂突起及び導電膜を有しており、
    前記導電膜は、他の前記半導体チップに設けられた前記貫通電極の第１の端面と反対側の第２の端面と電気的に接続されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記貫通電極は、前記半導体チップを貫通する貫通部と、前記半導体チップの面上に形成されるとともに前記貫通部と電気的に接続されたパッド部とを有しており、前記樹脂突起及び導電膜は前記パッド部上に設けられていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記貫通部の両端に前記パッド部が設けられており、一方の前記パッド部上に設けられた前記導電膜は、当該半導体チップと積層された他の前記半導体チップの前記パッド部と電気的に接続されていることを特徴とする請求項３に記載の半導体装置。
  5. 前記電極を介して接続された２枚の前記半導体チップの間に非導電性の接着材が設けられていることを特徴とする請求項１から４のいずれか１項に記載の半導体装置。
  6. 前記樹脂突起は、熱可塑性樹脂材料を用いて形成されていることを特徴とする請求項１から５のいずれか１項に記載の半導体装置。
  7. 前記樹脂突起は、フェノール系、アクリル系、又はエポキシ系の樹脂材料を用いて形成されていることを特徴とする請求項６に記載の半導体装置。
  8. 複数の半導体チップを積層してなる積層型の半導体装置の製造方法であって、
    集積回路が形成された半導体基板上に、樹脂突起をパターン形成した後、当該樹脂突起の表面に導電膜をパターン形成して電極を形成する工程を含む半導体チップ製造工程と、
    複数の前記半導体チップを積層配置するともに、前記電極を介して電気的に接続する半導体チップ積層工程と、を備え、
    前記電極を形成する工程は、集積回路が形成された半導体基板を厚さ方向に貫通する貫通電極を形成する工程と、該貫通電極の端面上に樹脂突起をパターン形成工程と、前記樹脂突起表面に導電膜をパターン形成する工程とを有し、前記樹脂突起をドーナツ状に形成することを特徴とする半導体装置の製造方法。
  9. 前記電極を形成する工程において、前記貫通電極の一側の前記端面上にのみ前記樹脂突起及び導電膜を形成し、
    前記半導体チップ積層工程において、前記各半導体チップの前記樹脂突起及び導電膜が形成された側を同一方向に向けて前記複数の半導体チップを積層配置することを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記半導体チップ積層工程において、前記複数の半導体チップの間に非導電性の接着材を介在させて接着することを特徴とする請求項８又は９に記載の半導体装置の製造方法。
  11. 前記半導体基板として半導体ウエハを用い、該半導体ウエハに複数の前記半導体装置を形成した後、前記半導体ウエハを前記半導体装置毎に切断することを特徴とする請求項８から１０のいずれか１項に記載の半導体装置の製造方法。
  12. 請求項１から７のいずれか１項に記載の半導体装置を備えたことを特徴とする電子機器。
JP2005377769A 2005-12-28 2005-12-28 半導体装置、半導体装置の製造方法、及び電子機器 Active JP4967340B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005377769A JP4967340B2 (ja) 2005-12-28 2005-12-28 半導体装置、半導体装置の製造方法、及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005377769A JP4967340B2 (ja) 2005-12-28 2005-12-28 半導体装置、半導体装置の製造方法、及び電子機器

Publications (2)

Publication Number Publication Date
JP2007180303A JP2007180303A (ja) 2007-07-12
JP4967340B2 true JP4967340B2 (ja) 2012-07-04

Family

ID=38305191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005377769A Active JP4967340B2 (ja) 2005-12-28 2005-12-28 半導体装置、半導体装置の製造方法、及び電子機器

Country Status (1)

Country Link
JP (1) JP4967340B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5074172B2 (ja) 2007-12-21 2012-11-14 オンセミコンダクター・トレーディング・リミテッド メサ型半導体装置及びその製造方法
JP2009158589A (ja) 2007-12-25 2009-07-16 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
TW200933899A (en) 2008-01-29 2009-08-01 Sanyo Electric Co Mesa type semiconductor device and method for making the same
JP2010080897A (ja) * 2008-09-29 2010-04-08 Panasonic Corp 半導体装置及びその製造方法
JP5353292B2 (ja) * 2009-02-23 2013-11-27 日本電気株式会社 ３次元半導体集積回路及びその製造方法
KR101697573B1 (ko) * 2010-11-29 2017-01-19 삼성전자 주식회사 반도체 장치, 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
JP5778453B2 (ja) * 2011-03-25 2015-09-16 大日本印刷株式会社 半導体装置、半導体装置の製造方法
JP5357241B2 (ja) 2011-08-10 2013-12-04 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
US9474894B2 (en) * 2014-08-27 2016-10-25 Aleva Neurotherapeutics Deep brain stimulation lead
JP7009958B2 (ja) * 2017-11-30 2022-01-26 凸版印刷株式会社 キャパシタ内蔵ガラス基板の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000311982A (ja) * 1999-04-26 2000-11-07 Toshiba Corp 半導体装置と半導体モジュールおよびそれらの製造方法
JP3879816B2 (ja) * 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器

Also Published As

Publication number Publication date
JP2007180303A (ja) 2007-07-12

Similar Documents

Publication Publication Date Title
JP4967340B2 (ja) 半導体装置、半導体装置の製造方法、及び電子機器
JP4492196B2 (ja) 半導体装置の製造方法、回路基板、並びに電子機器
US9257404B2 (en) Semiconductor device, having through electrodes, a manufacturing method thereof, and an electronic apparatus
JP4349278B2 (ja) 半導体装置の製造方法
JP2005175019A (ja) 半導体装置及び積層型半導体装置
JP2004311948A (ja) 半導体装置、半導体デバイス、電子機器、および半導体装置の製造方法
JP2004297019A (ja) 半導体装置、回路基板及び電子機器
JP2004356617A (ja) 半導体装置の製造方法、半導体装置、半導体デバイス、電子機器
JP2001244360A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004311949A (ja) 半導体装置、三次元実装型半導体装置の製造方法、半導体デバイス、電子機器
US20050230805A1 (en) Semiconductor device, method for producing the same, circuit board, and electronic apparatus
JP4155154B2 (ja) 半導体装置、回路基板、及び電子機器
JP2006041148A (ja) 半導体装置の製造方法、半導体装置、及び電子機器
US20050179120A1 (en) Process for producing semiconductor device, semiconductor device, circuit board and electronic equipment
JP4165256B2 (ja) 半導体装置の製造方法、半導体装置、及び電子機器
JP3951944B2 (ja) 半導体装置の製造方法
JP2004281793A (ja) 半導体装置の製造方法、半導体装置、回路基板および電子機器
JP4509486B2 (ja) 半導体装置の製造方法、半導体装置、及び電子機器
JP2006041218A (ja) 半導体装置の製造方法、半導体装置、及び電子機器
JP2005150299A (ja) 半導体チップ、半導体装置及び半導体装置の製造方法、回路基板及び電子機器
JP4304905B2 (ja) 半導体装置の製造方法
TWI697078B (zh) 封裝基板結構與其接合方法
JP4292748B2 (ja) 半導体装置の製造方法
JP4127095B2 (ja) 半導体装置の製造方法
CN110828317B (zh) 封装基板结构与其接合方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4967340

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250