JP5353292B2

JP5353292B2 - ３次元半導体集積回路及びその製造方法

Info

Publication number: JP5353292B2
Application number: JP2009039004A
Authority: JP
Inventors: 隆志眞子
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2009-02-23
Filing date: 2009-02-23
Publication date: 2013-11-27
Anticipated expiration: 2029-02-23
Also published as: JP2010199113A

Description

本発明は、複数の半導体集積回路チップを張り合わせることにより製造する３次元半導体集積回路及びその製造方法に関する。

プロセスの微細化による半導体集積回路（ＬＳＩ）の高機能化、高集積化の進展に行き詰まりが見える中で、複数のＬＳＩチップを積層することにより、集積度を高速性を向上させようとする試みがなされるようになってきた。

例えば、特許文献１〜３等には、積層された半導体チップ間の電気的接続のために、半導体チップを貫通し、かつ半導体基板そのものとは絶縁されている配線、いわゆる貫通電極（ＴＳＶ：ｔｈｒｏｕｇｈｓｉｌｉｃａｏｎｖｉａ）を用いて、そのような３次元集積回路を実現する方法が開示されている。こうした例は、半導体チップに対して如何にして貫通電極を設けるか、チップ同士を積層する際に確実な電気的な接続をどのようにしてとるか、積層したチップ同士をどのように接着固定するか等について解決策を示したものである。

３次元集積回路を実用化するためには、３次元積層構造を構成する方法の確立はもちろんのこと、それを低コストで量産する手法の開発も必要となる。後者の中には、チップ積層の際の位置合わせを高速／簡便化する手法の確立も含まれる。

現状の多ピン狭ピッチチップオンウェハ（ＣｈｉｐｏｎＷａｆｅｒ）によるチップ積層法は、ＫＧＤ（ＫｎｏｗｎＧｏｏｄＤｉｅ）が得られたとすれば、ウェハオンウェハ（Ｗａｆｅｒ−ｏｎ−Ｗａｆｅｒ）よりも、高い歩留まりで、チップオンチップ（Ｃｈｉｐ−ｏｎ−Ｃｈｉｐ）よりも高速にデバイスを作製することができるとされている。しかし、それでも、狭ピッチ多ピン接続のための、高精度位置合わせをするためにかかる時間は、既存の高精度のチップマウンターを用いたとしても、満足のいくレベルではない。

ところで、特許文献４には、積層構造の半導体装置を製造するにおいて、積層する第１及び第２の半導体チップ周辺部表面の相対位置に磁石を配置して位置合わせを行うことが開示されている。また、特許文献５においては、導電性の磁石を用いてチップ位置合わせと電気的接続を行うことが開示されている。

さらに、特許文献６においては、多数の半導体集積回路チップを積層してなる３次元半導体集積回路において、貫通電極を有する構造が示されている。

また、特許文献７においては、高速で動作する電子部品を搭載する多層配線基板においてＥＭＩノイズを低減させる上で、電源配線層もしくは接地配線層をその外側に形成した環状磁性体層で取り囲み、各半導体集積回路チップに設けられた環状磁性体層を接続する上で貫通磁性体を配した構成を示している。

特開平１１−２６１００１号公報特開２００１−１８９４１９号公報特開２００１−２５０９１３号公報特開昭６１−２９６７０８号公報特開昭６２−１２５７号公報特開２００６−２７８８１７号公報特開２００３−２０４１６５号公報

しかしながら、特許文献４及び５に開示される技術は、２個のチップを対向させて接合する場合のみを想定しており、最近の３次元集積回路の積層構造に対応できるように、任意積層枚数にも自然に適用可能な構成にはなっていない。

また、特許文献４及び５に開示される技術のいずれも、その目的として、「２枚の基板を接着して積層構造の素子を製造する場合に、裏面から素子パターンが見えなくても位置合わせが容易ならしめる」ことを挙げている。しかし、この問題については、最近の機械精度の向上したフリップチップ（ｆｌｉｐｃｈｉｐ）マウンターでは、特に問題なく行うことができるものであり、上記したようなより多数の半導体集積回路チップを積層して製造される３次元半導体集積回路を実用化する上での、チップ積層の際の位置合わせ技術としては応用できないものである。

また、特許文献６においては、各半導体集積回路チップの貫通電極を互いに対応する位置に設け、バンプを介して互いに接続するとの開示があるのみであり、特にその位置合わせ技術については示されていない。

さらに、特許文献７で用いられる貫通磁性体は、各環状磁性体層の連結に用いられるものであって、信号が通る導電パスないしその位置合わせ技術とは関連のないものである。

このように、３次元集積回路を製造する上で、高価な高速・高精度マウンターを使用しなくても、必要とされる精度で、高速にチップの位置合わせを行う技術として十分に満足のいくものが確立されていないのが現状であった。

本発明は、上記したような従来技術における課題を解決するためになされたものである。その目的は、高価な高速・高精度マウンターを使用しなくても、必要とされる精度で、高速にチップの位置合わせを行う方法及びこれにより得られた製品性能の高い３次元半導体集積回路、及びその製造方法を提供することにある。

本発明者らは、上記課題を解決するために鋭意研究を行った結果、積層されるチップとチップの間に、磁気力による自己形成的な位置合わせ機構を持たせることで、チップ積層時の位置合わせの手間を軽減し、高速なチップ積層が可能となることを見出した。具体的には、チップ間の電気的接続を取るための貫通ビア（以下「ＴＳＶ」という。「貫通電極」と同義。）の一部もしくは全部を磁性を持つ導体で作製し、積層されるチップの相対するＴＳＶ同士を磁気的吸引力が発生する極とすることで、自発的な位置合わせ力が生じるようにした。

すなわち、上記課題を解決するための本発明の３次元半導体集積回路は、複数の半導体集積回路チップを積層し張り合わせてなる３次元半導体集積回路であって、それぞれの半導体集積回路チップを貫通し、隣り合うチップ間に電気的接続を行う貫通電極の一部もしくは全部が、自発磁化を保持し得る磁性導体で構成され、隣り合うチップ間において整合する貫通電極を構成する磁性導体の磁極同士が引き合うように前記磁性導体を着磁させたことを特徴とする。

上記課題を解決するための本発明の３次元半導体集積回路の製造方法は、複数の半導体集積回路チップを積層し張り合わせることにより３次元半導体集積回路を作製する３次元半導体集積回路の製造方法において、それぞれの半導体集積回路チップを貫通し、隣り合うチップ間に電気的接続を行う貫通電極の一部もしくは全部を、自発磁化を保持し得る磁性導体で構成し、隣り合うチップ間において整合する貫通電極を構成する磁性導体の磁極同士が引き合うように前記磁性導体を着磁させることを特徴とする。

本発明によれば、３次元半導体集積回路作製時に、低精度のチップマウンターを用いても、３次元半導体集積回路の製造を、高速で行うことができるようになる。また、得られる３次元半導体集積回路は、積層された多数の半導体集積回路チップ相互が高精度に位置合わせされたものとなり、高品位でかつ歩留まりの高い製品となる。

磁性体を用いたＴＳＶの概念図を示す。本発明を同種チップ積層に適用した場合の例を示す。本発明を異種チップ積層に適用した場合の例を示す。本発明の磁性ＴＳＶを一括磁化により製造する方法を示す。本発明の磁性ＴＳＶを一括穴あけ後に部分磁化することにより製造する方法を示す。本発明の磁性ＴＳＶを一括磁化後に部分的に消磁することにより製造する方法を示す。

以下、本発明の３次元半導体集積回路及びその製造方法について、具体的な実施形態に基づき詳しく説明する。

本発明に係る３次元半導体集積回路は、複数の半導体集積回路チップを、積層し張り合わせてなる３次元半導体集積回路であって、それぞれの半導体集積回路チップを貫通し、隣り合うチップ間に電気的接続を行う貫通電極の一部もしくは全部が、自発磁化を保持し得る磁性導体で構成され、隣り合うチップ間において整合する貫通電極を構成する磁性導体の磁極同士が引き合うように前記磁性導体を着磁させたことを特徴とする３次元半導体集積回路である。

なお、ここで、「隣り合うチップ間において整合する貫通電極を構成する磁性導体の磁極同士が引き合うように前記磁性導体を着磁させた」とは、３次元半導体集積回路が正しく積層されたときに、隣接する磁性導体の磁極同士が引き合うように前記磁性導体を着磁させた場合のことである。

図１は、本発明に係る３次元半導体集積回路において用いられる半導体集積回路チップ２ないしこのチップを複数個設計したウェハ１における貫通電極（ＴＳＶ）の概念図を示すものである。なお、図１においては、各チップ２に設けられたＴＳＶのうちの一部（図中、黒丸で示される箇所）が磁性体３により形成され、残りのＴＳＶ（図中、白丸で示される箇所）は通常の非磁性導電体４によって形成されている。

このように、チップ上に設けられたＴＳＶの一部又は全部を磁性体とし、その上に積層されるチップと、台となるチップとが正しい位置関係で積層された時に、すべてのＴＳＶの磁極が引き合うように、それぞれの磁性ＴＳＶを磁化させる。

磁性ＴＳＶの面内の配置は、回転対称性、並進対称性を持たないように選ぶことが望ましい。すなわち、着磁されたＴＳＶ（貫通電極）は、回転対称性又は並進対称性を有しないように半導体集積回路チップの面内に配置されていることが好ましい。このように磁性ＴＳＶを配置することで、積層の際にｃｈｉｐ間の相対位置のねじれや、ずれが起こる可能性を低減することができる。

また、チップ面内のＴＳＶの総数に対する磁性ＴＳＶの数としては、半導体集積回路チップ２の構造等によっても左右されるため一概には規定できないが、実験例では、ＴＳＶ総数の５〜１００％、より好ましくは２０〜１００％で良好な位置合わせができるとことを確認した。一方、ＴＳＶ総数の５％未満であると、磁性ＴＳＶの数が極端に少なくなり、良好な位置合わせが難しくなるおそれがあることを確認した。

また、磁性ＴＳＶに与える磁力としては、使用する磁性体の材料、チップ面内に配置される磁性ＴＳＶの数、製造される３次元半導体集積回路の用途等によっても左右され、また正確な位置合わせが十分可能である限り特に限定されるものではないが、実験例では、磁束密度が０．５〜１．５テスラ、より好ましくは０．７〜１．５テスラの磁力を適用できることを確認した。

本発明に係る３次元半導体集積回路５において、これを構成する各半導体集積回路チップの形状等としては、それぞれが磁性ＴＳＶ３を有する限り特に限定されるものではない。例えば、図２に示すように、磁性ＴＳＶを持つ同種のチップ２同士を積層することもできる。あるいは、図３に示すように、ひとつの大きな下側チップ２の上に、それよりも小さな複数の異種のチップ２ａ、２ｂを積層することもできる。各チップにおける磁性ＴＳＶ３の面内配置をうまく選ぶことで、上部チップが正しくない位置に引き付けられることがないようにすることが可能である。

配置後のチップ間接合には、通常のフリップチップ実装で用いられている、半田バンプによる接合、金圧着による接合、導電性接着剤による接合等を利用することができる。これらの場合、位置合わせを行う前に、通常のチップ実装の場合と同様に、磁性ＴＳＶ３、非磁性ＴＳＶ３の上に、半田、金、導電性接着剤等のバンプを形成しておく。なお、これら以外の、いかなる接合方法をとったとしても、位置合わせ時に磁気的引力を利用することの利点は実質的に減じられることは無いため、本発明の内容は、接合手段には制限されない。

位置合わせを行う際に、各チップ相互の接合面、特に、下側に位置するチップもしくはウェハの表面に流体膜を作る等で、摩擦を減らし、磁力による自発的位置合わせを容易にすることができる。接合時には、液体膜を蒸発させるか、あるいはこの液体膜自身を固化させて、接合を保護するようにすることも可能である。また、同じ目的のために、積層時に下側のチップもしくはウェハ全体を液体中に沈めておくことも可能である。

このような目的で使用される流体膜ないし液体としては、例えば、純水、純水に潤滑性を有する界面活性剤を添加した水溶液、アルコール等の有機溶媒、炭化水素系もしくはシリコーン系の流動性オイル等を使用することが可能であるが、もちろんこれらに何ら限定されるものではない。

本発明に係る磁性ＴＳＶを用いたチップ位置合わせは、２層以上の積層にも自然に拡張することができる。この場合、同じ位置に配置されるべきチップが同じ磁性ＴＳＶ配置を持つようにするだけで良い。

本発明に係る３次元半導体集積回路の製造方法において用いられる、各半導体集積回路チップないしこれを形成した基板において、磁性ＴＳＶを形成する手法としては以下に例示するようにいくつかのものが考えられ、そのいずれを用いることも可能である。

図４に磁性ＴＳＶを任意位置に配置する第一の方法を示す。まず、図４（ａ）、図４（ｂ）に示すように、通常のＴＳＶ作製法と同様に、基板にエッチング等で貫通孔を開け、磁性ＴＳＶ用貫通孔１３を形成する。貫通孔は、基板上に素子を形成した後でも、形成する前であっても構わない。次に、適当な方法、例えばＣＶＤによりＳｉＯ₂膜を堆積する等により、磁性ＴＳＶ用貫通孔１３を絶縁する。その後、図４（ｃ）に示すように磁性を持つ導電材料１３ａでこの貫通孔１３を埋める。貫通孔１３に導電材料１３ａを装填する方法としては、特に制限されるものではないが、例えば、無電解メッキ、電解メッキ、ＣＶＤあるいは、それらを複合したものが利用できる。また、磁性を持つ導電材料については、導電性を有し、自発磁化を保持できる強磁性体であれば、特に制限されるものではない。例えば、Ｎｉ、Ｎｉ基合金、Ｃｏ基合金、希土類合金等から選ぶことができる。また、十分な導電性があるならば、酸化物、有機物、複合材料等の金属以外の強磁性体も利用可能である。このうち好ましくは、例えばアルニコ（ＡｌＮｉＣｏ）、Ｎｉ−Ｃｏ合金、ネオジム合金（ＮｄＦｅＢ）等であった。

次に、図４（ｄ）に示すように、非磁性ＴＳＶ用貫通孔１４を上記磁性ＴＳＶ用貫通孔１３に関して説明したと同様の手法により形成する。さらに図４（ｅ）に示すように、この非磁性ＴＳＶ用貫通孔１４を、磁性を持たない導電材料１４ａで埋める。導電材料１４ａを装填する方法としては、上記導電材料１３ａを装填する方法と同様のものを採択することができる。磁性を持たない導電材料１４ａとしては、通常ＴＳＶとして用いられている、Ｃｕやポリシリコンをはじめとして、形成が容易で導電性の高い材料の中から自由に選ぶことができる。

最後に、図４（ｅ）に示すように、実際の積層接合を行う前に、磁性導電材料１３ａを埋め込んだＴＳＶを含む作製したチップもしくはウェハに、外部から磁場を印加し磁性導電材料１３ａを磁化させる。これにより、任意位置のＴＳＶだけが磁化し、磁性ＴＳＶ３を有するチップもしくはウェハ１を得ることができる。この方法の利点は、磁性体を磁化させる際に、チップを磁場中に置くだけですむ点にある。磁場の発生源として、通常の電磁石、永久磁石のいずれもが利用可能であるため、特殊な磁気書き込み装置を利用する必要がない。

なお、図４に示す実施形態においては、磁性ＴＳＶを先に形成し、その後非磁性ＴＳＶを形成しているが、この順序は逆であってもよい。

図５には、磁性ＴＳＶを任意位置に配置する第二の方法を示す。第一の方法と同様な手法を用いて、図５(ａ)、図５（ｂ）に示すように、基板に、磁性ＴＳＶ用貫通孔及び非磁性ＴＳＶ用のすべての貫通孔２３を開けた後に、図５（ｃ）に示すようにすべての貫通孔２３に導電性の磁性体材料２３ａを埋め込む。次に、図５（ｄ）に示すように、例えば、ハードディスクの磁気ヘッドのような局所的に磁場を印加できる小型の磁化装置２６を用い、基板上で走査して、必要とされる部位のＴＳＶのみを磁化して磁性ＴＳＶ３とする。残りの部位のＴＳＶは磁化することなくそのままで非磁性ＴＳＶ４として、所望の構造を得る。

この第二の方法は、磁化のために専用の装置を必要とするが、ＴＳＶ自体の形成が一段階でできるほか、書き込み時の磁気ヘッドの磁場方向を反転させることで、第一の方法では不可能な、チップ内での２種類の磁化の向きの混在も実現できる。すなわち、１つの半導体集積回路チップに２種類の磁化の向きがあるように構成できる。これにより、正しい位置関係にあるＴＳＶ間の引力以外に、間違った位置にある時の反発力をも利用できるようになるため、位置合わせ時の選択性を増加する。

なお、このようにチップ内で２種類の磁化の向きを混在させる場合、それぞれの磁化の向きを有するＴＳＶの割合としては、特に限定されるものではなく、またそれぞれの配置位置等によっても左右されるが、実験例では、第１方向の磁化の向きのＴＳＶの数と第１方向と反方向の第２方向の磁化の向きのＴＳＶの数とが１０：１〜１：１程度、より好ましくは２：１〜１：１であることを確認した。この範囲内にある場合においては、ＴＳＶ同士が、間違った位置にある時の反発力を特に有効に利用できるようになるためである。

図６には、磁性ＴＳＶを任意位置に配置する第三の方法を示す。この方法においては、第二の方法と同様に、まず図６(ａ)、図６（ｂ）に示すように、基板に、磁性ＴＳＶ用貫通孔及び非磁性ＴＳＶ用のすべての貫通孔２３を開けた後に、図６（ｃ）に示すようにすべての貫通孔２３に導電性の磁性体材料２３ａを埋め込む。次いで、第一の方法におけると同様（図４（ｅ）参照）に、図６（ｄ）に示すように、ウェハに外部から磁場を印加し、一括で一旦すべてのＴＳＶを一方向に磁化させ磁性ＴＳＶ２３ｂとする。次に、図６(ｅ)に示すように、局所的な加熱が可能な加熱装置２７を用いて、基板上を走査する。これにより、磁化を残さない所定位置のＴＳＶ２３ｂを加熱し、その磁性材料のキュリー温度以上に昇温し、当該位置のＴＳＶ２３ｂの磁化を喪失させる。なお、加熱装置２７として用いられる加熱方法としては、特に限定されるわけではなく各種の方法を用いることが可能である。例えば、集光したレーザビーム（特に遠赤外ないし赤外領域のスペクトルを有するレーザビーム）等が利用できる。また、これ以外にも、電熱式、高周波誘導加熱方式等の接触型スポット加熱装置を用いることも可能である。

この第三の方法は、全体の磁化、加熱による消磁ともに特殊な装置の開発が不要な点と、ＴＳＶの形成が一段階でできる点という利点がある。材料のキュリー温度は、消磁が行われる際の局所昇温によりデバイス部の温度が耐熱温度を超えないよう、また、消磁以外のプロセス温度では、磁化が消失しないように、する必要があるため、材料自身を適宜選択する必要がある。この点から、特に限定されるものではないが、この第三の方法においては、導電性の磁性体材料２３ａとして、具体的には、例えば、キュリー温度が比較的低い、ニッケル、ネオジム合金等を用いることが好ましい。

上記したような第一〜第三の方法に従い磁性ＴＳＶを任意位置に配置した各チップないしウェハを作製した後、例えば、前記した図２及び図３に示すように、所期のチップを複数毎積層し、それぞれのチップ内に配置に配置された磁性ＴＳＶによる相互作用によって、積層される各チップの正確な位置合わせが行われる。その後、上記したようなチップ間接合を行って、本発明に係る３次元半導体集積回路を得る。

以上、本発明を具体的実施形態に基づき説明したが、本発明は、上記に例示した実施形態に何ら限定されるものではない。特許請求の範囲に規定される本発明の範疇内において、種々の変更、改良を行うことは可能であることは、当業者であれば容易に理解できるものであると思われる。

１ウェハ
２、２ａ、２ｂ半導体集積回路チップ
３磁性ＴＳＶ
４非磁性ＴＳＶ
５３次元半導体集積回路
１３磁性ＴＳＶ用貫通孔
１３ａ磁性を持つ導電材料
１４非磁性ＴＳＶ用貫通孔
１４ａ磁性を持たない導電材料
２３ＴＳＶ用貫通孔
２３ａ磁性を持つ導電材料
２６磁化装置
２７加熱装置

Claims

複数の半導体集積回路チップを積層し張り合わせてなる３次元半導体集積回路であって、
それぞれの半導体集積回路チップを貫通し、隣り合うチップ間に電気的接続を行う貫通電極の一部もしくは全部が、自発磁化を保持し得る磁性導体で構成され、
１つの前記半導体集積回路チップに２種類の磁化の向きがあり、
隣り合うチップ間において整合する貫通電極を構成する磁性導体の磁極同士が引き合うように前記磁性導体を着磁させたことを特徴とする３次元半導体集積回路。
複数の半導体集積回路チップを積層し張り合わせることにより３次元半導体集積回路を作製する３次元半導体集積回路の製造方法において、
それぞれの半導体集積回路チップを貫通し、隣り合うチップ間に電気的接続を行う貫通電極の一部もしくは全部を、自発磁化を保持し得る磁性導体で構成し、１つの前記半導体集積回路チップに２種類の磁化の向きを形成し、隣り合うチップ間において整合する貫通電極を構成する磁性導体の磁極同士が引き合うように前記磁性導体を着磁させることを特徴とする３次元半導体集積回路の製造方法。
前記３次元半導体集積回路を構成する個々の半導体集積回路チップにおいて、
前記貫通電極を構成する際に、すべての貫通電極を磁性を持つ金属を用いて作製した後に、特定の位置の貫通電極を、特定の方向に着磁させる、請求項２に記載の３次元半導体集積回路の製造方法。