JP5353292B2 - 3次元半導体集積回路及びその製造方法 - Google Patents
3次元半導体集積回路及びその製造方法 Download PDFInfo
- Publication number
- JP5353292B2 JP5353292B2 JP2009039004A JP2009039004A JP5353292B2 JP 5353292 B2 JP5353292 B2 JP 5353292B2 JP 2009039004 A JP2009039004 A JP 2009039004A JP 2009039004 A JP2009039004 A JP 2009039004A JP 5353292 B2 JP5353292 B2 JP 5353292B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- magnetic
- chips
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
2、2a、2b 半導体集積回路チップ
3 磁性TSV
4 非磁性TSV
5 3次元半導体集積回路
13 磁性TSV用貫通孔
13a 磁性を持つ導電材料
14 非磁性TSV用貫通孔
14a 磁性を持たない導電材料
23 TSV用貫通孔
23a 磁性を持つ導電材料
26 磁化装置
27 加熱装置
Claims (3)
- 複数の半導体集積回路チップを積層し張り合わせてなる3次元半導体集積回路であって、
それぞれの半導体集積回路チップを貫通し、隣り合うチップ間に電気的接続を行う貫通電極の一部もしくは全部が、自発磁化を保持し得る磁性導体で構成され、
1つの前記半導体集積回路チップに2種類の磁化の向きがあり、
隣り合うチップ間において整合する貫通電極を構成する磁性導体の磁極同士が引き合うように前記磁性導体を着磁させたことを特徴とする3次元半導体集積回路。 - 複数の半導体集積回路チップを積層し張り合わせることにより3次元半導体集積回路を作製する3次元半導体集積回路の製造方法において、
それぞれの半導体集積回路チップを貫通し、隣り合うチップ間に電気的接続を行う貫通電極の一部もしくは全部を、自発磁化を保持し得る磁性導体で構成し、1つの前記半導体集積回路チップに2種類の磁化の向きを形成し、隣り合うチップ間において整合する貫通電極を構成する磁性導体の磁極同士が引き合うように前記磁性導体を着磁させることを特徴とする3次元半導体集積回路の製造方法。 - 前記3次元半導体集積回路を構成する個々の半導体集積回路チップにおいて、
前記貫通電極を構成する際に、すべての貫通電極を磁性を持つ金属を用いて作製した後に、特定の位置の貫通電極を、特定の方向に着磁させる、請求項2に記載の3次元半導体集積回路の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009039004A JP5353292B2 (ja) | 2009-02-23 | 2009-02-23 | 3次元半導体集積回路及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009039004A JP5353292B2 (ja) | 2009-02-23 | 2009-02-23 | 3次元半導体集積回路及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010199113A JP2010199113A (ja) | 2010-09-09 |
JP5353292B2 true JP5353292B2 (ja) | 2013-11-27 |
Family
ID=42823591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009039004A Expired - Fee Related JP5353292B2 (ja) | 2009-02-23 | 2009-02-23 | 3次元半導体集積回路及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5353292B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102389772B1 (ko) | 2015-12-03 | 2022-04-21 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
KR102336942B1 (ko) * | 2019-06-26 | 2021-12-10 | 세메스 주식회사 | 접합 장치 및 접합 방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS621257A (ja) * | 1985-06-27 | 1987-01-07 | Toshiba Corp | 積層構造の半導体装置及びその製造方法 |
JPH06244359A (ja) * | 1993-02-19 | 1994-09-02 | Takashi Murai | 多層チップ |
JP4967340B2 (ja) * | 2005-12-28 | 2012-07-04 | セイコーエプソン株式会社 | 半導体装置、半導体装置の製造方法、及び電子機器 |
JP5067038B2 (ja) * | 2007-06-22 | 2012-11-07 | ソニー株式会社 | 半導体装置 |
JP2010109113A (ja) * | 2008-10-30 | 2010-05-13 | Hitachi Ltd | 多層集積回路及びその製造方法 |
-
2009
- 2009-02-23 JP JP2009039004A patent/JP5353292B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010199113A (ja) | 2010-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5136056B2 (ja) | 半導体装置 | |
US9070692B2 (en) | Shields for magnetic memory chip packages | |
CN110024495B (zh) | 制造led载体组件的方法 | |
CN104347561A (zh) | 具有无源器件的芯片封装 | |
JP4472023B1 (ja) | 電子デバイス用基板、電子デバイス用積層体、電子デバイス及びそれらの製造方法 | |
JP2016111286A (ja) | 磁気不揮発性メモリ素子の磁気シールドパッケージ | |
US9583418B2 (en) | Chip embedded package method and structure | |
US7397111B2 (en) | Semiconductor wafer, an electronic component, and a component carrier for producing the electronic component | |
WO2010035401A1 (ja) | 電子デバイス及びその製造方法 | |
JP2010067916A (ja) | 集積回路装置 | |
CN109979916A (zh) | 在基板中嵌入磁结构的方法 | |
TW201923793A (zh) | 具磁層之基板相容的電感器 | |
CN112635439A (zh) | 具有预制的铁氧体芯的同轴磁感应器 | |
TW200939424A (en) | Package structure with embedded die and method of fabricating the same | |
CN112635400A (zh) | 一种磁吸式MicroLED巨量转移结构及方法 | |
JP5353292B2 (ja) | 3次元半導体集積回路及びその製造方法 | |
TW202115860A (zh) | 具有磁屏蔽層的裝置及方法 | |
JP2010080781A (ja) | 電子デバイス及びその製造方法 | |
JP2022094269A (ja) | 磁気ledダイ移載用アライメントモジュール、及びそのアライメント方法 | |
JP2012084826A (ja) | 半導体パッケージの製造方法 | |
JP2011228484A (ja) | 半導体装置及びその製造方法 | |
JP2017174920A (ja) | 電極内蔵基板およびその製造方法、インダクタンス素子、インターポーザ、シールド基板およびモジュール | |
TW201349408A (zh) | 晶片堆疊結構以及晶片堆疊結構的製作方法 | |
TWI269365B (en) | Substrate process and structure for embedded component | |
JP2017126740A (ja) | プリント回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121031 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130730 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130812 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5353292 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |