JP5136056B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5136056B2 JP5136056B2 JP2007534260A JP2007534260A JP5136056B2 JP 5136056 B2 JP5136056 B2 JP 5136056B2 JP 2007534260 A JP2007534260 A JP 2007534260A JP 2007534260 A JP2007534260 A JP 2007534260A JP 5136056 B2 JP5136056 B2 JP 5136056B2
- Authority
- JP
- Japan
- Prior art keywords
- lsi chip
- interposer
- coil
- pin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 71
- 230000005291 magnetic effect Effects 0.000 claims abstract description 129
- 230000008054 signal transmission Effects 0.000 claims abstract description 34
- 239000004020 conductor Substances 0.000 claims abstract description 26
- 239000000696 magnetic material Substances 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims description 16
- 230000005540 biological transmission Effects 0.000 claims description 10
- 230000008878 coupling Effects 0.000 claims description 7
- 238000010168 coupling process Methods 0.000 claims description 7
- 238000005859 coupling reaction Methods 0.000 claims description 7
- 238000009434 installation Methods 0.000 claims description 2
- 238000012546 transfer Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 68
- 229910000679 solder Inorganic materials 0.000 abstract description 17
- 230000015572 biosynthetic process Effects 0.000 abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 139
- 239000010410 layer Substances 0.000 description 120
- 238000004519 manufacturing process Methods 0.000 description 108
- 238000000034 method Methods 0.000 description 69
- 238000007747 plating Methods 0.000 description 46
- 229920005989 resin Polymers 0.000 description 28
- 239000011347 resin Substances 0.000 description 28
- 239000002184 metal Substances 0.000 description 22
- 229910052751 metal Inorganic materials 0.000 description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 230000008569 process Effects 0.000 description 17
- 239000011162 core material Substances 0.000 description 16
- 229910045601 alloy Inorganic materials 0.000 description 11
- 239000000956 alloy Substances 0.000 description 11
- 229910052681 coesite Inorganic materials 0.000 description 10
- 229910052906 cristobalite Inorganic materials 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 10
- 229910052682 stishovite Inorganic materials 0.000 description 10
- 229910052905 tridymite Inorganic materials 0.000 description 10
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 9
- 229910003271 Ni-Fe Inorganic materials 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- 230000018109 developmental process Effects 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 238000003825 pressing Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 229920001187 thermosetting polymer Polymers 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910021645 metal ion Inorganic materials 0.000 description 4
- 229910000889 permalloy Inorganic materials 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910000859 α-Fe Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910015365 Au—Si Inorganic materials 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000013013 elastic material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- -1 iron ion Chemical class 0.000 description 2
- SZVJSHCCFOBDDC-UHFFFAOYSA-N iron(II,III) oxide Inorganic materials O=[Fe]O[Fe]O[Fe]=O SZVJSHCCFOBDDC-UHFFFAOYSA-N 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- 229910017061 Fe Co Inorganic materials 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910025794 LaB6 Inorganic materials 0.000 description 1
- 229910018104 Ni-P Inorganic materials 0.000 description 1
- IOVCWXUNBOPUCH-UHFFFAOYSA-M Nitrite anion Chemical compound [O-]N=O IOVCWXUNBOPUCH-UHFFFAOYSA-M 0.000 description 1
- 229910018536 Ni—P Inorganic materials 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000012809 cooling fluid Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229940005654 nitrite ion Drugs 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005469 synchrotron radiation Effects 0.000 description 1
- 239000002470 thermal conductor Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- DZKDPOPGYFUOGI-UHFFFAOYSA-N tungsten dioxide Inorganic materials O=[W]=O DZKDPOPGYFUOGI-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Description
LSIチップのコイルの内側には、LSIチップを貫いて貫通孔が形成され、この貫通孔に、磁性材料を含む磁性体ピンが挿入されている。
LSIチップのコイルの中心部には、このLSIチップを貫いて貫通孔が形成され、この貫通孔に前記磁性体ピンが挿入されている。
前記インターポーザ上に形成されたコイルからLSIチップに形成された回路に対して、LSIチップ上に形成されたコイルを介して電力の供給が行われる。前記インターポーザ上および前記LSIチップには信号用コイルが形成され、前記インターポーザと前記LSIチップとの間、または、前記LSIチップ間の信号の授受が前記信号用コイルを介して行われる。前記信号用コイルは、前記LSIチップを貫通して前記インターポーザ上に設置された磁性体ピンを囲んで形成されている。
図12は、実施例1の半導体装置を示す断面図である。本実施例では、インターポーザ2上に4枚の厚さ100μm以下のLSIチップ1が積層されている。LSIチップ1は、Si基板1aを用いて形成されており、その回路形成面には内部回路に接続された、信号伝送のために用いられる信号用コイル1bが形成されている。信号用コイル1bは、引出し配線を介してLSIチップ1内部に形成された回路と接続されている。Si基板1aの信号用コイル1bの中心部には貫通孔1dが形成されており、その貫通孔1dには磁性体ピン3が挿入されている。
次に、工程順に示す図14A〜図14Fを参照して本実施例の半導体装置の製造方法(組み立て工程)について説明する。組み立てに先立って、図14Aに示すように、貫通孔の周囲に信号用コイル1bが形成され、別の貫通孔に壁面導電膜1eとランド1fが形成されたLSIチップ1を用意し、これとは別に、仮基板7上にシード層7aを介して磁性体ピン3と導電性ピン6とが形成された部材を準備する。
次に、工程順に示す図15A〜図15Iを参照して磁性体ピンおよび導電性ピンの製造方法について説明する。高輝度、高透過性(短波長)で指向性が良いX線の特徴を利用し、等倍転写型X線マスクを用いて高アスペクト比の構造体を加工する技術を適用する。まず、仮基板7を準備する〔図15A〕。仮基板7としては、Siやガラスあるいは金属などの材料が用いられる。Si基板やガラス基板を使用する場合には、基板の上面にCu、Ti、Alあるいはこれらの金属を用いた合金を全面にスパッタリングしてシード層7aを成膜する〔図15B〕。この基板の材質は、基本的に、積層するLSIチップと同等の熱膨張係数を有するSiやガラス基板を用いることが望ましい。出力が比較的に高く発熱が大きいデバイスを使用する場合は、基板にCu等の金属を用いてCuを最後に剥ぎ取らずに残すことによって、放熱板として使用することが可能である。但し、この構成の場合は、基板上に熱伝導性が良い絶縁膜(SiN)およびシード層を形成する必要があり、また、絶縁膜表面に形成したシード層は、磁性体ピン(導電性ピン)の形成後に、ショートを防止するために不要部を除去しておく必要がある。これらのプロセスが以下に示す製法に加わることになる。この表面にはレジスト膜8aが、ピンの所望の高さよりも10μm〜50μm程度大きな厚さで形成される〔図15C〕。
次に、工程順に示す図16A〜図16Tを参照して、インターポーザの製造方法について説明する。工業的に市販されている厚さ525μm〜725μmのSi製の基板2aを準備し、基板2aの表面にCVDによって、SiO2膜を厚さ5μm〜7μmで堆積することで絶縁膜2bを形成する〔図16A〕。次いで、レジストを全面に塗布して絶縁膜2b上にレジスト膜8bを形成し、露光、現像、エッチングを行って、貫通導電体の形成領域のレジスト膜8b、絶縁膜2bを除去する〔図16B〕。次に、RIE(Reactive Ion Etching)によって基板を掘り下げて、深さ100μmの孔を形成する〔図16C〕。
図17は、本発明の実施例2の半導体装置を示す断面図である。本実施例では、インターポーザが、SOI(Silicon On Insulator)基板を利用して形成されている。すなわち、SOI層(Si層)を利用してSiコアピンを形成するとともに、配線層、信号用コイルおよび電極パッドが形成されている。この構造を採ることによって、SOI基板を用いて全ピンを一括形成できるので、実施例1と比較して製造プロセスを削減できるという効果を有している。また、外部接続端子(はんだボール)を配線層、コイルと同一面に形成するため、ピンが少ないデバイスに適した構造となっており、薄型化が可能な実施例となっている。
次に、工程順に示す図19A〜図19Qを参照して、本実施例で用いられるインターポーザの製造方法について説明する。まず、図19Aに示すように、Si基板2a上にSiO2からなる絶縁膜2bと、主面が(111)面である単結晶のSi層2nとが形成されたSOI基板を準備する。なお、SOI技術としては、単結晶Si基板に酸素イオンを打ち込んで単結晶領域直下に酸化領域を形成する方法、表面酸化された単結晶Si支持基板の酸化面に単結晶Si基板を熱処理によって貼り合わせる方法等を用いる。SOI基板の金属イオン、有機物の除去を目的として、アンモニア・過酸化水素水洗浄と塩酸・過酸化水素水洗浄を基本とするSi基板のウエット洗浄法であるRCA洗浄を行って、蒸着あるいはスパッタ法によってAu膜2oをSi層2n上に厚さ0.03μm程度で成膜する〔図19B〕。
次に、図20A〜図20Eを参照して、インターポーザ2上にLSIチップ1を積層して、図17に示した実施例2の半導体装置を製造する方法について説明する。
図21Gは、実施例3の半導体装置を示す断面図であり、図21A〜図21Fは、実施例3の製造方法を説明するための、工程の順序で製造途中段階の状態を示す断面図である。
図21A〜図21Gを参照して、LSIチップの積層方法について説明する。図21Aに示すように、導電性ピン6を有し、配線層(図示なし)、信号用コイル2gおよび電極パッド2eが形成されたインターポーザ2を準備する。本実施例のインターポーザでは、導電性ピン6、配線層、信号用コイル2gおよび電極パッド2eはすべて、Siコアピン2qまたはSi層2nの表面にNi/Auめっき層からなる導電性めっき層2tを形成したものである。このインターポーザのLSIチップが搭載される部分の内、信号用コイル2cの形成個所を除く部分に樹脂4a(例えば、熱硬化性エポキシ樹脂)を塗布する。この状態で、貫通孔1dの周囲に信号用コイル1bが形成され、他の貫通孔に壁面導電膜1eとランド1fが形成されたLSIチップ1をチップ搭載装置のツールで真空吸着して固定し、LSIチップ1上の壁面導電膜1eが形成された貫通孔と導電性ピン6の両者の画像をカメラで撮像して、位置補正を行った後に、LSIチップ1を搭載して加熱、加圧して樹脂膜4によって固定する〔図21B〕。
図22は、実施例4の半導体装置を示す断面図であり、図23A〜図23Cは、実施例4のインターポーザのコイル付近の概略を示す平面図である。本実施例では、インターポーザ2上に磁性体膜12が設けられ、磁性体膜12上には一対の磁性体ピン3が設置されており、一対の磁性体ピン3はその頂部において磁性体膜13によって連結されている。すなわち、一対の磁性体ピン3と磁性体膜12,13とによって閉磁路が構成されている。インターポーザ2上には、信号用容量電極2hが、また各LSIチップ1上には、信号用容量電極1hが形成されており、これらの電極1h,2hを介して、LSIチップ1間、インターポーザ2−LSIチップ1間で信号の授受が行われるように構成されている。
図24A〜図24Pを参照して、実施例4の製造方法について説明する。まず、仮基板7上にシード層7aを形成し、その上にレジスト膜8gを形成する〔図24A〕。レジスト膜8gを露光し、現像を行って、磁性体膜形成領域のレジスト膜を除去する〔図24B〕。電解めっきにより磁性体膜13を形成する〔図24C〕。レジスト膜を剥離して除去する〔図24D〕。
Claims (20)
- 複数のLSIチップが積層され、前記LSIチップ間の信号の伝達がコイルを介して行われる半導体装置において、
前記LSIチップの前記コイルの内側には、該LSIチップを貫いて貫通孔が形成され、該貫通孔に磁性材料を含む磁性体ピンが挿入されていることを特徴とする半導体装置。 - 表面に垂直に磁性材料を含む磁性体ピンが設置され、該磁性体ピンを囲んで表面にコイルが形成されているインターポーザ上に1つまたは積層された複数のLSIチップが搭載され、少なくとも1つの前記LSIチップには、前記インターポーザ上に形成された前記コイルと電磁的に結合されたコイルが形成されている半導体装置であって、
前記LSIチップの前記コイルの中心部には、該LSIチップを貫いて貫通孔が形成され、該貫通孔に前記磁性体ピンが挿入されていることを特徴とする半導体装置。 - 前記磁性体ピンは、複数の前記LSIチップを貫通して設置されている請求項2に記載の半導体装置。
- 複数の前記磁性体ピンの一部は、積層された複数の前記LSIチップの一部を貫通して設置され、複数の前記磁性体ピンの他の一部は、複数の前記LSIチップをすべて貫通して設置されている請求項2に記載の半導体装置。
- 前記インターポーザ上に形成された前記コイルと前記LSIチップ上に形成された前記コイルとの間、または、前記インターポーザ上に形成された前記コイルと前記LSIチップ上に形成された前記コイルとの間および前記LSIチップ上に形成された前記コイル間で、前記磁性体ピンを利用して信号の授受が行われる請求項2ないし4のいずれか1項に記載の半導体装置。
- 前記インターポーザ上には、少なくとも表面部分が導電性材料によって形成され電源ラインに接続された導電性ピンが、前記インターポーザの表面に垂直に設置され、
前記導電性ピンは前記LSIチップに形成された前記貫通孔に挿入され、前記導電性ピンが前記LSIチップ上に形成された電源ラインと電気的に接続されている請求項2ないし4のいずれか1項に記載の半導体装置。 - 前記導電性ピンが挿入されている前記LSIチップの前記貫通孔の内壁面には、壁面導電膜が形成され、該壁面導電膜が前記導電性ピンと接触されている請求項6に記載の半導体装置。
- 前記導電性ピンが挿入されている前記LSIチップの前記貫通孔を覆って、放射状にスリットが形成され、前記LSIチップ上に形成された前記電源ラインに接続された導電性プレートが設置され、該導電性プレートが前記導電性ピンと接触されている請求項6に記載の半導体装置。
- 前記インターポーザ上に形成された前記コイルから前記LSIチップに形成された回路に対して、前記LSIチップ上に形成された前記コイルを介して電力の供給が行われる請求項2に記載の半導体装置。
- 前記インターポーザ上に形成された前記コイルと前記LSIチップ上に形成された前記コイルとの間、または、前記インターポーザ上に形成された前記コイルと前記LSIチップ上に形成された前記コイルとの間および前記LSIチップ上に形成された前記コイル間で、前記磁性体ピンを利用して信号の授受が行われ、かつ、前記インターポーザ上に形成された前記コイルから前記LSIチップに形成された回路に対して、前記LSIチップ上に形成された前記コイルを介し前記磁性体ピンを利用して電力の供給が行われる請求項2に記載の半導体装置。
- 電力供給用の前記コイルは、前記LSIチップの表裏面に形成されている請求項9または10に記載の半導体装置。
- 電力供給用の前記コイルは、近接して設置された2本の前記磁性体ピンの周りにそれぞれ形成され、該2本の磁性体ピンは、積層された最上段の前記LSIチップ上および前記インターポーザ上にそれぞれ形成された磁性体膜と磁気的に結合されている請求項9または10に記載の半導体装置。
- 前記インターポーザ上に形成された回路と前記LSIチップ上に形成された回路との間、または、前記インターポーザ上に形成された回路と前記LSIチップ上に形成された回路との間および前記LSIチップ上に形成された回路間での信号の授受が、前記インターポーザおよび前記LSIチップにそれぞれに形成された信号伝達用のコイルを介して電磁的に行われる請求項9に記載の半導体装置。
- 前記インターポーザ上に形成された回路と前記LSIチップ上に形成された回路との間、または、前記インターポーザ上に形成された回路と前記LSIチップ上に形成された回路との間および前記LSIチップ上に形成された回路間での信号の授受が、前記インターポーザおよび前記LSIチップにそれぞれに形成された信号伝達用の電極を介して容量結合によって行われる請求項9に記載の半導体装置。
- 前記インターポーザには、内部に貫通導体が形成されたスルーホールが形成され、
前記インターポーザ上に形成された前記コイルは、前記貫通導体を介して裏面に形成された外部接続端子に接続されている請求項2に記載の半導体装置。 - 前記インターポーザの前記コイルの形成された面には、該コイルに接続された外部接続端子が形成されている請求項2に記載の半導体装置。
- 前記磁性体ピンは、全体が磁性材料によって形成されてなる、または、半導体材料の表面が磁性材料によって被覆されてなる請求項2に記載の半導体装置。
- 前記導電性ピンは、前記磁性体ピンと同一の構造である請求項7または8に記載の半導体装置。
- 前記導電性ピンは、前記磁性体ピンの表面に導電性被膜が形成されたものである請求項7または8に記載の半導体装置。
- 表面にコイルが形成されているインターポーザ上に1つまたは積層された複数のLSIチップが搭載され、前記LSIチップには、前記インターポーザ上に形成された前記コイルと電磁的に結合されたコイルが形成されている半導体装置であって、
前記インターポーザ上に形成された前記コイルから前記LSIチップに形成された回路に対して、前記LSIチップ上に形成された前記コイルを介して電力の供給が行われ、
前記インターポーザ上および前記LSIチップには信号用コイルが形成され、
前記インターポーザと前記LSIチップとの間、または、前記LSIチップ間の信号の授受が前記信号用コイルを介して行われ、
前記信号用コイルは、前記LSIチップを貫通して前記インターポーザ上に設置された磁性体ピンを囲んで形成されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007534260A JP5136056B2 (ja) | 2005-09-06 | 2006-05-31 | 半導体装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005257322 | 2005-09-06 | ||
JP2005257322 | 2005-09-06 | ||
JP2007534260A JP5136056B2 (ja) | 2005-09-06 | 2006-05-31 | 半導体装置 |
PCT/JP2006/310928 WO2007029384A1 (ja) | 2005-09-06 | 2006-05-31 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007029384A1 JPWO2007029384A1 (ja) | 2009-03-12 |
JP5136056B2 true JP5136056B2 (ja) | 2013-02-06 |
Family
ID=37835515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007534260A Expired - Fee Related JP5136056B2 (ja) | 2005-09-06 | 2006-05-31 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7906846B2 (ja) |
JP (1) | JP5136056B2 (ja) |
CN (1) | CN100568502C (ja) |
WO (1) | WO2007029384A1 (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7990747B2 (en) * | 2007-03-09 | 2011-08-02 | Nec Corporation | Semiconductor chip and semiconductor device |
JP5149554B2 (ja) * | 2007-07-17 | 2013-02-20 | 株式会社日立製作所 | 半導体装置 |
JP2009071095A (ja) * | 2007-09-14 | 2009-04-02 | Spansion Llc | 半導体装置の製造方法 |
JP2009135325A (ja) * | 2007-11-30 | 2009-06-18 | Asahi Kasei Electronics Co Ltd | インダクタンス素子及びその製造方法 |
EP2096115A1 (en) * | 2008-02-26 | 2009-09-02 | Nestec S.A. | Oligosaccharide ingredient |
JP5332374B2 (ja) * | 2008-07-25 | 2013-11-06 | サンケン電気株式会社 | 半導体装置 |
JP5331427B2 (ja) * | 2008-09-29 | 2013-10-30 | 株式会社日立製作所 | 半導体装置 |
JP5216532B2 (ja) * | 2008-10-30 | 2013-06-19 | 株式会社日立製作所 | 半導体集積回路 |
WO2010076187A2 (en) | 2008-12-30 | 2010-07-08 | Stmicroelectronics S.R.L. | Integrated electronic device with transceiving antenna and magnetic interconnection |
EP2421037A4 (en) * | 2009-04-14 | 2012-09-26 | Fujikura Ltd | ELECTRONIC DEVICE MOUNTING STRUCTURE AND ELECTRONIC DEVICE MOUNTING METHOD |
JP5219908B2 (ja) * | 2009-04-14 | 2013-06-26 | 株式会社ジャパンディスプレイイースト | タッチパネル装置 |
WO2010147120A1 (ja) * | 2009-06-15 | 2010-12-23 | Hosaka Takashi | コア付きインダクタ素子およびその製造方法 |
KR101078737B1 (ko) * | 2009-08-10 | 2011-11-02 | 주식회사 하이닉스반도체 | 적층 반도체 패키지 |
JP2011082450A (ja) | 2009-10-09 | 2011-04-21 | Elpida Memory Inc | 半導体装置及びこれを備える情報処理システム |
TWI402941B (zh) | 2009-12-03 | 2013-07-21 | Advanced Semiconductor Eng | 半導體結構及其製造方法 |
KR101124568B1 (ko) * | 2010-05-31 | 2012-03-16 | 주식회사 하이닉스반도체 | 반도체 칩, 이를 포함하는 적층 칩 구조의 반도체 패키지 |
JP6051359B2 (ja) * | 2010-12-22 | 2016-12-27 | 俊 保坂 | コア付きインダクタ素子およびその製造方法 |
US9474156B2 (en) * | 2011-02-10 | 2016-10-18 | Apple Inc. | Interposer connectors with alignment features |
US20120206892A1 (en) * | 2011-02-10 | 2012-08-16 | Apple Inc. | Circular interposers |
US9033740B2 (en) | 2011-04-25 | 2015-05-19 | Apple Inc. | Interposer connectors |
US9059009B2 (en) * | 2012-02-09 | 2015-06-16 | Fuji Electric Co., Ltd. | Semiconductor device |
US9029259B2 (en) * | 2012-02-17 | 2015-05-12 | Teledyne Scientific & Imaging, Llc | Self-aligning hybridization method |
US20220189864A1 (en) * | 2014-05-24 | 2022-06-16 | Broadpak Corporation | 3d integrations and methods of making thereof |
US10727168B2 (en) * | 2014-09-15 | 2020-07-28 | Nxp B.V. | Inter-connection of a lead frame with a passive component intermediate structure |
US10490527B2 (en) * | 2015-12-18 | 2019-11-26 | Intel IP Corporation | Vertical wire connections for integrated circuit package |
US9974174B1 (en) * | 2016-10-26 | 2018-05-15 | Nxp Usa, Inc. | Package to board interconnect structure with built-in reference plane structure |
US10085342B2 (en) * | 2016-12-13 | 2018-09-25 | Intel Corporation | Microelectronic device having an air core inductor |
JP7006024B2 (ja) * | 2017-08-30 | 2022-01-24 | 富士電機株式会社 | 半導体装置及びその製造方法 |
JP7308660B2 (ja) * | 2019-05-27 | 2023-07-14 | 東京エレクトロン株式会社 | 中間接続部材及び検査装置 |
CN112448561B (zh) | 2019-08-30 | 2022-04-15 | 台达电子企业管理(上海)有限公司 | 电源模块及电源模块的制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07221260A (ja) * | 1994-02-02 | 1995-08-18 | Fujitsu Ltd | 集積回路装置とその製造方法 |
JPH11154726A (ja) * | 1997-06-27 | 1999-06-08 | St Microelectron Sa | 交換手段を備える半導体装置 |
JP2002314040A (ja) * | 2001-04-18 | 2002-10-25 | Toshiba Corp | 積層型半導体装置 |
JP2004356119A (ja) * | 2003-05-26 | 2004-12-16 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62145760A (ja) | 1985-12-20 | 1987-06-29 | Hitachi Ltd | 半導体素子 |
KR940007461B1 (ko) | 1991-05-16 | 1994-08-18 | 금성일렉트론 주식회사 | 코일이 집적된 반도체 장치 |
JPH05183019A (ja) | 1991-12-27 | 1993-07-23 | Hitachi Ltd | 半導体装置およびその製造方法 |
US5818112A (en) | 1994-11-15 | 1998-10-06 | Siemens Aktiengesellschaft | Arrangement for capacitive signal transmission between the chip layers of a vertically integrated circuit |
US5701037A (en) | 1994-11-15 | 1997-12-23 | Siemens Aktiengesellschaft | Arrangement for inductive signal transmission between the chip layers of a vertically integrated circuit |
JP2004228598A (ja) | 1997-10-01 | 2004-08-12 | Toshiba Corp | マルチチップ半導体装置 |
EP0959475A3 (en) * | 1998-05-18 | 2000-11-08 | Canon Kabushiki Kaisha | Magnetic thin film memory and recording and reproducing method and apparatus using such a memory |
JP2002305282A (ja) | 2001-04-06 | 2002-10-18 | Shinko Electric Ind Co Ltd | 半導体素子とその接続構造及び半導体素子を積層した半導体装置 |
JP3725453B2 (ja) | 2001-07-27 | 2005-12-14 | 株式会社東芝 | 半導体装置 |
JP4229642B2 (ja) | 2002-06-18 | 2009-02-25 | Necエレクトロニクス株式会社 | 半導体集積回路用インダクタ及びその製造方法 |
JP4419049B2 (ja) | 2003-04-21 | 2010-02-24 | エルピーダメモリ株式会社 | メモリモジュール及びメモリシステム |
US8232092B2 (en) * | 2005-08-09 | 2012-07-31 | Maxwell Sensors, Inc. | Apparatus and method for digital magnetic beads analysis |
-
2006
- 2006-05-31 WO PCT/JP2006/310928 patent/WO2007029384A1/ja active Application Filing
- 2006-05-31 US US12/065,427 patent/US7906846B2/en active Active
- 2006-05-31 JP JP2007534260A patent/JP5136056B2/ja not_active Expired - Fee Related
- 2006-05-31 CN CNB2006800326391A patent/CN100568502C/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07221260A (ja) * | 1994-02-02 | 1995-08-18 | Fujitsu Ltd | 集積回路装置とその製造方法 |
JPH11154726A (ja) * | 1997-06-27 | 1999-06-08 | St Microelectron Sa | 交換手段を備える半導体装置 |
JP2002314040A (ja) * | 2001-04-18 | 2002-10-25 | Toshiba Corp | 積層型半導体装置 |
JP2004356119A (ja) * | 2003-05-26 | 2004-12-16 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100568502C (zh) | 2009-12-09 |
WO2007029384A1 (ja) | 2007-03-15 |
JPWO2007029384A1 (ja) | 2009-03-12 |
CN101258596A (zh) | 2008-09-03 |
US20090278246A1 (en) | 2009-11-12 |
US7906846B2 (en) | 2011-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5136056B2 (ja) | 半導体装置 | |
US9799630B2 (en) | Integrated electronic device with transceiving antenna and magnetic interconnection | |
TW558929B (en) | Flip chip type semiconductor device and method for manufacturing the same | |
CN106463496B (zh) | 包括无机层中的高密度互连和有机层中的重分布层的集成器件 | |
TWI436717B (zh) | 可內設功能元件之電路板及其製造方法 | |
TW507478B (en) | Semiconductor module and method of manufacturing the same | |
TW201131592A (en) | Inductors and methods for integrated circuits | |
KR101531097B1 (ko) | 인터포저 기판 및 이의 제조방법 | |
US7436683B2 (en) | Wafer level packaging structure with inductors and manufacture method thereof | |
JP2008171965A (ja) | 超小型電力変換装置 | |
TW200807588A (en) | Semiconductor device, built-up type semiconductor device using the same, base substrate, and manufacturing method of semiconductor device | |
JP3356122B2 (ja) | システム半導体装置及びシステム半導体装置の製造方法 | |
TW200845246A (en) | High-density fine line package structure and method for fabricating the same | |
JP3661380B2 (ja) | 平面型インダクタ | |
TWI621194B (zh) | 測試介面板組件 | |
JP2005150185A (ja) | 電子装置 | |
JP4511148B2 (ja) | 半導体装置の製造方法 | |
JP2013062296A (ja) | 配線基板、及び半導体パッケージ | |
TW200845245A (en) | High-density fine line package structure and method for fabricating the same | |
JP2011204874A (ja) | 半導体装置の検査用素子及びその製造方法。 | |
JP2009135193A (ja) | シリコンスルーホールを有する半導体チップ装置及びその製造方法 | |
JP2008159654A (ja) | 半導体装置及び電子機器 | |
WO2011052460A1 (ja) | 半導体装置の検査用素子、それを用いた半導体装置の検査用素子基板及びその製造方法 | |
TW511288B (en) | Manufacturing method of microinductor and the structure thereof | |
CN117238630A (zh) | 变压器及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120605 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121029 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |