KR101531097B1 - 인터포저 기판 및 이의 제조방법 - Google Patents

인터포저 기판 및 이의 제조방법 Download PDF

Info

Publication number
KR101531097B1
KR101531097B1 KR1020130099697A KR20130099697A KR101531097B1 KR 101531097 B1 KR101531097 B1 KR 101531097B1 KR 1020130099697 A KR1020130099697 A KR 1020130099697A KR 20130099697 A KR20130099697 A KR 20130099697A KR 101531097 B1 KR101531097 B1 KR 101531097B1
Authority
KR
South Korea
Prior art keywords
tcv
insulating layer
layer
core layer
forming
Prior art date
Application number
KR1020130099697A
Other languages
English (en)
Other versions
KR20150022204A (ko
Inventor
이정호
박미진
이창배
권영도
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130099697A priority Critical patent/KR101531097B1/ko
Priority to US14/250,965 priority patent/US20150055312A1/en
Priority to JP2014118483A priority patent/JP2015041773A/ja
Publication of KR20150022204A publication Critical patent/KR20150022204A/ko
Application granted granted Critical
Publication of KR101531097B1 publication Critical patent/KR101531097B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인터포저를 매개로 전기적 접속하는 메인기판과 반도체 소자 사이의 전기적 특성을 높이기 위하여, 코어층 및 이를 두께 방향으로 관통하는 쓰루코어비아(Through Core Via;TCV); 상기 코어층의 양면에 형성된 회로배선 및 상기 TCV의 상,하부면과 각각 접합하는 TCV상부패드 및 TCV하부패드; 상기 코어층의 일면에 형성된 상기 TCV상부패드 및 회로배선을 복개하고 상면에 회로배선이 형성된 상부 절연층; 상기 각 층의 상부 절연층을 관통하고 일단이 상기 TCV상부패드와 접속하는 스택비아; 및 상기 코어층의 타면에 형성된 상기 TCV하부패드 및 회로배선을 복개하되, 상기 TCV하부패드를 노출시키는 개구부가 형성된 하부 절연층;을 포함하는, 인터포저 기판을 제시한다.

Description

인터포저 기판 및 이의 제조방법{INTERPOSER SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 인터포저 기판 및 이의 제조방법에 관한 것으로, 보다 상세하게는, 전기적 특성이 향상된 인터포저 기판 및 이의 제조방법에 관한 것이다.
반도체 산업에 있어서 기술 개발의 주요한 추세는 반도체 소자의 경량화, 소형화, 고속화, 다기능화, 고성능화 및 높은 신뢰성을 구현하는 것이고, 이를 가능하게 하는 중요한 기술 중의 하나가 바로 패키지(package) 기술이며, 이중 패키지의 신뢰성 확보를 위한 인터포저 기술이 필요하다.
예를 들면, 글래스(glass) 에폭시 재료로 이루어진 메인기판 상에 반도체 소자를 탑재하고 솔더링(soldering)을 수행하는 것으로 반도체 패키지를 제조하는 경우, 메인기판 및 반도체 소자를 솔더 용융 온도까지 가열할 필요가 있다. 이때, 글래스 에폭시 재료로 이루어진 메인기판의 열팽창 계수는 실리콘으로 이루어진 반도체 소자의 열팽창 계수와 상이하므로, 메인기판과 반도체 소자 사이의 접속부에는 크랙이 발생할 수 있고, 솔더링 처리의 완료 후, 메인기판과 반도체 소자가 냉각될 때 반도체 소자가 손상될 수 있다.
따라서, 메인기판과 반도체 소자 사이의 열팽창 계수의 차이로 인한 문제를 해결할 목적으로, 메인기판과 반도체 소자 사이의 열팽창 계수 차이로 인해 발생하는 스트레스를 완화하는 동시에, 메인기판과 반도체 소자 사이의 전기적인 접속을 이루도록 하기 위하여, 메인기판과 반도체 소자 사이에 반도체 소자와 동일한 재료로 이루어진 실리콘 기판이 유지되는, 소위 실리콘 인터포저가 공지되어 있다(공개특허공보 제 10-2006-0050797호)
그러나, 메인기판과 반도체 소자 사이의 전기적인 접속을 위해, 인터포저의 기본 구조가 되는 코어층과 그 상,하부의 절연층에 회로배선을 설계해야 하므로 인터포저의 전체 층수가 늘어나 제품의 소형화 및 박형화에 불리하게 작용한다.
또한, 각 층의 회로배선을 통해 전기적 접속이 이루어지므로 연결 경로가 길어질 수 밖에 없는 구조이며, 이에 따라, 전기적 성능 향상에 한계가 존재한다.
특허문헌 : 공개특허공보 제 10-2006-0050797호
본 발명은 인터포저를 매개로 접속하는 메인기판과 반도체 소자간의 전기적 특성을 높이면서도 박형화,소형화에 유리한 인터포저 기판 및 이의 제조방법을 제공함으로써 상술한 문제를 해결하고자 한다.
상기와 같은 목적을 달성하기 위하여 창안된 본 발명은, 코어층 및 이를 두께 방향으로 관통하는 쓰루코어비아(Through Core Via;TCV); 상기 코어층의 양면에 형성된 회로배선 및 상기 TCV의 상,하부면과 각각 접합하는 TCV상부패드 및 TCV하부패드; 상기 코어층의 일면에 형성된 상기 TCV상부패드 및 회로배선을 복개하고 상면에 회로배선이 형성된 상부 절연층; 상기 각 층의 상부 절연층을 관통하고 일단이 상기 TCV상부패드와 접속하는 스택비아; 및 상기 코어층의 타면에 형성된 상기 TCV하부패드 및 회로배선을 복개하되, 상기 TCV하부패드를 노출시키는 개구부가 형성된 하부 절연층;을 포함하는, 인터포저 기판을 제공한다.
또한, 상기 상부 절연층은 적어도 2층 이상의 복층으로 구성되는, 인터포저 기판을 제공한다.
또한, 상기 하부 절연층에 형성된 개구부 내에 상기 TCV하부패드와 접속하는 솔더볼;을 더 포함하고, 상기 솔더볼을 통해 메인기판과 전기적으로 접속하는, 인터포저 기판을 제공한다.
또한, 상기 스택비아의 직경은 상기 TCV의 직경보다 작게 형성되는 것을 특징으로 하는, 인터포저 기판을 제공한다.
또한, 상기 상부 절연층의 상면에 형성된 회로배선의 표면조도(Ra)는 상기 코어층의 양면에 형성된 회로배선의 표면조도(Ra)보다 더 작은 것을 특징으로 하는, 인터포저 기판을 제공한다.
또한, 상기 코어층 및 상부 절연층에 임베디드(embedded)되며, 상면에 형성된 접속전극을 통해 외부소자와 전기적으로 접속하는 반도체 칩;을 더 포함하는, 인터포저 기판을 제공한다.
상기 인터포저 기판을 제조하는 방법으로 본 발명은, 코어층을 두께 방향으로 관통하는 TCV를 형성하는 단계; 상기 코어층의 일면에 상부 절연층을 코팅하는 단계; 상기 TCV와 접속하고 스택비아의 구성이 되는 블라인드 비아(Blind Via)를 상기 상부 절연층에 형성하는 단계; 블라인드 비아를 포함한 상기 상부 절연층을 소정의 층수만큼 빌드업(Build-up)하되, 각 층의 블라인드 비아가 일직선상으로 연결되도록 빌드업 하는 단계; 상기 코어층의 타면에 하부 절연층을 코팅하고, 상기 하부 절연층에 TCV를 노출시키는 개구부를 형성하는 단계;를 포함하는, 인터포저 기판 제조방법을 제공한다.
또한, 상기 하부 절연층에 TCV를 노출시키는 개구부를 형성하는 단계 이후, 메인기판과의 접속을 위한 솔더볼을 상기 개구부 내에 형성하는 단계;를 더 포함하는, 인터포저 기판 제조방법을 제공한다.
또한, 상기 상부 절연층 코팅 전 상기 코어층의 타면에 커버필름을 부착하고, 상부 절연층 코팅 이후 상기 하부 절연층 코팅 전 상기 커버필름을 제거하는 단계;를 더 포함하는, 인터포저 기판 제조방법을 제공한다.
또한, 상기 TCV를 형성하는 단계는, 기계적 드릴(mechanical drilling) 또는 레이저 드릴(laser drill)을 사용하여 상기 코어층을 관통하는 비아홀을 형성한 후 도금공정을 통해 상기 비아홀 내부를 금속 충진하는 것으로 이루어지는, 인터포저 기판 제조방법을 제공한다.
또한, 상기 블라인드 비아를 형성하는 단계는, 포토리소그래피(Photolithography) 공법으로 상기 블라인드 비아가 형성될 위치의 상부 절연층에 비아홀을 형성하는 단계; 상기 비아홀 내벽을 포함한 상기 절연층 표면에 시드층을 형성하는 단계; 상기 시드층 위에 포토 레지스트 패턴을 부착하는 단계; 상기 시드층을 인입선으로 전해도금하는 단계; 및 상기 포토 레지스트 패턴 박리 후 포토 레지스트 패턴이 부착된 부위의 시드층을 에칭하는 단계;를 통해 이루어지는, 인터포저 기판 제조방법을 제공한다.
또한, 상기 블라인드 비아를 포함한 상부 절연층을 소정의 층수만큼 빌드업(Build-up)한 다음, 적층된 상부 절연층 및 코어층을 관통하는 캐비티를 가공하고 상기 캐비티 내에 반도체 칩을 실장하는 단계;를 더 수행하는, 인터포저 기판 제조방법.을 제공한다을 제공한다.
본 발명에 따르면, 인터포저의 기본 구조가 되는 코어층에 형성된 쓰루코어비아가 별도의 회로배선을 거치지 않고 직접 메인기판과 접합함으로써, 전기적 신호를 최단거리로 유지할 수 있어 전기적 특성을 크게 향상시킬 수 있다.
또한, 절연층에 도금되는 회로배선을 반도체 제작 공정으로 형성함에 따라 미세 패턴을 구현할 수 있어 박형화 구현이 가능하다.
도 1은 본 발명에 따른 인터포저 기판의 단면도
도 2는 본 발명의 또 다른 실시예에 따른 인터포저 기판의 단면도
도 3 내지 도 9는 본 발명의 인터포저 기판 제조방법을 순서대로 도시한 공정도
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 기술 등은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 함과 더불어, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다.
본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 다수형도 포함한다. 또한, 본 명세서에서 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
이하에서는 첨부된 도면을 참조하여 본 발명의 구성 및 작용효과를 더욱 상세하게 설명한다.
도 1은 본 발명에 따른 인터포저 기판의 단면도이다. 참고로, 도면의 구성요소는 반드시 축척에 따라 그려진 것은 아니고, 예컨대, 본 발명의 이해를 돕기 위해 도면의 일부 구성요소의 크기는 다른 구성요소에 비해 과장될 수 있다. 한편, 각 도면에 걸쳐 표시된 동일 참조 부호는 동일 구성 요소를 지칭하며, 도시의 간략화 및 명료화를 위해, 도면은 일반적 구성 방식을 도시하고, 본 발명의 설명된 실시예의 논의를 불필요하게 불명료하도록 하는 것을 피하기 위해 공지된 특징 및 기술의 상세한 설명은 생략될 수 있다.
도 1을 참조하면, 본 발명의 인터포저 기판(100)은, 코어층(110) 및 상기 코어층(110)의 일면에 형성된 상부 절연층(120)과 타면에 형성된 하부 절연층(130)을 기본 구조로 갖는다.
상기 코어층(110)은 그 상,하부의 각종 구성을 지지하는 기판으로, 글래스 에폭시 수지, 비스말레이미드-트리아진(BT) 수지, 폴리이미드 수지 기판, 불소계 수지 등의 공지된 수지를 구성으로 이루어질 수 있다.
상기 코어층(110)의 양면에는 전도성이 우수한 Ni, Al, Fe, Cu, Ti, Cr, Au, Ag, Pd 중 어느 하나 이상의 금속으로 이루어지는 회로배선(112)이 형성될 수 있다.
이러한 상기 회로배선(112)은 그 용도에 따라 접지영역을 형성하는 접지회로와, 전원 공급의 수단이 되는 전원회로, 그리고, 전기적 통로의 역할을 하여 신호를 전달하는 신호회로 등으로 구성될 수 있으며, 일반적으로 코어층(110)에 형성되는 회로배선(112)은 신호회로에 비해 금속량이 많은 전원회로나 접지회로가 될 수 있다.
그리고, 상기 코어층(110)의 소정 위치에는 코어층(110)을 두께 방향으로 관통하는 쓰루코어비아(Through Core Via, 이하 TCV)(111)가 형성될 수 있으며, 상기 TCV(111)가 형성된 위치의 코어층(110)의 양면에 TCV(111)의 상,하부면과 각각 접합하는 TCV상부패드(111a)및 TCV하부패드(111b)가 형성될 수 있다.
상기 TCV(111)에 의해 층간 전기적 접속이 이루어지며, 이러한 TCV(111)를 비롯한 TCV상부패드(111a) 및 TCV하부패드(111b), 그리고 회로배선(112)은 일반적인 기판 제작 공정을 통해 형성될 수 있는데, 이에 대해서는 본 발명의 인터포저 기판 제조방법에서 자세히 설명하기로 한다.
상기 코어층(110)의 일면에 형성된 상부 절연층(120)은 상기 TCV상부패드(111a)를 포함한 회로배선(112)을 복개하고, 상기 코어층(110)의 타면에 형성된 하부 절연층(130)는 TCV하부패드(111b)를 포함한 회로배선(112)을 복개한다. 여기서, 상기 상부 절연층(120)은 2층 이상의 복층으로 적층될 수 있으며, 각 층의 상부 절연층(120) 상면에는 회로배선(122)과 상부 절연층(120)을 관통하는 블라인드 비아(121)가 형성될 수 있다.
본 발명의 인터포저 기판 제조방법에서 자세히 설명하겠지만, 상기 블라인드 비아(121)를 비롯한 회로배선(122)은 포토리소그래피(Photolithography) 공법을 포함하는 반도체 제작 공정을 통해 형성될 수 있다. 이에 따라, 상부 절연층(120) 상면의 회로배선(122)의 경우 미세 패턴으로 구현 가능하고, 따라서 종래에 비해 보다 많은 수의 회로배선을 설계할 수 있으며, 상기 하부 절연층(130)에는 별도의 회로배선을 설계할 필요가 없다. 그 결과, 본 발명의 인터포저 기판(100)은 비대칭 구조를 가지며, 이에 따라, 종래 인터포저 기판에 비해 전체 기판 층수를 줄일 수 있어 박형화가 가능하고, 또한, 공정수를 줄일 수 있어 생산 단가를 절감할 수 있게 된다.
상기 각 층의 블라인드 비아(121)는 일직선상으로 연결되어 스택비아(Stack Via)(121')를 이루며, 상기 스택비아(121')의 일단은 상기 TCV상부패드(111a)와 연결되고 타단은 외부소자(20), 예컨대 인터포저 기판(100) 상부의 IC칩와 연결될 수 있다.
그리고, 상기 TCV하부패드(111b)는 솔더볼 접속으로 메인기판(10)과 접속할 수 있다. 구체적으로, 상기 하부 절연층(130)에는 상기 TCV하부패드(111b)를 노출시키는 개구부가 형성되어 있고, 여기에 도전성의 솔더볼(131)이 구비될 수 있다. 이처럼, 본 발명의 인터포저 기판(100)을 이용하여 외부소자(20)와 메인기판(10)을 전기적으로 연결하는 경우, 메인기판(10)은 별도의 회로배선을 거치지 않고 상기 솔더볼(131)을 통해 TCV(111)와 직접 접합하므로 전기적 신호를 최단거리로 유지할 수 있고, 이에 따라 전기적 특성을 크게 향상시킬 수 있다.
한편, 전술한대로 상기 TCV(111)는 기판 제작 공정을 통해 형성되고 상기 스택비아(121')는 반도체 제작 공정을 통해 형성되므로, 상기 스택비아(121')의 직경은 상기 TCV(111)보다 더 작게 형성될 수 있다. 이처럼, 상기 스택비아(121')의 직경이 TCV(111) 대비 작게 형성되는 경우 회로배선의 설계 자유도를 높일 수 있고, 또한 공정 마진을 크게 가져갈 수 있는 장점이 있다.
또한, 상기 TCV(111)와 스택비아(121')의 제작 공정 차이로 인하여, 상기 TCV(111) 형성 시 함께 형성되는 코어층(110) 양면의 회로배선(112)과, 스택비아(121') 형성 시 함께 형성되는 상부 절연층(120) 상면의 회로배선(122)은 그 표면조도(Ra)가 서로 다르게 형성될 수 있다.
구체적으로, 각각의 공정에 따라 상기 코어층(110) 양면의 회로배선(112)과 상부 절연층(120) 상면의 회로배선(122)의 표면조도(Ra)는 각각 300nm 내지 600nm, 1nm 내지 10nm 범위내에서 결정되므로, 상부 절연층(120) 상면의 회로배선(122)의 표면조도(Ra)는 상기 코어층(110) 양면의 회로배선(112)보다 작게 형성될 수 있다.
전술한대로, 회로배선의 경우 그 용도에 따라 접지회로, 전원회로, 신호회로로 구분되고, 일반적으로 코어층(110)에는 신호회로에 비해 금속량이 많은 전원회로나 접지회로, 그리고 상부 절연층(120)에는 신호회로의 회로배선이 설계되는데, 신호회로의 경우 표면조도가 큰 경우 표면의 요철 부분이 안테나 역할을 하게 되어 RF특성 등 전기적 특성이 저하될 수 있다. 따라서, 본 발명과 같이, 상기 코어층(110) 양면의 회로배선(112) 대비 상부 절연층(120)에 형성되는 회로배선(122)의 표면조도를 최소화하는 경우 전기적 특성에 유리한 효과를 가져올 수 있다.
도 2는 본 발명의 또 다른 실시예에 따른 인터포저 기판(100)의 단면도로서, 본 발명의 인터포저 기판(100)은 상기 코어층(110) 및 상부 절연층(120)에 임베디드(embedded)되는 반도체 칩(140)을 더 포함할 수 있다.
상기 반도체 칩(140) 상면에는 접속전극(141)이 형성되어 있으며, 이를 통해 상기 반도체 칩(140)은 외부소자(20), 예컨대 인터포저 기판(100) 상부의 IC칩과 전기적으로 접속할 수 있다.
이에 따라, 종래 인터포저에 실장되는 2개의 반도체 칩은 인터포저 내부의 회로배선을 통해 전기적 접속이 이루어지는 반면, 본 발명의 인터포저 기판(100)에 임베디드된 반도체 칩(140)은 인터포저 기판(100) 상부의 외부소자(20)와 접속전극(141)을 통해 직접 접합하므로 전기적 신호가 최단거리로 유지될 수 있고, 그 결과, 전기적 특성이 크게 향상될 수 있다.
이제, 본 발명의 인터포저 기판 제조방법에 대해 살펴보기로 한다.
도 3 내지 도 9는 본 발명의 인터포저 기판 제조방법을 순서대로 도시한 공정도로서, 먼저, 도 3과 같이, 상기 코어층(110)이 준비되면 코어층(110)을 두께 방향으로 관통하는 TCV(111)를 형성한다. 이는 기판 제작 공정에서와 같이 코어층(110)의 소정 위치에 기계적 드릴(mechanical drilling) 또는 레이저 드릴(laser drill)을 사용하여 비아홀을 형성한 후, 도금공정을 통해 상기 비아홀 내부를 금속 충진하는 것으로 이루어질 수 있다. 이때, 도금공정 시 상기 TCV상부패드(111a) 및 TCV하부패드(111b), 그리고 회로배선(112)을 함께 도금할 수 있다.
이와 같이 TCV(111)가 형성되면, 상기 코어층(110)의 일면에 상부 절연층(120)을 코팅하도록 하는데, 이때, 도 4와 같이, 상부 절연층(120) 코팅 전에 상기 코어층(110)의 타면에 커버필름(30)을 부착하도록 한다. 상기 커버필름(30)은 상기 코어층(110)의 타면에 절연재가 코팅되지 않도록 하기 위한 것으로, 상부 절연층(120) 코팅 후 하부 절연층(130) 코팅 전에 제거될 수 있다.
커버필름(30)이 부착되면 테이프 캐스팅(tape casting) 방식이나 스핀 코팅(spin coating), 기타 잉크젯 프린팅 방식(inkjet printing) 등의 여러 코팅 방식을 사용하여 상부 절연층(120)을 형성한 후(도 5), 여기에 스택비아(121')의 구성이 되는 블라인드 비아(121)를 포함한 회로배선(122)을 형성한다(도 6).
이는 TCV(111) 제작과 달리 반도체 제작 공정으로서 진행될 수 있다. 즉, 포토리소그래피(Photolithography) 공법으로 블라인드 비아(121)가 형성될 위치의 상부 절연층(120)에 비아홀을 형성하고, 상기 비아홀 내벽을 포함한 상부 절연층(120) 표면에 시드층을 형성한다. 그 다음, 상기 시드층 위에 블라인드 비아(121) 및 회로배선(122)에 대응하는 포토 레지스트 패턴을 부착하고, 상기 시드층을 인입선으로 전해도금을 실시한다. 이후 포토 레지스트 패턴을 박리하고 포토 레지스트 패턴이 부착된 부위의 시드층을 에칭하여 블라인드 비아(121) 및 회로배선(122)를 완성할 수 있다.
그리고 상기 과정을 반복 진행하여 도 7과 같이, 상기 블라인드 비아(121)를 포함한 상부 절연층(120)을 요구되는 소정의 층수만큼 빌드업(Build-up) 할 수 있다. 이때, 각 층의 블라인드 비아(121)를 일직선상으로 연결되도록 하여 스택비아(121')를 형성하도록 한다.
이처럼 상부 절연층(120) 완성되면, 도 8과 같이, 상기 커버필름(30)을 제거하고 상기 코어층(110)의 타면에 TCV하부패드(111b)를 포함한 회로배선(112)을 복개하는 하부 절연층(130)을 코팅한 다음, 상기 하부 절연층(130)에 TCV하부패드(111b)를 노출시키는 개구부(130a)를 형성한다.
그리고, 상기 개구부(130a) 내에 솔더볼(131)을 형성하여 도 8의 인터포저 기판(100)을 메인기판(10)과 전기적으로 접속하고, 외부소자(20) 역시 솔더볼 접합으로 인터포저 기판(100)과 연결하여 도 9의 패키지 기판을 완성할 수 있다.
한편, 상기 블라인드 비아(121)를 포함한 상부 절연층(120)을 소정의 층수만큼 빌드업한 다음, 적층된 상부 절연층(120) 및 코어층(110)을 관통하는 캐비티를 가공하고, 상기 캐비티 내에 반도체 칩(140)을 실장하는 단계를 더 수행하여 도 2의 인터포저 기판을 제조할 수도 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
100: 본 발명의 인터포저 기판 110: 코어층
111: TCV 111a: TCV상부패드
111b: TCV하부패드 112,122; 회로배선
120: 상부 절연층 121: 블라인드 비아
121': 스택비아 130: 하부 절연층
140: 반도체 칩 141: 접속전극
131: 솔더볼 10: 메인기판
20: 외부소자 30: 커버필름

Claims (12)

  1. 코어층 및 이를 두께 방향으로 관통하는 쓰루코어비아(Through Core Via;TCV);
    상기 코어층의 양면에 형성된 회로배선 및 상기 TCV의 상,하부면과 각각 접합하는 TCV상부패드 및 TCV하부패드;
    상기 코어층의 일면에 형성된 상기 TCV상부패드 및 회로배선을 복개하고 상면에 회로배선이 형성된 상부 절연층;
    상기 각 층의 상부 절연층을 관통하고 일단이 상기 TCV상부패드와 접속하는 스택비아;
    상기 코어층의 타면에 형성된 상기 TCV하부패드 및 회로배선을 복개하되, 상기 TCV하부패드를 노출시키는 개구부가 형성된 하부 절연층; 및
    상기 코어층 및 상부 절연층에 임베디드(embedded)되며, 상면에 형성된 접속전극을 통해 외부소자와 전기적으로 접속하는 반도체 칩;을 포함하는, 인터포저 기판.
  2. 제 1 항에 있어서,
    상기 상부 절연층은 적어도 2층 이상의 복층으로 구성되는, 인터포저 기판.
  3. 제 1 항에 있어서,
    상기 하부 절연층에 형성된 개구부 내에 상기 TCV하부패드와 접속하는 솔더볼;을 더 포함하고, 상기 솔더볼을 통해 메인기판과 전기적으로 접속하는, 인터포저 기판.
  4. 제 1 항에 있어서,
    상기 스택비아의 직경은 상기 TCV의 직경보다 작게 형성되는 것을 특징으로 하는, 인터포저 기판.
  5. 제 1 항에 있어서,
    상기 상부 절연층의 상면에 형성된 회로배선의 표면조도(Ra)는 상기 코어층의 양면에 형성된 회로배선의 표면조도(Ra)보다 더 작은 것을 특징으로 하는, 인터포저 기판.


  6. 삭제
  7. 코어층을 두께 방향으로 관통하는 TCV를 형성하는 단계;
    상기 코어층의 일면에 상부 절연층을 코팅하는 단계;
    상기 TCV와 접속하고 스택비아의 구성이 되는 블라인드 비아(Blind Via)를 상기 상부 절연층에 형성하는 단계;
    블라인드 비아를 포함한 상기 상부 절연층을 소정의 층수만큼 빌드업(Build-up)하되, 각 층의 블라인드 비아가 일직선상으로 연결되도록 빌드업 하는 단계;
    상기 블라인드 비아를 포함한 상부 절연층을 소정의 층수만큼 빌드업(Build-up)한 다음, 적층된 상부 절연층 및 코어층을 관통하는 캐비티를 가공하고 상기 캐비티 내에 반도체 칩을 실장하는 단계; 및
    상기 코어층의 타면에 하부 절연층을 코팅하고, 상기 하부 절연층에 TCV를 노출시키는 개구부를 형성하는 단계;를 포함하는, 인터포저 기판 제조방법.
  8. 제 7 항에 있어서,
    상기 하부 절연층에 TCV를 노출시키는 개구부를 형성하는 단계 이후, 메인기판과의 접속을 위한 솔더볼을 상기 개구부 내에 형성하는 단계;를 더 포함하는, 인터포저 기판 제조방법.
  9. 제 7 항에 있어서,
    상기 상부 절연층 코팅 전 상기 코어층의 타면에 커버필름을 부착하고, 상부 절연층 코팅 이후 상기 하부 절연층 코팅 전 상기 커버필름을 제거하는 단계;를 더 포함하는, 인터포저 기판 제조방법.
  10. 제 7 항에 있어서,
    상기 TCV를 형성하는 단계는, 기계적 드릴(mechanical drilling) 또는 레이저 드릴(laser drill)을 사용하여 상기 코어층을 관통하는 비아홀을 형성한 후 도금공정을 통해 상기 비아홀 내부를 금속 충진하는 것으로 이루어지는, 인터포저 기판 제조방법.
  11. 제 7 항에 있어서,
    상기 블라인드 비아를 형성하는 단계는,
    포토리소그래피(Photolithography) 공법으로 상기 블라인드 비아가 형성될 위치의 상부 절연층에 비아홀을 형성하는 단계;
    상기 비아홀 내벽을 포함한 상기 절연층 표면에 시드층을 형성하는 단계;
    상기 시드층 위에 포토 레지스트 패턴을 부착하는 단계;
    상기 시드층을 인입선으로 전해도금하는 단계; 및
    상기 포토 레지스트 패턴 박리 후 포토 레지스트 패턴이 부착된 부위의 시드층을 에칭하는 단계;를 통해 이루어지는, 인터포저 기판 제조방법.
  12. 삭제
KR1020130099697A 2013-08-22 2013-08-22 인터포저 기판 및 이의 제조방법 KR101531097B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130099697A KR101531097B1 (ko) 2013-08-22 2013-08-22 인터포저 기판 및 이의 제조방법
US14/250,965 US20150055312A1 (en) 2013-08-22 2014-04-11 Interposer substrate and method of manufacturing the same
JP2014118483A JP2015041773A (ja) 2013-08-22 2014-06-09 インターポーザ基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130099697A KR101531097B1 (ko) 2013-08-22 2013-08-22 인터포저 기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20150022204A KR20150022204A (ko) 2015-03-04
KR101531097B1 true KR101531097B1 (ko) 2015-06-23

Family

ID=52480206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130099697A KR101531097B1 (ko) 2013-08-22 2013-08-22 인터포저 기판 및 이의 제조방법

Country Status (3)

Country Link
US (1) US20150055312A1 (ko)
JP (1) JP2015041773A (ko)
KR (1) KR101531097B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9966317B2 (en) 2015-10-21 2018-05-08 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor package comprising the same
US11437308B2 (en) 2019-03-29 2022-09-06 Absolics Inc. Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus
US11469167B2 (en) 2019-08-23 2022-10-11 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
US11652039B2 (en) 2019-03-12 2023-05-16 Absolics Inc. Packaging substrate with core layer and cavity structure and semiconductor device comprising the same
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9418926B1 (en) 2015-05-18 2016-08-16 Micron Technology, Inc. Package-on-package semiconductor assemblies and methods of manufacturing the same
JP6744202B2 (ja) * 2016-12-06 2020-08-19 ルネサスエレクトロニクス株式会社 半導体装置
KR102444290B1 (ko) * 2017-07-18 2022-09-16 삼성전자주식회사 인터포져와 집적회로칩의 접합 방법, 및 이를 이용한 초음파 프로브
KR101942742B1 (ko) * 2017-10-26 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
KR102494338B1 (ko) * 2017-11-08 2023-02-01 삼성전기주식회사 안테나 모듈
US10777877B2 (en) * 2018-06-05 2020-09-15 Plume Design, Inc. Compact, direct plugged, and high-performance Wi-Fi access point
KR102595865B1 (ko) 2019-03-04 2023-10-30 삼성전자주식회사 하이브리드 인터포저를 갖는 반도체 패키지
KR20210136387A (ko) * 2020-05-07 2021-11-17 삼성전자주식회사 인터포저를 포함하는 전자 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004095854A (ja) * 2002-08-30 2004-03-25 Ngk Spark Plug Co Ltd 多層配線基板
KR20130037609A (ko) * 2011-10-06 2013-04-16 한국전자통신연구원 하부 인덕터를 포함하는 실리콘 인터포저
JP2013118301A (ja) * 2011-12-05 2013-06-13 Ngk Spark Plug Co Ltd 配線基板の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
JP2002290031A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2003243605A (ja) * 2002-02-21 2003-08-29 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003258430A (ja) * 2002-03-04 2003-09-12 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
JP2005191245A (ja) * 2003-12-25 2005-07-14 Ngk Spark Plug Co Ltd ビルドアップ多層配線基板及びその製造方法
JP2006073593A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 配線基板とそれを用いた半導体装置
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
JP2008112987A (ja) * 2006-10-04 2008-05-15 Ngk Spark Plug Co Ltd 配線基板
JP5245416B2 (ja) * 2008-01-11 2013-07-24 富士通株式会社 プリント配線板の作製方法
JP5322531B2 (ja) * 2008-05-27 2013-10-23 新光電気工業株式会社 配線基板の製造方法
JP5512562B2 (ja) * 2010-03-29 2014-06-04 日本特殊陶業株式会社 多層配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004095854A (ja) * 2002-08-30 2004-03-25 Ngk Spark Plug Co Ltd 多層配線基板
KR20130037609A (ko) * 2011-10-06 2013-04-16 한국전자통신연구원 하부 인덕터를 포함하는 실리콘 인터포저
JP2013118301A (ja) * 2011-12-05 2013-06-13 Ngk Spark Plug Co Ltd 配線基板の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9966317B2 (en) 2015-10-21 2018-05-08 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor package comprising the same
US11652039B2 (en) 2019-03-12 2023-05-16 Absolics Inc. Packaging substrate with core layer and cavity structure and semiconductor device comprising the same
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied
US11437308B2 (en) 2019-03-29 2022-09-06 Absolics Inc. Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus
US11469167B2 (en) 2019-08-23 2022-10-11 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
US11728259B2 (en) 2019-08-23 2023-08-15 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same

Also Published As

Publication number Publication date
JP2015041773A (ja) 2015-03-02
US20150055312A1 (en) 2015-02-26
KR20150022204A (ko) 2015-03-04

Similar Documents

Publication Publication Date Title
KR101531097B1 (ko) 인터포저 기판 및 이의 제조방법
JP4992158B2 (ja) ３次元アルミニウムパッケージモジュール及びその製造方法
US10121768B2 (en) Thermally enhanced face-to-face semiconductor assembly with built-in heat spreader and method of making the same
US7902660B1 (en) Substrate for semiconductor device and manufacturing method thereof
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
US20080298038A1 (en) Wiring board and its fabricating method
TWI694612B (zh) 半導體模組
US20100006331A1 (en) Printed Circuit Board With Embedded Semiconductor Component and Method for Fabricating the Same
KR20080084572A (ko) 반도체장치 및 그 제조방법
JP5362569B2 (ja) インターポーザー及びインターポーザーの製造方法
JPWO2009084301A1 (ja) インターポーザー及びインターポーザーの製造方法
JP2008160019A (ja) 電子部品
WO2018098922A1 (zh) 芯片连线方法及结构
WO2009113198A1 (ja) インターポーザー及びインターポーザーの製造方法
JP2003338518A (ja) 半導体チップのバンプ及びその製造方法
TWI819134B (zh) 高密度基板及具有其之堆疊矽封裝組件
JP2010245509A (ja) 半導体装置
US10129980B2 (en) Circuit board and electronic component device
JP2009105301A (ja) 半導体パッケージ及びその製造方法、半導体パッケージを備える半導体装置
US10211119B2 (en) Electronic component built-in substrate and electronic device
JP2006228897A (ja) 半導体装置
JP2011181642A (ja) 配線基板
US20090194888A1 (en) Semiconductor device including wiring and manufacturing method thereof
KR101186879B1 (ko) 리드 프레임 및 그 제조 방법
US20060267190A1 (en) Semiconductor device, laminated semiconductor device, and method for producing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee