JP2002290031A

JP2002290031A - 配線基板およびその製造方法

Info

Publication number: JP2002290031A
Application number: JP2001086463A
Authority: JP
Inventors: Sumio Ota; 純雄太田; Mitsuru Tamaoki; 充玉置; Yukihiro Kimura; 幸広木村
Original assignee: NGK Spark Plug Co Ltd
Current assignee: Niterra Co Ltd
Priority date: 2001-03-23
Filing date: 2001-03-23
Publication date: 2002-10-04

Abstract

(57)【要約】【課題】基板本体の片面(表面)にビルドアップを有し且
つ補強材を用いずに反りの少ない配線基板およびその製
造方法を提供する。【解決手段】表面３および裏面４を有し且つかかる表面
３および裏面４に所定パターンの配線層８，９を有する
基板本体２と、この基板本体２の表面３の上方に積層さ
れ且つ複数の配線層１４，２０および絶縁層１０，１６
を含むビルドアップ層ＢＵと、その上方に積層される第
１のソルダーレジスト層２２と、上記基板本体２の裏面
４に積層される第２のソルダーレジスト層１１と、を備
え、第２のソルダーレジスト層１１の厚みは、上記第１
のソルダーレジスト層２２の厚みよりも大である、配線
基板１。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基板本体の片面
(表面)のみにビルドアップ層を有する配線基板およびそ
の製造方法に関する。

【０００２】

【従来の技術】図７は、コア基板(基板本体)６１の表面
６２の上方のみにビルドアップ層を積層した配線基板６
０における主要部の断面を示す。上記コア基板６１は、
０．２〜０．４ｍｍと薄肉のガラス−エポキシ樹脂から
なり、その表面６２と裏面６３との間を貫通する複数の
スルーホール６４の内側には、スルーホール導体６５お
よび充填樹脂６６が個別に形成されている。図７に示す
ように、コア基板６１の表面６２には、所定パターンの
配線層６８が形成され、且つ各スルーホール導体６５の
上端と個別に接続されている。かかる表面６２および配
線層６８の上には、エポキシ系樹脂の絶縁層７０が形成
され、且つ配線層６８上の所定の位置にフィルドビア導
体７２が形成されている。

【０００３】図７に示すように、絶縁層７０の上には、
前記と同様な絶縁層７６および前記ビア導体７２の上端
と接続する配線層７４が形成されている。かかる配線層
７４上の所定の位置には、フィルドビア導体７８が形成
されると共に、絶縁層７６上には、ソルダーレジスト層
(絶縁層)８０およびビア導体７８の上端と接続する配線
層７９が形成される。以上の絶縁層７０，７６，８０お
よび配線層７４，７９は、ビルドアップ層を形成する。
図７に示すように、配線層７９上の所定の位置には、第
１主面８１よりも高く突出する複数のハンダバンプ８２
が個別に形成され、各バンプ８２は第１主面８１上に実
装されるＩＣチップ(半導体素子)８４の底面における接
続端子８５と個別に接続される。

【０００４】尚、配線基板６０の反りを防ぐため、ＩＣ
チップ８４の周囲には、これを囲むように銅製の補強材
(スティフナ)８６が第１主面８１上に接着されている。
図７に示すように、コア基板６１の裏面６３の下には、
スルーホール導体６５の下端と接続する配線層６７およ
び前記ソルダーレジスト層８０と同じ厚みのソルダーレ
ジスト層(絶縁層)６９が形成されている。配線層６７下
の所定の位置には、第２主面７１の下方突出するハンダ
製で複数の接続端子７３が個別に形成され、各端子７３
は第２主面７１下に実装するチップコンデンサ(電子部
品)７５の接続端子７７と個別に接続される。

【０００５】

【発明が解決すべき課題】しかしながら、以上のような
配線基板６０では、コア基板６１が薄肉であると共に、
その表面６２側にのみビルドアップ層を形成している。
この結果、配線基板６０において、ビルドアップ層およ
びコア基板６１の熱膨張率の差に起因して、反りが発生
してしまう、という問題があった。更に、配線基板６０
のたわみや反りを防ぐため、第１主面８１上に補強材８
６を配置する必要がある。これによりコスト高を招くと
いう問題があった。本発明は、以上に説明した従来の技
術における問題点を解決し、基板本体の片面にビルドア
ップを有し且つ補強材を用いずに反りの少ない配線基板
およびその製造方法を提供する、ことを課題とする。

【０００６】

【課題を解決するための手段】本発明は上記課題を解決
するため、基板本体を挟んだビルドアップ層と反対側に
厚肉のソルダーレジスト層を形成する、ことに着想して
成されたものである。即ち、本発明の配線基板は、表面
および裏面を有し且つ少なくともかかる表面および裏面
に所定パターンの配線層をそれぞれ有する基板本体と、
この基板本体の表面の上方に積層され且つ複数の配線層
および絶縁層を含むビルドアップ層と、上記ビルドアッ
プ層の上方に積層される第１のソルダーレジスト層と、
上記基板本体の裏面に積層される第２のソルダーレジス
ト層と、を備え、第２のソルダーレジスト層の厚みは、
上記第１のソルダーレジスト層の厚みよりも大である、
ことを特徴とする。

【０００７】上記配線基板は、基板本体の表面にビルド
アップ層および第１のソルダーレジスト層を形成してい
る(即ち、基板本体の表面にのみビルドアップ層が形成
され、基板本体の裏面にはビルドアップ層は形成されな
い)が、基板本体の裏面に第１のソルダーレジスト層よ
りも厚肉の第２のソルダーレジスト層を形成している。
これにより、基板本体の表面側のビルドアップ層および
第１のソルダーレジスト層による反りを、裏面側の第２
のソルダーレジスト層により抑制可能となる。この結
果、従来の補強材を不要とできると共に、例えば第１・
第２のソルダーレジスト層の表面(第１・第２主面)を平
坦にできるため、かかる表面上に実装するＩＣチップな
どの半導体素子や、第２主面下に実装する電子部品を、
精度良く実装可能となる。尚、本明細書において、基板
本体とは、１つのコア基板(絶縁材料からなる)の表・裏
面に配線層を形成した形態、複数のコア基板を貼り合わ
せ且つ少なくともその表・裏面に配線層を形成した形
態、および１つのコア基板に単数または複数の絶縁層を
積層し且つそれらの間と表・裏面とに配線層をそれぞれ
形成した形態、の何れかを指す。

【０００８】尚また、ビルドアップ層は少なくとも２層
の絶縁層とその間の配線層とを含む。尚更に、第２のソ
ルダーレジスト層の熱膨張率は、第１のソルダーレジス
ト層の熱膨張率とほぼ同じか、あるいはそれよりも大き
いことが望ましい。付言すれば、前記第２のソルダーレ
ジスト層は、前記ビルドアップ層および第１のソルダー
レジスト層による前記基板本体の反りを抑制ないし相殺
している、配線基板を本発明に含めることも可能であ
る。これによる場合、反りがないか極く僅かとなり、全
体が平坦な多層構造の配線基板とすることが確実とな
る。

【０００９】一方、本発明の配線基板の製造方法は、予
め表面および裏面に所定パターンの配線層を有する第１
の基板本体および予め表面および裏面に所定パターンの
配線層を有する第２の基板本体を積層する積層工程と、
かかる２つの基板本体の外側に露出したそれぞれの表面
の上方に、複数の配線層および複数の絶縁層を含むビル
ドアップ層と第１のソルダーレジスト層とを形成する工
程と、上記第１の基板本体と第２の基板本体とを分離す
る分離工程と、かかる分離工程後に露出する個別の基板
本体における裏面に、上記第１のソルダーレジスト層の
厚みと比べて厚みの厚い第２ソルダーレジスト層を形成
する工程と、を含む、ことを特徴とする。これによれば、
従来の補強材を省略でき、反りがないか少なく且つ表面
(片面)にのみビルドアップ層を有する配線基板を、精度
および効率良く安価に提供することが可能となる。ま
た、積層された第１および第２の基板本体それぞれの表
面上にビルドアップ層および第１のソルダーレジスト層
を形成する際、これらを対称に形成するため、これによ
っても製造コストを低減することが可能となる。

【００１０】また、前記積層工程は、前記第１の基板本
体と第２の基板本体との間にスペーサを介して積層す
る、配線基板の製造方法も本発明に含まれる。これによ
れば、前記分離工程において、前記第１の基板本体と第
２の基板本体とを、両者の対向する配線層を損傷するこ
となく、容易に分離することができる。付言すれば、前
記積層工程は、前記第１の基板本体および第２の基板本
体の周辺部または基板本体を個別に含む２枚のパネルの
周辺部に配置したスペーサを介して上記２つの基板本体
または２枚のパネルを積層する、配線基板の製造方法を
本発明に含めることも可能である。これによる場合、第
１および第２の基板本体における対向する裏面同士の周
辺部、または製品単位の配線基板となる基板本体を複数
併有する２枚のパネルの周辺部にスペーサを配置して、
裏面同士の間に空間(間隙)を形成した状態で、第１およ
び第２の基板本体または２枚のパネルが積層される。こ
のため、第１および第２の基板本体または２枚のパネル
の各表面上にビルドアップ層を形成した後、第１および
第２の基板本体または２枚のパネルを分離する工程が容
易となる。特に、２枚のパネルを積層する形態による場
合、多数の配線基板を効率良く製造することができる。
尚、スペーサの材質には、例えば接着性のプリプレグや
所定形状に成形済み樹脂などを用いられる。

【００１１】

【発明の実施の形態】以下において本発明の実施に好適
な形態を図面と共に説明する。図１は、本発明の配線基
板１における主要部の断面を示す。配線基板１は、図１
に示すように、表・裏面３，４に配線層８，９を形成し
た厚みが０．２〜０．４ｍｍの基板本体２と、かかる基
板本体２の表面３の上方に積層した配線層１４，２０お
よび絶縁層１０，１６を含むビルドアップ層ＢＵと、そ
の上に形成した第１のソルダーレジスト層２２と、基板
本体２の裏面４の下方に積層した第２ソルダーレジスト
層１１と、を含む。基板本体２は、ガラス−エポキシ系
樹脂の複合材からなる絶縁板である。かかる基板本体２
の表面３と裏面４との間には、図１に示すように、直径
が約９０μｍの複数のスルーホール５が形成され、各ス
ルーホール５の内側には銅製で厚みが約３０μｍのスル
ーホール導体６と充填樹脂７とが個別に形成されてい
る。かかる充填樹脂７は、シリカフィラなどの無機フィ
ラを含むエポキシ系樹脂からなるが、多量の金属粉末を
含む導電性または非導電性樹脂を用いても良い。

【００１２】図１に示すように、基板本体２の表面３に
は、所定パターンを有し厚みが約１５μｍの銅製の配線
層８が形成され、且つかかる配線層８はスルーホール導
体６の上端と個別に接続されている。また、基板本体２
の表面３および配線層８の上には、前記同様の無機フィ
ラを含むエポキシ系樹脂からなり厚みが約３０μｍの絶
縁層１０が形成されている。かかる絶縁層１０中で且つ
配線層８の所定の位置には、フィルドビア導体１２が形
成され、かかるビア導体１２の上端で且つ絶縁層１０の
上には、上記同様の厚みの銅製の配線層１４が形成され
ている。同様にして、かかる配線層１４および絶縁層１
０の上には、絶縁層１６およびフィルドビア導体１８が
形成される。かかるビア導体１８と上記フィルドビア導
体１２とは、図１に示すように、厚さ方向に沿って積層
されるスタックドビアを形成している。

【００１３】また、図１に示すように、前記フィルドビ
ア導体１８の上端で且つ絶縁層１６の上には、上記同様
の厚みの銅製の配線層２０が形成されると共に、かかる
配線層２０および絶縁層１６の上には、厚みが約２０μ
ｍの第１のソルダーレジスト層(絶縁層)２２が形成され
ている。かかる第１のソルダーレジスト層２２には、配
線層２０上の所定の位置から第１主面２６よりも高く突
出する複数のハンダバンプ(ＩＣ接続端子)２４が形成さ
れる。各バンプ２４は、第１主面２６上に実装されるＩ
Ｃチップ２８の底面に形成された複数の外部端子２７と
個別に接続される。尚、以上の配線層１４，２０および
絶縁層１０，１６は、ビルドアップ層ＢＵを形成する。
また、ハンダバンプ２４は、Ｓｎ−Ａｇ系、Ｐｂ−Ｓｎ
系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｚｎ系
などの低融点合金(本実施形態ではＳｎ−Ｃｕ系)を印刷
することで形成される。更に、各ハンダバンプ２４およ
び外部端子２７は、ＩＣチップ２８と第１主面２６との
間に形成される図示しないアンダーフィル材により埋設
される。

【００１４】更に、図１に示すように、基板本体２の裏
面４の下には、前記配線層８と同様の厚みとパターンと
を有する配線層９が形成され、且つかかる配線層９と裏
面４の下方には、厚肉の第２のソルダーレジスト層(絶
縁層)１１が積層される。かかる第２のソルダーレジス
ト層１１の厚み(本実施形態では５０μｍ)は、前記第１
のソルダーレジスト層２２の厚みよりも大とされてい
る。第２のソルダーレジスト層１１には、配線層９下の
所定の位置から第２主面１３よりも下側に突出する複数
の接続端子１５が形成される。かかる接続端子１５は、
前記同様の低融点合金を印刷により形成されたもので、
且つ当該配線基板１自体を搭載する図示しないマザーボ
ードなどのプリント基板との接続に活用される。尚、マ
ザーボードとの接続には、ボール状のハンダを使用した
り、コバールや銅製のピンを使用しても良い。

【００１５】以上のように、配線基板１は、基板本体２
の表面３の上方にビルドアップ層ＢＵおよび第１のソル
ダーレジスト層２２を積層しているが、基板本体２の裏
面４の下方に第１のソルダーレジスト層２２よりも厚肉
の第２のソルダーレジスト層１１を積層している。これ
により、表面３側のビルドアップ層ＢＵや第１のソルダ
ーレジスト層２２による反りやたわみを、裏面４側の第
２のソルダーレジスト層１１により抑制ないし相殺する
ことが可能となる。この結果、配線基板１の反りやたわ
みを防止できる。更に、従来のような補強材が不要とな
ると共に、例えば第１のソルダーレジスト層２２の表面
(第１主面)２６が平坦になるため、かかる表面２６上に
ＩＣチップ２８などの半導体素子を精度良く実装でき
る。また、第２のソルダーレジスト層１１も平坦とな
り、接続端子１５に図示しないチップコンデンサなどの
電子部品を精度良く接続できる。尚、第２のソルダーレ
ジスト層１１の熱膨張率は、ビルドアップ層ＢＵを形成
する絶縁層１０，１６や第１のソルダーレジスト層２２
の熱膨張率とほぼ同じとするか、あるいは何れか一方ま
たは双方よりも大きくすることが望ましい。これによ
り、当該第２のソルダーレジスト層１１の厚みを比較的
薄肉にし得る。

【００１６】前記配線基板１の製造方法について、以下
図２乃至４により説明する。図２(Ａ)は、表・裏面３，
４に厚みが約１５μｍの銅箔３ａ，４ａを貼り付けた厚
みが約４００μｍの基板本体(コア基板)２を示す。基板
本体２の表面３側における所定の位置に炭酸ガスレーザ
などを照射するか、または表面３側から細径のドリルを
進入させる。その結果、図２(Ｂ)に示すように、基板本
体２の表・裏面３，４間を貫通し且つ内径が約９０μｍ
のスルーホール５が複数形成される。次に、複数のスル
ーホール５を有する基板本体２の全面に対し、無電解銅
メッキおよび電解銅メッキを施す。尚、各スルーホール
５の内壁には、予めＰｄを含むメッキ触媒を塗布してお
く。また、上記スルーホール５の穿孔および銅メッキ
は、複数の基板本体２(製品単位)を含むパネル(多数個
取り基板)の状態で行っても良い。

【００１７】その結果、図２(Ｃ)に示すように、各スル
ーホール５の内壁に沿って厚みが約３０μｍでほぼ円筒
形のスルーホール導体６が形成されると共に、基板本体
２の表・裏面３，４には、前記銅箔３ａ，４ａを含む銅
メッキ層３ｂ，４ｂが形成される。次いで、図２(Ｄ)に
示すように、各スルーホール導体６の内側には、シリカ
フィラなどの無機フィラ入りのエポキシ系樹脂からなる
充填樹脂７が充填される。尚、かかる充填樹脂７に替
え、多量の金属粉末を含む導電性樹脂または非導電性樹
脂を用いても良い。更に、表・裏面３，４の銅メッキ層
３ｂ，４ｂ上の全面に、銅メッキを行い充填樹脂７の表
面に蓋メッキを行う。そして、公知のフォトリソグラフ
ィ技術により、所定のパターンを有する図示しないエッ
チングレジストを形成した後、かかるエッチングレジス
トのパターン間から露出する銅メッキ層３ｂ，４ｂをエ
ッチング(公知のサブトラクティブ法)する。その結果、
図２(Ｄ)に示すように、基板本体２の表・裏面３，４に
上記パターンに倣った配線層８，９が形成されると共
に、各充填樹脂７の上・下端に蓋メッキが形成される。
尚、充填樹脂７の真上にビア導体を形成しない場合は、
上記蓋メッキを省略しても良い。

【００１８】図３(Ａ)に示すように、スルーホール導体
５および配線層８，９を形成した２つ(第１・第２)の基
板本体２，２を、互いの裏面４が対向するように配置
し、かかる裏面４，４間の周辺部に配置した樹脂製のス
ペーサＳを介して積層し且つ拘束する。尚、積層工程
は、複数の基板本体２(配線基板１を形成する製品単位)
を含む２枚のパネルの周辺部にスペーサＳを挟持した状
態で行うのが好ましい。次に、第１および第２の基板本
体２，２のうち外側(上・下側)に露出する表面３，３の
上／下に、図３(Ｂ)に示すように、シリカフィラなどの
無機フィラを含むエポキシ系の樹脂フィルムからなる絶
縁層１０を個別に貼り付けて形成する。

【００１９】次いで、上記絶縁層１０，１０の所定の位
置に、レーザ加工により底部に配線層８が露出するビア
ホールを形成する。更に、各絶縁層１０の表面およびビ
アホール内に、無電解銅メッキおよび電解銅メッキを施
して銅メッキ層を形成し、それらの上にエッチングレジ
ストを形成した後、かかるレジストのパターン間から露
出する上記銅メッキ層をエッチングする。その結果、図
３(Ｂ)に示すように、フィルドビア導体１２と配線層１
４とが、２つ(第１および第２)の基板本体２，２に上下
対称に形成される。以下同様な方法で、絶縁層１６、配
線層２０、およびフィルドビア導体１８が形成され、ビ
ルドアップ層ＢＵが２つのコア基板２に上下対称に形成
される。更に、図３(Ｂ)に示すように、それらの上に第
１のソルダーレジスト層２２が第１および第２の基板本
体２，２の最上層にそれぞれ形成される。

【００２０】ビルドアップ層ＢＵおよび第１のソルダー
レジスト層２２を表面３の上方に積層した２つ(第１お
よび第２)の基板本体２，２間に、挟持されたスペーサ
Ｓを除去する。その結果、図４(Ａ)に示すように、２つ
の基板本体２，２は、個別に分離される。以下において
は、図３(Ｂ)において上側に位置した基板本体２などに
ついて説明するが、下側であった基板本体２なども全く
同じである。図４(Ｂ)に示すように、分離されることで
露出した基板本体２の裏面４の下側に、前記同様の無機
フィラを含む樹脂フィルムを貼り付けるか、あるいは液
状樹脂を１回または複数回に渉り塗布することにより、
前記第１のソルダーレジスト層２２よりも厚みが大の第
２のソルダーレジスト層１１を形成する。

【００２１】更に、第１のソルダーレジスト層２２にそ
の表面(第１主面)２６側における所定の位置に、底面に
配線層(パッド)２０が露出する開口部を形成した後、図
示しないメタルマスクを用いて低融点合金を含む導電性
ペーストを、上記開口部に印刷・充填した後、かかるペ
ーストをキュア処理する。その結果、図４(Ｃ)に示すよ
うに、配線層２０上の所定の位置から第１主面２６より
も高く突出する複数のハンダバンプ(ＩＣ接続端子)２４
を形成することができる。そして、第２のソルダーレジ
スト層１１にその表面(第２主面)１３側から公知のフォ
トリソグラフィ技術により、底面に配線層９が露出する
開口部を形成した後、上記同様に導電性ペーストを充填
し且つキュア処理する。その結果、図４(Ｃ)に示すよう
に、配線層９下の所定の位置から第２主面１３よりも下
側に突出する複数の接続端子１５を形成することができ
る。これにより、図１に示した配線基板１が得られる。
尚、配線層９には、第２主面１３側に露出する位置にＮ
ｉおよびＡｕメッキを被覆するのみとし、上記導電性ペ
ーストを形成する工程を省いても良く、ハンダボールや
ピンを接合しても良い。

【００２２】以上のような配線基板の製造方法によれ
ば、補強材を用いることなく、反りがないか少なく且つ
表面３側にのみビルドアップ層ＢＵを積層した配線基板
１を、精度および効率良く安価に提供することが可能と
なる。また、２つの基板本体２，２における対向する裏
面４同士の周辺にスペーサＳを配置して、裏面４，４間
に空間(間隙)を形成した状態で、２つの基板本体２，２
を積層するため、これらの基板本体２の表面３上にビル
ドアップ層ＢＵを形成した後、２つの基板本体２を分離
する工程が容易となる。しかも、２つの基板本体２の表
面３上にビルドアップ層ＢＵを対称に形成するため、精
度良く安価に製造することが可能となる。尚、積層され
た２つの基板本体２，２を裏面４同士で直に積層した場
合には、各基板本体２の各表面３上にビルドアップＢＵ
および第１のソルダーレジスト層２２を形成する際、こ
れらによる反りが反対側のビルドアップ層ＢＵおよび第
１のソルダーレジスト層２２により、互いに打ち消し合
う。この結果、基板本体２、ビルドアップ層ＢＵ、およ
び第１のソルダーレジスト層２２を含めた全体を平坦に
して形成することが可能となる。

【００２３】図５は、異なる形態の配線基板３０におけ
る主要部の断面を示す。尚、以下の形態において、前記
形態と同じ部分や要素には共通する符号を用いる。配線
基板３０は、図５に示すように、第１および第２のコア
基板３２，３３を含む基板本体３１と、その表面３２ａ
の上方に積層したビルドアップＢＵおよび第１のソルダ
ーレジスト層２２と、基板本体３１の裏面３３ａの下方
に積層した第２のソルダーレジスト層１１と、を含む。
図５に示すように、基板本体３１は、前記同様の素材か
らなり厚みが２００μｍの第１のコア基板３２と厚みが
４００μｍの第２のコア基板３３とを、プリプレグ(接
着性の絶縁層)３４を介して厚さ方向に積層したもので
あり、その表・裏面３２ａ，３３ａには、前記同様の配
線層８，９が形成されている。

【００２４】硬化したプリプレグ(接着層)３４を挟んだ
第１のコア基板３２の裏面と第２のコア基板３３の表面
には、所定パターンの配線層３５，３６が予め形成され
ている。但し、配線層３５，３６を省略して第１・第２
のコア基板３２，３３を積層しても良い。図５に示すよ
うに、第２のコア基板３３における中央部には、平面視
がほぼ正方形で縦×横１４ｍｍずつの貫通孔が予め穿孔
されており、第１のコア基板３２と積層することによ
り、基板本体３１の裏面３３ａ側に開口する凹部４４を
形成している。かかる凹部４４の真上に位置する第１の
コア基板３２には、その表面３２ａと裏面との間を貫通
する複数のスルーホール３７が穿孔され、それらの内側
に前記同様のスルーホール導体３８および充填樹脂３９
が個別に形成されている。各スルーホール導体３８は、
上・下端で配線層８，３５と接続される。

【００２５】また、図５中の左右に示すように、第１・
第２のコア基板３２，３３が積層された基板本体３１の
表・裏面３２ａ，３３ａ間には、複数のスルーホール４
０が穿孔され、それらの内側にスルーホール導体４１お
よび充填樹脂４２が個別に形成されている。各スルーホ
ール導体４１は、その上・下端で配線層８，９と接続さ
れると共に、その中間で前記配線層３５，３６と接続さ
れている。図５に示すように、凹部４４の底面(天井面)
に位置する配線層(電子部品接続端子)３５の下には、低
融点合金(Ｓｎ−Ｓｂ系ハンダ)からなるハンダ４３が形
成され、これらを介して、複数のチップコンデンサ(電
子部品)４６の上端に突出した電極４８が接続される。
これにより、複数の上記コンデンサ４６を凹部４４内に
実装している。かかるコンデンサ４６は、例えばチタン
酸バリウムを主成分とする誘電層と内部電極となるＮｉ
層とを交互に積層したセラミックスコンデンサである。

【００２６】更に、図５に示すように、基板本体３１の
表面３２ａおよび配線層８の上方には、前記同様の配線
層１４，２０、絶縁層１０，１６およびビア導体１２，
１８からなるビルドアップ層ＢＵが積層され、且つその
上に第１のソルダーレジスト層２２および複数のハンダ
バンプ２４が前記同様に形成されている。各ハンダバン
プ２４は、図示のようにＩＣチップ２８の外部端子２７
と個別に接続される。また、図５に示すように、基板本
体３１の裏面３３ａおよび配線層９の下方には、第１の
ソルダーレジスト層２２よりも厚みが大きい第２のソル
ダーレジスト層１１が凹部４４の真下の位置を除いて積
層されている。かかるソルダーレジスト層１１の表面で
ある第２主面１３側に開口する凹部１１ａの底面に露出
する配線層９の配線９ａは、その表面にＮｉおよびＡｕ
メッキが被覆され、当該配線基板３０を搭載する図示し
ないマザーボードなどとの接続端子として活用される。

【００２７】以上のような配線基板３０によれば、コア
基板３２，３３を貼り合わせて積層した厚肉の基板本体
３１と、その裏面３３ａ側の第２のソルダーレジスト層
１１とにより、基板本体３１の表面３２ａ側のビルドア
ップ層ＢＵおよび第１のソルダーレジスト層２２による
反りを、補強材を用いることなく、一層確実に抑制し、
全体を平坦にできる。また、ＩＣチップ２８の外部端子
２７とチップコンデンサ４６の電極４８とは、ハンダバ
ンプ２４、配線層２０，１４，８，３５、スルーホール
導体３７、およびハンダ４３の比較的短い経路を介して
導通するため、低インダクタンスなどとなり、内部の電
気的特性を良好にすることもできる。

【００２８】更に、ハンダバンプ２４は、チップコンデ
ンサ４６と導通するスルーホール導体３７を経る導通経
路の他、凹部４４の周りに位置するスルーホール導体４
１を経る導通経路に応じても形成できるため、隣接する
バンプ２４，２４間のピッチを小さくでき、第１主面２
６に高密度にして配置することも容易となる。尚、凹部
４４内に挿入・配置した複数のチップコンデンサ４６
は、図示しない埋込樹脂に埋設ししつ当該凹部４４に内
蔵しても良い。かかる形態にした場合、チップコンデン
サ４６の下端にも電極を突出させ、かかる電極を上記埋
込樹脂の裏面３３ａ側にも形成し得る配線層９と接続す
ることも可能となる。

【００２９】図６は、更に異なる形態の配線基板５０に
おける主要部の断面を示す。配線基板５０は、図６に示
すように、コア基板５２を含む基板本体５１と、かかる
基板本体５１の表面５３ａに形成した配線層８と、表面
５３ａおよび配線層８の上方に積層したビルドアップ層
ＢＵおよび第１のソルダーレジスト層２２と、基板本体
５１の裏面５４ａに形成した配線層９と、裏面５４ａお
よび配線層９の下方に積層した第２のソルダーレジスト
層１１と、を含む。配線基板本体５１は、図６に示すよ
うに、ガラス−エポキシ系樹脂からなるコア基板５２
と、その表・裏面上に積層したエポキシ系樹脂からなる
絶縁層５３，５４と、コア基板５２と絶縁層５３，５４
との間に形成した銅製の配線層５５，５６と、上記配線
層８，９とからなり、全体が約６００μｍの厚みであ
る。

【００３０】図６に示すように、基板本体５１の表面５
３ａと裏面５４ａとの間には、複数のスルーホール５７
が貫通し、これらの内側にはスルーホール導体５８およ
び前記同様の充填樹脂５９が形成されている。各スルー
ホール導体５８は、その中間で配線層５５，５６と接続
されると共に、上・下端で配線層８，９と接続されてい
る。また、図６に示すように、基板本体５１の表面５３
ａの上方には、前記同様の樹脂からなる絶縁層１０，１
６および銅製の配線層１４，２０からなるビルドアップ
層ＢＵと、その上に形成した第１のソルダーレジスト層
(絶縁層)２２が積層されてる。配線層２０上の所定の位
置には、ソルダーレジスト層２２の表面(第１主面)２６
よりも高く突出する前記同様のハンダバンプ２４が形成
されている。各バンプ２４は、ＩＣチップ２８の外部端
子２７と個別に接続される。

【００３１】更に、図６に示すように、基板本体５１の
裏面５４ａおよび配線層９の下方には、厚肉の第２のソ
ルダーレジスト層(絶縁層)１１が積層される。第２のソ
ルダーレジスト層１１の厚みは、前記第１のソルダーレ
ジスト層２２よりも約２倍厚肉である。第２のソルダー
レジスト層１１には、配線層９下の所定の位置から第２
主面１３よりも下側に突出する複数の接続端子１５が形
成される。この接続端子１５は、低融点のハンダを印刷
により形成され、且つ当該配線基板５０を搭載する図示
しないマザーボードなどのプリント基板との接続に活用
される。尚、配線層９には、第２主面１３側に露出する
位置にＮｉおよびＡｕメッキを被覆する接続端子のみと
し、上記低融点のハンダを形成しなくても良いし、ハン
ダボールやピンを接合しても良い。

【００３２】以上のような配線基板５０においても、コ
ア基板５２を含む基板本体５１の表面５３ａ上にビルド
アップ層ＢＵおよび第１のソルダーレジスト層２２を積
層しているが、基板本体５１の裏面５４ａ下に厚肉の第
２のソルダーレジスト層１１を積層している。このた
め、補強材を用いることなく、表面５３ａ側のビルドア
ップ層ＢＵや第１のソルダーレジスト層２２による反り
を、裏面５４ａ側の第２のソルダーレジスト層１１によ
り抑制することが可能となる。この結果、例えば第１の
ソルダーレジスト層２２の表面(第１主面)２６を平坦に
でき、ＩＣチップ２８などの半導体素子を精度良く実装
することができる。また、第２のソルダーレジスト層１
１も平坦となるため、接続端子１５に図示しないチップ
コンデンサなどの電子部品を精度良く接続することもで
きる。

【００３３】更に、基板本体５１は、配線層５５，５６
を内設する多層基板であるため、例えばビルドアップ層
ＢＵにおける絶縁層１６、配線層２０、およびビア導体
１８を省略し、配線層８および絶縁層１０の上に直に第
１のソルダーレジスト層２２を積層すると共に、配線層
１４の上にハンダバンプ２４を形成することも可能とな
る。これにより、ビア導体を形成するための工数を低減
でき、製造コストも低減可能となる。

【００３４】本発明は、以上において説明した各形態に
限定されるものではない。前記基板本体(コア基板)２や
コア基板３２，３３などの材質は、前記ガラス−エポキ
シ樹脂系の複合材料の他、ビスマレイミド・トリアジン
(ＢＴ)樹脂、エポキシ樹脂、同様の耐熱性、機械強度、
可撓性、加工容易性などを有するガラス織布や、ガラス
織布などのガラス繊維とエポキシ樹脂、ポリイミド樹
脂、またはＢＴ樹脂などの樹脂との複合材料であるガラ
ス繊維−樹脂系の複合材料を用いても良い。あるいは、
ポリイミド繊維などの有機繊維と樹脂との複合材料や、
連続気孔を有するＰＴＦＥなど３次元網目構造のフッ素
系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹
脂系の複合材料などを用いることも可能である。また、
前記配線層８，１４や、スルーホール導体６などの材質
は、前記Ｃｕの他、Ａｇ、Ｎｉ、Ｎｉ−Ａｕ系合金など
にしても良く、あるいは、これら金属のメッキ層を用い
ず、導電性樹脂を塗布するなどの方法により形成しても
良い。

【００３５】更に、前記絶縁層１０，１６などの材質
は、前記エポキシ樹脂を主成分とするもののほか、同様
の耐熱性、パターン成形性などを有するポリイミド樹
脂、ＢＴ樹脂、ＰＰＥ樹脂、あるいは、連続気孔を有す
るＰＴＦＥなど３次元網目構造のフッ素系樹脂にエポキ
シ樹脂などの樹脂を含浸させた樹脂−樹脂系の複合材料
などを用いることもできる。尚、絶縁層の形成には、絶
縁性の樹脂フィルムを熱圧着する方法のほか、液状の樹
脂をロールコータにより塗布する方法を用いることもで
きる。尚また、絶縁層に混入するガラス布またはガラス
フィラの組成は、Ｅガラス、Ｄガラス、Ｑガラス、Ｓガ
ラスの何れか、またはこれらのうちの２種類以上を併用
したものとしても良い。

【００３６】また、ビア導体は、前記フィルドビア導体
１２などでなく、完全に導体で埋まってないコンフォー
マルビア導体や、複数の絶縁層に渉って挿通されるベリ
ードビア導体としも良い。あるいは、各ビア導体の軸心
をずらしつつ積み重ねるスタッガードの形態でも良い
し、途中で平面方向に延びる配線層が介在する形態とし
ても良い。更に、前記凹部４４内に配置する電子部品
は、前記チップコンデンサ４６に限らず、インダクタ、
抵抗、フィルタなどの受動部品や、ローノイズアンプ
(ＬＮＡ)、トランジスタ、半導体素子、ＦＥＴなどの能
動部品、ＳＡＷフィルタ、ＬＣフィルタ、アンテナスイ
ッチモジュール、カプラ、ダイプレクサなどや、これら
をチップ状にしたものが含まれるがこれらに限らない。
また、これらのうちで異種の電子部品同士を同じ凹部４
４内に配置または内蔵しても良い。

【００３７】

【発明の効果】以上において説明したように、本発明の
配線基板(請求項１)は、基板本体の裏面に第１のソルダ
ーレジスト層よりも厚肉の第２のソルダーレジスト層を
形成している。このため、基板本体の表面上にビルドア
ップ層および第１のソルダーレジスト層を形成しても、
かかるビルドアップ層および第１のソルダーレジスト層
による反りを、裏面側の第２のソルダーレジスト層によ
り抑制することが可能となる。従って、従来のような補
強材が不要となると共に、例えば第１・第２のソルダー
レジスト層の表面(第１・第２主面)を平坦にできるた
め、かかる表面上に実装するＩＣチップなどの半導体素
子や、第２主面下に実装する電子部品を、精度良く実装
可能となる。

【００３８】一方、本発明の配線基板の製造方法(請求
項２)によれば、反りがないか少なく且つ基板本体の表
面上にのみビルドアップ層を有する配線基板を、精度お
よび効率良く安価に提供することが可能となる。しか
も、積層した２つの基板本体のそれぞれの表面上にビル
ドアップ層および第１のソルダーレジスト層を形成する
際、これらを対称に形成するため、製造コストの低減も
可能となる。また、請求項３の配線基板の製造方法のう
ちパネルによる形態によれば、２枚のパネルを積層する
ことで、多数の配線基板を効率良く製造することができ
る。

【図面の簡単な説明】

【図１】本発明による１形態の配線基板における主要部
を示す断面図。

【図２】(Ａ)〜(Ｄ)は図１の配線基板を製造するための
主要な工程を示す概略図。

【図３】(Ａ)，(Ｂ)は図２(Ｄ)に続く主要な製造工程を
示す概略図。

【図４】(Ａ)〜(Ｃ)は図３(Ｂ)に続く主要な製造工程を
示す概略図。

【図５】異なる形態の配線基板における主要部を示す断
面図。

【図６】更に異なる形態の配線基板における主要部を示
す断面図。

【図７】従来の配線基板における主要部を示す断面図。

【符号の説明】

１，３０，５０………配線基板２，３１，５１………基板本体３，３２ａ，５３ａ…表面４，３３ａ，５４ａ…裏面８，９，１４，２０…配線層１０，１６……………絶縁層１１……………………第２のソルダーレジスト層２２……………………第１のソルダーレジスト層ＢＵ……………………ビルドアップ層Ｓ………………………スペーサ

フロントページの続き (72)発明者木村幸広愛知県名古屋市瑞穂区高辻町14番18号日本特殊陶業株式会社内Ｆターム(参考） 5E314 AA25 BB02 BB12 CC01 FF05 GG19 5E338 AA03 AA16 BB63 BB72 CC01 CD11 EE28 5E346 AA06 AA12 AA15 AA17 BB01 BB16 CC09 CC31 CC40 DD01 DD31 EE31 FF45 GG25 GG28 HH11

Claims

【特許請求の範囲】

【請求項１】表面および裏面を有し且つ少なくともかか
る表面および裏面に所定パターンの配線層をそれぞれ有
する基板本体と、上記基板本体の表面の上方に積層され且つ複数の配線層
および絶縁層を含むビルドアップ層と、上記ビルドアップ層の上方に積層される第１のソルダー
レジスト層と、上記基板本体の裏面に積層される第２のソルダーレジス
ト層と、を備え、上記第２のソルダーレジスト層の厚みは、上記第１のソ
ルダーレジスト層の厚みよりも大である、ことを特徴と
する配線基板。
【請求項２】予め表面および裏面に所定パターンの配線
層を有する第１の基板本体および予め表面および裏面に
所定パターンの配線層を有する第２の基板本体を積層す
る積層工程と、上記２つの基板本体の外側に露出したそれぞれの表面の
上方に、複数の配線層および複数の絶縁層を含むビルド
アップ層と第１のソルダーレジスト層とを形成する工程
と、上記第１の基板本体と第２の基板本体とを分離する分離
工程と、上記分離工程後に露出する個別の基板本体における裏面
に、上記第１のソルダーレジスト層の厚みと比べて厚み
の厚い第２ソルダーレジスト層を形成する工程と、を含
む、ことを特徴とする配線基板の製造方法。
【請求項３】前記積層工程は、前記第１の基板本体と第
２の基板本体との間にスペーサを介して積層する、ことを特徴とする請求項２に記載の配線基板の製造方
法。