JP2004095851A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2004095851A JP2004095851A JP2002254908A JP2002254908A JP2004095851A JP 2004095851 A JP2004095851 A JP 2004095851A JP 2002254908 A JP2002254908 A JP 2002254908A JP 2002254908 A JP2002254908 A JP 2002254908A JP 2004095851 A JP2004095851 A JP 2004095851A
- Authority
- JP
- Japan
- Prior art keywords
- core substrate
- hole
- wiring
- resin
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】コア基板に内蔵する電子部品を十分に機能させ得る共に、基板内部の電気的特性も安定化する配線基板を提供する。
【解決手段】表面３および裏面４を有するコア基板２と、このコア基板２において表面３と裏面４との間を貫通する貫通孔５と、この貫通孔５に埋込樹脂１３を介して内蔵され且つ上記コア基板２の表面３および裏面４に電極１１，１２を有するチップコンデンサ（電子部品）１０と、上記貫通孔５の側面に上記コア基板２の厚さ方向に沿い且つ外向きに突出して設けられた凹溝７と、この凹溝７の内壁表面に形成された凹溝導体８と、を含む、配線基板１。
【選択図】 図１
【解決手段】表面３および裏面４を有するコア基板２と、このコア基板２において表面３と裏面４との間を貫通する貫通孔５と、この貫通孔５に埋込樹脂１３を介して内蔵され且つ上記コア基板２の表面３および裏面４に電極１１，１２を有するチップコンデンサ（電子部品）１０と、上記貫通孔５の側面に上記コア基板２の厚さ方向に沿い且つ外向きに突出して設けられた凹溝７と、この凹溝７の内壁表面に形成された凹溝導体８と、を含む、配線基板１。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、コア基板に電子部品を内蔵し且つこのコア基板を貫通する凹溝導体を有する配線基板に関する。
【０００２】
【従来の技術】
近年における配線基板の小型化および配線基板内における配線の高密度化に対応するため、配線基板の第１主面上にＩＣチップなどの電子部品を搭載するだけでなく、コア基板の内部に電子部品を内蔵する配線基板が提案されている。
例えば、図９（Ａ）に示す配線基板４０は、絶縁性のコア基板４１に穿孔した貫通孔４４内に埋込樹脂４５を介して複数のチップ状の電子部品５０を内蔵している。この電子部品５０は、図９（Ａ），（Ｂ）に示すように、一対の側辺から上・下に突出する電極５１，５２をそれぞれ対称に複数個有している。電極５１，５２は、コア基板４２の表面４２および裏面４３に個別に形成された所定パターンの配線層５６，５７と接続されている。
【０００３】
また、図９（Ａ），（Ｂ）に示すように、コア基板４１における貫通孔４４の周囲には、当該コア基板４１を貫通する複数のスルーホール４６内にスルーホール導体４７が貫通孔４４に沿って個別に形成されている。かかる導体４７は、内部に充填樹脂４８を有する。更に、図９（Ａ）に示すように、コア基板４１の表面４２上と裏面４３下には、樹脂製の絶縁層５４，５５が形成されると共に、所定パターンを有し且つ電子部品５０の電極５１，５２と接続する前記配線層５６，５７が形成される。尚、絶縁層５４，５５には、これを貫通し且つ配線層５６，５７と接続するビア導体５８，５９が形成され、その上・下端には別の配線層６２，６３が形成されると共に、これらの上下には絶縁層６０，６１が形成されている。また、絶縁層６０，６１には、これを貫通し且つ配線層６２，６３と接続するビア導体６４，６５が形成され、その上・下端には別の配線層６６，６７が形成されている。
【０００４】
ところで、図９（Ｂ）に示すように、貫通孔４４とこの周囲に配置されたスルーホール導体４７との間には、幅Ｓのスペースがコア基板４１に設けられている。かかるスペースは、コア基板４１をパンチングして貫通孔４４を穿孔する際、貫通孔４４の各側面とスルーホール導体４７との間を結ぶクラックが生じる事態を防ぐために設けられている。
しかしながら、上記幅Ｓのスペースが貫通孔４４の周囲に存在するため、電子部品５０の電極５１，５２とスルーホール導体４７とを導通する際に、接続配線が長くなるので導通時の抵抗やインダクタンスが増大する。この結果、電子部品５０への給電や電子部品５０からの接地が不十分になりその機能が不十分になると共に、配線基板４０内の電気的特性も不安定になる、という問題があった。
【０００５】
【発明が解決すべき課題】
本発明は、以上に説明した従来の技術における問題点を解決し、コア基板に内蔵する電子部品を十分に機能させ得る共に、基板内部の電気的特性も安定化する配線基板を提供する、ことを課題とする。
【０００６】
【課題を解決するための手段】
本発明は、上記課題を解決するため、電子部品を内蔵するコア基板の貫通孔または凹部の側面に凹溝導体を配置する、ことに着想して成されたものである。
即ち、本発明の配線基板は、表面および裏面を有するコア基板と、このコア基板において表面と裏面との間を貫通する貫通孔、あるいはコア基板において表面または裏面に開口する凹部と、この貫通孔または凹部に内蔵され且つ上記コア基板の表面および裏面の少なくとも一方に電極を有する電子部品と、上記貫通孔または凹部の側面に上記コア基板の厚さ方向に沿い且つ外向きに突出して設けられた凹溝と、この凹溝の内壁表面に形成された凹溝導体と、を含む、ことを特徴とする。
【０００７】
これによれば、コア基板の貫通孔または凹部内において、内蔵された電子部品の電極と凹部導体とを短い接続配線により導通することが容易となる。これにより、かかる接続配線の抵抗やインダクタンスが小さくなるため、電子部品への給電や電子部品からの接地が十分に行えるので、電子部品の機能を十分に活用できると共に、配線基板の内部における電気的特性も安定化させることが可能となる。しかも、コア基板を高密度に有効活用することも可能になる。
尚、電子部品には、コンデンサ、インダクタ、抵抗、フィルタなどの受動部品や、ローノイズアンプ（ＬＮＡ）、トランジスタ、半導体素子、ＩＣチップ、ＦＥＴなどの能動部品、或いはこれらのチップ状のものが含まれると共に、これらの異種の電子部品同士を同じ貫通孔や凹部内に内蔵しても良い。また、電子部品には、コア基板の表面または裏面の一方にのみ電極を有する形態も含まれる。
更に、前記凹溝は、平面視で断面ほぼ半円形または半楕円形を呈する共に、その内壁表面に形成される凹溝導体も上記断面形状にほぼ倣った断面を有する。
【０００８】
付言すれば、表面および裏面を有するコア基板と、このコア基板において表面と裏面との間を貫通する貫通孔、あるいはコア基板において表面または裏面に開口する凹部と、この貫通孔または凹部に埋込樹脂を介して内蔵され且つ上記コア基板の表面および裏面の少なくとも一方に電極を有する電子部品と、上記貫通孔または凹部の側面に上記コア基板の厚さ方向に沿い且つ外向きに突出して設けられた凹溝と、この凹溝の内壁表面に形成された凹溝導体と、を含む、配線基板も本発明に含めることが可能である。これによる場合、前記電子部品の機能発揮や電気的特性の安定化に加えて、電子部品を埋込樹脂により埋設し且つ凹溝を介してコア基板に一層強固に内蔵できる。このため、電子部品を凹溝導体や基板内の配線層と正確に接続し且つ所要の動作を確実に発揮させることが可能となる。
【０００９】
また、本発明には、前記凹溝および凹溝導体は、前記貫通孔または凹部の各側面において複数個ずつが互いに平行に形成されている、配線基板も含まれ得る。これによる場合、前記貫通孔または凹部に内蔵された複数の電子部品の多数の電極と上記凹溝導体とが、個別に短い配線により接続される。このため、上記複数の電子部品の機能をそれぞれ十分発揮させることが可能となる。
更に、本発明には、前記凹溝導体と前記電子部品の電極とは、前記コア基板の表面または裏面に形成された配線を介して接続されている、配線基板も含まれ得る。これによる場合、前記貫通孔または凹部に内蔵された電子部品の電極と上記凹溝導体とが、一層短い配線により接続される。このため、上記電子部品の機能を十二分に発揮させることが可能となる。
【００１０】
加えて、本発明には、前記貫通孔または凹部の側面を挟んで隣接する前記凹溝導体と電子部品の電極とは、互いに逆の電源電位またはグランド電位に接続されている、配線基板も含まれ得る。これによる場合、隣接する電子部品の電極と凹溝導体とには、互いに逆向きの電流が通電されため、これらの電極と凹溝導体との間における相互インダクタンスを増加させ、且つ両者に跨る全体のループインダクタンスを低減することが可能となる。これにより、配線基板内の電子部品と配線層との間の通電や、配線層同士間の通電を安定させ且つ確実に行わしめ得る。尚、上記「隣接する」とは「間近」、即ち「一番近い」ことを指す。
【００１１】
また、本発明には、表面および裏面を有するコア基板において、表面と裏面との間を貫通する複数のスルーホールあるいは表面または裏面から厚さ方向の中間で止まる複数のスルーホールを形成する工程と、かかる複数のスルーホール内にスルーホール導体を形成する工程と、上記複数のスルーホールの中心をそれぞれ通過するように、コア基板をパンチングして表面と裏面との間を貫通する貫通孔あるいは表面または裏面に開口する凹部を形成する工程と、を含む、配線基板の製造方法も含まれ得る。これによる場合、コア基板の貫通孔または凹部の側面において、当該コア基板の厚さ方向に沿った凹溝およびその内壁表面の凹溝導体を所要数有する配線基板を確実に製造することが可能となる。
【００１２】
【発明の実施の形態】
以下において本発明の実施に好適な形態を図面と共に説明する。
図１は、本発明の一形態の配線基板１における主要部の断面を示す。
配線基板１は、図１に示すように、絶縁性のコア基板２と、その表面３上と裏面４下とに形成した配線層１４，２０，２６，１５，２１，２７と、絶縁層１６，２２，２８，１７，２３，２９とからなるビルドアップ層とを有する多層基板である。上記配線層１４などの厚さは約１５μｍ程度であり、絶縁層１６などの厚さは約３０μｍ程度である。
コア基板２は、平面視がほぼ正方形で厚さ約０．８ｍｍのガラス布入りのエポキシ樹脂からなり、その中央部をパンチングすることにより、図２（Ａ）に示すように、平面視がほぼ正方形で一辺が１２ｍｍの貫通孔５が穿孔されている。
【００１３】
コア基板２の貫通孔５内には、シリカフィラなどの無機フィラを含むエポキシ系の埋込樹脂１３を介して、複数のチップコンデンサ（電子部品）１０が内蔵されている。チップコンデンサ１０は、両側面１０ａにおいて上下端に突出し且つコア基板２の表面３または裏面４に位置する電極１１，１２を対称に複数有している。かかるチップコンデンサ１０は、例えばチタン酸バリウムを主成分とする誘電層と内部電極となるＮｉ層とを交互に積層したセラミックスコンデンサであって、３．２ｍｍ×１．６ｍｍ×０．７ｍｍのサイズを有する。
図１，図２（Ａ）に示すように、貫通孔５の側面には、コア基板２の厚さ方向に沿っており且つ外向きに突出する断面ほぼ半円形の凹溝７が複数設けられる。また、図２（Ｂ），（Ｃ）に示すように、凹溝７の内壁表面には当該凹溝７の断面形状に倣った断面半円形で且つ円弧形の凹溝導体８が個別に形成されている。かかる凹溝導体８は、後述する銅メッキにより形成されるＣｕからなる。
【００１４】
図１，図２（Ａ）に示すように、貫通孔５の周囲には、所要のスペースを置いてコア基板２の表面３と裏面４との間を貫通する複数のスルーホール９ａ，９ａが穿孔され、それらの内部に銅メッキからなるスルーホール導体９ｂ，９ｂおよびシリカフィラを含む充填樹脂９ｃ，９ｃがそれぞれ形成されている。尚、充填樹脂９ｃに替え、多量の金属粉末を含む導電性樹脂、または金属粉末を含む非導電性樹脂を用いても良い。
図１に示すように、コア基板２の表面３上には、銅メッキからなる配線層１４および配線１４ａと、シリカフィラを含むエポキシ樹脂からなる絶縁層１６とが形成される。図１に示すように、配線１４ａは、左端のチップコンデンサ１０の電極１１と凹溝導体８の上端とを接続している。図２（Ｂ）に示すように、凹溝導体８と電極１１とは、配線１４ａを介して最短距離で接続される。
【００１５】
また、図１に示すように、絶縁層１６内の所定の位置には、配線層１４、配線１４ａ、またはスルーホール導体９ｂの上端と接続する複数のフィルドビア導体１８が形成され、これらビア導体１８の上端と絶縁層１６との上には配線層２０が形成される。同様にして、配線層２０の上には絶縁層２２が形成され、且つフィルドビア導体２４が上記ビア導体１８の真上にスタックドビア（積み上げビア）として形成されると共に、フィルドビア導体２４の上端と絶縁層２２との上には配線層２６が形成される。
【００１６】
図１に示すように、配線層２６の上には、ソルダーレジスト層（絶縁層）２８と、これを貫通し且つ第１主面３０よりも高く突出する複数のハンダバンプ（ＩＣ接続端子（Ｐｂ−Ｓｎ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｓｂ系、Ｓｎ−Ｚｎ系など））３２とが形成される。ハンダバンプ３２は、第１主面３０上に搭載されるＩＣチップ（半導体素子）３４の底面に突設された接続端子３６と個別に接続される。尚、接続端子３６およびハンダバンプ３２の周囲には、これらを埋設するようにＩＣチップ３４と第１主面３０との間に図示しないアンダーフィル材が充填される。
【００１７】
図１に示すように、コア基板２の裏面４下にも、銅メッキからなる配線層１５および配線１５ａとシリカフィラ入りのエポキシ樹脂からなる絶縁層１７とが形成される。配線１５ａは、前記図２（Ｂ）に示した形態であって、図１における右端のチップコンデンサ１０の電極１２と凹溝導体８の下端との間を接続している。また、絶縁層１７の所定の位置には、配線層１５、配線１５ａ、またはスルーホール導体９ｂに上端が接続する複数のフィルドビア導体１９が形成され、これらのビア導体１９の下端と絶縁層１７の下には配線層２１が形成される。
【００１８】
同様にして配線層２１の下には絶縁層２３およびフィルドビア導体２５が形成されると共に、当該ビア導体２５の下端と絶縁層２３の下には配線層２７が形成される。この配線層２７の下には、ソルダーレジスト層（絶縁層）２９が形成され、第２主面３１側に開口する開口部３３内に露出する配線層２７内の配線３５は、その表面にＮｉメッキおよびＡｕメッキが被覆され、当該配線基板１自体を搭載する図示しないプリント基板などのマザーボードとの接続端子となる。
【００１９】
以上のような配線基板１によれば、凹溝導体８と貫通孔５に内蔵されたチップコンデンサ１０の電極１１，１２とを短い配線１４ａ，１５ａにより接続することができる。この結果、配線１４ａ，１５ａの抵抗やインダクタンスが小さくなるため、チップコンデンサ１０への給電や該コンデンサ１０からの接地が十分に行えるので、該コンデンサ１０の機能を十分に活用できると共に、配線基板１の内部における電気的特性も安定化させることが可能となる。しかも、凹溝導体８を用いることにより、コア基板２を高密度に活用することも可能になる。
【００２０】
図３乃至図４は、前記配線基板１の製造方法における主要な工程に関する。
図３（Ａ）に示すように、表・裏面３，４に厚さ数１０μｍの銅箔２ｃを貼り付けた厚さ０．８ｍｍのガラスーエポキシ樹脂からなるコア基板２を用意する。
次に、図３（Ｂ）に示すように、コア基板２における所定の位置にドリルまたはレーザを用いて、表面３と裏面４との間を貫通する直径約０．３ｍｍのスルーホール７ａ，９ａを内外２重にして穿孔する。尚、スルーホール７ａ，９ａは、平面視でほぼ正方形を形成する位置にある。
次いで、図３（Ｃ）に示すように、スルーホール７ａ，９ａ内に予めＰｄなどのメッキ用触媒を付着し無電解銅メッキを施した後、コア基板２の銅箔２ｃを含めて電解銅メッキを施し、銅メッキ層（導体）３ｃ，４ｃ，７ｂ，９ｂを形成する。この結果、図３（Ｃ）に示すように、外周側のスルーホール９ａ内に円筒形で且つコア基板２の表面３および裏面４に延びるスルーホール導体９ｂが形成される。
【００２１】
そして、内周側のスルーホール７ａ，７ａの中心を通過するように、コア基板２の表面３と裏面４との間をパンチングまたはルータ加工する。その結果、図３（Ｄ）に示すように、縦×横１２ｍｍずつの貫通孔５が形成される。同時に、前記図２（Ｂ），（Ｃ）に示したように、断面ほぼ半円形の凹溝７とその内壁表面に位置する凹溝導体８とが、貫通孔５の各側面においてコア基板２の厚さ方向に沿って複数個形成される。次に、スルーホール導体９ｂの内部に充填樹脂９ｃを充填し、図示しないエッチングレジストを表面３および裏面４の銅メッキ層３ｃ，４ｃ上に形成して、紫外線などで露光し且つ現像を施した後、エッチング処理を施すことにより、スルーホール導体９ｂの両端を蓋メッキ（密封）する。
次いで、図４（Ａ）に示すように、コア基板２の裏面４に、テープＴを貼り付けて貫通孔５の裏面４側を封止する。かかるテープＴの粘着面は、貫通孔５側に向けられている。尚、テープＴは、上記コア基板２を含む多数のコア基板からなる多数個取り用のパネルにおける裏面の全体に渉って貼り付けられる。
【００２２】
かかる状態で、図４（Ａ）に示すように、複数のチップコンデンサ１０を図示しないチップマウンタを用いて貫通孔５内に挿入すると共に、各チップコンデンサ１０の電極１２をテープＴの粘着面における所定の位置に接着する。図示のように、各チップコンデンサ１０における電極１１，１２の端面は、コア基板２の表・裏面３，４と同じ位置に位置している。
次いで、図４（Ｂ）に示すように、コア基板２の表面３側から貫通孔５内に、エポキシ樹脂を主成分とする溶けた樹脂１３を充填した後、約１００℃に加熱し且つ約６０分保持するキュア処理を施す。この結果、図示のように、樹脂１３は固化して複数のチップコンデンサ１０を貫通孔５内に埋設する埋込樹脂１３となる。この際、埋込樹脂１３は、凹溝導体８，８の湾曲部にも進入して固化する。
【００２３】
次に、埋込樹脂１３の盛り上がった表面１３ａを、例えばバフ研磨などによって平坦に整面する。この結果、図４（Ｃ）に示すように、各チップコンデンサ１０の電極１１が露出する平坦な表面１３ｂが形成される。この表面１３ｂは、コア基板２の表面３と同一平面にある。また、図４（Ｃ）に示すように、テープＴを剥離すると、埋込樹脂１３の裏面１３ｃには各チップコンデンサ１０の電極１２がそれぞれ露出する。尚、裏面１３ｃも上記同様に整面すると各電極１２を確実に露出させ得る。かかる裏面１３ｃは、コア基板２の離面４と同一平面にある。
そして、コア基板２の表・裏面３，４と埋込樹脂１３の表・裏面１３ｂ，１３ｃに、メッキ用触媒を付着して無電解銅メッキおよび電解銅メッキを施す。その後、所定パターンの図示しないエッチングレジストを表・裏面３，１３ｂ，４，１３ｃのメッキ層上に形成して、露光し且つ現像を施す。
【００２４】
この結果、図４（Ｄ）に示すように、コア基板２の表面３上には、各チップコンデンサ１０の電極１１と接続される所要パターンの配線層１４と、左端のチップコンデンサ１０の電極１１と左側の凹溝導体８の上端とを接続する配線１４ａとが形成される。また、図４（Ｄ）に示すように、コア基板２の裏面４下には、各チップコンデンサ１０の電極１２と接続される所要パターンの配線層１５と、右端のチップコンデンサ１０の電極１２と凹溝導体８の下端とを接続する配線１５ａとが形成される。
これ以降は、配線層２０，２６，２１，２７、絶縁層１６，２２，２８，１７，２３，２９、および、ビア導体１８，２４，１９，２５を、公知のビルドアップ工程（セミアディティブ法、フルアディティブ法、サブトラクティブ法、フィルム状樹脂材料のラミネートによる絶縁層の形成、フォトリソグラフィ技術、レーザ加工によるビアホールの穿孔等）により形成する。これにより、前記図１に示した配線基板１を得ることができる。
【００２５】
図５（Ａ）は、前記図２（Ａ）と同様な断面図であり、コア基板２の貫通孔５に複数のチップコンデンサ１０が埋込樹脂１３を介して内蔵されている。各チップコンデンサ１０は、一対の側面に電源用回路に接続され電源電位（＋）を有する電極１１ａとグランド（接地）用回路に接続されグランド電位（−）を有する電極１１ｂとを交互に設けている。また、図５（Ａ）に示すように、貫通孔５の各側面に沿って、電源用回路に接続され電源電位（＋）を有する凹溝導体８ａとグランド用回路に接続されグランド電位（−）を有する凹溝導体８ｂとが交互に形成されている。
【００２６】
図５（Ｂ）に示すように、貫通孔５の各側面を挟んで隣接する凹溝導体８ａおよび電極１１ｂと凹溝導体８ｂおよび電極１１ａとには、それぞれ逆向きに電流が通電される。この結果、隣接する凹溝導体８ａと電極１１ｂ、および凹溝導体８ｂと電極１１ａとの間におけるそれぞれの相互インダクタンス（２×Ｍ）が大きくなる。このため、両者の自己インダクタンスＬ１，Ｌ２の合計値から上記相互インダクタンスを差し引いた全体のループインダクタンスＬを低減することができる。従って、チップコンデンサ１０と凹溝導体８ａ，８ｂとの間の導通が安定して取れ、同時スイッチングノイズや放射ノイズを防止することも可能となる。
【００２７】
図６は、異なる形態の配線基板１ａの主要部の断面を示す。尚、以下において前記形態と同じ部分や要素には共通する符号を用いるものとする。
図６に示すように、配線基板１ａのコア基板２には、その表面３側に開口し且つ平面視が正方形で１２ｍｍ×１２ｍｍの凹部６がルータ加工により形成されている。図６に示すように、凹部６には、その左右に位置する前記と同じチップコンデンサ１０と共に、凹部６の中間に位置し且つコア基板２の表面３に露出する電極１１のみを有するチップコンデンサ１０ｂが挿入され、且つ前記同様のエポキシ系の埋込樹脂１３中に埋設されることにより、凹部６に内蔵されている。
図６に示すように、コア基板２の表面３上には、前記同様の配線層１４および配線１４ａ，１４ａが形成されている。配線１４ａ，１４ａは、凹部６の側面に形成された凹溝導体８ｃ，８ｃの上端とそれぞれ個別に接続されている。
【００２８】
図８（Ａ）に示すように、凹溝導体８ｃは、凹部６の各側面に形成された前記と同じ凹溝７内に形成され、その下端には凹部６の底面上に延びる配線８ｄが接続されている。図６に示すように、かかる配線８ｄを介して凹溝導体８ｃの下端とチップコンデンサ１０の電極１２とが接続されている。尚、上記配線８ｄは、ルータ加工によりコア基板２に凹部６を形成した後、例えば凹部６の底面上に部分的に銅メッキなどを施すことにより形成される。
図６に示すように、凹部６の周囲にも、所要のスペースを置いてコア基板２の表面３と裏面４との間を貫通する複数のスルーホール９ａ，９ａが穿孔され、その内部に銅メッキからなるスルーホール導体９ｂ，９ｂおよびシリカフィラを含む充填樹脂９ｃ，９ｃが形成されている。尚、充填樹脂９ｃに替え、多量の金属粉末を含む導電性樹脂、または金属粉末を含む非導電性樹脂を用いても良い。
【００２９】
また、図６に示すように、コア基板２の表面３、配線層１４、配線１４ａ上には、配線層２０，２６、ビア導体１８，２４、および絶縁層１６，２２，２８が前記同様に形成されている。配線層２６の上には、第１主面３０よりも高く突出する複数のハンダバンプ３２が形成され、これらは、第１主面３０上に搭載されるＩＣチップ３４の底面に突設された接続端子３６と個別に接続される。尚、ハンダバンプ３２と接続端子３６の周囲には、これらを埋設するようにＩＣチップ３４の底面と第１主面３０との間にアンダーフィル材３８が充填される。
【００３０】
更に、図６に示すように、コア基板２の裏面４下には、前記同様に配線層１５，２１，２７、ビア導体１９，２５、および絶縁層１７，２３が形成されている。配線層２７の下には、ソルダーレジスト層（絶縁層）２９が形成され、その開口部３３内に露出する上記配線層２７内の配線３５は、表面にＮｉおよびＡｕメッキが被覆された接続端子である。コア基板２を挟んだ配線層１４，１５は、スルーホール導体９ｂ，９ｂを介して接続されるが、チップコンデンサ１０，１０ｂは凹溝導体８ｃ、配線層１４、配線１４ａ、およびスルーホール導体９ｂを介して下側の配線層１５，２１，２７や接続端子３５と導通されている。
【００３１】
図７は、配線基板１ａの製造方法における主要な工程に関する。
図７（Ａ）に示すように、表面３と裏面４とに前記同様の銅箔２ｃを貼り付けたコア基板２における所定の位置に、ドリルまたはレーザを用いて、表面３からコア基板２の中間で止まるスルーホール７ｃとその外周側で表面３と裏面４との間を貫通するスルーホール９ａとを内外２重にしてを穿孔する。スルーホール７ｃ，９ａは、平面視でほぼ正方形を形成する位置にある。
次に、図７（Ｂ）に示すように、スルーホール７ｃ，９ａ内に予めＰｄなどのメッキ用触媒を付着して無電解銅メッキを施した後、コア基板２の銅箔２ｃを含めて電解銅メッキを施し、銅メッキ層（導体）３ｃ，４ｃ，７ｂ，９ｂを形成する。
【００３２】
次いで、図７（Ｃ）に示すように、内周側のスルーホール７ｃ，７ｃの中心を通過するように、コア基板２をその表面３側からルータ加工を施して、表面３側に開口する縦×横１２ｍｍずつの凹部６を形成する。その結果、図７（Ｃ）に示すように、断面ほぼ半円形の凹溝７とこの内壁表面に位置する凹溝導体８ｃとが、凹部６の各側面においてコア基板２の厚さ方向に沿って複数個形成される。
その後、前記同様に凹部６内にチップコンデンサ１０，１０ｂを挿入した後、凹部６内に溶けた樹脂１３を充填し且つこれを固化すると共に、かかる埋込樹脂１３の表面を整面する。これにより、図７（Ｄ）に示すように、複数のチップコンデンサ１０，１０ｂは、埋込樹脂１３を介して凹部６に内蔵される。
尚、凹溝導体８ｃの下端には、凹部６の底面上に延びる配線８ｄを予め形成しておく。また、スルーホール９ａ内のスルーホール導体９ｂには、前記同様に樹脂９ｃを充填し且つ両端を蓋メッキが施されている。
【００３３】
本発明は以上において説明した各形態に限定されるものではない。
図８（Ｂ）に示すように、コア基板２の貫通孔５の凹溝７における内壁表面に、かかる凹溝７よりも内側面が浅いカーブで且つ厚肉の凹溝導体８ｅを形成したり、図８（Ｃ）に示すように、貫通孔５の凹溝７内の全体を満たす断面ほぼ半円形の凹溝導体８ｆを形成しても良い。凹溝導体８ｅ，８ｆは、前記スルーホール７ａ内で銅メッキを更に追加して施したり、あるいは多量の金属粉末を含む導電性樹脂を充填することにより形成できる。尚、凹溝導体８ｅ，８ｆは、前記凹部６の各側面に形成することもできる。
また、前記配線基板１において、電極１１のみを有するチップコンデンサ１０ｂをコア基板２の前記貫通孔５に埋込樹脂１３を介して内蔵することもできる。
【００３４】
更に、配線基板１ａにおいて、電極１１，１２を有するチップコンデンサ１０をコア基板２の凹部６に埋込樹脂１３を介して内蔵する場合、下側の電極１２は凹部６の底面とコア基板２の裏面４との間を貫通する短いスルーホール導体を介して配線層１５と接続しても良い。
また、前記貫通孔５や凹部６に内蔵する電子部品は、１つのみでも良い。逆に、多数のコア基板２を含む多数個取りの基板（パネル）内における製品単位１個内に、複数の貫通孔５や凹部６を形成しても良い。
更に、複数のチップ状電子部品を互いの側面間で予め接着したユニットとし、これを前記貫通孔５または凹部６内に挿入して内蔵することもできる。
【００３５】
更に、チップ状電子部品には、前記チップコンデンサ１０，１０ｂの他、チップ状にしたインダクタ、抵抗、フィルタなどの受動部品や、トランジスタ、半導体素子、ＩＣチップ、ＦＥＴ、ローノイズアンプ（ＬＮＡ）などの能動部品も含まれると共に、互いに異種の電子部品同士を、コア基板の同じ貫通孔または凹部内に併せて内蔵することも可能である。
また、コア基板２の材質は、前記エポキシ樹脂の他、ビスマレイミド・トリアジン（ＢＴ）樹脂、ガラス−エポキシ樹脂複合材料、同様の耐熱性、機械強度、可撓性、加工容易性などを有するガラス織布や、ガラス織布などのガラス繊維とエポキシ樹脂、ポリイミド樹脂、またはＢＴ樹脂などの樹脂との複合材料であるガラス繊維−樹脂材料を用いても良い。あるいは、ポリイミド繊維などの有機繊維と樹脂との複合材料や、連続気孔を有するＰＴＦＥなど３次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂複合材料などを用いることも可能である。
【００３６】
更に、前記凹溝導体８，８ａ〜８ｃなど、スルーホール導体９ｂ、配線１４ａ，１５ａ、および配線層１４，１５などの材質は、前記Ｃｕ（銅）の他、Ａｇ、Ｎｉ、Ｎｉ−Ａｕ系合金などにしても良く、あるいは、これら金属のメッキ膜を用いず、導電性樹脂を塗布するなどの方法により形成しても良い。
また、前記ビア導体１８などは、ビアホール内を埋め尽くす形態の前記フィルドビアに限らず、ビアホールの断面形状に倣った円錐形状の形態としても良い。更に、絶縁層１６，１７などの材質は、前記エポキシ樹脂を主成分とするもののほか、同様の耐熱性、パターン成形性などを有するポリイミド樹脂、ＢＴ樹脂、ＰＰＥ樹脂、あるいは、連続気孔を有するＰＴＦＥなど３次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂複合材料などを用いても良い。尚、絶縁層の形成には、絶縁性の樹脂フィルムを熱圧着する方法のほか、液状の樹脂をロールコータにより塗布する方法を用いることもできる。
【００３７】
【発明の効果】
以上に説明した本発明の配線基板によれば、コア基板の貫通孔または凹部内において、内蔵された電子部品の電極と凹溝導体とを短い配線により導通できるため、かかる配線の抵抗やインダクタンスが小さくなる。従って、電子部品への給電や電子部品からの接地が十分に行えるので、電子部品の機能を十分に活用できると共に、配線基板の内部における電気的特性も安定化させることが可能となる。しかも、コア基板を高密度に有効活用することも可能になる。
【図面の簡単な説明】
【図１】本発明の配線基板における１形態の配線基板の主要部を示す断面図。
【図２】（Ａ）は図１中のＡ−Ａ線に沿った矢視における断面図、（Ｂ）は（Ａ）中の一点鎖線部分Ｂの拡大図、（Ｃ）は凹溝導体を示す斜視図。
【図３】（Ａ）〜（Ｄ）は図１の配線基板の製造方法における主要な工程を示す概略図。
【図４】（Ａ）〜（Ｄ）は図３（Ｄ）に続く上記製造方法における主要な工程を示す概略図。
【図５】（Ａ）は図１の配線基板における変形形態を示す図２（Ａ）と同様な断面図、（Ｂ）は（Ａ）における電気的な配置関係を示す概略図。
【図６】本発明の異なる形態の配線基板における主要部を示す断面図。
【図７】（Ａ）〜（Ｄ）は図６の配線基板の製造方法における主要な工程を示す概略図。
【図８】（Ａ）は図６の配線基板における凹溝導体の付近を示す斜視図、（Ｂ），（Ｃ）は異なる形態の凹溝導体を示す概略図。
【図９】（Ａ）は従来の配線基板における主要部を示す断面図、（Ｂ）は（Ａ）中のＢ−Ｂ線線に沿った矢視における断面図。
【符号の説明】
１，１ａ………………………配線基板
２………………………………コア基板
３………………………………表面
４………………………………裏面
５………………………………貫通孔
６………………………………凹部
７………………………………凹溝
８，８ａ〜８ｆ………………凹溝導体
１０，１０ｂ…………………チップコンデンサ（電子部品）
１１，１１ａ，１１ｂ，１２…電極
１４ａ，１５ａ………………配線
【発明の属する技術分野】
本発明は、コア基板に電子部品を内蔵し且つこのコア基板を貫通する凹溝導体を有する配線基板に関する。
【０００２】
【従来の技術】
近年における配線基板の小型化および配線基板内における配線の高密度化に対応するため、配線基板の第１主面上にＩＣチップなどの電子部品を搭載するだけでなく、コア基板の内部に電子部品を内蔵する配線基板が提案されている。
例えば、図９（Ａ）に示す配線基板４０は、絶縁性のコア基板４１に穿孔した貫通孔４４内に埋込樹脂４５を介して複数のチップ状の電子部品５０を内蔵している。この電子部品５０は、図９（Ａ），（Ｂ）に示すように、一対の側辺から上・下に突出する電極５１，５２をそれぞれ対称に複数個有している。電極５１，５２は、コア基板４２の表面４２および裏面４３に個別に形成された所定パターンの配線層５６，５７と接続されている。
【０００３】
また、図９（Ａ），（Ｂ）に示すように、コア基板４１における貫通孔４４の周囲には、当該コア基板４１を貫通する複数のスルーホール４６内にスルーホール導体４７が貫通孔４４に沿って個別に形成されている。かかる導体４７は、内部に充填樹脂４８を有する。更に、図９（Ａ）に示すように、コア基板４１の表面４２上と裏面４３下には、樹脂製の絶縁層５４，５５が形成されると共に、所定パターンを有し且つ電子部品５０の電極５１，５２と接続する前記配線層５６，５７が形成される。尚、絶縁層５４，５５には、これを貫通し且つ配線層５６，５７と接続するビア導体５８，５９が形成され、その上・下端には別の配線層６２，６３が形成されると共に、これらの上下には絶縁層６０，６１が形成されている。また、絶縁層６０，６１には、これを貫通し且つ配線層６２，６３と接続するビア導体６４，６５が形成され、その上・下端には別の配線層６６，６７が形成されている。
【０００４】
ところで、図９（Ｂ）に示すように、貫通孔４４とこの周囲に配置されたスルーホール導体４７との間には、幅Ｓのスペースがコア基板４１に設けられている。かかるスペースは、コア基板４１をパンチングして貫通孔４４を穿孔する際、貫通孔４４の各側面とスルーホール導体４７との間を結ぶクラックが生じる事態を防ぐために設けられている。
しかしながら、上記幅Ｓのスペースが貫通孔４４の周囲に存在するため、電子部品５０の電極５１，５２とスルーホール導体４７とを導通する際に、接続配線が長くなるので導通時の抵抗やインダクタンスが増大する。この結果、電子部品５０への給電や電子部品５０からの接地が不十分になりその機能が不十分になると共に、配線基板４０内の電気的特性も不安定になる、という問題があった。
【０００５】
【発明が解決すべき課題】
本発明は、以上に説明した従来の技術における問題点を解決し、コア基板に内蔵する電子部品を十分に機能させ得る共に、基板内部の電気的特性も安定化する配線基板を提供する、ことを課題とする。
【０００６】
【課題を解決するための手段】
本発明は、上記課題を解決するため、電子部品を内蔵するコア基板の貫通孔または凹部の側面に凹溝導体を配置する、ことに着想して成されたものである。
即ち、本発明の配線基板は、表面および裏面を有するコア基板と、このコア基板において表面と裏面との間を貫通する貫通孔、あるいはコア基板において表面または裏面に開口する凹部と、この貫通孔または凹部に内蔵され且つ上記コア基板の表面および裏面の少なくとも一方に電極を有する電子部品と、上記貫通孔または凹部の側面に上記コア基板の厚さ方向に沿い且つ外向きに突出して設けられた凹溝と、この凹溝の内壁表面に形成された凹溝導体と、を含む、ことを特徴とする。
【０００７】
これによれば、コア基板の貫通孔または凹部内において、内蔵された電子部品の電極と凹部導体とを短い接続配線により導通することが容易となる。これにより、かかる接続配線の抵抗やインダクタンスが小さくなるため、電子部品への給電や電子部品からの接地が十分に行えるので、電子部品の機能を十分に活用できると共に、配線基板の内部における電気的特性も安定化させることが可能となる。しかも、コア基板を高密度に有効活用することも可能になる。
尚、電子部品には、コンデンサ、インダクタ、抵抗、フィルタなどの受動部品や、ローノイズアンプ（ＬＮＡ）、トランジスタ、半導体素子、ＩＣチップ、ＦＥＴなどの能動部品、或いはこれらのチップ状のものが含まれると共に、これらの異種の電子部品同士を同じ貫通孔や凹部内に内蔵しても良い。また、電子部品には、コア基板の表面または裏面の一方にのみ電極を有する形態も含まれる。
更に、前記凹溝は、平面視で断面ほぼ半円形または半楕円形を呈する共に、その内壁表面に形成される凹溝導体も上記断面形状にほぼ倣った断面を有する。
【０００８】
付言すれば、表面および裏面を有するコア基板と、このコア基板において表面と裏面との間を貫通する貫通孔、あるいはコア基板において表面または裏面に開口する凹部と、この貫通孔または凹部に埋込樹脂を介して内蔵され且つ上記コア基板の表面および裏面の少なくとも一方に電極を有する電子部品と、上記貫通孔または凹部の側面に上記コア基板の厚さ方向に沿い且つ外向きに突出して設けられた凹溝と、この凹溝の内壁表面に形成された凹溝導体と、を含む、配線基板も本発明に含めることが可能である。これによる場合、前記電子部品の機能発揮や電気的特性の安定化に加えて、電子部品を埋込樹脂により埋設し且つ凹溝を介してコア基板に一層強固に内蔵できる。このため、電子部品を凹溝導体や基板内の配線層と正確に接続し且つ所要の動作を確実に発揮させることが可能となる。
【０００９】
また、本発明には、前記凹溝および凹溝導体は、前記貫通孔または凹部の各側面において複数個ずつが互いに平行に形成されている、配線基板も含まれ得る。これによる場合、前記貫通孔または凹部に内蔵された複数の電子部品の多数の電極と上記凹溝導体とが、個別に短い配線により接続される。このため、上記複数の電子部品の機能をそれぞれ十分発揮させることが可能となる。
更に、本発明には、前記凹溝導体と前記電子部品の電極とは、前記コア基板の表面または裏面に形成された配線を介して接続されている、配線基板も含まれ得る。これによる場合、前記貫通孔または凹部に内蔵された電子部品の電極と上記凹溝導体とが、一層短い配線により接続される。このため、上記電子部品の機能を十二分に発揮させることが可能となる。
【００１０】
加えて、本発明には、前記貫通孔または凹部の側面を挟んで隣接する前記凹溝導体と電子部品の電極とは、互いに逆の電源電位またはグランド電位に接続されている、配線基板も含まれ得る。これによる場合、隣接する電子部品の電極と凹溝導体とには、互いに逆向きの電流が通電されため、これらの電極と凹溝導体との間における相互インダクタンスを増加させ、且つ両者に跨る全体のループインダクタンスを低減することが可能となる。これにより、配線基板内の電子部品と配線層との間の通電や、配線層同士間の通電を安定させ且つ確実に行わしめ得る。尚、上記「隣接する」とは「間近」、即ち「一番近い」ことを指す。
【００１１】
また、本発明には、表面および裏面を有するコア基板において、表面と裏面との間を貫通する複数のスルーホールあるいは表面または裏面から厚さ方向の中間で止まる複数のスルーホールを形成する工程と、かかる複数のスルーホール内にスルーホール導体を形成する工程と、上記複数のスルーホールの中心をそれぞれ通過するように、コア基板をパンチングして表面と裏面との間を貫通する貫通孔あるいは表面または裏面に開口する凹部を形成する工程と、を含む、配線基板の製造方法も含まれ得る。これによる場合、コア基板の貫通孔または凹部の側面において、当該コア基板の厚さ方向に沿った凹溝およびその内壁表面の凹溝導体を所要数有する配線基板を確実に製造することが可能となる。
【００１２】
【発明の実施の形態】
以下において本発明の実施に好適な形態を図面と共に説明する。
図１は、本発明の一形態の配線基板１における主要部の断面を示す。
配線基板１は、図１に示すように、絶縁性のコア基板２と、その表面３上と裏面４下とに形成した配線層１４，２０，２６，１５，２１，２７と、絶縁層１６，２２，２８，１７，２３，２９とからなるビルドアップ層とを有する多層基板である。上記配線層１４などの厚さは約１５μｍ程度であり、絶縁層１６などの厚さは約３０μｍ程度である。
コア基板２は、平面視がほぼ正方形で厚さ約０．８ｍｍのガラス布入りのエポキシ樹脂からなり、その中央部をパンチングすることにより、図２（Ａ）に示すように、平面視がほぼ正方形で一辺が１２ｍｍの貫通孔５が穿孔されている。
【００１３】
コア基板２の貫通孔５内には、シリカフィラなどの無機フィラを含むエポキシ系の埋込樹脂１３を介して、複数のチップコンデンサ（電子部品）１０が内蔵されている。チップコンデンサ１０は、両側面１０ａにおいて上下端に突出し且つコア基板２の表面３または裏面４に位置する電極１１，１２を対称に複数有している。かかるチップコンデンサ１０は、例えばチタン酸バリウムを主成分とする誘電層と内部電極となるＮｉ層とを交互に積層したセラミックスコンデンサであって、３．２ｍｍ×１．６ｍｍ×０．７ｍｍのサイズを有する。
図１，図２（Ａ）に示すように、貫通孔５の側面には、コア基板２の厚さ方向に沿っており且つ外向きに突出する断面ほぼ半円形の凹溝７が複数設けられる。また、図２（Ｂ），（Ｃ）に示すように、凹溝７の内壁表面には当該凹溝７の断面形状に倣った断面半円形で且つ円弧形の凹溝導体８が個別に形成されている。かかる凹溝導体８は、後述する銅メッキにより形成されるＣｕからなる。
【００１４】
図１，図２（Ａ）に示すように、貫通孔５の周囲には、所要のスペースを置いてコア基板２の表面３と裏面４との間を貫通する複数のスルーホール９ａ，９ａが穿孔され、それらの内部に銅メッキからなるスルーホール導体９ｂ，９ｂおよびシリカフィラを含む充填樹脂９ｃ，９ｃがそれぞれ形成されている。尚、充填樹脂９ｃに替え、多量の金属粉末を含む導電性樹脂、または金属粉末を含む非導電性樹脂を用いても良い。
図１に示すように、コア基板２の表面３上には、銅メッキからなる配線層１４および配線１４ａと、シリカフィラを含むエポキシ樹脂からなる絶縁層１６とが形成される。図１に示すように、配線１４ａは、左端のチップコンデンサ１０の電極１１と凹溝導体８の上端とを接続している。図２（Ｂ）に示すように、凹溝導体８と電極１１とは、配線１４ａを介して最短距離で接続される。
【００１５】
また、図１に示すように、絶縁層１６内の所定の位置には、配線層１４、配線１４ａ、またはスルーホール導体９ｂの上端と接続する複数のフィルドビア導体１８が形成され、これらビア導体１８の上端と絶縁層１６との上には配線層２０が形成される。同様にして、配線層２０の上には絶縁層２２が形成され、且つフィルドビア導体２４が上記ビア導体１８の真上にスタックドビア（積み上げビア）として形成されると共に、フィルドビア導体２４の上端と絶縁層２２との上には配線層２６が形成される。
【００１６】
図１に示すように、配線層２６の上には、ソルダーレジスト層（絶縁層）２８と、これを貫通し且つ第１主面３０よりも高く突出する複数のハンダバンプ（ＩＣ接続端子（Ｐｂ−Ｓｎ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｓｂ系、Ｓｎ−Ｚｎ系など））３２とが形成される。ハンダバンプ３２は、第１主面３０上に搭載されるＩＣチップ（半導体素子）３４の底面に突設された接続端子３６と個別に接続される。尚、接続端子３６およびハンダバンプ３２の周囲には、これらを埋設するようにＩＣチップ３４と第１主面３０との間に図示しないアンダーフィル材が充填される。
【００１７】
図１に示すように、コア基板２の裏面４下にも、銅メッキからなる配線層１５および配線１５ａとシリカフィラ入りのエポキシ樹脂からなる絶縁層１７とが形成される。配線１５ａは、前記図２（Ｂ）に示した形態であって、図１における右端のチップコンデンサ１０の電極１２と凹溝導体８の下端との間を接続している。また、絶縁層１７の所定の位置には、配線層１５、配線１５ａ、またはスルーホール導体９ｂに上端が接続する複数のフィルドビア導体１９が形成され、これらのビア導体１９の下端と絶縁層１７の下には配線層２１が形成される。
【００１８】
同様にして配線層２１の下には絶縁層２３およびフィルドビア導体２５が形成されると共に、当該ビア導体２５の下端と絶縁層２３の下には配線層２７が形成される。この配線層２７の下には、ソルダーレジスト層（絶縁層）２９が形成され、第２主面３１側に開口する開口部３３内に露出する配線層２７内の配線３５は、その表面にＮｉメッキおよびＡｕメッキが被覆され、当該配線基板１自体を搭載する図示しないプリント基板などのマザーボードとの接続端子となる。
【００１９】
以上のような配線基板１によれば、凹溝導体８と貫通孔５に内蔵されたチップコンデンサ１０の電極１１，１２とを短い配線１４ａ，１５ａにより接続することができる。この結果、配線１４ａ，１５ａの抵抗やインダクタンスが小さくなるため、チップコンデンサ１０への給電や該コンデンサ１０からの接地が十分に行えるので、該コンデンサ１０の機能を十分に活用できると共に、配線基板１の内部における電気的特性も安定化させることが可能となる。しかも、凹溝導体８を用いることにより、コア基板２を高密度に活用することも可能になる。
【００２０】
図３乃至図４は、前記配線基板１の製造方法における主要な工程に関する。
図３（Ａ）に示すように、表・裏面３，４に厚さ数１０μｍの銅箔２ｃを貼り付けた厚さ０．８ｍｍのガラスーエポキシ樹脂からなるコア基板２を用意する。
次に、図３（Ｂ）に示すように、コア基板２における所定の位置にドリルまたはレーザを用いて、表面３と裏面４との間を貫通する直径約０．３ｍｍのスルーホール７ａ，９ａを内外２重にして穿孔する。尚、スルーホール７ａ，９ａは、平面視でほぼ正方形を形成する位置にある。
次いで、図３（Ｃ）に示すように、スルーホール７ａ，９ａ内に予めＰｄなどのメッキ用触媒を付着し無電解銅メッキを施した後、コア基板２の銅箔２ｃを含めて電解銅メッキを施し、銅メッキ層（導体）３ｃ，４ｃ，７ｂ，９ｂを形成する。この結果、図３（Ｃ）に示すように、外周側のスルーホール９ａ内に円筒形で且つコア基板２の表面３および裏面４に延びるスルーホール導体９ｂが形成される。
【００２１】
そして、内周側のスルーホール７ａ，７ａの中心を通過するように、コア基板２の表面３と裏面４との間をパンチングまたはルータ加工する。その結果、図３（Ｄ）に示すように、縦×横１２ｍｍずつの貫通孔５が形成される。同時に、前記図２（Ｂ），（Ｃ）に示したように、断面ほぼ半円形の凹溝７とその内壁表面に位置する凹溝導体８とが、貫通孔５の各側面においてコア基板２の厚さ方向に沿って複数個形成される。次に、スルーホール導体９ｂの内部に充填樹脂９ｃを充填し、図示しないエッチングレジストを表面３および裏面４の銅メッキ層３ｃ，４ｃ上に形成して、紫外線などで露光し且つ現像を施した後、エッチング処理を施すことにより、スルーホール導体９ｂの両端を蓋メッキ（密封）する。
次いで、図４（Ａ）に示すように、コア基板２の裏面４に、テープＴを貼り付けて貫通孔５の裏面４側を封止する。かかるテープＴの粘着面は、貫通孔５側に向けられている。尚、テープＴは、上記コア基板２を含む多数のコア基板からなる多数個取り用のパネルにおける裏面の全体に渉って貼り付けられる。
【００２２】
かかる状態で、図４（Ａ）に示すように、複数のチップコンデンサ１０を図示しないチップマウンタを用いて貫通孔５内に挿入すると共に、各チップコンデンサ１０の電極１２をテープＴの粘着面における所定の位置に接着する。図示のように、各チップコンデンサ１０における電極１１，１２の端面は、コア基板２の表・裏面３，４と同じ位置に位置している。
次いで、図４（Ｂ）に示すように、コア基板２の表面３側から貫通孔５内に、エポキシ樹脂を主成分とする溶けた樹脂１３を充填した後、約１００℃に加熱し且つ約６０分保持するキュア処理を施す。この結果、図示のように、樹脂１３は固化して複数のチップコンデンサ１０を貫通孔５内に埋設する埋込樹脂１３となる。この際、埋込樹脂１３は、凹溝導体８，８の湾曲部にも進入して固化する。
【００２３】
次に、埋込樹脂１３の盛り上がった表面１３ａを、例えばバフ研磨などによって平坦に整面する。この結果、図４（Ｃ）に示すように、各チップコンデンサ１０の電極１１が露出する平坦な表面１３ｂが形成される。この表面１３ｂは、コア基板２の表面３と同一平面にある。また、図４（Ｃ）に示すように、テープＴを剥離すると、埋込樹脂１３の裏面１３ｃには各チップコンデンサ１０の電極１２がそれぞれ露出する。尚、裏面１３ｃも上記同様に整面すると各電極１２を確実に露出させ得る。かかる裏面１３ｃは、コア基板２の離面４と同一平面にある。
そして、コア基板２の表・裏面３，４と埋込樹脂１３の表・裏面１３ｂ，１３ｃに、メッキ用触媒を付着して無電解銅メッキおよび電解銅メッキを施す。その後、所定パターンの図示しないエッチングレジストを表・裏面３，１３ｂ，４，１３ｃのメッキ層上に形成して、露光し且つ現像を施す。
【００２４】
この結果、図４（Ｄ）に示すように、コア基板２の表面３上には、各チップコンデンサ１０の電極１１と接続される所要パターンの配線層１４と、左端のチップコンデンサ１０の電極１１と左側の凹溝導体８の上端とを接続する配線１４ａとが形成される。また、図４（Ｄ）に示すように、コア基板２の裏面４下には、各チップコンデンサ１０の電極１２と接続される所要パターンの配線層１５と、右端のチップコンデンサ１０の電極１２と凹溝導体８の下端とを接続する配線１５ａとが形成される。
これ以降は、配線層２０，２６，２１，２７、絶縁層１６，２２，２８，１７，２３，２９、および、ビア導体１８，２４，１９，２５を、公知のビルドアップ工程（セミアディティブ法、フルアディティブ法、サブトラクティブ法、フィルム状樹脂材料のラミネートによる絶縁層の形成、フォトリソグラフィ技術、レーザ加工によるビアホールの穿孔等）により形成する。これにより、前記図１に示した配線基板１を得ることができる。
【００２５】
図５（Ａ）は、前記図２（Ａ）と同様な断面図であり、コア基板２の貫通孔５に複数のチップコンデンサ１０が埋込樹脂１３を介して内蔵されている。各チップコンデンサ１０は、一対の側面に電源用回路に接続され電源電位（＋）を有する電極１１ａとグランド（接地）用回路に接続されグランド電位（−）を有する電極１１ｂとを交互に設けている。また、図５（Ａ）に示すように、貫通孔５の各側面に沿って、電源用回路に接続され電源電位（＋）を有する凹溝導体８ａとグランド用回路に接続されグランド電位（−）を有する凹溝導体８ｂとが交互に形成されている。
【００２６】
図５（Ｂ）に示すように、貫通孔５の各側面を挟んで隣接する凹溝導体８ａおよび電極１１ｂと凹溝導体８ｂおよび電極１１ａとには、それぞれ逆向きに電流が通電される。この結果、隣接する凹溝導体８ａと電極１１ｂ、および凹溝導体８ｂと電極１１ａとの間におけるそれぞれの相互インダクタンス（２×Ｍ）が大きくなる。このため、両者の自己インダクタンスＬ１，Ｌ２の合計値から上記相互インダクタンスを差し引いた全体のループインダクタンスＬを低減することができる。従って、チップコンデンサ１０と凹溝導体８ａ，８ｂとの間の導通が安定して取れ、同時スイッチングノイズや放射ノイズを防止することも可能となる。
【００２７】
図６は、異なる形態の配線基板１ａの主要部の断面を示す。尚、以下において前記形態と同じ部分や要素には共通する符号を用いるものとする。
図６に示すように、配線基板１ａのコア基板２には、その表面３側に開口し且つ平面視が正方形で１２ｍｍ×１２ｍｍの凹部６がルータ加工により形成されている。図６に示すように、凹部６には、その左右に位置する前記と同じチップコンデンサ１０と共に、凹部６の中間に位置し且つコア基板２の表面３に露出する電極１１のみを有するチップコンデンサ１０ｂが挿入され、且つ前記同様のエポキシ系の埋込樹脂１３中に埋設されることにより、凹部６に内蔵されている。
図６に示すように、コア基板２の表面３上には、前記同様の配線層１４および配線１４ａ，１４ａが形成されている。配線１４ａ，１４ａは、凹部６の側面に形成された凹溝導体８ｃ，８ｃの上端とそれぞれ個別に接続されている。
【００２８】
図８（Ａ）に示すように、凹溝導体８ｃは、凹部６の各側面に形成された前記と同じ凹溝７内に形成され、その下端には凹部６の底面上に延びる配線８ｄが接続されている。図６に示すように、かかる配線８ｄを介して凹溝導体８ｃの下端とチップコンデンサ１０の電極１２とが接続されている。尚、上記配線８ｄは、ルータ加工によりコア基板２に凹部６を形成した後、例えば凹部６の底面上に部分的に銅メッキなどを施すことにより形成される。
図６に示すように、凹部６の周囲にも、所要のスペースを置いてコア基板２の表面３と裏面４との間を貫通する複数のスルーホール９ａ，９ａが穿孔され、その内部に銅メッキからなるスルーホール導体９ｂ，９ｂおよびシリカフィラを含む充填樹脂９ｃ，９ｃが形成されている。尚、充填樹脂９ｃに替え、多量の金属粉末を含む導電性樹脂、または金属粉末を含む非導電性樹脂を用いても良い。
【００２９】
また、図６に示すように、コア基板２の表面３、配線層１４、配線１４ａ上には、配線層２０，２６、ビア導体１８，２４、および絶縁層１６，２２，２８が前記同様に形成されている。配線層２６の上には、第１主面３０よりも高く突出する複数のハンダバンプ３２が形成され、これらは、第１主面３０上に搭載されるＩＣチップ３４の底面に突設された接続端子３６と個別に接続される。尚、ハンダバンプ３２と接続端子３６の周囲には、これらを埋設するようにＩＣチップ３４の底面と第１主面３０との間にアンダーフィル材３８が充填される。
【００３０】
更に、図６に示すように、コア基板２の裏面４下には、前記同様に配線層１５，２１，２７、ビア導体１９，２５、および絶縁層１７，２３が形成されている。配線層２７の下には、ソルダーレジスト層（絶縁層）２９が形成され、その開口部３３内に露出する上記配線層２７内の配線３５は、表面にＮｉおよびＡｕメッキが被覆された接続端子である。コア基板２を挟んだ配線層１４，１５は、スルーホール導体９ｂ，９ｂを介して接続されるが、チップコンデンサ１０，１０ｂは凹溝導体８ｃ、配線層１４、配線１４ａ、およびスルーホール導体９ｂを介して下側の配線層１５，２１，２７や接続端子３５と導通されている。
【００３１】
図７は、配線基板１ａの製造方法における主要な工程に関する。
図７（Ａ）に示すように、表面３と裏面４とに前記同様の銅箔２ｃを貼り付けたコア基板２における所定の位置に、ドリルまたはレーザを用いて、表面３からコア基板２の中間で止まるスルーホール７ｃとその外周側で表面３と裏面４との間を貫通するスルーホール９ａとを内外２重にしてを穿孔する。スルーホール７ｃ，９ａは、平面視でほぼ正方形を形成する位置にある。
次に、図７（Ｂ）に示すように、スルーホール７ｃ，９ａ内に予めＰｄなどのメッキ用触媒を付着して無電解銅メッキを施した後、コア基板２の銅箔２ｃを含めて電解銅メッキを施し、銅メッキ層（導体）３ｃ，４ｃ，７ｂ，９ｂを形成する。
【００３２】
次いで、図７（Ｃ）に示すように、内周側のスルーホール７ｃ，７ｃの中心を通過するように、コア基板２をその表面３側からルータ加工を施して、表面３側に開口する縦×横１２ｍｍずつの凹部６を形成する。その結果、図７（Ｃ）に示すように、断面ほぼ半円形の凹溝７とこの内壁表面に位置する凹溝導体８ｃとが、凹部６の各側面においてコア基板２の厚さ方向に沿って複数個形成される。
その後、前記同様に凹部６内にチップコンデンサ１０，１０ｂを挿入した後、凹部６内に溶けた樹脂１３を充填し且つこれを固化すると共に、かかる埋込樹脂１３の表面を整面する。これにより、図７（Ｄ）に示すように、複数のチップコンデンサ１０，１０ｂは、埋込樹脂１３を介して凹部６に内蔵される。
尚、凹溝導体８ｃの下端には、凹部６の底面上に延びる配線８ｄを予め形成しておく。また、スルーホール９ａ内のスルーホール導体９ｂには、前記同様に樹脂９ｃを充填し且つ両端を蓋メッキが施されている。
【００３３】
本発明は以上において説明した各形態に限定されるものではない。
図８（Ｂ）に示すように、コア基板２の貫通孔５の凹溝７における内壁表面に、かかる凹溝７よりも内側面が浅いカーブで且つ厚肉の凹溝導体８ｅを形成したり、図８（Ｃ）に示すように、貫通孔５の凹溝７内の全体を満たす断面ほぼ半円形の凹溝導体８ｆを形成しても良い。凹溝導体８ｅ，８ｆは、前記スルーホール７ａ内で銅メッキを更に追加して施したり、あるいは多量の金属粉末を含む導電性樹脂を充填することにより形成できる。尚、凹溝導体８ｅ，８ｆは、前記凹部６の各側面に形成することもできる。
また、前記配線基板１において、電極１１のみを有するチップコンデンサ１０ｂをコア基板２の前記貫通孔５に埋込樹脂１３を介して内蔵することもできる。
【００３４】
更に、配線基板１ａにおいて、電極１１，１２を有するチップコンデンサ１０をコア基板２の凹部６に埋込樹脂１３を介して内蔵する場合、下側の電極１２は凹部６の底面とコア基板２の裏面４との間を貫通する短いスルーホール導体を介して配線層１５と接続しても良い。
また、前記貫通孔５や凹部６に内蔵する電子部品は、１つのみでも良い。逆に、多数のコア基板２を含む多数個取りの基板（パネル）内における製品単位１個内に、複数の貫通孔５や凹部６を形成しても良い。
更に、複数のチップ状電子部品を互いの側面間で予め接着したユニットとし、これを前記貫通孔５または凹部６内に挿入して内蔵することもできる。
【００３５】
更に、チップ状電子部品には、前記チップコンデンサ１０，１０ｂの他、チップ状にしたインダクタ、抵抗、フィルタなどの受動部品や、トランジスタ、半導体素子、ＩＣチップ、ＦＥＴ、ローノイズアンプ（ＬＮＡ）などの能動部品も含まれると共に、互いに異種の電子部品同士を、コア基板の同じ貫通孔または凹部内に併せて内蔵することも可能である。
また、コア基板２の材質は、前記エポキシ樹脂の他、ビスマレイミド・トリアジン（ＢＴ）樹脂、ガラス−エポキシ樹脂複合材料、同様の耐熱性、機械強度、可撓性、加工容易性などを有するガラス織布や、ガラス織布などのガラス繊維とエポキシ樹脂、ポリイミド樹脂、またはＢＴ樹脂などの樹脂との複合材料であるガラス繊維−樹脂材料を用いても良い。あるいは、ポリイミド繊維などの有機繊維と樹脂との複合材料や、連続気孔を有するＰＴＦＥなど３次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂複合材料などを用いることも可能である。
【００３６】
更に、前記凹溝導体８，８ａ〜８ｃなど、スルーホール導体９ｂ、配線１４ａ，１５ａ、および配線層１４，１５などの材質は、前記Ｃｕ（銅）の他、Ａｇ、Ｎｉ、Ｎｉ−Ａｕ系合金などにしても良く、あるいは、これら金属のメッキ膜を用いず、導電性樹脂を塗布するなどの方法により形成しても良い。
また、前記ビア導体１８などは、ビアホール内を埋め尽くす形態の前記フィルドビアに限らず、ビアホールの断面形状に倣った円錐形状の形態としても良い。更に、絶縁層１６，１７などの材質は、前記エポキシ樹脂を主成分とするもののほか、同様の耐熱性、パターン成形性などを有するポリイミド樹脂、ＢＴ樹脂、ＰＰＥ樹脂、あるいは、連続気孔を有するＰＴＦＥなど３次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂複合材料などを用いても良い。尚、絶縁層の形成には、絶縁性の樹脂フィルムを熱圧着する方法のほか、液状の樹脂をロールコータにより塗布する方法を用いることもできる。
【００３７】
【発明の効果】
以上に説明した本発明の配線基板によれば、コア基板の貫通孔または凹部内において、内蔵された電子部品の電極と凹溝導体とを短い配線により導通できるため、かかる配線の抵抗やインダクタンスが小さくなる。従って、電子部品への給電や電子部品からの接地が十分に行えるので、電子部品の機能を十分に活用できると共に、配線基板の内部における電気的特性も安定化させることが可能となる。しかも、コア基板を高密度に有効活用することも可能になる。
【図面の簡単な説明】
【図１】本発明の配線基板における１形態の配線基板の主要部を示す断面図。
【図２】（Ａ）は図１中のＡ−Ａ線に沿った矢視における断面図、（Ｂ）は（Ａ）中の一点鎖線部分Ｂの拡大図、（Ｃ）は凹溝導体を示す斜視図。
【図３】（Ａ）〜（Ｄ）は図１の配線基板の製造方法における主要な工程を示す概略図。
【図４】（Ａ）〜（Ｄ）は図３（Ｄ）に続く上記製造方法における主要な工程を示す概略図。
【図５】（Ａ）は図１の配線基板における変形形態を示す図２（Ａ）と同様な断面図、（Ｂ）は（Ａ）における電気的な配置関係を示す概略図。
【図６】本発明の異なる形態の配線基板における主要部を示す断面図。
【図７】（Ａ）〜（Ｄ）は図６の配線基板の製造方法における主要な工程を示す概略図。
【図８】（Ａ）は図６の配線基板における凹溝導体の付近を示す斜視図、（Ｂ），（Ｃ）は異なる形態の凹溝導体を示す概略図。
【図９】（Ａ）は従来の配線基板における主要部を示す断面図、（Ｂ）は（Ａ）中のＢ−Ｂ線線に沿った矢視における断面図。
【符号の説明】
１，１ａ………………………配線基板
２………………………………コア基板
３………………………………表面
４………………………………裏面
５………………………………貫通孔
６………………………………凹部
７………………………………凹溝
８，８ａ〜８ｆ………………凹溝導体
１０，１０ｂ…………………チップコンデンサ（電子部品）
１１，１１ａ，１１ｂ，１２…電極
１４ａ，１５ａ………………配線
Claims (1)
- 表面および裏面を有するコア基板と、
上記コア基板において表面と裏面との間を貫通する貫通孔、あるいはコア基板において表面または裏面に開口する凹部と、
上記貫通孔または凹部に内蔵され且つ上記コア基板の表面および裏面の少なくとも一方に電極を有する電子部品と、
上記貫通孔または凹部の側面に上記コア基板の厚さ方向に沿い且つ外向きに突出して設けられた凹溝と、
上記凹溝の内壁表面に形成された凹溝導体と、を含む、
ことを特徴とする配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002254908A JP3945764B2 (ja) | 2002-08-30 | 2002-08-30 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002254908A JP3945764B2 (ja) | 2002-08-30 | 2002-08-30 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004095851A true JP2004095851A (ja) | 2004-03-25 |
| JP3945764B2 JP3945764B2 (ja) | 2007-07-18 |
Family
ID=32060573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002254908A Expired - Fee Related JP3945764B2 (ja) | 2002-08-30 | 2002-08-30 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3945764B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007318089A (ja) * | 2006-04-25 | 2007-12-06 | Ngk Spark Plug Co Ltd | 配線基板 |
| US7350296B2 (en) | 2004-09-15 | 2008-04-01 | Samsung Electro-Mechanics Co., Ltd. | Method of fabricating a printed circuit board including an embedded passive component |
| JP2008211202A (ja) * | 2007-02-01 | 2008-09-11 | Ngk Spark Plug Co Ltd | 配線基板、半導体パッケージ |
| US8945329B2 (en) | 2011-06-24 | 2015-02-03 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing printed wiring board |
| US9078373B1 (en) | 2014-01-03 | 2015-07-07 | International Business Machines Corporation | Integrated circuit structures having off-axis in-hole capacitor and methods of forming |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05327272A (ja) * | 1992-05-21 | 1993-12-10 | Matsushita Electric Ind Co Ltd | 電子回路装置 |
| JP2001237551A (ja) * | 2000-02-23 | 2001-08-31 | Alps Electric Co Ltd | 電子ユニットの多層基板への取付構造 |
| JP2001274034A (ja) * | 2000-01-20 | 2001-10-05 | Shinko Electric Ind Co Ltd | 電子部品パッケージ |
| JP2002171073A (ja) * | 2000-09-19 | 2002-06-14 | Ngk Spark Plug Co Ltd | 配線基板 |
-
2002
- 2002-08-30 JP JP2002254908A patent/JP3945764B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05327272A (ja) * | 1992-05-21 | 1993-12-10 | Matsushita Electric Ind Co Ltd | 電子回路装置 |
| JP2001274034A (ja) * | 2000-01-20 | 2001-10-05 | Shinko Electric Ind Co Ltd | 電子部品パッケージ |
| JP2001237551A (ja) * | 2000-02-23 | 2001-08-31 | Alps Electric Co Ltd | 電子ユニットの多層基板への取付構造 |
| JP2002171073A (ja) * | 2000-09-19 | 2002-06-14 | Ngk Spark Plug Co Ltd | 配線基板 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7350296B2 (en) | 2004-09-15 | 2008-04-01 | Samsung Electro-Mechanics Co., Ltd. | Method of fabricating a printed circuit board including an embedded passive component |
| US7583512B2 (en) | 2004-09-15 | 2009-09-01 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board including embedded passive component |
| JP2007318089A (ja) * | 2006-04-25 | 2007-12-06 | Ngk Spark Plug Co Ltd | 配線基板 |
| JP2008211202A (ja) * | 2007-02-01 | 2008-09-11 | Ngk Spark Plug Co Ltd | 配線基板、半導体パッケージ |
| US8945329B2 (en) | 2011-06-24 | 2015-02-03 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing printed wiring board |
| US9078373B1 (en) | 2014-01-03 | 2015-07-07 | International Business Machines Corporation | Integrated circuit structures having off-axis in-hole capacitor and methods of forming |
| US9185807B2 (en) | 2014-01-03 | 2015-11-10 | Globalfoundries U.S. 2 Llc | Integrated circuit structures having off-axis in-hole capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3945764B2 (ja) | 2007-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7102085B2 (en) | Wiring substrate | |
| US6577490B2 (en) | Wiring board | |
| JP4387231B2 (ja) | キャパシタ実装配線基板及びその製造方法 | |
| US9478343B2 (en) | Printed wiring board | |
| US7358591B2 (en) | Capacitor device and semiconductor device having the same, and capacitor device manufacturing method | |
| JP2002016327A (ja) | 配線基板およびその製造方法 | |
| JP2009170941A (ja) | キャパシタ実装配線基板 | |
| JP3945764B2 (ja) | 配線基板 | |
| JP3810296B2 (ja) | 配線基板 | |
| JP4778148B2 (ja) | 多層配線基板 | |
| JP4851652B2 (ja) | 配線基板及びその製造方法 | |
| JP2001274555A (ja) | プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法 | |
| JP3727260B2 (ja) | 配線基板 | |
| JP2004241583A (ja) | 配線基板 | |
| JP5066311B2 (ja) | 配線基板 | |
| JP2004327743A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
| JP4179407B2 (ja) | 配線基板 | |
| JP2003229661A (ja) | 配線基板およびその製造方法 | |
| JP2003046255A (ja) | 配線基板 | |
| JP5913535B1 (ja) | 部品内蔵基板及びその製造方法 | |
| JP2002290032A (ja) | 配線基板の製造方法 | |
| JP2003008219A (ja) | 配線基板 | |
| JP2002084071A (ja) | 配線基板 | |
| JPH06204664A (ja) | 多層化基板 | |
| JP2002319760A (ja) | 配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070406 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |