JP5066311B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP5066311B2 JP5066311B2 JP2000328793A JP2000328793A JP5066311B2 JP 5066311 B2 JP5066311 B2 JP 5066311B2 JP 2000328793 A JP2000328793 A JP 2000328793A JP 2000328793 A JP2000328793 A JP 2000328793A JP 5066311 B2 JP5066311 B2 JP 5066311B2
- Authority
- JP
- Japan
- Prior art keywords
- core substrate
- wiring
- hole
- resin
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、コア基板に電子部品を内臓し且つこのコア基板を貫通するスルーホール導体を有する配線基板に関する。
【０００２】
【従来の技術】
近年における配線基板の小型化および配線基板内における配線の高密度化に対応するため、配線基板の第１主面上にＩＣチップなどの電子部品を搭載するだけでなく、コア基板(配線基板本体)の内部に電子部品を内蔵する配線基板が提案されている。
例えば、図８に示す配線基板４０は、絶縁性のコア基板４２に穿孔した貫通孔４５に埋込樹脂４６を介してチップ状の電子部品５０を内臓している。この電子部品５０は、図８に示すように、一対の側辺から上・下端５２，５３に突出する複数の電極５１をそれぞれ対称に有している。かかる電極５１は、その上・下端５２，５３に接触するハンダバンプ５４を介して、コア基板４２の表・裏面４３，４４に形成された所定パターンの配線層５７，５８と接続されている。
【０００３】
また、コア基板４２における貫通孔４５の周囲には、当該コア基板４２を貫通する複数のスルーホール４７内にスルーホール導体４８が貫通孔４５に沿って個別に形成されている。かかる導体４８は、内部に充填樹脂４９を有する。
更に、図８に示すように、コア基板４２の表・裏面４３，４４には、樹脂製の絶縁層５５，５６が形成されると共に、所定パターンを有し且つ電子部品５０の電極５１の上・下端５２，５３と接続する配線層５７，５８が形成される。加えて、絶縁層５５，５６には、これを貫通し且つ配線層５７，５８と接続するビア導体５９，６０が形成され、その上・下端には別の配線層６３，６４が形成されると共に、これらの上下には絶縁層６１，６２が個別に形成されている。
【０００４】
ところで、以上のような配線基板４０では、図８に示すように、電子部品５０の電極５１とスルーホール導体４８とは、ハンダバンプ５４、配線層５７，５８、ビア導体５９，６０、配線層６３，６４、および、ビア導体５９，６０と迂回する経路により接続されている。この結果、電子部品５０の電極５１とスルーホール導体４８との接続配線が長くなるため、かかる配線における抵抗やインダクタンスクタンスが高くなる。これにより、電子部品５０への給電が不十分になったり、電子部品５０から図示しない第１主面に搭載するＩＣチップへの給電に損失および遅延を生じてスイッチングノイズが発生し易くなるなど、配線基板４０内における電気的特性が不安定になる場合が生じる、という問題があった。
【０００５】
【発明が解決すべき課題】
本発明は、以上に説明した従来の技術における問題点を解決し、コア基板に内蔵する電子部品が所要の機能を発揮すると共に、内部の電気的特性が安定する配線基板を提供すること、を課題とする。
【０００６】
【課題を解決するための手段】
本発明は、上記課題を解決するため、コア基板に内蔵する電子部品とコア基板を貫通するスルーホール導体との接続経路を可及的に短くすることに着目して、成されたものである。
即ち、本発明の配線基板（請求項１）は、第１主面上に搭載される半導体素子に接続される接続端子が形成された配線基板であって、表面および裏面を有するコア基板と、このコア基板における表面と裏面との間を貫通する貫通孔、あるいはコア基板において表面に開口する凹部と、上記貫通孔または凹部内に埋込樹脂を介して内蔵され且つ上記コア基板の表面に電極を有する電子部品と、上記貫通孔または凹部の側面の周囲に沿って位置し且つコア基板における表面と裏面との間を貫通する複数のスルーホール導体と、を備え、上記埋込樹脂の表面とスルーホール導体の上端とは、同一平面において形成され、上記電子部品の電極とスルーホール導体の上端とは、埋込樹脂の表面上に形成された配線を介して接続されており、上記電子部品の電極と上記半導体素子の電極とは、ビア導体を介して接続されている、ことを特徴する。
【０００７】
これによれば、電子部品の電極とスルーホール導体の上端とは、コア基板に形成した貫通孔または凹部に充填された埋込樹脂の表面上に形成した配線を介して最短の経路で接続される。この結果、電子部品への給電や電子部品からの接地が確実になるため、当該電子部品の機能を十分に発揮させ得ると共に、配線基板内における電気的特性を安定化させることもできる。更に、第１主面に搭載される半導体素子への給電時において、損失や遅延を生じ、スイッチングノイズが生じ易くなり、電気的な特性が不安定化になる、という問題を解消でき、引いては、半導体素子への給電も安定化し得る。
尚、電子部品には、コンデンサ、インダクタ、抵抗、フィルタ等の受動部品や、ローノイズアンプ(ＬＮＡ)、トランジスタ、半導体素子、ＦＥＴ等の能動部品、或いはこれらのチップ状のものが含まれると共に、これらの異種の電子部品同士を同じ貫通孔や凹部内に内蔵しても良い。また、電子部品には、コア基板の表面または裏面の一方にのみ電極を有する形態も含まれる。
【０００８】
付言すれば、表面および裏面を有するコア基板と、このコア基板における表面と裏面との間を貫通する貫通孔、あるいはコア基板において表面に開口する凹部と、上記貫通孔または凹部内に埋込樹脂を介して内蔵され且つ上記コア基板の表面に電極を有する電子部品と、上記貫通孔または凹部の側面の周囲に沿って位置し且つコア基板における表面と裏面との間を貫通するスルーホール導体と、を備え、上記電子部品の電極とスルーホール導体の上端とは、上記コア基板の表面配線上および上記埋込樹脂の表面上に形成した配線を介して接続されている、配線基板も本発明に含まれ得る。
【０００９】
これによる場合、前述した電子部品の機能発揮や電気的特性の安定化に加え、電子部品を埋込樹脂によって埋設しつつコア基板に強固に内蔵できるため、電子部品をスルーホール導体や基板内の配線層と正確に接続し且つ所要の動作を確実に発揮させることが可能となる。
【００１０】
付言すれば、前記電子部品の電極とこれに隣接するスルーホール導体とは、同じ電源用またはグランド(接地)用回路に接続されている、配線基板も本発明に含まれ得る。これによる場合、隣接する電極とスルーホール導体との間を最も最短の長さで接続することができる。
また、前記電子部品の電極とこれに隣接するスルーホール導体とが、正・負逆の電荷に帯電された第１電位または第２電位となるように配置されている、配線基板も本発明に含まれ得る。これによる場合、隣接する電極とスルーホール導体との間における相互インダクタンスを増加させ、且つ両者に跨る全体のループインダクタンスを低減することが可能となる。これにより、基板内の電子部品と配線層間の通電や、配線層同士間の通電を安定させ且つ確実に行わしめ得る。尚、上記「隣接する」とは「間近」、即ち「一番近い」ことを指す。
【００１１】
【発明の実施の形態】
以下において本発明の実施に好適な形態を図面と共に説明する。
図１は、本発明の一形態の配線基板１における主要部の断面を示す。
配線基板１は、図１に示すように、絶縁性のコア基板(配線基板本体)２と、その表面３上と裏面４下とに形成した配線層１４，２０，２６，１５，２１，２７と、絶縁層１６，２２，２８，１７，２３，２９とからなるビルドアップ層とを有する多層基板である。上記配線層１４などの厚さは約１５μｍ程度であり、絶縁層１６などの厚さは約３０μｍ程度である。
コア基板２は、平面視が略正方形で厚さ約０．８ｍｍのガラス布入りのエポキシ樹脂からなり、その中央部をパンチングすることにより、図２(Ａ)に示すように、平面視が略正方形で一辺が１２ｍｍの貫通孔５が穿孔されている。尚、コア基板２の表・裏面３，４には、予め銅箔２ｃがそれぞれ貼り付けられている。
【００１２】
コア基板２の貫通孔５内には、シリカフィラなどの無機フィラを含むエポキシ系の埋込樹脂(樹脂を含む複合材料)１３を介して、複数のチップコンデンサ(電子部品)１０が内蔵されている。チップコンデンサ１０は、両側面１０ａにおいて上下端に突出し且つコア基板２の表面３から裏面４に向けて延びるように表・裏面３，４に位置する銅製の電極１１，１２を対称に複数設けている。
かかるチップコンデンサ１０は、例えばチタン酸バリウムを主成分とする誘電層と内部電極であるＮｉ層とを交互に積層したセラミックスコンデンサであって、３.２ｍｍ×１.６ｍｍ×０.７ｍｍのサイズを有する。
図１，図２(Ａ)に示すように、貫通孔５の周囲には、コア基板２の表・裏面３，４間を貫通する複数のスルーホール７，７が穿孔され、その内部に銅メッキからなるスルーホール導体８ａ，８ｂおよびシリカフィラを含む充填樹脂(樹脂を含む複合材料)９がそれぞれ形成されている。
【００１３】
尚、スルーホール導体８ａは電源用回路に接続され、スルーホール導体８ｂはグランド用回路に接続される。また、上記充填樹脂９に替え、多量の金属粉末を含む導電性樹脂、あるいは金属粉末を含む非導電性樹脂を用いても良い。更に、図２では、スルーホール導体８ａの上端(配線１４ｃ)を円形として表現した。
図１に示すように、コア基板２の表面３上には、銅メッキからなる配線層１４および配線１４ａと、シリカフィラを含むエポキシ樹脂(樹脂を含む複合材料)からなる絶縁層１６とが形成される。図１，図２(Ｂ)に示すように、配線１４ａは、左端のチップコンデンサ１０の電極１１とスルーホール導体８ａの上端とを接続している。図２(Ｂ)において、配線１４ａを介してスルーホール導体８ａと最短距離で接続される電極１１も電源用回路に接続されている。
【００１４】
尚、図２(Ｃ)に示すように、左下側のスルーホール導体８ａと右上の電極１１とを斜めの配線１４ａを介して接続する形態とすることもできる。この場合、貫通孔５の側面を挟んで隣接するスルーホール導体８ａ，８および電極１１，１１は、一方が正(＋)の電源電位で且つ他方が負(−)のグランド電位となり、常に逆向きに通電される。この結果、隣接するスルーホール導体８ａと電極１１、およびスルーホール導体８と電極１１との間におけるそれぞれの相互インダクタンス(２×Ｍ)が大きくなる。このため、両者の自己インダクタンスＬ１，Ｌ２の合計値から上記相互インダクタンスを差し引いた全体のループインダクタンスＬを低減することができる。従って、チップコンデンサ１０とスルーホール導体８ａ，８との間の導通が安定して取れ、同時スイッチングノイズや放射ノイズを防止することも可能となる。
【００１５】
また、図１に示すように、絶縁層１６内の所定の位置には、配線層１４、配線１４ａ、またはスルーホール導体８ｂの上端と接続する複数のフィルドビア導体１８が形成され、これらビア導体１８の上端と絶縁層１６との上には配線層２０が形成される。同様にして、配線層２０の上には絶縁層２２が形成され、且つフィルドビア導体２４が上記ビア導体１８の真上にスタックドビア(積み上げビア)として形成されると共に、フィルドビア導体２４の上端と絶縁層２２の上には配線層２６が形成される。
【００１６】
配線層２６の上には、ソルダーレジスト層(絶縁層)２８と、これを貫通し且つ第１主面３０よりも高く突出する複数のハンダバンプ(ＩＣ接続端子(Ｐｂ−Ｓｎ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｓｂ系、Ｓｎ−Ｚｎ系など))３２とが形成される。ハンダバンプ３２は、第１主面３０上に搭載されるＩＣチップ(半導体素子)３４の底面に突設された接続端子３６と個別に接続される。尚、接続端子３６およびハンダバンプ３２の周囲には、これらを埋設するようにＩＣチップ３４と第１主面３０との間に図示しないアンダーフィル材が充填される。
【００１７】
図１に示すように、コア基板２の裏面４下にも、銅メッキからなる配線層１５および配線１５ａとシリカフィラ入りのエポキシ樹脂からなる絶縁層１７とが形成される。配線１５ａは、前記図２(Ａ)または(Ｂ)に示した形態で、右端のチップコンデンサ１０の電極１２とスルーホール導体８ｂの下端との間を接続している。また、絶縁層１７の所定の位置には、配線層１５、配線１５ａ、またはスルーホール導体８ａに上端が接続する複数のフィルドビア導体１９が形成され、これらのビア導体１９の下端と絶縁層１７の下には配線層２１が形成される。
【００１８】
同様にして配線層２１の下には絶縁層２３およびフィルドビア導体２５が形成されると共に、当該ビア導体２５の下端と絶縁層２３の下には配線層２７が形成される。この配線層２７の下には、ソルダーレジスト層(絶縁層)２９が形成され、第２主面３１側に開口する開口部３３内に露出する配線層２７内の配線３５は、その表面にＮｉおよびＡｕメッキが被覆され、当該配線基板１自体を搭載する図示しないプリント基板などのマザーボードとの接続端子となる。
以上のような配線基板１によれば、チップコンデンサ１０の電極１１，１２とスルーホール導体８ａ，８ｂとは、コア基板２の表・裏面３，４に形成した配線１４ａ，１５ａを介して短い経路により接続される。従って、チップコンデンサ１０への給電や接地が確実に行え、該コンデンサ１０の機能を十分に発揮させ得ると共に、配線基板１内部の電気的特性も安定したものとすることができる。これにより、例えばＩＣチップ３４への高速給電が可能となる。
【００１９】
尚、チップコンデンサ１０の表面３側(即ち、ＩＣチップ３４側)の電極１１のみをスルーホール導体８ａと接続する場合も、コア基板２の表面３に形成した配線１４ａを介して接続することにより、上記と同様の効果を得ることができる。また、上記形態の他に、表面３側でのみ当該表面３に形成した配線１４ａを介して電極１１とスルーホール導体８ａとを接続し、且つ裏面４側(即ち、ＩＣチップ３４と反対側のマザーボード側)では、電極１２をビア導体を介してスルーホール導体８ａ,８ｂと接続する形態としても前記と同様の効果を得ることができる。
【００２０】
図３乃至図４は、前記配線基板１の製造方法における主要な工程に関する。
図３(Ａ)に示すように、表・裏面３，４に厚さ数１０μｍの銅箔２ｃを貼り付けた厚さ０．８ｍｍのガラスーエポキシ樹脂からなるコア基板２を用意する。
次に、図３(Ｂ)に示すように、コア基板２における所定の位置にドリルを用いて表・裏面３，４間を貫通する直径約０．３ｍｍのスルーホール７，７を穿孔する。尚、複数のスルーホール７は、平面視でほぼ正方形を形成する位置にある。
次いで、スルーホール７，７内に予めＰｄなどのメッキ用触媒を付着して無電解銅メッキを施した後、コア基板２の銅箔２ｃ，２ｃを含めて電解銅メッキを施す。その後、所定パターンの図示しないエッチングレジストを表・裏面３，４の銅メッキ層上に形成した後、エッチングを施す。
この結果、図３(Ｃ)に示すように、スルーホール７，７内が円筒形で且つコア基板２の表面３上および裏面４下に延びるスルーホール導体８，８が形成される。かかる導体８の中空部には、樹脂９が充填される。
【００２１】
更に、スルーホール導体８，８に囲まれたコア基板２にパンチングを施し、図３(Ｃ)に示すように、縦×横１２ｍｍずつの貫通孔５を表・裏面３，４間に穿孔する。次いで、図３(Ｄ)に示すように、コア基板２の裏面４側に、一方の表面がシリコン系の粘着剤からなる粘着面であるポリイミド製のテープＴを貼り付けて貫通孔５の裏面４側を封止する。かかるテープＴの粘着面は、貫通孔５側に向けられている。尚、テープＴは、上記コア基板２を含む多数のコア基板からなる多数個取り用のパネルにおける裏面の全体に渉って貼り付けられる。
次に、図４(Ａ)に示すように、複数のチップコンデンサ１０を図示しないチップマウンタを用いて貫通孔５内に挿入すると共に、各チップコンデンサ１０の電極１２をテープＴの粘着面における所定の位置に接着する。図示のように、各チップコンデンサ１０における電極１１，１２の端部は、コア基板２の表・裏面３，４の表面上に形成された銅メッキ層の表面とほぼ同じ位置に位置している。
【００２２】
次いで、図４(Ｂ)に示すように、コア基板２の表面３側から貫通孔５内に、エポキシ樹脂を主成分とする溶けた樹脂１３を充填した後、約１００℃に加熱し且つ約６０分保持するキュア処理を施す。この結果、図示のように、樹脂１３は固化して複数のチップコンデンサ１０を貫通孔５内に埋設する埋込樹脂となる。かかる樹脂１３のカーブして盛り上がった表面１３ａを、例えばバフ研磨などによって平坦に整面する。これにより、図４(Ｃ)に示すように、各チップコンデンサ１０の電極１１が露出する平坦な表面１３ｂが形成される。該表面１３ｂは、コア基板２の表面３上に形成された銅メッキ層の表面とほぼ同一平面である。また、図４(Ｃ)に示すように、テープＴを剥離すると、埋込樹脂１３の裏面１３ｃには各チップコンデンサ１０の電極１２がそれぞれ露出する。尚、裏面１３ｃも上記同様に整面すると各電極１２を確実に露出させ得る。裏面１３ｃは、コア基板２の裏面４の表面上に形成された銅メッキ層の表面とほぼ同一平面である。
【００２３】
そして、コア基板２の表・裏面３，４と埋込樹脂の表・裏面１３ｂ，１３ｃとに、メッキ用触媒を付着して無電解銅メッキおよび電解銅メッキを施す。更に、所定パターンの図示しないエッチングレジストを表・裏面３，１３ｂ，４，１３ｃの銅メッキ層上に形成して、エッチング液(亜硫酸ナトリウム、濃硫酸など)によりエッチングし、所定パターンの配線層を形成する。
この結果、図４(Ｄ)に示すように、コア基板２の表面３上には、各チップコンデンサ１０の電極１１と接続される所要パターンの配線層１４と、左端のチップコンデンサ１０の電極１１と左側のスルーホール導体８の上端、即ちコア基板２の表面３に形成された配線１４ｃとを接続する配線１４ａとが形成される。このため、かかるスルーホール導体８は、前記図１で示したスルーホール導体８ａとなると共に、内部に充填した樹脂９の上端部が蓋メッキされる。
尚、本形態における配線１４ａ，１４ｃは、前記特許請求の範囲におけるコア基板の表面で電子部品の電極とスルーホール導体とを接続する配線に該当する。
【００２４】
また、図４(Ｄ)に示すように、コア基板２の裏面４下には、各チップコンデンサ１０の電極１２と接続される所要パターンの配線層１５と、右端のチップコンデンサ１０の電極１２とスルーホール導体８の下端、即ちコア基板２の裏面４に形成された配線１５ｃとを接続する配線１５ａとが形成される。この結果、スルーホール導体８は、前記図１で示したスルーホール導体８ｂとなると共に、内部に充填した樹脂９の下端部が蓋メッキされる。尚、本形態における配線１５ａ，１５ｃも、前記特許請求の範囲におけるコア基板の表面で電子部品の電極とスルーホール導体とを接続する配線に該当する。
これ以降は、配線層２０，２６，２１，２７、絶縁層１６，２２，２８，１７，２３，２９、および、ビア導体１８，２４，１９，２５を、公知のビルドアップ工程(セミアディティブ法、フルアディティブ法、サブトラクティブ法、フィルム状樹脂材料のラミネートによる絶縁層の形成、フォトリソグラフィ技術、レーザ加工によるビアホールの穿孔等)により形成する。これにより、前記図１に示した配線基板１を得ることができる。
【００２５】
図５は、異なる形態の配線基板１ａの主要部の断面を示す。尚、以下において前記形態と同じ部分や要素には共通する符号を用いるものとする。
図５，６に示すように、配線基板１ａのコア基板２には、その表面３側に開口し且つ平面視が長方形で１２ｍｍ×１４ｍｍの凹部６がルータ加工により形成されている。図５に示すように、凹部６には、表面３側に露出する複数の電極１１のみを有する前記同様のチップコンデンサ１０ｂが挿入され、且つ前記同様のエポキシ系の埋込樹脂１３中に埋設されることにより、凹部６に内蔵されている。
図５に示すように、コア基板２の表面３上には、前記同様の配線層１４および配線１４ａ，１４ｂが形成されている。配線１４ａ，１４ｂは、コア基板２を貫通するスルーホール導体８ａ，８ｂの上端、即ちコア基板２の表面３に形成された配線１４ｃとそれぞれ個別に接続されている。尚、本形態における配線１４ａ，１４ｂ，１４ｃは、前記特許請求の範囲におけるコア基板の表面で電子部品の電極とスルーホール導体とを接続する配線に該当する。
【００２６】
図６に示すように、凹部６に内臓された複数のチップコンデンサ１０ｂの各電極１１に隣接して、凹部６の側面に沿ってコア基板２を貫通するスルーホール導体８ａ，８ｂを交互に形成しても良い。スルーホール導体８ａは、配線基板１ａの電源用回路に接続され、スルーホール導体８ｂは、グランド用回路に接続されている。また、チップコンデンサ１０ｂの同じ側面１０ａには、電源用回路またはグランド用回路に接続される電極１１，１１が交互に配置されているとする。
尚、図６，７では、スルーホール導体８ａ，８ｂの上端(配線１４ｃ)は、便宜上から円形として表現されている。
図７に示すように、凹部６の周囲に位置するスルーホール導体８ａ，８ａ間を斜め方向に接続する配線１４ａは、その途中で単数または複数のチップコンデンサ１０ｂの電源用回路に接続された電極１１に接続される。また、配線１４ａと平行で且つ凹部６の周囲に位置するスルーホール導体８ｂ，８ｂ間を斜めに接続する配線１４ｂも、その途中で単数または複数のチップコンデンサ１０ｂにおけるグランド用回路に接続された電極１１に接続される。
【００２７】
即ち、図７に示す場合には、凹部６の左右の側面を挟んで隣接するスルーホール導体８ａと電極１１およびスルーホール導体８ｂと電極１１は、常に一方が電源電位(＋)で他方がグランド電位(−)の正負逆の電位となり、常に逆向きに通電される。このため、隣接する導体８ａと電極１１または導体８ｂと電極１１との間におけるそれぞれの相互インダクタンス(２×Ｍ)が大きくなる。この結果、両者の自己インダクタンスＬ１，Ｌ２の合計値から上記相互インダクタンスを差し引いた全体のループインダクタンスＬを低減することができる。従って、チップコンデンサ１０ｂの各電極１１とスルーホール導体８ａ，８ｂとの間の導通が安定して取れ、同時スイッチングノイズや放射ノイズを防止することも可能となる。
【００２８】
図５に示すように、コア基板２の表面３、配線層１４、配線１４ａ，１４ｂ上には、配線層２０，２６、ビア導体１８，２４、および絶縁層１６，２２，２８が形成されている。配線層２６の上には、第１主面３０よりも高く突出する複数のハンダバンプ３２が形成され、これらは、第１主面３０上に搭載されるＩＣチップ３４の底面に突設された接続端子３６と個別に接続される。尚、ハンダバンプ３２と接続端子３６の周囲には、これらを埋設するようにＩＣチップ３４の底面と第１主面３０との間にアンダーフィル材３８が充填される。
【００２９】
また、図５に示すように、コア基板２の裏面４下には、前記同様に配線層１５，２１，２７、ビア導体１９，２５、および絶縁層１７，２３が形成されている。配線層２７の下には、ソルダーレジスト層(絶縁層)２９が形成され、その開口部３３内に露出する上記配線層２７内の配線３５は、表面にＮｉおよびＡｕメッキが被覆された接続端子である。そして、コア基板２を挟んだ配線層１４，１５は、スルーホール導体８ａ，８ｂを介して接続されているが、チップコンデンサ１０ｂは配線１４ａ，１４ｂおよびスルーホール導体８ａ，８ｂを介して下側の配線層１５，２１，２７や接続端子３５と導通されている。
【００３０】
本発明は以上において説明した各形態に限定されるものではない。
前記配線基板１において、電極１１のみを有するチップコンデンサ１０ｂをコア基板２の前記貫通孔５に埋込樹脂１３を介して内蔵することもできる。
また、配線基板１ａにおいて、電極１１，１２を有するチップコンデンサ１０をコア基板２の凹部６に埋込樹脂１３を介して内蔵することもできる。この場合、電極１２は凹部６の底面とコア基板２の裏面４との間を貫通する短いスルーホール導体を介して配線層１５と接続される。
更に、前記貫通孔５や凹部６に内蔵する電子部品は、１つのみでも良い。逆に、多数のコア基板２を含む多数個取りの基板(パネル)内における製品単位１個内に、複数の貫通孔５や凹部６を形成しても良い。
また、複数のチップ状電子部品を互いの側面間で予め接着したユニットとし、これを前記貫通孔５または凹部６内に挿入して内蔵することもできる。
【００３１】
更に、チップ状電子部品には、前記チップコンデンサ１０，１０ｂの他、チップ状にしたインダクタ、抵抗、フィルタ等の受動部品や、トランジスタ、半導体素子、ＦＥＴ、ローノイズアンプ(ＬＮＡ)などの能動部品も含まれると共に、互いに異種の電子部品同士を、コア基板の同じ貫通孔または凹部内に併せて内蔵することも可能である。
また、コア基板２の材質は、前記エポキシ樹脂の他、ビスマレイミド・トリアジン(ＢＴ)樹脂、ガラス−エポキシ樹脂複合材料、同様の耐熱性、機械強度、可撓性、加工容易性等を有するガラス織布や、ガラス織布等のガラス繊維とエポキシ樹脂、ポリイミド樹脂、またはＢＴ樹脂等の樹脂との複合材料であるガラス繊維−樹脂材料を用いても良い。あるいは、ポリイミド繊維等の有機繊維と樹脂との複合材料や、連続気孔を有するＰＴＦＥなど３次元網目構造のフッ素系樹脂にエポキシ樹脂等の樹脂を含浸させた樹脂−樹脂系複合材料等を用いることも可能である。
【００３２】
更に、前記スルーホール導体８ａ，８ｂ、配線層１４，１５、および配線１４ａ，１４ｂ，１５ａなどの材質は、前記Ｃｕの他、Ａｇ、Ｎｉ、Ｎｉ−Ａｕ等にしても良く、あるいは、これら金属のメッキ膜を用いず、導電性樹脂を塗布する等の方法により形成しても良い。
また、前記ビア導体１８などは、ビアホール内を埋め尽くす形態の前記フィルドビアに限らず、ビアホールの断面形状に倣った円錐形状の形態としても良い。
更に、絶縁層１６，１７などの材質は、前記エポキシ樹脂を主成分とするもののほか、同様の耐熱性、パターン成形性等を有するポリイミド樹脂、ＢＴ樹脂、ＰＰＥ樹脂、あるいは、連続気孔を有するＰＴＦＥ等３次元網目構造のフッ素系樹脂にエポキシ樹脂等の樹脂を含浸させた樹脂−樹脂複合材料等を用いることもできる。尚、絶縁層の形成には、絶縁性の樹脂フィルムを熱圧着する方法のほか、液状の樹脂をロールコータにより塗布する方法を用いることもできる。
【００３３】
【発明の効果】
以上に説明した本発明の配線基板によれば、電子部品の電極とスルーホール導体とは、コア基板に形成した貫通孔または凹部に充填された埋込樹脂の表面に形成した配線を介して最短の経路で接続されるため、電子部品への給電や電子部品からの接地が確実になる。従って、当該電子部品の機能を十分に発揮させ得ると共に、配線基板内における電気的特性を安定化させることもできる。
【図面の簡単な説明】
【図１】本発明の配線基板における１形態の配線基板の主要部を示す断面図。
【図２】(Ａ)は図１中のａ−ａ線に沿った視角の断面図、(Ｂ)は(Ａ)中の部分拡大図、(Ｃ)は異なる形態の配線を示す(Ｂ)と同様な拡大図。
【図３】(Ａ)〜(Ｄ)は図１の配線基板の製造方法における主要な工程を示す概略図。
【図４】(Ａ)〜(Ｄ)は図３(Ｄ)に続く上記製造方法における主要な工程を示す概略図。
【図５】本発明の異なる形態の配線基板における主要部を示す断面図。
【図６】図５中のａ−ａ線に沿った視角の断面図。
【図７】図６においてスルーホール導体と電極と間の配線などを示す概略図。
【図８】従来の配線基板における主要部を示す断面図。
【符号の説明】
１，１ａ……………配線基板
２……………………コア基板
３……………………表面
４……………………裏面
５……………………貫通孔
６……………………凹部
８，８ａ，８ｂ……スルーホール導体
１０，１０ｂ………チップコンデンサ(電子部品)
１１，１２…………電極
１４ａ，１４ｂ……配線
１４ｃ………………スルーホール導体の上端
【発明の属する技術分野】
本発明は、コア基板に電子部品を内臓し且つこのコア基板を貫通するスルーホール導体を有する配線基板に関する。
【０００２】
【従来の技術】
近年における配線基板の小型化および配線基板内における配線の高密度化に対応するため、配線基板の第１主面上にＩＣチップなどの電子部品を搭載するだけでなく、コア基板(配線基板本体)の内部に電子部品を内蔵する配線基板が提案されている。
例えば、図８に示す配線基板４０は、絶縁性のコア基板４２に穿孔した貫通孔４５に埋込樹脂４６を介してチップ状の電子部品５０を内臓している。この電子部品５０は、図８に示すように、一対の側辺から上・下端５２，５３に突出する複数の電極５１をそれぞれ対称に有している。かかる電極５１は、その上・下端５２，５３に接触するハンダバンプ５４を介して、コア基板４２の表・裏面４３，４４に形成された所定パターンの配線層５７，５８と接続されている。
【０００３】
また、コア基板４２における貫通孔４５の周囲には、当該コア基板４２を貫通する複数のスルーホール４７内にスルーホール導体４８が貫通孔４５に沿って個別に形成されている。かかる導体４８は、内部に充填樹脂４９を有する。
更に、図８に示すように、コア基板４２の表・裏面４３，４４には、樹脂製の絶縁層５５，５６が形成されると共に、所定パターンを有し且つ電子部品５０の電極５１の上・下端５２，５３と接続する配線層５７，５８が形成される。加えて、絶縁層５５，５６には、これを貫通し且つ配線層５７，５８と接続するビア導体５９，６０が形成され、その上・下端には別の配線層６３，６４が形成されると共に、これらの上下には絶縁層６１，６２が個別に形成されている。
【０００４】
ところで、以上のような配線基板４０では、図８に示すように、電子部品５０の電極５１とスルーホール導体４８とは、ハンダバンプ５４、配線層５７，５８、ビア導体５９，６０、配線層６３，６４、および、ビア導体５９，６０と迂回する経路により接続されている。この結果、電子部品５０の電極５１とスルーホール導体４８との接続配線が長くなるため、かかる配線における抵抗やインダクタンスクタンスが高くなる。これにより、電子部品５０への給電が不十分になったり、電子部品５０から図示しない第１主面に搭載するＩＣチップへの給電に損失および遅延を生じてスイッチングノイズが発生し易くなるなど、配線基板４０内における電気的特性が不安定になる場合が生じる、という問題があった。
【０００５】
【発明が解決すべき課題】
本発明は、以上に説明した従来の技術における問題点を解決し、コア基板に内蔵する電子部品が所要の機能を発揮すると共に、内部の電気的特性が安定する配線基板を提供すること、を課題とする。
【０００６】
【課題を解決するための手段】
本発明は、上記課題を解決するため、コア基板に内蔵する電子部品とコア基板を貫通するスルーホール導体との接続経路を可及的に短くすることに着目して、成されたものである。
即ち、本発明の配線基板（請求項１）は、第１主面上に搭載される半導体素子に接続される接続端子が形成された配線基板であって、表面および裏面を有するコア基板と、このコア基板における表面と裏面との間を貫通する貫通孔、あるいはコア基板において表面に開口する凹部と、上記貫通孔または凹部内に埋込樹脂を介して内蔵され且つ上記コア基板の表面に電極を有する電子部品と、上記貫通孔または凹部の側面の周囲に沿って位置し且つコア基板における表面と裏面との間を貫通する複数のスルーホール導体と、を備え、上記埋込樹脂の表面とスルーホール導体の上端とは、同一平面において形成され、上記電子部品の電極とスルーホール導体の上端とは、埋込樹脂の表面上に形成された配線を介して接続されており、上記電子部品の電極と上記半導体素子の電極とは、ビア導体を介して接続されている、ことを特徴する。
【０００７】
これによれば、電子部品の電極とスルーホール導体の上端とは、コア基板に形成した貫通孔または凹部に充填された埋込樹脂の表面上に形成した配線を介して最短の経路で接続される。この結果、電子部品への給電や電子部品からの接地が確実になるため、当該電子部品の機能を十分に発揮させ得ると共に、配線基板内における電気的特性を安定化させることもできる。更に、第１主面に搭載される半導体素子への給電時において、損失や遅延を生じ、スイッチングノイズが生じ易くなり、電気的な特性が不安定化になる、という問題を解消でき、引いては、半導体素子への給電も安定化し得る。
尚、電子部品には、コンデンサ、インダクタ、抵抗、フィルタ等の受動部品や、ローノイズアンプ(ＬＮＡ)、トランジスタ、半導体素子、ＦＥＴ等の能動部品、或いはこれらのチップ状のものが含まれると共に、これらの異種の電子部品同士を同じ貫通孔や凹部内に内蔵しても良い。また、電子部品には、コア基板の表面または裏面の一方にのみ電極を有する形態も含まれる。
【０００８】
付言すれば、表面および裏面を有するコア基板と、このコア基板における表面と裏面との間を貫通する貫通孔、あるいはコア基板において表面に開口する凹部と、上記貫通孔または凹部内に埋込樹脂を介して内蔵され且つ上記コア基板の表面に電極を有する電子部品と、上記貫通孔または凹部の側面の周囲に沿って位置し且つコア基板における表面と裏面との間を貫通するスルーホール導体と、を備え、上記電子部品の電極とスルーホール導体の上端とは、上記コア基板の表面配線上および上記埋込樹脂の表面上に形成した配線を介して接続されている、配線基板も本発明に含まれ得る。
【０００９】
これによる場合、前述した電子部品の機能発揮や電気的特性の安定化に加え、電子部品を埋込樹脂によって埋設しつつコア基板に強固に内蔵できるため、電子部品をスルーホール導体や基板内の配線層と正確に接続し且つ所要の動作を確実に発揮させることが可能となる。
【００１０】
付言すれば、前記電子部品の電極とこれに隣接するスルーホール導体とは、同じ電源用またはグランド(接地)用回路に接続されている、配線基板も本発明に含まれ得る。これによる場合、隣接する電極とスルーホール導体との間を最も最短の長さで接続することができる。
また、前記電子部品の電極とこれに隣接するスルーホール導体とが、正・負逆の電荷に帯電された第１電位または第２電位となるように配置されている、配線基板も本発明に含まれ得る。これによる場合、隣接する電極とスルーホール導体との間における相互インダクタンスを増加させ、且つ両者に跨る全体のループインダクタンスを低減することが可能となる。これにより、基板内の電子部品と配線層間の通電や、配線層同士間の通電を安定させ且つ確実に行わしめ得る。尚、上記「隣接する」とは「間近」、即ち「一番近い」ことを指す。
【００１１】
【発明の実施の形態】
以下において本発明の実施に好適な形態を図面と共に説明する。
図１は、本発明の一形態の配線基板１における主要部の断面を示す。
配線基板１は、図１に示すように、絶縁性のコア基板(配線基板本体)２と、その表面３上と裏面４下とに形成した配線層１４，２０，２６，１５，２１，２７と、絶縁層１６，２２，２８，１７，２３，２９とからなるビルドアップ層とを有する多層基板である。上記配線層１４などの厚さは約１５μｍ程度であり、絶縁層１６などの厚さは約３０μｍ程度である。
コア基板２は、平面視が略正方形で厚さ約０．８ｍｍのガラス布入りのエポキシ樹脂からなり、その中央部をパンチングすることにより、図２(Ａ)に示すように、平面視が略正方形で一辺が１２ｍｍの貫通孔５が穿孔されている。尚、コア基板２の表・裏面３，４には、予め銅箔２ｃがそれぞれ貼り付けられている。
【００１２】
コア基板２の貫通孔５内には、シリカフィラなどの無機フィラを含むエポキシ系の埋込樹脂(樹脂を含む複合材料)１３を介して、複数のチップコンデンサ(電子部品)１０が内蔵されている。チップコンデンサ１０は、両側面１０ａにおいて上下端に突出し且つコア基板２の表面３から裏面４に向けて延びるように表・裏面３，４に位置する銅製の電極１１，１２を対称に複数設けている。
かかるチップコンデンサ１０は、例えばチタン酸バリウムを主成分とする誘電層と内部電極であるＮｉ層とを交互に積層したセラミックスコンデンサであって、３.２ｍｍ×１.６ｍｍ×０.７ｍｍのサイズを有する。
図１，図２(Ａ)に示すように、貫通孔５の周囲には、コア基板２の表・裏面３，４間を貫通する複数のスルーホール７，７が穿孔され、その内部に銅メッキからなるスルーホール導体８ａ，８ｂおよびシリカフィラを含む充填樹脂(樹脂を含む複合材料)９がそれぞれ形成されている。
【００１３】
尚、スルーホール導体８ａは電源用回路に接続され、スルーホール導体８ｂはグランド用回路に接続される。また、上記充填樹脂９に替え、多量の金属粉末を含む導電性樹脂、あるいは金属粉末を含む非導電性樹脂を用いても良い。更に、図２では、スルーホール導体８ａの上端(配線１４ｃ)を円形として表現した。
図１に示すように、コア基板２の表面３上には、銅メッキからなる配線層１４および配線１４ａと、シリカフィラを含むエポキシ樹脂(樹脂を含む複合材料)からなる絶縁層１６とが形成される。図１，図２(Ｂ)に示すように、配線１４ａは、左端のチップコンデンサ１０の電極１１とスルーホール導体８ａの上端とを接続している。図２(Ｂ)において、配線１４ａを介してスルーホール導体８ａと最短距離で接続される電極１１も電源用回路に接続されている。
【００１４】
尚、図２(Ｃ)に示すように、左下側のスルーホール導体８ａと右上の電極１１とを斜めの配線１４ａを介して接続する形態とすることもできる。この場合、貫通孔５の側面を挟んで隣接するスルーホール導体８ａ，８および電極１１，１１は、一方が正(＋)の電源電位で且つ他方が負(−)のグランド電位となり、常に逆向きに通電される。この結果、隣接するスルーホール導体８ａと電極１１、およびスルーホール導体８と電極１１との間におけるそれぞれの相互インダクタンス(２×Ｍ)が大きくなる。このため、両者の自己インダクタンスＬ１，Ｌ２の合計値から上記相互インダクタンスを差し引いた全体のループインダクタンスＬを低減することができる。従って、チップコンデンサ１０とスルーホール導体８ａ，８との間の導通が安定して取れ、同時スイッチングノイズや放射ノイズを防止することも可能となる。
【００１５】
また、図１に示すように、絶縁層１６内の所定の位置には、配線層１４、配線１４ａ、またはスルーホール導体８ｂの上端と接続する複数のフィルドビア導体１８が形成され、これらビア導体１８の上端と絶縁層１６との上には配線層２０が形成される。同様にして、配線層２０の上には絶縁層２２が形成され、且つフィルドビア導体２４が上記ビア導体１８の真上にスタックドビア(積み上げビア)として形成されると共に、フィルドビア導体２４の上端と絶縁層２２の上には配線層２６が形成される。
【００１６】
配線層２６の上には、ソルダーレジスト層(絶縁層)２８と、これを貫通し且つ第１主面３０よりも高く突出する複数のハンダバンプ(ＩＣ接続端子(Ｐｂ−Ｓｎ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｓｂ系、Ｓｎ−Ｚｎ系など))３２とが形成される。ハンダバンプ３２は、第１主面３０上に搭載されるＩＣチップ(半導体素子)３４の底面に突設された接続端子３６と個別に接続される。尚、接続端子３６およびハンダバンプ３２の周囲には、これらを埋設するようにＩＣチップ３４と第１主面３０との間に図示しないアンダーフィル材が充填される。
【００１７】
図１に示すように、コア基板２の裏面４下にも、銅メッキからなる配線層１５および配線１５ａとシリカフィラ入りのエポキシ樹脂からなる絶縁層１７とが形成される。配線１５ａは、前記図２(Ａ)または(Ｂ)に示した形態で、右端のチップコンデンサ１０の電極１２とスルーホール導体８ｂの下端との間を接続している。また、絶縁層１７の所定の位置には、配線層１５、配線１５ａ、またはスルーホール導体８ａに上端が接続する複数のフィルドビア導体１９が形成され、これらのビア導体１９の下端と絶縁層１７の下には配線層２１が形成される。
【００１８】
同様にして配線層２１の下には絶縁層２３およびフィルドビア導体２５が形成されると共に、当該ビア導体２５の下端と絶縁層２３の下には配線層２７が形成される。この配線層２７の下には、ソルダーレジスト層(絶縁層)２９が形成され、第２主面３１側に開口する開口部３３内に露出する配線層２７内の配線３５は、その表面にＮｉおよびＡｕメッキが被覆され、当該配線基板１自体を搭載する図示しないプリント基板などのマザーボードとの接続端子となる。
以上のような配線基板１によれば、チップコンデンサ１０の電極１１，１２とスルーホール導体８ａ，８ｂとは、コア基板２の表・裏面３，４に形成した配線１４ａ，１５ａを介して短い経路により接続される。従って、チップコンデンサ１０への給電や接地が確実に行え、該コンデンサ１０の機能を十分に発揮させ得ると共に、配線基板１内部の電気的特性も安定したものとすることができる。これにより、例えばＩＣチップ３４への高速給電が可能となる。
【００１９】
尚、チップコンデンサ１０の表面３側(即ち、ＩＣチップ３４側)の電極１１のみをスルーホール導体８ａと接続する場合も、コア基板２の表面３に形成した配線１４ａを介して接続することにより、上記と同様の効果を得ることができる。また、上記形態の他に、表面３側でのみ当該表面３に形成した配線１４ａを介して電極１１とスルーホール導体８ａとを接続し、且つ裏面４側(即ち、ＩＣチップ３４と反対側のマザーボード側)では、電極１２をビア導体を介してスルーホール導体８ａ,８ｂと接続する形態としても前記と同様の効果を得ることができる。
【００２０】
図３乃至図４は、前記配線基板１の製造方法における主要な工程に関する。
図３(Ａ)に示すように、表・裏面３，４に厚さ数１０μｍの銅箔２ｃを貼り付けた厚さ０．８ｍｍのガラスーエポキシ樹脂からなるコア基板２を用意する。
次に、図３(Ｂ)に示すように、コア基板２における所定の位置にドリルを用いて表・裏面３，４間を貫通する直径約０．３ｍｍのスルーホール７，７を穿孔する。尚、複数のスルーホール７は、平面視でほぼ正方形を形成する位置にある。
次いで、スルーホール７，７内に予めＰｄなどのメッキ用触媒を付着して無電解銅メッキを施した後、コア基板２の銅箔２ｃ，２ｃを含めて電解銅メッキを施す。その後、所定パターンの図示しないエッチングレジストを表・裏面３，４の銅メッキ層上に形成した後、エッチングを施す。
この結果、図３(Ｃ)に示すように、スルーホール７，７内が円筒形で且つコア基板２の表面３上および裏面４下に延びるスルーホール導体８，８が形成される。かかる導体８の中空部には、樹脂９が充填される。
【００２１】
更に、スルーホール導体８，８に囲まれたコア基板２にパンチングを施し、図３(Ｃ)に示すように、縦×横１２ｍｍずつの貫通孔５を表・裏面３，４間に穿孔する。次いで、図３(Ｄ)に示すように、コア基板２の裏面４側に、一方の表面がシリコン系の粘着剤からなる粘着面であるポリイミド製のテープＴを貼り付けて貫通孔５の裏面４側を封止する。かかるテープＴの粘着面は、貫通孔５側に向けられている。尚、テープＴは、上記コア基板２を含む多数のコア基板からなる多数個取り用のパネルにおける裏面の全体に渉って貼り付けられる。
次に、図４(Ａ)に示すように、複数のチップコンデンサ１０を図示しないチップマウンタを用いて貫通孔５内に挿入すると共に、各チップコンデンサ１０の電極１２をテープＴの粘着面における所定の位置に接着する。図示のように、各チップコンデンサ１０における電極１１，１２の端部は、コア基板２の表・裏面３，４の表面上に形成された銅メッキ層の表面とほぼ同じ位置に位置している。
【００２２】
次いで、図４(Ｂ)に示すように、コア基板２の表面３側から貫通孔５内に、エポキシ樹脂を主成分とする溶けた樹脂１３を充填した後、約１００℃に加熱し且つ約６０分保持するキュア処理を施す。この結果、図示のように、樹脂１３は固化して複数のチップコンデンサ１０を貫通孔５内に埋設する埋込樹脂となる。かかる樹脂１３のカーブして盛り上がった表面１３ａを、例えばバフ研磨などによって平坦に整面する。これにより、図４(Ｃ)に示すように、各チップコンデンサ１０の電極１１が露出する平坦な表面１３ｂが形成される。該表面１３ｂは、コア基板２の表面３上に形成された銅メッキ層の表面とほぼ同一平面である。また、図４(Ｃ)に示すように、テープＴを剥離すると、埋込樹脂１３の裏面１３ｃには各チップコンデンサ１０の電極１２がそれぞれ露出する。尚、裏面１３ｃも上記同様に整面すると各電極１２を確実に露出させ得る。裏面１３ｃは、コア基板２の裏面４の表面上に形成された銅メッキ層の表面とほぼ同一平面である。
【００２３】
そして、コア基板２の表・裏面３，４と埋込樹脂の表・裏面１３ｂ，１３ｃとに、メッキ用触媒を付着して無電解銅メッキおよび電解銅メッキを施す。更に、所定パターンの図示しないエッチングレジストを表・裏面３，１３ｂ，４，１３ｃの銅メッキ層上に形成して、エッチング液(亜硫酸ナトリウム、濃硫酸など)によりエッチングし、所定パターンの配線層を形成する。
この結果、図４(Ｄ)に示すように、コア基板２の表面３上には、各チップコンデンサ１０の電極１１と接続される所要パターンの配線層１４と、左端のチップコンデンサ１０の電極１１と左側のスルーホール導体８の上端、即ちコア基板２の表面３に形成された配線１４ｃとを接続する配線１４ａとが形成される。このため、かかるスルーホール導体８は、前記図１で示したスルーホール導体８ａとなると共に、内部に充填した樹脂９の上端部が蓋メッキされる。
尚、本形態における配線１４ａ，１４ｃは、前記特許請求の範囲におけるコア基板の表面で電子部品の電極とスルーホール導体とを接続する配線に該当する。
【００２４】
また、図４(Ｄ)に示すように、コア基板２の裏面４下には、各チップコンデンサ１０の電極１２と接続される所要パターンの配線層１５と、右端のチップコンデンサ１０の電極１２とスルーホール導体８の下端、即ちコア基板２の裏面４に形成された配線１５ｃとを接続する配線１５ａとが形成される。この結果、スルーホール導体８は、前記図１で示したスルーホール導体８ｂとなると共に、内部に充填した樹脂９の下端部が蓋メッキされる。尚、本形態における配線１５ａ，１５ｃも、前記特許請求の範囲におけるコア基板の表面で電子部品の電極とスルーホール導体とを接続する配線に該当する。
これ以降は、配線層２０，２６，２１，２７、絶縁層１６，２２，２８，１７，２３，２９、および、ビア導体１８，２４，１９，２５を、公知のビルドアップ工程(セミアディティブ法、フルアディティブ法、サブトラクティブ法、フィルム状樹脂材料のラミネートによる絶縁層の形成、フォトリソグラフィ技術、レーザ加工によるビアホールの穿孔等)により形成する。これにより、前記図１に示した配線基板１を得ることができる。
【００２５】
図５は、異なる形態の配線基板１ａの主要部の断面を示す。尚、以下において前記形態と同じ部分や要素には共通する符号を用いるものとする。
図５，６に示すように、配線基板１ａのコア基板２には、その表面３側に開口し且つ平面視が長方形で１２ｍｍ×１４ｍｍの凹部６がルータ加工により形成されている。図５に示すように、凹部６には、表面３側に露出する複数の電極１１のみを有する前記同様のチップコンデンサ１０ｂが挿入され、且つ前記同様のエポキシ系の埋込樹脂１３中に埋設されることにより、凹部６に内蔵されている。
図５に示すように、コア基板２の表面３上には、前記同様の配線層１４および配線１４ａ，１４ｂが形成されている。配線１４ａ，１４ｂは、コア基板２を貫通するスルーホール導体８ａ，８ｂの上端、即ちコア基板２の表面３に形成された配線１４ｃとそれぞれ個別に接続されている。尚、本形態における配線１４ａ，１４ｂ，１４ｃは、前記特許請求の範囲におけるコア基板の表面で電子部品の電極とスルーホール導体とを接続する配線に該当する。
【００２６】
図６に示すように、凹部６に内臓された複数のチップコンデンサ１０ｂの各電極１１に隣接して、凹部６の側面に沿ってコア基板２を貫通するスルーホール導体８ａ，８ｂを交互に形成しても良い。スルーホール導体８ａは、配線基板１ａの電源用回路に接続され、スルーホール導体８ｂは、グランド用回路に接続されている。また、チップコンデンサ１０ｂの同じ側面１０ａには、電源用回路またはグランド用回路に接続される電極１１，１１が交互に配置されているとする。
尚、図６，７では、スルーホール導体８ａ，８ｂの上端(配線１４ｃ)は、便宜上から円形として表現されている。
図７に示すように、凹部６の周囲に位置するスルーホール導体８ａ，８ａ間を斜め方向に接続する配線１４ａは、その途中で単数または複数のチップコンデンサ１０ｂの電源用回路に接続された電極１１に接続される。また、配線１４ａと平行で且つ凹部６の周囲に位置するスルーホール導体８ｂ，８ｂ間を斜めに接続する配線１４ｂも、その途中で単数または複数のチップコンデンサ１０ｂにおけるグランド用回路に接続された電極１１に接続される。
【００２７】
即ち、図７に示す場合には、凹部６の左右の側面を挟んで隣接するスルーホール導体８ａと電極１１およびスルーホール導体８ｂと電極１１は、常に一方が電源電位(＋)で他方がグランド電位(−)の正負逆の電位となり、常に逆向きに通電される。このため、隣接する導体８ａと電極１１または導体８ｂと電極１１との間におけるそれぞれの相互インダクタンス(２×Ｍ)が大きくなる。この結果、両者の自己インダクタンスＬ１，Ｌ２の合計値から上記相互インダクタンスを差し引いた全体のループインダクタンスＬを低減することができる。従って、チップコンデンサ１０ｂの各電極１１とスルーホール導体８ａ，８ｂとの間の導通が安定して取れ、同時スイッチングノイズや放射ノイズを防止することも可能となる。
【００２８】
図５に示すように、コア基板２の表面３、配線層１４、配線１４ａ，１４ｂ上には、配線層２０，２６、ビア導体１８，２４、および絶縁層１６，２２，２８が形成されている。配線層２６の上には、第１主面３０よりも高く突出する複数のハンダバンプ３２が形成され、これらは、第１主面３０上に搭載されるＩＣチップ３４の底面に突設された接続端子３６と個別に接続される。尚、ハンダバンプ３２と接続端子３６の周囲には、これらを埋設するようにＩＣチップ３４の底面と第１主面３０との間にアンダーフィル材３８が充填される。
【００２９】
また、図５に示すように、コア基板２の裏面４下には、前記同様に配線層１５，２１，２７、ビア導体１９，２５、および絶縁層１７，２３が形成されている。配線層２７の下には、ソルダーレジスト層(絶縁層)２９が形成され、その開口部３３内に露出する上記配線層２７内の配線３５は、表面にＮｉおよびＡｕメッキが被覆された接続端子である。そして、コア基板２を挟んだ配線層１４，１５は、スルーホール導体８ａ，８ｂを介して接続されているが、チップコンデンサ１０ｂは配線１４ａ，１４ｂおよびスルーホール導体８ａ，８ｂを介して下側の配線層１５，２１，２７や接続端子３５と導通されている。
【００３０】
本発明は以上において説明した各形態に限定されるものではない。
前記配線基板１において、電極１１のみを有するチップコンデンサ１０ｂをコア基板２の前記貫通孔５に埋込樹脂１３を介して内蔵することもできる。
また、配線基板１ａにおいて、電極１１，１２を有するチップコンデンサ１０をコア基板２の凹部６に埋込樹脂１３を介して内蔵することもできる。この場合、電極１２は凹部６の底面とコア基板２の裏面４との間を貫通する短いスルーホール導体を介して配線層１５と接続される。
更に、前記貫通孔５や凹部６に内蔵する電子部品は、１つのみでも良い。逆に、多数のコア基板２を含む多数個取りの基板(パネル)内における製品単位１個内に、複数の貫通孔５や凹部６を形成しても良い。
また、複数のチップ状電子部品を互いの側面間で予め接着したユニットとし、これを前記貫通孔５または凹部６内に挿入して内蔵することもできる。
【００３１】
更に、チップ状電子部品には、前記チップコンデンサ１０，１０ｂの他、チップ状にしたインダクタ、抵抗、フィルタ等の受動部品や、トランジスタ、半導体素子、ＦＥＴ、ローノイズアンプ(ＬＮＡ)などの能動部品も含まれると共に、互いに異種の電子部品同士を、コア基板の同じ貫通孔または凹部内に併せて内蔵することも可能である。
また、コア基板２の材質は、前記エポキシ樹脂の他、ビスマレイミド・トリアジン(ＢＴ)樹脂、ガラス−エポキシ樹脂複合材料、同様の耐熱性、機械強度、可撓性、加工容易性等を有するガラス織布や、ガラス織布等のガラス繊維とエポキシ樹脂、ポリイミド樹脂、またはＢＴ樹脂等の樹脂との複合材料であるガラス繊維−樹脂材料を用いても良い。あるいは、ポリイミド繊維等の有機繊維と樹脂との複合材料や、連続気孔を有するＰＴＦＥなど３次元網目構造のフッ素系樹脂にエポキシ樹脂等の樹脂を含浸させた樹脂−樹脂系複合材料等を用いることも可能である。
【００３２】
更に、前記スルーホール導体８ａ，８ｂ、配線層１４，１５、および配線１４ａ，１４ｂ，１５ａなどの材質は、前記Ｃｕの他、Ａｇ、Ｎｉ、Ｎｉ−Ａｕ等にしても良く、あるいは、これら金属のメッキ膜を用いず、導電性樹脂を塗布する等の方法により形成しても良い。
また、前記ビア導体１８などは、ビアホール内を埋め尽くす形態の前記フィルドビアに限らず、ビアホールの断面形状に倣った円錐形状の形態としても良い。
更に、絶縁層１６，１７などの材質は、前記エポキシ樹脂を主成分とするもののほか、同様の耐熱性、パターン成形性等を有するポリイミド樹脂、ＢＴ樹脂、ＰＰＥ樹脂、あるいは、連続気孔を有するＰＴＦＥ等３次元網目構造のフッ素系樹脂にエポキシ樹脂等の樹脂を含浸させた樹脂−樹脂複合材料等を用いることもできる。尚、絶縁層の形成には、絶縁性の樹脂フィルムを熱圧着する方法のほか、液状の樹脂をロールコータにより塗布する方法を用いることもできる。
【００３３】
【発明の効果】
以上に説明した本発明の配線基板によれば、電子部品の電極とスルーホール導体とは、コア基板に形成した貫通孔または凹部に充填された埋込樹脂の表面に形成した配線を介して最短の経路で接続されるため、電子部品への給電や電子部品からの接地が確実になる。従って、当該電子部品の機能を十分に発揮させ得ると共に、配線基板内における電気的特性を安定化させることもできる。
【図面の簡単な説明】
【図１】本発明の配線基板における１形態の配線基板の主要部を示す断面図。
【図２】(Ａ)は図１中のａ−ａ線に沿った視角の断面図、(Ｂ)は(Ａ)中の部分拡大図、(Ｃ)は異なる形態の配線を示す(Ｂ)と同様な拡大図。
【図３】(Ａ)〜(Ｄ)は図１の配線基板の製造方法における主要な工程を示す概略図。
【図４】(Ａ)〜(Ｄ)は図３(Ｄ)に続く上記製造方法における主要な工程を示す概略図。
【図５】本発明の異なる形態の配線基板における主要部を示す断面図。
【図６】図５中のａ−ａ線に沿った視角の断面図。
【図７】図６においてスルーホール導体と電極と間の配線などを示す概略図。
【図８】従来の配線基板における主要部を示す断面図。
【符号の説明】
１，１ａ……………配線基板
２……………………コア基板
３……………………表面
４……………………裏面
５……………………貫通孔
６……………………凹部
８，８ａ，８ｂ……スルーホール導体
１０，１０ｂ………チップコンデンサ(電子部品)
１１，１２…………電極
１４ａ，１４ｂ……配線
１４ｃ………………スルーホール導体の上端
Claims (1)
- 第１主面上に搭載される半導体素子に接続される接続端子が形成された配線基板であって、
表面および裏面を有するコア基板と、
上記コア基板における表面と裏面との間を貫通する貫通孔、あるいはコア基板において表面に開口する凹部と、
上記貫通孔または凹部内に埋込樹脂を介して内蔵され且つ上記コア基板の表面に電極を有する電子部品と、
上記貫通孔または凹部の側面の周囲に沿って位置し且つコア基板における表面と裏面との間を貫通する複数のスルーホール導体と、を備え、
上記埋込樹脂の表面とスルーホール導体の上端とは、同一平面において形成され、
上記電子部品の電極とスルーホール導体の上端とは、埋込樹脂の表面上に形成された配線を介して接続されており、
上記電子部品の電極と上記半導体素子の電極とは、ビア導体を介して接続されている、
ことを特徴する配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000328793A JP5066311B2 (ja) | 2000-10-27 | 2000-10-27 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000328793A JP5066311B2 (ja) | 2000-10-27 | 2000-10-27 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002134919A JP2002134919A (ja) | 2002-05-10 |
| JP5066311B2 true JP5066311B2 (ja) | 2012-11-07 |
Family
ID=18805594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000328793A Expired - Fee Related JP5066311B2 (ja) | 2000-10-27 | 2000-10-27 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5066311B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007318089A (ja) * | 2006-04-25 | 2007-12-06 | Ngk Spark Plug Co Ltd | 配線基板 |
| JP4954765B2 (ja) * | 2006-04-25 | 2012-06-20 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3094481B2 (ja) * | 1991-03-13 | 2000-10-03 | 松下電器産業株式会社 | 電子回路装置とその製造方法 |
| JPH09199824A (ja) * | 1995-11-16 | 1997-07-31 | Matsushita Electric Ind Co Ltd | プリント配線板とその実装体 |
| JPH10215066A (ja) * | 1997-01-28 | 1998-08-11 | Ibiden Co Ltd | プリント配線板の製造方法 |
| JP3672169B2 (ja) * | 1999-03-05 | 2005-07-13 | 日本特殊陶業株式会社 | コンデンサ、コア基板本体の製造方法、及び、コンデンサ内蔵コア基板の製造方法 |
| JP3522571B2 (ja) * | 1999-03-05 | 2004-04-26 | 日本特殊陶業株式会社 | 配線基板 |
-
2000
- 2000-10-27 JP JP2000328793A patent/JP5066311B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002134919A (ja) | 2002-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100442215B1 (ko) | 인쇄배선회로다층어셈블리및그제조방법 | |
| JP5122932B2 (ja) | 多層配線基板 | |
| JP4387231B2 (ja) | キャパシタ実装配線基板及びその製造方法 | |
| JP2003031719A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| US20020179334A1 (en) | Solid via layer to layer interconnect | |
| JP2002290030A (ja) | 配線基板 | |
| JP4829998B2 (ja) | キャパシタ実装配線基板 | |
| JP2002076637A (ja) | チップ部品内蔵基板及びその製造方法 | |
| JP5078759B2 (ja) | 配線基板内蔵用電子部品及び配線基板 | |
| JP5020671B2 (ja) | コンデンサ内蔵配線基板 | |
| JP3930222B2 (ja) | 半導体装置の製造方法 | |
| JP3810296B2 (ja) | 配線基板 | |
| JP3945764B2 (ja) | 配線基板 | |
| JP4778148B2 (ja) | 多層配線基板 | |
| JP4635331B2 (ja) | プリント配線板 | |
| JP5066311B2 (ja) | 配線基板 | |
| JP3727260B2 (ja) | 配線基板 | |
| JP2002232102A (ja) | 配線基板 | |
| JP2001345559A (ja) | 配線基板及びその製造方法 | |
| JP2004241583A (ja) | 配線基板 | |
| JP4814129B2 (ja) | 部品内蔵配線基板、配線基板内蔵用部品 | |
| JP2003046255A (ja) | 配線基板 | |
| JP2008244029A (ja) | 部品内蔵配線基板、配線基板内蔵用部品 | |
| JP2003008219A (ja) | 配線基板 | |
| JP5122846B2 (ja) | コンデンサ内蔵配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071010 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101029 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110517 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120813 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |