JP3810296B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP3810296B2 JP3810296B2 JP2001284957A JP2001284957A JP3810296B2 JP 3810296 B2 JP3810296 B2 JP 3810296B2 JP 2001284957 A JP2001284957 A JP 2001284957A JP 2001284957 A JP2001284957 A JP 2001284957A JP 3810296 B2 JP3810296 B2 JP 3810296B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- core substrate
- wiring board
- wiring
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、コア基板に電子部品を内蔵し且つコア基板の表面および裏面に形成した配線層同士を導通するスルーホール導体を有する配線基板に関する。
【０００２】
【従来の技術】
近年における配線基板の小型化および配線基板内における配線の高密度化に対応するため、配線基板の第１主面上にＩＣチップなどの電子部品を搭載するだけでなく、コア基板の内部に電子部品を内蔵する配線基板が提案されている。
例えば、図８(Ａ)に示す配線基板５０は、絶縁性のコア基板５１に設けた貫通孔５２に埋込樹脂５３を介して複数のチップコンデンサ(電子部品)５４を内蔵している。各チップコンデンサ５４は、図８(Ｂ)にも示すように、平面視で一対の長辺から上下端に突出する複数の電極５５，５６を該長辺に沿って有している。
【０００３】
また、図８(Ａ)，(Ｂ)に示すように、コア基板５１における貫通孔５２の周囲には、コア基板５１を貫通するスルーホール導体５７，５８が貫通孔５２の側面に沿って形成されている。該導体５７，５８は、内部に充填樹脂５９を有する。更に、コア基板５１の表面と裏面とには、図８(Ａ)に示すように、絶縁層６０，６１が形成されると共に、所定パターンを有し且つ各チップコンデンサ５４の電極５５，５６と接続する配線層６２，６３が形成される。加えて、絶縁層６０，６１には、これを貫通し且つ配線層６２，６３と接続するビア導体６４，６５が形成され、その上下端には別の配線層６６，６７が形成されると共に、これらの上下に絶縁層６８，６９が個別に形成されている。
【０００４】
そして、前記スルーホール導体５７は、配線基板５０における電源回路またはグランド用回路に接続されており、スルーホール導体５８は、信号用回路に接続されている。ところで、チップコンデンサ５４は、電極５５，５６を介して配線層６２，６３などとの間で導通する際に、スイッチングノイズを発生させることがある。このため、スルーホール導体５８が接続されている信号用回路は、かかるスイッチングノイズの影響を受けて誤動作を生じる、という問題があった。この誤動作は、電極５５，５６に近接するスルーホール導体５８にて生じ易い。
【０００５】
一方、電源回路またはグランド用回路に接続される前記スルーホール導体５７が、貫通孔５２から離れた位置のコア基板５１に形成されていると、第１主面上に搭載する図示しないＩＣチップまでの導通経路が長くなる。このため、かかるＩＣチップを高速動作させる際にスイッチングに対する反応が遅れて、ノイズを生じることにより、ＩＣチップが誤動作を引き起こす、という問題があった。この場合、上記導通経路の付近に配置された信号用回路も上記ノイズの影響を受けることがあった。
【０００６】
【発明が解決すべき課題】
本発明は、以上に説明した従来の技術における問題点を解決し、コア基板に内蔵した電子部品によって基板内の信号用回路が誤動作しないようにした配線基板を提供する、ことを課題とする。
【０００７】
【課題を解決するための手段】
本発明は、上記課題を解決するため、内蔵する電子部品に近接するスルーホール導体を電源用またはグランド（接地）用回路に接続することに着想して成されたものである。
即ち、本発明の配線基板（請求項１）は、表面および裏面を有するコア基板と、このコア基板の表面と裏面との間を貫通する貫通孔、あるいは、コア基板の表面または裏面に開口する凹部と、上記貫通孔または凹部に埋込樹脂を介して内蔵される電子部品と、上記貫通孔または凹部内における電子部品に隣接し且つ当該貫通孔または凹部の周囲を囲むように上記コア基板を貫通する複数のスルーホール導体と、上記コア基板の表面上および裏面上にそれぞれ形成される配線層および絶縁層と、を備え、上記複数のスルーホール導体は、電源用回路またはグランド用回路に接続されている、ことを特徴とする。
【０００８】
これによれば、電子部品がスイッチングノイズを発生させた場合でも、かかる電子部品が内蔵されている上記貫通孔または凹部の周囲に信号用回路に接続されるスルーホール導体がないため、上記ノイズにより間近に位置する基板内の信号用回路が誤動作を引き起こすことを防止できる。また、貫通孔または凹部の周囲には電源用回路またはグランド用回路に接続するスルーホール導体が位置するため、第１主面上に搭載するＩＣチップまでの導通経路が短くなる。これにより、基板内部におけるループインダクタンスが低減し、且つノイズの発生を低減すると共に、上記ＩＣチップへの高速給電が可能となる。しかも、電子部品を埋込樹脂によって埋設しつつコア基板の貫通孔または凹部に強固に内蔵しているため、電子部品を基板内の配線層と正確に接続し且つ所要の動作を確実に発揮せしめることが可能となる。
尚、本明細書において、「隣接する」とは「間近」、即ち「一番近い」ことを指す。また、上記コア基板には、単層の絶縁層からなる形態の他、複数の絶縁層とそれらの間に配置される配線層とからなる多層基板とした形態も含まれる。
【０００９】
尚、電子部品には、コンデンサ、インダクタ、抵抗、フィルタなどの受動部品や、ローノイズアンプ（ＬＮＡ）、トランジスタ、半導体素子、ＦＥＴなどの能動部品、あるいはＳＡＷフィルタ、ＬＣフィルタ、アンテナスイッチモジュール、カプラ、ダイプレクサなどが含まれる。且つこれらのチップ状のものも含まれると共に、これらの異種の電子部品同士を同じ貫通孔や凹部内に内蔵しても良い。
【００１０】
また、前記貫通孔または凹部から見て、電源用回路またはグランド用回路に接続されている前記スルーホール導体の外側に位置して前記コア基板を貫通するスルーホール導体は、信号用回路に接続されている、配線基板(請求項２)も本発明に含まれる。これによれば、仮に電子部品からスイッチングノイズが漏洩しても、信号用回路に接続されるスルーホール導体は、貫通孔または凹部から見て、電源用回路またはグランド用回路に接続されるスルーホール導体よりも離れた位置にある。このため、上記ノイズは、電源用回路などに接続されたスルーホール導体により遮蔽されているため、信号用回路に接続されるスルーホール導体には確実に影響しなくなる。従って、配線基板内における信号用回路の誤動作をなくし、正常な動作を安定して行わしめることができる。
尚、上記配線基板で、貫通孔または凹部に隣接して電源用またはグランド用回路に接続されるスルーホール導体の上記貫通孔または凹部から見て外側に、１または複数の電源用またはグランド用回路に接続されるスルーホール導体を配置し、更にその外側に信号用回路に接続されるスルーホール導体を配置しても良い。
【００１１】
また、本発明には、前記電子部品の電極と前記貫通孔または凹部に隣接するスルーホール導体とが、第１電位、または第１電位と逆の電荷に帯電された第２電位となるように配置されている、配線基板（請求項３）も含まれる。
更に、本発明には、前記電子部品の電極と前記貫通孔または凹部に隣接するスルーホール導体とが、第１電位、または第１電位と逆の電荷に帯電された第２電位となるように配置されている、配線基板（請求項４）も含まれる。
上記第１電位と第２電位とは、正・負逆の電荷に帯電され、逆向きに通電されていることを示し、これによる場合、隣接する電極とスルーホール導体との間における相互インダクタンスを増加させ、且つ両者に跨る全体のループインダクタンスを低減することが可能となる。これにより、基板内の電子部品と配線層間の通電や、配線層同士間の通電を安定させ且つ確実に行わしめ得る。
更に、本発明には、前記コア基板の表面および裏面の上にそれぞれ形成される配線層と前記電子部品の電極とが接続されている、配線基板（請求項５）も含まれる。
また、本発明には、前記電子部品の電極と前記電源用回路またはグランド用回路に接続されているスルーホール導体とは、前記コア基板の表面および裏面の上にそれぞれ形成される配線層を介して導通されている、配線基板（請求項６）も含まれる。
加えて、本発明には、前記コア基板の表面の上に形成される複数の配線層および複数の絶縁層からなるビルドアップ層の主面上に半導体素子が搭載される、配線基板（請求項７）も含まれる。
【００１２】
【発明の実施の形態】
以下において、本発明の実施に好適な形態を図面と共に説明する。
図１は、本発明の一形態の配線基板１における主要部の断面を示す。
配線基板１は、図１に示すように、絶縁性のコア基板２と、その表面３上または裏面４下に形成した配線層１４，２０，２６，１５，２１，２７および絶縁層１６，２２，２８，１７，２３，２９からなるビルドアップ層と、を有する多層基板である。上記配線層１４などの厚さは約１５μｍ程度であり、絶縁層１６などの厚さは約３０μｍ程度である。
コア基板２は、平面視がほぼ正方形で厚さ約０．８ｍｍのガラス布入りのエポキシ樹脂からなる絶縁層で、その中央部をパンチングすることにより、図１に示すように、平面視がほぼ正方形で一辺が１２ｍｍの貫通孔５が穿孔されている。
【００１３】
コア基板２の貫通孔５内には、シリカフィラなどの無機フィラを含むエポキシ系の埋込樹脂１３を介して、複数のチップコンデンサ(電子部品)１０が内蔵されている。チップコンデンサ１０は、両側面において上下端に突出する電極１１，１２を対称に複数設けており、例えばチタン酸バリウムを主成分とする誘電体層と内部電極であるＮｉ層とを交互に積層したセラミックスコンデンサである。各チップコンデンサ１０は、３.２ｍｍ×１.６ｍｍ×０.７ｍｍの寸法を有する。貫通孔５の周囲には、コア基板２の表面３と裏面４との間を貫通するスルーホール７，７が少なくとも内外２重にして穿孔され、その内部に銅メッキからなるスルーホール導体８ａ，８ｂおよびシリカフィラを含む充填樹脂９がそれぞれ形成されている。尚、かかる充填樹脂９に替えて、多量の金属粉末を含む導電性樹脂、または微量の金属粉末を含む非導電性樹脂を用いても良い。
【００１４】
図２(Ａ)および(Ｂ)に示すように、貫通孔５に近接する、即ちチップコンデンサ１０に間近のスルーホール導体８ａは、配線基板１内の電源用回路またはグランド用回路に接続されている。また、図２(Ａ)，(Ｂ)に示すように、貫通孔５から見て外側に位置するスルーホール導体８ｂの全部または一部は、配線基板１内の信号用回路に接続されている。
【００１５】
図１に示すように、コア基板２の表面３上には、銅メッキからなる配線層１４と、シリカフィラを含むエポキシ樹脂からなる絶縁層１６とが形成され、且つスルーホール導体８ａ，８ｂの上端にも配線層１４が形成されている。絶縁層１６内の所定の位置には、配線層１４に接続するフィルドビア導体１８が形成され、且つその上端と絶縁層１６の上には配線層２０が形成される。同様にして、配線層２０の上には絶縁層２２が形成され、且つフィルドビア導体２４が上記ビア導体１８の真上にスタックドビア(積み上げビア)として形成されると共に、フィルドビア導体２４の上端と絶縁層２２の上には配線層２６が形成される。
【００１６】
配線層２６の上には、ソルダーレジスト層(絶縁層)２８と、これを貫通し且つ第１主面３０よりも高く突出する複数のハンダバンプ(ＩＣ接続端子(Ｐｂ−Ｓｎ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｓｂ系、Ｓｎ−Ｚｎ系など))３２とが形成される。ハンダバンプ３２は、第１主面３０上に搭載されるＩＣチップ(半導体素子)３４の底面に突設された接続端子３６と個別に接続される。尚、接続端子３６およびハンダバンプ３２の周囲には、これらを埋設するようにＩＣチップ３４と第１主面３０との間に図示しないアンダーフィル材が充填される。
【００１７】
図１に示すように、コア基板２の裏面４下にも、銅メッキからなる配線層１５とシリカフィラ入りのエポキシ樹脂からなる絶縁層１７とが形成され、且つスルーホール導体８ａ，８ｂの下端にも配線層１５が形成されている。絶縁層１７の所定の位置には、配線層１５に上端が接続するフィルドビア導体１９が形成され、且つその下端と絶縁層１７の下には配線層２１が形成される。同様にして配線層２１の下には絶縁層２３およびフィルドビア導体２５が形成されると共に、当該ビア導体２５の下端と絶縁層２３の下には配線層２７が形成される。この配線層２７の下には、ソルダーレジスト層(絶縁層)２９が形成され、第２主面３１側に開口する開口部３３内に露出する上記配線層２７内の配線３５は、その表面にＮｉおよびＡｕメッキが被覆され、当該配線基板１自体を搭載する図示しないプリント基板などのマザーボードとの接続端子となる。
【００１８】
尚、配線層１４，２０，２６，１５，２１，２７、絶縁層１６，２２，２８，１７，２３，２９、および、ビア導体１８，２４，１９，２５は、貫通孔５内に複数のチップコンデンサ１０を挿入し、埋込樹脂１３により埋設・固化して、コア基板２の表面３および裏面４を研磨して整面した後、公知のビルドアップ工程(セミアディティブ法、フルアディティブ法、サブトラクティブ法、フィルム状樹脂材料のラミネートによる絶縁層の形成、フォトリソグラフィ技術、レーザ加工によるビアホールの穿孔など)により形成される。
【００１９】
以上のような配線基板１によれば、コア基板２の貫通孔５内に埋込樹脂１３を介して内蔵された複数のチップコンデンサ１０は、これらに隣接して貫通孔５の周囲に沿って形成され且つ電源用回路またはグランド用回路に接続されたスルーホール導体８ａに包囲されている。これにより、チップコンデンサ１０からスイチッングノイズが発生しても、貫通孔５の周囲に位置するスルーホール導体８ａに遮蔽され、これらの外側に位置する信号用回路に接続されたスルーホール導体８ｂに影響しなくなる。従って、配線基板１内の信号用回路において、誤動作が生じにくくなり、所定の動作を正確に行わしめることができる。
【００２０】
同時に、外部からのノイズが貫通孔５に内蔵されたチップコンデンサ１０に影響しにくくなり、所要の動作を確実に行わしめることができる。
また、電源用回路またはグランド用回路に接続されたスルーホール導体８ａが貫通孔５の周囲に沿って形成されているため、ＩＣチップ３４までの導通経路が短くなる。これにより、かかる経路におけるループインダクタンスを低減でき、ＩＣチップ３４に対し高速給電を行うことも可能となると共に、高速動作時におけるノイズも生じにくくなるため、これによる誤動作も防ぐことができる。
【００２１】
図３は、異なる形態の配線基板４０における主要部の断面を示す。尚、以下においては、前記形態と同じ部分や要素には共通の符号を用いるものとする。
図３に示すように、配線基板４０のコア基板２には、その表面３側に開口し且つ平面視がほぼ正方形で一辺が１２ｍｍの凹部６がルータ加工により形成されている。かかる凹部６には、前記同様のチップコンデンサ１０が複数挿入され、且つ前記同様のエポキシ系の埋込樹脂１３中に埋設されることで、コア基板２に内蔵されている。各チップコンデンサ１０の下端側の電極１２は、凹部６の底面６ａに形成されたパッド(電子部品接続端子)４４に図示しないハンダを介して接続され、このパッド４４は底面６ａからコア基板２の裏面４に貫通するスルーホール導体４２を介して、裏面４の配線層１５と導通している。
尚、かかるスルーホール導体４２の内部にも前記同様の充填樹脂４６、導電性樹脂、または非導電性樹脂が埋設されている。
【００２２】
図３に示すように、凹部６の周囲には、コア基板２の表面３と裏面４との間を貫通するスルーホール７，７が少なくとも内外２重にして穿孔され、その内部にスルーホール導体８ａ，８ｂおよび充填樹脂９がそれぞれ形成されている。前記同様に、凹部６に近接するスルーホール導体８ａは、配線基板４０内の電源用回路またはグランド用回路に接続されている。また、前記同様に凹部６から見て外側に位置するスルーホール導体８ｂの全部または一部は、配線基板４０内の信号用回路に接続されている。
【００２３】
コア基板２の表面３上には、前記同様に配線層１４，２０，２６、フィルドビア導体１８，２４、および、絶縁層１６，２２，２８が形成されている。配線層２６の上には、第１主面３０よりも高く突出するハンダバンプ３２が形成され、これらは第１主面３０上に搭載されるＩＣチップ３４の底面に突設された接続端子３６と個別に接続される。尚、ハンダバンプ３２と接続端子３６の周囲には、これらを埋設するようにＩＣチップ３４と第１主面３０との間に、図示しないアンダーフィル材が充填される。
【００２４】
図３に示すように、コア基板２の裏面４下にも、前記同様に配線層１５，２１，２７、フィルドビア導体１９，２５、および絶縁層１７，２３が形成されている。配線層２７の下には、ソルダーレジスト層(絶縁層)２９が形成され、その第２主面３１側に開口した開口部３３内に露出する上記配線層２７内の配線３５は、表面にＮｉおよびＡｕメッキが被覆された接続端子である。
コア基板２を挟んだ上下の配線層１４，１５は、スルーホール導体８ａ，８ｂを介して導通されると共に、各チップコンデンサ１０の電極１１，１２、パッド４４、およびスルーホール導体４２を介しても導通されている。
【００２５】
以上のような配線基板４０においても、コア基板２の凹部６に埋込樹脂１３を介して内蔵されたチップコンデンサ１０は、これらに隣接して凹部６の周囲に沿って形成され且つ電源用回路またはグランド用回路に接続されたスルーホール導体８ａに包囲されている。このため、チップコンデンサ１０からスイチッングノイズが発生しても、凹部６の周囲に位置するスルーホール導体８ａに遮蔽され、これらの外側に位置する信号用回路に接続されたスルーホール導体８ｂに影響しなくなる。従って、チップコンデンサ(電子部品)１０を内蔵する配線基板４０内の信号用回路において、誤動作が生じにくくなり、所定の動作を正確に行わせることができる。
【００２６】
しかも、外部からのノイズが凹部６に内蔵されたチップコンデンサ１０に影響しにくくなり、所要の動作を確実に行わしめることができる。
更に、電源用回路またはグランド用回路に接続されたスルーホール導体８ａが凹部６の周囲に沿って形成されているため、ＩＣチップ３４までの導通経路が短くなることにより、かかる経路におけるループインダクタンスを低減でき、ＩＣチップ３４に対し高速給電を行うことも可能となる。このため、高速動作時におけるノイズも生じにくくなるため、これによる誤動作も防止することができる。
【００２７】
また、本発明には、次のような形態も含まれる。
図４に示すように、コア基板２に２つの貫通孔５，５が隣接して形成されている場合、各貫通孔５の周囲には、電源用回路またはグランド用回路と接続されたスルーホール導体８ａが形成され、貫通孔５，５から見て外側の位置には、信号用回路と接続されたスルーホール導体８ｂを形成することも可能である。この場合、隣接するスルーホール導体８ｂ，８ｂには、互いに逆向きの電流を通電することにより、両者全体のループインダクタンスを低減することが可能である。付言すると、以上のようなスルーホール導体８ａ，８ｂの配置は、コア基板２において複数の凹部６，６が隣接する場合にも適用される。
【００２８】
図５は、更に異なる形態の配線基板４０ａにおける主要部の断面を示す。
図５に示すように、配線基板４０ａのコア基板２には、その裏面４側に開口し且つ平面視がほぼ正方形の凹部６がルータ加工により形成されている。かかる凹部６には、前記同様のチップコンデンサ１０が複数挿入され、且つ前記同様のエポキシ系の埋込樹脂１３中に埋設されることで、コア基板２に内蔵されている。各チップコンデンサ１０の上端側の電極１１は、凹部６の底面(天井面)６ｂに形成されたパッド(電子部品接続端子)４４に図示しないハンダ(Ｓｎ−Ｓｂ系等)を介して接続され、このパッド４４は底面６ｂからコア基板２の表面３に貫通するスルーホール導体４２を介して、表面３の配線層１４と導通している。尚、かかるスルーホール導体４２の内部にも前記同様の充填樹脂４６、導電性樹脂、または非導電性樹脂が埋設されている。
【００２９】
図５に示すように、凹部６の周囲には、前記同様にスルーホール７，７が少なくとも内外２重にして穿孔され、その内部にスルーホール導体８ａ，８ｂおよび充填樹脂９がそれぞれ形成されている。凹部６に近接するスルーホール導体８ａは、前記同様に配線基板４０ａ内の電源用回路またはグランド用回路に接続されている。また、前記同様に凹部６から見て外側に位置するスルーホール導体８ｂの全部または一部は、配線基板４０ａ内の信号用回路に接続されている。
更に、コア基板２の表面３上には、前記同様の絶縁層１６，２２，２８、配線層１４，２０，２６、およびハンダバンプ２８などが形成され、且つ裏面４下にも、前記同様の絶縁層１７，２３，２９、配線層１５，２１，２７、および配線(接続端子)３５などが形成されている。
以上のような配線基板４０ａによっても、前記配線基板４０と同様な作用が成され且つ同様な効果が得られる。
【００３０】
図６は、更に別なる形態の配線基板４０ｂにおける主要部の断面を示す。
配線基板４０ｂは、図６に示すように、絶縁性のコア基板Ｋと、その裏面４ｂ側に開口し且つ平面視がほぼ正方形の凹部６と、かかる凹部６に埋込樹脂１３を介して内蔵されたチップコンデンサ１０と、コア基板Ｋの表面３ａ上に形成されたビルドアップ層(配線層２０，２６や絶縁層１６，２２などで、それぞれ厚みが１５〜３０μｍ程度)と、を備えている。
コア基板Ｋは、図６に示すように、ガラス−エポキシ系樹脂からなり厚みが約２００μｍの絶縁層２ａと、上記と同じ素材からなり厚みが約５５０μｍの絶縁層２ｂとを、厚みが約６０μｍのプリプレグ(接着層)４９を介して厚み方向に積層した多層基板である。プリプレグ４９を挟んだ絶縁層２ａの裏面３ｂおよび絶縁層２ｂの表面４ａには、所定パターンの配線層４７，４８が形成されている。
【００３１】
図６に示すように、コア基板Ｋにおける絶縁層２ｂに予め穿孔した貫通孔は、プリプレグ４９を介して絶縁層２ａおよび絶縁層２ｂが接着された際、コア基板Ｋの裏面４ｂ側に開口する凹部６となる。
図６に示すように、凹部６の周囲におけるコア基板Ｋの表面３ａと裏面４ｂとの間には、前記同様のスルーホール導体８ａ，８ｂが内外２重に貫通すると共に、スルーホール導体８ａ，８ｂの中間に配線層４７，４８が接続されている。
【００３２】
図６に示すように、コア基板Ｋにおける絶縁層２ａの表面３ａと裏面３ｂとの間には、前記同様に複数のスルーホール導体４２および充填樹脂４６が形成される。各スルーホール導体４２の上端には、コア基板Ｋの表面３ａに形成した配線層１４が接続される。また、各スルーホール導体４２の下端には、凹部６の底面(天井面)６ｂに位置するパッド(電子部品接続配線)４４が形成され、かかるパッド４４は前記同様に図示しないハンダを介して各チップコンデンサ１０における上端の電極１１と接続される。更に、チップコンデンサ１０における下端の電極１２は、埋込樹脂１３の整面された表面で且つコア基板Ｋの裏面４ｂに露出し、かかる裏面４ｂに形成した配線層１５と接続される。
尚、コア基板Ｋの表面３ａ上には、ビルドアップ層(配線層２０,２６や絶縁層１６,２２などでそれぞれ厚みが１５〜３０μｍ程度)が前記同様に形成される。
【００３３】
また、図６に示すように、コア基板Ｋの裏面４ｂ下には、ソルダーレジスト層(絶縁層)２９が形成され、その第２主面３１側に開口する開口部３３内に露出する上記配線層１５内の配線３５は、その表面にＮｉおよびＡｕメッキが被覆され、当該配線基板１自体を搭載する図示しないプリント基板などのマザーボードとの接続端子となる。尚、チップコンデンサ１０の電極１２と接続する配線層１５の下側にも開口部３３が形成されるため、係る配線層１５の露出部分もマザーボードとの接続端子となる。
以上のような配線基板４０ｂによれば、前記配線層４０の効果に加え、コア基板Ｋ自体に配線層４７，４８が内蔵されるため配線密度が向上すると共に、各チップコンデンサ１０とマザーボードとの導通距離を短くでき、かかる導通経路の電気的特性をも安定化させることができる。
【００３４】
図７は、参考形態の配線基板４０ｃにおける主要部の断面を示す。
配線基板４０ｃは、図７に示すように、前記同様のコア基板Ｋと、その裏面４ｂ側に開口する凹部６と、かかる凹部６の底面(天井面)６ｂに形成したパット４４に上端側の電極１１を接続して実装(内蔵)した複数のチップコンデンサ１０と、を備えている。コア基板Ｋの裏面４ｂには、凹部６を除いた位置にソルダーレジスト層(絶縁層)２９が形成され、その第２主面３１側に開口する開口部３３内に露出する配線層１５内の配線３５は前記同様の接続端子となる。凹部６の真下におけるソルダーレジスト層２９には、凹部６に連通する開口部２９ａが形成され、チップコンデンサ１０の下端側の電極１２が露出している。
以上のような配線基板４０ｃによる場合、配線基板４０，４０ｂの効果に加え、チップコンデンサ１０とマザーボードなどとの接続が直に行え、且つ前記埋込樹脂１３でチップコンデンサ１０をモールドする工程を省くなどの製造工数を低減することが可能である。
【００３５】
本発明は、以上に説明した各形態に限定されるものではない。
前記電子部品は、コア基板２などの表面３と裏面４の両側で、その電極１１，１２とビルドアップ層の配線層１４，１５などと接続する前記形態の他、コア基板２の片面、例えば表面３側(ＩＣチップ３４の搭載側)のみで接続しても良い。また、前記貫通孔５や凹部６に内蔵する電子部品は、１つのみでも良い。逆に、多数のコア基板２を含む多数個取りの基板(パネル)内における製品単位１個内に、複数の貫通孔５や凹部６を形成しても良い。
更に、複数のチップ状電子部品を互いの側面間で予め接着したユニットとし、これを前記貫通孔５または凹部６内に挿入し内蔵することもできる。
また、チップ状電子部品には、前記チップコンデンサ１０の他、チップ状にしたインダクタ、抵抗、フィルタなどの受動部品や、トランジスタ、半導体素子、ＦＥＴ、ローノイズアンプ(ＬＮＡ)などの能動部品も含まれると共に、互いに異種の電子部品同士を、コア基板の同じ貫通孔または凹部内に併せて内蔵することも可能である。
【００３６】
更に、前記コア基板２や絶縁層２ａ，２ｂの材質は、前記エポキシ樹脂またはガラス−エポキシ樹脂系の複合材料の他、ビスマレイミド・トリアジン(ＢＴ)樹脂、同様の耐熱性、機械強度、可撓性、加工容易性などを有するガラス織布や、ガラス織布などのガラス繊維とエポキシ樹脂、ポリイミド樹脂、またはＢＴ樹脂等の樹脂との複合材料であるガラス繊維−樹脂系の材料を用いても良い。あるいは、ポリイミド繊維などの有機繊維と樹脂との複合材料や、連続気孔を有するＰＴＦＥなど３次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂複合材料などを用いることも可能である。
また、前記スルーホール導体８ａ，８ｂや配線層１４，１５などの材質は、前記Ｃｕの他、Ａｇ、Ｎｉ、Ｎｉ−Ａｕなどにしても良く、あるいは、これら金属のメッキ膜を用いず、導電性樹脂を塗布するなどの方法により形成しても良い。
【００３７】
更に、前記ビア導体１８などは、ビアホール内を埋め尽くす形態の前記フィルドビアに限らず、ビアホールの断面形状に倣った円錐形状の形態としても良い。更に、絶縁層１６，１７などの材質は、前記エポキシ樹脂を主成分とするもののほか、同様の耐熱性、パターン成形性などを有するポリイミド樹脂、ＢＴ樹脂、ＰＰＥ樹脂、あるいは、連続気孔を有するＰＴＦＥなど３次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂複合材料などを用いることもできる。尚、絶縁層の形成には、絶縁性の樹脂フィルムを熱圧着する方法の他、液状の樹脂をロールコータにより塗布する方法を用いることもできる。
【００３８】
以上において説明した本発明の配線基板（請求項１）によれば、電子部品がスイッチングノイズを発生させた場合でも、当該電子部品が内蔵されている貫通孔または凹部の周囲に信号用回路に接続されるスルーホール導体がないため、上記ノイズにより基板内の信号用回路が誤動作を引き起こす事態を防止できる。また、貫通孔または凹部の周囲に電源用回路またはグランド用回路に接続するスルーホール導体が位置するため、第１主面上に搭載するＩＣチップまでの導通経路が短くなることにより、基板内部におけるループインダクタンスが低減し、上記ＩＣチップへの高速給電が可能となる。しかも、電子部品を埋込樹脂によって埋設しつつコア基板の貫通孔または凹部に強固に内蔵しているため、電子部品を基板内の配線層と正確に接続し且つ所要の動作を確実に発揮せしめることが可能となる。
【００３９】
また、請求項２の配線基板によれば、信号用回路に接続されるスルーホール導体は、貫通孔または凹部から見て、電源用回路またはグランド用回路に接続されるスルーホール導体よりも離れている。このため、電子部品からスイッチングノイズが漏洩しても、かかるノイズは、電源用回路などのスルーホール導体により遮蔽されているため、信号用回路に接続されるスルーホール導体には確実に影響しなくできる。従って、配線基板内における信号用回路の誤動作をなくし、正常な動作を安定して行わしめることができる。
【図面の簡単な説明】
【図１】 本発明の一形態の配線基板における主要部を示す断面図。
【図２】 (Ａ)は図１中のａ−ａ線に沿った視角による断面図、(Ｂ)は(Ａ)中の一点鎖線部分Ｂの拡大図。
【図３】 異なる形態の配線基板における主要部を示す断面図。
【図４】 更に異なる形態の配線基板における図２(Ａ)と同様な断面図。
【図５】 更にまた異なる形態の配線基板における主要部を示す断面図。
【図６】 更に別なる形態の配線基板における主要部を示す断面図。
【図７】 参考形態の配線基板における主要部を示す断面図。
【図８】(Ａ)は従来の配線基板における主要部を示す断面図、(Ｂ)は(Ａ)中のＢ−Ｂ線に沿った視角による断面図。
【符号の説明】
１，４０，４０ａ，４０ｂ…配線基板
２，Ｋ…………………………コア基板
３，３ａ………………………表面
４，４ｂ………………………裏面
５………………………………貫通孔
６………………………………凹部
８ａ，８ｂ……………………スルーホール導体
１０……………………………チップコンデンサ(電子部品)
１３……………………………埋込樹脂
１４ , １５，２０ , ２１………配線層
１６ , １７ , ２２ , ２３ , ２９…絶縁層
３０……………………………主面
３４……………………………ＩＣチップ ( 半導体素子 )
【発明の属する技術分野】
本発明は、コア基板に電子部品を内蔵し且つコア基板の表面および裏面に形成した配線層同士を導通するスルーホール導体を有する配線基板に関する。
【０００２】
【従来の技術】
近年における配線基板の小型化および配線基板内における配線の高密度化に対応するため、配線基板の第１主面上にＩＣチップなどの電子部品を搭載するだけでなく、コア基板の内部に電子部品を内蔵する配線基板が提案されている。
例えば、図８(Ａ)に示す配線基板５０は、絶縁性のコア基板５１に設けた貫通孔５２に埋込樹脂５３を介して複数のチップコンデンサ(電子部品)５４を内蔵している。各チップコンデンサ５４は、図８(Ｂ)にも示すように、平面視で一対の長辺から上下端に突出する複数の電極５５，５６を該長辺に沿って有している。
【０００３】
また、図８(Ａ)，(Ｂ)に示すように、コア基板５１における貫通孔５２の周囲には、コア基板５１を貫通するスルーホール導体５７，５８が貫通孔５２の側面に沿って形成されている。該導体５７，５８は、内部に充填樹脂５９を有する。更に、コア基板５１の表面と裏面とには、図８(Ａ)に示すように、絶縁層６０，６１が形成されると共に、所定パターンを有し且つ各チップコンデンサ５４の電極５５，５６と接続する配線層６２，６３が形成される。加えて、絶縁層６０，６１には、これを貫通し且つ配線層６２，６３と接続するビア導体６４，６５が形成され、その上下端には別の配線層６６，６７が形成されると共に、これらの上下に絶縁層６８，６９が個別に形成されている。
【０００４】
そして、前記スルーホール導体５７は、配線基板５０における電源回路またはグランド用回路に接続されており、スルーホール導体５８は、信号用回路に接続されている。ところで、チップコンデンサ５４は、電極５５，５６を介して配線層６２，６３などとの間で導通する際に、スイッチングノイズを発生させることがある。このため、スルーホール導体５８が接続されている信号用回路は、かかるスイッチングノイズの影響を受けて誤動作を生じる、という問題があった。この誤動作は、電極５５，５６に近接するスルーホール導体５８にて生じ易い。
【０００５】
一方、電源回路またはグランド用回路に接続される前記スルーホール導体５７が、貫通孔５２から離れた位置のコア基板５１に形成されていると、第１主面上に搭載する図示しないＩＣチップまでの導通経路が長くなる。このため、かかるＩＣチップを高速動作させる際にスイッチングに対する反応が遅れて、ノイズを生じることにより、ＩＣチップが誤動作を引き起こす、という問題があった。この場合、上記導通経路の付近に配置された信号用回路も上記ノイズの影響を受けることがあった。
【０００６】
【発明が解決すべき課題】
本発明は、以上に説明した従来の技術における問題点を解決し、コア基板に内蔵した電子部品によって基板内の信号用回路が誤動作しないようにした配線基板を提供する、ことを課題とする。
【０００７】
【課題を解決するための手段】
本発明は、上記課題を解決するため、内蔵する電子部品に近接するスルーホール導体を電源用またはグランド（接地）用回路に接続することに着想して成されたものである。
即ち、本発明の配線基板（請求項１）は、表面および裏面を有するコア基板と、このコア基板の表面と裏面との間を貫通する貫通孔、あるいは、コア基板の表面または裏面に開口する凹部と、上記貫通孔または凹部に埋込樹脂を介して内蔵される電子部品と、上記貫通孔または凹部内における電子部品に隣接し且つ当該貫通孔または凹部の周囲を囲むように上記コア基板を貫通する複数のスルーホール導体と、上記コア基板の表面上および裏面上にそれぞれ形成される配線層および絶縁層と、を備え、上記複数のスルーホール導体は、電源用回路またはグランド用回路に接続されている、ことを特徴とする。
【０００８】
これによれば、電子部品がスイッチングノイズを発生させた場合でも、かかる電子部品が内蔵されている上記貫通孔または凹部の周囲に信号用回路に接続されるスルーホール導体がないため、上記ノイズにより間近に位置する基板内の信号用回路が誤動作を引き起こすことを防止できる。また、貫通孔または凹部の周囲には電源用回路またはグランド用回路に接続するスルーホール導体が位置するため、第１主面上に搭載するＩＣチップまでの導通経路が短くなる。これにより、基板内部におけるループインダクタンスが低減し、且つノイズの発生を低減すると共に、上記ＩＣチップへの高速給電が可能となる。しかも、電子部品を埋込樹脂によって埋設しつつコア基板の貫通孔または凹部に強固に内蔵しているため、電子部品を基板内の配線層と正確に接続し且つ所要の動作を確実に発揮せしめることが可能となる。
尚、本明細書において、「隣接する」とは「間近」、即ち「一番近い」ことを指す。また、上記コア基板には、単層の絶縁層からなる形態の他、複数の絶縁層とそれらの間に配置される配線層とからなる多層基板とした形態も含まれる。
【０００９】
尚、電子部品には、コンデンサ、インダクタ、抵抗、フィルタなどの受動部品や、ローノイズアンプ（ＬＮＡ）、トランジスタ、半導体素子、ＦＥＴなどの能動部品、あるいはＳＡＷフィルタ、ＬＣフィルタ、アンテナスイッチモジュール、カプラ、ダイプレクサなどが含まれる。且つこれらのチップ状のものも含まれると共に、これらの異種の電子部品同士を同じ貫通孔や凹部内に内蔵しても良い。
【００１０】
また、前記貫通孔または凹部から見て、電源用回路またはグランド用回路に接続されている前記スルーホール導体の外側に位置して前記コア基板を貫通するスルーホール導体は、信号用回路に接続されている、配線基板(請求項２)も本発明に含まれる。これによれば、仮に電子部品からスイッチングノイズが漏洩しても、信号用回路に接続されるスルーホール導体は、貫通孔または凹部から見て、電源用回路またはグランド用回路に接続されるスルーホール導体よりも離れた位置にある。このため、上記ノイズは、電源用回路などに接続されたスルーホール導体により遮蔽されているため、信号用回路に接続されるスルーホール導体には確実に影響しなくなる。従って、配線基板内における信号用回路の誤動作をなくし、正常な動作を安定して行わしめることができる。
尚、上記配線基板で、貫通孔または凹部に隣接して電源用またはグランド用回路に接続されるスルーホール導体の上記貫通孔または凹部から見て外側に、１または複数の電源用またはグランド用回路に接続されるスルーホール導体を配置し、更にその外側に信号用回路に接続されるスルーホール導体を配置しても良い。
【００１１】
また、本発明には、前記電子部品の電極と前記貫通孔または凹部に隣接するスルーホール導体とが、第１電位、または第１電位と逆の電荷に帯電された第２電位となるように配置されている、配線基板（請求項３）も含まれる。
更に、本発明には、前記電子部品の電極と前記貫通孔または凹部に隣接するスルーホール導体とが、第１電位、または第１電位と逆の電荷に帯電された第２電位となるように配置されている、配線基板（請求項４）も含まれる。
上記第１電位と第２電位とは、正・負逆の電荷に帯電され、逆向きに通電されていることを示し、これによる場合、隣接する電極とスルーホール導体との間における相互インダクタンスを増加させ、且つ両者に跨る全体のループインダクタンスを低減することが可能となる。これにより、基板内の電子部品と配線層間の通電や、配線層同士間の通電を安定させ且つ確実に行わしめ得る。
更に、本発明には、前記コア基板の表面および裏面の上にそれぞれ形成される配線層と前記電子部品の電極とが接続されている、配線基板（請求項５）も含まれる。
また、本発明には、前記電子部品の電極と前記電源用回路またはグランド用回路に接続されているスルーホール導体とは、前記コア基板の表面および裏面の上にそれぞれ形成される配線層を介して導通されている、配線基板（請求項６）も含まれる。
加えて、本発明には、前記コア基板の表面の上に形成される複数の配線層および複数の絶縁層からなるビルドアップ層の主面上に半導体素子が搭載される、配線基板（請求項７）も含まれる。
【００１２】
【発明の実施の形態】
以下において、本発明の実施に好適な形態を図面と共に説明する。
図１は、本発明の一形態の配線基板１における主要部の断面を示す。
配線基板１は、図１に示すように、絶縁性のコア基板２と、その表面３上または裏面４下に形成した配線層１４，２０，２６，１５，２１，２７および絶縁層１６，２２，２８，１７，２３，２９からなるビルドアップ層と、を有する多層基板である。上記配線層１４などの厚さは約１５μｍ程度であり、絶縁層１６などの厚さは約３０μｍ程度である。
コア基板２は、平面視がほぼ正方形で厚さ約０．８ｍｍのガラス布入りのエポキシ樹脂からなる絶縁層で、その中央部をパンチングすることにより、図１に示すように、平面視がほぼ正方形で一辺が１２ｍｍの貫通孔５が穿孔されている。
【００１３】
コア基板２の貫通孔５内には、シリカフィラなどの無機フィラを含むエポキシ系の埋込樹脂１３を介して、複数のチップコンデンサ(電子部品)１０が内蔵されている。チップコンデンサ１０は、両側面において上下端に突出する電極１１，１２を対称に複数設けており、例えばチタン酸バリウムを主成分とする誘電体層と内部電極であるＮｉ層とを交互に積層したセラミックスコンデンサである。各チップコンデンサ１０は、３.２ｍｍ×１.６ｍｍ×０.７ｍｍの寸法を有する。貫通孔５の周囲には、コア基板２の表面３と裏面４との間を貫通するスルーホール７，７が少なくとも内外２重にして穿孔され、その内部に銅メッキからなるスルーホール導体８ａ，８ｂおよびシリカフィラを含む充填樹脂９がそれぞれ形成されている。尚、かかる充填樹脂９に替えて、多量の金属粉末を含む導電性樹脂、または微量の金属粉末を含む非導電性樹脂を用いても良い。
【００１４】
図２(Ａ)および(Ｂ)に示すように、貫通孔５に近接する、即ちチップコンデンサ１０に間近のスルーホール導体８ａは、配線基板１内の電源用回路またはグランド用回路に接続されている。また、図２(Ａ)，(Ｂ)に示すように、貫通孔５から見て外側に位置するスルーホール導体８ｂの全部または一部は、配線基板１内の信号用回路に接続されている。
【００１５】
図１に示すように、コア基板２の表面３上には、銅メッキからなる配線層１４と、シリカフィラを含むエポキシ樹脂からなる絶縁層１６とが形成され、且つスルーホール導体８ａ，８ｂの上端にも配線層１４が形成されている。絶縁層１６内の所定の位置には、配線層１４に接続するフィルドビア導体１８が形成され、且つその上端と絶縁層１６の上には配線層２０が形成される。同様にして、配線層２０の上には絶縁層２２が形成され、且つフィルドビア導体２４が上記ビア導体１８の真上にスタックドビア(積み上げビア)として形成されると共に、フィルドビア導体２４の上端と絶縁層２２の上には配線層２６が形成される。
【００１６】
配線層２６の上には、ソルダーレジスト層(絶縁層)２８と、これを貫通し且つ第１主面３０よりも高く突出する複数のハンダバンプ(ＩＣ接続端子(Ｐｂ−Ｓｎ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｓｂ系、Ｓｎ−Ｚｎ系など))３２とが形成される。ハンダバンプ３２は、第１主面３０上に搭載されるＩＣチップ(半導体素子)３４の底面に突設された接続端子３６と個別に接続される。尚、接続端子３６およびハンダバンプ３２の周囲には、これらを埋設するようにＩＣチップ３４と第１主面３０との間に図示しないアンダーフィル材が充填される。
【００１７】
図１に示すように、コア基板２の裏面４下にも、銅メッキからなる配線層１５とシリカフィラ入りのエポキシ樹脂からなる絶縁層１７とが形成され、且つスルーホール導体８ａ，８ｂの下端にも配線層１５が形成されている。絶縁層１７の所定の位置には、配線層１５に上端が接続するフィルドビア導体１９が形成され、且つその下端と絶縁層１７の下には配線層２１が形成される。同様にして配線層２１の下には絶縁層２３およびフィルドビア導体２５が形成されると共に、当該ビア導体２５の下端と絶縁層２３の下には配線層２７が形成される。この配線層２７の下には、ソルダーレジスト層(絶縁層)２９が形成され、第２主面３１側に開口する開口部３３内に露出する上記配線層２７内の配線３５は、その表面にＮｉおよびＡｕメッキが被覆され、当該配線基板１自体を搭載する図示しないプリント基板などのマザーボードとの接続端子となる。
【００１８】
尚、配線層１４，２０，２６，１５，２１，２７、絶縁層１６，２２，２８，１７，２３，２９、および、ビア導体１８，２４，１９，２５は、貫通孔５内に複数のチップコンデンサ１０を挿入し、埋込樹脂１３により埋設・固化して、コア基板２の表面３および裏面４を研磨して整面した後、公知のビルドアップ工程(セミアディティブ法、フルアディティブ法、サブトラクティブ法、フィルム状樹脂材料のラミネートによる絶縁層の形成、フォトリソグラフィ技術、レーザ加工によるビアホールの穿孔など)により形成される。
【００１９】
以上のような配線基板１によれば、コア基板２の貫通孔５内に埋込樹脂１３を介して内蔵された複数のチップコンデンサ１０は、これらに隣接して貫通孔５の周囲に沿って形成され且つ電源用回路またはグランド用回路に接続されたスルーホール導体８ａに包囲されている。これにより、チップコンデンサ１０からスイチッングノイズが発生しても、貫通孔５の周囲に位置するスルーホール導体８ａに遮蔽され、これらの外側に位置する信号用回路に接続されたスルーホール導体８ｂに影響しなくなる。従って、配線基板１内の信号用回路において、誤動作が生じにくくなり、所定の動作を正確に行わしめることができる。
【００２０】
同時に、外部からのノイズが貫通孔５に内蔵されたチップコンデンサ１０に影響しにくくなり、所要の動作を確実に行わしめることができる。
また、電源用回路またはグランド用回路に接続されたスルーホール導体８ａが貫通孔５の周囲に沿って形成されているため、ＩＣチップ３４までの導通経路が短くなる。これにより、かかる経路におけるループインダクタンスを低減でき、ＩＣチップ３４に対し高速給電を行うことも可能となると共に、高速動作時におけるノイズも生じにくくなるため、これによる誤動作も防ぐことができる。
【００２１】
図３は、異なる形態の配線基板４０における主要部の断面を示す。尚、以下においては、前記形態と同じ部分や要素には共通の符号を用いるものとする。
図３に示すように、配線基板４０のコア基板２には、その表面３側に開口し且つ平面視がほぼ正方形で一辺が１２ｍｍの凹部６がルータ加工により形成されている。かかる凹部６には、前記同様のチップコンデンサ１０が複数挿入され、且つ前記同様のエポキシ系の埋込樹脂１３中に埋設されることで、コア基板２に内蔵されている。各チップコンデンサ１０の下端側の電極１２は、凹部６の底面６ａに形成されたパッド(電子部品接続端子)４４に図示しないハンダを介して接続され、このパッド４４は底面６ａからコア基板２の裏面４に貫通するスルーホール導体４２を介して、裏面４の配線層１５と導通している。
尚、かかるスルーホール導体４２の内部にも前記同様の充填樹脂４６、導電性樹脂、または非導電性樹脂が埋設されている。
【００２２】
図３に示すように、凹部６の周囲には、コア基板２の表面３と裏面４との間を貫通するスルーホール７，７が少なくとも内外２重にして穿孔され、その内部にスルーホール導体８ａ，８ｂおよび充填樹脂９がそれぞれ形成されている。前記同様に、凹部６に近接するスルーホール導体８ａは、配線基板４０内の電源用回路またはグランド用回路に接続されている。また、前記同様に凹部６から見て外側に位置するスルーホール導体８ｂの全部または一部は、配線基板４０内の信号用回路に接続されている。
【００２３】
コア基板２の表面３上には、前記同様に配線層１４，２０，２６、フィルドビア導体１８，２４、および、絶縁層１６，２２，２８が形成されている。配線層２６の上には、第１主面３０よりも高く突出するハンダバンプ３２が形成され、これらは第１主面３０上に搭載されるＩＣチップ３４の底面に突設された接続端子３６と個別に接続される。尚、ハンダバンプ３２と接続端子３６の周囲には、これらを埋設するようにＩＣチップ３４と第１主面３０との間に、図示しないアンダーフィル材が充填される。
【００２４】
図３に示すように、コア基板２の裏面４下にも、前記同様に配線層１５，２１，２７、フィルドビア導体１９，２５、および絶縁層１７，２３が形成されている。配線層２７の下には、ソルダーレジスト層(絶縁層)２９が形成され、その第２主面３１側に開口した開口部３３内に露出する上記配線層２７内の配線３５は、表面にＮｉおよびＡｕメッキが被覆された接続端子である。
コア基板２を挟んだ上下の配線層１４，１５は、スルーホール導体８ａ，８ｂを介して導通されると共に、各チップコンデンサ１０の電極１１，１２、パッド４４、およびスルーホール導体４２を介しても導通されている。
【００２５】
以上のような配線基板４０においても、コア基板２の凹部６に埋込樹脂１３を介して内蔵されたチップコンデンサ１０は、これらに隣接して凹部６の周囲に沿って形成され且つ電源用回路またはグランド用回路に接続されたスルーホール導体８ａに包囲されている。このため、チップコンデンサ１０からスイチッングノイズが発生しても、凹部６の周囲に位置するスルーホール導体８ａに遮蔽され、これらの外側に位置する信号用回路に接続されたスルーホール導体８ｂに影響しなくなる。従って、チップコンデンサ(電子部品)１０を内蔵する配線基板４０内の信号用回路において、誤動作が生じにくくなり、所定の動作を正確に行わせることができる。
【００２６】
しかも、外部からのノイズが凹部６に内蔵されたチップコンデンサ１０に影響しにくくなり、所要の動作を確実に行わしめることができる。
更に、電源用回路またはグランド用回路に接続されたスルーホール導体８ａが凹部６の周囲に沿って形成されているため、ＩＣチップ３４までの導通経路が短くなることにより、かかる経路におけるループインダクタンスを低減でき、ＩＣチップ３４に対し高速給電を行うことも可能となる。このため、高速動作時におけるノイズも生じにくくなるため、これによる誤動作も防止することができる。
【００２７】
また、本発明には、次のような形態も含まれる。
図４に示すように、コア基板２に２つの貫通孔５，５が隣接して形成されている場合、各貫通孔５の周囲には、電源用回路またはグランド用回路と接続されたスルーホール導体８ａが形成され、貫通孔５，５から見て外側の位置には、信号用回路と接続されたスルーホール導体８ｂを形成することも可能である。この場合、隣接するスルーホール導体８ｂ，８ｂには、互いに逆向きの電流を通電することにより、両者全体のループインダクタンスを低減することが可能である。付言すると、以上のようなスルーホール導体８ａ，８ｂの配置は、コア基板２において複数の凹部６，６が隣接する場合にも適用される。
【００２８】
図５は、更に異なる形態の配線基板４０ａにおける主要部の断面を示す。
図５に示すように、配線基板４０ａのコア基板２には、その裏面４側に開口し且つ平面視がほぼ正方形の凹部６がルータ加工により形成されている。かかる凹部６には、前記同様のチップコンデンサ１０が複数挿入され、且つ前記同様のエポキシ系の埋込樹脂１３中に埋設されることで、コア基板２に内蔵されている。各チップコンデンサ１０の上端側の電極１１は、凹部６の底面(天井面)６ｂに形成されたパッド(電子部品接続端子)４４に図示しないハンダ(Ｓｎ−Ｓｂ系等)を介して接続され、このパッド４４は底面６ｂからコア基板２の表面３に貫通するスルーホール導体４２を介して、表面３の配線層１４と導通している。尚、かかるスルーホール導体４２の内部にも前記同様の充填樹脂４６、導電性樹脂、または非導電性樹脂が埋設されている。
【００２９】
図５に示すように、凹部６の周囲には、前記同様にスルーホール７，７が少なくとも内外２重にして穿孔され、その内部にスルーホール導体８ａ，８ｂおよび充填樹脂９がそれぞれ形成されている。凹部６に近接するスルーホール導体８ａは、前記同様に配線基板４０ａ内の電源用回路またはグランド用回路に接続されている。また、前記同様に凹部６から見て外側に位置するスルーホール導体８ｂの全部または一部は、配線基板４０ａ内の信号用回路に接続されている。
更に、コア基板２の表面３上には、前記同様の絶縁層１６，２２，２８、配線層１４，２０，２６、およびハンダバンプ２８などが形成され、且つ裏面４下にも、前記同様の絶縁層１７，２３，２９、配線層１５，２１，２７、および配線(接続端子)３５などが形成されている。
以上のような配線基板４０ａによっても、前記配線基板４０と同様な作用が成され且つ同様な効果が得られる。
【００３０】
図６は、更に別なる形態の配線基板４０ｂにおける主要部の断面を示す。
配線基板４０ｂは、図６に示すように、絶縁性のコア基板Ｋと、その裏面４ｂ側に開口し且つ平面視がほぼ正方形の凹部６と、かかる凹部６に埋込樹脂１３を介して内蔵されたチップコンデンサ１０と、コア基板Ｋの表面３ａ上に形成されたビルドアップ層(配線層２０，２６や絶縁層１６，２２などで、それぞれ厚みが１５〜３０μｍ程度)と、を備えている。
コア基板Ｋは、図６に示すように、ガラス−エポキシ系樹脂からなり厚みが約２００μｍの絶縁層２ａと、上記と同じ素材からなり厚みが約５５０μｍの絶縁層２ｂとを、厚みが約６０μｍのプリプレグ(接着層)４９を介して厚み方向に積層した多層基板である。プリプレグ４９を挟んだ絶縁層２ａの裏面３ｂおよび絶縁層２ｂの表面４ａには、所定パターンの配線層４７，４８が形成されている。
【００３１】
図６に示すように、コア基板Ｋにおける絶縁層２ｂに予め穿孔した貫通孔は、プリプレグ４９を介して絶縁層２ａおよび絶縁層２ｂが接着された際、コア基板Ｋの裏面４ｂ側に開口する凹部６となる。
図６に示すように、凹部６の周囲におけるコア基板Ｋの表面３ａと裏面４ｂとの間には、前記同様のスルーホール導体８ａ，８ｂが内外２重に貫通すると共に、スルーホール導体８ａ，８ｂの中間に配線層４７，４８が接続されている。
【００３２】
図６に示すように、コア基板Ｋにおける絶縁層２ａの表面３ａと裏面３ｂとの間には、前記同様に複数のスルーホール導体４２および充填樹脂４６が形成される。各スルーホール導体４２の上端には、コア基板Ｋの表面３ａに形成した配線層１４が接続される。また、各スルーホール導体４２の下端には、凹部６の底面(天井面)６ｂに位置するパッド(電子部品接続配線)４４が形成され、かかるパッド４４は前記同様に図示しないハンダを介して各チップコンデンサ１０における上端の電極１１と接続される。更に、チップコンデンサ１０における下端の電極１２は、埋込樹脂１３の整面された表面で且つコア基板Ｋの裏面４ｂに露出し、かかる裏面４ｂに形成した配線層１５と接続される。
尚、コア基板Ｋの表面３ａ上には、ビルドアップ層(配線層２０,２６や絶縁層１６,２２などでそれぞれ厚みが１５〜３０μｍ程度)が前記同様に形成される。
【００３３】
また、図６に示すように、コア基板Ｋの裏面４ｂ下には、ソルダーレジスト層(絶縁層)２９が形成され、その第２主面３１側に開口する開口部３３内に露出する上記配線層１５内の配線３５は、その表面にＮｉおよびＡｕメッキが被覆され、当該配線基板１自体を搭載する図示しないプリント基板などのマザーボードとの接続端子となる。尚、チップコンデンサ１０の電極１２と接続する配線層１５の下側にも開口部３３が形成されるため、係る配線層１５の露出部分もマザーボードとの接続端子となる。
以上のような配線基板４０ｂによれば、前記配線層４０の効果に加え、コア基板Ｋ自体に配線層４７，４８が内蔵されるため配線密度が向上すると共に、各チップコンデンサ１０とマザーボードとの導通距離を短くでき、かかる導通経路の電気的特性をも安定化させることができる。
【００３４】
図７は、参考形態の配線基板４０ｃにおける主要部の断面を示す。
配線基板４０ｃは、図７に示すように、前記同様のコア基板Ｋと、その裏面４ｂ側に開口する凹部６と、かかる凹部６の底面(天井面)６ｂに形成したパット４４に上端側の電極１１を接続して実装(内蔵)した複数のチップコンデンサ１０と、を備えている。コア基板Ｋの裏面４ｂには、凹部６を除いた位置にソルダーレジスト層(絶縁層)２９が形成され、その第２主面３１側に開口する開口部３３内に露出する配線層１５内の配線３５は前記同様の接続端子となる。凹部６の真下におけるソルダーレジスト層２９には、凹部６に連通する開口部２９ａが形成され、チップコンデンサ１０の下端側の電極１２が露出している。
以上のような配線基板４０ｃによる場合、配線基板４０，４０ｂの効果に加え、チップコンデンサ１０とマザーボードなどとの接続が直に行え、且つ前記埋込樹脂１３でチップコンデンサ１０をモールドする工程を省くなどの製造工数を低減することが可能である。
【００３５】
本発明は、以上に説明した各形態に限定されるものではない。
前記電子部品は、コア基板２などの表面３と裏面４の両側で、その電極１１，１２とビルドアップ層の配線層１４，１５などと接続する前記形態の他、コア基板２の片面、例えば表面３側(ＩＣチップ３４の搭載側)のみで接続しても良い。また、前記貫通孔５や凹部６に内蔵する電子部品は、１つのみでも良い。逆に、多数のコア基板２を含む多数個取りの基板(パネル)内における製品単位１個内に、複数の貫通孔５や凹部６を形成しても良い。
更に、複数のチップ状電子部品を互いの側面間で予め接着したユニットとし、これを前記貫通孔５または凹部６内に挿入し内蔵することもできる。
また、チップ状電子部品には、前記チップコンデンサ１０の他、チップ状にしたインダクタ、抵抗、フィルタなどの受動部品や、トランジスタ、半導体素子、ＦＥＴ、ローノイズアンプ(ＬＮＡ)などの能動部品も含まれると共に、互いに異種の電子部品同士を、コア基板の同じ貫通孔または凹部内に併せて内蔵することも可能である。
【００３６】
更に、前記コア基板２や絶縁層２ａ，２ｂの材質は、前記エポキシ樹脂またはガラス−エポキシ樹脂系の複合材料の他、ビスマレイミド・トリアジン(ＢＴ)樹脂、同様の耐熱性、機械強度、可撓性、加工容易性などを有するガラス織布や、ガラス織布などのガラス繊維とエポキシ樹脂、ポリイミド樹脂、またはＢＴ樹脂等の樹脂との複合材料であるガラス繊維−樹脂系の材料を用いても良い。あるいは、ポリイミド繊維などの有機繊維と樹脂との複合材料や、連続気孔を有するＰＴＦＥなど３次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂複合材料などを用いることも可能である。
また、前記スルーホール導体８ａ，８ｂや配線層１４，１５などの材質は、前記Ｃｕの他、Ａｇ、Ｎｉ、Ｎｉ−Ａｕなどにしても良く、あるいは、これら金属のメッキ膜を用いず、導電性樹脂を塗布するなどの方法により形成しても良い。
【００３７】
更に、前記ビア導体１８などは、ビアホール内を埋め尽くす形態の前記フィルドビアに限らず、ビアホールの断面形状に倣った円錐形状の形態としても良い。更に、絶縁層１６，１７などの材質は、前記エポキシ樹脂を主成分とするもののほか、同様の耐熱性、パターン成形性などを有するポリイミド樹脂、ＢＴ樹脂、ＰＰＥ樹脂、あるいは、連続気孔を有するＰＴＦＥなど３次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂複合材料などを用いることもできる。尚、絶縁層の形成には、絶縁性の樹脂フィルムを熱圧着する方法の他、液状の樹脂をロールコータにより塗布する方法を用いることもできる。
【００３８】
以上において説明した本発明の配線基板（請求項１）によれば、電子部品がスイッチングノイズを発生させた場合でも、当該電子部品が内蔵されている貫通孔または凹部の周囲に信号用回路に接続されるスルーホール導体がないため、上記ノイズにより基板内の信号用回路が誤動作を引き起こす事態を防止できる。また、貫通孔または凹部の周囲に電源用回路またはグランド用回路に接続するスルーホール導体が位置するため、第１主面上に搭載するＩＣチップまでの導通経路が短くなることにより、基板内部におけるループインダクタンスが低減し、上記ＩＣチップへの高速給電が可能となる。しかも、電子部品を埋込樹脂によって埋設しつつコア基板の貫通孔または凹部に強固に内蔵しているため、電子部品を基板内の配線層と正確に接続し且つ所要の動作を確実に発揮せしめることが可能となる。
【００３９】
また、請求項２の配線基板によれば、信号用回路に接続されるスルーホール導体は、貫通孔または凹部から見て、電源用回路またはグランド用回路に接続されるスルーホール導体よりも離れている。このため、電子部品からスイッチングノイズが漏洩しても、かかるノイズは、電源用回路などのスルーホール導体により遮蔽されているため、信号用回路に接続されるスルーホール導体には確実に影響しなくできる。従って、配線基板内における信号用回路の誤動作をなくし、正常な動作を安定して行わしめることができる。
【図面の簡単な説明】
【図１】 本発明の一形態の配線基板における主要部を示す断面図。
【図２】 (Ａ)は図１中のａ−ａ線に沿った視角による断面図、(Ｂ)は(Ａ)中の一点鎖線部分Ｂの拡大図。
【図３】 異なる形態の配線基板における主要部を示す断面図。
【図４】 更に異なる形態の配線基板における図２(Ａ)と同様な断面図。
【図５】 更にまた異なる形態の配線基板における主要部を示す断面図。
【図６】 更に別なる形態の配線基板における主要部を示す断面図。
【図７】 参考形態の配線基板における主要部を示す断面図。
【図８】(Ａ)は従来の配線基板における主要部を示す断面図、(Ｂ)は(Ａ)中のＢ−Ｂ線に沿った視角による断面図。
【符号の説明】
１，４０，４０ａ，４０ｂ…配線基板
２，Ｋ…………………………コア基板
３，３ａ………………………表面
４，４ｂ………………………裏面
５………………………………貫通孔
６………………………………凹部
８ａ，８ｂ……………………スルーホール導体
１０……………………………チップコンデンサ(電子部品)
１３……………………………埋込樹脂
１４ , １５，２０ , ２１………配線層
１６ , １７ , ２２ , ２３ , ２９…絶縁層
３０……………………………主面
３４……………………………ＩＣチップ ( 半導体素子 )
Claims (7)
- 表面および裏面を有するコア基板と、
上記コア基板の表面と裏面との間を貫通する貫通孔、あるいは、コア基板の表面または裏面に開口する凹部と、
上記貫通孔または凹部に埋込樹脂を介して内蔵される電子部品と、
上記貫通孔または凹部内における電子部品に隣接し且つ当該貫通孔または凹部の周囲を囲むように上記コア基板を貫通する複数のスルーホール導体と、
上記コア基板の表面上および裏面上にそれぞれ形成される配線層および絶縁層と、を備え、
上記複数のスルーホール導体は、電源用回路またはグランド用回路に接続されている、
ことを特徴とする配線基板。 - 前記貫通孔または凹部から見て、電源用回路またはグランド用回路に接続されている前記スルーホール導体の外側に位置して前記コア基板を貫通するスルーホール導体は、信号用回路に接続されている、
ことを特徴とする請求項１に記載の配線基板。 - 前記貫通孔または凹部内における電子部品に隣接し且つそれらの側面に沿った複数のスルーホール導体の何れもが、電源用回路またはグランド用回路に接続されている、
ことを特徴とする請求項１または２に記載の配線基板。 - 前記電子部品の電極と前記貫通孔または凹部に隣接するスルーホール導体とが、第１電位、または第１電位と逆の電荷に帯電された第２電位となるように配置されている、
ことを特徴とする請求項１乃至３の何れか一項に記載の配線基板。 - 前記コア基板の表面および裏面の上にそれぞれ形成される配線層と前記電子部品の電極とが接続されている、
ことを特徴とする請求項１乃至４の何れか一項に記載の配線基板。 - 前記電子部品の電極と前記電源用回路またはグランド用回路に接続されているスルーホール導体とは、前記コア基板の表面および裏面の上にそれぞれ形成される配線層を介して導通されている、
ことを特徴とする請求項１乃至５の何れか一項に記載の配線基板。 - 前記コア基板の表面の上に形成される複数の配線層および複数の絶縁層からなるビルドアップ層の主面上に半導体素子が搭載される、
ことを特徴とする請求項１乃至６の何れか一項に記載の配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001284957A JP3810296B2 (ja) | 2000-09-19 | 2001-09-19 | 配線基板 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000283282 | 2000-09-19 | ||
| JP2000-283282 | 2000-09-19 | ||
| JP2001284957A JP3810296B2 (ja) | 2000-09-19 | 2001-09-19 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002171072A JP2002171072A (ja) | 2002-06-14 |
| JP3810296B2 true JP3810296B2 (ja) | 2006-08-16 |
Family
ID=26600208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001284957A Expired - Lifetime JP3810296B2 (ja) | 2000-09-19 | 2001-09-19 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3810296B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4365641B2 (ja) * | 2002-07-10 | 2009-11-18 | 日本特殊陶業株式会社 | 多層配線基板及び多層配線基板の製造方法 |
| US7438969B2 (en) | 2002-07-10 | 2008-10-21 | Ngk Spark Plug Co., Ltd. | Filling material, multilayer wiring board, and process of producing multilayer wiring board |
| JP2004214428A (ja) * | 2003-01-06 | 2004-07-29 | Hitachi Ltd | 厚膜多層配線基板 |
| JP2005277075A (ja) * | 2004-03-24 | 2005-10-06 | Kyocera Corp | 配線基板 |
| JP5236826B1 (ja) * | 2012-08-15 | 2013-07-17 | 太陽誘電株式会社 | 電子部品内蔵基板 |
| JP2018107307A (ja) * | 2016-12-27 | 2018-07-05 | 富士通株式会社 | プリント基板及び電子装置 |
| KR102239126B1 (ko) * | 2019-11-19 | 2021-04-12 | 한양대학교 산학협력단 | 전류 검출이 가능한 적층형 회로 구조체 |
-
2001
- 2001-09-19 JP JP2001284957A patent/JP3810296B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002171072A (ja) | 2002-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7102085B2 (en) | Wiring substrate | |
| JP4387231B2 (ja) | キャパシタ実装配線基板及びその製造方法 | |
| KR100442215B1 (ko) | 인쇄배선회로다층어셈블리및그제조방법 | |
| US7885081B2 (en) | Component incorporating module | |
| US7742314B2 (en) | Wiring board and capacitor | |
| JP5122932B2 (ja) | 多層配線基板 | |
| JP2003031719A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP4829998B2 (ja) | キャパシタ実装配線基板 | |
| KR20160059125A (ko) | 소자 내장형 인쇄회로기판 및 그 제조방법 | |
| JP2002016327A (ja) | 配線基板およびその製造方法 | |
| JP3810296B2 (ja) | 配線基板 | |
| JP3727260B2 (ja) | 配線基板 | |
| JP4778148B2 (ja) | 多層配線基板 | |
| JP4851652B2 (ja) | 配線基板及びその製造方法 | |
| JP3945764B2 (ja) | 配線基板 | |
| JP4508540B2 (ja) | 配線基板および電子装置 | |
| JP5066311B2 (ja) | 配線基板 | |
| JP4179407B2 (ja) | 配線基板 | |
| JP2003046255A (ja) | 配線基板 | |
| JP2003229661A (ja) | 配線基板およびその製造方法 | |
| JP2003008219A (ja) | 配線基板 | |
| JP2002084071A (ja) | 配線基板 | |
| JP2002290032A (ja) | 配線基板の製造方法 | |
| KR100773331B1 (ko) | 플립칩 접속용 기판 및 그 제조방법 | |
| JP6007485B2 (ja) | 部品内蔵配線基板、及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051024 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060313 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060316 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060509 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060523 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3810296 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |