JP2004214428A - 厚膜多層配線基板 - Google Patents
厚膜多層配線基板 Download PDFInfo
- Publication number
- JP2004214428A JP2004214428A JP2003000041A JP2003000041A JP2004214428A JP 2004214428 A JP2004214428 A JP 2004214428A JP 2003000041 A JP2003000041 A JP 2003000041A JP 2003000041 A JP2003000041 A JP 2003000041A JP 2004214428 A JP2004214428 A JP 2004214428A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- thick
- wiring board
- multilayer wiring
- film multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】自動車用各種電子回路基板は、エンジンルーム更にはオンエンジンと移行し取付け制約を抑制して特に熱ストレス・耐振性に対し接続信頼性の優れた厚膜多層配線基板を提供する。
【解決手段】セラミック絶縁基板上にＡｇ系導体３，６，厚膜抵抗体９，絶縁層７から成る厚膜多層配線基板において、チップ電子部品１２との接続部の導体膜厚を厚くする構造にて熱影響による接続強度低下を抑制可能とする。一つに、絶縁層に貫通穴を形成しその中に表層導体を形成する。また、クサビ導体５を絶縁層の貫通穴より大きく形成し端部を絶縁層で覆う構造とすることにより導体と絶縁層の接する面積を大きくし接続強度の確保が可能になる。
【選択図】 図１
【解決手段】セラミック絶縁基板上にＡｇ系導体３，６，厚膜抵抗体９，絶縁層７から成る厚膜多層配線基板において、チップ電子部品１２との接続部の導体膜厚を厚くする構造にて熱影響による接続強度低下を抑制可能とする。一つに、絶縁層に貫通穴を形成しその中に表層導体を形成する。また、クサビ導体５を絶縁層の貫通穴より大きく形成し端部を絶縁層で覆う構造とすることにより導体と絶縁層の接する面積を大きくし接続強度の確保が可能になる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、セラミック絶縁基板上にＡｇ系導体，厚膜抵抗体，絶縁層から成る厚膜多層配線基板上に、チップ電子部品等を搭載した厚膜多層配線基板において、電子部品と厚膜多層配線基板の接続部の構造に関するものである。
【０００２】
【従来の技術】
特開２０００−２８６５３９号公報，実開平５−６９９７７号公報には、最上層の絶縁層の上に表層導体（Ａｇ系）にて接続パッドを形成する構造が示されている。
【０００３】
【特許文献１】
特開２０００−２８６５３９号公報
【特許文献２】
実開平５−６９９７７号公報
【０００４】
【発明が解決しようとする課題】
上記した従来技術は、表層導体（Ａｇ系）の膜厚を厚くするには限界があり、はんだリフロー及び製品の熱影響によるはんだ接続部のＳｎ等の拡散により脆い金属間化合物が形成するためチップ電子部品等の接続強度を低下させ接続信頼性の確保が難しい構造であった。
【０００５】
本発明の目的は、金属間化合物形成による接続強度低下を抑制した接続信頼性に優れた厚膜多層配線基板を提供することにある。
【０００６】
【課題を解決するための手段】
上記の課題を解決するために、チップ電子部品等の接続表層導体の膜厚を厚くする構造及びクサビ構造とすることにより金属間化合物の影響による接続強度低下を抑制する。また、表層導体の膜厚を確保すると同時にクサビ構造とする。
【０００７】
一つに、接続表層導体直下の絶縁層（１層）に貫通穴を形成し表層導体を埋め込むことにより導体の膜厚を確保する。また、表層導体直下に絶縁層貫通穴より大きいクサビ導体を形成しその端部を絶縁層で覆う構造を形成し接続信頼性を確保する。
【０００８】
【発明の実施の形態】
関係する技術例として今回発明者らは、以下のことを検討した。図３（ａ）
（ｂ）（ｃ）に示す様に最上層の絶縁層７ｆの上に上層導体（Ａｇ系）６にて接続パッドを形成する構造となっており、上層導体（Ａｇ系）６の膜厚は１０数μｍが限界である。また、この種に関連するものには特許文献に示されている。
【０００９】
以下、実施例を図により説明する。
【００１０】
図１は厚膜多層配線基板の一例（４層構造）を示す断面図である。
【００１１】
厚膜多層配線基板１は、セラミック絶縁基板２上に内層導体（Ａｇ系）３ａを印刷・焼成しその上に絶縁層７ａ，７ｂ及びコンタクト導体４を印刷・焼成し形成する。
【００１２】
同様に内層導体（Ａｇ系）３ｂ，絶縁層７ｃ，７ｄ及びコンタクト導体４を形成する。
【００１３】
同様に内層導体（Ａｇ系）３ｃ，内層抵抗体９，絶縁層７ｅ，７ｆ，コンタクト導体４，クサビ導体５、及びを形成する。更にその上に上層導体（Ａｇ系）６及びオーバーコートガラス８を形成した多層厚膜配線基板の部品搭載部にはんだペーストを印刷しチップ電子部品１２，ＭＣＭ（マルチ チップ モジュール）１１，ボンディングパッド１３等を搭載しはんだリフロー・接続ワイヤー１４にて電気的接続する構造の厚膜多層配線基板である。
【００１４】
この構造によれば、チップ電子部品等の接続部に特徴を有し、一実施例を図２，図３で説明すると、図２（ａ）は、ＭＣＭ１１部のはんだと厚膜多層配線基板１の接続部構造を示す。この図は、厚膜多層配線基板の内層との接続が無い構造部である。図２（ｂ）は、ＭＣＭ１１部のはんだと厚膜多層配線基板１の接続部構造で、厚膜多層配線基板の内層との接続が有る構造を示す。また、図２（ｃ）はチップ電子部品１２と厚膜多層配線基板１の接続部構造を示す。
【００１５】
図３（ａ）（ｂ）（ｃ）は上記図２（ａ）（ｂ）（ｃ）で示した従来構造を示す。
【００１６】
本実施例の特徴は、図２で示す最上層の絶縁層７ｆに貫通穴を設けその中に上層導体６を埋め込み形成するもので、上層導体６の膜厚を厚くできることにある。
【００１７】
ここで、接続部の導体膜厚を厚くする必要性について図４で説明すると、はんだリフロー及び製品に加わる熱により上層導体６中にはんだのＳｎが拡散し金属間化合物１５が形成される。この金属間化合物は脆い物で熱により成長し、熱や振動のストレスにより上層導体６と絶縁層７ｆ間にクラック１６が発生し接続強度が低下してしまう。その抑制方法の一手段として膜厚を厚くする必要がある。はんだリフロー１回で約３μｍのＳｎの拡散があり１５０℃の高温放置試験では１０００時間で約８μｍの拡散が確認できている。従って、従来技術での上層導体形成では１０数μｍが限界であり熱影響により拡散が進むと導体の殆どが金属間化合物で占められ接続強度が著しく低下する。
【００１８】
また、図２及び図５に示すクサビ導体５を絶縁層の貫通穴より大きく形成し端部を絶縁層で覆う構造とすることにより導体と絶縁層の接する面積を大きくし更なる接続強度の確保が可能になる。
【００１９】
以上の構造により、厚膜多層配線基板とチップ電子部品の接続部の熱による金属間化合物形成に対応できる接続信頼性の優れた厚膜多層配線基板が提供できる。
【００２０】
【発明の効果】
本発明によれば、金属間化合物形成による接続強度低下を抑制した接続信頼性に優れた厚膜多層配線基板を提供することができる。
【図面の簡単な説明】
【図１】一実施例の断面図である。
【図２】（ａ）〜（ｃ）は一実施例の局部断面図である。
【図３】（ａ）〜（ｃ）は局部断面図である。
【図４】金属間化合物成長を示す図である。
【図５】金属間化合物成長を示す図である。
【符号の説明】
１…厚膜多層配線基板、２…セラミック絶縁基板、３ａ〜ｃ…内層導体（Ａｇ系）、４…コンタクト導体（Ａｇ系）、５…クサビ導体（Ａｇ系）、６…上層導体（Ａｇ系）、７ａ〜ｆ…絶縁層、８…オーバーコートガラス、９…内層抵抗体、１０…はんだ、１１…ＭＣＭ（マルチ チップ モジュール）、１２…チップ電子部品、１５…Ｓｎ拡散層（金属間化合物）、１６…クラック。
【発明の属する技術分野】
本発明は、セラミック絶縁基板上にＡｇ系導体，厚膜抵抗体，絶縁層から成る厚膜多層配線基板上に、チップ電子部品等を搭載した厚膜多層配線基板において、電子部品と厚膜多層配線基板の接続部の構造に関するものである。
【０００２】
【従来の技術】
特開２０００−２８６５３９号公報，実開平５−６９９７７号公報には、最上層の絶縁層の上に表層導体（Ａｇ系）にて接続パッドを形成する構造が示されている。
【０００３】
【特許文献１】
特開２０００−２８６５３９号公報
【特許文献２】
実開平５−６９９７７号公報
【０００４】
【発明が解決しようとする課題】
上記した従来技術は、表層導体（Ａｇ系）の膜厚を厚くするには限界があり、はんだリフロー及び製品の熱影響によるはんだ接続部のＳｎ等の拡散により脆い金属間化合物が形成するためチップ電子部品等の接続強度を低下させ接続信頼性の確保が難しい構造であった。
【０００５】
本発明の目的は、金属間化合物形成による接続強度低下を抑制した接続信頼性に優れた厚膜多層配線基板を提供することにある。
【０００６】
【課題を解決するための手段】
上記の課題を解決するために、チップ電子部品等の接続表層導体の膜厚を厚くする構造及びクサビ構造とすることにより金属間化合物の影響による接続強度低下を抑制する。また、表層導体の膜厚を確保すると同時にクサビ構造とする。
【０００７】
一つに、接続表層導体直下の絶縁層（１層）に貫通穴を形成し表層導体を埋め込むことにより導体の膜厚を確保する。また、表層導体直下に絶縁層貫通穴より大きいクサビ導体を形成しその端部を絶縁層で覆う構造を形成し接続信頼性を確保する。
【０００８】
【発明の実施の形態】
関係する技術例として今回発明者らは、以下のことを検討した。図３（ａ）
（ｂ）（ｃ）に示す様に最上層の絶縁層７ｆの上に上層導体（Ａｇ系）６にて接続パッドを形成する構造となっており、上層導体（Ａｇ系）６の膜厚は１０数μｍが限界である。また、この種に関連するものには特許文献に示されている。
【０００９】
以下、実施例を図により説明する。
【００１０】
図１は厚膜多層配線基板の一例（４層構造）を示す断面図である。
【００１１】
厚膜多層配線基板１は、セラミック絶縁基板２上に内層導体（Ａｇ系）３ａを印刷・焼成しその上に絶縁層７ａ，７ｂ及びコンタクト導体４を印刷・焼成し形成する。
【００１２】
同様に内層導体（Ａｇ系）３ｂ，絶縁層７ｃ，７ｄ及びコンタクト導体４を形成する。
【００１３】
同様に内層導体（Ａｇ系）３ｃ，内層抵抗体９，絶縁層７ｅ，７ｆ，コンタクト導体４，クサビ導体５、及びを形成する。更にその上に上層導体（Ａｇ系）６及びオーバーコートガラス８を形成した多層厚膜配線基板の部品搭載部にはんだペーストを印刷しチップ電子部品１２，ＭＣＭ（マルチ チップ モジュール）１１，ボンディングパッド１３等を搭載しはんだリフロー・接続ワイヤー１４にて電気的接続する構造の厚膜多層配線基板である。
【００１４】
この構造によれば、チップ電子部品等の接続部に特徴を有し、一実施例を図２，図３で説明すると、図２（ａ）は、ＭＣＭ１１部のはんだと厚膜多層配線基板１の接続部構造を示す。この図は、厚膜多層配線基板の内層との接続が無い構造部である。図２（ｂ）は、ＭＣＭ１１部のはんだと厚膜多層配線基板１の接続部構造で、厚膜多層配線基板の内層との接続が有る構造を示す。また、図２（ｃ）はチップ電子部品１２と厚膜多層配線基板１の接続部構造を示す。
【００１５】
図３（ａ）（ｂ）（ｃ）は上記図２（ａ）（ｂ）（ｃ）で示した従来構造を示す。
【００１６】
本実施例の特徴は、図２で示す最上層の絶縁層７ｆに貫通穴を設けその中に上層導体６を埋め込み形成するもので、上層導体６の膜厚を厚くできることにある。
【００１７】
ここで、接続部の導体膜厚を厚くする必要性について図４で説明すると、はんだリフロー及び製品に加わる熱により上層導体６中にはんだのＳｎが拡散し金属間化合物１５が形成される。この金属間化合物は脆い物で熱により成長し、熱や振動のストレスにより上層導体６と絶縁層７ｆ間にクラック１６が発生し接続強度が低下してしまう。その抑制方法の一手段として膜厚を厚くする必要がある。はんだリフロー１回で約３μｍのＳｎの拡散があり１５０℃の高温放置試験では１０００時間で約８μｍの拡散が確認できている。従って、従来技術での上層導体形成では１０数μｍが限界であり熱影響により拡散が進むと導体の殆どが金属間化合物で占められ接続強度が著しく低下する。
【００１８】
また、図２及び図５に示すクサビ導体５を絶縁層の貫通穴より大きく形成し端部を絶縁層で覆う構造とすることにより導体と絶縁層の接する面積を大きくし更なる接続強度の確保が可能になる。
【００１９】
以上の構造により、厚膜多層配線基板とチップ電子部品の接続部の熱による金属間化合物形成に対応できる接続信頼性の優れた厚膜多層配線基板が提供できる。
【００２０】
【発明の効果】
本発明によれば、金属間化合物形成による接続強度低下を抑制した接続信頼性に優れた厚膜多層配線基板を提供することができる。
【図面の簡単な説明】
【図１】一実施例の断面図である。
【図２】（ａ）〜（ｃ）は一実施例の局部断面図である。
【図３】（ａ）〜（ｃ）は局部断面図である。
【図４】金属間化合物成長を示す図である。
【図５】金属間化合物成長を示す図である。
【符号の説明】
１…厚膜多層配線基板、２…セラミック絶縁基板、３ａ〜ｃ…内層導体（Ａｇ系）、４…コンタクト導体（Ａｇ系）、５…クサビ導体（Ａｇ系）、６…上層導体（Ａｇ系）、７ａ〜ｆ…絶縁層、８…オーバーコートガラス、９…内層抵抗体、１０…はんだ、１１…ＭＣＭ（マルチ チップ モジュール）、１２…チップ電子部品、１５…Ｓｎ拡散層（金属間化合物）、１６…クラック。
Claims (3)
- セラミック絶縁基板上にＡｇ系導体，厚膜抵抗体及び絶縁層から成る厚膜多層配線基板上に、チップ電子部品及び半導体パッケージ（ＭＣＭ等を含む）を搭載した厚膜多層配線基板において、搭載する電子部品等と厚膜多層配線基板の接続部厚膜導体の厚さを１０μｍから２５μｍであることを特徴とする厚膜多層配線基板。
- 厚膜多層配線基板の最上層絶縁層の貫通穴中に導体を形成し該導体を表層導体として用いる構造を特徴とする請求項第１項に記載の厚膜多層配線基板。
- 表層の接続導体の直下にクサビ導体を形成しそのクサビ導体の端部を絶縁層で覆う構造を特徴とする請求項第１項に記載の厚膜多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003000041A JP2004214428A (ja) | 2003-01-06 | 2003-01-06 | 厚膜多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003000041A JP2004214428A (ja) | 2003-01-06 | 2003-01-06 | 厚膜多層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004214428A true JP2004214428A (ja) | 2004-07-29 |
| JP2004214428A5 JP2004214428A5 (ja) | 2005-04-14 |
Family
ID=32818490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003000041A Pending JP2004214428A (ja) | 2003-01-06 | 2003-01-06 | 厚膜多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004214428A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150095551A (ko) * | 2014-02-13 | 2015-08-21 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 매립형 표면 장착 소자를 구비한 반도체 패키지 및 그 제조 방법 |
| TWI641095B (zh) * | 2017-08-30 | 2018-11-11 | 欣興電子股份有限公司 | 散熱基板的結構及製造方法與封裝結構與方法 |
| CN110492018A (zh) * | 2019-08-09 | 2019-11-22 | 武汉华星光电半导体显示技术有限公司 | 一种显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01209735A (ja) * | 1988-02-17 | 1989-08-23 | Nec Corp | 混成集積回路 |
| JPH08169776A (ja) * | 1994-12-19 | 1996-07-02 | Sumitomo Metal Ind Ltd | セラミックス多層基板 |
| JPH11121897A (ja) * | 1997-10-14 | 1999-04-30 | Fujitsu Ltd | 複数の回路素子を基板上に搭載するプリント配線基板の製造方法及びプリント配線基板の構造 |
| JP2002171072A (ja) * | 2000-09-19 | 2002-06-14 | Ngk Spark Plug Co Ltd | 配線基板 |
| JP2002368423A (ja) * | 2001-06-05 | 2002-12-20 | Sumitomo Metal Electronics Devices Inc | セラミック基板 |
-
2003
- 2003-01-06 JP JP2003000041A patent/JP2004214428A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01209735A (ja) * | 1988-02-17 | 1989-08-23 | Nec Corp | 混成集積回路 |
| JPH08169776A (ja) * | 1994-12-19 | 1996-07-02 | Sumitomo Metal Ind Ltd | セラミックス多層基板 |
| JPH11121897A (ja) * | 1997-10-14 | 1999-04-30 | Fujitsu Ltd | 複数の回路素子を基板上に搭載するプリント配線基板の製造方法及びプリント配線基板の構造 |
| JP2002171072A (ja) * | 2000-09-19 | 2002-06-14 | Ngk Spark Plug Co Ltd | 配線基板 |
| JP2002368423A (ja) * | 2001-06-05 | 2002-12-20 | Sumitomo Metal Electronics Devices Inc | セラミック基板 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150095551A (ko) * | 2014-02-13 | 2015-08-21 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 매립형 표면 장착 소자를 구비한 반도체 패키지 및 그 제조 방법 |
| KR101692120B1 (ko) | 2014-02-13 | 2017-01-02 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 매립형 표면 장착 소자를 구비한 반도체 패키지 및 그 제조 방법 |
| TWI641095B (zh) * | 2017-08-30 | 2018-11-11 | 欣興電子股份有限公司 | 散熱基板的結構及製造方法與封裝結構與方法 |
| US10497847B2 (en) | 2017-08-30 | 2019-12-03 | Unimicron Technology Corp. | Structure and manufacturing method of heat dissipation substrate and package structure and method thereof |
| CN110492018A (zh) * | 2019-08-09 | 2019-11-22 | 武汉华星光电半导体显示技术有限公司 | 一种显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3704864B2 (ja) | 半導体素子の実装構造 | |
| JP3401767B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JP2006086149A (ja) | 半導体装置 | |
| WO2005114729A1 (ja) | 半導体装置及び配線基板 | |
| JP2004214428A (ja) | 厚膜多層配線基板 | |
| JP3610247B2 (ja) | 配線基板 | |
| JP2000022070A (ja) | バンプを有する電子部品及びその製造方法 | |
| JPH10173083A (ja) | 電子部品搭載用配線基板とその製造方法 | |
| JP2813436B2 (ja) | 金属ベース多層回路基板 | |
| JP2521624Y2 (ja) | 半導体装置 | |
| JP2004228162A (ja) | 電子制御装置 | |
| JP3565872B2 (ja) | 薄膜多層配線基板 | |
| JPH0823151A (ja) | チップオンボード及びその製造方法 | |
| JP3847219B2 (ja) | 配線基板 | |
| JP2690643B2 (ja) | 配線基板 | |
| JP2779843B2 (ja) | 電子部品搭載用基板及び電子部品パッケージ | |
| JP3881542B2 (ja) | 配線基板 | |
| JP3847220B2 (ja) | 配線基板 | |
| JP3645744B2 (ja) | セラミック配線基板 | |
| JPH0519975Y2 (ja) | ||
| JP2583507B2 (ja) | 半導体実装回路装置 | |
| JP3808358B2 (ja) | 配線基板 | |
| JPS613497A (ja) | 異種複合プリント板の電気接続構造 | |
| JP2004214428A5 (ja) | ||
| JP2005011908A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040603 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040603 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060512 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070807 |