JP2002368423A - セラミック基板 - Google Patents
セラミック基板Info
- Publication number
- JP2002368423A JP2002368423A JP2001169951A JP2001169951A JP2002368423A JP 2002368423 A JP2002368423 A JP 2002368423A JP 2001169951 A JP2001169951 A JP 2001169951A JP 2001169951 A JP2001169951 A JP 2001169951A JP 2002368423 A JP2002368423 A JP 2002368423A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- via conductor
- layer
- substrate
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 セラミック基板表層のビア導体の表面に緻密
なカバー導体を印刷しなくても、該ビア導体の内部への
めっき液の浸入を防止できるようにする。 【解決手段】 低温焼成セラミック基板の表層のビア導
体１３ａの表面部をブラスト等の機械加工で緻密化して
緻密層１６を形成することで、該ビア導体１３ａの表面
部の気密性を確保する。このビア導体１３ａの緻密層１
６の表面にＮｉ／Ａｕめっき１９を施してパッド１８を
形成する。また、基板表層のビア導体１３ａのうちの少
なくとも１つは、その下層のビア導体に一直線状に接続
する。この場合、基板表層のビア導体１３ａとその下層
のビア導体とを従来のように横方向にずらして配置しな
くても、基板表層のビア導体１３ａの気密性を緻密層１
６で確保できるので、基板表層のビア導体１３ａから基
板内部に湿気が侵入することを防止できる。
なカバー導体を印刷しなくても、該ビア導体の内部への
めっき液の浸入を防止できるようにする。 【解決手段】 低温焼成セラミック基板の表層のビア導
体１３ａの表面部をブラスト等の機械加工で緻密化して
緻密層１６を形成することで、該ビア導体１３ａの表面
部の気密性を確保する。このビア導体１３ａの緻密層１
６の表面にＮｉ／Ａｕめっき１９を施してパッド１８を
形成する。また、基板表層のビア導体１３ａのうちの少
なくとも１つは、その下層のビア導体に一直線状に接続
する。この場合、基板表層のビア導体１３ａとその下層
のビア導体とを従来のように横方向にずらして配置しな
くても、基板表層のビア導体１３ａの気密性を緻密層１
６で確保できるので、基板表層のビア導体１３ａから基
板内部に湿気が侵入することを防止できる。
Description
【０００１】
【発明の属する技術分野】本発明は、基板表層を貫通す
るビア導体を有するセラミック基板に関するものであ
る。
るビア導体を有するセラミック基板に関するものであ
る。
【０００２】
【従来の技術】一般に、セラミック多層基板は、層間を
電気的に接続するために、各セラミック層にビアホール
を形成し、各ビアホールに導体ペーストを充填してビア
導体を形成している。このビア導体は、セラミックと同
時焼成されるため、ビア導体とセラミックとの焼成収縮
挙動の違いが大きくなると、ビアホール周辺に過大な応
力が発生してクラック等が発生する原因となる。それ故
に、この焼成収縮挙動の違いによるビアホール周辺のク
ラック等を防止するため、ビア導体がポーラス（多孔
質）な構造となるように形成して、ビアホール周辺に発
生する応力を緩和するようにしている。
電気的に接続するために、各セラミック層にビアホール
を形成し、各ビアホールに導体ペーストを充填してビア
導体を形成している。このビア導体は、セラミックと同
時焼成されるため、ビア導体とセラミックとの焼成収縮
挙動の違いが大きくなると、ビアホール周辺に過大な応
力が発生してクラック等が発生する原因となる。それ故
に、この焼成収縮挙動の違いによるビアホール周辺のク
ラック等を防止するため、ビア導体がポーラス（多孔
質）な構造となるように形成して、ビアホール周辺に発
生する応力を緩和するようにしている。
【０００３】
【発明が解決しようとする課題】ところで、セラミック
多層基板の表面には、フリップチップ等を実装するパッ
ド等を形成し、その表面をめっき処理するようにしてい
る。このため、基板表面にポーラスなビア導体の表面が
露出していると、めっき処理時にビア導体の内部にめっ
き液が浸入して残留してしまい、これが導体腐食の原因
となって接続信頼性を確保できない。
多層基板の表面には、フリップチップ等を実装するパッ
ド等を形成し、その表面をめっき処理するようにしてい
る。このため、基板表面にポーラスなビア導体の表面が
露出していると、めっき処理時にビア導体の内部にめっ
き液が浸入して残留してしまい、これが導体腐食の原因
となって接続信頼性を確保できない。
【０００４】この対策として、従来は、ビア導体の表面
に緻密なカバー導体を印刷して、該ビア導体の内部への
めっき液の浸入を防ぐようにしている。しかし、このカ
バー導体は、ビア導体径に対して、印刷・加工精度上の
ずれを見込んで大きめの径に形成する必要があるため、
その分、カバー導体（パッド）のピッチを広くしなけれ
ばならず、最近のパッドピッチの狭ピッチ化、基板の小
型化、高密度実装化の要求に十分に対応することができ
ない。しかも、カバー導体（パッド）を印刷する印刷工
程が必要になると共に、緻密な導体ペーストが必要とな
り、材料コストも高くなる欠点がある。
に緻密なカバー導体を印刷して、該ビア導体の内部への
めっき液の浸入を防ぐようにしている。しかし、このカ
バー導体は、ビア導体径に対して、印刷・加工精度上の
ずれを見込んで大きめの径に形成する必要があるため、
その分、カバー導体（パッド）のピッチを広くしなけれ
ばならず、最近のパッドピッチの狭ピッチ化、基板の小
型化、高密度実装化の要求に十分に対応することができ
ない。しかも、カバー導体（パッド）を印刷する印刷工
程が必要になると共に、緻密な導体ペーストが必要とな
り、材料コストも高くなる欠点がある。
【０００５】また、チップ実装後に封止して使用するセ
ラミック多層基板に関しては、特に気密性が要求される
ため、図４に示すように、基板表層のビア導体１と、そ
の下層のビア導体２とを横方向にずらして両者が重なら
ないように配置し、両者を内層配線パターン３によって
接続することで、基板表層のビア導体１に侵入した湿気
等が下層のビア導体２に侵入しないようにしている。こ
のような構成では、上下のビア導体１，２の位置を横方
向にずらしたり、両者を接続する内層配線パターン３を
形成する配線スペースが必要となり、その分、基板サイ
ズを大きくする必要があり、基板の小型化、高密度実装
化の要求に十分に対応することができない。
ラミック多層基板に関しては、特に気密性が要求される
ため、図４に示すように、基板表層のビア導体１と、そ
の下層のビア導体２とを横方向にずらして両者が重なら
ないように配置し、両者を内層配線パターン３によって
接続することで、基板表層のビア導体１に侵入した湿気
等が下層のビア導体２に侵入しないようにしている。こ
のような構成では、上下のビア導体１，２の位置を横方
向にずらしたり、両者を接続する内層配線パターン３を
形成する配線スペースが必要となり、その分、基板サイ
ズを大きくする必要があり、基板の小型化、高密度実装
化の要求に十分に対応することができない。
【０００６】本発明はこれらの事情を考慮してなされた
ものであり、第１の目的は、基板表層に位置するビア導
体の表面に緻密なカバー導体を印刷しなくても、該ビア
導体の内部へのめっき液の浸入を防止できるようにする
ことであり、また、第２の目的は、ビア導体を狭いスペ
ースに効率的に配置することができるようにすることで
ある。
ものであり、第１の目的は、基板表層に位置するビア導
体の表面に緻密なカバー導体を印刷しなくても、該ビア
導体の内部へのめっき液の浸入を防止できるようにする
ことであり、また、第２の目的は、ビア導体を狭いスペ
ースに効率的に配置することができるようにすることで
ある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明のセラミック基板は、基板表層に位置するビ
ア導体の表面部を機械加工で緻密化した構成としたもの
である。このようにすれば、ビア導体の表面部のオープ
ンポア（空孔）を機械加工で塞いで気密性を確保するこ
とができるので、該ビア導体の表面に緻密なカバー導体
を印刷せずに、ビア導体の表面部をめっき処理してパッ
ドを形成しても、ビア導体の内部へのめっき液の浸入を
防ぐことができる。
に、本発明のセラミック基板は、基板表層に位置するビ
ア導体の表面部を機械加工で緻密化した構成としたもの
である。このようにすれば、ビア導体の表面部のオープ
ンポア（空孔）を機械加工で塞いで気密性を確保するこ
とができるので、該ビア導体の表面に緻密なカバー導体
を印刷せずに、ビア導体の表面部をめっき処理してパッ
ドを形成しても、ビア導体の内部へのめっき液の浸入を
防ぐことができる。
【０００８】但し、本発明は、ビア導体を形成する金属
の種類によっては、ビア導体の表面部をめっき処理せず
に、そのままパッドとして用いても良いが、低温焼成セ
ラミック基板のように、ビア導体をＡｇ系の導体により
形成するセラミック基板では、Ａｇ系のビア導体上に半
田を用いた実装を行った場合、Ａｇ導体が半田中に溶解
してＡｇ導体とセラミック基板との間の接合強度が低下
する“半田くわれ”が発生して、必要な接合強度が得ら
れない。
の種類によっては、ビア導体の表面部をめっき処理せず
に、そのままパッドとして用いても良いが、低温焼成セ
ラミック基板のように、ビア導体をＡｇ系の導体により
形成するセラミック基板では、Ａｇ系のビア導体上に半
田を用いた実装を行った場合、Ａｇ導体が半田中に溶解
してＡｇ導体とセラミック基板との間の接合強度が低下
する“半田くわれ”が発生して、必要な接合強度が得ら
れない。
【０００９】従って、ビア導体をＡｇ系の導体により形
成する場合は、該ビア導体の表面部に、Ｎｉ／Ａｕ、Ｎ
ｉ／Ｐｄ／Ａｕ、Ｎｉ／Ｐｄ、Ｃｕ／Ａｕ等のめっき処
理してパッドを形成するようにすると良い。
成する場合は、該ビア導体の表面部に、Ｎｉ／Ａｕ、Ｎ
ｉ／Ｐｄ／Ａｕ、Ｎｉ／Ｐｄ、Ｃｕ／Ａｕ等のめっき処
理してパッドを形成するようにすると良い。
【００１０】めっき処理には、耐半田くわれ性を向上さ
せる効果の他に、半田実装条件（温度、時間等）を幅広
く選択できると共に、部品交換（リペア）作業に耐え得
るという効果もある。Ａｇ系のビア導体のみの場合は、
半田くわれが最小になるように条件を厳密にする必要が
あり、また、リペア作業等も難しい。
せる効果の他に、半田実装条件（温度、時間等）を幅広
く選択できると共に、部品交換（リペア）作業に耐え得
るという効果もある。Ａｇ系のビア導体のみの場合は、
半田くわれが最小になるように条件を厳密にする必要が
あり、また、リペア作業等も難しい。
【００１１】尚、Ａｇ系のビア導体として、Ａｇ−Ｐ
ｄ、Ａｇ−Ｐｔを使用すれば、耐半田くわれ性は向上す
るが、この場合も、Ａｇ系導体中に半田中のＳｎが拡散
して、Ａｇ−Ｓｎ化合物が形成され、接合強度が低下す
るので、上記のめっき処理を行った方が良い。
ｄ、Ａｇ−Ｐｔを使用すれば、耐半田くわれ性は向上す
るが、この場合も、Ａｇ系導体中に半田中のＳｎが拡散
して、Ａｇ−Ｓｎ化合物が形成され、接合強度が低下す
るので、上記のめっき処理を行った方が良い。
【００１２】また、多層セラミック基板では、基板表層
に位置するビア導体の表面部を機械加工で緻密化し、該
ビア導体のうちの少なくとも１つを、その下層のビア導
体に一直線状に接続した構成としても良い。要するに、
本発明のように、基板表層のビア導体の表面部のオープ
ンポアを機械加工で塞いで気密性を確保すれば、基板表
層のビア導体とその下層のビア導体とを内層配線パター
ンを介さずに一直線状に接続しても、基板表層のビア導
体から基板内部に湿気等が侵入することを防止すること
ができる。これにより、従来（図４参照）のように上下
のビア導体の位置を横方向にずらす必要がなくなると共
に、両者を接続する内層配線パターンを形成する配線ス
ペースが不要となり、その分、基板サイズを小型化する
ことができる。
に位置するビア導体の表面部を機械加工で緻密化し、該
ビア導体のうちの少なくとも１つを、その下層のビア導
体に一直線状に接続した構成としても良い。要するに、
本発明のように、基板表層のビア導体の表面部のオープ
ンポアを機械加工で塞いで気密性を確保すれば、基板表
層のビア導体とその下層のビア導体とを内層配線パター
ンを介さずに一直線状に接続しても、基板表層のビア導
体から基板内部に湿気等が侵入することを防止すること
ができる。これにより、従来（図４参照）のように上下
のビア導体の位置を横方向にずらす必要がなくなると共
に、両者を接続する内層配線パターンを形成する配線ス
ペースが不要となり、その分、基板サイズを小型化する
ことができる。
【００１３】
【発明の実施の形態】以下、本発明を低温焼成セラミッ
ク多層基板に適用した一実施形態を図１乃至図３に基づ
いて説明する。
ク多層基板に適用した一実施形態を図１乃至図３に基づ
いて説明する。
【００１４】図２及び図３に示すように、低温焼成セラ
ミック多層基板は、複数枚の低温焼成セラミックのグリ
ーンシート（セラミック層）１１ａ，１１ｂを積層して
８００〜１０００℃で焼成したものである。低温焼成セ
ラミックとしては、例えば、ＣａＯ−ＳｉＯ2 −Ａｌ2
Ｏ3 −Ｂ2 Ｏ3 系ガラス：５０〜６５重量％（好ましく
は６０重量％）とアルミナ：５０〜３５重量％（好まし
くは４０重量％）との混合物を用いる。この他、ＭｇＯ
−ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3 系ガラスとアルミナ
との混合物、或は、ＳｉＯ2 −Ｂ2 Ｏ3 系ガラスとアル
ミナとの混合物、ＰｂＯ−ＳｉＯ2 −Ｂ2 Ｏ3 系ガラス
とアルミナとの混合物、コージェライト系結晶化ガラス
等の８００〜１０００℃で焼成できる低温焼成セラミッ
ク材料を用いても良い。
ミック多層基板は、複数枚の低温焼成セラミックのグリ
ーンシート（セラミック層）１１ａ，１１ｂを積層して
８００〜１０００℃で焼成したものである。低温焼成セ
ラミックとしては、例えば、ＣａＯ−ＳｉＯ2 −Ａｌ2
Ｏ3 −Ｂ2 Ｏ3 系ガラス：５０〜６５重量％（好ましく
は６０重量％）とアルミナ：５０〜３５重量％（好まし
くは４０重量％）との混合物を用いる。この他、ＭｇＯ
−ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3 系ガラスとアルミナ
との混合物、或は、ＳｉＯ2 −Ｂ2 Ｏ3 系ガラスとアル
ミナとの混合物、ＰｂＯ−ＳｉＯ2 −Ｂ2 Ｏ3 系ガラス
とアルミナとの混合物、コージェライト系結晶化ガラス
等の８００〜１０００℃で焼成できる低温焼成セラミッ
ク材料を用いても良い。
【００１５】各層のセラミック層１１ａ，１１ｂには、
ビアホール１２が形成され、各ビアホール１２にビア導
体１３ａ，１３ｂが充填されている。各層のビア導体１
３ａ，１３ｂは、例えばＡｇ、Ａｇ／Ｐｄ、Ａｇ／Ｐ
ｔ、Ａｇ／Ａｕ等を主に含むＡｇ系導体ペースト、或
は、Ａｕ系、Ｃｕ系等の低融点金属のペーストを用いて
形成されている。
ビアホール１２が形成され、各ビアホール１２にビア導
体１３ａ，１３ｂが充填されている。各層のビア導体１
３ａ，１３ｂは、例えばＡｇ、Ａｇ／Ｐｄ、Ａｇ／Ｐ
ｔ、Ａｇ／Ａｕ等を主に含むＡｇ系導体ペースト、或
は、Ａｕ系、Ｃｕ系等の低融点金属のペーストを用いて
形成されている。
【００１６】また、図３に示すように、基板表層に位置
するセラミック層１１ａには、表層配線パターン１４が
Ａｇ系、Ａｕ系、Ｃｕ系等の低融点金属のペーストの印
刷により形成され、基板内層に位置するセラミック層１
１ｂには、内層配線パターン１５がＡｇ系、Ａｕ系、Ｃ
ｕ系等の低融点金属のペーストの印刷により形成されて
いる。ここで、基板表層とは、基板の上面層と下面層の
両方又はいずれか一方を意味する（以下、同じ）。
するセラミック層１１ａには、表層配線パターン１４が
Ａｇ系、Ａｕ系、Ｃｕ系等の低融点金属のペーストの印
刷により形成され、基板内層に位置するセラミック層１
１ｂには、内層配線パターン１５がＡｇ系、Ａｕ系、Ｃ
ｕ系等の低融点金属のペーストの印刷により形成されて
いる。ここで、基板表層とは、基板の上面層と下面層の
両方又はいずれか一方を意味する（以下、同じ）。
【００１７】本実施形態では、基板表層に位置するビア
導体１３ａの表面部を機械加工で緻密化して緻密層１６
（図１参照）を形成することで、該ビア導体１３ａの表
面部のオープンポアを塞いで気密性を確保している。ビ
ア導体１３ａの表面部を緻密化する機械加工としては、
例えばブラスト処理（湿式、乾式のいずれでも可）、バ
フ研磨、ポリッシュ等を採用すれば良い。
導体１３ａの表面部を機械加工で緻密化して緻密層１６
（図１参照）を形成することで、該ビア導体１３ａの表
面部のオープンポアを塞いで気密性を確保している。ビ
ア導体１３ａの表面部を緻密化する機械加工としては、
例えばブラスト処理（湿式、乾式のいずれでも可）、バ
フ研磨、ポリッシュ等を採用すれば良い。
【００１８】更に、図２及び図３に示すように、基板表
層に位置するビア導体１３ａのうちの少なくとも１つ
は、その下層のビア導体１３ｂに一直線状に接続してい
る。また、図２に示すように、基板表層のフリップチッ
プ実装領域１７に位置するビア導体１３ａは、パッド１
８として用いられる。このパッド１８は、図１（ａ）に
示すように、ビア導体１３ａの表面部を機械加工で緻密
化して緻密層１６を形成し、この緻密層１６の表面に、
Ｎｉめっきを下地とするＡｕめっき（Ｎｉ／Ａｕめっ
き）１９を施して形成したものである。
層に位置するビア導体１３ａのうちの少なくとも１つ
は、その下層のビア導体１３ｂに一直線状に接続してい
る。また、図２に示すように、基板表層のフリップチッ
プ実装領域１７に位置するビア導体１３ａは、パッド１
８として用いられる。このパッド１８は、図１（ａ）に
示すように、ビア導体１３ａの表面部を機械加工で緻密
化して緻密層１６を形成し、この緻密層１６の表面に、
Ｎｉめっきを下地とするＡｕめっき（Ｎｉ／Ａｕめっ
き）１９を施して形成したものである。
【００１９】以上説明した本実施形態によれば、基板表
層に位置するビア導体１３ａの表面部を機械加工で緻密
化して緻密層１６を形成したので、ビア導体１３ａの表
面部の気密性を緻密層１６によって確保することができ
る。従って、ビア導体１３ａの表面に緻密なカバー導体
を印刷せずに、ビア導体１３ａの表面部（緻密層１６）
をめっき処理してパッド１８を形成しても、ビア導体１
３ａの内部へのめっき液の浸入を防ぐことができる。こ
れにより、ビア導体１３ａの表面に緻密なカバー導体を
印刷する印刷工程が不要になると共に、緻密な導体ペー
ストが不要となり、製造コストを低減することができ
る。
層に位置するビア導体１３ａの表面部を機械加工で緻密
化して緻密層１６を形成したので、ビア導体１３ａの表
面部の気密性を緻密層１６によって確保することができ
る。従って、ビア導体１３ａの表面に緻密なカバー導体
を印刷せずに、ビア導体１３ａの表面部（緻密層１６）
をめっき処理してパッド１８を形成しても、ビア導体１
３ａの内部へのめっき液の浸入を防ぐことができる。こ
れにより、ビア導体１３ａの表面に緻密なカバー導体を
印刷する印刷工程が不要になると共に、緻密な導体ペー
ストが不要となり、製造コストを低減することができ
る。
【００２０】しかも、パッド１８は、ビア導体１３ａの
表面にＮｉ／Ａｕめっき１９を施すだけであるから、パ
ッド１８の径をビア導体１３ａの径とほぼ同じ大きさの
径にすることができて、パッド１８のピッチを従来より
も狭くすることができ、基板の小型化、高密度実装化の
要求に十分に対応することができる。
表面にＮｉ／Ａｕめっき１９を施すだけであるから、パ
ッド１８の径をビア導体１３ａの径とほぼ同じ大きさの
径にすることができて、パッド１８のピッチを従来より
も狭くすることができ、基板の小型化、高密度実装化の
要求に十分に対応することができる。
【００２１】尚、ビア導体１３ａを形成する金属の種類
によっては、ビア導体１３ａの表面部をめっき処理せず
に、そのままパッドとして用いるようにしても良いが、
ビア導体１３ａをＡｇ系の導体により形成する場合は、
Ａｇ系のビア導体１３ａに接合する半田中のＳｎがＡｇ
を溶解して接合強度が低下する現象（半田くわれ）を防
止するために、本実施形態のように、Ａｇ系のビア導体
１３ａの表面部をＮｉ／Ａｕめっき処理してパッド１８
を形成するようにすると良い。このようにすれば、フリ
ップチップ等の半田バンプに対する接続信頼性の高いパ
ッド１８を形成することができる。
によっては、ビア導体１３ａの表面部をめっき処理せず
に、そのままパッドとして用いるようにしても良いが、
ビア導体１３ａをＡｇ系の導体により形成する場合は、
Ａｇ系のビア導体１３ａに接合する半田中のＳｎがＡｇ
を溶解して接合強度が低下する現象（半田くわれ）を防
止するために、本実施形態のように、Ａｇ系のビア導体
１３ａの表面部をＮｉ／Ａｕめっき処理してパッド１８
を形成するようにすると良い。このようにすれば、フリ
ップチップ等の半田バンプに対する接続信頼性の高いパ
ッド１８を形成することができる。
【００２２】また、本実施形態のように、基板表層のビ
ア導体１３ａの表面部のオープンポアを機械加工で塞い
で気密性を確保すれば、図２、図３に示すように、基板
表層のビア導体１３ａとその下層のビア導体１３ｂとを
内層配線パターンを介さずに一直線状に接続しても、基
板表層のビア導体１３ａから基板内部に湿気等が侵入す
ることを防止することができる。これにより、従来（図
４参照）のように上下のビア導体１３ａ，１３ｂの位置
を横方向にずらす必要がなくなると共に、両者を接続す
る内層配線パターンを形成する配線スペースが不要とな
り、その分、基板サイズを小型化することができて、高
密度実装化の要求に十分に対応することができる。
ア導体１３ａの表面部のオープンポアを機械加工で塞い
で気密性を確保すれば、図２、図３に示すように、基板
表層のビア導体１３ａとその下層のビア導体１３ｂとを
内層配線パターンを介さずに一直線状に接続しても、基
板表層のビア導体１３ａから基板内部に湿気等が侵入す
ることを防止することができる。これにより、従来（図
４参照）のように上下のビア導体１３ａ，１３ｂの位置
を横方向にずらす必要がなくなると共に、両者を接続す
る内層配線パターンを形成する配線スペースが不要とな
り、その分、基板サイズを小型化することができて、高
密度実装化の要求に十分に対応することができる。
【００２３】尚、本実施形態は、本発明を低温焼成セラ
ミック多層基板に適用したものであるが、１５００℃以
上で焼成するアルミナ等の高温焼成セラミック多層基板
に本発明を適用しても良い。本発明を高温焼成セラミッ
ク多層基板に適用する場合には、セラミックと同時焼成
するビア導体と内層配線パターン等をＭｏ、Ｗ等の高融
点金属のペーストで形成すれば良い。
ミック多層基板に適用したものであるが、１５００℃以
上で焼成するアルミナ等の高温焼成セラミック多層基板
に本発明を適用しても良い。本発明を高温焼成セラミッ
ク多層基板に適用する場合には、セラミックと同時焼成
するビア導体と内層配線パターン等をＭｏ、Ｗ等の高融
点金属のペーストで形成すれば良い。
【００２４】また、ビア導体１３ａの表面部のめっき処
理は、Ｎｉ／Ａｕに限定されず、Ｎｉ／Ｐｄ／Ａｕ、Ｎ
ｉ／Ｐｄ、Ｃｕ／Ａｕ等を用いても、同様の効果を得る
ことができる。
理は、Ｎｉ／Ａｕに限定されず、Ｎｉ／Ｐｄ／Ａｕ、Ｎ
ｉ／Ｐｄ、Ｃｕ／Ａｕ等を用いても、同様の効果を得る
ことができる。
【００２５】
【発明の効果】以上の説明から明らかなように、本発明
の請求項１によれば、基板表層に位置するビア導体の表
面部を機械加工で緻密化して気密性を確保するようにし
たので、ビア導体の表面に緻密なカバー導体を印刷せず
に、ビア導体の表面部をめっき処理しても、ビア導体の
内部へのめっき液の浸入を防ぐことができ、ビア導体の
表面に緻密なカバー導体を印刷する印刷工程が不要にな
ると共に、緻密な導体ペーストが不要となり、製造コス
トを低減することができる。
の請求項１によれば、基板表層に位置するビア導体の表
面部を機械加工で緻密化して気密性を確保するようにし
たので、ビア導体の表面に緻密なカバー導体を印刷せず
に、ビア導体の表面部をめっき処理しても、ビア導体の
内部へのめっき液の浸入を防ぐことができ、ビア導体の
表面に緻密なカバー導体を印刷する印刷工程が不要にな
ると共に、緻密な導体ペーストが不要となり、製造コス
トを低減することができる。
【００２６】また、請求項２では、機械加工で緻密化し
たビア導体の表面部をめっき処理してパッドを形成した
ので、パッドの径をビア導体の径とほぼ同じ大きさの径
にすることができて、パッドピッチを従来よりも狭くす
ることができ、基板の小型化、高密度実装化の要求に十
分に対応することができる。
たビア導体の表面部をめっき処理してパッドを形成した
ので、パッドの径をビア導体の径とほぼ同じ大きさの径
にすることができて、パッドピッチを従来よりも狭くす
ることができ、基板の小型化、高密度実装化の要求に十
分に対応することができる。
【００２７】また、請求項３では、低温焼成セラミック
基板において、ビア導体をＡｇ系の導体により形成し、
その表面部を機械加工で緻密化してからめっき処理して
パッドを形成するようにしたので、半田くわれを防止し
て、フリップチップ等の半田バンプとパッドとの接続信
頼性を向上することができる。
基板において、ビア導体をＡｇ系の導体により形成し、
その表面部を機械加工で緻密化してからめっき処理して
パッドを形成するようにしたので、半田くわれを防止し
て、フリップチップ等の半田バンプとパッドとの接続信
頼性を向上することができる。
【００２８】また、請求項４では、機械加工で緻密化し
たビア導体のうちの少なくとも１つを、その下層のビア
導体に一直線状に接続した構成としたので、気密性を確
保しながら、ビア導体を直列配置することができ、その
分、基板サイズを小型化することができて、高密度実装
化の要求に十分に対応することができる。
たビア導体のうちの少なくとも１つを、その下層のビア
導体に一直線状に接続した構成としたので、気密性を確
保しながら、ビア導体を直列配置することができ、その
分、基板サイズを小型化することができて、高密度実装
化の要求に十分に対応することができる。
【図１】本発明の一実施形態を示すもので、（ａ）はパ
ッド部分の構造を示す拡大縦断面図、（ｂ）は基板表層
のビア導体と表層配線パターンの接続構造を示す拡大縦
断面図
ッド部分の構造を示す拡大縦断面図、（ｂ）は基板表層
のビア導体と表層配線パターンの接続構造を示す拡大縦
断面図
【図２】セラミック多層基板のパッドの列に沿って切断
した縦断面図
した縦断面図
【図３】セラミック多層基板のビア導体の直列設計を示
す縦断面図
す縦断面図
【図４】従来のセラミック多層基板の縦断面図
１１ａ，１１ｂ…セラミック層（グリーンシート）、１
２…ビアホール、１３ａ，１３ｂ…ビア導体、１４…表
層配線パターン、１５…内層配線パターン、１６…緻密
層、１７…フリップチップ実装領域、１８…パッド、１
９…Ｎｉ／Ａｕめっき。
２…ビアホール、１３ａ，１３ｂ…ビア導体、１４…表
層配線パターン、１５…内層配線パターン、１６…緻密
層、１７…フリップチップ実装領域、１８…パッド、１
９…Ｎｉ／Ａｕめっき。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/11 Ｈ０５Ｋ 3/24 Ｄ 3/24 3/34 ５０１Ｄ 3/34 ５０１ Ｈ０１Ｌ 23/12 Ｃ Ｆターム(参考） 4E351 AA07 BB01 BB24 BB26 BB31 BB33 BB35 BB49 CC06 CC12 CC21 CC31 DD05 DD06 DD19 GG11 5E317 AA24 BB04 BB11 CC22 CC25 CC31 CC51 CD23 CD27 CD31 CD34 GG05 GG09 GG11 5E319 AA03 AC04 AC17 CC22 GG03 5E343 AA07 AA24 BB09 BB15 BB23 BB24 BB25 BB53 BB61 BB72 DD32 EE43 EE58 GG14 GG18 5E346 AA43 CC17 CC32 CC38 CC39 DD13 DD34 EE27 EE29 FF18 GG40 HH31
Claims (4)
- 【請求項１】 基板表層に位置するビア導体の表面部を
機械加工で緻密化したことを特徴とするセラミック基
板。 - 【請求項２】 前記ビア導体の表面部をめっき処理して
パッドを形成したことを特徴とする請求項１に記載のセ
ラミック基板。 - 【請求項３】 焼成温度が８００〜１０００℃の低温焼
成セラミックで形成されたセラミック基板において、 前記ビア導体をＡｇ系の導体により形成し、その表面部
を機械加工で緻密化してからめっき処理してパッドを形
成したことを特徴とする請求項２に記載のセラミック基
板。 - 【請求項４】 多層のセラミック基板において、 基板表層に位置するビア導体の表面部を機械加工で緻密
化し、該ビア導体のうちの少なくとも１つを、その下層
のビア導体に一直線状に接続したことを特徴とする請求
項１乃至３のいずれかに記載のセラミック基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001169951A JP4686907B2 (ja) | 2001-06-05 | 2001-06-05 | セラミック基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001169951A JP4686907B2 (ja) | 2001-06-05 | 2001-06-05 | セラミック基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002368423A true JP2002368423A (ja) | 2002-12-20 |
| JP4686907B2 JP4686907B2 (ja) | 2011-05-25 |
Family
ID=19011958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001169951A Expired - Fee Related JP4686907B2 (ja) | 2001-06-05 | 2001-06-05 | セラミック基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4686907B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004214428A (ja) * | 2003-01-06 | 2004-07-29 | Hitachi Ltd | 厚膜多層配線基板 |
| JP2006032442A (ja) * | 2004-07-13 | 2006-02-02 | Murata Mfg Co Ltd | 多層基板及びその製造方法 |
| JP2006041241A (ja) * | 2004-07-28 | 2006-02-09 | Kyocera Corp | セラミック配線基板 |
| JP2009033152A (ja) * | 2007-07-03 | 2009-02-12 | Ngk Insulators Ltd | セラミックス構造体及びその製造方法 |
| KR101038891B1 (ko) | 2009-03-17 | 2011-06-02 | 삼성전기주식회사 | 세라믹 기판 및 그의 제조 방법 |
| KR101046142B1 (ko) * | 2008-10-17 | 2011-07-01 | 삼성전기주식회사 | 무수축 세라믹 기판의 제조 방법 |
| JP2014082336A (ja) * | 2012-10-16 | 2014-05-08 | Tohoku Univ | パッケージされたデバイス及びパッケージ材の製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08274467A (ja) * | 1995-03-30 | 1996-10-18 | Mitsubishi Electric Corp | 多層セラミック基板のバイア形成方法 |
| JPH10218675A (ja) * | 1997-02-06 | 1998-08-18 | Sumitomo Kinzoku Electro Device:Kk | セラミック基板の製造方法 |
| JPH11233674A (ja) * | 1998-02-13 | 1999-08-27 | Sumitomo Metal Electronics Devices Inc | セラミックス基板の製造方法 |
| JPH11346057A (ja) * | 1998-06-01 | 1999-12-14 | Ngk Spark Plug Co Ltd | 多層セラミック基板 |
-
2001
- 2001-06-05 JP JP2001169951A patent/JP4686907B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08274467A (ja) * | 1995-03-30 | 1996-10-18 | Mitsubishi Electric Corp | 多層セラミック基板のバイア形成方法 |
| JPH10218675A (ja) * | 1997-02-06 | 1998-08-18 | Sumitomo Kinzoku Electro Device:Kk | セラミック基板の製造方法 |
| JPH11233674A (ja) * | 1998-02-13 | 1999-08-27 | Sumitomo Metal Electronics Devices Inc | セラミックス基板の製造方法 |
| JPH11346057A (ja) * | 1998-06-01 | 1999-12-14 | Ngk Spark Plug Co Ltd | 多層セラミック基板 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004214428A (ja) * | 2003-01-06 | 2004-07-29 | Hitachi Ltd | 厚膜多層配線基板 |
| JP2006032442A (ja) * | 2004-07-13 | 2006-02-02 | Murata Mfg Co Ltd | 多層基板及びその製造方法 |
| JP2006041241A (ja) * | 2004-07-28 | 2006-02-09 | Kyocera Corp | セラミック配線基板 |
| JP2009033152A (ja) * | 2007-07-03 | 2009-02-12 | Ngk Insulators Ltd | セラミックス構造体及びその製造方法 |
| KR101046142B1 (ko) * | 2008-10-17 | 2011-07-01 | 삼성전기주식회사 | 무수축 세라믹 기판의 제조 방법 |
| KR101038891B1 (ko) | 2009-03-17 | 2011-06-02 | 삼성전기주식회사 | 세라믹 기판 및 그의 제조 방법 |
| JP2014082336A (ja) * | 2012-10-16 | 2014-05-08 | Tohoku Univ | パッケージされたデバイス及びパッケージ材の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4686907B2 (ja) | 2011-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7847197B2 (en) | Multilayer circuit board and manufacturing method thereof | |
| US6469393B2 (en) | Semiconductor package and mount board | |
| JPH10135613A (ja) | 配線基板 | |
| JP4752612B2 (ja) | 突起電極付き回路基板の製造方法 | |
| JP2002368423A (ja) | セラミック基板 | |
| JP3315871B2 (ja) | 半田バンプを有する配線基板及びその製造方法 | |
| JP2000286555A (ja) | セラミック基板及びその製造方法 | |
| US5790386A (en) | High I/O density MLC flat pack electronic component | |
| JPH1174645A (ja) | 多層セラミック基板の製造方法 | |
| US7148569B1 (en) | Pad surface finish for high routing density substrate of BGA packages | |
| JPH09214088A (ja) | セラミック基板のプリント配線基板への実装構造 | |
| JP2007173862A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
| JPH10209591A (ja) | 配線基板 | |
| JP2788656B2 (ja) | 集積回路用パッケージの製造方法 | |
| JP3677983B2 (ja) | セラミック基板 | |
| JPH1126638A (ja) | フリップチップ実装用セラミックパッケージ | |
| JP2715945B2 (ja) | ボールグリッドアレイパッケージの実装構造 | |
| JPH1041626A (ja) | フリップチップ用セラミック多層基板及びその製造方法 | |
| JPH0237097B2 (ja) | ||
| JP4613410B2 (ja) | セラミック回路基板の製造方法 | |
| JPH08236938A (ja) | 入出力ピン付き銅ガラスセラミック多層配線基板、入出力ピン付き銅ガラスセラミック多層配線基板の製造方法、および入出力ピン付き銅ガラスセラミック多層配線基板実装構造体 | |
| JPH10200015A (ja) | セラミックス基板とその製造方法 | |
| JP3872402B2 (ja) | 配線基板 | |
| JP2004356619A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
| JP2698517B2 (ja) | バンプ付基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040614 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110131 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4686907 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |