JPH08236938A - 入出力ピン付き銅ガラスセラミック多層配線基板、入出力ピン付き銅ガラスセラミック多層配線基板の製造方法、および入出力ピン付き銅ガラスセラミック多層配線基板実装構造体 - Google Patents

入出力ピン付き銅ガラスセラミック多層配線基板、入出力ピン付き銅ガラスセラミック多層配線基板の製造方法、および入出力ピン付き銅ガラスセラミック多層配線基板実装構造体

Info

Publication number
JPH08236938A
JPH08236938A JP7039666A JP3966695A JPH08236938A JP H08236938 A JPH08236938 A JP H08236938A JP 7039666 A JP7039666 A JP 7039666A JP 3966695 A JP3966695 A JP 3966695A JP H08236938 A JPH08236938 A JP H08236938A
Authority
JP
Japan
Prior art keywords
copper
input
alloy
pad
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7039666A
Other languages
English (en)
Inventor
Takashi Inoue
隆史 井上
Setsuo Ando
節夫 安藤
Takayoshi Watabe
隆好 渡部
Hidetaka Shigi
英孝 志儀
Ryohei Sato
了平 佐藤
Akihiro Ando
昭博 安藤
Michifumi Kawai
通文 河合
Masahide Okamoto
正英 岡本
Toshihiko Ota
敏彦 太田
Akira Yabushita
明 薮下
Fumiyuki Kobayashi
二三幸 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7039666A priority Critical patent/JPH08236938A/ja
Publication of JPH08236938A publication Critical patent/JPH08236938A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676Single layer compositions

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 (修正有) 【目的】多数の半導体素子を実装することができ、入出
力ピン接合部を持つ銅ガラスセラミック多層配線基板の
製造方法と実装構造体を提供する。 【構成】表面には電子デバイス部品を搭載・接続するた
めの薄膜回路パタ−ン及び接続用薄膜電極パッドを有
し、裏面にはろう付けによって入出力ピンが設けられ、
接続用薄膜電極パッドは密着金属層/接合金属層/表面
保護層の3層構造からなる積層金属膜からなり、密着金
属層はクロムまたはチタンであり、接合金属層は銅、ニ
ッケル、ニッケルと銅との合金またはニッケルとタング
ステンとの合金からなるものである。表面保護層は金で
あり、入出力ピンの接続用電極が厚膜銅パッドまたは厚
膜銅合金パッドである。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、配線導体を内蔵し、そ
れが表面および裏面に電気的に導通された入出力ピン付
き銅ガラスセラミック多層配線基板、入出力ピン付き銅
ガラスセラミック多層配線基板の製造方法、および入出
力ピン付き銅ガラスセラミック多層配線基板実装構造体
であり、特に微小はんだ接続に好適な微細接続電極を備
えた入出力ピン付きセラミック多層配線基板に関する。
【0002】
【従来の技術】従来、LSIデバイスシステムの処理能
力の高度化にともない、LSIは多ピン化し、また信号
の立ち上がり・立ち下がり速度が益々速くなって、信号
伝送回路に高速性能が要求されてきた。これらの要求に
答えるため、例えば大形コンピュータやスーパーコンピ
ュータに代表される超高速システムにおいては、シング
ルチップパッケ−ジをプリント回路基板に実装する形態
を脱却し、セラミック−金属導体からなる多層同時焼結
基板(セラミック多層基板)を実装基板に用いたマルチチ
ップ実装が主流となっていた。
【0003】標記セラミック多層基板の性能向上(配線
収容能力向上)のためには、導体配線の微細化が不可欠
であるが、そのためには低抵抗導体の採用が必須であ
る。即ち、従来配線導体の主流であったタングステンや
モリブデンなどの高抵抗高融点金属に代って、銅配線を
用いたセラミック多層基板が実用化されている(例え
ば、R.R.Tummala他、“Packaging technology for IBM'
s latest mainframecomputers(S390/ES9000)," in Proc
eedings of 41st Electronic Componentsand Technolog
y Conf.,May 1991, pp682-687)。しかし銅配線を使うた
めには、銅の融点が低いので誘電体材料としては従来の
高融点セラミックをそのまま使用することが出来ず、比
較的融点の低いガラスセラミック材料を用いるのが主流
である。ガラスセラミック材料では、補強の目的で少量
のセラミックフィラーが含有されているが、その組成の
大部分を強度の低いガラス成分が占め、アルミナ、ムラ
イトなど従来のセラミック材料に比べ強度が低い。そこ
で、銅−ガラスセラミック多層基板を実装に用いるに当
っては、特に基板に対して出来るだけ力学的な負荷をか
けないようにする配慮が、信頼性確保の観点から重要で
ある。例えば、多数の入出力ピンを基板裏面の接続電極
にろう付けする際に、該ろう付け部の残留応力を出来る
だけ低減するための工夫が、特開昭63−116379
号公報および、D.Y.Shih他による“Designs of low str
ess I/O pin attachstructures”IEEE Transactions on
Components,Hybrids,and ManufacturingTechnology,V
OL.15,No.2,369-377,May 1992に開示されている。これ
ら公知例を図7の(a)および図7の(b)を用いて説明す
る。まず図7の(a)は、従来のアルミナべース多層配線
基板に用いられた形状の入出力ピン(平坦縁部ピン)を銅
−ガラスセラミック基板にろう付けした状態を示す。こ
こで、ろう付けは大部分ガラスセラミック表面に形成さ
れた蒸着金属薄膜電極(719)に対して行なわれてい
る。従って、ろう付け部の残留応力(ろう材の硬化収縮
応力、熱応力が主因)やピンの挿抜による負荷は、全て
ガラスセラミック部分にかかる。このため、応力集中の
甚だしいろう材フィレット部(720)の真下のガラスセ
ラミック内にクラック(722)が発生するとの記述があ
る。この現象は、類似のピン付け構造で我々の実験にお
いても同様に発生した。そこで特開昭63−11637
9号公報では、この問題を解決するために、まず図7の
(b)の723に示すようにピンヘッドの形状を45°テ
ーパ形状とすることによりろう材によって形成されたフ
ィレット形状無くすとともにろう材の絶対量を低減する
ことでろう付け部の残留応力を大幅に低減する方法が開
示されている。また該蒸着金属薄膜電極(719)の構成
を、Ti/Cu/Ti/AuやTi/Al/Ti/Au
等の積層構造とし、ここでCu、Alを応力緩和層(ク
ッション層)として利用した。これらの対策により上記
応力起因の基板クラックを無くしている。
【0004】しかし、上記の方法では、1)複雑な構成
の入出力ピン接続用電極をスパッタリング等の真空蒸着
とホトリソ工程による薄膜工程で形成する、2)製作に
手間のかかるテーパーヘッド形状入出力ピンを用いるな
ど工程が複雑でコストが高くなる点が考慮されていな
い。
【0005】
【発明が解決しようとする課題】本発明は、従来のセラ
ミック多層基板に比べ比較的強度の低い銅−ガラスセラ
ミック多層配線基板をベースに、多数の半導体素子を信
頼性高く実装でき、かつ十分の強度と信頼性を備えた入
出力ピン接合部からなる、入出力ピン付き銅−ガラスセ
ラミック多層配線基板を製造するにあたり、上記従来技
術において述べたような複雑な工程やコストの高い入出
力ピン部品を使わずに出来るだけ単純な工程で安価に製
造すること、またこの製造方法により安価でかつ高い信
頼性の実装構造体を実現することを目的とする。
【0006】
【課題を解決するための手段】本発明においては、まず
セラミック多層配線基板の裏面の入出力ピン接続用電極
を従来技術のようにセラミック表面に形成するのではな
く、厚膜銅パッドまたは厚膜銅合金パッドそのものを入
出力ピン接続用電極とする。すなわち、上述したろう付
けの負荷(ろう材硬化収縮による残留応力、入出力ピン
挿抜時の機械力等)を強度の低いガラスセラミックの表
面にはほとんどかけず、その代りにこの負荷を銅または
銅合金からなる厚膜パッドに受け持たせる。これは銅ま
たは銅合金そのものが弾性変形能および塑性変形能にす
ぐれるため、上記ろう付けの負荷を十分に緩和吸収し、
信頼性の高い入出力ピン接合を達成できる可能性がある
と判断したことに基づく発想である。そこで実際に、厚
膜銅パッドまたは厚膜銅合金パッドを基板裏面に形成
し、この厚膜パッドに入出力ピンをろう付けしたとこ
ろ、ろう付け部は必要な引っ張り強度と信頼性の両方を
十分に満足することを見出したものである。
【0007】まず出発のセラミック多層配線基板の製作
は、スルホールや内層配線を銅または銅合金の微粉末か
らなる導体ペーストにより印刷形成したグリンシートを
積層圧着し、次いで電気炉で焼結させる同時焼結法によ
り行うが、この際、基板裏面側の最外層に、入出力ピン
接続に必要な外形寸法の厚膜銅パッドまたは厚膜銅合金
パッドを同じ印刷法により形成すればよい。さらに、ろ
う付け部の応力集中を緩和するため、この厚膜銅パッド
または銅合金パッドの外周部に、ガラスセラミック材料
のみからなるドーナツ形状のカバーコートを施すことで
入出力ピン接合部の信頼性を一層強化することが出来
た。これは、入出力ピンの引っ張り試験の際に、カバー
コートの無い場合には剥き出しの厚膜パッドの最外周端
部にろう付け部の応力が集中し、最外周端部を起点とし
て、パッドの剥がれ現象が発生する場合があったが、上
記ドーナツ状のカバーコートのパターンを厚膜パッドパ
ターン外周部に重ねて印刷することにより、応力集中点
が厚膜パッド内部に移動したためである。すなわち、該
カバーコートの設置により、入出力ピンの引張り試験結
果において、上記厚膜パッド剥がれ現象は皆無となり、
常に入出力ピン破断となった。
【0008】なお、銅または銅合金からなる厚膜パッド
の表面はそのまま直接入出力ピンのろう付けに用いても
よいが、必要に応じて適当なめっき膜を形成した後に入
出力ピンのろう付けを行っても良い。すなわち、ろう材
の濡れ性確保や耐腐食性確保の観点からは、厚膜パッド
の表面に金めっき膜や、ニッケル合金めっき膜/金めっ
き膜からなる積層膜を形成することが望ましい。ここ
で、ニッケル合金めっき膜としては、ニッケル−ボロン
合金、ニッケル−リン合金またはニッケル−コバルト合
金が有効であった。すなわち、これらのめっき膜を厚膜
パッド表面に形成することにより、ろう材の濡れ性を安
定化し、あるいは接続部の耐腐食性をより増強すること
ができた。
【0009】一方、該セラミック多層配線基板の表面に
は多数の半導体素子を高密度に実装するが、単位面積当
りの接続端子数(ピン数)が膨大であるため、接続方式と
しては、半導体素子上のエリヤアレイ状の接続電極とセ
ラミック多層配線基板表面の同一パターンの接続電極を
互いに対向させ、各電極対の間を微小はんだボ−ルで接
続させる、C4(Controlled Collapse Chip Connectio
n)方式が必須である。このように構成されたマルチチッ
プモジュールにおいては、システムの論理変更や故障半
導体素子の付替えのためのリワークが必須であり、この
時のはんだリフローの際の溶融はんだと接続電極の反応
により接続電極材料が膜減りする「はんだ食われ」が発
生する。したがって必要な回数のはんだリフローに耐え
る接続電極の採用が要件となる。本発明では、セラミッ
ク多層配線基板表面の接続用電極パッドを密着金属層/
接合金属層/表面保護層の3層構造とし、該密着金属層
としてクロムまたはチタンを用い、該接合金属層として
銅、ニッケル、ニッケルと銅との合金、ニッケルとタン
グステンとの合金のなかから選ばれた少なくとも1種類
の材料を用い、表面保護層としては金を用いることによ
り、十分のリフロ−耐性と接続信頼性を持つ接続用電極
パッドを確立できた。
【0010】
【作用】以上に述べたように、本発明においては、1)
セラミック多層配線基板裏面側の厚膜銅パッドまたは厚
膜銅合金パッドを入出力ピン接続用電極に用いること
で、該厚膜銅パッドまたは厚膜銅合金パッドの弾性変形
能および塑性変形能を利用して入出力ピンろう付け部の
残留応力を緩和吸収し、高い信頼性の入出力ピン接続を
実現し、また、2)該セラミック多層配線基板表面側の
エリヤアレイ状に配列された半導体素子接続用電極パッ
ドを密着金属層/接合金属層/表面保護層の3層構造と
し、該密着金属層としてクロムまたはチタンを用い、該
接合金属層として銅、ニッケル、ニッケルと銅との合
金、ニッケルとタングステンとの合金のなかから選ばれ
た少なくとも1種類の材料を用い、表面保護層としては
金を用いることで、十分のリフロー耐性と接続信頼性を
持つ接続用電極パッドを得る。
【0011】
【実施例】以下に本発明の実施例につき、図面を用いて
詳細に説明する。
【0012】(実施例1)まず、本発明に係るセラミック
多層配線基板および入出力ピン付きセラミック多層配線
基板について、図1の(a)から図3の(b)に示す実施例
に基づいて説明する。
【0013】即ち、図1の(a)は、基板裏面に入出力ピ
ン接続用の厚膜パッドを、また基板表面に半導体素子等
の接続用薄膜電極パッドおよび薄膜配線層を持つガラス
セラミック多層配線基板の主要断面構造図である。ここ
で、ガラスセラミック多層配線基板部分111は、裏面
の入出力ピン接続用厚膜パッド114に導かれまた表面
にも導かれた内層配線導体112を有し、硼珪酸ガラ
ス、ムライトおよびアルミナを主成分とするガラスセラ
ミックで形成されたものである。また内層配線導体11
2および厚膜パッド114は、純銅、または銅−チタ
ン、銅−ジルコニウム等の銅合金により形成されてい
る。さらに特徴的なことは、入出力ピン接続用の該厚膜
パッドの外周部に同じガラスセラミック材料からなるド
ーナッツ形状のカバーコート115を形成してあること
である。さて、該厚膜パッドの厚さは、セラミック基板
の焼結工程、ろう付け工程の熱処理に伴う熱応力の低減
を配慮すれば、ろう付け時のろうによる食われ量(厚さ)
を十分に賄える限度の範囲で、出来るだけ薄い方が有利
である。さらに、銅または銅合金パッドの印刷工程側の
条件も考慮すると、焼結後の厚膜パッドの厚さは5−3
0μmの範囲が最適となる。また厚膜パッドは円形状で
あるが、その外径は、ピンの接続ピッチ、入出力ピンの
引張強度の仕様、後述するピンのサイズ等と関連して決
定される。本実施例における厚膜パッド径は800−1
600μmの範囲のものである。さらに、該カバーコー
トは後述するように、ろう付け部の応力集中緩和のため
に有効であるが、そのサイズは応力集中緩和効果の観点
から最適値範囲を決め、さらに入出力ピンの接続ピッ
チ、印刷精度などの限定考慮して設定した。カバーコー
ト断面は図1の(b)のようにほぼ半長楕円形であり、そ
の長軸が幅、短軸の半分が厚さに対応する。本実施例に
おいては、カバーコート幅50−150μm、同厚さ2
0−100μmの範囲を用いた。
【0014】このガラスセラミック多層配線基板の上に
は、表面に導かれた配線導体112と接続された薄膜回
路パターンとして、薄膜整合パッド116や薄膜配線1
17などが形成されており、さらにポリイミド系樹脂な
どの有機材料からなる層間絶縁膜118が形成され、最
表面にははんだ接続用薄膜電極パッド119がエリヤア
レイ状に設置されている。薄膜整合パッドは、ホトリソ
グラフィにより高い位置精度ならびにパターンサイズ精
度で形成される薄膜回路パターンと、印刷精度バラツキ
ならびに焼結収縮バラツキ等が原因でどうしても設計位
置からずれる傾向にある厚膜回路パターンとの接続を確
保するために設置される。薄膜配線117および薄膜整
合パッド116は、電気特性とガラスセラミック表面や
層間絶縁材料との密着力確保の観点から、クロム/銅/
クロム、またはチタン/銅/チタン構成からなる積層金
属薄膜をもちいる。クロムまたはチタンが銅配線とガラ
スセラミック表面や層間絶縁材料との密着層となる。こ
こでクロムまたはチタンからなる密着層は膜応力の観点
から必要最低限の厚さが望ましく、本実施例では、0.
03−0.1μmの範囲とした。また銅の厚さは、必要
な配線抵抗値と微細加工性の観点から決定され、2−7
μmの範囲とした。層間絶縁膜118の厚さは薄膜配線
に対するカバレジ性とビア穴加工性の観点から、5−1
0μmの範囲とした。次に、最表面はんだ接続用薄膜電
極パッド119は、層間絶縁層に形成されたビアを介し
て該薄膜整合パッド116と接続され、該ビアの上穴の
外周に迫り出した形の円形電極として形成されている。
その膜構成は下から順に、密着金属層/接合金属層/表
面保護層の3層構造とし、密着金属層として膜厚0.0
3−0.1μmのクロムまたはチタンを用い、接合金属
層として膜厚1.5−3μmの、銅またはニッケルまた
はニッケル−銅合金またはニッケル−タングステン合金
のいずれかを用い、表面保護層として膜厚0.05−
0.1μmの金めっき膜を用いた。ここで膜応力の低減
を考慮すると、とくに密着金属層と接合金属層の膜厚を
許容できる範囲でできるだけ薄くするのが有利である。
しかし、この内の接合金属層については、既述した半導
体素子の付替えのための多数回に及ぶはんだ付けのやり
直し(リワークまたはリペアという)に対するはんだ食わ
れ耐性の確保のため、上記の膜厚範囲が必要である。な
お、はんだ接続用薄膜電極パッド119のしたにこれと
密着して存在する層間絶縁層は、その柔軟性のため、該
薄膜電極パッドの外周端部に集中してかかる電極パッド
そのものの残留引っ張り応力およびはんだボールの硬化
収縮応力を緩和し、これら応力が強度の低いガラスセラ
ミックの表面に直接かかることを防ぐ効果を合わせ持
つ。
【0015】図1の(b)は、図1の(a)のセラミック多
層配線基板の裏面に入出力ピン121をろう付けした構
造の主要断面図を示す。本実施例では、ろう材120と
しては、Au−20wt%Sn共晶合金(融点280℃)
を用いたが、ろう材としてはこの他に、本組成以外のA
u−Sn合金、Au−Ge合金、Sn−Ag合金、Sn
−Pb合金を用いることができる。また、入出力ピン1
21としては銅合金基材にニッケルめっきおよび金めっ
きを施したものを用いたが、コバールや42アロイを基
材としてニッケルめっきおよび金めっきを施したもので
もよい。入出力ピンの形状は図1の(b)に示した通りで
あり、ピン径150−500μm、ピンヘッド径300
−1000μm、ピンヘッド厚さ50−300μmのも
のを用いたが、本発明は、この形状に限定されない。
【0016】ここでろう材は、銅または銅合金からなる
厚膜パッド114に直接的に濡れかつこれと反応して接
合を形成する。この際ろう材フィレット端部123は、
ろう材が最大に濡れ拡がった場合で、厚膜パッド114
とカバーコート115の境界122まで到達するが、こ
の位置は当然のことながら元々の厚膜パッド端部124
よりパッドの内側にある。ろう付け応力の集中点は、ろ
う材フィレット端部123にあるため、カバーコートが
無い場合には、ろう付け応力が入出力ピンの引張り強度
に影響を与え、引っ張り試験の際に厚膜パッド端部から
の剥がれが3kg以下の強度で発生することがあった。
しかし、カバ−コ−トの存在により応力集中点が厚膜パ
ッド端部124から厚膜パッド内部に移動し、この応力
を厚膜銅パッドそのものの応力緩和作用により吸収でき
るため、入出力ピンの引っ張り強度は大幅に向上し、ピ
ン引っ張り試験においてはすべてのピンがピン破断とな
った。すなわち、入出力ピン接合部の引っ張り強度は、
少なくともピンそのものの破断強度よりも大となり、約
4kg以上を達成した。従来技術においては、図7の
(a)に示したように、ろう材フィレットおよびその端部
が、強度が低くかつ靱性のないガラスセラミックにかか
るため、ろう付け部の基板破壊が起こる場合があった。
以上のことから、本発明が入出力ピンの接合強度向上に
極めて有効であることがわかる。
【0017】次に、図2の(a)および図2の(b)につい
て説明する。図2の(a)は、基板裏面に入出力ピン接続
用の厚膜パッドを、また基板表面に半導体素子等の接続
用薄膜電極パッドおよび薄膜配線層を持つガラスセラミ
ック多層配線基板の主要断面構造図であるが、基本構造
は図1の(a)と同一であり、厚膜パッド114の表面に
厚さ0.05−3μmの金めっき125を施したことだ
けが異なる。ここで金めっき膜は、厚膜パッドの表面保
護膜として形成したものである。図1の(a)のセラミッ
ク多層配線基板では、長期保存した場合に銅または銅合
金からなる厚膜パッド表面が酸化されるため、ろう材の
濡れ性が低下する現象が認められた。例えば、図1の
(a)のセラミック多層配線基板を通常の空調機で管理さ
れた部屋(平均室温25℃、平均湿度50%)に放置する
と、約100日後にろう材濡れ性の低下が始まるのに対
して、図2の(a)の構造では300日以上たってもろう
材濡れ性の低下が認められず、表面保護効果が確認され
た。これより、本発明は、接合電極表面のろう材濡れ性
の長期確保・基板の長期保存に対して有効である。図2
の(b)は、図2の(a)の基板に入出力ピンをろう付けし
たものである。ここで、表面保護膜である金めっき膜1
25はろう付け工程において溶融したろう材に速やかに
溶解して吸い取られ、見かけ上跡形もなくなり、基本的
に図1の(b)と同一の形態となる。入出力ピンの接合強
度についても、金めっき膜は全く影響がなく、図1の
(b)の構造と同等の性能が確認された。
【0018】次に図3の(a)および図3の(b)について
説明する。図3の(a)も、基板裏面に入出力ピン接続用
の厚膜パッドを、また基板表面に半導体素子等の接続用
薄膜電極パッドおよび薄膜配線層を持つガラスセラミッ
ク多層配線基板の主要断面構造図であるが、基本構造は
図1の(a)と同一であり、厚膜パッド114の表面に厚
さ0.5−3μmのニッケル合金めっき膜126および
厚さ0.05−1μmの金めっき膜125を形成したこ
とだけが異なる。なお本実施例においてはニッケル合金
めっき膜としてニッケル−ボロン合金めっきを用いた
が、この他にニッケル−リン合金めっき、ニッケル−コ
バルト合金めっきを用いてもよい。さて金めっき膜が、
厚膜パッド表面の保護膜として機能することは、上記図
2の(a)の実施例で述べた通りであるが、金めっき膜と
下地銅合金との間は、比較的低温の熱処理によって容易
に相互拡散し、金めっき膜の保護効果が失われることが
わかった。例えば、厚膜銅パッド表面に形成された厚さ
0.08μmの金めっき膜は、200℃/1時間の熱処
理でほぼ完全に銅の中に拡散し、表面から消失する。し
たがって、ろう材の融点(Au−20wt%Snの場合
なら280℃)以上で行われるろう付けの熱処理の際
に、金めっき膜は厚膜銅に拡散して消滅するので、図2
の(b)に示したろう付け部のろう材フィレット端部12
3より外側の厚膜パッド表面(銅または銅合金)は、何の
保護皮膜もなしの剥き出しの状態となる。これは、厚膜
パッド表面に何の保護皮膜も形成しない図1の(b)の構
造でも、もちろん同様の事情である。このように銅また
は銅合金が部分的にもせよ露出した状態は、使用条件に
よっては腐食の原因となることが懸念される。本発明に
おける厚膜パッド上のニッケル合金めっき膜/金めっき
膜の積層膜からなる保護皮膜は、この懸念に対する有効
な対策である。すなわち、銅または銅合金からなる厚膜
パッドと金めっき膜の間にはさまれたニッケル合金めっ
き膜は、銅と金の間の相互拡散のバリヤ−となる。例え
ば、銅または銅合金からなる厚膜パッド/ニッケル−ボ
ロン合金めっき膜(膜厚0.5μm)/金めっき(膜厚
0.05μm)の構成で、熱拡散の実験を試した結果、
少なくとも400℃/1時間の熱処理をしても表面の金
は全く減少することなく、また下地の銅が金めっき表面
に浮き出してくることはなかった。このことから、ニッ
ケル合金めっき膜/金めっき膜の積層膜が、厚膜パッド
の表面の保護皮膜として極めて有効であることがわかっ
た。なお本実施例において、ニッケル合金めっき膜厚
は、ろう付け条件、基板の使用条件などに応じて変更す
る。ニッケル合金めっき膜厚が比較的薄い場合には、ろ
う材がニッケル合金めっき層をすべて食い尽くし、下地
の厚膜パッドまで到達するが、同膜厚が比較的厚い場合
には、ろう材の拡散がニッケル合金層の中で止まる。こ
こで図3の(b)は、この後者の場合を図示している。
【0019】以上のように、基板裏面に入出力ピン接続
用の厚膜パッドを、また基板表面に半導体素子等の接続
用薄膜電極パッドおよび薄膜配線層を持つガラスセラミ
ック多層配線基板と、この基板に対して入出力ピンをろ
う付けしてなる入出力ピン付きガラスセラミック多層配
線基板の実施例について述べた。これらは、入出力ピン
接続用の厚膜パッドの構成に違いがあり、基板の使用条
件などに応じてその構成を選択できる。
【0020】(実施例2)次に、本発明に係るガラスセラ
ミック多層配線基板を備えた実装構造体について、図6
の(a)および図6の(b)に示す実施例に基づいて説明す
る。即ち、図6の(a)および図6の(b)はガラスセラミ
ック多層配線基板を備えた実装構造体の主要断面構造図
である。ここで、まず図6の(a)は、既に説明した図1
の(a)に示すガラスセラミック多層配線基板の表面に、
既述のC4方式により複数の半導体素子を接続実装した
実装構造体である。すなわち、エリヤアレイ状に設置さ
れた接続用薄膜電極パッド119と、これに対向する同
一パターン配置の接続電極612を有する複数の半導体
素子613を、微小はんだボ−ル611を介して接続し
てなるセラミック多層配線基板実装構造体(マルチチッ
プモジュール)である。
【0021】図6の(b)は、図3の(b)に示すガラスセ
ラミック多層配線基板の表面に、図3の(a)の実装構造
体と同様に、C4方式により複数の半導体素子を接続実
装した実装構造体(マルチチップモジュール)である。
【0022】図では省略したが、これらのセラミック多
層配線基板実装構造体(マルチチップモジュール)を複数
個、基板裏面の入出力ピンを受けるコネクタを介してさ
らに大きなマザーボード(多層プリント配線板などから
なる)に接続したり、あるいは入出力ピンを直接にマザ
ーボードに挿入後、はんだ付け等の方法で接続すること
により、より巨大なシステムに組み上げることもでき
る。
【0023】(実施例3)ここで、本発明に係る、基板裏
面に入出力ピン接続用の厚膜パッドを、また基板表面に
半導体素子等の接続用薄膜電極パッドおよび薄膜配線層
を持つガラスセラミック多層配線基板の製造方法につい
て、図4および図5に示す工程図に従って説明する。
【0024】まず図4を用いて、図1の(a)に示したガ
ラスセラミック多層配線基板を製造する方法を述べる。
出発の厚膜多層セラミック基板(1)は、厚膜回路基板
工程によって製造する。即ち、硼珪酸ガラス、ムライ
ト、アルミナを主成分とするガラスセラミックと有機樹
脂バインダ−からなる白板グリーンシート(高抵抗材料)
に、スクリーン印刷などの手法によって内部導体配線1
12を印刷して各層のグリーンシートを作成し、これら
を積層、圧着して同時焼結することにより製造する。
【0025】次に、後続の薄膜工程で要求される基板表
裏面の平坦度および面粗さを得るために研磨工程(2)
を行う。ここで、表面側は薄膜配線パターンを形成する
ためのホトリソ工程の要求から、まずラッピングにより
約50μm以下の平坦度に仕上げ、ついで平均粒径50
Åのコロイダルシリカを用いたポリッシングにより表面
粗さRaを約500Å以下に仕上げた。一方、基板裏面
側は倣い性のよいポリッシングにより面粗さRa約2μ
m程度の仕上げにとどめた。このとき、裏面のガラスセ
ラミックおよび厚膜パッドの除去量は、2−3μm程度
である。本発明では、基板裏面側に薄膜パターンを形成
する必要がなく、また裏面の厚膜パッドそのものを入出
力ピンの接続電極として利用する関係上、極力研磨によ
る除去量を少なく抑えたいので、定寸切り込み(一定厚
さの絶対値を削り取る)の研磨方法であるラッピングを
採用することができず、またその必要もない。この点、
既述の従来技術〔図7の(a)、(b)参照〕では、入出力
ピン接合のための電極を薄膜プロセスにより形成するの
で、基板裏面側も表面側同様に研磨の工数をかける必要
があり、全工程が長くなる。以上から本発明によれば、
基板裏面側について、研磨工程を簡略化し、かつ電極形
成に薄膜工程を使わないので、大幅な工程合理化すなわ
ちコスト低減を達成できるものである。
【0026】次いで、(3)では、基板裏面に耐熱・耐
薬品性の有機樹脂保護皮膜を形成する。本実施例では有
機樹脂保護皮膜として、ポリイミド樹脂膜を用いた。方
法はポリイミドワニスのスピン塗布により形成した塗膜
を乾燥ベークし、ついで350−400℃の温度で硬化
させて最終膜とした。膜厚は、基板裏面の凹凸を完全に
被覆しかつピンホールを皆無とする目的で、4−6μm
の2度塗りとし、最終膜厚8−12μmとした。この保
護皮膜は、基板表面の全薄膜工程の種々の工程ダメージ
から基板裏面を守るためのものである。
【0027】これ以後、基板表面側の薄膜回路の形成工
程に入る。即ち(4)に示すように、最初に基板表面側
の整合パッド116、および配線パターン117を形成
する。ここではまず、セラミック基板表面側全面に、ク
ロム(膜厚0.7μm)、銅(膜厚3μm)、クロム(0.5
μm)の順に連続スパッタ成膜した。この際、スパッタ
成膜直前に、基板表面全面にアルゴンガスによるスパッ
タエッチをかけ、厚膜銅スルホール表面と薄膜とのコン
タクトを確保した。整合パッドおよび配線パターンへの
加工は、ホトレジストをマスクとした連続ウェットエッ
チングで行った。このとき、クロムの加工はアルカリ性
過マンガン酸カリウム水溶液、またはアルカリ性フェリ
シアン化カリウム水溶液を主成分とするエッチャントで
実行し、銅の加工にはリン酸/硝酸系の混合液エッチャ
ントを用いた。
【0028】次に(5)の層間絶縁膜形成加工工程で
は、まずポリイミド樹脂塗膜をスピン塗布法により形成
し、350−400℃で硬化熱処理を行うことによって
層間絶縁膜118を形成する。ここで膜厚は6μmとし
た。そして、このポリイミド膜へのビア開口部412の
形成は、層間絶縁膜118の表面に所望のレジストパタ
ーンを形成した後、ヒドラジン−エチレンジアミン系の
混合液やその他のアルカリ性混合液でエッチングする方
法で実行できる。また、この所望の位置にビア開口部を
有する層間絶縁膜118は、感光性ポリイミドを用いて
フォトリソ工程による簡便な加工方法で形成することも
できる。
【0029】次に、(6)で、はんだ接続用薄膜電極パ
ッド119を形成する。まず、クロムまたはチタンから
なる膜厚0.05μmの密着層、銅またはニッケルまた
は銅−ニッケル合金またはニッケル−タングステン合金
からなる膜厚2μmの接合金属層という順序で連続スパ
ッタ成膜を行う。そして、次に、この2層金属膜の上に
所望のパターンのレジストを形成し、上層から順にエッ
チング加工して円形ノ電極パッド形状を得る。ここで
銅、ニッケル、銅−ニッケル合金は、リン酸/硝酸系の
混合液エッチャントで加工し、またニッケル−タングス
テン合金膜はフッ酸/硝酸系の混合液エッチャントで加
工する。クロムは整合パッドと同じエッチャントで加工
できる。また、チタンはアンモニア/過酸化水素系エッ
チャントで加工する。以上のように形成された接合金属
パッドの表面に、それぞれの金属の反応性にマッチした
金めっき液により置換金めっき処理をしてはんだ接続用
薄膜電極パッド119の形成が完了する。ここで、十分
の密着性の得られる金めっき膜厚の上限は下地金属の反
応性によってまちまちだが、例えば、銅では0.08μ
m、ニッケルでは0.06μm、ニッケル−30wt%
銅合金では0.15μm、ニッケル−7wt%タングス
テン合金では0.05μmであった。これらの膜厚の置
換金めっき膜を形成した接続用薄膜電極パッドは、いず
れもはんだ濡れ性に優れ、十分の接続信頼性を示した。
【0030】次は(7)の有機樹脂保護皮膜411の除
去工程である。この除去方法の一つは、酸素プラズマア
ッシャであり、酸素分圧0.5torr、プラズマ電力
300ワットの条件で枚葉式アッシャで処理すると、基
板サイズ(除去面積)にもよるが、数時間かけて8−12
μmのポリイミド膜を除去できる。もう一つの除去方法
は、エキシマレ−ザの全面スキャンによるレ−ザアブレ
−ションであり、工程時間は圧倒的に短縮される。即
ち、XeClを放電ガスとする波長306nmのエキシ
マレ−ザを用い、エネルギ−密度0.6J/cm2・p
ulse、ビ−ム径4.5mm角、ショット数120パ
ルスの条件でスキャン加工すると127mm角基板上の
12μm厚のポリイミドが、約15分以内で除去でき
た。除去後の表面には加工残渣のカ−ボンが発生するが
これは数分のアッシャ処理できれいに除去できる。ここ
までで、図1の(a)のガラスセラミック多層配線基板を
製造できた。
【0031】最後に(8)で入出力ピンをろう付けし
た。使用したろう材はAu−20wt%Sn共晶合金
(融点280℃)である。本実施例においては、予め所定
量のろう材をヘッド部に固着させてある入出力ピンをカ
−ボン製のピン位置決め治具を用いて、(7)で得られ
たガラスセラミック基板裏面の所定位置(厚膜パッド上)
に設置し、水素−窒素還元雰囲気炉(最高到達温度32
0℃、ろう材融点以上の保持時間17分)でリフローす
ることにより行った。
【0032】以上の工程により、図1の(b)に示す、入
出力ピン付きガラスセラミック多層配線基板を、十分の
性能と信頼性を具備させながら、従来よりも簡便な方法
で製造できる。
【0033】なおここでは薄膜配線層117を一層だけ
形成した回路基板を図示したにすぎないが、以上のプロ
セスの中で、(4)、(5)を繰り返し実行すれば、薄
膜配線117と層間絶縁層118を交互に重ね合わせ、
かつ必要な箇所で各配線層間がビアを介して相互に接続
された薄膜多層回路を備えたセラミック多層配線基板を
製造できることは言うまでもない。
【0034】最後に、図5を用いて、図3の(a)に示し
たガラスセラミック多層配線基板を製造する方法を述べ
る。工程は大部分、既述した図4と重複するので、図4
との比較において特に異なる部分を詳しく述べる。出発
の厚膜多層セラミック基板は、図4と全く同一である。
これに対して(2)で、基板裏面にだけ図4の(2)と
同じ条件の倣い性の良いポリッシュをかける。次に
(3)で、無電解めっき法により、膜厚0.5−3μm
のニッケル合金めっき膜126を形成する。本実施例に
おいては膜厚2μmのニッケル−ボロン合金めっき膜を
形成したが、めっき膜としてはこのほかにニッケル−リ
ン合金またはニッケル−コバルト合金が使える。膜厚
は、ろう材の種類およびろう付け条件に応じて適宜決定
する。
【0035】次に(4)で、基板裏面に有機樹脂保護皮
膜511を、図4(3)と同様の方法で形成する。その
後(5)で、表面側をラッピング加工およびポリッシン
グ加工する。方法は図4(2)の表面研磨工程と同様
で、最終仕上げ状態も同じでよい。この際、基板表面側
の厚膜ビア上に形成されていたニッケル−ボロンめっき
膜126は、同時に除去される。
【0036】この後、表面側の薄膜回路形成工程に入
る。即ち、(6)整合パッド形成工程、(7)層間絶縁
膜形成加工工程、(8)はんだ接続用薄膜電極パッド形
成工程まで、図4の(4)(5)(6)と同じ工程を通
す。但し、本実施例では、はんだ接続用薄膜電極パッド
形成工程(8)の最後に行う置換金めっきを、この段階
では実行しない。次に(9)において、図4(7)で用
いた方法により有機樹脂保護皮膜511を除去し、裏面
のニッケル−ボロンめっき膜126を露出させる。そし
て(10)で、はんだ接続用電極パッド119とニッケ
ル−ボロンめっき膜126の両表面に同時に置換金めっ
きを形成する。最後に(11)で、入出力ピンを、Au
−20wt%Sn共晶合金でろう付けした。ここで、ろ
う付けの条件は、基本的に図4(8)と同一でよい。
【0037】
【発明の効果】以上に述べたように、本発明によれば、
1)セラミック多層配線基板の裏面側ののI/Oピン接
続電極を設置するに当り、強度の低いガラスセラミック
表面に高価な薄膜プロセスで形成する代りに、応力緩和
能に富む厚膜銅パッドまたは厚膜銅合金パッドをI/O
ピン接続電極に用いることを可能とし、信頼性の高いI
/Oピン接続を低コストで達成すること、また、2)セ
ラミック多層配線基板の表面側に、はんだリペア耐性に
優れた接続金属層を主体とするエリヤアレイ状に配列さ
れた接続用電極パッドを高密度に持つこと、を特徴とす
るセラミック多層配線基板を実現できる。したがって、
集積度の極めて高い超多ピンLSIを多数個実装してな
るマルチチップモジュ−ルを、高い信頼性のもとで、低
いコストで量産する方法を提供できる。
【図面の簡単な説明】
【図1】図1の(a)は基板裏面側に厚膜パッドまたは厚
膜銅合金パッドからなる入出力ピン接続用電極を持ち、
基板表面側にエリヤアレイ状の半導体素子接続用薄膜電
極および薄膜配線パタ−ンを持つセラミック多層配線基
板の断面構造図であり、図1の(b)は図1の(a)に示す
セラミック多層配線基板の裏面入出力ピン接続用電極パ
ッドに、入出力ピンをろう付けした入出力ピンつきセラ
ミック多層配線基板の断面構造図である。
【図2】図2の(a)は基板裏面側に厚膜パッドまたは厚
膜銅合金パッドからなる入出力ピン接続用電極を持ち、
基板表面側にエリヤアレイ状の半導体素子接続用薄膜電
極および薄膜配線パターンを持つセラミック多層配線基
板〔図1の(a)〕の該厚膜パッドまたは厚膜銅合金パッ
ドの表面に金めっきを施したセラミック多層配線基板の
断面構造図であり、図2の(b)は図2の(a)に示すセラ
ミック多層配線基板の裏面入出力ピン接続用電極パッド
に、入出力ピンをろう付けした入出力ピンつきセラミッ
ク多層配線基板の断面構造図である。
【図3】図3の(a)は基板裏面側に厚膜パッドまたは厚
膜銅合金パッドからなる入出力ピン接続用電極を持ち、
基板表面側にエリヤアレイ状の半導体素子接続用薄膜電
極および薄膜配線パターンを持つセラミック多層配線基
板〔図1の(a)〕の該厚膜パッドまたは厚膜銅合金パッ
ドの表面に、ニッケル−ボロン合金、ニッケル−リン合
金またはニッケル−コバルト合金の内のいずれかより選
ばれたニッケル合金めっき膜と金めっき膜の積層膜を形
成したセラミック多層配線基板の断面構造図であり、図
3の(b)は図3の(a)に示すセラミック多層配線基板の
裏面入出力ピン接続用電極パッドに、入出力ピンをろう
付けした入出力ピンつきセラミック多層配線基板の断面
構造図である。
【図4】図4は図1の(b)に示す入出力ピンつきセラミ
ック多層配線基板の製造プロセスを、要所々々の断面図
で示した入出力ピンつきセラミック多層配線基板の製造
プロセス図である。
【図5】図5は図3の(b)に示す入出力ピンつきセラミ
ック多層配線基板の製造プロセスを、要所々々の断面図
で示した入出力ピンつきセラミック多層配線基板の製造
プロセス図である。
【図6】図6の(a)は図1の(b)または図2の(b)に示
す入出力ピンつきセラミック多層配線基板に複数の半導
体素子を接続して得られたセラミック多層配線基板実装
構造体(マルチチップモジュール)の一部分の断面図であ
り、図6の(b)は図3の(b)に示す入出力ピンつきセラ
ミック多層配線基板に複数の半導体素子を接続して得ら
れたセラミック多層配線基板実装構造体(マルチチップ
モジュール)の一部分の断面図である。
【図7】図7の(a)は入出力ピン接続用電極(719)が
基板セラミック部表面に形成された薄膜電極パッドから
なり、入出力ピンが平坦縁部ピンである従来例による入
出力ピンつきセラミック多層配線基板の断面図であり、
図7の(b)は入出力ピン接続用電極(719)が基板セラ
ミック部表面に形成された薄膜電極パッドからなり、入
出力ピンのヘッドがテーパ形状である従来例による入出
力ピンつきセラミック多層配線基板の断面図である。
【符号の説明】
111…ガラスセラミック多層配線基板(セラミック配
線基板)、112…内層配線導体(厚膜銅配線または厚膜
銅合金配線)、113…セラミック部、114…厚膜銅
パッドまたは厚膜銅合金パッド、115…セラミックカ
バーコート、116…薄膜整合パッド、117…薄膜配
線層、118…層間絶縁膜、119…接続用薄膜電極パ
ッド、120…ろう材(ろう材フィレット)、121…入
出力ピン、122…厚膜パッド/カバ−コ−トの境界、
123…ろう材フィレット端部、124…厚膜パッド端
部、125…金めっき膜(銅または銅合金用)、126…
ニッケル合金めっき膜、127…金めっき膜(ニッケル
合金用)、411…有機樹脂保護皮膜、511…有機樹
脂保護皮膜、412…層間絶縁膜ビア開口部、611…
接続用はんだボ−ル、612…半導体素子側はんだ接続
電極、613…半導体素子、711…銅−ガラスセラミ
ック多層配線基板、712…厚膜銅配線(厚膜銅ビア)、
713…ガラスセラミック、714…薄膜整合パッド、
715…薄膜配線、716…層間絶縁膜、717…薄膜
銅ビア、718…接続用薄膜電極、719…入出力ピン
接続用薄膜電極パッド、720…ろう材(ろう材フィレ
ット)、721…入出力ピン(平坦縁部ピン)、722
…ラック、723…入出力ピン(テーパーヘッドピ
ン)。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H05K 3/34 501 7128−4E H05K 3/34 501F (72)発明者 志儀 英孝 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 佐藤 了平 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 安藤 昭博 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 河合 通文 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 岡本 正英 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 太田 敏彦 神奈川県秦野市堀山下1番地 株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 薮下 明 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 小林 二三幸 神奈川県秦野市堀山下1番地 株式会社日 立製作所汎用コンピュータ事業部内

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】表面には電子デバイス部品を搭載・接続す
    るための薄膜回路パタ−ン及び接続用薄膜電極パッドを
    有し、裏面にはろう付けによって入出力ピンが設けられ
    た入出力ピン付き銅ガラスセラミック多層配線基板にお
    いて、 前記接続用薄膜電極パッドは密着金属層/接合金属層/
    表面保護層の3層構造からなる積層金属膜からなり、前
    記密着金属層はクロムまたはチタンであり、前記接合金
    属層は銅、ニッケル、ニッケルと銅との合金、ニッケル
    とタングステンとの合金のなかから選ばれた少なくとも
    1種類であり、前記表面保護層は金であり、前記入出力
    ピンの接続用電極が厚膜銅パッドまたは厚膜銅合金パッ
    ドであることを特徴とする入出力ピン付き銅ガラスセラ
    ミック多層配線基板。
  2. 【請求項2】請求項1記載の入出力ピン付き銅ガラスセ
    ラミック多層配線基板において、銅ガラスセラミック多
    層配線部の配線材料がCuまたはCu−Ti合金または
    Cu−Zr合金からなり、ガラスセラミック材料が硼珪
    酸ガラス、ムライト、アルミナを主成分とするガラスセ
    ラミックからなり、同時焼結体基板であることを特徴と
    する入出力ピン付き銅ガラスセラミック多層配線基板。
  3. 【請求項3】請求項1記載の入出力ピン付き銅ガラスセ
    ラミック多層配線基板において、前記厚膜銅パッドの表
    面は金めっきされたものであることを特徴とする入出力
    ピン付き銅ガラスセラミック多層配線基板。
  4. 【請求項4】請求項1記載の入出力ピン付き銅ガラスセ
    ラミック多層配線基板において、前記厚膜銅パッドの表
    面にニッケル−ボロン合金、ニッケル−リン合金または
    ニッケル−コバルト合金のうちのいずれかより選ばれた
    ニッケル合金めっき膜と金めっきとの積層膜を有するこ
    とを特徴とする入出力ピン付き銅ガラスセラミック多層
    配線基板。
  5. 【請求項5】請求項1記載の入出力ピン付き銅ガラスセ
    ラミック多層配線基板において、入出力ピンのろう付け
    に用いるろう材はAu−Sn合金、Au−Ge合金S
    n、Sn−Ag合金、Sn−Pb合金のうちのいずれか
    からなることを特徴とする入出力ピン付き銅ガラスセラ
    ミック多層配線基板。
  6. 【請求項6】入出力ピン付き銅ガラスセラミック多層配
    線基板を製造するプロセスにおいて、 基板表面の該薄膜回路パターンおよび接続用薄膜電極パ
    ッドを形成する工程の間中、該基板裏面側を耐熱・耐薬
    品性の有機樹脂保護皮膜で保護しておき、該表面薄膜回
    路パターンおよび接続用薄膜電極パッド形成工程完了後
    に該有機樹脂保護皮膜を除去した後、露出した基板裏面
    電極に入出力ピンをろう付けすることを特徴とする入出
    力ピン付き銅ガラスセラミック多層配線基板の製造方
    法。
  7. 【請求項7】入出力ピン付き銅ガラスセラミック多層配
    線基板の製造方法において、 基板表面の該薄膜回路パターンおよび接続用薄膜電極パ
    ッドを形成する工程の間中、該基板裏面側を耐熱・耐薬
    品性の有機樹脂保護皮膜で保護しておき、該表面薄膜回
    路パターンおよび接続用薄膜電極パッド形成工程完了後
    に該有機樹脂保護皮膜を除去した後、露出した該裏面厚
    膜銅パッドの表面に金めっきを施し、引き続きこのパッ
    ドに入出力ピンをろう付けすることによってなる入出力
    ピン付き銅ガラスセラミック多層配線基板の製造方法。
  8. 【請求項8】入出力ピン付き銅ガラスセラミック多層配
    線基板の製造方法において、 裏面厚膜銅パッド付きの銅ガラスセラミック多層配線基
    板の表裏面の厚膜銅露出部にニッケル−ボロン合金、ニ
    ッケル−リン合金またはニッケル−コバルト合金の内の
    いずれかより選ばれたニッケル合金めっきを施し、基板
    裏面側を耐熱・耐薬品性の有機樹脂保護皮膜で保護し、
    基板表面側の薄膜回路パターンおよび薄膜電極パッド形
    成し、基板裏面の該有機樹脂保護皮膜を除去し、露出し
    たニッケル合金めっき付き裏面厚膜銅パッド表面に金め
    っきを施し、該ニッケル合金めっきおよび金めっき付き
    裏面厚膜銅パッドに入出力ピンをろう付けすることを特
    徴とする入出力ピン付き銅ガラスセラミック多層配線基
    板の製造方法。
  9. 【請求項9】表面には電子デバイス部品を搭載・接続す
    るための薄膜回路パターン及び接続用薄膜電極パッドを
    有し、裏面にはろう付けによって入出力ピンが設けられ
    た入出力ピン付き銅ガラスセラミック多層配線基板実装
    構造体において、 前記薄膜電極パッドが密着金属層/接合金属層/表面保
    護層の3層構造からなる積層金属膜からなり、前記密着
    金属層はクロムまたはチタンであり、前記接合金属層は
    銅、ニッケル、ニッケルと銅との合金、ニッケルとタン
    グステンとの合金のなかから選ばれた少なくとも1種類
    であり、前記表面保護層は金であり、前記入出力ピンの
    接続用電極が厚膜銅パッドまたは厚膜銅合金パッドであ
    り、入出力ピン付き銅ガラスセラミック多層配線基板の
    表面には該接続用薄膜電極パッドを介して半導体集積回
    路をはんだ接続により構成されたことを特徴とする入出
    力ピン付き銅ガラスセラミック多層配線基板実装構造
    体。
  10. 【請求項10】表面には電子デバイス部品を搭載・接続
    するための薄膜回路パターン及び接続用薄膜電極パッド
    を有し、裏面にはろう付けによって入出力ピンが設けら
    れた入出力ピン付き銅ガラスセラミック多層配線基板実
    装構造体において、 前記薄膜電極パッドが密着金属層/接合金属層/表面保
    護層の3層構造からなる積層金属膜からなり、前記密着
    金属層はクロムまたはチタンであり、前記接合金属層は
    銅、ニッケル、ニッケルと銅との合金、ニッケルとタン
    グステンとの合金のなかから選ばれた少なくとも1種類
    であり、前記表面保護層は金であり、前記入出力ピンの
    接続用電極が表面にニッケル−ボロン合金、ニッケル−
    リン合金またはニッケル−コバルト合金のうちのいずれ
    かより選ばれたニッケル合金めっき膜と金めっきの積層
    膜を有する厚膜銅パッドまたは厚膜銅合金パッドであ
    り、入出力ピン付き銅ガラスセラミック多層配線基板の
    表面には該接続用薄膜電極パッドを介して半導体集積回
    路をはんだ接続により構成されたことを特徴とする入出
    力ピン付き銅ガラスセラミック多層配線基板実装構造
    体。
JP7039666A 1995-02-28 1995-02-28 入出力ピン付き銅ガラスセラミック多層配線基板、入出力ピン付き銅ガラスセラミック多層配線基板の製造方法、および入出力ピン付き銅ガラスセラミック多層配線基板実装構造体 Pending JPH08236938A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7039666A JPH08236938A (ja) 1995-02-28 1995-02-28 入出力ピン付き銅ガラスセラミック多層配線基板、入出力ピン付き銅ガラスセラミック多層配線基板の製造方法、および入出力ピン付き銅ガラスセラミック多層配線基板実装構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7039666A JPH08236938A (ja) 1995-02-28 1995-02-28 入出力ピン付き銅ガラスセラミック多層配線基板、入出力ピン付き銅ガラスセラミック多層配線基板の製造方法、および入出力ピン付き銅ガラスセラミック多層配線基板実装構造体

Publications (1)

Publication Number Publication Date
JPH08236938A true JPH08236938A (ja) 1996-09-13

Family

ID=12559416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7039666A Pending JPH08236938A (ja) 1995-02-28 1995-02-28 入出力ピン付き銅ガラスセラミック多層配線基板、入出力ピン付き銅ガラスセラミック多層配線基板の製造方法、および入出力ピン付き銅ガラスセラミック多層配線基板実装構造体

Country Status (1)

Country Link
JP (1) JPH08236938A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076612A (ja) * 2000-08-24 2002-03-15 Ibiden Co Ltd 半田接合用パッド
US6958287B2 (en) 2000-04-10 2005-10-25 Micron Technology, Inc. Micro C-4 semiconductor die
US6998711B1 (en) * 1998-08-14 2006-02-14 Micron Technology, Inc. Method of forming a micro solder ball for use in C4 bonding process
US8564321B2 (en) 2008-05-16 2013-10-22 Ngk Spark Plug Co., Ltd. Ceramic substrate, functional ceramic substrate, probe card and method for manufacturing ceramic substrate
JP2017536696A (ja) * 2014-10-28 2017-12-07 フィニサー コーポレイション 多層基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998711B1 (en) * 1998-08-14 2006-02-14 Micron Technology, Inc. Method of forming a micro solder ball for use in C4 bonding process
US6958287B2 (en) 2000-04-10 2005-10-25 Micron Technology, Inc. Micro C-4 semiconductor die
JP2002076612A (ja) * 2000-08-24 2002-03-15 Ibiden Co Ltd 半田接合用パッド
US8564321B2 (en) 2008-05-16 2013-10-22 Ngk Spark Plug Co., Ltd. Ceramic substrate, functional ceramic substrate, probe card and method for manufacturing ceramic substrate
JP2017536696A (ja) * 2014-10-28 2017-12-07 フィニサー コーポレイション 多層基板

Similar Documents

Publication Publication Date Title
JP3173410B2 (ja) パッケージ基板およびその製造方法
US7655504B2 (en) Semiconductor device and method of manufacturing the same
EP0229850B1 (en) Connection terminals between substrates and method of producing the same
US6936774B2 (en) Wiring substrate produced by transfer material method
US6635960B2 (en) Angled edge connections for multichip structures
JPS63110697A (ja) 多層金属構造体
JP4848752B2 (ja) 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器
WO2005071744A1 (ja) 積層型電子部品および積層型電子部品の実装構造
US7005318B2 (en) Mounted circuit substrate and method for fabricating the same for surface layer pads that can withstand pad erosion by molten solder applied over a plurality of times
JPH08236938A (ja) 入出力ピン付き銅ガラスセラミック多層配線基板、入出力ピン付き銅ガラスセラミック多層配線基板の製造方法、および入出力ピン付き銅ガラスセラミック多層配線基板実装構造体
JP4599121B2 (ja) 電気中継板
JP4686907B2 (ja) セラミック基板の製造方法
JPH0918144A (ja) ガラスセラミック多層配線基板及びその製造方法並びにガラスセラミック多層配線基板実装構造体
JPS636143B2 (ja)
JP4574025B2 (ja) 配線モジュール
JP2004111849A (ja) セラミック配線基板、それを用いた部品実装済み配線基板、及びそれらの製造方法
JPH05259593A (ja) AlN回路基板
JPH08172273A (ja) セラミック配線基板及びその実装構造体
US20120155044A1 (en) Electronic circuit board and a related method thereof
JP2725664B2 (ja) 配線基板のピン取付方法
JP2004111803A (ja) セラミック配線基板、それを用いた部品実装済み配線基板、及びそれらの製造方法
JPH0574943B2 (ja)
JPH11233917A (ja) 積層基板の製造方法
JP2005005484A (ja) めっきポスト型配線基板およびその製造方法
JPH08191187A (ja) 多層回路配線基板