JP4686907B2 - セラミック基板の製造方法 - Google Patents
セラミック基板の製造方法 Download PDFInfo
- Publication number
- JP4686907B2 JP4686907B2 JP2001169951A JP2001169951A JP4686907B2 JP 4686907 B2 JP4686907 B2 JP 4686907B2 JP 2001169951 A JP2001169951 A JP 2001169951A JP 2001169951 A JP2001169951 A JP 2001169951A JP 4686907 B2 JP4686907 B2 JP 4686907B2
- Authority
- JP
- Japan
- Prior art keywords
- via conductor
- conductor
- substrate
- ceramic
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本発明は、基板表層を貫通するビア導体を有するセラミック基板の製造方法に関するものである。
【0002】
【従来の技術】
一般に、セラミック多層基板は、層間を電気的に接続するために、各セラミック層にビアホールを形成し、各ビアホールに導体ペーストを充填してビア導体を形成している。このビア導体は、セラミックと同時焼成されるため、ビア導体とセラミックとの焼成収縮挙動の違いが大きくなると、ビアホール周辺に過大な応力が発生してクラック等が発生する原因となる。それ故に、この焼成収縮挙動の違いによるビアホール周辺のクラック等を防止するため、ビア導体がポーラス(多孔質)な構造となるように形成して、ビアホール周辺に発生する応力を緩和するようにしている。
【0003】
【発明が解決しようとする課題】
ところで、セラミック多層基板の表面には、フリップチップ等を実装するパッド等を形成し、その表面をめっき処理するようにしている。このため、基板表面にポーラスなビア導体の表面が露出していると、めっき処理時にビア導体の内部にめっき液が浸入して残留してしまい、これが導体腐食の原因となって接続信頼性を確保できない。
【0004】
この対策として、従来は、ビア導体の表面に緻密なカバー導体を印刷して、該ビア導体の内部へのめっき液の浸入を防ぐようにしている。しかし、このカバー導体は、ビア導体径に対して、印刷・加工精度上のずれを見込んで大きめの径に形成する必要があるため、その分、カバー導体(パッド)のピッチを広くしなければならず、最近のパッドピッチの狭ピッチ化、基板の小型化、高密度実装化の要求に十分に対応することができない。しかも、カバー導体(パッド)を印刷する印刷工程が必要になると共に、緻密な導体ペーストが必要となり、材料コストも高くなる欠点がある。
【0005】
また、チップ実装後に封止して使用するセラミック多層基板に関しては、特に気密性が要求されるため、図4に示すように、基板表層のビア導体1と、その下層のビア導体2とを横方向にずらして両者が重ならないように配置し、両者を内層配線パターン3によって接続することで、基板表層のビア導体1に侵入した湿気等が下層のビア導体2に侵入しないようにしている。このような構成では、上下のビア導体1,2の位置を横方向にずらしたり、両者を接続する内層配線パターン3を形成する配線スペースが必要となり、その分、基板サイズを大きくする必要があり、基板の小型化、高密度実装化の要求に十分に対応することができない。
【0006】
本発明はこれらの事情を考慮してなされたものであり、第1の目的は、基板表層に位置するビア導体の表面に緻密なカバー導体を印刷しなくても、該ビア導体の内部へのめっき液の浸入を防止できるようにすることであり、また、第2の目的は、ビア導体を狭いスペースに効率的に配置することができるようにすることである。
【0007】
【課題を解決するための手段】
上記目的を達成するために、本発明のセラミック基板は、基板表層に位置するビア導体の表面部を機械加工で緻密化した構成としたものである。このようにすれば、ビア導体の表面部のオープンポア(空孔)を機械加工で塞いで気密性を確保することができるので、該ビア導体の表面に緻密なカバー導体を印刷せずに、ビア導体の表面部をめっき処理してパッドを形成しても、ビア導体の内部へのめっき液の浸入を防ぐことができる。
【0008】
但し、本発明は、ビア導体を形成する金属の種類によっては、ビア導体の表面部をめっき処理せずに、そのままパッドとして用いても良いが、低温焼成セラミック基板のように、ビア導体をAg系の導体により形成するセラミック基板では、Ag系のビア導体上に半田を用いた実装を行った場合、Ag導体が半田中に溶解してAg導体とセラミック基板との間の接合強度が低下する“半田くわれ”が発生して、必要な接合強度が得られない。
【0009】
従って、ビア導体をAg系の導体により形成する場合は、該ビア導体の表面部に、Ni/Au、Ni/Pd/Au、Ni/Pd、Cu/Au等のめっき処理してパッドを形成するようにすると良い。
【0010】
めっき処理には、耐半田くわれ性を向上させる効果の他に、半田実装条件(温度、時間等)を幅広く選択できると共に、部品交換(リペア)作業に耐え得るという効果もある。Ag系のビア導体のみの場合は、半田くわれが最小になるように条件を厳密にする必要があり、また、リペア作業等も難しい。
【0011】
尚、Ag系のビア導体として、Ag−Pd、Ag−Ptを使用すれば、耐半田くわれ性は向上するが、この場合も、Ag系導体中に半田中のSnが拡散して、Ag−Sn化合物が形成され、接合強度が低下するので、上記のめっき処理を行った方が良い。
【0012】
また、多層セラミック基板では、基板表層に位置するビア導体の表面部を機械加工で緻密化し、該ビア導体のうちの少なくとも1つを、その下層のビア導体に一直線状に接続した構成としても良い。要するに、本発明のように、基板表層のビア導体の表面部のオープンポアを機械加工で塞いで気密性を確保すれば、基板表層のビア導体とその下層のビア導体とを内層配線パターンを介さずに一直線状に接続しても、基板表層のビア導体から基板内部に湿気等が侵入することを防止することができる。これにより、従来(図4参照)のように上下のビア導体の位置を横方向にずらす必要がなくなると共に、両者を接続する内層配線パターンを形成する配線スペースが不要となり、その分、基板サイズを小型化することができる。
【0013】
【発明の実施の形態】
以下、本発明を低温焼成セラミック多層基板に適用した一実施形態を図1乃至図3に基づいて説明する。
【0014】
図2及び図3に示すように、低温焼成セラミック多層基板は、複数枚の低温焼成セラミックのグリーンシート(セラミック層)11a,11bを積層して800〜1000℃で焼成したものである。低温焼成セラミックとしては、例えば、CaO−SiO2 −Al2 O3 −B2 O3 系ガラス:50〜65重量%(好ましくは60重量%)とアルミナ:50〜35重量%(好ましくは40重量%)との混合物を用いる。この他、MgO−SiO2 −Al2 O3 −B2 O3 系ガラスとアルミナとの混合物、或は、SiO2 −B2 O3 系ガラスとアルミナとの混合物、PbO−SiO2 −B2 O3 系ガラスとアルミナとの混合物、コージェライト系結晶化ガラス等の800〜1000℃で焼成できる低温焼成セラミック材料を用いても良い。
【0015】
各層のセラミック層11a,11bには、ビアホール12が形成され、各ビアホール12にビア導体13a,13bが充填されている。各層のビア導体13a,13bは、例えばAg、Ag/Pd、Ag/Pt、Ag/Au等を主に含むAg系導体ペースト、或は、Au系、Cu系等の低融点金属のペーストを用いて形成されている。
【0016】
また、図3に示すように、基板表層に位置するセラミック層11aには、表層配線パターン14がAg系、Au系、Cu系等の低融点金属のペーストの印刷により形成され、基板内層に位置するセラミック層11bには、内層配線パターン15がAg系、Au系、Cu系等の低融点金属のペーストの印刷により形成されている。ここで、基板表層とは、基板の上面層と下面層の両方又はいずれか一方を意味する(以下、同じ)。
【0017】
本実施形態では、基板表層に位置するビア導体13aの表面部を機械加工で緻密化して緻密層16(図1参照)を形成することで、該ビア導体13aの表面部のオープンポアを塞いで気密性を確保している。ビア導体13aの表面部を緻密化する機械加工としては、例えばブラスト処理(湿式、乾式のいずれでも可)、バフ研磨、ポリッシュ等を採用すれば良い。
【0018】
更に、図2及び図3に示すように、基板表層に位置するビア導体13aのうちの少なくとも1つは、その下層のビア導体13bに一直線状に接続している。
また、図2に示すように、基板表層のフリップチップ実装領域17に位置するビア導体13aは、パッド18として用いられる。このパッド18は、図1(a)に示すように、ビア導体13aの表面部を機械加工で緻密化して緻密層16を形成し、この緻密層16の表面に、Niめっきを下地とするAuめっき(Ni/Auめっき)19を施して形成したものである。
【0019】
以上説明した本実施形態によれば、基板表層に位置するビア導体13aの表面部を機械加工で緻密化して緻密層16を形成したので、ビア導体13aの表面部の気密性を緻密層16によって確保することができる。従って、ビア導体13aの表面に緻密なカバー導体を印刷せずに、ビア導体13aの表面部(緻密層16)をめっき処理してパッド18を形成しても、ビア導体13aの内部へのめっき液の浸入を防ぐことができる。これにより、ビア導体13aの表面に緻密なカバー導体を印刷する印刷工程が不要になると共に、緻密な導体ペーストが不要となり、製造コストを低減することができる。
【0020】
しかも、パッド18は、ビア導体13aの表面にNi/Auめっき19を施すだけであるから、パッド18の径をビア導体13aの径とほぼ同じ大きさの径にすることができて、パッド18のピッチを従来よりも狭くすることができ、基板の小型化、高密度実装化の要求に十分に対応することができる。
【0021】
尚、ビア導体13aを形成する金属の種類によっては、ビア導体13aの表面部をめっき処理せずに、そのままパッドとして用いるようにしても良いが、ビア導体13aをAg系の導体により形成する場合は、Ag系のビア導体13aに接合する半田中のSnがAgを溶解して接合強度が低下する現象(半田くわれ)を防止するために、本実施形態のように、Ag系のビア導体13aの表面部をNi/Auめっき処理してパッド18を形成するようにすると良い。このようにすれば、フリップチップ等の半田バンプに対する接続信頼性の高いパッド18を形成することができる。
【0022】
また、本実施形態のように、基板表層のビア導体13aの表面部のオープンポアを機械加工で塞いで気密性を確保すれば、図2、図3に示すように、基板表層のビア導体13aとその下層のビア導体13bとを内層配線パターンを介さずに一直線状に接続しても、基板表層のビア導体13aから基板内部に湿気等が侵入することを防止することができる。これにより、従来(図4参照)のように上下のビア導体13a,13bの位置を横方向にずらす必要がなくなると共に、両者を接続する内層配線パターンを形成する配線スペースが不要となり、その分、基板サイズを小型化することができて、高密度実装化の要求に十分に対応することができる。
【0023】
尚、本実施形態は、本発明を低温焼成セラミック多層基板に適用したものであるが、1500℃以上で焼成するアルミナ等の高温焼成セラミック多層基板に本発明を適用しても良い。本発明を高温焼成セラミック多層基板に適用する場合には、セラミックと同時焼成するビア導体と内層配線パターン等をMo、W等の高融点金属のペーストで形成すれば良い。
【0024】
また、ビア導体13aの表面部のめっき処理は、Ni/Auに限定されず、Ni/Pd/Au、Ni/Pd、Cu/Au等を用いても、同様の効果を得ることができる。
【0025】
【発明の効果】
以上の説明から明らかなように、本発明の請求項1によれば、基板表層に位置するビア導体の表面部を機械加工で緻密化して気密性を確保するようにしたので、ビア導体の表面に緻密なカバー導体を印刷せずに、ビア導体の表面部をめっき処理しても、ビア導体の内部へのめっき液の浸入を防ぐことができ、ビア導体の表面に緻密なカバー導体を印刷する印刷工程が不要になると共に、緻密な導体ペーストが不要となり、製造コストを低減することができる。
【0026】
また、請求項2では、機械加工で緻密化したビア導体の表面部をめっき処理してパッドを形成したので、パッドの径をビア導体の径とほぼ同じ大きさの径にすることができて、パッドピッチを従来よりも狭くすることができ、基板の小型化、高密度実装化の要求に十分に対応することができる。
【0027】
また、請求項3では、低温焼成セラミック基板において、ビア導体をAg系の導体により形成し、その表面部を機械加工で緻密化してからめっき処理してパッドを形成するようにしたので、半田くわれを防止して、フリップチップ等の半田バンプとパッドとの接続信頼性を向上することができる。
【0028】
また、請求項4では、機械加工で緻密化したビア導体のうちの少なくとも1つを、その下層のビア導体に一直線状に接続した構成としたので、気密性を確保しながら、ビア導体を直列配置することができ、その分、基板サイズを小型化することができて、高密度実装化の要求に十分に対応することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態を示すもので、(a)はパッド部分の構造を示す拡大縦断面図、(b)は基板表層のビア導体と表層配線パターンの接続構造を示す拡大縦断面図
【図2】セラミック多層基板のパッドの列に沿って切断した縦断面図
【図3】セラミック多層基板のビア導体の直列設計を示す縦断面図
【図4】従来のセラミック多層基板の縦断面図
【符号の説明】
11a,11b…セラミック層(グリーンシート)、12…ビアホール、13a,13b…ビア導体、14…表層配線パターン、15…内層配線パターン、16…緻密層、17…フリップチップ実装領域、18…パッド、19…Ni/Auめっき。
Claims (4)
- 基板表層にビア導体を有するセラミック基板を製造する方法であって、
複数枚のグリーンシートを準備する工程と、
前記複数枚のグリーンシートのうちの少なくとも1つのグリーンシートに、ビアホールを形成してビア導体を充填する工程と、
前記ビア導体が充填されたグリーンシートが基板表層を構成するように、前記複数枚のグリーンシートを積層して焼成する工程と、
前記焼成する工程の後、基板表層に位置する前記ビア導体の表面部を機械加工で緻密化する工程と
を備え、
前記複数枚のグリーンシートは、800℃以上1000℃以下で焼成できる低温焼成セラミック材料を含むグリーンシートのみから構成される、セラミック基板の製造方法。 - 前記緻密化する工程の後、前記ビア導体の前記表面部をめっき処理してパッドを形成する工程をさらに備える、請求項1に記載のセラミック基板の製造方法。
- 前記ビア導体を充填する工程において、Ag系の導体により前記ビア導体を形成する、請求項2に記載のセラミック基板の製造方法。
- 前記ビア導体を充填する工程において、前記複数枚のグリーンシートの各々に前記ビア導体を充填し、
前記焼成する工程において、基板表層を構成する前記グリーンシートの前記ビア導体のうちの少なくとも1つを、該グリーンシートの下層に積層されるグリーンシートの前記ビア導体に一直線状に接続する、請求項1から3のいずれかに記載のセラミック基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001169951A JP4686907B2 (ja) | 2001-06-05 | 2001-06-05 | セラミック基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001169951A JP4686907B2 (ja) | 2001-06-05 | 2001-06-05 | セラミック基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002368423A JP2002368423A (ja) | 2002-12-20 |
JP4686907B2 true JP4686907B2 (ja) | 2011-05-25 |
Family
ID=19011958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001169951A Expired - Fee Related JP4686907B2 (ja) | 2001-06-05 | 2001-06-05 | セラミック基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4686907B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004214428A (ja) * | 2003-01-06 | 2004-07-29 | Hitachi Ltd | 厚膜多層配線基板 |
JP2006032442A (ja) * | 2004-07-13 | 2006-02-02 | Murata Mfg Co Ltd | 多層基板及びその製造方法 |
JP2006041241A (ja) * | 2004-07-28 | 2006-02-09 | Kyocera Corp | セラミック配線基板 |
JP5469316B2 (ja) * | 2007-07-03 | 2014-04-16 | 日本碍子株式会社 | セラミックス構造体及びその製造方法 |
KR101046142B1 (ko) * | 2008-10-17 | 2011-07-01 | 삼성전기주식회사 | 무수축 세라믹 기판의 제조 방법 |
KR101038891B1 (ko) | 2009-03-17 | 2011-06-02 | 삼성전기주식회사 | 세라믹 기판 및 그의 제조 방법 |
JP5839326B2 (ja) * | 2012-10-16 | 2016-01-06 | 国立大学法人東北大学 | パッケージされたデバイス、パッケージ材の製造方法及びパッケージング方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08274467A (ja) * | 1995-03-30 | 1996-10-18 | Mitsubishi Electric Corp | 多層セラミック基板のバイア形成方法 |
JPH10218675A (ja) * | 1997-02-06 | 1998-08-18 | Sumitomo Kinzoku Electro Device:Kk | セラミック基板の製造方法 |
JPH11233674A (ja) * | 1998-02-13 | 1999-08-27 | Sumitomo Metal Electronics Devices Inc | セラミックス基板の製造方法 |
JPH11346057A (ja) * | 1998-06-01 | 1999-12-14 | Ngk Spark Plug Co Ltd | 多層セラミック基板 |
-
2001
- 2001-06-05 JP JP2001169951A patent/JP4686907B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08274467A (ja) * | 1995-03-30 | 1996-10-18 | Mitsubishi Electric Corp | 多層セラミック基板のバイア形成方法 |
JPH10218675A (ja) * | 1997-02-06 | 1998-08-18 | Sumitomo Kinzoku Electro Device:Kk | セラミック基板の製造方法 |
JPH11233674A (ja) * | 1998-02-13 | 1999-08-27 | Sumitomo Metal Electronics Devices Inc | セラミックス基板の製造方法 |
JPH11346057A (ja) * | 1998-06-01 | 1999-12-14 | Ngk Spark Plug Co Ltd | 多層セラミック基板 |
Also Published As
Publication number | Publication date |
---|---|
JP2002368423A (ja) | 2002-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7847197B2 (en) | Multilayer circuit board and manufacturing method thereof | |
US8217279B2 (en) | Ceramic electronic component and method for manufacturing the same | |
JP3972957B2 (ja) | チップ型電子部品を搭載したセラミック基板の製造方法 | |
JP4942862B1 (ja) | 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ | |
TW202119877A (zh) | 多層配線基板及包括其的探針卡 | |
JP4686907B2 (ja) | セラミック基板の製造方法 | |
JP2009071299A (ja) | 配線基板 | |
JP4752612B2 (ja) | 突起電極付き回路基板の製造方法 | |
JP4337129B2 (ja) | セラミック基板の製造方法 | |
JP2001210749A (ja) | バンプ電極付き配線基板およびその製造方法 | |
JPH1174645A (ja) | 多層セラミック基板の製造方法 | |
JPH03112191A (ja) | セラミック配線基板およびその製造方法 | |
JP2009239100A (ja) | 積層セラミックス基板およびその製造方法 | |
JP2007067364A (ja) | チップ型電子部品を搭載したセラミック基板及びその製造方法 | |
JP3677983B2 (ja) | セラミック基板 | |
JP4613410B2 (ja) | セラミック回路基板の製造方法 | |
JPH1126638A (ja) | フリップチップ実装用セラミックパッケージ | |
JP3846651B2 (ja) | セラミック回路基板 | |
JP4465852B2 (ja) | 低温焼成セラミック回路基板 | |
JPH08236938A (ja) | 入出力ピン付き銅ガラスセラミック多層配線基板、入出力ピン付き銅ガラスセラミック多層配線基板の製造方法、および入出力ピン付き銅ガラスセラミック多層配線基板実装構造体 | |
JPH0237097B2 (ja) | ||
JPH10200015A (ja) | セラミックス基板とその製造方法 | |
JPH03133136A (ja) | 集積回路用パッケージの製造方法 | |
JP2005011908A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
JP6595308B2 (ja) | 電子部品搭載用基板、電子装置および電子モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040614 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110131 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4686907 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |