JP4337129B2 - セラミック基板の製造方法 - Google Patents
セラミック基板の製造方法 Download PDFInfo
- Publication number
- JP4337129B2 JP4337129B2 JP8741099A JP8741099A JP4337129B2 JP 4337129 B2 JP4337129 B2 JP 4337129B2 JP 8741099 A JP8741099 A JP 8741099A JP 8741099 A JP8741099 A JP 8741099A JP 4337129 B2 JP4337129 B2 JP 4337129B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductor
- green sheet
- firing
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の属する技術分野】
本発明は、フリップチップを接続するパッドを改良したセラミック基板の製造方法に関するものである。
【0002】
【従来の技術】
近年、半導体パッケージの小型化・高密度実装化や高速化等の要求を満たすために、半導体チップの実装形態がワイヤボンディングから、ベアチップを直接フェースダウン状態で基板に実装するフリップチップボンディングへと移行しつつある。
【0003】
従来の一般的なフリップチップ搭載用のセラミック基板は、基板表面のパッドを形成する部分に導体ペーストを印刷して焼成し、パッドを形成するようにしている。
【0004】
【発明が解決しようとする課題】
しかし、上記従来構成では、基板表面に印刷・焼成するパッドの微小化に伴ない、セラミック基板とパッドとの接合面積も微小になるため、セラミック基板に対するパッドの接合強度が低下することが避けられない。このようなパッドの接合強度低下は、フリップチップが接合されたパッドがセラミック基板から剥離しやすくなる原因となり、フリップチップの接合信頼性が低下する原因となる。
このような問題を解決するため、最近では、基板表面に露出するビア導体の表面をそのままパッドとして用いることが検討されている。
【0005】
しかしながら、ビア導体の表面は、凹凸があったり、或は、基板表面よりも窪んだ凹形状となっていることが多いため、フリップチップの接続に要求される平坦性を確保することは困難である。しかも、ビアホールに充填する導体ペーストは、ビア導体とセラミックとの焼成収縮挙動の違いによるビアホール周辺のクラック等を防止するために焼結制御添加剤が添加されているため、この焼結制御添加剤によってビア導体表面の半田濡れ性が悪くなっている。これらの事情から、ビア導体の表面をそのままパッドとして用いると、パッドとフリップチップ下面の半田バンプとの接合が不完全になりやすく、フリップチップの接合信頼性を十分に確保できない。尚、ビア導体表面の半田濡れ性は、表面をメッキ処理することで確保できるが、平坦性は、メッキ処理しても、あまり改善できない。
【0006】
本発明はこのような事情を考慮してなされたものであり、従ってその目的は、基板表面に露出するビア導体の表面をそのままパッドとして用いても、フリップチップの接合信頼性を十分に確保することができるセラミック基板の製造方法を提供することにある。
【0008】
【課題を解決するための手段】
上記目的を達成するために、本発明の請求項1のセラミック基板の製造方法は、複数枚のグリーンシートにビアホールを形成する工程と、各グリーンシートのビアホールに導体ペーストを充填する工程と、各グリーンシートを積層して生基板を形成する積層工程と、前記生基板の表裏両面に、該生基板の焼成温度では焼結しないダミーグリーンシートを積層する工程と、前記生基板を前記ダミーグリーンシートの上から加圧した状態、又は加圧しない状態で焼成する焼成工程と、焼成後に焼成基板の両面に付着している前記ダミーグリーンシートの残存物を研磨して取り除く研磨工程とを実行するセラミック基板を製造方法において、最上層に積層するグリーンシートのビアホールに2種類の導体ペーストを1種類ずつ充填すると共に、2回目に充填する導体ペーストは、1回目に充填する導体ペーストよりも半田濡れ性の良い導体ペーストを使用し、焼成後の研磨工程で、前記ダミーグリーンシートの残存物を研磨して取り除く際に、同時に、基板表面から突出したビア導体の突出部分を研磨し平坦化してフリップチップ用のパッドを形成することを特徴としている。
【0009】
この製造方法では、生基板の表裏両面にダミーグリーンシートを積層して、その上から加圧した状態又は加圧しない状態で焼成する、いわゆる拘束焼成を行うので、セラミック基板の面方向の焼成収縮を小さくしてパッド(ビア導体表面)の位置精度を向上させることができ、フリップチップの小型化・高集積化にも十分に対応できる。しかも、拘束焼成後の研磨工程で、ダミーグリーンシートの残存物を研磨して取り除く際に、同時に、ビア導体表面を研磨してパッドを形成することができるため、ビア導体表面を研磨する工程を新たに追加する必要がなく、生産性も良好に維持することができる。さらに、2回目に充填する導体ペーストは、1回目に充填する導体ペーストよりも半田濡れ性の良い導体ペーストを使用しているので、基板表面に露出するビア導体の表層部をその下層部よりも半田濡れ性の良い導体ペーストで形成することができ、パッドの半田濡れ性も確保することができる。また、半田濡れ性の良い導体ペーストを使用するのは2回目であり、したがって基板表面に露出するビア導体の表層部のみが半田濡れ性の良い導体ペーストで形成される。よって、該ビア導体の表層部以外の部分や他の層のビア導体は、従来同様、セラミックの焼成収縮挙動に合わせて調製された導体ペーストで形成することができ、セラミック基板の各層のビアホール周辺にクラック等が生じることを防止することができる。
【0010】
この場合、ビア導体(導体ペースト)に添加された焼結制御添加剤が半田濡れ性を低下させる原因になっていることを考慮し、請求項2のように、2回目に充填する導体ペーストは、1回目に充填する導体ペーストよりも焼結制御添加剤の配合量が少ない導体ペーストを使用すると良い。このようにすれば、導体ペーストの焼結制御添加剤の配合量を少なくするという、極めて簡単な方法でパッドの半田濡れ性を確保することができる。
【0011】
【発明の実施の形態】
以下、本発明を低温焼成セラミック基板に適用した一実施形態を図面に基づいて説明する。まず、図2(b)に基づいて低温焼成セラミック基板の構造を説明する。低温焼成セラミック基板は、複数枚の低温焼成セラミックのグリーンシート(セラミック層)11a〜11cを積層して800〜1000℃で拘束焼成したものである。低温焼成セラミックとしては、CaO−SiO2 −Al2 O3 −B2 O3 系ガラス:50〜65重量%(好ましくは60重量%)とアルミナ:50〜35重量%(好ましくは40重量%)との混合物を用いる。この他、MgO−SiO2 −Al2 O3 −B2 O3 系ガラスとアルミナとの混合物、SiO2 −B2 O3 系ガラスとアルミナとの混合物、PbO−SiO2 −B2 O3 系ガラスとアルミナとの混合物、コージェライト系結晶化ガラス等の800〜1000℃で焼成できる低温焼成セラミック材料を用いても良い。
【0012】
各層のセラミック層11a〜11cには、ビアホール12,13が形成され、各ビアホール12,13にビア導体14a,14b,15が充填されている。各層のビア導体14a,14b,15は、例えば、Ag、Ag/Pd、Ag/Pt、Ag/Au等を主に含むAg系導体ペーストにより形成されている。尚、Ag系導体ペーストに代えて、Au系、Cu系等の低融点金属のペーストを用いても良い。
【0013】
この場合、基板表面に露出する最上層のビア導体14a,14bは、2回の穴埋め印刷により二層に形成され、最上層のビア導体のうちの表層部14aの下側の部分14bは、他の層のビア導体15と同一の導体ペーストで形成されている。そして、ビア導体表層部14aは、他のビア導体14b,15よりも半田濡れ性の良い導体ペーストで形成されている。本実施形態では、ビア導体表層部14aに用いる導体ペーストは、他のビア導体14b,15に用いる導体ペーストよりも焼結制御添加剤の配合量が少ない導体ペーストを使用することで、ビア導体表層部14aの半田濡れ性を良くしている。更に、ビア導体表層部14aの表面は、研磨されて平坦化され、フリップチップ用のパッドとして用いられる。尚、2層目以下のセラミック層11b,11cには、内層導体パターン16がAg系、Au系、Cu系等の低融点金属のペーストの印刷により形成されている。
【0014】
次に、上記構成の低温焼成セラミック基板の製造方法を図3に基づいて説明する。まず、低温焼成セラミックのスラリーをドクターブレード法等でテープ成形して、グリーンシートを成形する。この後、このグリーンシートを、基板のサイズに切断すると共に、パンチングマシーン等で各層のグリーンシート11a〜11cの所定位置にビアホール12,13を形成する。
【0015】
この後、各層のグリーンシート11a〜11cのビアホール12,13に導体ペーストの穴埋め印刷によりビア導体14a,14b,15を充填する。この際、2層目以下のグリーンシート11b,11cのビアホール13については、1回の穴埋め印刷でビアホール13全体にビア導体15を充填するが、最上層のグリーンシート11aのビアホール12については、2回の穴埋め印刷を行う。1回目の穴埋め印刷では、他の層のビア導体15と同一の導体ペーストを使用して、図1(a)に示すように、ビアホール12内の表層部を除く部分にビア導体14bを充填する。そして、2回目の穴埋め印刷では、他のビア導体14b,15よりも焼結制御添加剤の配合量が少ない導体ペーストを使用して、図1(b)に示すように、ビアホール12内の表層部に半田濡れ性の良いビア導体14aを、基板表面となるグリーンシート11aの表面から突出するように充填する。
【0016】
尚、本実施形態では、導体ペーストの焼結制御添加剤の配合量を少なくすることで、ビア導体表層部14aの半田濡れ性を良くしているが、例えば、半田濡れ性の良い導体を用いることで、ビア導体表層部14aの半田濡れ性を良くするようにしても良い。
【0017】
各層のビア導体14a,14b,15の充填後、2層目以下のグリーンシート11b,11cに、Ag系、Au系、Cu系等の低融点金属のペーストで内層導体パターン16をスクリーン印刷する。
【0018】
次の工程で、各層のグリーンシート11a〜11cを積層して生基板を作り、これを例えば80〜150℃、50〜250kgf/cm2 の条件で加熱圧着して一体化する。更に、この生基板の両面に、図2(a)に示すように、拘束焼成のためのアルミナグリーンシート17(ダミーグリーンシート)を積層し、上述と同様の方法で加熱圧着する。
【0019】
この後、2枚のアルミナグリーンシート17間に挟まれた生基板を、2〜20kgf/cm2 の範囲内の圧力で加圧しながら800〜1000℃(好ましくは900℃)で焼成して、各層のセラミック層11a〜11cとビア導体14a,14b,15及び内層導体パターン16を同時焼成する。尚、生基板を加圧せずに焼成しても良く、この場合でも、セラミック基板の面方向の焼成収縮をアルミナグリーンシート17によって少なくすることができる。
【0020】
このような拘束焼成では、基板両面に積層されたアルミナグリーンシート17は1550〜1600℃まで加熱しないと焼結しないので、800〜1000℃で焼成すれば、アルミナグリーンシート17は未焼結のまま残される。但し、焼成の過程で、アルミナグリーンシート17中のバインダーが飛散してアルミナ粉体として残る。
【0021】
焼成後、基板両面に残ったアルミナグリーンシート17の残存物(アルミナ粉体)をサンドブラスト等で研磨して除去する[図2(b)参照]。この研磨工程で、同時に、最上層のビア導体14aの突出部分を研磨して、図1(c)に示すように、該ビア導体14aの表面を平坦化してフリップチップ用のパッドを形成する。研磨後、基板表面を洗浄し、該基板表面に表層導体パターン(図示せず)をフォトリソグラフィ法又は厚膜法(印刷・焼成)により形成する。
【0022】
以上のようにして製造した低温焼成セラミック基板は、基板表面に露出するビア導体の表層部14aを半田濡れ性の良い導体ペーストで形成し、該ビア導体14aの表面を研磨してフリップチップ用のパッドとして用いるようにしたので、基板表面に露出するビア導体14aの表面(パッド)をメッキ処理しなくても、パッドの半田濡れ性と平坦性(パッドの凹凸が10μm以下)とを共に確保することができ、該ビア導体14aの表面をそのままパッドとして用いても、フリップチップの接合信頼性を十分に確保することができる。
【0023】
しかも、パッドの印刷やメッキ処理が不要であるので、生産性を向上でき、生産コストも低減することができる。更に、ビア導体14aの表面を研磨してパッドを形成するので、ビア導体14a(パッド)の印刷時の導体ペーストのにじみ、はみ出し等を取り除いて均一形状のパッドを形成することができ、微小なパッドを精度良く形成することができる。
【0024】
この場合、半田濡れ性の良い導体ペーストを使用するのは、基板表面に露出するビア導体の表層部14aのみであるから、該ビア導体の表層部14a以外の部分14bや他の層のビア導体15は、従来同様、セラミックの焼成収縮挙動に合わせて調製された導体ペーストで形成することができ、セラミック基板の各層のビアホール12,13の周辺にクラック等が生じることを防止できる。
【0025】
また、上記実施形態の製造方法では、生基板の表裏両面にアルミナグリーンシート17を積層して拘束焼成するので、セラミック基板の面方向の焼成収縮を小さくしてパッド(ビア導体14a)の位置精度を向上させることができ、フリップチップの小型化・高集積化(パッドの微小化)にも十分に対応できる。しかも、拘束焼成後の研磨工程で、アルミナグリーンシート17の残存物を研磨して取り除く際に、同時にビア導体14a表面を研磨してパッドを形成することができるため、ビア導体14a表面を研磨する工程を新たに追加する必要がなく、パッドのメッキ処理が不要であることと相俟って、生産性を更に向上できる。
【0026】
尚、セラミック基板をBGA(Ball Grid Array) パッケージとして構成する場合には、セラミック基板の下面に形成する半田ボール用のパッドを上記フリップチップ用のパッドと同様の方法で形成するようにしても良い。
【0027】
その他、本発明は、拘束焼成に限定されず、ダミーグリーンシートを用いない通常の焼成方法でセラミック基板を形成しても良く、また、基板内層に、厚膜抵抗体やコンデンサ等を形成するようにしても良い。
【0028】
【発明の効果】
以上の説明から明らかなように、本発明の請求項1のセラミック基板の製造方法は、最上層に積層するグリーンシートのビアホールに2種類の導体ペーストを1種類ずつ充填すると共に、2回目に充填する導体ペーストは、1回目に充填する導体ペーストよりも半田濡れ性の良い導体ペーストを使用し、焼成後の研磨工程で、前記ダミーグリーンシートの残存物を研磨して取り除く際に、同時に、基板表面から突出するビア導体の突出部分を研磨し平坦化してフリップチップ用のパッドを形成するので、ビア導体の表面(パッド)をメッキ処理しなくても、パッドの半田濡れ性と平坦性とを共に確保することができ、したがってビア導体表面をそのままパッドとして用いても、フリップチップの接合信頼性を十分に確保することができる。しかも、ビア導体表面を研磨する工程を新たに追加する必要がなく、生産性も良好に維持することができる。
【0029】
また、セラミック基板を拘束焼成するので、セラミック基板の面方向の焼成収縮を小さくしてパッド(ビア導体表面)の位置精度を向上させることができ、フリップチップの小型化・高集積化にも十分に対応できる。
【0030】
更に、請求項2では、導体ペーストの焼結制御添加剤の配合量を少なくするという、極めて簡単な方法でパッドの半田濡れ性を確保することができる。
【図面の簡単な説明】
【図1】(a)〜(c)は本発明の一実施形態におけるパッドの形成方法を説明する工程図
【図2】(a)は拘束焼成時の状態を示す断面図、(b)は研磨後のセラミック基板の縦断面図
【図3】セラミック基板の製造工程の流れを示すフローチャート
【符号の説明】
11a〜11c…グリーンシート(セラミック層)、12,13…ビアホール、14a,14b,15…ビア導体、16…内層導体パターン、17…アルミナグリーンシート(ダミーグリーンシート)。
Claims (2)
- 複数枚のグリーンシートにビアホールを形成する工程と、
各グリーンシートのビアホールに導体ペーストを充填する工程と、
各グリーンシートを積層して生基板を形成する積層工程と、
前記生基板の表裏両面に、該生基板の焼成温度では焼結しないダミーグリーンシートを積層する工程と、
前記生基板を前記ダミーグリーンシートの上から加圧した状態、又は加圧しない状態で焼成する焼成工程と、
焼成後に焼成基板の両面に付着している前記ダミーグリーンシートの残存物を研磨して取り除く研磨工程と
を実行するセラミック基板の製造方法において、
最上層に積層するグリーンシートのビアホールに2種類の導体ペーストを1種類ずつ充填すると共に、2回目に充填する導体ペーストは、1回目に充填する導体ペーストよりも半田濡れ性の良い導体ペーストを使用し、
焼成後の研磨工程で、前記ダミーグリーンシートの残存物を研磨して取り除く際に、同時に、基板表面から突出したビア導体の突出部分を研磨し平坦化してフリップチップ用のパッドを形成することを特徴とするセラミック基板の製造方法。 - 2回目に充填する導体ペーストは、1回目に充填する導体ペーストよりも焼結制御添加剤の配合量が少ない導体ペーストを使用することを特徴とする請求項1記載のセラミック基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8741099A JP4337129B2 (ja) | 1999-03-30 | 1999-03-30 | セラミック基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8741099A JP4337129B2 (ja) | 1999-03-30 | 1999-03-30 | セラミック基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000286555A JP2000286555A (ja) | 2000-10-13 |
JP4337129B2 true JP4337129B2 (ja) | 2009-09-30 |
Family
ID=13914121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8741099A Expired - Lifetime JP4337129B2 (ja) | 1999-03-30 | 1999-03-30 | セラミック基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4337129B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4868196B2 (ja) * | 2001-06-27 | 2012-02-01 | 株式会社村田製作所 | セラミック多層基板の製造方法 |
JP4804110B2 (ja) * | 2005-10-27 | 2011-11-02 | 京セラ株式会社 | 配線基板の製造方法 |
KR100978664B1 (ko) | 2008-10-23 | 2010-08-30 | 삼성전기주식회사 | 미소결 다층 세라믹 기판 및 무수축 다층 세라믹 기판의 제조방법 |
JP5397742B2 (ja) * | 2008-12-26 | 2014-01-22 | 日立金属株式会社 | 多層セラミック基板および電子部品 |
KR20110019536A (ko) * | 2009-08-20 | 2011-02-28 | 삼성전기주식회사 | 세라믹 기판 및 그 제조방법 |
JP5268847B2 (ja) * | 2009-09-28 | 2013-08-21 | 京セラ株式会社 | 配線基板およびその製造方法 |
KR101289186B1 (ko) | 2011-04-15 | 2013-07-26 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
US10115692B2 (en) * | 2016-09-14 | 2018-10-30 | International Business Machines Corporation | Method of forming solder bumps |
EP3841850A4 (en) | 2018-08-22 | 2022-10-26 | Liquid Wire Inc. | STRUCTURES WITH DEFORMABLE LADDERS |
KR102393562B1 (ko) * | 2020-11-17 | 2022-05-03 | 주식회사 화인세라텍 | 세라믹 기판 제조방법 및 세라믹 기판 |
CN115226323A (zh) * | 2022-06-17 | 2022-10-21 | 上海泽丰半导体科技有限公司 | 低温共烧陶瓷基板表面焊盘及其制备方法 |
-
1999
- 1999-03-30 JP JP8741099A patent/JP4337129B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000286555A (ja) | 2000-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4337129B2 (ja) | セラミック基板の製造方法 | |
JP2681327B2 (ja) | バンプ付き回路基板の製造方法 | |
JP2680443B2 (ja) | セラミック配線基板およびその製造方法 | |
US7009114B2 (en) | Wiring substrate, method of producing the same, and electronic device using the same | |
JP4868196B2 (ja) | セラミック多層基板の製造方法 | |
JP3508905B2 (ja) | 配線基板とその製造方法 | |
JP2002368419A (ja) | 低温焼成セラミック多層基板の製造方法 | |
JP4686907B2 (ja) | セラミック基板の製造方法 | |
JPH0613755A (ja) | セラミック多層配線基板とその製造方法 | |
JP4613410B2 (ja) | セラミック回路基板の製造方法 | |
JPH1041626A (ja) | フリップチップ用セラミック多層基板及びその製造方法 | |
JP4822921B2 (ja) | セラミック基板、電子部品収納用パッケージ、電子装置、およびこれらの製造方法 | |
JP3091378B2 (ja) | セラミック多層基板 | |
JP4089356B2 (ja) | 多層セラミック基板の製造方法 | |
JP3470852B2 (ja) | 配線基板とその製造方法 | |
JPH10173083A (ja) | 電子部品搭載用配線基板とその製造方法 | |
JP4038610B2 (ja) | セラミックス基板の製造方法 | |
JP2005085995A (ja) | セラミック基板の製造方法 | |
JPH10242324A (ja) | 電極を内包したセラミック基板およびその製造方法 | |
JP4038611B2 (ja) | セラミックス基板 | |
JP4693676B2 (ja) | 電子部品搭載用基板の製造方法 | |
JP2003168849A (ja) | 多数個取り配線基板 | |
JPH06244244A (ja) | 半導体装置実装用基板 | |
JP3076214B2 (ja) | 低温焼成セラミック多層回路基板 | |
JPH10200015A (ja) | セラミックス基板とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040616 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090608 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090621 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
EXPY | Cancellation because of completion of term |