JPH1041626A - フリップチップ用セラミック多層基板及びその製造方法 - Google Patents
フリップチップ用セラミック多層基板及びその製造方法Info
- Publication number
- JPH1041626A JPH1041626A JP19736796A JP19736796A JPH1041626A JP H1041626 A JPH1041626 A JP H1041626A JP 19736796 A JP19736796 A JP 19736796A JP 19736796 A JP19736796 A JP 19736796A JP H1041626 A JPH1041626 A JP H1041626A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- green sheet
- substrate
- ceramic
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Abstract
(57)【要約】
【課題】 基板表面に露出するビアホール導体をそのま
まパッドとして用いても、十分な接合信頼性を確保でき
るようにする。 【解決手段】 アルミナグリーンシート２３のパッド用
のビアホール２４にモリブデン、タングステン等の高融
点金属ペーストを充填する。この高融点金属ペースト
は、焼成収縮率がアルミナグリーンシート２３の焼成収
縮率よりも小さいものを使用し、焼成収縮率の調整は金
属粉末の粒径を調整することで行う。上記アルミナグリ
ーンシート２３を他の層のセラミックグリーンシートと
積層して焼成した後、基板表面に露出するビアホール導
体２６の表面にメッキ処理してパッド２２を形成する。
この場合、ビアホール導体２６は、焼成収縮率がセラミ
ックグリーンシート２３の焼成収縮率よりも小さいた
め、焼成によりビアホール導体２６の上端部（パッド２
２）が基板表面より盛り上がった凸形状となる。
まパッドとして用いても、十分な接合信頼性を確保でき
るようにする。 【解決手段】 アルミナグリーンシート２３のパッド用
のビアホール２４にモリブデン、タングステン等の高融
点金属ペーストを充填する。この高融点金属ペースト
は、焼成収縮率がアルミナグリーンシート２３の焼成収
縮率よりも小さいものを使用し、焼成収縮率の調整は金
属粉末の粒径を調整することで行う。上記アルミナグリ
ーンシート２３を他の層のセラミックグリーンシートと
積層して焼成した後、基板表面に露出するビアホール導
体２６の表面にメッキ処理してパッド２２を形成する。
この場合、ビアホール導体２６は、焼成収縮率がセラミ
ックグリーンシート２３の焼成収縮率よりも小さいた
め、焼成によりビアホール導体２６の上端部（パッド２
２）が基板表面より盛り上がった凸形状となる。
Description
【０００１】
【発明の属する技術分野】本発明は、フリップチップを
接続するパッドを改良したフリップチップ用セラミック
多層基板及びその製造方法に関するものである。
接続するパッドを改良したフリップチップ用セラミック
多層基板及びその製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体パッケージの小型化・高密
度実装化や高速化等の要求を満たすために、パッケージ
の形態がワイヤボンディングタイプから、ベアチップを
直接フェースダウン状態で基板に実装するフリップチッ
プタイプへと変化しつつある。一般に、フリップチップ
接合はＣ４（Controlled Collapse Chip Connection ）
とも呼ばれ、チップ下面の電極に半球状の半田バンプを
形成し、これを基板表面のパッドにリフロー半田付けす
る接合法である。このＣ４パッケージは、基板表面のパ
ッドを微小化して単位面積当りのパッド数を多くできる
ため、小型化・高密度実装化に最適なパッケージ形態と
なっており、セラミックパッケージの分野でもＣ４パッ
ケージの需要が増大しつつある。
度実装化や高速化等の要求を満たすために、パッケージ
の形態がワイヤボンディングタイプから、ベアチップを
直接フェースダウン状態で基板に実装するフリップチッ
プタイプへと変化しつつある。一般に、フリップチップ
接合はＣ４（Controlled Collapse Chip Connection ）
とも呼ばれ、チップ下面の電極に半球状の半田バンプを
形成し、これを基板表面のパッドにリフロー半田付けす
る接合法である。このＣ４パッケージは、基板表面のパ
ッドを微小化して単位面積当りのパッド数を多くできる
ため、小型化・高密度実装化に最適なパッケージ形態と
なっており、セラミックパッケージの分野でもＣ４パッ
ケージの需要が増大しつつある。
【０００３】従来の一般的なＣ４セラミックパッケージ
は、基板表面のパッドを形成する部分に、導体ペースト
をパッドの形状に印刷して焼成し、該パッドを基板表層
のセラミック絶縁層を貫通するビアホール導体上に形成
している。
は、基板表面のパッドを形成する部分に、導体ペースト
をパッドの形状に印刷して焼成し、該パッドを基板表層
のセラミック絶縁層を貫通するビアホール導体上に形成
している。
【０００４】
【発明が解決しようとする課題】ところで、Ｃ４セラミ
ックパッケージでは、基板表面に印刷・焼成するパッド
の微小化に伴ない、セラミック基板とパッドとの接合面
積も微小になるため、セラミック基板に対するパッドの
接合強度が低下することが避けられない。このようなパ
ッドの接合強度低下は、フリップチップが接合されたパ
ッドがセラミック基板から剥離しやすくなる原因とな
り、接合信頼性が低下して製品歩留りが低下する原因と
なる。
ックパッケージでは、基板表面に印刷・焼成するパッド
の微小化に伴ない、セラミック基板とパッドとの接合面
積も微小になるため、セラミック基板に対するパッドの
接合強度が低下することが避けられない。このようなパ
ッドの接合強度低下は、フリップチップが接合されたパ
ッドがセラミック基板から剥離しやすくなる原因とな
り、接合信頼性が低下して製品歩留りが低下する原因と
なる。
【０００５】この問題を解決するため、最近では、基板
表面に露出するビアホール導体の上端部をそのままパッ
ドとして用いることが考えられている。
表面に露出するビアホール導体の上端部をそのままパッ
ドとして用いることが考えられている。
【０００６】しかしながら、現状の製造方法では、図１
（ｂ）に示すように、基板表面１０に露出するビアホー
ル導体１１の上端部が基板表面１０よりも窪んだ凹形状
となってしまう。従って、このビアホール導体１１の上
端部をそのままパッド１２として用いると、パッド１２
とフリップチップ下面の半球状半田バンプとの接合が不
完全になりやすく、これが接合信頼性低下や製品歩留り
低下の原因となる。
（ｂ）に示すように、基板表面１０に露出するビアホー
ル導体１１の上端部が基板表面１０よりも窪んだ凹形状
となってしまう。従って、このビアホール導体１１の上
端部をそのままパッド１２として用いると、パッド１２
とフリップチップ下面の半球状半田バンプとの接合が不
完全になりやすく、これが接合信頼性低下や製品歩留り
低下の原因となる。
【０００７】本発明はこのような事情を考慮してなされ
たものであり、従ってその目的は、基板表面に露出する
ビアホール導体をそのままパッドとして用いても、十分
な接合信頼性を確保でき、製品歩留りを向上することが
できるフリップチップ用セラミック多層基板及びその製
造方法を提供することにある。
たものであり、従ってその目的は、基板表面に露出する
ビアホール導体をそのままパッドとして用いても、十分
な接合信頼性を確保でき、製品歩留りを向上することが
できるフリップチップ用セラミック多層基板及びその製
造方法を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明のフリップチップ用セラミック多層基板は、
基板表面に露出するビアホール導体の上端部が該基板表
面より盛り上がり、該ビアホール導体の上端部にメッキ
処理したものをパッドとして用いる（請求項１）。これ
により、パッドとフリップチップ下面の半田バンプとの
接合状態が改善され、接合強度が向上する。
に、本発明のフリップチップ用セラミック多層基板は、
基板表面に露出するビアホール導体の上端部が該基板表
面より盛り上がり、該ビアホール導体の上端部にメッキ
処理したものをパッドとして用いる（請求項１）。これ
により、パッドとフリップチップ下面の半田バンプとの
接合状態が改善され、接合強度が向上する。
【０００９】このようなフリップチップ用セラミック多
層基板を製造する場合には、基板表層のセラミック絶縁
層となるセラミックグリーンシートに、パッドを形成す
る位置にビアホールを穿設し、このビアホールに、前記
セラミックグリーンシートの焼成収縮率よりも焼成収縮
率が小さい導体ペーストを充填し、このセラミックグリ
ーンシートを他の層のセラミックグリーンシートと積層
して焼成した後、基板表面に露出するビアホール導体の
表面にメッキ処理して前記パッドを形成するようにすれ
ば良い（請求項２）。
層基板を製造する場合には、基板表層のセラミック絶縁
層となるセラミックグリーンシートに、パッドを形成す
る位置にビアホールを穿設し、このビアホールに、前記
セラミックグリーンシートの焼成収縮率よりも焼成収縮
率が小さい導体ペーストを充填し、このセラミックグリ
ーンシートを他の層のセラミックグリーンシートと積層
して焼成した後、基板表面に露出するビアホール導体の
表面にメッキ処理して前記パッドを形成するようにすれ
ば良い（請求項２）。
【００１０】つまり、本発明の製造方法は、セラミック
グリーンシートとビアホールの導体ペーストは、いずれ
も焼成の過程で収縮する点に着目し、導体ペーストの焼
成収縮率をセラミックグリーンシートの焼成収縮率より
も小さくすることで、焼成によりビアホール導体の上端
部を基板表面より盛り上がらせることができる。
グリーンシートとビアホールの導体ペーストは、いずれ
も焼成の過程で収縮する点に着目し、導体ペーストの焼
成収縮率をセラミックグリーンシートの焼成収縮率より
も小さくすることで、焼成によりビアホール導体の上端
部を基板表面より盛り上がらせることができる。
【００１１】この場合、導体ペーストの主成分となる導
体粉末の粒径を調整することで、該導体ペーストの焼成
収縮率を調整して、パッドの盛り上がり高さを調整する
ようにしても良い（請求項３）。このようにすれば、導
体粉末の粒径の調整という比較的容易な方法で、パッド
の盛り上がり高さを適正値に調整することが可能とな
る。
体粉末の粒径を調整することで、該導体ペーストの焼成
収縮率を調整して、パッドの盛り上がり高さを調整する
ようにしても良い（請求項３）。このようにすれば、導
体粉末の粒径の調整という比較的容易な方法で、パッド
の盛り上がり高さを適正値に調整することが可能とな
る。
【００１２】
【発明の実施の形態】本発明の一実施形態の製造方法に
より製造されるＣ４パッケージ用のセラミック多層基板
２１は、図２に示すように基板表面に例えば直径２００
μ以下の多数の微小なパッド２２がマトリックス状に配
列されている。各パッド２２は、図１（ａ）に示すよう
に、基板表面から例えば２．５〜１５μｍ程度盛り上が
らせたビアホール導体２６の上端部をそのまま用い、該
ビアホール導体２６の上端部にＮｉ，Ａｕ等のメッキ被
膜２７（厚み：４〜６μｍ）を形成したものである。
より製造されるＣ４パッケージ用のセラミック多層基板
２１は、図２に示すように基板表面に例えば直径２００
μ以下の多数の微小なパッド２２がマトリックス状に配
列されている。各パッド２２は、図１（ａ）に示すよう
に、基板表面から例えば２．５〜１５μｍ程度盛り上が
らせたビアホール導体２６の上端部をそのまま用い、該
ビアホール導体２６の上端部にＮｉ，Ａｕ等のメッキ被
膜２７（厚み：４〜６μｍ）を形成したものである。
【００１３】このセラミック多層基板２１は、複数枚の
アルミナグリーンシートを積層して１５００〜１６００
℃で焼成して一体化したものである。パッド２２を形成
するビアホール導体や内層配線導体は、いずれもモリブ
デン、タングステン等の高融点金属を用い、セラミック
多層基板２１と同時焼成されている。尚、図示はしない
が、基板表面のパッド２２にフリップチップ下面の半田
バンプをリフロー半田付けし、更にそのチップの周辺を
封止してＣ４パッケージが組み立てられる。
アルミナグリーンシートを積層して１５００〜１６００
℃で焼成して一体化したものである。パッド２２を形成
するビアホール導体や内層配線導体は、いずれもモリブ
デン、タングステン等の高融点金属を用い、セラミック
多層基板２１と同時焼成されている。尚、図示はしない
が、基板表面のパッド２２にフリップチップ下面の半田
バンプをリフロー半田付けし、更にそのチップの周辺を
封止してＣ４パッケージが組み立てられる。
【００１４】次に、セラミック多層基板２１の製造方法
を説明する。まず、アルミナのスラリーを用いてドクタ
ーブレード法等によってアルミナグリーンシートを作製
する。このアルミナグリーンシートを、製造するセラミ
ック多層基板２１のサイズに合わせて切断する。更に、
基板表層のセラミック絶縁層となるアルミナグリーンシ
ート２３［図１（ａ）参照］には、パッド２２を形成す
る位置にパッド用のビアホール２４を穿設し、他の層の
アルミナグリーンシートには、内層間の配線パターンを
接続するための内層ビアホールを穿設する。
を説明する。まず、アルミナのスラリーを用いてドクタ
ーブレード法等によってアルミナグリーンシートを作製
する。このアルミナグリーンシートを、製造するセラミ
ック多層基板２１のサイズに合わせて切断する。更に、
基板表層のセラミック絶縁層となるアルミナグリーンシ
ート２３［図１（ａ）参照］には、パッド２２を形成す
る位置にパッド用のビアホール２４を穿設し、他の層の
アルミナグリーンシートには、内層間の配線パターンを
接続するための内層ビアホールを穿設する。
【００１５】この後、基板表層のセラミック絶縁層とな
るアルミナグリーンシート２３のパッド用のビアホール
２４にモリブデン、タングステン等の高融点金属ペース
ト（導体ペースト）をスクリーン印刷により充填する。
このパッド用のビアホール２４に充填する高融点金属ペ
ーストは、高融点金属粉末にバインダ樹脂と有機溶剤と
を混合して混練したものであり、焼成収縮率がアルミナ
グリーンシート２３の焼成収縮率よりも小さいものを使
用する。この高融点金属ペーストの焼成収縮率の調整
は、金属粉末の粒径を調整することで行う。
るアルミナグリーンシート２３のパッド用のビアホール
２４にモリブデン、タングステン等の高融点金属ペース
ト（導体ペースト）をスクリーン印刷により充填する。
このパッド用のビアホール２４に充填する高融点金属ペ
ーストは、高融点金属粉末にバインダ樹脂と有機溶剤と
を混合して混練したものであり、焼成収縮率がアルミナ
グリーンシート２３の焼成収縮率よりも小さいものを使
用する。この高融点金属ペーストの焼成収縮率の調整
は、金属粉末の粒径を調整することで行う。
【００１６】また、他の層のアルミナグリーンシートに
は、内層間の配線パターンを接続するための内層ビアホ
ールに、モリブデン、タングステン等の高融点金属ペー
ストをスクリーン印刷により充填すると共に、各アルミ
ナグリーンシートに高融点金属ペーストで内層配線パタ
ーンをスクリーン印刷する。ここで使用する高融点金属
ペーストは、焼成基板の反り防止の観点から、従来と同
じようにアルミナグリーンシートとの焼成収縮率の差が
小さいものを用いることが好ましい。
は、内層間の配線パターンを接続するための内層ビアホ
ールに、モリブデン、タングステン等の高融点金属ペー
ストをスクリーン印刷により充填すると共に、各アルミ
ナグリーンシートに高融点金属ペーストで内層配線パタ
ーンをスクリーン印刷する。ここで使用する高融点金属
ペーストは、焼成基板の反り防止の観点から、従来と同
じようにアルミナグリーンシートとの焼成収縮率の差が
小さいものを用いることが好ましい。
【００１７】スクリーン印刷工程終了後、各層のアルミ
ナグリーンシートを積層し、熱圧着して生基板を作る。
そして、この生基板を還元性雰囲気中にて１５００〜１
６００℃で焼成し、セラミック多層基板２１とビアホー
ル導体２６と内層配線パターンとを同時焼成する。この
場合、基板表層のパッド用のビアホール導体２６は、焼
成収縮率がセラミックグリーンシート２３の焼成収縮率
よりも小さいため、焼成により図１（ａ）に示すように
ビアホール導体２６の上端部が基板表面より盛り上がっ
た凸形状となる。
ナグリーンシートを積層し、熱圧着して生基板を作る。
そして、この生基板を還元性雰囲気中にて１５００〜１
６００℃で焼成し、セラミック多層基板２１とビアホー
ル導体２６と内層配線パターンとを同時焼成する。この
場合、基板表層のパッド用のビアホール導体２６は、焼
成収縮率がセラミックグリーンシート２３の焼成収縮率
よりも小さいため、焼成により図１（ａ）に示すように
ビアホール導体２６の上端部が基板表面より盛り上がっ
た凸形状となる。
【００１８】この後、基板表面に露出するビアホール導
体２６の上端部にＮｉ、Ａｕ等のメッキ被膜２７を形成
する。これにより、基板表面に露出するビアホール導体
２６の上端部でパッド２２が形成される。
体２６の上端部にＮｉ、Ａｕ等のメッキ被膜２７を形成
する。これにより、基板表面に露出するビアホール導体
２６の上端部でパッド２２が形成される。
【００１９】
【実施例】本発明者は、高融点金属ペーストの金属粉末
の平均粒径の調整による焼成収縮率の調整、延いてはパ
ッド２２の盛り上がり高さ・平坦性について考察する実
験を行ったので、以下、その結果を図３及び図４に基づ
いて説明する。実施例と比較例は、共に高融点金属ペー
ストとしてモリブデン（Ｍｏ）ペーストを使用し、実施
例では、ペーストの主成分となるモリブデン粉末の平均
粒径を２．５μｍとし、比較例では、モリブデン粉末の
平均粒径を１．５μｍとした。このようにモリブデン粉
末の平均粒径を調整することで、図４に示すように、実
施例と比較例との間で焼成収縮率を調整することが可能
となる。
の平均粒径の調整による焼成収縮率の調整、延いてはパ
ッド２２の盛り上がり高さ・平坦性について考察する実
験を行ったので、以下、その結果を図３及び図４に基づ
いて説明する。実施例と比較例は、共に高融点金属ペー
ストとしてモリブデン（Ｍｏ）ペーストを使用し、実施
例では、ペーストの主成分となるモリブデン粉末の平均
粒径を２．５μｍとし、比較例では、モリブデン粉末の
平均粒径を１．５μｍとした。このようにモリブデン粉
末の平均粒径を調整することで、図４に示すように、実
施例と比較例との間で焼成収縮率を調整することが可能
となる。
【００２０】このモリブデンペーストを使用して、前述
した実施形態の製造方法でＣ４パッケージ（パッド径：
０．１０ｍｍ、パッドピッチ：０．３ｍｍ）を作製し、
パッド（メッキ後）の形状プロファイルを表面粗さ計で
測定してパッド２２の盛り上がり高さ・平坦性を評価し
た。実施例（Ｍｏ平均粒径：２．５μｍ）では、パッド
の形成に用いるモリブデンペーストの焼成収縮率がアル
ミナグリーンシートの焼成収縮率よりも小さいため、図
３に示すようにパッドが基板表面から盛り上がる凸形状
となると共に、そのパッドの高さが１０μ前後となり、
しかも、パッドの表面が比較的平坦になった。これによ
り、パッドとフリップチップ下面の半田バンプとの接合
状態が良好となり、パッドの接合強度が向上して接合信
頼性向上、製品歩留り向上の要求が満たされる。
した実施形態の製造方法でＣ４パッケージ（パッド径：
０．１０ｍｍ、パッドピッチ：０．３ｍｍ）を作製し、
パッド（メッキ後）の形状プロファイルを表面粗さ計で
測定してパッド２２の盛り上がり高さ・平坦性を評価し
た。実施例（Ｍｏ平均粒径：２．５μｍ）では、パッド
の形成に用いるモリブデンペーストの焼成収縮率がアル
ミナグリーンシートの焼成収縮率よりも小さいため、図
３に示すようにパッドが基板表面から盛り上がる凸形状
となると共に、そのパッドの高さが１０μ前後となり、
しかも、パッドの表面が比較的平坦になった。これによ
り、パッドとフリップチップ下面の半田バンプとの接合
状態が良好となり、パッドの接合強度が向上して接合信
頼性向上、製品歩留り向上の要求が満たされる。
【００２１】これに対し、比較例（Ｍｏ平均粒径：１．
５μｍ）では、図４に示すように、焼成温度である１５
００〜１６００℃で、モリブデンペーストの焼成収縮率
がアルミナグリーンシートの焼成収縮率よりも大きいた
め、図３に示すように、パッドが基板表面から２μｍ近
くも窪んだ凹形状となる。しかも、パッドの表面に比較
的大きな凹凸ができ、パッドの平坦性が悪くなる。この
ため、パッドとフリップチップ下面の半田バンプとの接
合が不完全になりやすく、これが接合信頼性低下や製品
歩留り低下の原因となる。
５μｍ）では、図４に示すように、焼成温度である１５
００〜１６００℃で、モリブデンペーストの焼成収縮率
がアルミナグリーンシートの焼成収縮率よりも大きいた
め、図３に示すように、パッドが基板表面から２μｍ近
くも窪んだ凹形状となる。しかも、パッドの表面に比較
的大きな凹凸ができ、パッドの平坦性が悪くなる。この
ため、パッドとフリップチップ下面の半田バンプとの接
合が不完全になりやすく、これが接合信頼性低下や製品
歩留り低下の原因となる。
【００２２】以上の実験結果から、Ｍｏ平均粒径を２．
５μｍ前後若しくはそれ以上にすれば、パッドの高さを
１０μ前後にすることができ、一般的なＣ４パッドのス
ペックを十分に満足することができる。
５μｍ前後若しくはそれ以上にすれば、パッドの高さを
１０μ前後にすることができ、一般的なＣ４パッドのス
ペックを十分に満足することができる。
【００２３】尚、上記実施例では、モリブデンペースト
を用いたが、タングステンペーストを用いても、同様の
結果が得られる。
を用いたが、タングステンペーストを用いても、同様の
結果が得られる。
【００２４】その他、本発明は、セラミック絶縁層を形
成するセラミックは、アルミナに限定されず、１０００
℃以下で焼成可能な低温焼成セラミックであっても良
い。低温焼成セラミックの場合は、ビアホール導体を形
成する導体ペーストは、Ａｇ系ペースト等、低融点金属
ペーストを用いれば良い。
成するセラミックは、アルミナに限定されず、１０００
℃以下で焼成可能な低温焼成セラミックであっても良
い。低温焼成セラミックの場合は、ビアホール導体を形
成する導体ペーストは、Ａｇ系ペースト等、低融点金属
ペーストを用いれば良い。
【００２５】
【発明の効果】以上の説明から明らかなように、本発明
のフリップチップ用セラミック多層基板及びその製造方
法によれば、基板表面より盛り上がったビアホール導体
の上端部をパッドとして用いることができるため、パッ
ドとフリップチップ下面の半田バンプとの接合状態を良
好にすることができて、十分な接合信頼性を確保するこ
とができ、製品歩留りを向上させることができる（請求
項１，２）。
のフリップチップ用セラミック多層基板及びその製造方
法によれば、基板表面より盛り上がったビアホール導体
の上端部をパッドとして用いることができるため、パッ
ドとフリップチップ下面の半田バンプとの接合状態を良
好にすることができて、十分な接合信頼性を確保するこ
とができ、製品歩留りを向上させることができる（請求
項１，２）。
【００２６】更に、請求項３では、導体粉末の粒径の調
整という比較的容易な方法で、パッドの盛り上がり高さ
を適正値に調整することができ、生産性・コスト性を損
なわずに済む利点がある。
整という比較的容易な方法で、パッドの盛り上がり高さ
を適正値に調整することができ、生産性・コスト性を損
なわずに済む利点がある。
【図１】（ａ）は本発明の一実施形態のパッド形状を模
式的に示す拡大断面図、（ｂ）は従来のパッドの形状を
模式的に示す拡大断面図
式的に示す拡大断面図、（ｂ）は従来のパッドの形状を
模式的に示す拡大断面図
【図２】セラミック多層基板の斜視図
【図３】実施例と比較例のパッド形状の測定結果を対比
して示す図
して示す図
【図４】焼成収縮率とＭｏ平均粒子との関係を説明する
図
図
２１…セラミック多層基板、２２…パッド、２３…アル
ミナグリーンシート（セラミックグリーンシート）、２
４…ビアホール、２６…ビアホール導体、２７…メッキ
被膜。
ミナグリーンシート（セラミックグリーンシート）、２
４…ビアホール、２６…ビアホール導体、２７…メッキ
被膜。
Claims (3)
- 【請求項１】 基板表面にフリップチップを接続するパ
ッドを有するフリップチップ用セラミック多層基板にお
いて、 基板表面に露出するビアホール導体の上端部が該基板表
面より盛り上がり、該ビアホール導体の上端部にメッキ
処理したものが前記パッドとなっていることを特徴とす
るフリップチップ用セラミック多層基板。 - 【請求項２】 基板表面にフリップチップを接続するパ
ッドを有するフリップチップ用セラミック多層基板を製
造する方法において、 基板表層のセラミック絶縁層となるセラミックグリーン
シートに、前記パッドを形成する位置にビアホールを穿
設し、このビアホールに、前記セラミックグリーンシー
トの焼成収縮率よりも焼成収縮率が小さい導体ペースト
を充填し、 このセラミックグリーンシートを他の層のセラミックグ
リーンシートと積層して焼成した後、基板表面に露出す
るビアホール導体の表面にメッキ処理して前記パッドを
形成することを特徴とするフリップチップ用セラミック
多層基板の製造方法。 - 【請求項３】 前記導体ペーストの主成分となる導体粉
末の粒径を調整することで、該導体ペーストの焼成収縮
率を調整して、前記パッドの盛り上がり高さを調整する
ことを特徴とする請求項２に記載のフリップチップ用セ
ラミック多層基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19736796A JPH1041626A (ja) | 1996-07-26 | 1996-07-26 | フリップチップ用セラミック多層基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19736796A JPH1041626A (ja) | 1996-07-26 | 1996-07-26 | フリップチップ用セラミック多層基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1041626A true JPH1041626A (ja) | 1998-02-13 |
Family
ID=16373324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19736796A Pending JPH1041626A (ja) | 1996-07-26 | 1996-07-26 | フリップチップ用セラミック多層基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1041626A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6224703B1 (en) | 1998-01-08 | 2001-05-01 | Ngk Spark Plug Co., Ltd. | Method of making laminate ceramic substrate with domed pads |
| JP2002124590A (ja) * | 2000-10-13 | 2002-04-26 | Sumitomo Metal Electronics Devices Inc | セラミック回路基板及びその製造方法 |
| KR100495211B1 (ko) * | 2002-11-25 | 2005-06-14 | 삼성전기주식회사 | 세라믹 다층기판 및 그 제조방법 |
| JP2006253199A (ja) * | 2005-03-08 | 2006-09-21 | Sumitomo Metal Electronics Devices Inc | メタライズ組成物とこれを用いて行う配線基板の製造方法 |
| JP2009065116A (ja) * | 2008-05-12 | 2009-03-26 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び配線基板 |
-
1996
- 1996-07-26 JP JP19736796A patent/JPH1041626A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6224703B1 (en) | 1998-01-08 | 2001-05-01 | Ngk Spark Plug Co., Ltd. | Method of making laminate ceramic substrate with domed pads |
| JP2002124590A (ja) * | 2000-10-13 | 2002-04-26 | Sumitomo Metal Electronics Devices Inc | セラミック回路基板及びその製造方法 |
| JP4613410B2 (ja) * | 2000-10-13 | 2011-01-19 | 株式会社村田製作所 | セラミック回路基板の製造方法 |
| KR100495211B1 (ko) * | 2002-11-25 | 2005-06-14 | 삼성전기주식회사 | 세라믹 다층기판 및 그 제조방법 |
| JP2006253199A (ja) * | 2005-03-08 | 2006-09-21 | Sumitomo Metal Electronics Devices Inc | メタライズ組成物とこれを用いて行う配線基板の製造方法 |
| JP2009065116A (ja) * | 2008-05-12 | 2009-03-26 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7358445B1 (en) | Circuit substrate and apparatus including the circuit substrate | |
| US7847197B2 (en) | Multilayer circuit board and manufacturing method thereof | |
| US7488897B2 (en) | Hybrid multilayer substrate and method for manufacturing the same | |
| JP2001257288A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JP2000323516A (ja) | 配線基板の製造方法及び配線基板及び半導体装置 | |
| US11145587B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
| JP4494249B2 (ja) | 半導体装置 | |
| US20200066624A1 (en) | Flip-chip package substrate and method for preparing the same | |
| JP4337129B2 (ja) | セラミック基板の製造方法 | |
| JP2680443B2 (ja) | セラミック配線基板およびその製造方法 | |
| JP5535451B2 (ja) | セラミック配線基板およびその製造方法 | |
| JP2003124380A (ja) | 電子部品内蔵モジュールおよびその製造方法 | |
| JP2006128229A (ja) | 複合多層基板 | |
| JPH1041626A (ja) | フリップチップ用セラミック多層基板及びその製造方法 | |
| US20130176685A1 (en) | Multi-layer ceramic circuit board, method of manufacturing the same, and electric device module using the same | |
| JP4868196B2 (ja) | セラミック多層基板の製造方法 | |
| EP3678196B1 (en) | Substrate for mounting electronic components, electronic device, and electronic module | |
| JPH10256428A (ja) | 半導体パッケージ | |
| JP4613410B2 (ja) | セラミック回路基板の製造方法 | |
| EP0100727B1 (en) | Semiconductor device comprising a ceramic base | |
| JPH1126638A (ja) | フリップチップ実装用セラミックパッケージ | |
| JPH03133136A (ja) | 集積回路用パッケージの製造方法 | |
| JPH09260540A (ja) | 半導体用パッケージ基体の製造方法 | |
| JPH10275878A (ja) | 半導体パッケージ | |
| JPH01289274A (ja) | セラミックパッケージ及びその製造方法 |