JPH03133136A - 集積回路用パッケージの製造方法 - Google Patents
集積回路用パッケージの製造方法Info
- Publication number
- JPH03133136A JPH03133136A JP27255389A JP27255389A JPH03133136A JP H03133136 A JPH03133136 A JP H03133136A JP 27255389 A JP27255389 A JP 27255389A JP 27255389 A JP27255389 A JP 27255389A JP H03133136 A JPH03133136 A JP H03133136A
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- integrated circuit
- bump
- insulating substrate
- motherboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000005498 polishing Methods 0.000 claims description 4
- 238000005219 brazing Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、絶縁基板の表面にバンプを備える集積回路用
パッケージの製造方法に関し、特にバンプの製造方法に
関する。
パッケージの製造方法に関し、特にバンプの製造方法に
関する。
［従来の技術］
絶縁基板の表面に形成された複数のバンプによって、集
積回路、またはマザーボードと電気的な接続を行う集積
回路用パッケージが知られている。
積回路、またはマザーボードと電気的な接続を行う集積
回路用パッケージが知られている。
これらのバンプは、焼結された絶縁基板の表面に形成さ
れる。
れる。
［発明が解決しようとする課題］
絶縁基板は、焼結によって、侃かなから反ることがある
。この反り量が数μｍ発生すると、絶縁基板の表面に形
成された各バンプの頂部を結ぶパン１面も絶縁基板とと
もに、数μｍはど反ってしまう。
。この反り量が数μｍ発生すると、絶縁基板の表面に形
成された各バンプの頂部を結ぶパン１面も絶縁基板とと
もに、数μｍはど反ってしまう。
バンプ面が反ると、パッケージに集積回路を搭載した際
、あるいはパッケージをマザーボードに搭載した際、一
部のバンプが浮き上がって、集積回路、あるいは、マザ
ーボードに形成された電極に接触しなくなる、あるいは
接触性が悪くなる問題点を備えていた。
、あるいはパッケージをマザーボードに搭載した際、一
部のバンプが浮き上がって、集積回路、あるいは、マザ
ーボードに形成された電極に接触しなくなる、あるいは
接触性が悪くなる問題点を備えていた。
本発明の目的は、集積回路の電極、あるいはマザーボー
ドの電極との電気的接続性に優れたバンプを有する集積
回路用パッケージの製造方法の提供にある。
ドの電極との電気的接続性に優れたバンプを有する集積
回路用パッケージの製造方法の提供にある。
［課題を解決するための手段］
上記の目的を達成するために、本発明は次の技術的手段
を採用する。
を採用する。
集積回路用パッケージの製造方法は、次の各二［程の結
合よりなる。
合よりなる。
絶縁基板の表面に、複数のバンプを形成する第１工程、
前記複数のバンプを研磨し、前記複数のバンプの各頂部
を結んだバンブ面を同・−平面とする第２工程。
前記複数のバンプを研磨し、前記複数のバンプの各頂部
を結んだバンブ面を同・−平面とする第２工程。
［作用および発明の効果コ
上記の製造方法によって作られた集積回路用パッケージ
は、絶縁基板の反りに関係なくバンプ面が同一平面に形
成されている。このため、集積回路用パッケージの各バ
ンプは、集積回路の電極、あるいはマザーボードの電極
と、電気的接続が確実に行われる。
は、絶縁基板の反りに関係なくバンプ面が同一平面に形
成されている。このため、集積回路用パッケージの各バ
ンプは、集積回路の電極、あるいはマザーボードの電極
と、電気的接続が確実に行われる。
［実施例］
次に、本発明の集積回路用パッケージの製造方法を、図
に示す一実施例に基づき説明する。
に示す一実施例に基づき説明する。
（実施例の構成）
集積回路用パッケージのバンプの製造方法を、第１図お
よび第２図を用いて説明する。
よび第２図を用いて説明する。
バンプ１は、絶縁基板２の表面に形成される。
この絶縁基板２は、内部に配線基板が８層された多層配
線基板で、各層間の内部配線は、各基板に形成された導
体柱によって電気的に接続される。
線基板で、各層間の内部配線は、各基板に形成された導
体柱によって電気的に接続される。
なお、バンプ１は、導体柱に接続するように、絶縁基板
２１−に設けられ、内部配線と電気的に接続される。
２１−に設けられ、内部配線と電気的に接続される。
絶縁基板２の製造工程を簡単に説明する０例えばアルミ
ナを主原料としてグリーンシートを作成する。このグリ
ーンシートに、貫通孔を設けてＷ、Ｍｏなどのメタライ
ズインクを充填して導体柱を形成するとともに、配線パ
ターンをプリントする。
ナを主原料としてグリーンシートを作成する。このグリ
ーンシートに、貫通孔を設けてＷ、Ｍｏなどのメタライ
ズインクを充填して導体柱を形成するとともに、配線パ
ターンをプリントする。
続いてグリーンシートを積層し、圧着する。次いで、積
層されたグリーンシートを高温焼成して、絶縁基板２が
形成される。
層されたグリーンシートを高温焼成して、絶縁基板２が
形成される。
焼結された絶縁基板２の表面に、複数のバンプ１を形成
する。バンプ１の製造方法の一例として、ろう材搭置法
を示す。
する。バンプ１の製造方法の一例として、ろう材搭置法
を示す。
まず、絶縁基板２の表面に露出する導体柱の端面に、導
体柱の端面の面積よりもやや広い面積のろう材搭直面を
形成する。このろう材措置面は、スパッタリング、蒸着
法、スクリーン印刷など、周知の膜形成法によって形成
された導電性の膜で、必要により表面にメツキを施した
ものである。次いで、形成された各ろう材搭直面の表面
に、小さな玉のろう材（例えば銀ろう）をろう付けし、
球状のバンプ１を形成する０以上の工程によって、第１
図に示すように、絶縁基板２の表面に、複数のバンプ１
を形成することができる（第１工程）。
体柱の端面の面積よりもやや広い面積のろう材搭直面を
形成する。このろう材措置面は、スパッタリング、蒸着
法、スクリーン印刷など、周知の膜形成法によって形成
された導電性の膜で、必要により表面にメツキを施した
ものである。次いで、形成された各ろう材搭直面の表面
に、小さな玉のろう材（例えば銀ろう）をろう付けし、
球状のバンプ１を形成する０以上の工程によって、第１
図に示すように、絶縁基板２の表面に、複数のバンプ１
を形成することができる（第１工程）。
続いて、上記第１工程によって形成された複数のバンプ
１が、集積回路の当接されるマザーボードの面と一致す
るように、つまり複数のバンプ１の各頂部を結んだバン
プ面３が同一平面となるように、研磨する（第２工程）
、具体的には、バンプ１の高さを、第１工程で、約１５
０〜２００μｍはどに設け、バンプ１の形成された面を
、平面の研磨手段で各バンプ１を約１００μｍはどに研
磨し、バンプ１の各頂部を結ぶバンプ面３を同一平面と
する（第２図参照）。
１が、集積回路の当接されるマザーボードの面と一致す
るように、つまり複数のバンプ１の各頂部を結んだバン
プ面３が同一平面となるように、研磨する（第２工程）
、具体的には、バンプ１の高さを、第１工程で、約１５
０〜２００μｍはどに設け、バンプ１の形成された面を
、平面の研磨手段で各バンプ１を約１００μｍはどに研
磨し、バンプ１の各頂部を結ぶバンプ面３を同一平面と
する（第２図参照）。
最後に、各バンプ１の表面に、電解メツキ法によって、
Ｎｉ層、Ａｕ層を形成する。以上によって絶縁基板２に
バンプ１が形成される。なお、ＡＵ層は、バンプ１の酸
化防止、および電気的接続性の向」・、を目的のために
形成されるものである。
Ｎｉ層、Ａｕ層を形成する。以上によって絶縁基板２に
バンプ１が形成される。なお、ＡＵ層は、バンプ１の酸
化防止、および電気的接続性の向」・、を目的のために
形成されるものである。
（実施例の効果）
上記の製造方法によって作られた集積回路用パッケージ
は、絶縁基板２に反りが発生しても、マザーボードに搭
載されるバンプ面３が同一平面に形成されている。この
ため、集積回路用パッケージの各バンプ１は、集積回路
用パッケージをマザーボードに搭載した際、マザーボー
ドの各電極に確実に接続される。つまり、絶縁基板２が
反っていても、絶縁基板２に形成された各バンプーは、
マザーボードの各電極と確実に電気的な接続が行われる
。
は、絶縁基板２に反りが発生しても、マザーボードに搭
載されるバンプ面３が同一平面に形成されている。この
ため、集積回路用パッケージの各バンプ１は、集積回路
用パッケージをマザーボードに搭載した際、マザーボー
ドの各電極に確実に接続される。つまり、絶縁基板２が
反っていても、絶縁基板２に形成された各バンプーは、
マザーボードの各電極と確実に電気的な接続が行われる
。
また、各バンプーは、ろう材搭置法によって形成された
ため、パン１１の先端（マザーボードに搭載される側）
が、球状となる。しかるに、本実施例によって、この球
状のバンプーの先端側が、第２工程の研磨によって、平
らになる。この結果、各バンプーとマザーボードの各電
極との接触面積が増え、電気的な接続性が向上する。
ため、パン１１の先端（マザーボードに搭載される側）
が、球状となる。しかるに、本実施例によって、この球
状のバンプーの先端側が、第２工程の研磨によって、平
らになる。この結果、各バンプーとマザーボードの各電
極との接触面積が増え、電気的な接続性が向上する。
（変形例）
ろう材によって形成されたバンプに本発明を適用した例
を示したが、スクリーン印刷を重ねて形成した積層バン
プに適用したり、あるいはメツキ法によって形成したメ
ツキバンプに適用するなど、他の製造方法によって形成
されたバンプに、本発俸 明を適用しても良い。
を示したが、スクリーン印刷を重ねて形成した積層バン
プに適用したり、あるいはメツキ法によって形成したメ
ツキバンプに適用するなど、他の製造方法によって形成
されたバンプに、本発俸 明を適用しても良い。
マザーボードの電極に接続されるバンプに本発明を適用
したが、集積回路の電極に接続されるバンプに、本発明
を適用しても良い。
したが、集積回路の電極に接続されるバンプに、本発明
を適用しても良い。
第１図および第２図は集積回路用パッケージのバンプの
製造工程を示す説明図である。 図中 １・・・バンプ ２・・・絶縁基板３・・
・バンプ面
製造工程を示す説明図である。 図中 １・・・バンプ ２・・・絶縁基板３・・
・バンプ面
Claims (1)
- 【特許請求の範囲】 １）次の各工程の結合よりなる、集積回路用パッケージ
の製造方法。 絶縁基板の表面に、複数のバンプを形成する第１工程。 前記複数のバンプを研磨し、前記複数のバンプの各頂部
を結んだバンプ面を同一平面とする第２工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1272553A JP2788656B2 (ja) | 1989-10-19 | 1989-10-19 | 集積回路用パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1272553A JP2788656B2 (ja) | 1989-10-19 | 1989-10-19 | 集積回路用パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03133136A true JPH03133136A (ja) | 1991-06-06 |
| JP2788656B2 JP2788656B2 (ja) | 1998-08-20 |
Family
ID=17515509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1272553A Expired - Fee Related JP2788656B2 (ja) | 1989-10-19 | 1989-10-19 | 集積回路用パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2788656B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08298264A (ja) * | 1995-04-27 | 1996-11-12 | Hitachi Ltd | 電子回路装置 |
| US5949141A (en) * | 1995-12-22 | 1999-09-07 | Micron Technology, Inc. | Laminated film/metal structures |
| US5989937A (en) * | 1994-02-04 | 1999-11-23 | Lsi Logic Corporation | Method for compensating for bottom warpage of a BGA integrated circuit |
| US6829149B1 (en) * | 1997-08-18 | 2004-12-07 | International Business Machines Corporation | Placement of sacrificial solder balls underneath the PBGA substrate |
-
1989
- 1989-10-19 JP JP1272553A patent/JP2788656B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5989937A (en) * | 1994-02-04 | 1999-11-23 | Lsi Logic Corporation | Method for compensating for bottom warpage of a BGA integrated circuit |
| US6088914A (en) * | 1994-02-04 | 2000-07-18 | Lsi Logic Corporation | Method for planarizing an array of solder balls |
| JPH08298264A (ja) * | 1995-04-27 | 1996-11-12 | Hitachi Ltd | 電子回路装置 |
| US5949141A (en) * | 1995-12-22 | 1999-09-07 | Micron Technology, Inc. | Laminated film/metal structures |
| US6242103B1 (en) | 1995-12-22 | 2001-06-05 | Micron Technology, Inc. | Method for producing laminated film/metal structures |
| US6829149B1 (en) * | 1997-08-18 | 2004-12-07 | International Business Machines Corporation | Placement of sacrificial solder balls underneath the PBGA substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2788656B2 (ja) | 1998-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7847197B2 (en) | Multilayer circuit board and manufacturing method thereof | |
| US7652213B2 (en) | Internal conductor connection structure and multilayer substrate | |
| US11145587B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
| JP5799973B2 (ja) | セラミック多層配線基板およびこれを備えるモジュール | |
| JP2606110B2 (ja) | 多層基板およびその製造方法 | |
| JP2006140537A (ja) | 配線基板およびその製造方法 | |
| US8541694B2 (en) | Multilayer wiring board | |
| US7009114B2 (en) | Wiring substrate, method of producing the same, and electronic device using the same | |
| JPH03133136A (ja) | 集積回路用パッケージの製造方法 | |
| JP3508905B2 (ja) | 配線基板とその製造方法 | |
| JPH03112191A (ja) | セラミック配線基板およびその製造方法 | |
| JP4013339B2 (ja) | バンプを有する電子部品の製造方法 | |
| KR100956212B1 (ko) | 다층 세라믹 기판의 제조 방법 | |
| JPS6016749B2 (ja) | 集積回路用パツケ−ジ | |
| JP2000323806A (ja) | バンプ付セラミック回路基板及びその製造方法 | |
| JPH1041626A (ja) | フリップチップ用セラミック多層基板及びその製造方法 | |
| JPH0734511B2 (ja) | 多層基板の電子部品実装構造及びその実装方法 | |
| JP3995294B2 (ja) | セラミック積層基板の製造方法 | |
| JP2698517B2 (ja) | バンプ付基板 | |
| JPH0223031B2 (ja) | ||
| JPH11298142A (ja) | 多層セラミック基板の実装構造と実装方法 | |
| JP2728583B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH06851Y2 (ja) | セラミック多層配線基板 | |
| JP2551064B2 (ja) | セラミック多層基板の製造方法 | |
| KR950000517B1 (ko) | 세라믹 팩키지의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |