JP2000323806A - バンプ付セラミック回路基板及びその製造方法 - Google Patents

バンプ付セラミック回路基板及びその製造方法

Info

Publication number
JP2000323806A
JP2000323806A JP13266799A JP13266799A JP2000323806A JP 2000323806 A JP2000323806 A JP 2000323806A JP 13266799 A JP13266799 A JP 13266799A JP 13266799 A JP13266799 A JP 13266799A JP 2000323806 A JP2000323806 A JP 2000323806A
Authority
JP
Japan
Prior art keywords
layer
bumps
bump
circuit board
ceramic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13266799A
Other languages
English (en)
Inventor
Sei Yuhaku
祐伯  聖
Minehiro Itagaki
峰広 板垣
Nobunori Hase
伸啓 長谷
Yoshihiro Bessho
芳宏 別所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP13266799A priority Critical patent/JP2000323806A/ja
Publication of JP2000323806A publication Critical patent/JP2000323806A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 抵抗値が低くかつ機械的強度の高いバンプを
基板表面に備えたバンプ付セラミック回路基板およびそ
の製造方法を提供する。 【解決手段】 セラミック回路基板上のバンプ1は、円
柱状の補強層1bの側面に導電体層1aが、又は円柱状
の導電体層1aの側面に補強層1bが形成された二層構
造である。いずれの構成であっても、導電体層1aのガ
ラス含有量を少なくし、補強層1bにガラス含有量を多
くしたバンプを構成とすることができ、バンプ1の電気
的接続はガラス含有量の少ない導電体層1aが担い、バ
ンプ1の機械的強度はガラス含有量の多い補強層1bが
担うことができるので、バンプ1の低抵抗と高強度との
両立が可能になる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子やマザ
ー基板等に表面実装可能な突起状電極(以下、「バン
プ」という。)を備えたバンプ付セラミック回路基板及
びその製造方法に関するものである。
【0002】
【従来の技術】近年、半導体素子の高集積化とともに、
電極端子の狭ピッチ化、多ピン化が進んでいる。このこ
とにより、バンプを介して半導体素子を回路基板に実装
するフリップチップ実装技術が多く用いられてきてい
る。このようなフリップ実装技術に用いるバンプ形成方
法として、半導体素子の電極端子上に半田またはAuバ
ンプを形成する方法や、回路基板表面に導電性バンプを
形成する方法が知られている。回路基板表面にバンプを
形成する方法として、セラミック回路基板と同時焼結で
バンプを形成する方法が、例えば特開平6−53655
号公報に提案されている。
【0003】以下、従来例に係るバンプ付セラミック回
路基板の製造方法の詳細について図面を参照しながら説
明する。図4(a)は、従来のバンプ付セラミック回路
基板の一例の焼結前における積層体の断面図を示してい
る。
【0004】本図に示したような積層体を形成するため
には、まず基板シート11とバンプ形成シート12に設
けた貫通孔に導電性ペーストを充填し、ビア導体13と
バンプ10とを形成する。導電性ペーストには、主に銀
系のペーストが用いられる。
【0005】次に、基板シート11に回路形成用の配線
パターン14を印刷し、各シートを積層した後、熱圧着
して図4(a)に示したような断面の積層体が得られ
る。次に、この積層体を基板シート11の焼結温度で焼
成する。焼成後にバンプ形成シート12の除去を行な
う。
【0006】バンプ形成シート12は、基板シート11
の焼結温度では焼結しない材料(例えばアルミナ)で構
成されているので、容易に除去できる。このようにし
て、図4(b)に示したような断面のバンプ付セラミッ
ク回路基板が得られる。
【0007】
【発明が解決しようとする課題】しかしながら、前記の
ような従来のバンプ付セラミック回路基板は、以下のよ
うな問題があった。すなわち、バンプ付セラミック回路
基板は、バンプを介して半導体素子やマザー基板の電極
端子と接続されるため、抵抗値が低くかつ高強度のバン
プが要求されるが、従来のバンプ構造でこの双方の要求
に応えることは困難であった。
【0008】以下、その理由を具体的に説明する。図5
は、従来のバンプ断面の概略図を示している。図5
(a)は導電性材料のみで構成されたバンプ構造の断面
図を、図5(b)は導電性材料とガラスとで構成された
バンプ構造の断面図を示している。
【0009】図5(a)のように、バンプ10を導電性
材料15のみで構成した場合は、抵抗値の低いバンプを
得ることができるが、バンプ10の機械的強度が低いた
めに外力が加わると容易に破損してしまう。
【0010】図6(b)のように、導電性材料15にガ
ラス16を加えると、バンプ10の機械的強度を高める
ことができる。しかし、導電性材料15とガラス16と
が混在した状態では、ガラス16を多く加えると導電性
材料15の接続点が少なくなるためにバンプ10の電気
抵抗が高くなり、逆にガラス16の含有量を少なくする
とバンプ10の強度が低くなる。
【0011】すなわち、図5(a)、(b)に示した構
成のいずれの場合であっても、低抵抗と高強度とを両立
させたバンプを得ることは困難であった。また、図5
(b)の構成では、ガラス16の含有量が多いとマザー
基板への実装の際のはんだ濡れ性が悪くなり、バンプ1
0の接続強度が低下する等の問題もあった。
【0012】本発明は、前記のような従来の問題を解決
するものであり、低抵抗かつ高強度度のバンプを形成し
たバンプ付セラミック回路基板及びその製造方法を提供
することを目的とする。
【0013】
【課題を解決するための手段】前記目的を達成するため
に、本発明のバンプ付セラミック回路基板は、円柱状の
第1層の外周側面が第2層で覆われている二層構造のバ
ンプを基板表面に有し、前記二層構造は導電体層と補強
層とで形成されていることを特徴とする。
【0014】前記のようなバンプ付セラミック回路基板
によれば、バンプが二層構造であるので、例えば導電体
層にガラス含有量を少なくし、補強層にガラス含有量を
多くすることができる。このため、バンプの電気的接続
はガラスの少ない導電体層が担い、バンプの機械的強度
はガラスの多い補強層が担うことができるので、バンプ
の低抵抗と高強度との両立が可能となる。
【0015】前記バンプ付セラミック回路基板において
は、前記第1層が補強層で、前記第2層が導電体層であ
ることが好ましい。前記のようなバンプ付セラミック回
路基板によれば、補強層の側面が導電体層で覆われてい
るので、マザー基板に実装する際の半田濡れ性が良くな
り、バンプの接続強度が高くなる。
【0016】また、前記第1層が導電体層で、前記第2
層が補強層であることが好ましい。前記のようなバンプ
付セラミック回路基板によれば、導電体層の側面が補強
層で覆われているので、補強層を例えばガラスとアルミ
ナで構成すれば、マイグレーションを防止できる。この
ため、導電体層を低抵抗のAgで構成することができ、
バンプ間のピッチを狭くすることも可能になる。
【0017】また、前記導電体層及び前記補強層にガラ
スを含有し、前記補強層のガラス含有量が、前記導電体
層のガラス含有量よりも多いことが好ましい。前記のよ
うなバンプ付セラミック回路基板によれば、バンプの電
気的接続はガラスの少ない導電体層が担い、バンプの機
械的強度はガラスの多い補強層が担うことができるの
で、バンプの低抵抗と高強度との両立が可能となる。
【0018】また、前記導電体層は、Ag系の導電性材
料が主成分であることが好ましい。
【0019】また、前記補強層は、アルミナとガラスと
の混合材料が主成分であることが好ましい。
【0020】次に、本発明のバンプ付セラミック回路基
板の製造方法は、バンプを基板表面に有するバンプ付セ
ラミック回路基板の製造方法であって、基板シートに配
線パターンを形成する工程と、バンプ形成シートに貫通
孔を設けた後、前記貫通孔に導電体層用ペーストと補強
層用ペーストとを充填して未焼結のバンプを形成する工
程と、前記配線パターンを形成した基板シートと前記未
焼結のバンプを形成したバンプ形成シートとを熱圧着し
て積層体を形成する工程と、前記積層体を焼結した後、
前記バンプを前記基板シート上に残して前記バンプ形成
シートを除去する工程とを備えたことを特徴とする。
【0021】前記のようなバンプ付セラミック回路基板
の製造方法によれば、同一バンプ内に導電体層と補強層
との二層構造を有すバンプを形成することができる。
【0022】前記バンプ付セラミック回路基板の製造方
法においては、前記未焼結のバンプを形成する工程にお
いて、前記導電体層用ペーストと前記補強層用ペースト
のいずれか一方をバンプ形成シートの貫通孔に充填した
後、もう一方のペーストを前記貫通孔に充填することが
好ましい。
【0023】また、前記未焼結のバンプを形成する工程
において、前記導電体層用ペーストと前記補強層用ペー
ストのいずれか一方をバンプ形成シートの貫通孔に充填
した後、前記充填したペーストの中心部に貫通孔を形成
し、この貫通孔にもう一方のペーストを充填することが
好ましい。前記のようなバンプ付セラミック回路基板の
製造方法によれば、バンプの寸法精度が向上し、バンプ
の抵抗値バラツキを小さくすることができる。
【0024】また、前記導電体層用ペースト及び前記補
強層用ペーストにガラスを含有し、前記補強層用ペース
トのガラス含有量が、前記導体層用ペーストのガラス含
有量よりも多いことが好ましい。
【0025】また、前記導電体層用ペーストは、Ag系
の導電性材料が主成分であることが好ましい。
【0026】また、前記補強層用ペーストは、アルミナ
とガラスとの混合材料が主成分であることが好ましい。
【0027】また、前記基板シートは、1000℃以下
の温度で焼結する低温焼結材料に有機バインダを含むグ
リーンシートであることが好ましい。
【0028】また、前記バンプ形成シートは、アルミナ
に有機バインダを含むグリーンシートであることが好ま
しい。
【0029】
【発明の実施の形態】以下、本発明の一実施形態につい
て、図面を参照しながら説明する。
【0030】(実施の形態1)図1は、本発明の実施形
態1に係るバンプ付セラミック回路基板の断面図を示し
ている。図1(a)、(b)に示したバンプ付セラミッ
ク回路基板は、基板シート2a,2b,2cが積層され、さら
にその上にバンプ1が積層されている。各基板シート2
a,2b,2cには、貫通孔内に形成されたビア導体4と、配
線パターン5とが形成されている。
【0031】バンプ1は、導電体層1aと補強層1bと
の二層構造である。図1(a)に示したバンプ1は、円
柱状の補強層1bの側面に導電体層1aが形成された二
層構造であり、図1(b)に示したバンプ1は、円柱状
の導電体層1aの側面に補強層1b形成された二層構造
である。
【0032】いずれのバンプ構成であっても、導電体層
1aのガラス含有量を少なくし、補強層1bのガラス含
有量を多くした構成とすることができる。このため、バ
ンプ1の電気的接続はガラス含有量の少ない導電体層1
aが担い、バンプ1の機械的強度はガラス含有量の多い
補強層1bが担うことができるので、バンプ1の低抵抗
と高強度との両立が可能になる。
【0033】以下、図1に示したバンプ付セラミック回
路基板の製造方法を、図2に示した工程図を用いて説明
する。まず、積層体を構成する基板シート2a,2b,2cと
バンプ形成シート3aを用意した。基板シート2a,2b,2
cは、1000℃以下の温度で焼結する低温焼結材料に
有機バインダを含むグリーンシートが好ましく、本実施
形態では、ガラスセラミックス(日本電気硝子(株)製
「MLS-1000」)に有機バインダを加えた厚さ0.2mm
のグリーンシートを用いた。バンプ形成シート3aに
は、基板シート2a,2b,2cの焼結温度では焼結しないア
ルミナ(住友化学製「ALM41」)に有機バインダを加え
たグリーンシート(厚さ0.1mm)を用いた。
【0034】図2(a)、(b)、(c)には、基板シ
ート2a,2b,2cにビア導体4及び配線パターン5を形成
した状態を示している。ビア導体4は、基板シート2a,
2b,2cに直径0.2mmの貫通孔を設けた後、銀を主成
分とするビア導体用のペーストを貫通孔に充填して形成
した。配線パターン5は、ビア導体4を形成後、印刷に
より形成した。
【0035】次に、図2(d)に示したように、バンプ
形成シート3aに直径0.2mmの貫通孔6を形成した
後、図2(e)に示したように貫通孔6に導電体層用ペ
ーストを充填し、円筒状の導電体層1aを形成した。導
電体層用ペーストには、銀・パラジュームとガラスとの
混合粉体(95/5重量%)に有機バインダを加えたも
のを用いた。
【0036】ペースト充填は、バンプ形成シート3aの
貫通孔6よりも少し大きめの孔を有するメタルマスク
(直径0.25mm孔径)を用いて、バンプ形成シート
3aに形成した貫通孔6の下側からペーストを吸引しな
がら行なった。この際、ペースト粘度と吸引力とを調整
して、導電体層1aが形成する貫通孔の内径を直径約
0.08mmにした。
【0037】次に、この導電体層1aを充填したバンプ
形成シート3aを乾燥させた後、図2(f)に示したよ
うに、貫通孔6に補強層用ペーストを充填し、補強層1
bを形成した。補強層用ペーストにはアルミナとガラス
との混合粉体(60/40重量%)に有機バインダーを
加えたものを用いた。ペースト充填は、貫通孔6よりも
少し大きめの孔を有するメタルマスク(直径0.10m
m孔径)を用いて、貫通孔6の下側からペーストを吸引
しながら行なった。この際の吸引力は、導電体層1aの
形成時よりも弱めの方がよい。
【0038】次に、図2(g)に示したように、ビア導
体4と配線パターン5とを形成した基板シート2a,2b,2
cと、未焼結のバンプ1を形成したバンプ形成シート3
aと、バンプを形成していないバンプ形成シート3bと
を積層した。この後、80℃、150kPaの条件で熱
圧着した後、900℃の温度で焼成した(図2
(h))。
【0039】この焼成後に、酢酸ブチルで超音波洗浄を
して、バンプ形成シート3a,3bを除去して、図2
(i)に示したような補強層1bの側面に導電体層1a
を備えたバンプ構造を有するバンプ付セラミック回路基
板を完成した。バンプ形成シート3a,3bの構成材料
は、900℃の焼成温度では焼結しないアルミナを用い
ているので容易に除去することができる。
【0040】このようなバンプ1の構造によれば、ガラ
ス含有量の多い補強層1bの側面はガラス含有量の少な
い導電体層1aで覆われているので、マザー基板に実装
する際の半田濡れ性が良くなり、かつバンプの接続強度
が高くなる。
【0041】また、図2(d)〜(f)に示したような
バンプ形成工程において、ペースト充填方法を、導電体
層用ペーストを充填後、補強層用ペーストを充填する方
法とすることによって、図1(b)に示したような導電
体層1aの側面に補強層1bを備えたバンプ構造のセラ
ミック回路基板が得られる。
【0042】このようなバンプ構造によれば、導電体層
1aの側面が補強層1bで覆われているので、補強層1
bをガラスとアルミナとの絶縁体で構成すればマイグレ
ーションの心配がなくなる。そのため、導電体層を低抵
抗のAgで構成することができ、バンプ間のピッチを狭
くすることが可能になる。
【0043】(実施の形態2)実施形態2は、バンプ形
成工程が実施形態1と異なる。基板シートの作製方法は
実施形態1と同様であり、図2(a)〜(c)に示した
ような、ビア導体4と配線パターン5とを設けた複数の
基板シート2a,2b,2cを作製した。
【0044】以下、図3を用いて実施形態2に係るバン
プ形成工程について説明する。まず、図3(a)に示し
たように、バンプ形成シート3cの片面に粘着フィルム
7を貼り付けた後、直径0.2mmの貫通孔6を形成し
た。粘着フィルム7には、厚さ30μmの加工性の良い
樹脂フィルムを用いた。貫通孔6は、パンチングマシン
を用いて粘着フィルム7越しに形成した。
【0045】次に、図3(b)に示したように貫通孔6
に導電体層用ペーストを充填し、円柱状の導電体層1a
を形成した。導電体層用ペーストには、銀とガラスとの
混合粉体(95/5重量%)に有機バインダを加えたも
のを用いた。その後、図3(c)に示したように、バン
プ形成シート3cのもう一方の面に粘着フィルム7aを
貼り付けた。粘着フィルム7aには、厚さ30μmの加
工性の良い樹脂フィルムを用いた。
【0046】次に、図3(d)に示したようにパンチン
グマシンを用いて粘着フィルム7a越しに直径0.1m
mの貫通孔6を形成した後、図3(e)に示したように
貫通孔6に補強層用ペーストを充填した。補強層用ペー
ストにはアルミナとガラスとの混合粉体(60/40重
量%)に有機バインダーを加えたものを用いた。補強層
用ペースト充填後、バンプ形成シート3の両面に貼り付
けた粘着フィルム7,7aを取り除いた。
【0047】次に、図2(g)〜(i)と同様に、ビア
導体4と配線パターン5とを形成した基板シート2a,2
b,2cと、未焼結のバンプ1を形成したバンプ形成シート
3cと、バンプを形成していないバンプ形成シート3b
とを積層し、80℃、150kPaの条件で熱圧着した
後、850℃の温度で焼成した。焼成後に、超音波洗浄
器を用いてバンプ形成シート3cを除去することによ
り、図1(a)に示したような、補強層1bの側面に導
電体層1aを備えたバンプ構造のセラミック回路基板を
得た。
【0048】本実施形態のようなバンプ形成方法では、
導電体層1aを形成後にパンチングマシンを用いて貫通
孔6を形成するので、寸法精度が向上し、バンプの抵抗
値バラツキが小さくなる。
【0049】また、導電体層用ペーストを充填後に、補
強層用ペーストを充填することによって、図1(b)に
示したような導電体層1aの側面に補強層1bを備えた
バンプ構造のセラミック回路基板が得られる。
【0050】
【発明の効果】以上のように、本発明のバンプ付セラミ
ック回路基板によれば、バンプが二層構造であるので、
例えば導電体層にガラス含有量を少なくし、補強層にガ
ラス含有量を多くすることができる。このため、バンプ
の電気的接続はガラスの少ない導電体層が担い、バンプ
の機械的強度はガラスの多い補強層が担うことができる
ので、バンプの低抵抗と高強度との両立が可能となる。
【0051】また、本発明のバンプ付セラミック回路基
板の製造方法によれば、同一バンプ内に導電体層と補強
層の二層構造を有すバンプを形成することができるの
で、低抵抗かつ高強度のバンプを基板表面に備えたバン
プ付セラミック回路基板を得ることできる。
【図面の簡単な説明】
【図1】(a)本発明の補強層の側面に導電体層を備え
た二層構造のバンプ構造を有するセラミック回路基板の
実施形態に係る断面図 (b)本発明の導電体層の側面に補強層を備えた二層構
造のバンプ構造を有するセラミック回路基板の実施形態
に係る断面図
【図2】本発明の実施形態1に係るセラミック回路基板
の製造方法を示す工程図
【図3】本発明の実施形態2に係るセラミック回路基板
のバンプ形成方法を示す工程図
【図4】従来のバンプ付きセラミック回路基板に係る焼
結前積層体の一例を示す断面図
【図5】従来のバンプ構造の一例の断面図
【符号の説明】
1 バンプ 1a 導電体層 1b 補強層 2a,2b,2c 基板シート 3,3a,3b,3c バンプ形成シート 4 ビア 5 配線パターン 6 貫通孔 7,7a 粘着フィルム
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長谷 伸啓 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 別所 芳宏 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 4E351 AA07 AA13 BB01 BB31 BB36 BB38 BB49 CC12 CC22 DD05 DD20 DD52 DD56 EE10 EE11 GG02 GG09 5E319 AA03 AA06 AB05 AC04 BB02 BB08 CC33 CD01 CD29 GG01 GG15 GG20

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 円柱状の第1層の外周側面が第2層で覆
    われている二層構造のバンプを基板表面に有し、前記二
    層構造は導電体層と補強層とで形成されていることを特
    徴とするバンプ付セラミック回路基板。
  2. 【請求項2】 前記第1層が補強層で、前記第2層が導
    電体層である請求項1に記載のバンプ付セラミック回路
    基板。
  3. 【請求項3】 前記第1層が導電体層で、前記第2層が
    補強層である請求項1に記載のバンプ付セラミック回路
    基板。
  4. 【請求項4】 前記導電体層及び前記補強層にガラスを
    含有し、前記補強層のガラス含有量が、前記導電体層の
    ガラス含有量よりも多い請求項1から3のいずれかに記
    載のバンプ付セラミック回路基板。
  5. 【請求項5】 前記導電体層は、Ag系の導電性材料が
    主成分である請求項1から4のいずれかに記載のバンプ
    付セラミック回路基板。
  6. 【請求項6】 前記補強層は、アルミナとガラスとの混
    合材料が主成分である請求項1から5のいずれかに記載
    のバンプ付セラミック回路基板。
  7. 【請求項7】 バンプを基板表面に有するバンプ付セラ
    ミック回路基板の製造方法であって、基板シートに配線
    パターンを形成する工程と、バンプ形成シートに貫通孔
    を設けた後、前記貫通孔に導電体層用ペーストと補強層
    用ペーストとを充填して未焼結のバンプを形成する工程
    と、前記配線パターンを形成した基板シートと前記未焼
    結のバンプを形成したバンプ形成シートとを熱圧着して
    積層体を形成する工程と、前記積層体を焼結した後、前
    記バンプを前記基板シート上に残して前記バンプ形成シ
    ートを除去する工程とを備えたことを特徴とするバンプ
    付セラミック回路基板の製造方法。
  8. 【請求項8】 前記未焼結のバンプを形成する工程にお
    いて、前記導電体層用ペーストと前記補強層用ペースト
    のいずれか一方をバンプ形成シートの貫通孔に充填した
    後、もう一方のペーストを前記貫通孔に充填する請求項
    7に記載のバンプ付セラミック回路基板の製造方法。
  9. 【請求項9】 前記未焼結のバンプを形成する工程にお
    いて、前記導電体層用ペーストと前記補強層用ペースト
    のいずれか一方をバンプ形成シートの貫通孔に充填した
    後、前記充填したペーストの中心部に貫通孔を形成し、
    この貫通孔にもう一方のペーストを充填する請求項7に
    記載のバンプ付セラミック回路基板の製造方法。
  10. 【請求項10】 前記導電体層用ペースト及び前記補強
    層用ペーストにガラスを含有し、前記補強層用ペースト
    のガラス含有量が、前記導体層用ペーストのガラス含有
    量よりも多い請求項7から9のいずれかに記載のバンプ
    付セラミック回路基板の製造方法。
  11. 【請求項11】 前記導電体層用ペーストは、Ag系の
    導電性材料が主成分である請求項7から10のいずれか
    に記載のバンプ付セラミック回路基板の製造方法。
  12. 【請求項12】 前記補強層用ペーストは、アルミナと
    ガラスとの混合材料が主成分である請求項7から11の
    いずれかに記載のバンプ付セラミック回路基板の製造方
    法。
  13. 【請求項13】 前記基板シートは、1000℃以下の
    温度で焼結する低温焼結材料に有機バインダを含むグリ
    ーンシートである請求項7から12のいずれかに記載の
    バンプ付セラミック回路基板の製造方法。
  14. 【請求項14】 前記バンプ形成シートは、アルミナに
    有機バインダを含むグリーンシートである請求項7から
    13のいずれかに記載のバンプ付セラミック回路基板の
    製造方法。
JP13266799A 1999-05-13 1999-05-13 バンプ付セラミック回路基板及びその製造方法 Pending JP2000323806A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13266799A JP2000323806A (ja) 1999-05-13 1999-05-13 バンプ付セラミック回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13266799A JP2000323806A (ja) 1999-05-13 1999-05-13 バンプ付セラミック回路基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000323806A true JP2000323806A (ja) 2000-11-24

Family

ID=15086689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13266799A Pending JP2000323806A (ja) 1999-05-13 1999-05-13 バンプ付セラミック回路基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2000323806A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067427A (ja) * 2006-10-13 2007-03-15 Tdk Corp 電子部品の構成に用いられるシート
US7378049B2 (en) 2003-12-08 2008-05-27 Matsushita Electric Industrial Co., Ltd. Method for producing ceramic substrate and electronic component module using ceramic substrate
EP2194576A1 (en) * 2007-09-18 2010-06-09 Olympus Corporation Laminated mounting structure and method for manufacturing laminated mounting structure
JP2011133456A (ja) * 2009-12-22 2011-07-07 Samsung Electro-Mechanics Co Ltd 柱状導電体を用いて形成した多層セラミック基板とプローブ基板、及びその製造方法
US9204541B2 (en) 2011-02-15 2015-12-01 Murata Manufacturing Co., Ltd. Multilayer circuit board and method for manufacturing the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7378049B2 (en) 2003-12-08 2008-05-27 Matsushita Electric Industrial Co., Ltd. Method for producing ceramic substrate and electronic component module using ceramic substrate
JP2007067427A (ja) * 2006-10-13 2007-03-15 Tdk Corp 電子部品の構成に用いられるシート
JP4618442B2 (ja) * 2006-10-13 2011-01-26 Tdk株式会社 電子部品の構成に用いられるシートの製造方法
EP2194576A1 (en) * 2007-09-18 2010-06-09 Olympus Corporation Laminated mounting structure and method for manufacturing laminated mounting structure
EP2194576B1 (en) * 2007-09-18 2017-12-06 Olympus Corporation Method for manufacturing a stacked mounting structure
US10244639B2 (en) 2007-09-18 2019-03-26 Olympus Corporation Method of manufacturing stacked mounting structure
JP2011133456A (ja) * 2009-12-22 2011-07-07 Samsung Electro-Mechanics Co Ltd 柱状導電体を用いて形成した多層セラミック基板とプローブ基板、及びその製造方法
US9204541B2 (en) 2011-02-15 2015-12-01 Murata Manufacturing Co., Ltd. Multilayer circuit board and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP4597585B2 (ja) 積層電子部品及びその製造方法
US8541694B2 (en) Multilayer wiring board
WO2018042846A1 (ja) 電子デバイス及び多層セラミック基板
JP4463045B2 (ja) セラミック電子部品及びコンデンサ
JP2680443B2 (ja) セラミック配線基板およびその製造方法
JP2007053328A (ja) チップ型電子部品内蔵型多層基板及びその製造方法
JP2006510233A (ja) 低インダクタンス埋め込みキャパシタを有するプリント配線板およびその製造方法
JP2004247334A (ja) 積層型セラミック電子部品およびその製造方法ならびにセラミックグリーンシート積層構造物
JP2000323806A (ja) バンプ付セラミック回路基板及びその製造方法
JP2007049099A (ja) セラミック電子部品およびその製造方法
JP4038602B2 (ja) 導電性ペースト及びセラミック多層基板
JP2000277916A (ja) 基板および分割基板
JP2005268672A (ja) 基板
JP2006100422A (ja) 積層コンデンサ及びその製造方法
JP2006032747A (ja) 積層電子部品及びその製造方法
JP2788656B2 (ja) 集積回路用パッケージの製造方法
JPH0155594B2 (ja)
JP2001143527A (ja) 導電ペースト及びそれを用いたセラミック配線基板
JP4044552B2 (ja) セラミック基板の製造方法及びセラミック基板を用いた電子部品モジュール
JP2004165343A (ja) 積層型セラミック電子部品およびその製造方法
JP2009147160A (ja) 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品
JPH11345734A (ja) 積層セラミックコンデンサ
JP2006032442A (ja) 多層基板及びその製造方法
JP2002141646A (ja) 回路基板
JP2003037010A (ja) チップ積層型電子部品およびその製造方法