JP2007049099A - セラミック電子部品およびその製造方法 - Google Patents

セラミック電子部品およびその製造方法 Download PDF

Info

Publication number
JP2007049099A
JP2007049099A JP2005234876A JP2005234876A JP2007049099A JP 2007049099 A JP2007049099 A JP 2007049099A JP 2005234876 A JP2005234876 A JP 2005234876A JP 2005234876 A JP2005234876 A JP 2005234876A JP 2007049099 A JP2007049099 A JP 2007049099A
Authority
JP
Japan
Prior art keywords
main surface
ceramic
thick film
case
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005234876A
Other languages
English (en)
Other versions
JP4581903B2 (ja
Inventor
Yuuki Ito
優輝 伊藤
Osamu Chikagawa
修 近川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2005234876A priority Critical patent/JP4581903B2/ja
Publication of JP2007049099A publication Critical patent/JP2007049099A/ja
Application granted granted Critical
Publication of JP4581903B2 publication Critical patent/JP4581903B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H01L2924/165—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H01L2924/1659—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】表面実装部品を覆うカバーを備えるとともに、セラミック基板のマザーボードへの実装面から突出した位置に外部電極を備え、実装面とマザーボードとの間に隙間を確保した状態で実装することが可能なセラミック電子部品およびその製造方法を提供する。
【解決手段】セラミック基板１の第１主面Ｆ１には、第１表面実装部品１４（１４ａ，１４ｂ）が搭載され、かつ、第１表面実装部品１４（１４ａ，１４ｂ）を覆うケース１８が設けられ、第２主面Ｆ２には外部電極５が設けられたセラミック電子部品Ａにおいて、第１主面Ｆ１にケース１８を固定するための段部３０を設け、第２主面Ｆ２に凸部４０を設け、かつ、凸部４０上に外部電極５を設ける。
また、段部３０の底面部分３１および側壁部分３２の少なくとも一方に、ケース固定用電極３３を設ける。
また、第２主面Ｆ２に、第２表面実装部品１５（１５ａ，１５ｂ）を搭載する。
【選択図】図１

Description

本願発明は、セラミック電子部品およびその製造方法に関し、詳しくは、セラミック基板の一方側の主面に表面実装部品が搭載され、該表面実装部品がケースによりカバーされているとともに、他方側の主面にマザーボードヘの接続用の外部電極を備えた構造を有するセラミック電子部品およびその製造方法に関する。
従来の電子部品の一つに、図１３に示すように、積層構造体５１に形成したキャビティ５２内にチップ部品５３を搭載し、キャビティ５２が形成されていない方の主面（外表面）にチップ部品５４を実装し、積層構造体５１の上面側をケース５５で覆った構造を有する積層型電子部品がある（特許文献１）。
しかし、この積層型電子部品の場合、キャビティ５２は底面部分５２ａと、その周囲の側壁部分５２ｂから構成されているが、チップ部品が搭載される底面部分５２ａの面積は、周囲の側壁部分５２ｂによって制限され、実装領域が狭くなるため、大型のチップ部品を実装したり、多数個のチップ部品を高密度実装したりすることは困難であるのが実情である。
また、表面実装型のセラミック基板（セラミック電子部品）は、通常、下面側に形成された外部電極を、マザーボードに形成された接続用ランドに、はんだを介して接合固定することにより行われる。しかしながら、外部電極の厚みが薄い場合、実装後にマザーボードの変形を伴うような振動や、撓みが生じると、セラミック基板の下面とマザーボードとが当接し、セラミック基板に応力が加わって破損（クラックや割れなど）が生じたり、外部電極と接続用ランドの接合部に応力が加わって、マザーボードからセラミック基板が脱落したりするおそれがある。また、外部電極の厚みが薄い場合、実装時に用いるはんだが隙間に回り込んで電極間が短絡するおそれがある。
そのため、セラミック基板（セラミック電子部品）の構造によっては、その下面とマザーボードとの間にある程度の隙間を確保することが望ましい場合がある。
その方法の１つにセラミック基板（セラミック電子部品）の下面に、セラミック基板の下面から突出した突起電極（スタッド電極）を形成して、セラミック基板（セラミック電子部品）の下面とマザーボードとの間にある程度の隙間を確保する方法が知られている。
そして、突起電極を形成する方法として、図１４に示すような方法が提案されている（特許文献２）。
図１４は、突起電極を備えたセラミック基板の製造工程を示す図である。
(１)この方法においては、まず、基板形成用グリーンシート６１にビアホール６１ａを形成した後、ビアホール６１ａに導電ペースト６３を充填するとともに、配線パターン７０の印刷を行う。
(２)また、基板形成用グリーンシート６１の焼結温度では焼結しない材料を用いて突起電極形成層用グリーンシート６２を形成する。
(３)そして、この突起電極形成層用グリーンシート６２に突起電極形成用の孔６２ａを形成し、孔６２ａに導電ペースト６３を充填する。
(４)それから、基板形成用グリーンシート６１および突起電極形成層用グリーンシート６２とを突起電極形成層用グリーンシート６２が最外層となるように、所定の枚数積み重ね、熱圧着してグリーンシート積層体６４を形成する。
(５)次に、得られたグリーンシート積層体６４を、基板形成用グリーンシート６１は焼結するが、突起電極形成層用グリーンシート６２は焼結しない温度で焼成する。
(６)その後、焼成後の積層体を溶剤中で超音波洗浄し、焼結していない突起電極形成層用グリーンシート６２を除去することにより、突起電極６５を備えたセラミック基板６６を得ることができる。
そして、この方法によれば、突起電極を備えたセラミック基板を効率よく製造することができるとされている。
しかしながら、この方法の場合、突起電極形成層用グリーンシートに形成する突起電極形成用の孔の径が小さい場合、導電ペーストの充填は良好であるが、突起電極の径も小さくなって強度が低下し、場合によっては突起電極形成層用グリーンシートを除去する際に突起電極が破損するという問題点がある。
また、突起電極形成用の孔の径が大きい場合や、孔の配設ピッチが狭い場合には導電ペーストの充填不良による高さや形状のばらつきが発生し、加工精度の高い基板を得ることが困難であるという問題点がある。
特開２００４−１０３６０８号公報 特許第３３８７１８９号公報
本願発明は、上記課題を解決するものであり、表面実装部品を覆うカバーを備えるとともに、セラミック基板のマザーボードへの実装面から突出した位置に外部電極を備え、実装面とマザーボードとの間に隙間を確保した状態で実装することが可能なセラミック電子部品およびその製造方法を提供することを目的とする。
上記課題を解決するために、本願発明（請求項１）のセラミック電子部品は、
第１主面および第２主面を有するセラミック基板を素体とし、前記第１主面には、第１表面実装部品が搭載されているとともに、前記第１表面実装部品を覆うケースが設けられており、前記第２主面には、マザーボードヘの接続用の外部電極を有するセラミック電子部品であって、
前記第１主面には、前記ケースを前記セラミック基板に固定するための段部が形成されており、
前記第２主面には、前記段部に対向する位置に凸部が形成され、かつ、前記凸部上に前記外部電極が形成されていること
を特徴としている。
また、請求項２のセラミック電子部品は、請求項１の発明の構成において、 前記第１主面の前記段部が、底面部分と側壁部分とを備え、前記底面部分および前記側壁部分の少なくとも一方に、ケース固定用電極が設けられており、前記ケースの脚部が、前記ケース固定用電極に接合材を介して接合されていることを特徴としている。
また、請求項３のセラミック電子部品は、請求項１または２の発明の構成において、前記第２主面の前記凸部以外の領域に、第２表面実装部品が搭載されていることを特徴としている。
また、請求項４のセラミック電子部品は、請求項１〜３のいずれかの発明の構成において、前記セラミック基板は、複数のセラミック層を積層してなるセラミック多層基板であることを特徴としている。
また、本願発明（請求項５）のセラミック電子部品の製造方法は、
第１主面および第２主面を有するセラミック基板を素体とし、前記第１主面には、第１表面実装部品が搭載されているとともに、前記第１表面実装部品を覆うケースが設けられており、前記第２主面には、マザーボードヘの接続用の外部電極を有するセラミック電子部品の製造方法であって、
(ａ)焼成後に前記セラミック基板となる未焼成セラミック体の第２主面の所定の位置に、焼成後に前記外部電極となる厚膜電極を印刷して、厚膜電極付き未焼成セラミック体を形成する工程と、
(ｂ)前記厚膜電極付き未焼成セラミック体の、第１主面および第２主面の少なくとも一方側にプレス用型を配設し、プレスすることにより、前記厚膜電極付き未焼成セラミック体の前記第１主面に段部が形成されるとともに、前記厚膜電極付き未焼成セラミック体の前記第２主面には、前記段部に対向する位置に凸部が形成され、かつ、前記凸部上に前記厚膜電極が位置するように、前記厚膜電極付き未焼成セラミック体を変形させる工程と、
(ｃ)前記厚膜電極付き未焼成セラミック体を焼成して、前記厚膜電極付き未焼成セラミック体の前記第１主面に、前記ケースを前記セラミック基板に固定するための段部を備え、前記第２主面には、前記段部に対向する位置に凸部を備え、かつ、前記凸部上に前記外部電極を備えたセラミック基板を得る工程と、
(ｄ)前記素体である前記セラミック基板の前記第１主面に、第１表面実装部品を搭載する工程と、
(ｅ)前記セラミック基板の前記第１主面側に、前記第１表面実装部品を覆うケースを配設し、前記ケースを前記段部に固定する工程と
を具備することを特徴としている。
また、請求項６のセラミック電子部品の製造方法は、請求項５の発明の構成において、前記(ａ)の工程で、焼成後に前記セラミック基板となる未焼成セラミック体の第２主面の所定の位置に、焼成後に前記外部電極となる厚膜電極を印刷するとともに、未焼成セラミック体の第１主面の所定の位置に前記ケースを固定するためのケース固定用電極となる厚膜電極を印刷して、厚膜電極付き未焼成セラミック体を形成し、
前記(ｂ)の工程で、前記厚膜電極付き未焼成セラミック体の、第１主面および第２主面の少なくとも一方側にプレス用型を配設し、プレスすることにより、前記厚膜電極付き未焼成セラミック体の前記第１主面に前記段部が形成され、かつ、前記段部の前記底面部分および前記側壁部分の少なくとも一方に前記厚膜電極が位置するとともに、前記第２主面に前記凸部が形成され、かつ、前記凸部上に前記厚膜電極が位置するように、前記厚膜電極付き未焼成セラミック体を変形させること
を特徴としている。
また、請求項７のセラミック電子部品の製造方法は、請求項５または６の発明の構成において、前記厚膜電極付き未焼成セラミック体の表面に、前記未焼成セラミック体が焼結する温度では実質的に焼結しない材料を用いて形成した補助層が配設された状態で、前記厚膜電極付き未焼成セラミック体を変形させる工程を実施することを特徴としている。
また、請求項８のセラミック電子部品の製造方法は、請求項５〜７のいずれかの発明の構成において、前記プレス用型が、前記未焼成セラミック体が焼結する温度では実質的に焼結しない材料を用いて形成したものであることを特徴としている。
本願発明（請求項１）のセラミック電子部品は、第１主面および第２主面を有するセラミック基板を素体とし、第１主面には、第１表面実装部品が搭載されているとともに、第１表面実装部品を覆うケースが設けられており、第２主面には、マザーボードヘの接続用の外部電極を有するセラミック電子部品において、 第１主面には、ケースをセラミック基板に固定するための段部が形成され、第２主面には、段部に対向する位置に凸部が形成され、かつ、凸部上に外部電極が形成されているので、セラミック基板の、マザーボードへの実装面から突出した位置に外部電極を備え、実装面とマザーボードとの間に隙間を確保することが可能で、かつ、第１表面実装部品を覆うケースを備えた、信頼性の高いセラミック電子部品を得ることが可能になる。
また、請求項２のセラミック電子部品のように、請求項１の発明の構成において、第１主面の段部が、底面部分と側壁部分とを備え、底面部分および側壁部分の少なくとも一方に、ケース固定用電極が設けられており、ケースの脚部が、ケース固定用電極に接合材を介して接合されているような構成とした場合、段部の底面部分および側壁部分の少なくとも一方に設けられたケース固定用電極にケースの脚部を、接合材を介して接続することにより、ケースをセラミック基板に確実に固定することが可能になり、高密度実装に対応することが可能で、ケースの取り付け信頼性の高いセラミック電子部品を提供することが可能になる。
なお、第１主面の、ケースをセラミック基板に固定するための段部をセラミック基板の端縁部に形成することにより、セラミック基板の第１主面の表面実装部品を搭載することが可能な領域（セラミック基板の第１主面の中央領域）を大きくとることが可能になり、高密度実装が可能になる。
また、請求項３のセラミック電子部品のように、請求項１または２の発明の構成において、第２主面の凸部以外の領域に、第２表面実装部品を搭載するようにした場合、さらに高密度実装性に優れたセラミック電子部品を提供することが可能になる。
また、請求項４のセラミック電子部品のように、請求項１〜３のいずれかの発明の構成において、セラミック基板を、複数のセラミック層を積層してなるセラミック多層基板とすることにより、例えば、内部に、セラミック層の層間を接続するための層間接続導体パターンやセラミック層間に設けられた面内導体パターンが配設された構成とすることが可能になり、内部にコンデンサやインダクタ、配線回路などを備えた、小型、高密度のセラミック基板を得ることが可能になる。
また、本願発明（請求項５）のセラミック電子部品の製造方法は、第１主面および第２主面を有するセラミック基板を素体とし、第１主面には、第１表面実装部品が搭載されているとともに、第１表面実装部品を覆うケースが設けられており、第２主面には、マザーボードヘの接続用の外部電極を有するセラミック電子部品の製造方法であって、(ａ)焼成後にセラミック基板となる未焼成セラミック体の第２主面の所定の位置に、焼成後に外部電極となる厚膜電極を印刷して、厚膜電極付き未焼成セラミック体を形成する工程と、(ｂ)厚膜電極付き未焼成セラミック体の、第１主面および第２主面の少なくとも一方側にプレス用型を配設し、プレスすることにより、厚膜電極付き未焼成セラミック体の第１主面に段部が形成されるとともに、厚膜電極付き未焼成セラミック体の第２主面には、段部に対向する位置に凸部が形成され、かつ、凸部上に厚膜電極が位置するように、厚膜電極付き未焼成セラミック体を変形させる工程と、(ｃ)厚膜電極付き未焼成セラミック体を焼成して、厚膜電極付き未焼成セラミック体の第１主面に、ケースをセラミック基板に固定するための段部を備え、第２主面には、段部に対向する位置に凸部を備え、かつ、凸部上に外部電極を備えたセラミック基板を得る工程と、(ｄ)素体であるセラミック基板の第１主面に、第１表面実装部品を搭載する工程と、(ｅ)セラミック基板の第１主面側に、第１表面実装部品を覆うケースを配設し、ケースを前記段部に固定する工程とを備えているので、第１主面には、ケースをセラミック基板に固定するための段部が形成され、第２主面には、第１主面の段部に対向する位置に凸部が形成され、かつ、凸部上に外部電極が形成されたセラミック電子部品（すなわち、セラミック基板の、マザーボードへの実装面から突出した位置に外部電極を備え、実装面とマザーボードとの間に隙間を確保することが可能なセラミック電子部品）を効率よく製造することが可能になる。
また、請求項６のセラミック電子部品の製造方法は、請求項５の発明の構成において、(ａ)の工程で、焼成後にセラミック基板となる未焼成セラミック体の第２主面の所定の位置に、焼成後に外部電極となる厚膜電極を印刷するとともに、未焼成セラミック体の第１主面の所定の位置にケースを固定するためのケース固定用電極となる厚膜電極を印刷して、厚膜電極付き未焼成セラミック体を形成し、 (ｂ)の工程で、厚膜電極付き未焼成セラミック体の、第１主面および第２主面の少なくとも一方側にプレス用型を配設し、プレスすることにより、厚膜電極付き未焼成セラミック体の第１主面に段部が形成され、かつ、段部の底面部分および側壁部分の少なくとも一方に厚膜電極が位置するとともに、第２主面には、凸部が形成され、かつ、凸部上に厚膜電極が位置するように、厚膜電極付き未焼成セラミック体を変形させるようにした場合、例えば、第１主面の段部がセラミック基板の端縁部に形成され、かつ、第１主面の段部は底面部分と側壁部分とを備え、底面部分および側壁部分の少なくとも一方に、ケース固定用電極が設けられており、ケースの脚部が、ケース固定用電極に接合材を介して接合された構造を有し、かつ、段部の底面部分および側壁部分の少なくとも一方に設けられたケース固定用電極にケースの脚部を接続して、ケースをセラミック基板に確実に固定することが可能なケースの取り付け信頼性の高いセラミック電子部品を効率よく製造することが可能になる。
なお、第１主面の、ケースをセラミック基板に固定するための段部がセラミック基板の端縁部に形成されるようにすることにより、セラミック基板の第１主面の表面実装部品を搭載することが可能な領域を大きくとることが可能になり、高密度実装が可能になる。
また、請求項７のセラミック電子部品の製造方法のように、請求項５または６の発明の構成において、厚膜電極付き未焼成セラミック体の表面に、前記未焼成セラミック体が焼結する温度では実質的に焼結しない材料を用いて形成した補助層が配設された状態で、前記厚膜電極付き未焼成セラミック体を変形させる工程を実施するようにした場合、厚膜電極付き未焼成セラミック体が、補助層を備えた状態で所定の形状に成形（変形）されるため、厚膜電極付き未焼成セラミック体や、その内部に配設された内部電極パターンなどに折損や破断が発生することを抑制しつつ、第１主面に段部が形成され、第２主面の、段部に対向する位置に凸部が形成された構造を有するセラミック基板を確実に製造することが可能になる。
なお、補助層が配設された状態で、厚膜電極付き未焼成セラミック体を変形させる場合、補助層を介してプレス用型を厚膜電極付き未焼成セラミック体に押し付けるようにしてもよく、また、厚膜電極付き未焼成セラミック体に直接にプレス用型を押し当てるように構成することも可能である。
また、補助層が配設された状態で厚膜電極付き未焼成セラミック体を変形させた後、補助層が配設されたまま補助層付きの未焼成セラミック体を、未焼成セラミック体が焼結し、補助層が実質的に焼結しない温度で焼成するようにしているので、補助層の、セラミック体の焼結時の収縮や変形を抑制する力（拘束力）により、焼成工程でセラミック体に収縮や変形が生じることを抑制、防止して、形状精度の高いセラミック基板を得ることが可能になる。
なお、未焼成セラミック体の表面に補助層が配設されているので、曲げ加工時に補助層付き未焼成セラミック体の補助層に表面割れが発生した場合にも、未焼成セラミック体には影響がなく、所望の特性を備えたセラミック基板を得ることが可能になる。
また、請求項８のセラミック電子部品の製造方法のように、請求項５〜７のいずれかの発明の構成において、プレス用型として、未焼成セラミック体が焼結する温度では実質的に焼結しない材料を用いて形成したものを用いることにより、プレス後に、プレス用型が付いた状態で厚膜電極付き未焼成セラミック体を焼成することが可能になり、プレス工程後においても形状安定性を向上させることが可能になる。なお、未焼成セラミック体が焼結する温度では実質的に焼結しない材料としては種々の材料を用いることが可能であり、上記補助層と同じ材料を用いることも可能である。なお、上記補助層と同じ材料を用いることにより、特にプレス用型を形成するための材料を別に用意することが不要になり、製造コストの低減を図ることが可能になる。
また、プレス用型は補助層用グリーンシートを打ち抜く方法などにより、容易に形成することが可能である。
以下に本願発明の実施例を示して、本願発明の特徴とするところをさらに詳しく説明する。
図１は本願発明の一実施例（実施例１）にかかるセラミック電子部品（モジュール基板）をマザーボードに搭載した状態を示す断面図、図２はセラミック電子部品の構成を模式的に示す分解斜視図である。
この実施例１のセラミック電子部品（モジュール基板）Ａは、第１主面Ｆ１および第２主面Ｆ２を有し、内部にインダクタやコンデンサなどを構成する内部電極や層間接続用のビアホール導体など（図示せず）が配設されたセラミック基板１を素体とし、第１主面Ｆ１には、第１表面実装部品１４（半導体素子１４ａ，チップ部品１４ｂ）が搭載されているとともに、第１表面実装部品１４（半導体素子１４ａ，チップ部品１４ｂ）を覆うケース１８が設けられており、第２主面Ｆ２の中央領域には第２表面実装部品１５（半導体素子１５ａ，チップ部品１５ｂ）が配設されている。
そして、セラミック基板１の第１主面Ｆ１の端縁部には、ケース１８をセラミック基板１に固定するための複数の段部３０が形成されており、段部３０の底面部分３１と側壁部分３２には、ケース１８を固定するためのケース固定用電極３３が設けられており、ケース１８の脚部１９が、ケース固定用電極３３に接合材（この実施例でははんだ）３４を介して接合されている。
また、セラミック基板１の第２主面Ｆ２には、段部３０に対向する位置に凸部４０が形成され、かつ、凸部４０には実装対象であるマザーボード２１上の接続用ランド２２との接続のための外部電極５が配設されている。なお、凸部４０がある程度の高さを有しているため、セラミック基板１の実装面（この実施例では第２主面Ｆ２）とマザーボードなどの実装対象との間には必要な隙間が確保されており、実装面（この実施例では第２主面Ｆ２）にも第２表面実装部品（半導体素子１５ａ，チップ部品１５ｂ）が搭載されている。外部電極５は、凸部４０の少なくとも一部にあればよい。
次に、この実施例のセラミック電子部品の製造方法について説明する。
(１)まず、セラミック材料を含む複数のセラミック基板用のセラミックグリーンシート（以下「基板用グリーンシート」という）を作製する。手順は以下の通りである。
ＣａＯ：１０〜５５重量％、ＳｉＯ2：４５〜７０重量％、Ａｌ2Ｏ3：０〜３０重量％、不純物０〜１０重量％、およびＢ2Ｏ3：外掛けで５〜２０重量％を含む混合物を１４５０℃で溶融してガラス化した後、水中で急冷し、これを粉砕して平均粒径が３．０〜３．５μmのＣａＯ−ＳｉＯ2−Ａｌ2Ｏ3−Ｂ2Ｏ3系ガラス粉末を作製する。
なお、この実施例１では、ＣａＯ−ＳｉＯ2−Ａｌ2Ｏ3−Ｂ2Ｏ3系ガラスを用いたが、８００〜１０００℃で焼結する他のガラスを用いてもよい。
それから、このガラス粉末：５０〜６５重量％（好ましくは６０重量％）と不純物が０〜１０重量％のアルミナ粉末：５０〜３５重量％（好ましくは４０重量％）とを混合してセラミック粉末を作製する。そして、このセラミック粉末に溶剤（例えばトルエン、キシレン、水系など）、バインダ（例えばアクリル、ブチラール系の樹脂など）および可塑剤（例えばジオクチルフタレート（ＤＯＰ）、ジブチルフタレート（ＤＢＰ）など）を加え、十分に混練・分散させて粘度２０００〜４００００ｃｐｓのスラリーを作製し、通常のキャスティング法（例えばドクターブレード法）を用いて、例えば厚み０．０１〜０．４mmのグリーンシート（製品であるセラミック基板の主要部を構成する基板用グリーンシート）を作製する。
なお、この基板用グリーンシートを製造する際に、組成比や添加剤を調整し、下記の補助層用（拘束層用）グリーンシート２０ａよりも、適度に柔らかい性状としておくことにより、後工程の成形加工時に、プレス用型２５への追随性を向上させ、加工精度を高めることが可能になるとともに、基板用グリーンシート１０ａに亀裂、欠けなどが発生することを抑制、防止することが可能になる。
(２)それから、上記(１)の工程で作製した基板用グリーンシート１０ａ（図３）を打ち抜き型やパンチングマシンなどを用いて所定の寸法にカットし、必要に応じ、層間接続用のビアホール（図示せず）を形成する。
(３)上記(２)の工程で加工した複数枚の基板用グリーンシート１０ａのビアホールに導体ペーストを充填することによりビアホール導体を形成する。さらに、基板用グリーンシート１０ａに導体ペーストを印刷することにより表面導体や内層導体などとなる所定の配線パターン（図示せず）を形成する。
また、基板用グリーンシート１０ａを積層したときに最下層となる基板用グリーンシートの下面側（セラミック基板１の第１主面Ｆ１となる側）にケース固定用電極３３となる厚膜電極３３ａを印刷する。
(４)また、基板用グリーンシート１０ａの焼成温度では焼結しないセラミックを含む、複数の補助層用（拘束層用）グリーンシート２０ａ（図３）を作製する。
補助層用（拘束層用）グリーンシート２０ａは、たとえば、有機ビヒクル中にアルミナ粉末を分散させてスラリーを調製し、これをキャスティング法によってシート状に成形することにより得ることができる。このようにして得られた補助層用（拘束層用）グリーンシート２０ａの焼結温度は、１５００〜１６００℃であるため、基板用グリーンシート１０ａが焼結する温度（例えば、８００〜１０００℃）では焼結せず、この補助層用（拘束層用）グリーンシート２０ａを接合させた状態で基板用グリーンシート１０ａを焼成することにより、基板用グリーンシート１０ａの平面方向に関する収縮を抑制しつつ焼結させることが可能になる。
なお、この補助層用（拘束層用）グリーンシート２０ａは、プレス時に未焼成セラミック体１０（図４）を傷めることなく加工することができるように、基板用グリーンシート１０ａよりも、硬くなるように物性を調整したものを用いる。
(５)それから、上述のようにして作製した補助層用グリーンシート２０ａを所定の形状で打ち抜き加工し、その主面を固定面(平板)４に高圧力で圧着させることによりプレス用型２５を形成する（図３）。なお、補助層用グリーンシート２０ａの、打ち抜かれずに残った部分が凸部構成部材となり、この凸部構成部材が、固定面（平板）４に圧着されて、プレス用型２５の凸部（型）２５ａとなる。また、補助層用グリーンシートの、打ち抜かれた部分が、プレス用型２５の凹部（型）２５ｂとなる。このプレス用型２５の凸部２５ａは補助層用グリーンシートの一部であって、ある程度の弾力性を有しているため、プレス加工時に積層体（厚膜電極付き未焼成セラミック体）１１の損傷を抑制しつつ、所望の形状に加工することができる。
(６)次に、複数枚の基板用グリーンシート１０ａを積層して、下面側（（セラミック基板の第１主面Ｆ１となる側）にケース固定用電極３３となる厚膜電極３３ａが配設された厚膜電極付き未焼成セラミック体１１を形成する。
そして、その厚膜電極付き未焼成セラミック体１１の第１主面Ｆ１側に、補助層用グリーンシート２０ａを複数枚積層して補助層２０を形成するとともに、上面側（第２主面Ｆ２となる側）にも補助層用グリーンシート２０ａを複数枚積層して補助層２０を形成する。このとき、上面側の補助層２０の下面側となる補助層用グリーンシート２０ａの下面側に、外部電極５用の厚膜電極５ａを印刷しておく。なお、外部電極５用の厚膜電極５ａはプレス成形工程で、未焼成セラミック体１０側に転写されることになる。
なお、この実施例１では、下側の補助層２０の厚みを上側の補助層２０の厚みよりも薄くしている。補助層の厚みは、補助層用グリーンシートの枚数や厚みで調整でき、少なくとも１枚あればよい。
(７)次に、上記(６)の工程で形成された、未焼成セラミック体１０の両主面側に補助層２０が配設された積層体（補助層付き未焼成セラミック体１２）１１（図３，図４）の下面側にプレス用型２５を配設し、上面側から弾性体７（例えばシリコンラバー）を介して平板状の圧着用金型８によりプレスして、補助層付き未焼成セラミック体１２を変形させ、厚膜電極付き未焼成セラミック体１１に、ケース固定用の段部３０、外部電極５が形成される凸部４０を形成する。
なお、補助層付き未焼成セラミック体１２のプレス加工は、１００〜２０００ｋｇ／cm2、好ましくは１０００〜２０００ｋｇ／cm2のプレス圧力で、３０〜１００℃、好ましくは５０〜８０℃の温度で実施する。
また、プレス加工は水を媒体としてプレスを行う、いわゆる静水圧プレスの方法により行うことも可能である。
(８)次に、変形させた圧着体（プレス用型２５を含む補助層付き未焼成セラミック体１２）１３から固定面として使用した平板４を剥がし、補助層２０ならびに凸部２５ａを付けたまま、未焼成セラミック体１０が焼結し、補助層２０が実質的に焼結しない温度、例えば１０００℃以下、好ましくは８００〜１０００℃の温度で焼成する。
なお、導体ペーストにＣｕ粉末などの卑金属粉末を導電成分とするものを用いた場合には、酸化防止のため還元雰囲気で焼成することが必要になるが、Ａｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔなどの貴金属粉末を導電成分とする導電ペーストを用いた場合には大気中で焼成することも可能である。
(９)それから、焼結していない補助層２０およびプレス用型２５を焼結基板（セラミック基板）１の表面から除去することにより、図５に示すように、第１主面Ｆ１には、ケース１８（図１および２）をセラミック基板１に固定するための段部３０が形成されているとともに、段部３０の底面部分３１と側壁部分３２には、ケース１８を固定するためのケース固定用電極３３が形成されており、第２主面Ｆ２には、段部３０に対向する位置に凸部４０が形成され、かつ、凸部４０には実装対象であるマザーボード２１上の接続用ランド２２との接続のための外部電極５を備えたセラミック基板１を得る。
(10)そして、部品や半導体素子を高い信頼性で実装するため、表面に露出した表面導体やビアホール導体にめっきを施す。
なお、好ましいめっき種類としては、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、Ｎｉ／Ｓｎなどが例示される。なお、めっき方法に特別の制約はなく、電解めっき、無電解めっきを問わない。
(11)そして、このセラミック基板１の第１主面Ｆ１に、第１表面実装部品１４（半導体素子１４ａ，チップ部品１４ｂ）を搭載し、第２主面Ｆ２に第２表面実装部品１５（半導体素子１５ａ，チップ部品１５ｂ）を搭載した後、はんだや導電性接着剤等の接合材を介して、あるいは係止によって、ケース１８を取り付けることにより、図６に示すようなセラミック電子部品集合体（マザーセラミック基板）が得られる。
(12)その後、図６の分割ライン（一点鎖線）に沿って個々の製品単位に分割することにより、図１および図２に示すような構造を有するセラミック電子部品（モジュール基板）Ａを得ることができる。
この実施例のセラミック電子部品およびその製造方法によれば、以下のような作用効果が得られる。
(ａ)第１主面Ｆ１の段部３０が形成されていない領域、および第２主面Ｆ２の凸部４０が形成されていない領域の面積を大きく確保できるため、実装可能面積が飛躍的に増加し、実装密度が高いモジュール基板を得ることが可能になる。
また、両面実装が可能で高密度実装性に優れたセラミック基板（モジュール基板）を得ることが可能になる。
(ｂ)ケース固定用の段部３０および段部３０に配設されるケース固定用電極３３を効率よく確実に形成することが可能になるとともに、凸部４０および凸部４０の先端部およびその近傍に形成されるべき外部電極５を容易かつ確実に形成することが可能になり、製造工程の簡略化、製造コストの低減を図ることが可能になる。
(ｃ)上述のようなプレス用型２５を用いてプレス成形を行っているため、セラミック基板１の厚みが全体的に均一で、ケース固定用の段部３０および外部電極５を形成すべき凸部４０の形状精度が高く、しかも、ケース固定用の段部３０および外部電極５を形成すべき凸部４０がセラミック基板１の他の部分と同等の強度を有する信頼性の高いセラミック基板を得ることが可能になる。
なお、上記実施例１では、プレス用型を補助層用グリーンシートと同じ材料で形成した（すなわち、補助層用グリーンシートを打ち抜き加工してプレス用型を形成した）が、異なる種類の難焼結性材料から形成することも可能である。また、厚膜電極付き未焼成セラミック体（未焼成セラミック体）と同時に焼成することはできないが、金属や樹脂などからなるプレス用型を用いることも可能である。
［変形例１］
図７は本願発明のセラミック電子部品の製造方法の変形例を示す図である。
なお、図７において、図１〜６と同一符号を付した部分は、同一または相当する部分を示している。
上記実施例１では、補助層を介してプレス用型を厚膜電極付き未焼成セラミック体に押し当てるようにしているが、図７に示すように、プレス用型が直接に厚膜電極付き未焼成セラミック体に接するようにして、プレス加工を行うことも可能である。この方法の場合、補助層２０を付けた状態で焼成するためには、プレス用型２５としては、補助層用グリーンシートと同じ材料からなるものを用いることが望ましい。
［変形例２］
図８は本願発明のセラミック電子部品の変形例を示す図である。
なお、図８において、図１〜６と同一符号を付した部分は、同一または相当する部分を示している。
上記実施例１では、ケース固定用の段部がセラミック基板１の端部の一部に形成された部分穴状の形状を有するものである場合を例にとって説明したが、図８に示すように、セラミック基板１の互いに対向する一対の辺側に、その辺全体にわたるような段部３０ａを形成し、かつ、互いに対向する辺の下端部全体が固定用の脚部１９であるようなケース１８を用いるような構成とすることも可能である。
［変形例３］
図９(ａ)，(ｂ)は本願発明のセラミック電子部品の他の変形例を示す図である。なお、図９(ａ)，(ｂ)において、図１〜６と同一符号を付した部分は、同一または相当する部分を示している。
上記実施例１では、ケース固定用の段部３０がセラミック基板１の端縁部に位置している場合を例にとって説明したが、図９(ａ)，(ｂ)に示すように、ケース固定用の段部（凹部）３０ｂを、セラミック基板１の中央部にも位置するようにして、セラミック基板１の第１主面Ｆ１の一部のみがケース１８により覆われたセラミック電子部品を形成することも可能である。
なお、ケース固定用の段部をセラミック基板の端縁部以外の場所にのみ設けて、セラミック基板の端縁部を含まない領域のみをケース１８で覆うように構成することも可能である。
［変形例４（ケース固定用の段部およびケースの脚部の構造の変形例）］
図１０(ａ)，(ｂ)、図１１(ａ)，(ｂ)、図１２(ａ)，(ｂ)は、本願発明のセラミック電子部品のケース固定用の段部およびケースの脚部の構造の変形例を示す図である。
本願発明において、ケース固定用の段部の形状、構造は、上記実施例１の形状、構造に限られるものではなく、図１０(ａ)，(ｂ)、図１１(ａ)，(ｂ)、図１２(ａ)，(ｂ)に示されているような種々の構造とすることができる。
すなわち、図１０(ａ)に示すように、段部３０の底面部分３１と側壁部分３２のなす角度が９０゜で、側壁部分３２が第１主面Ｆ１に略直角に形成されており、かつ、側壁部分３２にケース固定用電極３３が形成された構造とするとともに、ケース１８をその脚部１９が下方に真っ直ぐに延びた構造とすることができる。このような構成とした場合にも、ケース１８の脚部１９をはんだ３４により段部３０のケース固定用電極３３に確実に固定することができる。
また、図１０(ｂ)に示すように、段部３０の底面部分３１と側壁部分３２のなす角度が鈍角で、側壁部分３２が傾斜しており、底面部分３１と側壁部分３２にケース固定用電極３３が形成された構造とするとともに、ケース１８をその脚部１９が下方に真っ直ぐに延びた構造とすることができる。このような構成とした場合にも、ケース１８の脚部１９をはんだ３４により、段部３０のケース固定用電極３３に確実に固定することができる。
また、図１１(ａ)に示すように、段部３０の底面部分３１と側壁部分３２のなす角度が９０゜で、側壁部分３２が第１主面Ｆ１に略直角に形成されており、かつ、底面部分３１にケース固定用電極３３が形成された構造とするとともに、ケース１８をその脚部１９が下方に真っ直ぐに延びた構造とすることができる。このような構成とした場合にも、ケース１８の脚部１９をはんだ３４により、段部３０のケース固定用電極３３に確実に固定することができる。
また、図１１(ｂ)に示すように、段部３０の底面部分３１と側壁部分３２のなす角度が鈍角で、側壁部分３２が傾斜しており、底面部分３１と側壁部分３２にケース固定用電極３３が形成された構造とするとともに、ケース１８をその脚部１９が、段部３０の側壁部分３２に沿うとともに、底面部分３１にも沿うように、２箇所で曲折した構造とすることができる。このような構成とした場合、ケース１８の脚部１９が、段部３０の側壁部分３２および底面部分３１に沿うように曲折した構造を有しているので、はんだ３４により、ケース１８の脚部１９を段部３０のケース固定用電極３３により確実に固定することが可能になる。なお、底面部分３１が存在せず、全面がテーパー状の段部になっていてもよい。
また、図１２(ａ)に示すように、段部３０の底面部分３１と側壁部分３２のなす角度が９０゜で、側壁部分３２が第１主面Ｆ１に略直角に形成されており、かつ、ケース固定用電極３３が底面部分３１、側面部分３２およびセラミック基板１の上面（第１主面）Ｆ１にまで形成された構造とするとともに、ケース１８をその脚部１９が下方に真っ直ぐに延びた構造とすることができる。このような構成とした場合、はんだ３４を底面部分３１から側面部分３２を経てセラミック基板１の上面（第１主面）Ｆ１にまで回り込ませることが可能になり、ケース１８の脚部１９をはんだ３４により、段部３０のケース固定用電極３３により確実に固定することができる。
また、図１２(ｂ)に示すように、段部３０の底面部分３１と側壁部分３２のなす角度が９０゜で、側壁部分３２が第１主面Ｆ１に略直角に形成されており、かつ、ケース固定用電極３３が底面部分３１および側面部分３２にまで形成された構造とするとともに、ケース１８を、その脚部１９が下方に真っ直ぐに延びた部分１９ａと、真っ直ぐに延びた部分１９ａの途中から垂直に突出して、セラミック基板１の上面（第１主面）Ｆ１に沿う位置まで延びた係止突起１９ｂを備えた構造とすることができる。このような構成とした場合、係止突起１９ｂがセラミック基板の上面（第１主面）Ｆ１と当接して、ケース１８とセラミック基板１の位置決めが確実に行われ、その状態で、脚部１９の下方に真っ直ぐに延びた部分１９ａがはんだ３４を介して、段部３０のケース固定用電極３３に固定されるため、信頼性の高いケースの取り付けを行うことが可能になる。
なお、本願発明は、上記実施例に限定されるものではなく、セラミック基板の一方主面に形成される、ケースをセラミック基板に固定するための段部の形状や配設位置、配設数、セラミック基板の他方主面に形成される、外部電極がその表面に形成される凸部の具体的な形状や配設位置、配設数などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
上述のように、本願発明によれば、セラミック基板の、マザーボードへの実装面から突出した位置に外部電極を備え、実装面とマザーボードとの間に隙間を確保することが可能で、かつ、セラミック基板に実装された表面実装部品を覆うケースを備えた、信頼性の高いセラミック電子部品を得ることが可能になる。また、実装密度の高いセラミック電子部品を得ることが可能になる。
したがって、本願発明は、例えば、シールドケースを備えたモジュール基板などの、種々のセラミック電子部品に広く適用することが可能である。
本願発明の実施例（実施例１）にかかるセラミック電子部品をマザーボードに搭載した状態を示す図である。 本願発明の実施例にかかるセラミック電子部品の構成を模式的に示す分解斜視図である。 本願発明の実施例にかかるセラミック電子部品の製造方法を示す図である。 本願発明の実施例にかかるセラミック電子部品の製造方法のプレス成形工程を示す図である。 本願発明の実施例にかかるセラミック電子部品の製造方法の一工程で得た、本願発明のセラミック体を構成するセラミック基板を示す図である。 本願発明の実施例にかかるセラミック電子部品の製造方法の一工程でセラミック基板に表面実装部品を実装し、ケースを取り付けた状態を示す図である。 本願発明のセラミック電子部品の製造方法の変形例を示す図である。 本願発明のセラミック電子部品の変形例を示す図である。 (ａ)，(ｂ)は本願発明のセラミック電子部品の他の変形例を示す図である。 (ａ)，(ｂ)は本願発明のセラミック電子部品のケース固定用の段部およびケースの脚部の構造の変形例を示す図である。 (ａ)，(ｂ)は本願発明のセラミック電子部品のケース固定用の段部およびケースの脚部の構造の他の変形例を示す図である。 (ａ)，(ｂ)は本願発明のセラミック電子部品のケース固定用の段部およびケースの脚部の構造のさらに他の変形例を示す図である。 従来の積層型電子部品の構成を示す図である。 従来の突起電極を備えたセラミック基板の製造方法を示す図である。
符号の説明
１ セラミック基板（焼結基板）
４ 固定面（平板）
５ 外部電極
５ａ 外部電極用の厚膜電極
７ 弾性体
８ 平板状の圧着用金型
１０ 未焼成セラミック体
１０ａ 基板用グリーンシート
１１ 積層体（厚膜電極付き未焼成セラミック体）
１２ 補助層付き未焼成セラミック体
１３ 圧着体
１４ 第１表面実装部品
１４ａ 半導体素子
１４ｂ チップ部品
１５ 第２表面実装部品
１５ａ 半導体素子
１５ｂ チップ部品
１８ ケース
１９ 脚部
１９ａ 脚部の真っ直ぐに延びた部分
１９ｂ 係止突起
２０ 補助層
２０ａ 補助層用（拘束層用）グリーンシート
２１ マザーボード
２２ 接続用ランド
２５ プレス用型
２５ａ プレス用型の凸部
２５ｂ プレス用型の凹部
３０，３０ａ，３０ｂ 段部
３１ 段部の底面部分
３２ 段部の側壁部分
３３ ケース固定用電極
３３ａ 厚膜電極
３４ 接合材（はんだ）
４０ 凸部
Ａ セラミック電子部品（モジュール基板）
Ｆ１ 第１主面
Ｆ２ 第２主面

Claims (8)

  1. 第１主面および第２主面を有するセラミック基板を素体とし、前記第１主面には、第１表面実装部品が搭載されているとともに、前記第１表面実装部品を覆うケースが設けられており、前記第２主面には、マザーボードヘの接続用の外部電極を有するセラミック電子部品であって、
    前記第１主面には、前記ケースを前記セラミック基板に固定するための段部が形成されており、
    前記第２主面には、前記段部に対向する位置に凸部が形成され、かつ、前記凸部上に前記外部電極が形成されていること
    を特徴とする、セラミック電子部品。
  2. 前記第１主面の前記段部が、底面部分と側壁部分とを備え、前記底面部分および前記側壁部分の少なくとも一方に、ケース固定用電極が設けられており、前記ケースの脚部が、前記ケース固定用電極に接合材を介して接合されていることを特徴とする、請求項１記載のセラミック電子部品。
  3. 前記第２主面の前記凸部以外の領域に、第２表面実装部品が搭載されていることを特徴とする、請求項１または２記載のセラミック電子部品。
  4. 前記セラミック基板は、複数のセラミック層を積層してなるセラミック多層基板であることを特徴とする、請求項１〜３のいずれかに記載のセラミック電子部品。
  5. 第１主面および第２主面を有するセラミック基板を素体とし、前記第１主面には、第１表面実装部品が搭載されているとともに、前記第１表面実装部品を覆うケースが設けられており、前記第２主面には、マザーボードヘの接続用の外部電極を有するセラミック電子部品の製造方法であって、
    (ａ)焼成後に前記セラミック基板となる未焼成セラミック体の第２主面の所定の位置に、焼成後に前記外部電極となる厚膜電極を印刷して、厚膜電極付き未焼成セラミック体を形成する工程と、
    (ｂ)前記厚膜電極付き未焼成セラミック体の、第１主面および第２主面の少なくとも一方側にプレス用型を配設し、プレスすることにより、前記厚膜電極付き未焼成セラミック体の前記第１主面に段部が形成されるとともに、前記厚膜電極付き未焼成セラミック体の前記第２主面には、前記段部に対向する位置に凸部が形成され、かつ、前記凸部上に前記厚膜電極が位置するように、前記厚膜電極付き未焼成セラミック体を変形させる工程と、
    (ｃ)前記厚膜電極付き未焼成セラミック体を焼成して、前記厚膜電極付き未焼成セラミック体の前記第１主面に、前記ケースを前記セラミック基板に固定するための段部を備え、前記第２主面には、前記段部に対向する位置に凸部を備え、かつ、前記凸部上に前記外部電極を備えたセラミック基板を得る工程と、
    (ｄ)前記素体である前記セラミック基板の前記第１主面に、第１表面実装部品を搭載する工程と、
    (ｅ)前記セラミック基板の前記第１主面側に、前記第１表面実装部品を覆うケースを配設し、前記ケースを前記段部に固定する工程と
    を具備することを特徴とするセラミック電子部品の製造方法。
  6. 前記(ａ)の工程で、焼成後に前記セラミック基板となる未焼成セラミック体の第２主面の所定の位置に、焼成後に前記外部電極となる厚膜電極を印刷するとともに、未焼成セラミック体の第１主面の所定の位置に前記ケースを固定するためのケース固定用電極となる厚膜電極を印刷して、厚膜電極付き未焼成セラミック体を形成し、
    前記(ｂ)の工程で、前記厚膜電極付き未焼成セラミック体の、第１主面および第２主面の少なくとも一方側にプレス用型を配設し、プレスすることにより、前記厚膜電極付き未焼成セラミック体の前記第１主面に前記段部が形成され、かつ、前記段部の前記底面部分および前記側壁部分の少なくとも一方に前記厚膜電極が位置するとともに、前記第２主面に前記凸部が形成され、かつ、前記凸部上に前記厚膜電極が位置するように、前記厚膜電極付き未焼成セラミック体を変形させること
    を特徴とする請求項５記載のセラミック電子部品の製造方法。
  7. 前記厚膜電極付き未焼成セラミック体の表面に、前記未焼成セラミック体が焼結する温度では実質的に焼結しない材料を用いて形成した補助層が配設された状態で、前記厚膜電極付き未焼成セラミック体を変形させる工程を実施することを特徴とする請求項５または６記載のセラミック電子部品の製造方法。
  8. 前記プレス用型が、前記未焼成セラミック体が焼結する温度では実質的に焼結しない材料を用いて形成したものであることを特徴とする請求項５〜７のいずれかに記載のセラミック電子部品の製造方法。
JP2005234876A 2005-08-12 2005-08-12 セラミック電子部品の製造方法 Active JP4581903B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005234876A JP4581903B2 (ja) 2005-08-12 2005-08-12 セラミック電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005234876A JP4581903B2 (ja) 2005-08-12 2005-08-12 セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2007049099A true JP2007049099A (ja) 2007-02-22
JP4581903B2 JP4581903B2 (ja) 2010-11-17

Family

ID=37851649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005234876A Active JP4581903B2 (ja) 2005-08-12 2005-08-12 セラミック電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP4581903B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008129877A1 (ja) * 2007-04-17 2008-10-30 Panasonic Corporation Ｌｅｄ実装基板
JP2010056463A (ja) * 2008-08-29 2010-03-11 Tdk Corp 電子部品モジュール及び電子部品モジュールの製造方法
WO2012135406A2 (en) 2011-04-01 2012-10-04 Schlumberger Canada Limited High density microelectronics packaging
JP2013526037A (ja) * 2010-04-23 2013-06-20 クリー インコーポレイテッド リードフレームとセラミック材料とを有する固体発光ダイオードパッケージ及びその形成方法
EP3016138A1 (en) * 2014-10-29 2016-05-04 Infineon Technologies North America Corp. Packaged assembly for high density power applications

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02133942A (ja) * 1988-11-14 1990-05-23 Nec Kyushu Ltd セラミックチップキャリア型半導体装置
JPH03227559A (ja) * 1990-02-01 1991-10-08 Toto Ltd セラミック製チップキャリヤの製造方法
JP2004022841A (ja) * 2002-06-17 2004-01-22 Kyocera Corp 配線基板
JP2004356526A (ja) * 2003-05-30 2004-12-16 Mitsumi Electric Co Ltd 電子モジュール
JP2005064157A (ja) * 2003-08-08 2005-03-10 Alps Electric Co Ltd 電子回路モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02133942A (ja) * 1988-11-14 1990-05-23 Nec Kyushu Ltd セラミックチップキャリア型半導体装置
JPH03227559A (ja) * 1990-02-01 1991-10-08 Toto Ltd セラミック製チップキャリヤの製造方法
JP2004022841A (ja) * 2002-06-17 2004-01-22 Kyocera Corp 配線基板
JP2004356526A (ja) * 2003-05-30 2004-12-16 Mitsumi Electric Co Ltd 電子モジュール
JP2005064157A (ja) * 2003-08-08 2005-03-10 Alps Electric Co Ltd 電子回路モジュール

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008129877A1 (ja) * 2007-04-17 2008-10-30 Panasonic Corporation Ｌｅｄ実装基板
JP2010056463A (ja) * 2008-08-29 2010-03-11 Tdk Corp 電子部品モジュール及び電子部品モジュールの製造方法
JP2013526037A (ja) * 2010-04-23 2013-06-20 クリー インコーポレイテッド リードフレームとセラミック材料とを有する固体発光ダイオードパッケージ及びその形成方法
US9240526B2 (en) 2010-04-23 2016-01-19 Cree, Inc. Solid state light emitting diode packages with leadframes and ceramic material
WO2012135406A2 (en) 2011-04-01 2012-10-04 Schlumberger Canada Limited High density microelectronics packaging
EP2695188A2 (en) * 2011-04-01 2014-02-12 Services Petroliers Schlumberger High density microelectronics packaging
EP2695188A4 (en) * 2011-04-01 2014-10-15 Services Petroliers Schlumberger PACKAGING HIGH DENSITY MICROELECTRONIC EQUIPMENT
US9431375B2 (en) 2011-04-01 2016-08-30 Schlumberger Technology Corporation High density microelectronics packaging
EP3016138A1 (en) * 2014-10-29 2016-05-04 Infineon Technologies North America Corp. Packaged assembly for high density power applications
US10319674B2 (en) 2014-10-29 2019-06-11 Infineon Technologies Americas Corp. Packaged assembly for high density power applications

Also Published As

Publication number Publication date
JP4581903B2 (ja) 2010-11-17

Similar Documents

Publication Publication Date Title
US7820916B2 (en) Composite ceramic substrate
JP3969458B2 (ja) セラミック基板の製造方法およびセラミック基板
JP4337950B2 (ja) 回路基板の製造方法
JP2003017851A (ja) 多層セラミック基板の製造方法
US20080223606A1 (en) Ceramic Substrate and Method for Manufacturing the Same
US20130223038A1 (en) Module substrate and method for manufacturing module substrate
US7417196B2 (en) Multilayer board with built-in chip-type electronic component and manufacturing method thereof
US9704791B2 (en) Wiring board and electronic device
JP4265607B2 (ja) 積層型電子部品および積層型電子部品の実装構造
JP4581903B2 (ja) セラミック電子部品の製造方法
JP4826356B2 (ja) セラミック基板の製造方法
JP4965237B2 (ja) 配線基板内蔵用コンデンサ及び配線基板
JP4765468B2 (ja) セラミック基板の製造方法およびセラミック基板
JP2007048844A (ja) セラミック電子部品の製造方法およびセラミック電子部品
US20100038013A1 (en) Method for manufacturing multilayer ceramic electronic device
JP4158798B2 (ja) 複合セラミック基板
JP2004247334A (ja) 積層型セラミック電子部品およびその製造方法ならびにセラミックグリーンシート積層構造物
JP2005268672A (ja) 基板
JP2011071373A (ja) 配線基板
JP2004165343A (ja) 積層型セラミック電子部品およびその製造方法
JP4038616B2 (ja) 多層セラミック基板の製造方法
JP2009147160A (ja) 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品
JP2003282795A (ja) 配線基板
JP2000323806A (ja) バンプ付セラミック回路基板及びその製造方法
JP3909285B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100816

R150 Certificate of patent or registration of utility model

Ref document number: 4581903

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3