JP2010056463A - 電子部品モジュール及び電子部品モジュールの製造方法 - Google Patents

電子部品モジュール及び電子部品モジュールの製造方法 Download PDF

Info

Publication number
JP2010056463A
JP2010056463A JP2008222553A JP2008222553A JP2010056463A JP 2010056463 A JP2010056463 A JP 2010056463A JP 2008222553 A JP2008222553 A JP 2008222553A JP 2008222553 A JP2008222553 A JP 2008222553A JP 2010056463 A JP2010056463 A JP 2010056463A
Authority
JP
Japan
Prior art keywords
substrate
inductor
electronic component
passive component
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008222553A
Other languages
English (en)
Other versions
JP5211942B2 (ja
Inventor
Sayuri Terasaki
さゆり 寺崎
Junji Kuramochi
順治 倉持
Tadashi Miyamura
忠 宮村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2008222553A priority Critical patent/JP5211942B2/ja
Publication of JP2010056463A publication Critical patent/JP2010056463A/ja
Application granted granted Critical
Publication of JP5211942B2 publication Critical patent/JP5211942B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】基板と受動部品との接合強度を向上させることができる電子部品モジュール及びその製造方法を提供する。
【解決手段】DC−DCコンバータ用モジュール1は、IC11を有するIC内蔵基板2と、IC内蔵基板2の主面4側においてIC内蔵基板2に一致するよう重ねられ、IC内蔵基板2と電気的に接続されたインダクタLと、を備えている。IC内蔵基板2の外縁部は、主面4に対し傾斜する面取り面7を有している。このDC−DCコンバータ用モジュール1では、面取り7とインダクタLとの間に充填された接着樹脂3によって、IC内蔵基板2及びインダクタLが互いに接着されている。
【選択図】図1

Description

本発明は、電子部品モジュール及び電子部品モジュールの製造方法に関する。
従来の電子部品モジュールとしては、回路を有する基板と、基板の一主面側に重ねられ基板と電気的に接続された受動部品と、を備えたものが知られている(例えば、特許文献1,2参照)。このような電子部品モジュールでは、基板及び受動部品を互いに接着する樹脂が、基板の一主面と受動部品との間に充填されている。
特開2004−363434号公報 特開2004−364153号公報
ここで、近年、例えば携帯電話機等に用いられる電子部品モジュールにおいては、高集積化がとどまるところを知らず、さらなる小型化が要求されている。そして、かかる要求に伴って、その強度及び信頼性のさらなる改善が強く望まれている。よって、上述したような電子部品モジュールには、基板と受動部品との接合強度を向上させることが求められている。
そこで、本発明は、基板と受動部品との接合強度を向上させることができる電子部品モジュール、及び電子部品モジュールの製造方法を提供することを課題とする。
上記課題を解決するために、本発明に係る電子部品モジュールは、回路を有する基板と、基板の一主面側において基板に重ねられ、基板と電気的に接続された受動部品と、を備え、基板の外縁部の少なくとも一部は、基板の一主面に対し傾斜する傾斜面を有し、傾斜面の少なくとも一部と受動部品との間には、基板及び受動部品を互いに接着する樹脂が充填されていることを特徴とする。
この電子部品モジュールでは、傾斜面と受動部品との間に充填された樹脂によって、基板及び受動部品が互いに接着されているため、基板と受動部品との接合強度を向上させることが可能となる。これは、傾斜面を有しない基板と比較し、傾斜面と受動部品との間に充填された樹脂の基板への接着面積が増大するためと考えられる。
このとき、傾斜面は、基板の一主面と側面とが交差する角部に設けられた面取り面であることが好ましい。この場合、基板と受動部品との接合強度を向上させるという上記効果を好適に発揮しつつ、傾斜により生じる空間が樹脂で埋められているため、ひっかけ等による受動部品と基板との剥離や基板の破損を防止することができる。
また、基板の外形は、その厚さ方向から見て、受動部品の外形以内に含まれるように構成されていることが好ましい。この場合、電子部品モジュールが好適に小型化されることとなる。
また、基板は、ICを回路として有し、受動部品は、インダクタとして機能することが好ましい。この場合、電子部品モジュールを一体化電源として用いることができる。このようにICを内蔵した基板を用いて一体化電源とすることで、受動部品とICとを繋ぐ配線を短くすることができ、電源としての効率化が可能となる。
また、基板は、一主面側に設けられた複数の電極パッドを有し、受動部品は、基板側に凸状となるように設けられ、電極パッドに電気的に接続された複数の端子を有し、端子のうちの一対の端子間には、電極パッドの厚さより厚くなるように樹脂が形成されていることが好ましい。この場合、電極パッドの厚さより厚くなるように形成された樹脂が凸状の一対の端子の間(谷状)と係合されることから、例えばリフローの際に、受動部品のずれを規制することができ、受動部品の精度よい実装が可能となる。
また、本発明に係る電子部品モジュールの製造方法は、溝幅が底側に行くに従って狭まる溝部を、回路を有する基板の一主面に所定間隔で形成すると共に、溝部内に樹脂を塗布する第1工程と、第1工程の後、基板の一主面及び溝部上に受動部品を実装すると共に、基板と受動部品とを電気的に接続する第2工程と、第2工程の後、基板を溝部に沿って分断する第3工程と、を含むことを特徴とする。
この電子部品モジュールの製造方法では、第3工程にて基板を溝部に沿って分断すると、基板に形成された溝部の壁面が、基板の外縁部の上記傾斜面として形成される。そして、溝部内に塗布された樹脂が、傾斜面と受動部品との間に充填された上記樹脂として形成される。従って、本発明の製造方法による電子部品モジュールにおいては、傾斜面と受動部品との間に充填された樹脂で基板及び受動部品が互いに接着されることとなり、基板と受動部品との接合強度を向上させることが可能となる。
本発明によれば、基板と受動部品との接合強度を向上させることが可能となる。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一又は相当要素には同一符号を付し、重複する説明は省略する。
図1は本発明の一実施形態に係るDC−DCコンバータ用モジュールの断面図、図2は図1のII−II線に沿っての断面図、図3は図1のDC−DCコンバータ用モジュールの上面図である。図1,2に示すように、本実施形態のDC−DCコンバータ用モジュール(電子部品モジュール)1は、例えば携帯電話機等に組み込まれる小型の一体化電源モジュールである。
このDC−DCコンバータ用モジュール1は、IC(回路)11が埋め込まれたIC内蔵基板(基板)2と、IC内蔵基板2に一致するよう重ねられ当該IC内蔵基板2に電気的に接続されたインダクタ(受動部品)Lと、を備え、これらがマザーボード12上に接合されて構成されている。なお、マザーボード12上にはコンデンサ(不図示)が設置されており、これにより、DC−DCコンバータ用モジュール1はDC−DCコンバータとして動作する。
図4は、図1のDC−DCコンバータ用モジュールにおける回路図である。図4に示すように、DC−DCコンバータ用モジュール1は、一般的なチョッパー型のDC−DCコンバータ回路の一部である回路10を構成する。IC11は、その内部に制御回路CU及びスイッチング素子S1,S2を含んでいる。制御回路CUは、電圧入力端子Vinから入力された入力直流電圧に対し、スイッチング素子S1,S2を駆動して所定の昇圧・降圧を行う。この制御回路CUには、イネーブル(enable)端子ENが取り付けられている。インダクタLは、電圧出力端子Voutから平滑な出力直流電圧を出力する。
図1,2に戻り、IC内蔵基板2は、略平板状を呈している。例えば、IC内蔵基板2の寸法は、横幅(図中のX方向幅)1.9mm、縦幅(図中のY方向幅)1.5mm、厚さ(図中のZ方向長さ)1mm以下とされている。IC内蔵基板2は、そのインダクタL側の主面(一主面)4側に設けられた一対の電極パッド5,5を有している。電極パッド5,5は、例えば銅により形成され、主面4のX方向の両端部にてY方向に沿って延在している。
また、IC内蔵基板2は、主面4と側面6とが交差する角部に設けられた面取り面7を、主面4に対し傾斜する傾斜面として有している。この面取り面7は、具体的には、主面4に連続し、外側に向かって厚さが薄くなるように傾斜している。
インダクタLは、上記IC内蔵基板2と同様な平板状を呈している。ここでは、インダクタLは、そのZ方向視(厚さ方向視)における面積(以下、単に「面積」という)、つまり、IC内蔵基板2の主面4上への占有面積がIC内蔵基板2の面積よりも僅かに大きいものとされている。例えば、インダクタLの寸法は、横幅2.0mm、縦幅1.5mm、厚さ1mm以下とされている。
また、インダクタLは、一対の端子8,8を有している。端子8,8は、電極パッド5,5にハンダ9を介して電気的に接続されるものである。この端子8,8は、IC内蔵基板2のX方向の両端部に設けられている。また、端子8,8は、インダクタLのIC内蔵基板2側の主面13に対しIC内蔵基板2側に凸状とされている。ハンダ9の横幅は、端子8の横幅よりも小さくされている。これにより、ハンダ9がインダクタLの側面14に回り込むように形成されることが防止されている。
このインダクタLにあっては、IC内蔵基板2の主面4側に重ねられている。つまり、インダクタLは、IC内蔵基板2の主面4及び面取り面7上にて、重ね合うように配置されている。これと共に、各端子8,8が各電極パッド5,5にハンダ9で電気的に接続されている。このインダクタLの外形は、図3に示すように、Z方向視においてIC内蔵基板2の外形を含むように構成されている。換言すると、IC内蔵基板2の外形は、Z方向視において、インダクタLの外形よりも内側に含まれるように構成されている。
そして、図1に示すように、IC内蔵基板2の面取り面7とインダクタLとの間には、IC内蔵基板2及びインダクタLを互いに接着する接着樹脂(樹脂)3が充填されている。この接着樹脂3としては、接着性を有する種々のものが用いられる。また、IC内蔵基板2とインダクタLとの間には、例えば絶縁性・耐熱性を有するエポキシ系樹脂からなるハンダレジスト15が形成されている。このハンダレジスト15は、主面7の外縁部とインダクタLとの間に形成されたハンダレジスト16と、端子8,8間に形成されたハンダレジスト(樹脂)17と、を有している。
充填されたハンダレジスト17(以下、「レジスト層17」ともいう)の厚さSは、電極パッド5の厚さよりも厚くされており、且つ、充填されたハンダレジスト16(以下、「レジスト層16」ともいう)の厚さよりも厚くされている。また、このレジスト層17の寸法公差は、レジスト層16の寸法公差に比べて厳しく設定されている。これらにより、レジスト層17は、端子8,8が並ぶ方向であるX方向において端子8,8と精度よく係合される。また、ハンダレジスト15により、ハンダ9が周囲に漏れることなく規制されることから、電極パッド5と端子8との接続ギャップが一定に保たれ、ハンダ量が一定以上に保たれる。よって、ハンダ8による接続強度を一定以上に保つことができる。
次に、上述したDC−DCコンバータ用モジュール1の製造方法について、図5のフローチャートを参照しつつ説明する。
図6〜10に示すように、本実施形態では、IC内蔵基板2にインダクタLを複数(例えば、X方向に80個、Y方向に54個)実装する。そして、このIC内蔵基板2をインダクタLごとに個片化されるよう分断することで、DC−DCコンバータ用モジュール1を複数製造する。具体的には、以下の工程を実施する。
まず、図6に示すように、IC内蔵基板2の主面4の全域にハンダレジスト15を塗布する(S1)。そして、例えばマスキング等によるパターニング処理を行い(S2)、エッチング処理を行うことで、図7に示すように、ハンダレジスト15が塗布されない領域としてのレジスト抜き18を形成し、IC内蔵基板2の電極パッド5を露出させる(S3)。
続いて、図8に示すように、ダイシング装置を用いてハーフダイシング処理を行う(S4)。具体的には、主面4と反対側の主面19に至らないようにダイシングブレードBを押し当てながら移動させ、ハーフスクライブラインとしての溝部20を主面4に所定間隔で複数列形成する。そして、この溝部20の形成と同様にして、主面19に溝部21を所定間隔で複数列形成する。
ここで、上記ハーフダイシング処理においては、溝部20を、その溝幅が底側に行くに従って狭まるように形成する。ここでは、ダイシングブレードBの刃先形状を利用することで、溝部20の溝幅を底側に行くに従って狭まるよう形成している。また、隣接する溝部20,20の間隔は、DC−DCコンバータ用モジュール1のIC内蔵基板2の幅に対応するように設定している。
さらにまた、主面4位置での溝部20の溝幅(溝部20の開口部分の溝幅)を小さくすると、主面4上にインダクタLが多く実装されるために製造効率が高まる一方、大きくすると、実装されたインダクタLが互いに接触することが防止される。この点において好ましい溝幅として、ここでは、0.2mmとされている。
続いて、図9に示すように、形成された溝部20内と、ハンダレジスト15が上記ハーフダイシング処理で除去されてなる貫通溝27内とに、接着樹脂3を塗布する(S5)。
続いて、図10に示すように、形成されたレジスト抜き18内にハンダペースト(ハンダ)9を塗布する(S6)。このとき、電極パッド5の酸化を防止するため、電極パッド5を樹脂膜(不図示)で覆っている。なお、この電極パッド5を覆う樹脂膜は、後述のリフロー処理により消失する。ちなみに、電極パッド5の酸化を防止するために、例えば金からなる金属膜で電極パッド5を覆ってもよい。
続いて、図11に示すように、ハンダペースト9とインダクタLの端子8とを互いに接触させつつ、インダクタLを主面4及び溝部20上に実装する(S7)。具体的には、ハンダペースト9を介して電極パッド5と端子8とを電気的に互いに接続しながら、インダクタLの外縁部の一部が溝部20に入り込むように(重なり合うように)、インダクタLをIC内蔵基板2上に配置する。
続いて、インダクタLが実装されたIC内蔵基板2にリフロー処理(熱処理)を行う(S8)。その後、例えばダイシング装置を用い、主面19側から溝部20,21に沿ってIC内蔵基板2を分断する。そして、IC内蔵基板2をインダクタLごとに分断し個片化する(S9)。
以上の結果、複数のDC−DCコンバータ用モジュール1が製造される。すなわち、溝部20の壁面が、面取り面7として形成され、溝部20内及びその上部に塗布された接着樹脂3が、面取り面7とインダクタLとの間に充填された接着樹脂3として形成される。さらに、ハンダレジスト15のうち端子8,8間に塗布されたものがハンダレジスト17を形成し、主面4の外縁部に塗布されたものがハンダレジスト16を形成する。
なお、本実施形態では、溝部20,21を主面4,19の一端から他端まで連続するように設けたが、ミシン目状(破線状)に設けてもよい。また、図12に示すように、溝部20の底面20aに、溝部20に沿って凹部22をさらに並設してもよい。この場合、上記S9にて、容易に個片化することができる。
また、IC内蔵基板2を分断するための分断パターンを、IC内蔵基板2の内部に形成してもよい。この場合、個片化の際にIC内蔵基板2に加わる応力を小さくすることができ、ダイシング装置等への負荷・消耗が低減されるため、製造コストを低減することが可能となる。
以上、本実施形態のDC−DCコンバータ用モジュール1では、面取り面7とインダクタLとの間に充填された接着樹脂3によって、IC内蔵基板2及びインダクタLが互いに接着されている。そのため、IC内蔵基板2とインダクタLとの接合強度を向上させ、その信頼性を向上することが可能となる。これは、面取り面7とインダクタLとの間に充填された接着樹脂3にあっては、面取り面7(傾斜面)を有しない基板に比べ、IC内蔵基板2への接着面積が増大するためである。さらに、電極パッド5やハンダ9がハンダレジスト15及び接着樹脂3により2重に覆われるため、外部雰囲気に曝されることが充分に防止され電極の耐食性という点でも優位である。
また、面取り面7が設けられていることにより、IC内蔵基板2の角部にひっかける等してIC内蔵基板2を破損してしまうのを防止することができる。また、傾斜により生じる空間が接着樹脂3で埋められていることからも、ひっかける等によるIC内蔵基板2とインダクタLとの剥離を防止することができる。従って、DC−DCコンバータ用モジュール1では、その信頼性を一層向上させることができる。
また、本実施形態では、上述したように、IC内蔵基板2の外形が、その厚さ方向から見て、インダクタLの外形内に含まれるように構成されている。この場合、DC−DCコンバータ用モジュール1の面積は、IC内蔵基板2の面積に因らずにインダクタLの面積で画定される。つまり、DC−DCコンバータ用モジュール1の面積を実質的に最小化することができ、好適に小型化することができる。なお、IC内蔵基板2の外形は、その厚さ方向から見て、インダクタLの外形内に完全に含まれるように構成されなくても、インダクタLの一対の端子8,8間の幅方向のみ含まれるように構成してもよい。
また、本実施形態では、上述したように、電極パッド5の厚さより厚いレジスト層17が、端子8,8間に形成され端子8,8と精度よく係合されている。これにより、例えば上記リフロー処理(上記S8)の際に、インダクタLのずれを規制することができる。すなわち、レジスト層17は、インダクタLをIC内蔵基板2に精度よく据え置くための台座レジスト(台座樹脂)であるといえる。
また、本実施形態のようにIC内蔵基板2の外縁部を接合すると、IC内蔵基板2の反りを好適に抑制することができる。さらに、本実施形態では、インダクタLを実装する前にダイシング処理を行うことから、リフロー処理の際におけるIC内蔵基板2の反りを好適に抑制することができる。よって、IC11が内蔵されたIC内蔵基板2の場合、IC11保護のために反りの抑制が強く要求されることに鑑みると、本実施形態は特に有効なものといえる。
さらに、本実施形態の製造方法では、上述したように、形成した溝部20が、IC内蔵基板2の分断するためだけでなく、面取り面7を形成するためのものとして機能される。よって、IC内蔵基板2とインダクタLとの接合強度を向上させるDC−DCコンバータ用モジュール1を、好適に製造することが可能となる。
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態では、電極パッド5及び端子8が一対設けられているが、3つ設けられていても(いわゆる、3端子型でも)よく、複数設けられていればよい。
また、上記実施形態では、電極パッド5と端子8とをハンダ9で接続したが、例えば超音波溶接等で接続してもよい。また、上記実施形態では、容易に個片化すべく、上記S4にてIC内蔵基板2の主面19に溝部21を形成したが、場合によっては、この溝部21は形成しなくともよい。
また、上記実施形態では、面取り面7の全域とインダクタLとの間に接着樹脂3が充填されているが、図13(a)(b)に示すように、面取り面7の一部とインダクタLとの間に接着樹脂3が充填されていてもよい。また、上記実施形態のように面取り面7を傾斜面とする他に、図13(c)に示すように、主面4に対し傾斜する側面6を傾斜面してもよい。これらにおいては、面取り面7と主面4との交差部、及び側面6と主面4との交差部の何れもが、インダクタLの端部(厚さ方向視の外縁)よりも内側に位置している。
また、上記実施形態では、図面上、面取り面7とインダクタLとの間に接着樹脂3が充填されているが、この接着樹脂3は、面取り面7からIC内蔵基板2の主面4上に渡って一部はみ出していてもよい。
また、上記実施形態では、インダクタLの面積をIC内蔵基板2の面積よりも大きいものとしたが、IC内蔵基板2の面積をインダクタLの面積よりも大きいものとしてもよい(例えば図13(b),(c)参照)。さらに、インダクタLの面積とIC内蔵基板2の面積とを互いに等しくし、インダクタLをIC内蔵基板2に完全一致するよう重ねてもよい。
なお、上記実施形態中、受動部品としてインダクタLを例に説明したが、受動部品としては、例えば、インダクタとキャパシタが複合されたフィルタや、SAWデバイス(フィルタ)、キャパシタ、抵抗、抵抗内蔵キャパシタ、バリスタ、サーミスタ、アンテナ、アイソレータ、サーキュレータ等の様々な素子を適用してもよい。さらに、本発明は、DC−DCコンバータ用モジュール以外の機器についても適用可能である。
ちなみに、上記実施形態では、IC内蔵基板2の主面4にハンダレジスト15を塗布した後、ハーフダイシング処理を行って溝部20を形成したが、溝部20を形成した後、主面4にハンダレジスト15を塗布してもよい。この場合、ハンダレジスト15を所定部にパターニングした後、樹脂3が溝部20内に塗布される。さらに、溝部20内のハンダレジスト15上に樹脂3と同じ接着用樹脂を塗布してもよい。この接着用樹脂を形成することにより、基板及び受動部品を互いに接着する樹脂を構成することとなり、さらに、電子部品モジュールの強度を向上させることができる。
本発明の一実施形態に係るDC−DCコンバータ用モジュールを示す断面図である。 図1のII−II線に沿っての断面図である。 図1のDC−DCコンバータ用モジュールを示す上面図である。 図1のDC−DCコンバータ用モジュールにおける回路図である。 図1のDC−DCコンバータ用モジュールの製造方法を示すフローチャートである。 (a)は図1のDC−DCコンバータ用モジュールの製造方法を説明する図、(b)は(a)のVI−VI線に沿っての断面図である。 (a)は図6の続きを示す図、(b)は(a)のVII−VII線に沿っての断面図である。 (a)は図7の続きを示す図、(b)は(a)のVIII−VIII線に沿っての断面図である。 (a)は図8の続きを示す図、(b)は(a)のIX−IX線に沿っての断面図である。 (a)は図9の続きを示す図、(b)は(a)のX−X線に沿っての断面図である。 (a)は図10の続きを示す図、(b)は(a)のXI−XI線に沿っての断面図である。 (a)は図1のDC−DCコンバータ用モジュールの製造方法における他の例を説明する図、(b)は(a)のXII−XII線に沿っての断面図である。 図1のDC−DCコンバータ用モジュールの他の例を示す断面図である。
符号の説明
1…DC−DCコンバータ用モジュール(電子部品モジュール)、2…IC内蔵基板(基板)、3…接着樹脂(樹脂)、4…主面(一主面)、5…電極パッド、6…側面、7…面取り面(傾斜面)、8…端子、11…IC(回路)、17…ハンダレジスト(樹脂)、20…溝部、L…インダクタ(受動部品)。

Claims (6)

  1. 回路を有する基板と、
    前記基板の一主面側において前記基板に重ねられ、前記基板と電気的に接続された受動部品と、を備え、
    前記基板の外縁部の少なくとも一部は、前記基板の前記一主面に対し傾斜する傾斜面を有し、
    前記傾斜面の少なくとも一部と前記受動部品との間には、前記基板及び前記受動部品を互いに接着する樹脂が充填されていることを特徴とする電子部品モジュール。
  2. 前記傾斜面は、前記基板の前記一主面と側面とが交差する角部に設けられた面取り面であることを特徴とする請求項1記載の電子部品モジュール。
  3. 前記基板の外形は、その厚さ方向から見て、前記受動部品の外形以内に含まれるように構成されていることを特徴とする請求項1又は2記載の電子部品モジュール。
  4. 前記基板は、ICを前記回路として有し、
    前記受動部品は、インダクタとして機能することを特徴とする請求項1〜3の何れか一向記載の電子部品モジュール。
  5. 前記基板は、前記一主面側に設けられた複数の電極パッドを有し、
    前記受動部品は、前記基板側に凸状となるように設けられ、前記電極パッドに電気的に接続された複数の端子を有し、
    前記端子のうちの一対の端子間には、前記電極パッドの厚さより厚くなるように樹脂が形成されていることを特徴とする請求項1〜4の何れか一項記載の電子部品モジュール。
  6. 溝幅が底側に行くに従って狭まる溝部を、回路を有する基板の一主面に所定間隔で形成すると共に、前記溝部内に樹脂を塗布する第1工程と、
    前記第1工程の後、前記基板の前記一主面及び前記溝部上に受動部品を実装すると共に、前記基板と前記受動部品とを電気的に接続する第2工程と、
    前記第2工程の後、前記基板を前記溝部に沿って分断する第3工程と、を含むことを特徴とする電子部品モジュールの製造方法。

JP2008222553A 2008-08-29 2008-08-29 電子部品モジュール及び電子部品モジュールの製造方法 Active JP5211942B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008222553A JP5211942B2 (ja) 2008-08-29 2008-08-29 電子部品モジュール及び電子部品モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008222553A JP5211942B2 (ja) 2008-08-29 2008-08-29 電子部品モジュール及び電子部品モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2010056463A true JP2010056463A (ja) 2010-03-11
JP5211942B2 JP5211942B2 (ja) 2013-06-12

Family

ID=42072032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008222553A Active JP5211942B2 (ja) 2008-08-29 2008-08-29 電子部品モジュール及び電子部品モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP5211942B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011193000A (ja) * 2010-03-16 2011-09-29 Intersil Americas Inc 他の部品上にブリッジインダクタを備えたモールド電源モジュール及びその製造方法
US9723766B2 (en) 2010-09-10 2017-08-01 Intersil Americas LLC Power supply module with electromagnetic-interference (EMI) shielding, cooling, or both shielding and cooling, along two or more sides

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0550731A (ja) * 1991-08-26 1993-03-02 Matsushita Electric Ind Co Ltd マルチカラー印字装置
JPH1065098A (ja) * 1996-08-13 1998-03-06 Nippon Inter Electronics Corp 複合半導体装置及びその製造方法
JPH11121641A (ja) * 1997-10-08 1999-04-30 Nec Corp 半導体装置及びその製造方法
JP2007049099A (ja) * 2005-08-12 2007-02-22 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
JP2007081146A (ja) * 2005-09-14 2007-03-29 Fuji Electric Device Technology Co Ltd インダクタ付半導体装置
JP2008034728A (ja) * 2006-07-31 2008-02-14 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2008060426A (ja) * 2006-08-31 2008-03-13 Tdk Corp 電子部品モジュール
JP2008112941A (ja) * 2006-10-31 2008-05-15 Tdk Corp 電子部品モジュール
JP2008141122A (ja) * 2006-12-05 2008-06-19 Denso Corp 樹脂モールド電子部品及びその製造方法
JP2008147560A (ja) * 2006-12-13 2008-06-26 Yamaha Corp 半導体装置及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0550731A (ja) * 1991-08-26 1993-03-02 Matsushita Electric Ind Co Ltd マルチカラー印字装置
JPH1065098A (ja) * 1996-08-13 1998-03-06 Nippon Inter Electronics Corp 複合半導体装置及びその製造方法
JPH11121641A (ja) * 1997-10-08 1999-04-30 Nec Corp 半導体装置及びその製造方法
JP2007049099A (ja) * 2005-08-12 2007-02-22 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
JP2007081146A (ja) * 2005-09-14 2007-03-29 Fuji Electric Device Technology Co Ltd インダクタ付半導体装置
JP2008034728A (ja) * 2006-07-31 2008-02-14 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2008060426A (ja) * 2006-08-31 2008-03-13 Tdk Corp 電子部品モジュール
JP2008112941A (ja) * 2006-10-31 2008-05-15 Tdk Corp 電子部品モジュール
JP2008141122A (ja) * 2006-12-05 2008-06-19 Denso Corp 樹脂モールド電子部品及びその製造方法
JP2008147560A (ja) * 2006-12-13 2008-06-26 Yamaha Corp 半導体装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011193000A (ja) * 2010-03-16 2011-09-29 Intersil Americas Inc 他の部品上にブリッジインダクタを備えたモールド電源モジュール及びその製造方法
CN102254908A (zh) * 2010-03-16 2011-11-23 英特赛尔美国股份有限公司 具有位于其它元件上方的桥式电感器的组件化电源模块
JP2015122507A (ja) * 2010-03-16 2015-07-02 インターシル アメリカズ インク 他の部品上にブリッジインダクタを備えたモールド電源モジュール及びその製造方法
CN102254908B (zh) * 2010-03-16 2016-05-18 英特赛尔美国股份有限公司 具有位于其它元件上方的桥式电感器的组件化电源模块
US10111333B2 (en) 2010-03-16 2018-10-23 Intersil Americas Inc. Molded power-supply module with bridge inductor over other components
US9723766B2 (en) 2010-09-10 2017-08-01 Intersil Americas LLC Power supply module with electromagnetic-interference (EMI) shielding, cooling, or both shielding and cooling, along two or more sides

Also Published As

Publication number Publication date
JP5211942B2 (ja) 2013-06-12

Similar Documents

Publication Publication Date Title
JP5337110B2 (ja) 半導体記憶装置
TWI573243B (zh) Semiconductor device
JP5614286B2 (ja) 半導体装置及び電源回路
US20090315163A1 (en) Semiconductor Die Packages with Stacked Flexible Modules Having Passive Components, Systems Using the Same, and Methods of Making the Same
JP5211942B2 (ja) 電子部品モジュール及び電子部品モジュールの製造方法
JP2008112941A (ja) 電子部品モジュール
JP4472453B2 (ja) 超小型電力変換装置及び磁気デバイス
JP2008159671A (ja) プリント配線基板および電子装置
JP4923760B2 (ja) 半導体パッケージ及びその製造方法
JP4283240B2 (ja) 半導体装置の製造方法
JP4100685B2 (ja) 半導体装置
JP2006296170A (ja) 表面実装タイプチャージポンプ方式昇圧回路。
JP2006344631A (ja) 部品内蔵基板
JP2006060106A (ja) リード部材及び表面実装型半導体装置
JP2009123781A (ja) 回路モジュール
JP4454422B2 (ja) リードフレーム
WO2016174908A1 (ja) パワーモジュール
JP2005236245A (ja) 半導体装置およびその製造方法、半導体チップおよびその製造方法、並びに電子機器
JP2005093752A (ja) 電子部品装置
JP4488819B2 (ja) リードフレーム
JP2007329278A (ja) 半導体装置
US20050005436A1 (en) Method for preparing thin integrated circuits with multiple circuit layers
JP2005223129A (ja) コイル装置
JP2009071032A (ja) 半導体装置及びその製造方法
JP2005251956A (ja) 半導体モジュール及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130211

R150 Certificate of patent or registration of utility model

Ref document number: 5211942

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3